JP2020047716A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020047716A
JP2020047716A JP2018173787A JP2018173787A JP2020047716A JP 2020047716 A JP2020047716 A JP 2020047716A JP 2018173787 A JP2018173787 A JP 2018173787A JP 2018173787 A JP2018173787 A JP 2018173787A JP 2020047716 A JP2020047716 A JP 2020047716A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
gate electrode
semiconductor
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2018173787A
Other languages
English (en)
Inventor
茉莉子 山下
Mariko Yamashita
茉莉子 山下
朋子 木下
Tomoko Kinoshita
朋子 木下
啓太 高橋
Keita Takahashi
啓太 高橋
香奈子 小松
Kanako Komatsu
香奈子 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018173787A priority Critical patent/JP2020047716A/ja
Priority to CN201910018501.5A priority patent/CN110911488A/zh
Priority to US16/285,744 priority patent/US20200091304A1/en
Publication of JP2020047716A publication Critical patent/JP2020047716A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】信頼性が高い半導体装置を提供する。【解決手段】半導体装置は、第1導電形の半導体部分と、前記半導体部分の上層部分に設けられ、アクティブエリアを区画する絶縁性部分と、前記アクティブエリア内に設けられ、前記半導体部分の上面に平行な第1方向に沿って相互に離隔した第2導電形のソース領域及びドレイン領域と、前記半導体部分の上方に設けられたゲート電極と、を備える。前記ゲート電極は、前記ソース領域と前記ドレイン領域の間の領域の直上域、及び、前記アクティブエリアにおける前記第1方向に対して直交する第2方向の端部の直上域に配置されている。【選択図】図1

Description

実施形態は、半導体装置に関する。
半導体装置において、半導体基板の上層部分にSTI(Shallow Trench Isolation:素子分離絶縁膜)を形成してアクティブエリアを区画し、アクティブエリア内にソース領域及びドレイン領域を設けてMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化物半導体電界効果トランジスタ)を形成することがある。このような半導体装置においては、信頼性の向上が要望されている。
特許第5896919号公報 特開2016−015373号公報
実施形態の目的は、信頼性が高い半導体装置を提供することである。
実施形態に係る半導体装置は、第1導電形の半導体部分と、前記半導体部分の上層部分に設けられ、アクティブエリアを区画する絶縁性部分と、前記アクティブエリア内に設けられ、前記半導体部分の上面に平行な第1方向に沿って相互に離隔した第2導電形のソース領域及びドレイン領域と、前記半導体部分の上方に設けられたゲート電極と、を備える。前記ゲート電極は、前記ソース領域と前記ドレイン領域の間の領域の直上域、及び、前記アクティブエリアにおける前記第1方向に対して直交する第2方向の端部の直上域に配置されている。
第1の実施形態に係る半導体装置を示す平面図である。 第1の実施形態に係る半導体装置を示す平面図であり、ゲート電極を省略した図である。 図1に示すA−A’線による断面図である。 図1に示すB−B’線による断面図である。 図1に示すC−C’線による断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置を示す平面図である。 図7に示すD−D’線による断面図である。 第2の実施形態に係る半導体装置を示す平面図である。 第2の実施形態に係る半導体装置を示す平面図であり、ゲート電極を省略した図である。
(第1の実施形態)
以下、第1の実施形態について説明する。
図1は、本実施形態に係る半導体装置を示す平面図である。
図2は、本実施形態に係る半導体装置を示す平面図であり、ゲート電極を省略した図である。
図3は、図1に示すA−A’線による断面図である。
図4は、図1に示すB−B’線による断面図である。
図5は、図1に示すC−C’線による断面図である。
図1〜図5に示すように、本実施形態に係る半導体装置1においては、導電形がp形のシリコン基板10が設けられている。シリコン基板10上には、導電形がp形のエピタキシャル層11が設けられている。シリコン基板10及びエピタキシャル層11は、例えば単結晶のシリコンからなる半導体部分12の一部である。
エピタキシャル層11の上層部分には、例えばシリコン酸化物からなるSTI13が設けられている。上方から見て、STI13の少なくとも一部の形状は枠状であり、アクティブエリア14を区画している。アクティブエリア14はエピタキシャル層11の一部であり、上方から見て、STI13によって囲まれている。なお、各図において、上方向は垂直方向Vと表記する。
アクティブエリア14内には、導電形がp形のpウェル16が設けられている。pウェル16は、アクティブエリア14内の略全域にわたって形成されており、STI13の下方にも配置されている。
pウェル16の上層部分には、導電形がn形の2つのソース領域17、導電形がn形の1つのドレイン領域18、導電形がp形の2つのバックゲート領域19が設けられている。ソース領域17、ドレイン領域18及びバックゲート領域19の不純物濃度は、pウェル16の不純物濃度よりも高い。
上方(垂直方向V)から見て、ソース領域17、ドレイン領域18、バックゲート領域19のそれぞれの形状は、ゲート幅方向Wに延びる帯状である。ゲート長方向Lにおいて、ドレイン領域18は2つのソース領域17の間に配置されており、ソース領域17から離隔している。ゲート長方向Lにおいて、2つのバックゲート領域19は2つのソース領域17の外側に配置されている。各バックゲート領域19は各ソース領域17に接している。
pウェル16、ソース領域17、ドレイン領域18及びバックゲート領域19も、半導体部分12の一部である。垂直方向V、ゲート幅方向W及びゲート長方向Lは、相互に直交している。また、半導体部分12の上面12aは、全体として、ゲート幅方向W及びゲート長方向Lに対して平行である。図1及び図2においては、便宜上、ソース領域17には「S」、ドレイン領域18には「D」、バックゲート領域19には「BG」との記号を記入している。後述する図7、図9及び図10についても同様である。
半導体部分12上には、ゲート電極20が設けられている。半導体部分12とゲート電極20との間には、ゲート絶縁膜30が設けられている。ゲート電極20においては、ゲート長方向Lに延びる一対の第1部分21及び22と、ゲート幅方向Wに延びる一対の第2部分23及び24とが、一体的に形成されている。なお、「第1部分21がゲート長方向Lに延びる」とは、第1部分21のゲート長方向Lにおける長さが、第1部分21のゲート幅方向Wにおける長さ、及び、垂直方向Vにおける長さよりも長いことを意味する。
第1部分21と第1部分22は、ゲート幅方向Wにおいて相互に離隔している。第2部分23及び24は、第1部分21と第1部分22の間に配置されている。第2部分23と第2部分24は、ゲート長方向Lにおいて相互に離隔している。第2部分23及び24のゲート幅方向Wの両端部は、第1部分21及び22に連結されている。これにより、ゲート電極20には、第1部分21、第1部分22、第2部分23及び第2部分24によって囲まれた開口部25が形成されている。
上方から見て、開口部25内には、ドレイン領域18が配置されている。また、第1部分21と第1部分22の間であって、ゲート長方向Lにおける第2部分23、開口部25及び第2部分24の両側には、ソース領域17及びバックゲート領域19が配置されている。
pウェル16、ソース領域17、ドレイン領域18、バックゲート領域19、ゲート電極20及びゲート絶縁膜30により、MOSFETが形成される。この場合、pウェル16におけるソース領域17とドレイン領域18との間に位置する部分は、チャネル領域26となる。ソース領域17及びバックゲート領域19は、共通コンタクト(図示せず)に接続されている。ドレイン領域18は、ドレインコンタクト(図示せず)に接続されている。ゲート電極20は、ゲートコンタクト(図示せず)に接続されている。各コンタクトは半導体部分12上に設けられている。半導体装置1においては、2つのソース領域17の間に1つのドレイン領域18が配置されることにより、2つのMOSFETが形成されている。
ゲート電極20の第2部分23及び24は、チャネル領域26の直上域に配置されている。第1部分21及び22は、アクティブエリア14におけるゲート幅方向Wの端部14aの直上域からSTI13の直上域にわたって配置されている。換言すれば、第1部分21及び22は、STI13の直上域からアクティブエリア14の端部14aの直上域に向かって張り出している。
図4及び図5に示すように、ソース領域17、ドレイン領域18及びバックゲート領域19のゲート幅方向Wにおける両端縁は、ゲート電極20の第1部分21及び22の相互に対向する端縁の略直下域に位置する。このため、ソース領域17及びドレイン領域18は、STI13から離隔している。ソース領域17とSTI13との間、及び、ドレイン領域18とSTI13との間には、ソース領域17及びドレイン領域18よりも不純物濃度が低いpウェル16の一部が介在している。
上方から見て、半導体部分12において、pウェル16の周囲には、導電形がn形のnウェル31が形成されている。nウェル31はSTI13の直下域に配置されており、STI13の下面に接している。nウェル31の一部は、STI13を貫通して、ウェルコンタクト(図示せず)に接続されている。nウェル31の下方には、導電形がn形のディープnウェル32が設けられている。ディープnウェル32の下方であって、アクティブエリア14の直下域には、導電形がn形の埋込n形層33が設けられている。埋込n形層33は、シリコン基板10とエピタキシャル層11の界面に沿って形成されている。
nウェル31、ディープnウェル32及び埋込n形層33により、箱形のn形領域34が形成されている。n形領域34は、アクティブエリア14における上面を除く表面、すなわち、ゲート長方向L側の両側面、ゲート幅方向W側の両側面、及び、下面を囲んでいる。STI13及びn形領域34により、アクティブエリア14は周囲から電気的に分離されている。
次に、本実施形態に係る半導体装置の製造方法について説明する。
図6は、本実施形態に係る半導体装置の製造方法を示す断面図である。
図6に示すように、イオン注入法により、シリコン基板10の上層部分に埋込n形層33を形成する。次に、シリコン基板10の上面上に、シリコンをエピタキシャル成長させて、エピタキシャル層11を形成する。次に、イオン注入法により、ディープnウェル32及びnウェル31を形成して、n形領域34を形成する。また、エピタキシャル層11の上層部分にpウェル16を形成する。次に、エピタキシャル層11の上層部分にSTI13を形成し、アクティブエリア14を区画する。
次に、エピタキシャル層11の上面にゲート絶縁膜30を形成する。次に、ゲート絶縁膜30上にポリシリコン膜を形成し、ゲート絶縁膜30と共にパターニングする。これにより、ゲート電極20を形成する。このとき、ゲート電極20の第1部分21及び22は、STI13の直上域からアクティブエリア14のゲート幅方向Wの両端部14aの直上域に向かって張り出すようにパターニングする。
次に、図4及び図5に示すように、STI13、ゲート電極20及び所定のレジストパターン(図示せず)をマスクとして、不純物のイオン注入を複数回実施する。注入される不純物の種類、イオン注入の条件、イオン注入の回数は、MOSFETに要求される特性によって異なる。これにより、アクティブエリア14の上層部分に、ソース領域17及びドレイン領域18が形成される。
このとき、ゲート電極20の第1部分21及び22は、STI13の直上域からアクティブエリア14の両端部14aの直上域に向かって張り出しているため、両端部14aには不純物が実質的に注入されず、ソース領域17及びドレイン領域18はSTI13から離れた領域に形成される。
次に、イオン注入法により、バックゲート領域19を形成する。バックゲート領域19を形成する際にも、ゲート電極20の第1部分21及び22がアクティブエリア14の両端部14aを覆っているため、両端部14aには不純物が実質的に注入されない。このため、ゲート幅方向Wにおいて、バックゲート領域19はSTI13から離れた領域に形成される。このようにして、本実施形態に係る半導体装置1が製造される。
次に、本実施形態の効果について説明する。
本実施形態においては、図6、図4、図5に示すように、ソース領域17、ドレイン領域18及びバックゲート領域19を形成するための不純物注入の際に、ゲート電極20の一部がアクティブエリア14の両端部14aを覆っている。このため、両端部14aには不純物が注入されず、不純物の注入による結晶欠陥の導入が抑制される。この結果、結晶欠陥に起因するリーク電流の発生を抑えることができ、信頼性が高い半導体装置を実現することができる。
なお、本実施形態においては、2つのMOSFETを設ける例を示したが、MOSFETの数は1つでもよい。また、後述する第2の実施形態において例示するように、3つ以上のMOSFETを形成してもよい。
(比較例)
次に、比較例について説明する。
図7は、本比較例に係る半導体装置を示す平面図である。
図8は、図7に示すD−D’線による断面図である。
図7及び図8に示すように、本比較例に係る半導体装置101においては、上方から見たゲート電極120の形状が枠状であり、ソース領域17、ドレイン領域18及びバックゲート領域19のゲート幅方向Wの端部を覆っていない。このため、ソース領域17、ドレイン領域18及びバックゲート領域19は、アクティブエリア14のゲート幅方向Wの全長にわたって形成され、STI13に接している。
したがって、半導体装置101においては、アクティブエリア14のゲート幅方向Wの端部14a、すなわち、STI13の近傍に、ソース領域17、ドレイン領域18及びバックゲート領域19を形成するための不純物が注入され、結晶欠陥が導入されやすい。特に、STI13との界面近傍においては、結晶欠陥が導入されやすい。
半導体装置101の製造プロセスにおいて実施されるシンター処理等により、結晶欠陥には水素が結合されて終端されるため、半導体装置101の完成直後においては、問題が顕在化しないことが多い。しかしながら、高温又は高電圧等のストレスが印加されると、結晶欠陥から水素が脱離し、結晶欠陥を起点としたリーク電流が発生することがある。このため、半導体装置101は信頼性が低い。
(第2の実施形態)
次に、第2の実施形態について説明する。
図9は、本実施形態に係る半導体装置を示す平面図である。
図10は、本実施形態に係る半導体装置を示す平面図であり、ゲート電極を省略した図である。
本実施形態は、半導体装置に多数のMOSFETを形成した例である。
図10に示すように、本実施形態に係る半導体装置2においては、半導体部分12の上層部分に設けられたSTI43に、複数の開口部41が形成されている。各開口部41内にはアクティブエリア14が配置されている。アクティブエリア14はSTI43によって区画されている。複数の開口部41は、ゲート幅方向Wに沿って配列され、相互に離隔している。なお、図10においては、開口部41は2つのみ示しているが、これには限定されない。
上方から見て、各開口部41内には、複数のソース領域17がゲート長方向Lに沿って交互に且つ相互に離隔して配列されている。また、隣り合うソース領域17間の領域には、1つおきに、ドレイン領域18及びバックゲート領域19が配置されている。バックゲート領域19は、最も外側のソース領域17の外側にも配置されている。ドレイン領域18は、その両側のソース領域17から離隔しており、ドレイン領域18とソース領域17との間はチャネル領域26となっている。バックゲート領域19は、その両側のソース領域17と接している。
図9に示すように、半導体装置2においては、半導体部分12の上方に、ゲート電極50及びゲート電極55が設けられている。上方から見て、ゲート電極50の形状は格子状である。また、ゲート電極55の形状は、ゲート電極50を囲む枠状である。ゲート電極55はゲート電極50から離隔している。
ゲート電極50においては、複数の開口部51及び52が、ゲート幅方向W及びゲート長方向Lに沿ってマトリクス状に配列されている。開口部51のゲート幅方向Wにおける長さは、開口部52のゲート幅方向Wにおける長さと略等しい。開口部51のゲート長方向Lにおける長さは、開口部52のゲート長方向Lにおける長さよりも短い。ゲート幅方向Wにおいては、同じ種類の開口部が配列されている。ゲート長方向Lにおいては、開口部51と開口部52が交互に配列されている。ゲート長方向Lに沿って配列された開口部51及び52からなる1つの列が、STI43の1つの開口部41に対応している。
上方から見て、開口部51内には、ドレイン領域18が配置されている。また、開口部52内には、2つのソース領域17とその間に配置された1つのバックゲート領域19が配置されている。
ゲート電極50におけるゲート長方向Lに沿って延びる部分は、アクティブエリア14のゲート幅方向Wにおける両端部14aの大部分を覆っており、特に、ソース領域17、ドレイン領域18及びバックゲート領域19のそれぞれにおけるゲート幅方向Wの両側を覆っている。このため、ソース領域17、ドレイン領域18及びバックゲート領域19は、STI43から離隔している。また、ゲート電極50におけるゲート幅方向Wに沿って延びる部分は、チャネル領域26の直上域に配置されている。一方、ゲート電極55におけるゲート幅方向Wに延びる部分は、アクティブエリア14のゲート長方向Lにおける両端部14bを覆っている。
本実施形態においても、アクティブエリア14の端部14aの大部分は、ゲート電極50によって覆われている。また、アクティブエリア14の端部14bは、ゲート電極55によって覆われている。これにより、半導体部分12におけるSTI43の近傍に、ソース領域17、ドレイン領域18及びバックゲート領域19を形成するための不純物が注入されることが少ない。この結果、結晶欠陥が導入されにくく、信頼性が高い。
本実施形態における上記以外の構成、製造方法及び効果は、第1の実施形態と同様である。
なお、STI43の開口部41は、ゲート幅方向W及びゲート長方向Lに沿ってマトリクス状に配列されていてもよい。
また、第1及び第2の実施形態においては、nチャネル形のMOSFETを形成する例を示したが、pチャネル形のMOSFETを形成してもよい。
以上説明した実施形態によれば、信頼性が高い半導体装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
1、2:半導体装置
10:シリコン基板
11:エピタキシャル層
12:半導体部分
12a:上面
13:STI
14:アクティブエリア
14a、14b:端部
16:pウェル
17:ソース領域
18:ドレイン領域
19:バックゲート領域
20:ゲート電極
21、22:第1部分
23、24:第2部分
25:開口部
26:チャネル領域
30:ゲート絶縁膜
31:nウェル
32:ディープnウェル
33:埋込n形層
34:n形領域
41:開口部
50:ゲート電極
51、52:開口部
53:STI
55:ゲート電極
101:半導体装置
120:ゲート電極
L:ゲート長方向
V:垂直方向
W:ゲート幅方向

Claims (10)

  1. 第1導電形の半導体部分と、
    前記半導体部分の上層部分に設けられ、アクティブエリアを区画する絶縁性部分と、
    前記アクティブエリア内に設けられ、前記半導体部分の上面に平行な第1方向に沿って相互に離隔した第2導電形のソース領域及びドレイン領域と、
    前記半導体部分の上方に設けられ、前記ソース領域と前記ドレイン領域の間の領域の直上域、及び、前記アクティブエリアにおける前記第1方向に対して直交する第2方向の端部の直上域に配置されたゲート電極と、
    を備えた半導体装置。
  2. 前記ドレイン領域は、前記絶縁性部分から離隔した請求項1記載の半導体装置。
  3. 前記ソース領域は、前記絶縁性部分から離隔した請求項1または2に記載の半導体装置。
  4. 前記ゲート電極は、
    前記第1方向に延びる一対の第1部分と、
    前記一対の第1部分間に設けられ、前記第2方向に延び、前記一対の第1部分に連結された第2部分と、
    を有した請求項1〜3のいずれか1つに記載の半導体装置。
  5. 前記ゲート電極には第1開口部が形成されており、
    上方から見て、前記第1開口部内には、前記ソース領域及び前記ドレイン領域のうちの一方が配置された請求項1〜4のいずれか1つに記載の半導体装置。
  6. 前記ゲート電極には前記第1開口部から離隔した第2開口部が形成されており、
    上方から見て、前記第2開口部内には、前記ソース領域及び前記ドレイン領域のうちの他方が配置された請求項5記載の半導体装置。
  7. 前記第1開口部及び前記第2開口部は、前記第1方向に沿って交互に配列された請求項6記載の半導体装置。
  8. 前記アクティブエリアの上面を除く表面は、前記第2導電形の半導体領域によって囲まれている請求項1〜7のいずれか1つに記載の半導体装置。
  9. 第1導電形の半導体部分と、
    前記半導体部分の上層部分に設けられ、第1方向に沿って相互に離隔した複数の第1開口部が形成された絶縁性部材と、
    各前記第1開口部内に設けられ、前記第1方向に対して直交する第2方向に沿って交互に配列された第2導電形のソース領域及びドレイン領域と、
    前記半導体部分の上方に設けられ、前記第1方向及び前記第2方向に沿ってマトリクス状に配列された複数の第2開口部が形成されたゲート電極と、
    を備え、
    上方から見て、前記第2開口部内には、前記ソース領域又は前記ドレイン領域が配置されており、
    上方から見て前記第2開口部内に配置された前記ソース領域又は前記ドレイン領域は、前記絶縁性部材から離隔している半導体装置。
  10. 上方から見て内部に前記ソース領域が配置された前記第2開口部内には前記ドレイン領域は配置されておらず、
    上方から見て内部に前記ドレイン領域が配置された前記第2開口部内には前記ソース領域は配置されておらず、
    前記内部にソース領域が配置された第2開口部と、前記内部にドレイン領域が配置された第2開口部は、前記第2方向に沿って交互に配列されている請求項9記載の半導体装置。
JP2018173787A 2018-09-18 2018-09-18 半導体装置 Abandoned JP2020047716A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018173787A JP2020047716A (ja) 2018-09-18 2018-09-18 半導体装置
CN201910018501.5A CN110911488A (zh) 2018-09-18 2019-01-09 半导体装置
US16/285,744 US20200091304A1 (en) 2018-09-18 2019-02-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173787A JP2020047716A (ja) 2018-09-18 2018-09-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2020047716A true JP2020047716A (ja) 2020-03-26

Family

ID=69773121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018173787A Abandoned JP2020047716A (ja) 2018-09-18 2018-09-18 半導体装置

Country Status (3)

Country Link
US (1) US20200091304A1 (ja)
JP (1) JP2020047716A (ja)
CN (1) CN110911488A (ja)

Also Published As

Publication number Publication date
CN110911488A (zh) 2020-03-24
US20200091304A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
US9680011B2 (en) Self-adjusted isolation bias in semiconductor devices
US20170263768A1 (en) Semiconductor device
US20170062608A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5426112B2 (ja) 半導体装置およびその製造方法
TW201801318A (zh) 半導體裝置及半導體裝置之製造方法
US9853100B1 (en) High voltage device and manufacturing method thereof
JP2009088199A (ja) 半導体装置
KR102252364B1 (ko) 반도체 메모리 장치 및 그 제조 방법
JP2007088334A (ja) 半導体装置およびその製造方法
US20070278613A1 (en) Semiconductor device
US10236284B2 (en) Semiconductor device for preventing field inversion
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US20190279906A1 (en) Semiconductor device and method for manufacturing the same
JP2014192361A (ja) 半導体装置およびその製造方法
JP2020047716A (ja) 半導体装置
US10756209B2 (en) Semiconductor device
JP7148440B2 (ja) 半導体装置
US20160254356A1 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device.
JP2009170598A (ja) 半導体装置及びその製造方法
JP4890407B2 (ja) トレンチゲート型トランジスタ及びその製造方法
JP2020047715A (ja) 半導体装置
JP4150704B2 (ja) 横型短チャネルdmos
JP2014049481A (ja) 半導体装置
TWI578527B (zh) 半導體裝置
JP5802231B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200901

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20210304