JP5801713B2 - 半導体装置とその製造方法、およびｃａｎシステム - Google Patents

半導体装置とその製造方法、およびｃａｎシステム Download PDF

Info

Publication number
JP5801713B2
JP5801713B2 JP2011288084A JP2011288084A JP5801713B2 JP 5801713 B2 JP5801713 B2 JP 5801713B2 JP 2011288084 A JP2011288084 A JP 2011288084A JP 2011288084 A JP2011288084 A JP 2011288084A JP 5801713 B2 JP5801713 B2 JP 5801713B2
Authority
JP
Japan
Prior art keywords
type
region
well
back gate
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011288084A
Other languages
English (en)
Other versions
JP2013138098A (ja
Inventor
高田　和彦
和彦 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2011288084A priority Critical patent/JP5801713B2/ja
Priority to US13/710,837 priority patent/US8981476B2/en
Priority to CN201210585178.8A priority patent/CN103187450B/zh
Publication of JP2013138098A publication Critical patent/JP2013138098A/ja
Priority to US14/614,795 priority patent/US9520326B2/en
Application granted granted Critical
Publication of JP5801713B2 publication Critical patent/JP5801713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Description

本発明の実施例は、半導体装置のその製造方法、およびＣＡＮシステムに関する。
近年、例えば車載搭載部品の電子化が進んでおり、デジタル回路と高耐圧トランジスタを混載し、システム化するＬＳＩチップの開発が進められている。高耐圧トランジスタとしては、例えばＤＭＯＳ（double-diffused MOS）トランジスタが知られている。ｎチャネルトランジスタを例に取ると、例えばｎ−型エピタキシャル層表面部にｐ型バックゲート領域が形成され、ｐ型バックゲート領域内にｎ＋型ソース領域が形成される。バックゲート領域とｎ−型エピタキシャル層で構成されるｎ型低不純物濃度領域を挟んでソース領域と対向するようにｎ型ドレイン領域が形成される。拡散による濃度勾配を形成していなくても、ソース領域とバックゲート領域の２重構造を有する、このような構成をＤＭＯＳトランジスタと呼ぶ。
特開２００９−２３９０９６号は、ｐ型シリコン基板の上に、ｎ−エピタキシャル層を成長し、ｐ型バックゲート領域をｎ−エピタキシャル層内に形成し、ｐ型バックゲート領域内にｎ＋ソース領域を形成し、ｐ型バックゲート領域をｎ＋型ソース領域と同電位に接続し、ｐ型バックゲート領域が表面に露出する部分をチャネル領域とし、ＬＯＣＯＳフィールド絶縁膜を介してチャネル領域と対向するｎ−エピタキシャル層内にｎ型ドレイン領域を形成し、チャネル領域とＬＯＣＯＳフィールド絶縁膜の間にｎ型高濃度領域を形成し、チャネル領域、ｎ型高濃度領域上にゲート絶縁膜を形成し、ゲート絶縁膜からＬＯＣＯＳフィールド絶縁膜にかかる領域上にゲート電極を形成したＤＭＯＳトランジスタを開示する。ドレイン領域に印加される高電圧は、ＬＯＣＯＳフィールド絶縁膜下方のｎ−型領域の抵抗により、表面平行方向で緩和される。
エピタキシャル成長を用いた基板は高価である。コストを抑えるためにはエピタキシャル基板を用いないで、高耐圧トランジスタを形成することが望ましい。
ＣＡＮ（controller area network）ドライバと呼ばれる車載対応ＬＳＩがある。ＣＡＮは、共通のバスラインにより電子モジュール間の通信を行なうものであり、通常バッテリ電源（１２Ｖ〜２４Ｖ）が印加される。走行上のトラブルによりＬＳＩが接地電位から浮いてしまっても、バスラインの電位を変動させないことも要求される。この要求に対応するためには、ＤＭＯＳトランジスタが負電位に対して耐性がなければならない。
特開２００９−２３９０９６号公報
負電位に対して耐性のある、高耐圧ＭＯＳトランジスタを他の種類の半導体素子と混載できる半導体装置とその製造方法を提供する。
実施例によれば、
ｐ型半導体基板と、
前記ｐ型半導体基板の表面から第１の深さで形成された第１のｎ型ウェルと、
前記ｐ型半導体基板の表面から第１の深さより深い第２の深さで形成された第２のｎ型ウェルと、
前記第１および第２のｎ型ウェル内にそれぞれ形成された、第１および第２のｐ型バックゲート領域と、
前記第１および第２のｐ型バックゲート領域内にそれぞれ形成された、第１および第２のｎ型ソース領域と、
前記第１のｎ型ウェル内の、前記第１のｐ型バックゲート領域を挟んで、前記第１のｎ型ソース領域と対向する位置に形成された、第１のｎ型ドレイン領域と、
前記第２のｎ型ウェル内の、前記第２のｐ型バックゲート領域を挟んで、前記第２のｎ型ソース領域と対向する位置に形成された、第２のｎ型ドレイン領域と、
前記第１のｎ型ウェルの表面部の、前記第１のｐ型バックゲート領域と前記第１のｎ型ドレイン領域との間、および、前記第２のｎ型ウェルの表面部の、前記第２のｐ型バックゲート領域と前記第２のｎ型ドレイン領域との間、に形成された素子分離膜と、
を有し、前記第１のｎ型ウェル内に第１トランジスタ、前記第２のｎ型ウェル内に前記第１トランジスタより逆耐圧の高い第２のトランジスタが形成されている半導体装置
が提供される。
本発明の実施例による２種類の高耐圧ＤＭＯＳトランジスタの基本構成を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける基板保護酸化膜形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるｎ型ウェル形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるｎ型ウェル拡散工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるハードマスク形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるトレンチ形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるフィールド酸化膜、素子分離膜形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるハードマスク除去工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるｎ型ウェル形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるｐ型ウェル形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける逆耐圧の低い通常領域のｐ型ウェル形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける逆耐圧を有する領域のｐ型ウェル形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける論理トランジスタ形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるゲート電極形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるソース／ドレイン領域形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるサイドウォールスペーサ形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける高濃度ｐ型領域形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける高濃度ｎ型領域形成工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおけるツェナー電圧調整のイオン注入工程を示す断面図である。 本発明の実施例による複数種類の半導体素子を有する半導体装置の製造プロセスにおける配線形成工程を示す断面図である。 図３Ａ，３Ｂは通常高耐圧ＮＤＭＯＳトランジスタの断面図、一部破断平面図であり、図３Ｃ，３Ｄは負耐圧、高耐圧ＮＤＭＯＳトランジスタの断面図、一部破断平面図、図３Ｅは諸元を比較して示す表である。 図４Ａ，４Ｂは通常高耐圧ＮＭＯＳトランジスタ保護のツェナーダイオードの断面図、一部破断平面図であり、図４Ｃ，４Ｄは負耐圧、高耐圧ＮＭＯＳトランジスタ保護のツェナーダイオードの断面図、一部破断平面図、図４Ｅはａ、ｂ、ｃの寸法を比較して示す表である。 図５Ａは、ＣＡＮシステムに適用した場合の等価回路図、図５Ｂは図５Ａの破線部の拡大図である。
図１は、ｐ型シリコン基板に形成されたｎ型ＭＯＳトランジスタを示す。
図１右側に示すように、高加速エネルギのイオン注入によってｎ型ドリフト領域ＮＤ１を作成する。通常入手可能なイオン注入装置の最大加速エネルギは、約２ＭｅＶであり、Ｐ＋イオンをイオン注入する場合、深さ２．５μｍ程度のｎ型領域を形成できる。シリコン基板Ｐｓｕｂ表面に公知の方法により、フィールド絶縁膜、素子分離領域として機能する、酸化シリコン等のシャロートレンチアイソレーションＳＴＩを作成する。ＳＴＩの作成には不純物拡散を伴う高温処理を必要としないので、工程順は、種々変更可能である。
ｎ型ドリフト領域ＮＤ１内にｐ型不純物をイオン注入し、ｐ型バックゲートウェルＰＢＧ１を形成する。ｐ型バックゲートウェルＰＢＧ１内にｎ型ソース領域Ｓ１を形成する。ｎ型ソース領域Ｓ１とｎ型ドリフト領域ＮＤ１に挟まれたｐ型バックゲートウェルＰＢＧ１の表面部がチャネル領域ＣＨ１を構成する。チャネル領域ＣＨ１からｎ型ソース領域Ｓ１と逆側にＳＴＩを介してｎ型ドレイン領域Ｄ１がｎ型ドリフト領域ＮＤ１内に配置される。チャネル領域ＣＨ１を覆い、ＳＴＩ上に延在するようにゲート電極Ｇ１が形成される。なお、半導体領域に接続される電極を同一記号で示す。ｐ型基板Ｐｓｕｂには基板バイアス電極ＳＢが接続される。このようにして、高耐圧ＭＯＳトランジスタが形成できる。
この高耐圧ＭＯＳトランジスタにおいて、何らかの原因で接地電位が浮いてしまった場合を考える。ドレインＤ１には、例えば電源電圧（１２Ｖ〜２４Ｖ）相当の電圧が印加され、接地電位が浮いてしまった状態では、基板は高電圧側に引っ張られ、電源電圧（１２Ｖ〜２４Ｖ）相当の電圧になる。他のＬＳＩに接続される端子は、他のデバイスの正常電圧状態に応じて、約０Ｖ〜４．１Ｖとなる。つまり基板より端子の方が低い電圧であり、マイナスの電圧に見える。負の電圧に対する耐圧がないと、基板から端子に電源バイアスを印加してしまい、他のＬＳＩの通信を阻害し、最悪の場合は破壊してしまう。
ドレインＤ１には高電圧が印加され、ｐ型バックゲートウェルＰＢＧ１とｐ型基板Ｐｓｕｂは、通常ほぼ接地電位で同電位相当となる。このためこの部分に特に耐圧は必要としない。しかし、接地電位が浮いてしまうと、ｐ型基板Ｐｓｕｂの電位が電源電位相当（１２Ｖ〜２４Ｖ）となり、ｐ型バックゲートウェルＰＢＧ２はほぼ接地電位となる。ｐ型バックゲートウェルＰＢＧ１とｐ型基板Ｐｓｕｂの距離が近いと、それらの間に挟まれたｎ型ドリフト領域ＮＤ１は簡単にパンチスルーしてしまう。
接地電位が浮いて、基板電位が高くなってしまった時に、負電位に対する耐性を持たせるためには、ｎ型ドリフト領域がパンチスルーしないようにすることが望まれる。ｎ型ドリフト領域の不純物濃度を増加させると、高耐圧性に悪影響を与える。ｐ型バックゲートウェルＰＢＧとｐ型基板Ｐｓｕｂ間の距離を増加することが望ましい。イオン注入によってｎ型ドリフト領域を形成するとその深さには限界がある。より深いｎ型ドリフト領域を形成するために、イオン注入後、熱拡散させる方法がある。
図１左側に示すように、まず、第２のｎ型ドリフト領域ＮＤ２用のイオン注入を行なった後、熱拡散により不純物分布を拡げて、深いｎ型ドリフト領域ＮＤ２を形成する。例えば、２ＭｅＶの加速エネルギでＰ＋イオンを注入し、その後１１５０℃、６時間の熱処理を行なうことにより、深さ８μｍ程度の第２のｎ型ドリフト領域ＮＤ２を形成する。熱拡散は深さ方向と同時に面内方向にも生じるので、第２のｎ型ドリフト領域ＮＤ２の寸法は大きくなる。 例えば、ここで素子分離領域ＳＴＩの形成を行なう。
改めて、２ＭｅＶの加速エネルギでＰ＋イオンを注入し、図１右側に示す第１のｎ型ドリフト領域ＮＤ１を形成する。小型の第１のｎ型ドリフト領域ＮＤ１を形成できる。その後、図１右側のＤＭＯＳトランジスタを参照して説明した工程を行い、ｐ型バックゲートウェルＰＢＧ１、ＰＢＧ２、ゲート電極Ｇ１，Ｇ２，ｎ型ソース領域Ｓ１、Ｓ２、ｎ型ドレイン領域Ｄ１、Ｄ２，基板バイアス領域ＳＢ等の形成を行なう。
このようにして、負耐圧のある高耐圧ＤＭＯＳトランジスタＮＤＭＯＳ２を形成でき、負耐圧が必要でない高耐圧ＤＭＯＳトランジスタＮＤＭＯＳ１は小面積で形成できる。エピタキシャル層を有さない通常の基板を用いることができるので、製造コストを抑えることができ、通常基板を用いて形成する回路の設計資産なども利用できる。
以下、より詳細な実施例による半導体装置の製造方法を説明する。
図２−１に示すように、例えば抵抗率１０Ωｃｍのｐ型シリコン基板Ｐｓｕｂを準備する。ｐ型シリコン基板Ｐｓｕｂには、上段に示すように負耐圧ツェナーダイオード（ＺＤ）形成領域、負耐圧ＮＤＭＯＳ形成領域、中段に示すように通常高耐圧ＰＭＯＳ形成領域、通常ＮＤＭＯＳ形成領域、下段に示すように通常ツェナーダイオード（ＺＤ）形成領域、論理トランジスタ形成領域が割り振られている。ｐ型シリコン基板Ｐｓｕｂ表面に厚さ１０ｎｍ程度の酸化シリコン膜を熱酸化により成長し、基板保護酸化膜ｏｘ１とする。
図２−２に示すように、負耐圧ＮＤＭＯＳ形成領域と負耐圧ツェナーダイオード領域に開口を有するレジストマスクＲＭ１を作成し、Ｐ＋イオンを加速エネルギ２ＭｅＶ，ドーズ量４．０×１０１２ｃｍ−２でイオン注入し、深さ２．５μｍ程度のｎ型ウェル１を形成する。その後レジストマスクＲＭ１は除去する。
図２−３に示すように、窒素雰囲気中で１１５０℃、６時間の熱拡散処理を行い、ｎ型ウェル１を拡散させ、深さ約８μｍのｎ型ウェル２とする。負耐圧−３５Ｖを得ることを目的として、深さ約８μｍのｎ型ウェルを形成した。耐圧が低ければ、深さを浅く、熱処理条件を緩和することができる。基板保護酸化膜ｏｘ１を希弗酸などで除去し、新たに例えば厚さ１５ｎｍ程度の酸化シリコン膜を９００℃の熱酸化により成長し、基板保護膜ｏｘ２とする。
図２−４に示すように、厚さ約１５０ｎｍの窒化シリコン膜を化学気相成長（ＣＶＤ）により成長し、レジストパターン、熱燐酸によるエッチング等により、フィールド酸化膜、素子分離領域に対応する領域に開口を形成したハードマスク３を形成する。
図２−５に示すように、窒化シリコン膜のハードマスク３をエッチングマスクとし、基板保護膜ｏｘ２を除去し、露出したシリコン基板をエッチングして深さ約３５０ｎｍのトレンチ４を形成する。
図２−６に示すように、トレンチを形成したシリコン基板Ｐｓｕｂを酸化性雰囲気中で１１００℃のアニールを行い、厚さ約４０ｎｍの熱酸化膜のライナを形成し、高密度プラズマ（ＨＤＰ）ＣＶＤ等により例えば厚さ６７５ｎｍの酸化シリコン膜を成長し、ハードマスク３上の不要部を化学機械研磨（ＣＭＰ）で研磨して除去し、シャロートレンチアイソレーション（ＳＴＩ）型のフィールド酸化膜、素子分離領域ＳＴＩを形成する。
図２−７に示すように、窒化シリコンのハードマスク３を熱燐酸などで除去し、露出した酸化シリコンの基板保護膜ｏｘ２は希弗酸などで除去する。露出したシリコン基板表面に酸化性雰囲気中９００℃の熱酸化を行い、厚さ１０ｎｍ程度の酸化シリコン膜の基板保護膜ｏｘ３を形成する。
図２−８に示すように、通常高耐圧ＰＭＯＳトランジスタ、通常ＮＤＭＯＳトランジスタ、通常ツェナーダイオードのｎ型ウェルを形成する領域に開口を有するレジストマスクＲＭ３をシリコン基板Ｐｓｕｂ表面に形成し、Ｐ＋イオンを加速エネルギ２ＭｅＶ、ドーズ量２．５×１０１２ｃｍ−２および５００ｋｅＶ、１．５×１０１２ｃｍ−３で注入し、深さ２．５μｍ程度のｎ型ウェル４を形成する。通常ＮＤＭＯＳトランジスタ領域のｎ型ウェルはｎ型ドリフト領域として機能する。その後、レジストマスクＲＭ３は除去する。
図２−９に示すように、通常高耐圧ＰＭＯＳトランジスタのｐ型ドリフト領域に開口を有するレジストマスクＲＭ４をシリコン基板Ｐｓｕｂ上に形成し、Ｂ＋イオンを加速エネルギ１５０ＫｅＶ、ドーズ量５．５×１０１２ｃｍ−２でイオン注入し、通常高耐圧ＰＭＯＳトランジスタのｐ型ドリフト領域６となるｐ型ウェルを形成する。その後レジストマスクＲＭ４は除去する。
図２−１０に示すように、通常ＮＭＯＳトランジスタのｐ型バックゲートウェルと通常ツェナーダイオードのアノード用ｐ型ウェルを形成する領域に開口を有するレジストマスクＲＭ５を形成し、Ｂ＋イオンを３回に分け、加速エネルギ４２０ｋｅＶでドーズ量１．２×１０１３ｃｍ−２、加速エネルギ１５０ｋｅＶでドーズ量５．０×１０１２ｃｍ−２、加速エネルギ１５ｋｅＶでドーズ量１．０×１０１３ｃｍ−２イオン注入し、ｐ型ウェル領域７を形成する。その後、レジストマスクＲＭ５は除去する。通常ＮＭＯＳトランジスタのｐ型バックゲートウェルと通常ツェナーダイオードのアノード用ｐ型ウェルが深さ１．５μｍ程度で形成される。ｐ型ウェル７の下方に残される、ｎ型ウェル４の深さ方向幅は、約１μｍとなる。
図２−１１に示すように、負耐圧ＮＤＭＯＳトランジスタのｐ型バックゲートウェルと負耐圧ツェナーダイオードのアノード用ｐ型ウェルを形成する領域に開口を有するレジストマスクＲＭ６を形成し、Ｂ＋イオンを３回に分け、加速エネルギ４２０ｋｅＶでドーズ量１．６×１０１３ｃｍ−２、加速エネルギ１５０ｋｅＶでドーズ量５．０×１０１２ｃｍ−２、加速エネルギ１５ｋｅＶでドーズ量１．０×１０１３ｃｍ−２でイオン注入し、ｐ型ウェル領域８を形成する。その後、レジストマスクＲＭ６は除去する。負耐圧ＮＤＭＯＳトランジスタのｐ型バックゲートウェルと負耐圧ツェナーダイオードのアノード用ｐ型ウェルを形成する深さ３．０μｍ程度のｐ型領域が形成される。ｐ型ウェル８の下方に残される、ｎ型ウェル２の深さ方向幅は、約５μｍとなる。
ｐ型基板からのｐ型バックゲート領域の分離幅が約５μｍの逆耐圧ＮＤＭＯＳ構造と、分離幅が約１μｍの逆耐圧の低い通常ＮＤＭＯＳが形成できる。
図２−１２に示すように、５Ｖ駆動、１．８Ｖ駆動のＣＭＯＳトランジスタのｐ型ウェル、ｎ型ウェルを形成するためのイオン注入を、それぞれのためのレジストマスクを用いて行なう。例えば、５Ｖ駆動のＮＭＯＳトランジスタ用の領域には、Ｂ＋イオンを加速エネルギ４２０ｋｅＶでドーズ量２．０×１０１３ｃｍ−２と、加速エネルギ１５ｋｅＶでドーズ量４．０×１０１２ｃｍ−２でイオン注入し、さらにＰ＋イオンを加速エネルギ２ＭｅＶ，ドーズ量２．０×１０１３ｃｍ−２でイオン注入する。５Ｖ駆動のＰＭＯＳトランジスタ用の領域には、Ｐ＋イオンを加速エネルギ６００ｋｅＶでドーズ量２．０×１０１２ｃｍ−２と、加速エネルギ６０ｋｅＶでドーズ量４．９×１０１２ｃｍ−２でイオン注入する。なお、素子分離領域の周囲に反転防止領域を作製する場合を示している。窒素雰囲気中で１０００℃、１０秒のアニールを行い不純物を活性化する。
同様に、例えば、１．８Ｖ駆動のＮＭＯＳトランジスタ用の領域には、Ｂ＋イオンを加速エネルギ２３０ｋｅＶでドーズ量３．０×１０１３ｃｍ−２でイオン注入する。１．８Ｖ駆動のＰＭＯＳトランジスタ用の領域には、Ｐ＋イオンを加速エネルギ５００ｋｅＶでドーズ量２．８×１０１３ｃｍ−２でイオン注入し、さらにＡｓ＋イオンを加速エネルギ１８０ｋｅＶでドーズ量６．５×１０１２ｃｍ−２でイオン注入する。さらに、１．８Ｖ駆動のＮＭＯＳトランジスタの閾値制御のため、Ｂ＋イオンを加速エネルギ１３ｋｅＶ、ドーズ量１．６×１０１３ｃｍ−２でイオン注入する。１．８Ｖ駆動のＰＭＯＳトランジスタの閾値制御のため、Ａｓ＋イオンを加速エネルギ６０ｋｅＶ、ドーズ量１．３×１０１３ｃｍ−２でイオン注入する。窒素雰囲気中で１０００℃、１０秒のアニールを行い不純物を活性化する。
なお、論理トランジスタは、公知の構成であり、公知の製造プロセスを用いて製造することができる。公知の種々の変形なども可能である。
図２−１３に示すように、先に形成した厚さ１０ｎｍの酸化シリコンの基板保護膜を弗酸溶液で除去し、ウェット酸化雰囲気中、８００℃でシリコン基板表面を熱酸化し、厚さ１５ｎｍの酸化シリコン膜を成長する。１．８Ｖ駆動のＭＯＳトランジスタ領域においては、酸化シリコン膜を一旦弗酸溶液で除去し、新たにウェット酸化雰囲気中でシリコン基板表面を熱酸化し、厚さ３．２ｎｍの酸化シリコン膜を成長する。先に形成した厚さ１５ｎｍの酸化シリコン膜は、厚さが増加して、厚さ１８ｎｍの酸化シリコン膜になる。
その後、基板全面上に厚さ１８０ｎｍのポリシリコン膜をＣＶＤにより成長する。レジストマスクを用いて、ｎ型とすべきポリシリコン膜にはｎ型不純物をイオン注入し、ｐ型とすべきポリシリコン膜にはｐ型不純物をイオン注入する。窒素雰囲気中８００℃のアニールを６０分行い、ポリシリコン膜中の不純物を活性化する。ポリシリコン膜上にレジストマスクを形成し、レジストマスクをエッチングマスクとしてポリシリコン膜をエッチングし、ｎ型ゲート電極１４、ｐ型ゲート電極１５をパターニングする。
図２−１４に示すように、１．８Ｖ駆動のＣＭＯＳトランジスタのソース／ドレインを形成するためのイオン注入を行なう。レジストマスクを用いて、ＰＭＯＳ領域にＢＦ２ ＋イオンを加速エネルギ５ｋｅＶ、ドーズ量３．０×１０１４ｃｍ−２でイオン注入する。Ｐ＋イオンを加速エネルギ２０ｋｅＶ、ドーズ量６．０×１０１３ｃｍ−２でイオン注入し、ポケット領域を形成してもよい。レジストマスクを用いて、ＮＭＯＳ領域にＡｓ＋イオンを加速エネルギ１５ｋｅＶ、ドーズ量５．０×１０１４ｃｍ−２でイオン注入する。Ｂ＋イオンを加速エネルギ２０ｋｅＶ、ドーズ量１．０×１０１３ｃｍ−２でイオン注入し、ポケット領域を形成してもよい。
その後、５Ｖ駆動ＰＭＯＳトランジスタのＬＤＤ領域、通常ＮＭＯＳトランジスタのｐ型バックゲートウェルのコンタクト部、および通常高耐圧ＰＭＯＳトランジスタのソース／ドレインを形成するためのｐ型不純物のイオン注入を行なう。例えば、ＢＦ２ ＋イオンを加速エネルギ８０ｋｅＶ、ドーズ量４．５×１０１３ｃｍ−２でイオン注入する。５Ｖ駆動ＮＭＯＳトランジスタのＬＤＤ領域、通常ＮＭＯＳトランジスタのソース／ドレインジャンクション緩和領域、および負耐圧領域のウェルコンタクト部、ＰＭＯＳトランジスタ部、ＮＭＯＳトランジスタ、ツェナーダイオード領域のウェルコンタクト部を形成するためのｎ型不純物のイオン注入を行なう。例えば、Ｐ＋イオンを加速エネルギ３５ｋｅＶ、ドーズ量４．０×１０１３ｃｍ−２でイオン注入する。
図２−１５に示すように、基板全面に例えば厚さ１００ｎｍの酸化シリコン膜をＣＶＤで成長し、反応性イオンエッチング（ＲＩＥ）等の異方性エッチングを行なうことにより、ゲート電極側壁上にサイドウォールスペーサ２０を形成する。
図２−１６に示すように、ｎ型領域を覆うレジストマスクＲＭ１１を形成し、Ｂ＋イオンを加速エネルギ５ｋｅＶ、ドーズ量２．０×１０１５ｃｍ−２でイオン注入し、さらにＦ＋イオンを加速エネルギ８ｋｅＶ、ドーズ量４．０×１０１４ｃｍ−２でイオン注入し、高濃度のｐ型領域２１を形成する。その後、レジストマスクＲＭ１１は除去する。
図２−１７に示すように、ｐ型領域を覆うレジストマスクＲＭ１２を形成し、Ｐ＋イオンを加速エネルギ１５ｋｅＶ、ドーズ量２．０×１０１５ｃｍ−２でイオン注入し、高濃度のｎ型領域２２を形成する。その後、レジストマスクＲＭ１２は除去する。
図２−１８に示すように、ツェナー電圧調整のため、ツェナーのカソードを開口するレジストマスクＲＭ１３を形成し、Ｂ＋イオンを加速エネルギ６５ｋｅＶ、ドーズ量２．０×１０１３ｃｍ−２でイオン注入する。その後、レジストマスクＲＭ１３は除去する。窒素雰囲気中、１０００℃、１０秒のアニールを行い、不純物を活性化する。
図２−１９に示すように、厚さ６ｎｍのコバルト膜を用い、窒素雰囲気中、５４０℃、３０秒のシリサイド化反応によりコバルトシリサイドの１次形成を行い、未反応部をウォッシュアウトし、窒素雰囲気中、７５０℃、３０秒のコバルトシリサイドの２次反応を行なう。層間絶縁膜２５を形成し、導電性プラグＰＬＧを埋め込み、配線２６を形成する。このようにして、種々の半導体素子を含む半導体装置が形成できる。
なお、同一のイオン注入により形成される領域は、基本的に同等の深さ、同等の不純物分布を有する。同一のイオン注入で形成されたウェルを同一の熱処理で拡散した領域は、基本的に同等の深さ、同等の不純物分布を有する。
図３Ａ，３Ｂは通常高耐圧ＮＤＭＯＳトランジスタの断面図、一部破断平面図であり、図３Ｃ，３Ｄは負耐圧、高耐圧ＮＤＭＯＳトランジスタの断面図、一部破断平面図、図３Ｅは諸元を比較して示す表である。負耐圧、高耐圧ＮＭＯＳトランジスタにおいては、ｎ型ドリフト領域Ｎｄｒｉｆｔのイオン注入後、熱拡散によりｎ型領域を拡げているので、Ｎｄｒｉｆｔの深さ、面積が拡大し、充分な負耐圧を持たせることができる。通常高耐圧ＮＭＯＳトランジスタにおいては不純物の積極的熱拡散は行なっていないので、ｎ型ドリフト領域Ｎｄｒｉｆｔの深さ、面積はレジストマスクの寸法、イオン注入の加速エネルギなどで規制され、小さい面積に収容することができる。
図４Ａ，４Ｂは通常高耐圧ＮＭＯＳトランジスタ保護のツェナーダイオードの断面図、一部破断平面図であり、図４Ｃ，４Ｄは負耐圧、高耐圧ＮＭＯＳトランジスタ保護のツェナーダイオードの断面図、一部破断平面図、図４Ｅはａ、ｂ、ｃの寸法を比較して示す表である。ツェナーダイオード領域の寸法は同一である。負耐圧、高耐圧ＮＭＯＳトランジスタ保護のツェナーダイオードにおいては、ツェナーダイオードのアノード領域を囲むｎ型ウェルＮＷのイオン注入後、熱拡散によりｎ型領域を拡げているので、幅ｃに示すように、ｎ型ウェルＮＷの深さ、面積が拡大して、約３倍の数値となっている。ｐ型基板との間に充分な負耐圧を持たせることができる。通常高耐圧ＮＭＯＳトランジスタ保護のツェナーダイオードにおいては不純物の積極的熱拡散は行なっていないので、ｎ型ウェルＮＷの深さ、面積はレジストマスクの寸法、イオン注入の加速エネルギなどで規制され、小さい面積に収容することができる。
本実施例で得られる半導体素子の特性は、以下のようになる。
通常ＮＤＭＯＳトランジスタ
閾値電圧Ｖｔｈ： １．０１Ｖ （Ｖｄ＝１５Ｖ，Ｐｓｕｂ＝ＰＢＧ＝Ｓ＝０Ｖ、Ｉｄ＝２μＡの時のＶｇ電圧）
オン電流Ｉｏｎ： ５．７９ｍＡ （Ｖｄ＝４０Ｖ，Ｐｓｕｂ＝ＰＢＧ＝Ｓ＝０Ｖ、Ｖｇ＝５Ｖの時のドレイン電流）
ＢＶｓｄ：４２Ｖ以上 （Ｖｇ＝０Ｖ，Ｐｓｕｂ＝ＰＢＧ＝Ｓ＝０Ｖ、Ｉｄ＝０．１μＡの時のＶｄ電圧）
負耐圧：−１０Ｖ （Ｖｄ＝０Ｖ，Ｐｓｕｂ＝０Ｖ，Ｇ＝Ｓ＝フローティング、ｐ型バックゲートウェル電流＝−０．１μＡの時のｐ型バックゲートウェルの電圧）
負耐圧ＮＤＭＯＳトランジスタ
閾値電圧Ｖｔｈ： １．０Ｖ （Ｖｄ＝１５Ｖ，Ｐｓｕｂ＝ＰＢＧ＝Ｓ＝０Ｖ、Ｉｄ＝２μＡの時のＶｇ電圧）
オン電流Ｉｏｎ： ５．７３ｍＡ （Ｖｄ＝４０Ｖ，Ｐｓｕｂ＝ＰＢＧ＝Ｓ＝０Ｖ、Ｖｇ＝５Ｖの時のドレイン電流）
ＢＶｓｄ：４２Ｖ以上 （Ｖｇ＝０Ｖ，Ｐｓｕｂ＝ＰＢＧ＝Ｓ＝０Ｖ、Ｉｄ＝０．１μＡの時のＶｄ電圧）
負耐圧：−３５Ｖ （Ｖｄ＝０Ｖ，Ｐｓｕｂ＝０Ｖ，Ｇ＝Ｓ＝フローティング、ｐ型バックゲートウェルの電流＝−０．１μＡの時のｐ型バックゲートウェルの電圧）
通常ＮＤＭＯＳトランジスタ保護用ツェナーダイオード
ツェナー電圧：６．５Ｖ
負耐圧：−１０Ｖ （ｎウェル＝０Ｖ，Ｐｓｕｂ＝０Ｖ，カソード＝フローティング、アノード＝０．１μＡの時のアノード電圧）
負耐圧ＮＤＭＯＳトランジスタ保護用ツェナーダイオード
ツェナー電圧：６．５Ｖ
負耐圧：−３５Ｖ （ｎウェル＝０Ｖ，Ｐｓｕｂ＝０Ｖ，カソード＝フローティング、アノード＝０．１μＡの時のアノード電圧）
ＣＡＮは、共通のバスにより、複数の車載モジュール間の通信を行なう。車載のため、バッテリ電源電圧（１２Ｖ〜２４Ｖ）が通常印加される電圧範囲となる。走行上のトラブルにより、ＬＳＩのＧＮＤ電位が浮いてしまっても、ＣＡＮの信号線のバス電位を変動させないことが要求される。
図５Ａは、ＣＡＮシステムに適用した場合の等価回路図、図５Ｂは図５Ａの破線部の拡大図である。ＲＴＨ端子について、破線で示すグランドはずれ保護回路を設けてグランドの電位を監視する。ＲＴＨ端子は、通常はＣＡＮのバスの下側の基準電位として０．１Ｖを出力する。図５Ｂに示すように、通常は、逆流素子回路にハイ電圧が供給され、ＮＤＭＯＳがオンとなり、ＲＴＨ端子は接地電圧相当電位となる。
グランドはずれ検出回路がグランドはずれを検出すると、逆流素子回路への出力が遮断される。半導体基板電圧は上昇しており、ＮＤＭＯＳのゲート電圧はバス電圧となるので、ＮＤＭＯＳはオフとなる。ＮＤＭＯＳのドレインでフローティング状態のＧＮＤ電位はカットされる。ＮＤＭＯＳのゲート電圧はバス側のＲＴＨ電位となり、ＮＤＭＯＳのチャネル、ソースもバス側のＲＴＨ電位となる。バスは保護される。フローティング状態のＧＮＤ電位をカットするために、ＮＤＭＯＳに逆耐圧が要求される。逆流素子ＮＤＭＯＳのドレインに接続されているＧＮＤの異常電圧は、ＮＤＭＯＳによりカットされるため、ＲＴＨ端子に異常電圧がかかることを防止することができる。
逆流素子ＮＤＭＯＳは、ＧＮＤが浮いた状態でも、基板と電気的に分離される必要がある。負耐圧がないと、回路的にはカットされても、素子からＲＴＨ端子に電源電圧が供給されてしまう。上記実施例で説明した負耐圧ＮＤＭＯＳおよび負耐圧ツェナーダイオードを用いることにより、このような不具合を回避できる。負耐圧のＮＤＭＯＳは、ｐ型バックゲートおよびソースを抵抗を介してＣＡＮのバス側に接続し、ドレイン端子をＧＮＤ端子側に接続する。
このように接続することで、ＬＳＩのＧＮＤ電位が浮いてしまった場合、高耐圧ＤＭＯＳのドレイン側の端子で逆流してくる電圧を受けることになるので、ｎ型ドリフト領域により電界が緩和され、負耐圧ＮＤＭＯＳのゲート酸化膜にバッテリ電圧が掛かることを防ぎ、ゲート破壊を防ぐことができる。ｐ型基板から来る電圧については、負耐圧構造を持つｎ型ドリフト領域、ｐ型バックゲートにより遮断されるので、ＣＡＮのバスにバッテリ電圧が流出するのを防止することができる。
以上、実施例に沿って、本発明を説明したが、本発明はこれらに限定されるものではない。例示した材料、数値は制限的意味を持たない。その他種々の変更、置換、改良、組み合わせ等が可能なことは当業者に自明であろう。
ＮＤ ｎ型ドリフト領域、
ＰＢＧ ｐ型バックゲート領域、
Ｓ ソース領域、
Ｄ ドレイン領域、
ＣＨ チャネル領域、
Ｇ ゲート電極、
ＤＭＯＳ ダブルディフューズドＭＯＳ、
ＺＤ ツェナーダイオード
ＳＴＩ フィールド酸化膜、素子分離膜、

Claims (10)

  1. ｐ型半導体基板と、
    前記ｐ型半導体基板の表面から第１の深さで形成された第１のｎ型ウェルと、
    前記ｐ型半導体基板の表面から第１の深さより深い第２の深さで形成された第２のｎ型ウェルと、
    前記第１および第２のｎ型ウェル内にそれぞれ形成された、第１および第２のｐ型バックゲート領域と、
    前記第１および第２のｐ型バックゲート領域内にそれぞれ形成された、第１および第２のｎ型ソース領域と、
    前記第１のｎ型ウェル内の、前記第１のｐ型バックゲート領域を挟んで、前記第１のｎ型ソース領域と対向する位置に形成された、第１のｎ型ドレイン領域と、
    前記第２のｎ型ウェル内の、前記第２のｐ型バックゲート領域を挟んで、前記第２のｎ型ソース領域と対向する位置に形成された、第２のｎ型ドレイン領域と、
    前記第１のｎ型ウェルの表面部の、前記第１のｐ型バックゲート領域と前記第１のｎ型ドレイン領域との間、および、前記第２のｎ型ウェルの表面部の、前記第２のｐ型バックゲート領域と前記第２のｎ型ドレイン領域との間、に形成された素子分離膜と、
    を有し、前記第１のｎ型ウェル内に第１トランジスタ、前記第２のｎ型ウェル内に前記第１トランジスタより逆耐圧の高い第２のトランジスタが形成されている半導体装置。
  2. 前記第１のトランジスタは、前記第２のトランジスタより面内面積が小さい、請求項１記載の半導体装置。
  3. 前記ｐ型半導体基板に形成された第３のｎ型ウェルと、前記第３のｎ型ウェル内に形成された第１ｐ型アノード領域と、前記第１ｐ型アノード領域内に形成された第１ｎ型カソード領域と、を含む第１ツェナーダイオードと、
    前記ｐ型半導体基板に形成された第４のｎ型ウェルと、前記第４のｎ型ウェル内に形成された第２ｐ型アノード領域と、前記第２ｐ型アノード領域内に形成された第２ｎ型カソード領域と、を含む第２ツェナーダイオードと、をさらに有し、
    前記第４のｎ型ウェルは、前記第３のｎ型ウェルよりも、前記ｐ型半導体基板の表面から深く形成され、
    前記第２ツェナーダイオードは、前記第１ツェナーダイオードよりも逆耐圧が高い請求項１又は２に記載の半導体装置。
  4. 前記第１ツェナーダイオードは、前記第２ツェナーダイオードよりも面内面積が小さい請求項３に記載の半導体装置。
  5. ｐ型半導体基板にｎ型不純物をイオン注入して第１のｎ型ウェルを形成し、
    熱処理することにより、前記ｎ型不純物を拡散させ、深さを拡大した第１の拡大ｎ型ウェルとし、
    前記ｐ型半導体基板に素子分離膜を形成し、
    前記ｐ型半導体基板にｎ型不純物をイオン注入して第２のｎ型ウェルを形成し、
    前記第１の拡大ｎ型ウェルおよび前記第２のｎ型ウェル内にｐ型不純物をイオン注入し、第１および第２のｐ型バックゲート領域を形成し、
    前記第１および第２のｐ型バックゲート領域上方から素子分離膜に掛かる第１および第２のゲート電極を形成し、
    前記第１および第２のｐ型バックゲート領域内に、ｎ型不純物をイオン注入して、第１および第２のｎ型ソース領域を形成し、
    前記第１の拡大ｎ型ウェルの、前記素子分離膜を介して、前記第１のバックゲート領域と対向する位置および、前記第２のｎ型ウェルの、前記素子分離膜を介して前記第２のバックゲート領域と対向する位置にｎ型不純物をイオン注入して、それぞれ第１および第２のｎ型ドレイン領域を形成する、
    半導体装置の製造方法。
  6. 前記素子分離膜の形成が、前記ｐ型半導体基板にトレンチを形成し、トレンチ内に絶縁膜を堆積し、不要部を除去することによって形成される請求項５記載の半導体装置の製造方法。
  7. 第１および第２のバックゲート領域を形成するイオン注入が、注入条件の異なるイオン注入で行なわれる請求項５又は６記載の半導体装置の製造方法。
  8. 前記第１のｎ型ウェルを形成する際、同時に第３のｎ型ウェルを形成し、
    前記第１のｐ型バックゲート領域を形成する際、同時に前記第３のｎ型ウェル内に第１のｐ型アノード領域を形成し、
    前記第１、第２のｎ型ソース領域を形成する際、同時に前記第１のｐ型アノード領域内に第１のｎ型カソード領域を形成し、
    第１のツェナーダイオードを形成する、請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記第２のｎ型ウェルを形成する際、同時に第４のｎ型ウェルを形成し、
    前記第２のｐ型バックゲート領域を形成する際、同時に前記第４のｎ型ウェル内に第２のｐ型アノード領域を形成し、
    前記第１、第２のｎ型ソース領域を形成する際、同時に前記第２のｐ型アノード領域内に第２のｎ型カソード領域を形成し、
    第２のツェナーダイオードを形成する、請求項５〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 複数の通信モジュールを含むＣＡＮシステムであり、
    逆流阻止回路として、請求項１〜４のいずれか１項に記載の半導体装置を含むＣＡＮシステム。
JP2011288084A 2011-12-28 2011-12-28 半導体装置とその製造方法、およびｃａｎシステム Active JP5801713B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011288084A JP5801713B2 (ja) 2011-12-28 2011-12-28 半導体装置とその製造方法、およびｃａｎシステム
US13/710,837 US8981476B2 (en) 2011-12-28 2012-12-11 Semiconductor device with high breakdown voltage and manufacture thereof
CN201210585178.8A CN103187450B (zh) 2011-12-28 2012-12-28 具有高击穿电压的半导体器件及其制造方法
US14/614,795 US9520326B2 (en) 2011-12-28 2015-02-05 Semiconductor device with high breakdown voltage and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288084A JP5801713B2 (ja) 2011-12-28 2011-12-28 半導体装置とその製造方法、およびｃａｎシステム

Publications (2)

Publication Number Publication Date
JP2013138098A JP2013138098A (ja) 2013-07-11
JP5801713B2 true JP5801713B2 (ja) 2015-10-28

Family

ID=48678536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288084A Active JP5801713B2 (ja) 2011-12-28 2011-12-28 半導体装置とその製造方法、およびｃａｎシステム

Country Status (3)

Country Link
US (2) US8981476B2 (ja)
JP (1) JP5801713B2 (ja)
CN (1) CN103187450B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5904905B2 (ja) * 2012-08-23 2016-04-20 株式会社東芝 半導体装置
US9373691B2 (en) * 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
JP6318786B2 (ja) * 2014-04-04 2018-05-09 セイコーエプソン株式会社 半導体装置及びその製造方法
FR3033937B1 (fr) * 2015-03-19 2018-04-27 Stmicroelectronics (Rousset) Sas Diode zener a faible tension de claquage ajustable
FR3033938B1 (fr) * 2015-03-19 2018-04-27 Stmicroelectronics (Rousset) Sas Diode zener a tension de claquage ajustable
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
JP6823270B2 (ja) * 2016-06-28 2021-02-03 株式会社ソシオネクスト 半導体装置及び半導体集積回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874768A (en) * 1994-06-15 1999-02-23 Nippondenso Co., Ltd. Semiconductor device having a high breakdown voltage
US6211551B1 (en) * 1997-06-30 2001-04-03 Matsushita Electric Works, Ltd. Solid-state relay
US6424005B1 (en) * 1998-12-03 2002-07-23 Texas Instruments Incorporated LDMOS power device with oversized dwell
US6835627B1 (en) * 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
GB2374456A (en) * 2000-12-09 2002-10-16 Esm Ltd High-voltage metal oxide semiconductor device and method of forming the device
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
JP4972855B2 (ja) * 2004-08-04 2012-07-11 富士電機株式会社 半導体装置およびその製造方法
US20070108517A1 (en) * 2005-11-12 2007-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. LDMOS with independently biased source
JP2007287798A (ja) * 2006-04-13 2007-11-01 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8558307B2 (en) * 2007-12-18 2013-10-15 Sanyo Semiconductor Co., Ltd. Semiconductor device with diffused MOS transistor and manufacturing method of the same
JP2009239096A (ja) 2008-03-27 2009-10-15 Renesas Technology Corp 半導体装置
KR20100064264A (ko) * 2008-12-04 2010-06-14 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
CN103187450A (zh) 2013-07-03
CN103187450B (zh) 2015-09-30
JP2013138098A (ja) 2013-07-11
US8981476B2 (en) 2015-03-17
US20130168768A1 (en) 2013-07-04
US20150147855A1 (en) 2015-05-28
US9520326B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
JP5801713B2 (ja) 半導体装置とその製造方法、およびｃａｎシステム
JP4845410B2 (ja) 半導体装置
JP4437388B2 (ja) 半導体装置
CN105914208B (zh) 半导体集成电路装置及其制造方法
JP2011040690A (ja) 半導体装置
US20120007169A1 (en) Semiconductor device and its production method
US7741190B2 (en) Method of selective oxygen implantation to dielectrically isolate semiconductor devices using no extra masks
US7642617B2 (en) Integrated circuit with depletion mode JFET
JP2007019200A (ja) 半導体装置およびその製造方法
US9087708B2 (en) IC with floating buried layer ring for isolation of embedded islands
WO2016077803A1 (en) Improving lateral bjt characteristics in bcd technology
TW201423990A (zh) 用於高電壓靜電放電防護的雙向雙極型接面電晶體
JP5964091B2 (ja) 半導体装置およびその製造方法
JP5517691B2 (ja) 半導体装置およびその製造方法
JP2007053399A (ja) 半導体装置
US9337180B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2013172085A (ja) 半導体装置の製造方法及び半導体装置
JP2020136527A (ja) 半導体装置およびその製造方法
JP2007311694A (ja) 半導体装置
JP2002033400A (ja) 相補型ｍｏｓ半導体装置とその製造方法
JP2008277510A (ja) 半導体装置およびその製造方法
JP2014011336A (ja) 半導体装置及びその製造方法
JPH0846054A (ja) 半導体装置
JP2012038773A (ja) 半導体装置およびその製造方法
JP2009043824A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150609

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150827

R150 Certificate of patent or registration of utility model

Ref document number: 5801713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150