TWI644413B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI644413B
TWI644413B TW104110756A TW104110756A TWI644413B TW I644413 B TWI644413 B TW I644413B TW 104110756 A TW104110756 A TW 104110756A TW 104110756 A TW104110756 A TW 104110756A TW I644413 B TWI644413 B TW I644413B
Authority
TW
Taiwan
Prior art keywords
type
region
gate electrode
direction side
diffusion layer
Prior art date
Application number
TW104110756A
Other languages
English (en)
Other versions
TW201539713A (zh
Inventor
新田博明
赤沼英幸
桑澤和伸
Original Assignee
日商精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商精工愛普生股份有限公司 filed Critical 日商精工愛普生股份有限公司
Publication of TW201539713A publication Critical patent/TW201539713A/zh
Application granted granted Critical
Publication of TWI644413B publication Critical patent/TWI644413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之半導體裝置具備：P通道DMOS電晶體，其具備N型閘極電極；P通道MOS電晶體，其具備P型閘極電極；及N通道MOS電晶體，其具備N型閘極電極。較理想的是，P通道DMOS電晶體之N型閘極電極具有：第1端部，其位於P通道DMOS電晶體之源極側；及第2端部，其位於P通道DMOS電晶體之汲極側；且於第1端部具有P型擴散層。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及其製造方法。
DMOS(Double diffused Metal Oxide Semiconductor，雙擴散金屬氧化物半導體)電晶體例如於P通道型之情形時，具有將位於半導體基板之第1方向側之面之低濃度之N型井區域與位於該N型井區域之第1方向側之面之高濃度之P型源極區域雙重擴散而形成之構造。該DMOS電晶體可處理大電力，且具有切換速度較快等之特性。
P通道DMOS電晶體之主要之載體為電洞，若與N通道DMOS電晶體之主要之載體即電子相比則遷移率較低。因此，存在P通道DMOS電晶體與N通道DMOS電晶體相比導通電阻變大之情形。但是，藉由使用包含N型之雜質之半導體作為P通道DMOS電晶體之閘極電極，可實現埋入通道化，降低導通電阻。下述專利文獻1中揭示有使用包含N型之雜質之半導體作為P通道DMOS電晶體之閘極電極者。
考慮將如上所述之具備N型閘極電極之P通道DMOS電晶體與跟其一起使用之邏輯電路混載。於該情形時，考慮使用具備N型閘極電極之P通道MOS電晶體、與具備N型閘極電極之N通道MOS電晶體作為構成邏輯電路之MOS電晶體。即，考慮將DMOS電晶體及MOS電晶體之閘極電極全部設為N型閘極電極。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-235592號公報(圖10)
然而，具備N型閘極電極之P通道MOS電晶體雖然實現埋入通道化，降低導通電阻，但是容易產生未達閾值電壓之洩漏電流。因此，存在具備N型閘極電極之P通道MOS電晶體作為構成邏輯電路之MOS電晶體不佳之情形。
本發明係鑒於如以上之技術性問題而開發者。本發明之若干個態樣係關於降低DMOS電晶體之導通電阻，並且降低MOS電晶體之洩漏電流。
於本發明之若干個態樣中，半導體裝置具備：P通道DMOS電晶體，其具備N型閘極電極；P通道MOS電晶體，其具備P型閘極電極；及N通道MOS電晶體，其具備N型閘極電極。
根據該態樣，由於將P通道DMOS電晶體之閘極電極設為N型，將P通道MOS電晶體之閘極電極設為P型，故而可降低DMOS電晶體之導通電阻，並且降低MOS電晶體之洩漏電流。
於上述態樣中，較理想的是，P通道DMOS電晶體之N型閘極電極具有：第1端部，其位於P通道DMOS電晶體之源極側；及第2端部，其位於P通道DMOS電晶體之汲極側；且於第1端部具有P型擴散層。
根據該情況，可形成為將P型雜質確實地注入至源極區域之P通道DMOS電晶體。
於上述態樣中，較理想的是，P型擴散層位於N型閘極電極之厚 度方向上與閘極絕緣膜隔開。
根據該情況，可將DMOS電晶體埋入通道化，並降低導通電阻。
於本發明之另一態樣中，半導體裝置之製造方法具備：步驟(a)，於接觸並位於半導體基板之位於第1方向側之面之第1 N型區域之一部分及第1P型區域之一部分的絕緣膜之第1方向側，形成N型閘極電極；及步驟(b)，藉由跨及N型閘極電極之第1方向側之面之一部分即第1區域、與第1 N型區域之第1方向側之面之一部分即第2區域注入P型之雜質，而於第1區域形成P型擴散層且於第2區域形成源極區域。
根據該態樣，可將P型雜質確實地注入至P通道DMOS電晶體之源極區域。
於上述態樣中，較理想的是，於步驟(a)與步驟(b)之間進而具備步驟(c)，跨及第1區域之第1方向側之面、與第2區域之第1方向側之面形成抗蝕劑，於N型閘極電極之第1方向側之面之一部分且與第1區域不同之第3區域、與第1 N型區域之第1方向側之面之一部分且與第2區域不同之第4區域，注入N型之雜質，去除上述抗蝕劑。
根據該情況，於將N型之雜質注入至N型閘極電極之第1方向側之面時，可抑制N型之雜質注入至源極區域。
於上述態樣中，較理想的是，步驟(b)進而包含形成P通道MOS電晶體之源極區域及汲極區域。
根據該情況，可同時形成P通道DMOS電晶體之源極區域、與P通道MOS電晶體之源極區域及汲極區域。
於上述態樣中，較理想的是，步驟(c)進而包含形成N通道MOS電晶體之源極區域及汲極區域。
根據該情況，可同時形成N型閘極電極之N型擴散層、與N通道MOS電晶體之源極區域及汲極區域。
1‧‧‧半導體裝置
10p‧‧‧半導體基板
11n‧‧‧N型井
12n‧‧‧N型本體區域
13p‧‧‧P型偏移區域
14n‧‧‧N型井
15p‧‧‧P型井
21p‧‧‧P型源極區域
22n‧‧‧N型本體接觸區域
23p‧‧‧P型汲極區域
24p‧‧‧P型源極區域
25p‧‧‧P型汲極區域
26n‧‧‧N型源極區域
27n‧‧‧N型汲極區域
31‧‧‧第1絕緣膜
32‧‧‧第2絕緣膜
33‧‧‧第3絕緣膜
34‧‧‧第4絕緣膜
35‧‧‧第5絕緣膜
36‧‧‧第6絕緣膜
37‧‧‧絕緣膜
41n‧‧‧N型閘極電極
42p‧‧‧P型閘極電極
43n‧‧‧N型閘極電極
44p‧‧‧P型擴散層
45n‧‧‧N型擴散層
46p‧‧‧P型擴散層
47n‧‧‧N型擴散層
48‧‧‧多晶矽層
48n‧‧‧N型區域
51‧‧‧第1端部
52‧‧‧第2端部
R1‧‧‧抗蝕劑
R2‧‧‧抗蝕劑
Tr1‧‧‧P通道DMOS電晶體
Tr2‧‧‧P通道MOS電晶體
Tr3‧‧‧N通道MOS電晶體
圖1(A)、(B)係實施形態之半導體裝置之剖視圖及表示雜質之濃度分佈之曲線圖。
圖2(A)、(B)係表示實施形態之半導體裝置之製造方法之剖視圖。
圖3(C)、(D)係表示實施形態之半導體裝置之製造方法之剖視圖。
圖4(E)、(F)係表示實施形態之半導體裝置之製造方法之剖視圖。
圖5(G)、(H)係表示實施形態之半導體裝置之製造方法之剖視圖。
以下，對本發明之實施形態進行詳細說明。再者，以下所說明之本實施形態並非不當地限定申請專利範圍所記載之本發明之內容。又，本實施形態所說明之所有構成並不限定於作為本發明之解決手段所必需。又，對相同之構成要素標註相同之參照符號並省略說明。
<1.構成>
圖1(A)係表示本發明之實施形態之半導體裝置之一例之剖視圖。
圖1(A)所示之半導體裝置1包含P通道DMOS電晶體Tr1、P通道MOS電晶體Tr2、及N通道MOS電晶體Tr3。該等電晶體均位於P型之半導體基板10p之第1方向側之面。第1方向側相當於各圖中之上側。半導體基板10p由包含P型之雜質之單晶矽而構成。
<1-1. P通道DMOS電晶體Tr1>
P通道DMOS電晶體Tr1如圖1(A)所示具有左右對稱之構造，故而對於右側與左側對應之要素標註相同之符號，並省略重複之說明。N型井11n、N型本體區域12n、P型偏移區域13p、P型源極區域21p、N型本體接觸區域22n、及P型汲極區域23p位於半導體基板10p中之P通 道DMOS電晶體Tr1之位置。
N型井11n包含N型之雜質。N型井11n接觸並位於半導體基板10p之第1方向側之面。N型本體區域12n以較N型井11n更高之濃度包含N型之雜質。N型本體區域12n於N型井11n之內部，接觸並位於半導體基板10p之第1方向側之面。P型偏移區域13p包含P型之雜質。P型偏移區域13p於N型井11n之內部，接觸於半導體基板10p之第1方向側之面，並位於N型本體區域12n之左右兩側。
P型源極區域21p包含P型之雜質，N型本體接觸區域22n以較N型本體區域12n更高之濃度包含N型之雜質。P型源極區域21p及N型本體接觸區域22n於N型本體區域12n之內部，接觸並位於半導體基板10p之第1方向側之面。P型汲極區域23p以較P型偏移區域13p更高之濃度包含P型之雜質。P型汲極區域23p於P型偏移區域13p之內部，接觸並位於半導體基板10p之第1方向側之面。
第1絕緣膜31、第2絕緣膜32、第3絕緣膜33、及N型閘極電極41n位於半導體基板10p之第1方向側。
第3絕緣膜33沿著N型井11n之外周而配置。第3絕緣膜33例如係藉由LOCOS(Local Oxidization of Silicon，矽局部氧化)法而形成者。藉由第3絕緣膜33與N型井11n，而將P通道DMOS電晶體Tr1而與半導體基板10p之其他元件分離。
N型閘極電極41n係跨及N型本體區域12n之第1方向側與P型偏移區域13p之第1方向側而配置。第1絕緣膜31與第2絕緣膜32位於N型閘極電極41n與半導體基板10p之間。
於N型閘極電極41n與半導體基板10p之間之區域中之N型本體區域12n側之位置具有第1絕緣膜31。第1絕緣膜31具有作為閘極絕緣膜之功能。
於N型閘極電極41n與半導體基板10p之間之區域中之P型偏移區 域13p側之位置具有第2絕緣膜32。第2絕緣膜32由於具有大於第1絕緣膜31之膜厚，而具有緩和N型閘極電極41n與P型汲極區域23p之間之電場之功能。
N型閘極電極41n由包含N型之雜質之多晶矽而構成。N型閘極電極41n具有位於源極側之第1端部51、及位於汲極側之第2端部52。
P型擴散層44p位於N型閘極電極41n之第1端部51。P型擴散層44p包含P型之雜質。P型擴散層44p位於N型閘極電極41n之厚度方向上與第1絕緣膜31隔開。N型閘極電極41n之厚度方向與第1方向大致一致。又，P型擴散層44p接觸並位於N型閘極電極41n之第1方向側之面。
N型擴散層45n亦位於N型閘極電極41n之第1方向側之面。N型擴散層45n以較N型閘極電極41n之其他部分更高之濃度包含N型之雜質。N型擴散層45n遍及自與P型擴散層44p接觸之位置至N型閘極電極41n之第2端部52為止之位置。
圖1(B)係表示沿著圖1(A)之A-B線之雜質之濃度分佈之曲線圖。 於N型閘極電極41n之第1端部51附近，於接近第1方向側之面之位置，即，於N型閘極電極41n之厚度方向與第1絕緣膜31隔開之位置，以較高之濃度包含P型之雜質。於遠離第1方向側之面之位置，即，於接近第1絕緣膜31之位置，以較高之濃度包含N型之雜質。因此，N型閘極電極41n係於一部分具有P型擴散層44p，可將形成於N型本體區域12n之通道埋入通道化，降低導通電阻。
<1-2. P通道MOS電晶體Tr2>
再參照圖1(A)，N型井14n、P型源極區域24p、及P型汲極區域25p位於半導體基板10p中之P通道MOS電晶體Tr2之位置。
N型井14n包含N型之雜質。N型井14n接觸並位於半導體基板10p之第1方向側之面。
P型源極區域24p及P型汲極區域25p包含P型之雜質。P型源極區域24p及P型汲極區域25p於N型井14n之內部，接觸於半導體基板10p之第1方向側之面，且相互隔開間隔而位於半導體基板10p之第1方向側之面。
第4絕緣膜34、第5絕緣膜35、及P型閘極電極42p位於半導體基板10p之第1方向側。第5絕緣膜35例如係藉由LOCOS法而形成者。P通道MOS電晶體Tr2藉由第3絕緣膜33、第5絕緣膜35、及N型井14n，而自半導體基板10p之其他元件分離。
第4絕緣膜34接觸並位於半導體基板10p之第1方向側之面，且由P型源極區域24p與P型汲極區域25p夾持之區域。第4絕緣膜34具有作為閘極絕緣膜之功能。
P型閘極電極42p接觸並位於第4絕緣膜34之第1方向側之面。P型閘極電極42p由包含P型之雜質之多晶矽而構成。P型擴散層46p位於P型閘極電極42p之第1方向側之面。P型擴散層46p以較P型閘極電極42p之其他部分更高之濃度包含P型之雜質。P型閘極電極42p可抑制形成於N型井14n之通道被埋入通道化，並降低未達閾值電壓之洩漏電流。
<1-3. N通道MOS電晶體Tr3>
P型井15p、N型源極區域26n、及N型汲極區域27n位於半導體基板10p中之N通道MOS電晶體Tr3之位置。
P型井15p包含P型之雜質。P型井15p接觸並位於半導體基板10p之第1方向側之面。
N型源極區域26n及N型汲極區域27n包含N型之雜質。N型源極區域26n及N型汲極區域27n於P型井15p之內部，接觸於半導體基板10p之第1方向側之面，且相互隔開間隔而位於半導體基板10p之第1方向側之面。
第5絕緣膜35、第6絕緣膜36、及N型閘極電極43n位於半導體基板10p之第1方向側。N通道MOS電晶體Tr3藉由第5絕緣膜35與P型井15p，而自半導體基板10p之其他元件分離。
第6絕緣膜36接觸並位於半導體基板10p之第1方向側之面，且由N型源極區域26n與N型汲極區域27n夾持之區域。第6絕緣膜36具有作為閘極絕緣膜之功能。
N型閘極電極43n接觸並位於第6絕緣膜36之第1方向側之面。N型閘極電極43n由包含N型之雜質之多晶矽而構成。N型擴散層47n位於N型閘極電極43n之第1方向側之面。N型擴散層47n以較N型閘極電極43n之其他部分更高之濃度包含N型之雜質。藉由將P通道MOS電晶體Tr2與N通道MOS電晶體Tr3組合，而構成邏輯電路。
<2.製造方法>
圖2~圖5係表示本發明之實施形態之半導體裝置之製造方法之剖視圖。首先，如圖2(A)所示，於P型之半導體基板10p之第1方向側之面，形成N型井11n。
其次，如圖2(B)所示，於半導體基板10p之第1方向側之面之特定部位，藉由例如LOCOS法，而形成第2絕緣膜32、第3絕緣膜33及第5絕緣膜35。
其次，如圖3(C)所示，藉由將N型之雜質注入至半導體基板10p之第1方向側之面，而形成N型本體區域12n及N型井14n。又，藉由將P型之雜質注入至半導體基板10p之第1方向側之面，而形成P型偏移區域13p及P型井15p。N型本體區域12n相當於本發明中之第1 N型區域，P型偏移區域13p相當於本發明中之第1 P型區域。
其次，如圖3(D)所示，於半導體基板10p之第1方向側之面，形成成為閘極絕緣膜之較薄之絕緣膜37。進而，於絕緣膜37之第1方向側之面，形成成為閘極電極之多晶矽層48。
其次，如圖4(E)所示，將N型之雜質注入至多晶矽層48中成為N型閘極電極41n之部分及成為N型閘極電極43n之部分，形成N型區域48n。再者，既可將P型之雜質注入至多晶矽層48中成為P型閘極電極42p之部分，亦可不特別將P型之雜質注入至多晶矽層48中成為P型閘極電極42p之部分。
其次，如圖4(F)所示，對多晶矽層48之一部分及絕緣膜37之一部分進行蝕刻並去除。藉此，形成N型閘極電極41n、P型閘極電極42p、N型閘極電極43n、第1絕緣膜31、第4絕緣膜34、及第6絕緣膜36。
其次，如圖5(G)所示，為了於N型本體區域12n形成N型本體接觸區域22n，於N型閘極電極41n形成N型擴散層45n，而將N型之雜質注入至各自之位置。
此時，以N型之雜質不進入至成為P型源極區域21p之部分之方式，形成抗蝕劑R1。抗蝕劑R1以不僅覆蓋成為P型源極區域21p之部分，而且亦覆蓋位於N型閘極電極41n之源極側之第1端部51之方式，跨及N型本體區域12n之一部分與N型閘極電極41n之一部分而形成。N型本體接觸區域22n形成於相當於本發明中之第4區域之位置，N型擴散層45n形成於相當於本發明中之第3區域之位置。
又，較理想的是，與該步驟同時，如圖5(G)所示，形成N通道MOS電晶體Tr3之N型源極區域26n、N型汲極區域27n、及N型擴散層47n。其後，去除抗蝕劑R1。
其次，如圖5(H)所示，為了於N型本體區域12n形成P型源極區域21p，於P型偏移區域13p形成P型汲極區域23p，而將P型之雜質注入至各自之位置。
此時形成之抗蝕劑R2並不完全覆蓋N型閘極電極41n，而使位於N型閘極電極41n之源極側之第1端部51露出。由此，跨及成為P型源 極區域21p之部分與位於N型閘極電極41n之源極側之第1端部51而注入P型之雜質。於位於N型閘極電極41n之源極側之第1端部51附近形成P型擴散層44p。成為P型源極區域21p之部分相當於本發明中之第2區域，位於N型閘極電極41n之源極側之第1端部51附近相當於本發明中之第1區域。
又，較理想的是，與該步驟同時，如圖5(H)所示，形成P通道MOS電晶體Tr2之P型源極區域24p、P型汲極區域25p、及P型擴散層46p。其後，去除抗蝕劑R2。
藉由以上之步驟，可製造半導體裝置1。
於以上所述之實施形態中，亦可配置包含P型之雜質之P型井，來代替N型井11n。

Claims (7)

  1. 一種半導體裝置，其具備：P通道DMOS電晶體，其具備N型閘極電極；P通道MOS電晶體，其具備P型閘極電極；及N通道MOS電晶體，其具備N型閘極電極；上述P通道DMOS電晶體之上述N型閘極電極包含：N型擴散層，其延伸至上述P通道DMOS電晶體之汲極側之一方之端部，且以較其他部分更高之濃度包括N型之雜質；及P型擴散層，其位於上述P通道DMOS電晶體之源極側之另一方之端部；上述N型擴散層位於上述N型閘極電極之厚度方向上與閘極絕緣膜隔開之位置；且於上述P型擴散層與上述閘極絕緣膜之間具有P型雜質濃度低於N型雜質濃度之區域。
  2. 如請求項1之半導體裝置，其中上述P型擴散層位於上述N型閘極電極之厚度方向上與上述閘極絕緣膜隔開之位置。
  3. 一種半導體裝置之製造方法，其具備如下步驟：步驟(a)，於接觸並位於半導體基板之位於第1方向側之面之第1 N型區域之一部分及第1 P型區域之一部分的絕緣膜之上述第1方向側形成N型閘極電極；及步驟(b)，跨及上述N型閘極電極之上述第1方向側之面之一部分即第1區域、與上述第1 N型區域之上述第1方向側之面之一部分即第2區域形成抗蝕劑，藉由於上述N型閘極電極之上述第1方向側之面與上述第1 N型區域之上述第1方向側之面注入N型之雜質，而於上述N型閘極電極之厚度方向上與上述絕緣膜隔開之位 置，形成延伸至上述N型閘極電極之一方之端部且以較其他部分更高之濃度包括N型之雜質的N型擴散層，並且形成上述第1 N型區域之接觸區域，除去上述抗蝕劑；及步驟(c)，於上述第1區域及上述第2區域注入P型之雜質，藉此於上述第1區域將位於上述N型閘極電極之另一方之端部的P型擴散層，以於上述P型擴散層與上述絕緣膜之間設置P型雜質濃度低於N型雜質濃度之區域之方式形成，並且於上述第2區域形成源極區域。
  4. 如請求項3之半導體裝置之製造方法，其中步驟(b)進而包含形成N通道MOS電晶體之源極區域及汲極區域。
  5. 如請求項3或4之半導體裝置之製造方法，其中步驟(c)進而包含形成P通道MOS電晶體之源極區域及汲極區域。
  6. 一種半導體裝置，其具備：P通道DMOS電晶體，其具備N型閘極電極；P通道MOS電晶體，其具備P型閘極電極；及N通道MOS電晶體，其具備N型閘極電極；其中上述P通道DMOS電晶體之上述N型閘極電極包含：N型擴散層，其延伸至上述P通道DMOS電晶體之汲極側之一方之端部，且以較其他部分更高之濃度包括N型之雜質；及P型擴散層，其位於上述P通道DMOS電晶體之源極側之另一方之端部。
  7. 一種半導體裝置之製造方法，其具備如下步驟：步驟(a)，於接觸並位於半導體基板之位於第1方向側之面之第1 N型區域之一部分及第1 P型區域之一部分的絕緣膜之上述第1方向側，形成N型閘極電極；步驟(b)，跨及上述N型閘極電極之上述第1方向側之面之一部 分即第1區域、與上述第1 N型區域之上述第1方向側之面之一部分即第2區域形成抗蝕劑，藉由於上述N型閘極電極之上述第1方向側之面與上述第1 N型區域之上述第1方向側之面注入N型之雜質，而形成延伸至上述N型閘極電極之一方之端部且以較其他部分更高之濃度包括N型之雜質的N型擴散層，並且形成上述第1 N型區域之接觸區域，除去上述抗蝕劑；及步驟(c)，藉由於上述N型閘極電極之上述第1區域、與上述第1 N型區域之上述第2區域注入P型之雜質，而於上述第1區域形成位於上述N型閘極電極之另一方之端部的P型擴散層，並且於上述第2區域形成源極區域。
TW104110756A 2014-04-04 2015-04-01 半導體裝置及其製造方法 TWI644413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014077928A JP6318786B2 (ja) 2014-04-04 2014-04-04 半導体装置及びその製造方法
JP2014-077928 2014-04-04

Publications (2)

Publication Number Publication Date
TW201539713A TW201539713A (zh) 2015-10-16
TWI644413B true TWI644413B (zh) 2018-12-11

Family

ID=54210432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110756A TWI644413B (zh) 2014-04-04 2015-04-01 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9425197B2 (zh)
JP (1) JP6318786B2 (zh)
CN (1) CN104979348B (zh)
TW (1) TWI644413B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077613A (ja) * 1998-08-28 2000-03-14 Nec Corp 半導体装置の製造方法
JP2008235592A (ja) * 2007-03-20 2008-10-02 Denso Corp 半導体装置
CN101431103A (zh) * 2007-11-07 2009-05-13 冲电气工业株式会社 半导体元件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155157A (ja) * 1989-11-13 1991-07-03 Seiko Epson Corp 半導体装置の製造方法
JPH07221291A (ja) 1994-02-02 1995-08-18 Seiko Instr Inc 半導体装置及びその製造方法
SE513283C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M MOS-transistorstruktur med utsträckt driftregion
JPH10200123A (ja) 1997-01-14 1998-07-31 Hitachi Ltd 半導体素子およびそれを用いた液晶表示装置
JP3683185B2 (ja) * 2001-03-12 2005-08-17 株式会社リコー 定電圧回路
JP2005093456A (ja) 2003-09-11 2005-04-07 Shindengen Electric Mfg Co Ltd 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP2007243117A (ja) 2006-03-13 2007-09-20 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタの製造方法
JP4645861B2 (ja) * 2008-07-03 2011-03-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2010045312A (ja) * 2008-08-18 2010-02-25 Seiko Epson Corp 半導体装置と、電子部品及び半導体装置の製造方法
JP5801713B2 (ja) * 2011-12-28 2015-10-28 株式会社ソシオネクスト 半導体装置とその製造方法、およびｃａｎシステム
JP2014053414A (ja) * 2012-09-06 2014-03-20 Denso Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077613A (ja) * 1998-08-28 2000-03-14 Nec Corp 半導体装置の製造方法
JP2008235592A (ja) * 2007-03-20 2008-10-02 Denso Corp 半導体装置
CN101431103A (zh) * 2007-11-07 2009-05-13 冲电气工业株式会社 半导体元件及其制造方法

Also Published As

Publication number Publication date
JP6318786B2 (ja) 2018-05-09
CN104979348B (zh) 2019-05-07
JP2015201480A (ja) 2015-11-12
CN104979348A (zh) 2015-10-14
US9425197B2 (en) 2016-08-23
US20150287726A1 (en) 2015-10-08
TW201539713A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
KR101413651B1 (ko) 트랜지스터를 구비한 반도체 소자 및 그 제조 방법
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
TWI393247B (zh) 具有深溝結構之半導體裝置
US8847332B2 (en) Laterally diffused metal oxide semiconductor device having halo or pocket implant region
US9324785B2 (en) Semiconductor device and method for fabricating the same
US20080303092A1 (en) Asymetrical Field-Effect Semiconductor Device with Sti Region
JP2011029466A (ja) 半導体装置
JP2012253219A (ja) 半導体装置及びその製造方法
US20170317208A1 (en) High-voltage semiconductor device and method for manufacturing the same
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
TWI644413B (zh) 半導體裝置及其製造方法
US9035381B2 (en) Semiconductor device and method of fabricating the same
JP5926576B2 (ja) 半導体装置及び半導体装置の製造方法
US20200091304A1 (en) Semiconductor device
JP6683457B2 (ja) 半導体装置及びその製造方法
US20130082327A1 (en) Semiconductor device
US7605413B2 (en) High voltage devices
KR100621230B1 (ko) 반도체 장치의 트랜지스터
US9337180B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5802231B2 (ja) 半導体装置及びその製造方法
KR20100079079A (ko) 반도체소자 및 그 제조방법
KR20100079122A (ko) 고전압용 반도체 소자 및 그의 제조 방법
JP2020150235A (ja) 半導体装置
JP2010045137A (ja) 半導体装置及びその製造方法