CN113540078A - 高压半导体装置 - Google Patents
高压半导体装置 Download PDFInfo
- Publication number
- CN113540078A CN113540078A CN202010316243.1A CN202010316243A CN113540078A CN 113540078 A CN113540078 A CN 113540078A CN 202010316243 A CN202010316243 A CN 202010316243A CN 113540078 A CN113540078 A CN 113540078A
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor device
- substrate
- high voltage
- voltage semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 210000000746 body region Anatomy 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
高压半导体装置包括基底、第一绝缘结构、栅极、漏极区域、源极区域以及隔离掺杂区。基底具有第一导电类型，第一绝缘结构设置在基底上。漏极区域设置于基底内且具有第二导电类型。源极区域设置于基底内，其中源极区域具有第一部分以及第二部分，且第一部分具有第二导电类型，第二部分具有第一导电类型。栅极设置在基底上，位在该源极区域与该漏极区域之间且部分覆盖该第一绝缘结构的一侧。隔离掺杂区设置于基底内且包含第一掺杂部分以及第二掺杂部分，第一掺杂部分以及第二掺杂部分具有第一导电类型且相互分隔地设置在第一绝缘结构下方。
Description
【技术领域】
本发明是关于一种半导体装置，且特别是关于一种高压半导体装置。
【背景技术】
随着半导体技术的提升，业界已能将控制电路、内存、低压操作电路、以及高压操作电路及相关组件同时整合制作于单一芯片上，以降低成本并提高操作效能。而常用于放大电路中电流或电压信号、作为电路震荡器(oscillator)、或作为控制电路开关动作的开关组件的晶体管组件，更随着半导体制程技术的进步而被应用作为高功率组件或高压组件。举例来说，作为高压组件的晶体管组件设置于芯片内部电路(internal circuit)与输入/输出(I/O)接脚之间，以避免大量电荷在极短时间内经由I/O接脚进入内部电路而造成破坏。
一直以来，高压半导体装置所追求的两个主要特性为低导通电阻以及高崩溃电压，且这两个要求常常是彼此冲突难以权衡的。除此之外，当组件操作于高电压时，电流不连续或异常增加等问题也会影响高压半导体装置的整体效能，因此，如何进一步改良高压半导体装置的电性表现仍为目前业界所面临的问题。
【发明内容】
本发明的一目的在于提供一种高压半导体装置，该高压半导体装置额外设置有隔断式的隔离掺杂区及/或漏极掺杂区，因而可提升该高压半导体装置的阻抗并改善电场的均匀性，进而获得较佳的组件可靠度。
为达上述目的，本发明的一较佳实施例提供一种高压半导体装置，其包括一基底、一第一绝缘结构、一栅极、一漏极区域、一源极区域以及一隔离掺杂区。该基底具有一第一导电类型。该第一绝缘结构设置在该基底上。该漏极区域设置于该基底内，且具有一第二导电类型，该第二导电类型与该第一导电类型互补。该源极区域设置于该基底内，该源极区域包含一第一部分以及一第二部分，且该第一部分具有该第二导电类型，该第二部分具有该第一导电类型。该栅极设置在该基底上，位在该源极区域与该漏极区域之间且部分覆盖该第一绝缘结构的一侧。该隔离掺杂区设置于该基底内，该隔离掺杂区包含有一第一掺杂部分以及一第二掺杂部分，该第一掺杂部分以及该第二掺杂部分具有该第一导电类型且相互分隔地设置在该第一绝缘结构下方。
【附图说明】
图1至图2绘示本发明第一实施例中高压半导体装置的示意图，其中：
图1为一高压半导体装置的俯视示意图；以及
图2为图1沿着切线A-A’的剖面示意图。
图3绘示本发明第二实施例中高压半导体装置的剖面示意图。
图4绘示本发明中高压半导体装置经传输线脉冲测试(transmission-line pulsetest,TLP test)的结果示意图。
【具体实施方式】
为使本发明所属技术领域的技术人员能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
本发明中针对「第一部件形成在第二部件上或上方」的叙述，其可以是指「第一部件与第二部件直接接触」，也可以是指「第一部件与第二部件之间另存在有其他部件」，致使第一部件与第二部件并不直接接触。此外，本发明中的各种实施例可能使用重复的组件符号和/或文字注记。使用这些重复的组件符号与文字注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「顶」和类似词汇时，为便于叙述，其用法均在于描述图式中一个部件或特征与另一个(或多个)部件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在制作过程中、使用中以及操作时的可能摆向。举例而言，当半导体装置被旋转180度时，原先设置于其他部件「上方」的某部件便会变成设置于其他部件「下方」。因此，随着半导体装置的摆向的改变(旋转90度或其它角度)，用以描述其摆向的空间相关叙述亦应通过对应的方式予以解释。
虽然本发明使用第一、第二、第三等用词，以叙述种种组件、部件、区域、层、及/或区块(section)，但应了解此等组件、部件、区域、层、及/或区块不应被此等用词所限制。此等用词仅是用以区分某一组件、部件、区域、层、及/或区块与另一个组件、部件、区域、层、及/或区块，其本身并不意含及代表该组件有任何之前的序数，也不代表某一组件与另一组件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明的具体实施例的范畴下，下列所讨论的第一组件、部件、区域、层、或区块亦可以第二组件、部件、区域、层、或区块等词称之。
本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。
请参照图1及图2所示，其绘示本发明第一实施例中高压半导体装置100的示意图，其中，图1为高压半导体装置100的一俯视示意图，图2则为高压半导体装置100的一剖面示意图。本发明的高压半导体装置指操作电压约高于90伏特(V)的半导体装置，其例如是一横向扩散金氧半导体晶体管(lateral diffused metal oxide semiconductor transistor,LDMOS transistor)，可为横向扩散N型金氧半导体晶体管或是横向扩散P型金氧半导体晶体管，在本实施例中，高压半导体装置100是以横向扩散N型金氧半导体晶体管为实施样态进行说明，但并不以此为限。
首先，如图1及图2所示，高压半导体装置100包括一基底110，例如是硅基底、磊晶硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator,SOI)基底等，以及设置在基底110上的至少一绝缘结构220，绝缘结构220例如是通过局部硅氧化(localoxidation of silicon,LOCOS)方法而形成的一场氧化层(field oxide,FOX)，如图2所示，但不以此为限。在另一实施例中，该绝缘结构亦可是通过一沉积制程而形成的浅沟渠隔离(shallow trench isolation,STI)或是通过其他适合制程而制得的绝缘单元等。需注意的是，为了清楚表现高压半导体装置100中某些特定掺杂区域的相对关系，图1中将绝缘结构220省略，但本领域技术人员应可根据图2轻易了解绝缘结构220的设置位置。此外，关于本发明绝缘结构220的具体设置位置与数量等特征将会在后续段落中描述。
基底110具有一第一导电类型(例如是P型)，其内分别设置有一第一高压井区130以及一第二高压井区140。第一高压井区130具有一第二导电类型(例如是N型)，该第二导电类型(如N型)与该第一导电类型(如P型)互补，并且，在第一高压井区130中形成有一漂移区(如N型漂移区，未绘示)，而本实施例的漏极区域170则设置在该漂移区内，并同样具有该第二导电类型(如N型)。第二高压井区140则环设在第一高压井区130外侧，并且具有该第一导电类型(如P型)。此外，基底110内还设有一埋层(buried layer)120，位在第一高压井区130下方的基底110中，埋层120可具有该第二导电类型(如N型)，且埋层120的掺杂浓度可高于第一高压井区130的掺杂浓度，举例而言，埋层120与第一高压井区130的掺杂浓度例如是每立方厘米约为1E17-1E18，其中，埋层120的掺杂浓度例如是每立方厘米约为1E18，而第一高压井区130的掺杂浓度例如是每立方厘米约为2E17，但不以此为限，本领域技术人员可依照实际需求做调整。
高压半导体装置100还包含第一深井区150和第二深井区160，分别形成在第一高压井区130和第二高压井区140内并具有该第一导电类型(如P型)。在第一深井区150中形成有一源极区域190，而在第二深井区160中则形成有一基体(body)区域180，基体区域180的掺杂浓度较佳为大于第二深井区160的掺杂浓度。在本实施例中，源极区域190包含有相互间隔的第一部份191以及第二部分193，第一部分191具有该第二导电类型(如N型)，而第二部分193则具有该第一导电类型(如P型)。在一实施例中，第一部份191可以呈现环状，例如是具有一矩框状(如图1所示)，而可环绕于第二部分193的外围而不直接接触第二部分193，如图1所示。另一方面，基体区域180具有该第一导电类型(如P型)，较佳不直接接触设置在第一高压井区130内的漏极区域170。在一实施例中，基体区域180的两相对侧分别设置绝缘结构221和绝缘结构223，而漏极区域170的两相对侧则分别设置绝缘结构221和绝缘结构225，如此，绝缘结构221即可夹设在漏极区域170和基体区域180之间，使得漏极区域170和基体区域180彼此电性隔离，如图2所示。
此外，基底110上还设置一栅极210，例如为一多晶硅栅极或金属栅极。栅极210位在源极区域190和漏极区域170之间，使得栅极210、源极区域190和漏极区域170可分别电连接至对应的电压端。在一实施例中，栅极210可同样具有环状，例如是一矩框状，并环绕源极区域190，其中，栅极210的一侧部分覆盖基底110内的第一深井区150并邻接源极区域190的第一部份191，另一侧则部分覆盖在绝缘结构225上，而不直接接触漏极区域170。
本实施例的高压半导体装置100还包含一隔离掺杂区230，设置于基底110内且位在绝缘结构225下方。隔离掺杂区230具有该第一导电类型(如P型)，其可位在漏极区域170与源极区域190之间，并环绕源极区域190，如图1所示。其中，漏极区域170、源极区域190和隔离掺杂区230彼此分隔设置，并利用第一深井区150与第一高压井区130电性隔离漏极区域170、源极区域190和隔离掺杂区230。在一实施例中，隔离掺杂区230的掺杂浓度例如是大于第一高压井区130的掺杂浓度，且第一深井区150的掺杂浓度大于第一高压井区130的掺杂浓度。隔离掺杂区230与第一高压井区130的掺杂浓度例如是每立方厘米约为1E17-1E18，隔离掺杂区230的掺杂深度d则例如约为0.1至2微米(μm)，但不以此为限。第一深井区150的掺杂浓度例如是每立方厘米约为1E18-1E19，然本发明并不以此为限，本领域技术人员可依照实际需求做调整。
需特别说明的是，虽然在本实施例中，各个环绕于源极区域190的第二部分193外围的组件，如源极区域190的第一部分191、栅极210、隔离掺杂区230、漏极区域170、基体区域180、绝缘结构220和第二高压井区140等皆可呈现一矩框状(如图1所示)，但本发明并不限于此。上述各组件也可能具有其他形状，例如方形、圆环状、赛道形(racetrack-shaped)或其他适合的形状，而从一上视图(未绘示)来看整体可呈现一对称结构，亦即左右两半侧或是上下两半侧可呈现互相对称。
由此，本发明第一实施例中高压半导体装置100可藉由隔离掺杂区230设置来提升高压半导体装置100的阻抗。当高压信号流经此一路径时，会因为高压半导体装置100的阻抗增加而提升其压降能力，进而使输出的信号成为低压信号。同时，隔离掺杂区230的设置位置可使得该高压信号流往较深的路径，避免电流直接通过，有利于提升电场的均匀度。如此，本实施例的高压半导体装置100可具有较佳的组件可靠度。
因此，本领域具有通常知识者应可轻易了解，为能满足实际产品需求的前提下，本发明的高压半导体装置亦可能有其它态样，而不限于前述。下文将进一步针对高压半导体装置的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的组件以相同的标号进行标示，以利于各实施例间互相对照。
根据本发明的另一实施例，提供一种高压半导体装置，以进一步解决高压半导体装置在高压操作时所产生的扭结效应(kink effect)。其中，所谓的「扭结效应」是指当高压半导体装置于高电压下操作时，有不连续或異常增加电流出现，以致超出高压半导体装置本身的负荷量，而产生的一种电性异常表现，因而会影响高压半导体装置的组件效能和电性表现。请参照图3所示，其绘示本发明第二实施例中高压半导体装置300的剖面示意图。本实施例中的高压半导体装置300的结构大体上与前述第一实施例所述高压半导体装置100相同，同样包括基底110、埋层120、第一高压井区130、第二高压井区140、第一深井区150、第二深井区160、漏极区域170、基体区域180、源极区域190、栅极210和绝缘结构220等，相同之处容不再赘述。本实施例与前述实施例的主要差异在于，隔离掺杂区330包括复数个相互分隔的掺杂部分，例如是进一步包含图3所示的第一掺杂部分331、第二掺杂部分333和第三掺杂部分335，但不以此为限。本领域具有通常知识者应可轻易理解，本实施例中，隔离掺杂区330的设置数量与设置态样仅为例示，其具体设置数量与态样可依据实际组件需求而进一步调整。
具体来说，隔离掺杂区330的第一掺杂部分331、第二掺杂部分333和第三掺杂部分335同样是设置在绝缘结构225下方且可直接接触绝缘结构225，并具有该第一导电类型(如P型)。在一实施例中，第三掺杂部分335、第二掺杂部分333和第一掺杂部分331在一俯视图(未绘示)下可分别呈现一环状，例如矩框状，而可依序环绕源极区域190的外围，使得第一掺杂部分331可环绕第二掺杂部分333、第三掺杂部分335和源极区域190，而第二掺杂部分333可环绕第三掺杂部分335和源极区域190。此外，隔离掺杂区330会位在漏极区域170与源极区域190之间。在一实施例中，第一掺杂部分331、第二掺杂部分333和第三掺杂部分335之间例如是等间距设置，如其间的间距g，可皆为约0.1至3微米，但不以此为限。在另一实施例中，亦可选择使该第一掺杂部分和该第二掺杂部分之间、该第二掺杂部分和该第三掺杂部分之间为非等间距设置，如分别具有不同大小的间隔(未绘示)。另一方面，第一掺杂部分331、第二掺杂部分333和第三掺杂部分335可选择具有相同的掺杂浓度，如每立方厘米皆约为1E17-1 E18，并且在基底110内具有相同的掺杂深度d2，如约为1至10微米，使得第一掺杂部分331、第二掺杂部分333和第三掺杂部分335可通过同一道屏蔽和掺杂制程一并形成，但不以此为限。在另一实施例中，亦可选择通过不同的屏蔽和掺杂制程分别形成该第一掺杂部分、该第二掺杂部分和该第三掺杂部分，使得该第一掺杂部分、该第二掺杂部分和该第三掺杂部分可具有不同的掺杂浓度及/或不同的掺杂深度(未绘示)，例如是使该第一掺杂部分、该第二掺杂部分和该第三掺杂部分分别具有依序递增或递减的掺杂浓度及/或掺杂深度，但不以此为限。在此设置下，本实施例的隔离掺杂区330不仅可用于提升高压半导体装置300的阻抗，第一掺杂部分331、第二掺杂部分333和第三掺杂部分335之间不连续的结构可产生隔段式的阻抗。如此，当高压信号依序通过第一掺杂部分331、第二掺杂部分333和第三掺杂部分335时，该隔段式的阻抗可使通过的电流发生段落性与不连续性的状况而重整电流，进而使得电场更为均匀。请参照图4所示，其绘示本发明第一实施例中的高压半导体装置100与本实施例中的高压半导体装置300经传输线脉冲测试的结果示意图。如图4所示，曲线A绘出高压半导体装置100于漏极端电流(ID)/电压(VD)的线性关系，曲线B则绘出高压半导体装置300于漏极端电流/电压的线性关系，由此可知，本实施例中的高压半导体装置300确实可改善扭结效应，避免高电压操作时产生电流遽增或不连续的问题，使得高压半导体装置300可具有较佳的组件可靠度。
此外，高压半导体装置300还可包含一漏极掺杂区370，设置于第一高压井区130内且具有该第二导电类型(如N型)。漏极掺杂区370例如是位在漏极区域170下方，并位于第一高压井区130内，且其掺杂浓度较佳小于漏极区域170的掺杂浓度，漏极掺杂区370的掺杂浓度例如是每立方厘米约为1E17-1E18，而漏极掺杂区370的掺杂深度d1则例如约为0.5至1.5微米，但不以此为限。在此设置下，可藉由漏极掺杂区370提升高压半导体装置300的阻抗，以改善其压降能力。
综上所述，本实施例的高压半导体装置300通过隔离掺杂区330的隔断式结构及/或额外增设的漏极掺杂区370进一步提升高压半导体装置300的阻抗，同时改善电场的均匀性，使得高压半导体装置300可具有较佳的组件可靠度，并避免了扭结效应的产生。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100：高压半导体装置
110：基底
120：埋层
130：第一高压井区
140：第二高压井区
150：第一深井区
160：第二深井区
170：漏极区域
180：基体区域
190：源极区域
191：第一部分
193：第二部分
210：栅极
220、221、223、225：绝缘结构
230：隔离掺杂区
300：高压半导体装置
330：隔离掺杂区
331：第一掺杂部分
333：第二掺杂部分
335：第三掺杂部分
370：漏极掺杂区
d、d1、d2：深度
g：间距
Claims (15)
1.一种高压半导体装置，包含：
一基底，具有一第一导电类型；
一第一绝缘结构，设置在所述基底上；
一漏极区域，设置于所述基底内，所述漏极区域具有一第二导电类型，所述第二导电类型与所述第一导电类型互补；
一源极区域，设置于所述基底内，所述源极区域包含有一第一部分以及一第二部分，且所述第一部分具有所述第二导电类型，所述第二部分具有所述第一导电类型；
一栅极，设置在所述基底上，位在所述源极区域与所述漏极区域之间且部分覆盖所述第一绝缘结构的一侧；以及
一隔离掺杂区，设置于所述基底内，所述隔离掺杂区包含有一第一掺杂部分以及一第二掺杂部分，所述第一掺杂部分以及所述第二掺杂部分具有所述第一导电类型且相互分隔地设置在所述第一绝缘结构下方。
2.如权利要求1所述的高压半导体装置，还包含：
一漏极掺杂区，设置于所述基底内，其中所述漏极区域的掺杂浓度大于所述漏极掺杂区的掺杂浓度。
3.如权利要求1所述的高压半导体装置，其中所述第一部分以及所述第二部分彼此间隔且所述第一部分环绕所述第二部分。
4.如权利要求1所述的高压半导体装置，还包含一深井区，设置于所述基底内且所述深井区具有所述第一导电类型，所述源极区域设置在所述深井区内。
5.如权利要求4所述的高压半导体装置，其中，所述栅极会部分覆盖所述深井区。
6.如权利要求4所述的高压半导体装置，还包含一第一高压井区，设置于所述基底内且所述第一高压井区具有所述第二导电类型。
7.如权利要求6所述的高压半导体装置，其中，所述漏极区域、所述深井区与所述隔离掺杂区皆设置于所述第一高压井区内。
8.如权利要求6所述的高压半导体装置，还包含一第二高压井区，设置于所述基底内且所述第二高压井区具有所述第一导电类型并环绕所述第一高压井区。
9.如权利要求8所述的高压半导体装置，还包含一基体区域，位于所述第二高压井区内。
10.如权利要求9所述的高压半导体装置，还包含一第二绝缘结构，设置在所述基底上并位在所述基体区域与所述漏极区域之间。
11.如权利要求6所述的高压半导体装置，还包含一埋层，设置在所述基底内，所述埋层具有所述第二导电类型且位于所述第一高压井区的下方。
12.如权利要求1所述的高压半导体装置，其中，所述第一掺杂部分以及所述第二掺杂部分具有相同的掺杂浓度与深度。
13.如权利要求1所述的高压半导体装置，其中，所述第一掺杂部分环绕所述第二掺杂部分。
14.如权利要求1所述的高压半导体装置，其中，所述第一绝缘结构环绕所述源极区域。
15.如权利要求1所述的高压半导体装置，其中，所述第一绝缘结构的所述侧邻近于所述源极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010316243.1A CN113540078A (zh) | 2020-04-21 | 2020-04-21 | 高压半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010316243.1A CN113540078A (zh) | 2020-04-21 | 2020-04-21 | 高压半导体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113540078A true CN113540078A (zh) | 2021-10-22 |
Family
ID=78123811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010316243.1A Pending CN113540078A (zh) | 2020-04-21 | 2020-04-21 | 高压半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540078A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030025154A1 (en) * | 2001-08-02 | 2003-02-06 | Haynie Sheldon D. | LDMOS high voltage structure compatible with VLSI CMOS processes |
| US20110079849A1 (en) * | 2009-10-06 | 2011-04-07 | Ting-Zhou Yan | Lateral-diffusion metal-oxide-semiconductor device |
| CN103681855A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 半导体器件 |
-
2020
- 2020-04-21 CN CN202010316243.1A patent/CN113540078A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030025154A1 (en) * | 2001-08-02 | 2003-02-06 | Haynie Sheldon D. | LDMOS high voltage structure compatible with VLSI CMOS processes |
| US20110079849A1 (en) * | 2009-10-06 | 2011-04-07 | Ting-Zhou Yan | Lateral-diffusion metal-oxide-semiconductor device |
| CN103681855A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257502B2 (en) | Level shift power semiconductor device | |
| KR101128716B1 (ko) | 반도체 장치 | |
| US9093472B2 (en) | Semiconductor device | |
| US9496382B2 (en) | Field effect transistor, termination structure and associated method for manufacturing | |
| EP3076435B1 (en) | Semiconductor device | |
| KR930020739A (ko) | 고전압 전력 트랜지스터 및 그 제조 방법 | |
| US9324862B2 (en) | Semiconductor device | |
| KR20080073313A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111627985B (zh) | 具有增大的击穿电压的高电压半导体器件及其制造方法 | |
| CN110010672A (zh) | 具有高压器件的半导体器件结构 | |
| US7541260B2 (en) | Trench diffusion isolation in semiconductor devices | |
| US8723263B2 (en) | Electrostatic discharge protection device | |
| CN110120414B (zh) | 晶体管结构 | |
| US20220069077A1 (en) | Apparatus for Extension of Operation Voltage | |
| TWI747235B (zh) | 高壓半導體裝置 | |
| US11004762B2 (en) | Semiconductor device, vehicle-mounted semiconductor device, and vehicle-mounted control device | |
| TWI775235B (zh) | 橫向雙擴散金氧半電晶體以及n型通道橫向雙擴散金氧半電晶體 | |
| CN113540078A (zh) | 高压半导体装置 | |
| KR20120004954A (ko) | 반도체 장치 | |
| CN112447704A (zh) | 高电压半导体结构及其制造方法 | |
| US11121212B1 (en) | High-voltage semiconductor device | |
| US8476705B2 (en) | High voltage semiconductor device | |
| KR20100048061A (ko) | 개선된 트랜스컨덕턴스를 갖는 고전력 반도체 소자 | |
| US11211449B2 (en) | Semiconductor device | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |