KR940004830A - 반도체 집적회로장치 - Google Patents

반도체 집적회로장치 Download PDF

Info

Publication number
KR940004830A
KR940004830A KR1019930015220A KR930015220A KR940004830A KR 940004830 A KR940004830 A KR 940004830A KR 1019930015220 A KR1019930015220 A KR 1019930015220A KR 930015220 A KR930015220 A KR 930015220A KR 940004830 A KR940004830 A KR 940004830A
Authority
KR
South Korea
Prior art keywords
region
field effect
effect transistor
insulated gate
source
Prior art date
Application number
KR1019930015220A
Other languages
English (en)
Inventor
슈지 이케다
마코토 사에키
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR940004830A publication Critical patent/KR940004830A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판상에 형성된 극소박막에 동일채널도전형으로 트레스홀드치 전압이 서로 다르고, 전기적으로 접속된 네가티브 특성용 MISFET(QH,QL)을 구성한다. 또 상기 네가티브 특성용 MISFET(QH,QL), 저항소자(R), 정보축적용 용량소자(C), 전송용 MISFET(QF)로 SRAM의 메모리 셀(M)을 구성한다.

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도는 본 발명의 개념을 나타내는 SRAM의 메모리셀의 회로도,
제3B, 3D도는 본 발명의 부하소자의 기본구조를 나타내는 단면도,
제3C도는 네가티브특성 소자의 등가회로도,
제4도는 네가티브특성 소자의 전류 대 전압 특성도,
제5도는 본 발명의 실시예1의 SRAM의 회로블럭도,
제6도는 본 발명의 실시예1의 SRAM의 메모리셀 평면도,
제7도는 상기 메모리셀의 단면도.

Claims (11)

  1. 기판주면상에 형성된 규소 박막과, 상기 규소박막의 채널 길이를 따라서 순차적으로 형성된 소스영역, 채널형성영역 및 드레인영역과, 상기 규소박막의 채널형성영역의 상부 또는 하부에 게이트 절연막을 개재하여 형성된 게이트 전극을 포함하고, 제1트레스홀드치 전압을 가지는 박막구조의 제1절연 게이트형 전계효과 트랜지스터와; 상기 제1절연 게이트형 전계효과 트랜지스터와 동일한 채널도전형으로 구성되고, 상기 제1절연 게이트형 전계효과 트랜지스터의 제1트레스홀드치 전압과 다른 제2트레스홀드치 전압으로 설정되며, 상기 제1절연 게이트형 전계효과 트랜지스터의 게이트전극에 게이트전극이 전기적으로 단락된 게이트 전극 및 상기 제1절연 게이트형 전계효과 트랜지스터의 소스영역 또는 드레인영역에 전기적으로 직렬로 접속된 드레인 영역 또는 소스영역을 가지는 박막구조의 제2절연게이트형 전계효과 트랜지스터를 구비한 반도체 집적회로 장치.
  2. 제1항에 있어서, 박막구조의 제1절연 게이트형 전계효과 트랜지스터와 드레인영역 또는 소스영역은 제1전원이 공급되고, 상기 제2절연게이트형 전계효과 트랜지스터의 소스영역 또는 드레인영역은 제1전원에 비해서 낮은 제2전원이 공급되며, 상기 제1절연 게이트형 전계효과 트랜지스터의 제1트레스홀드치 전압이 상기 제2절연게이트형 전계효과 트랜지스터의 제2트레스홀드치 전압에 비해서 높게 설정되게 한 반도체 집적회로 장치.
  3. 제2항에 있어서, 박막구조의 제1절연 게이트형 전계효과 트랜지스터의 채널형성영역, 박막구조의 제1절연 게이트형 전계효과 트랜지스터의 채널형성영역의 각각은, 상기 제1절연 게이트형 전계효과 트랜지스터의 소스영역 또는 드레인영역 및 제2절연게이트형 전계효과 트랜지스터의 드레인영역 또는 소스영역이 폐지되어 직접 전기적으로 접속되어 있는 반도체 집적회로 장치.
  4. 제2항에 있어서, 박막구조의 제1절연 게이트형 전계효과 트랜지스터의 소스영역 또는 드레인영역과, 제2절연게이트형 전계효과 트랜지스터의 드레인영역 또는 소스영역의 각각은 일체로 형성되는 반도체 집적회로 장치.
  5. 제4항에 있어서, 박막구조의 제1절연 게이트형 전계효과 트랜지스터 및 제2절연게이트형 전계효과 트랜지스터는 n채널도전형 또는 p채널도전형으로 구성되고, 상기 제1절연 게이트형 전계효과 트랜지스터의 채널형성 영역은 P형 반도체 영역 또는 n형 반도체 영역으로 구성되며, 상기 제2절연게이트형 전계효과 트랜지스터의 채널형성영역은 i형 반도체 영역으로 구성되고, 상기 제1절연 게이트형 전계효과 트랜지스터의 게이트절연막과, 제2절연게이트형 전계효과 트랜지스터의 게이트절연막의 어느쪽도 100(nm)이하의 막두께로 구성되는 반도체 집적회로 장치.
  6. 제5항에 있어서, 박막구조의 제1절연 게이트형 전계효과 트랜지스터의 드레인영역 또는 소스영역, 게이트 전극의 각각은 전류의 전압특성이 직선성을 가지는 저항소자를 개재해서 제1전원에 접속되고, 워드선이 게이트전극에 접속된 전송용 절연게이트형 전계효과 트랜지스터를 개재해서 데이타선에 접속됨과 동시에 다른쪽의 전극이 제3전원에 접속된 정보축적용 용량소자의 한쪽의 전극에 접속되며, 상기 제2절연게이트형 전계효과 트랜지스터의 소스영역 또는 드레인영역이 상기 제1전원에 비해서 낮은 제2전원에 접속되고, 상기 제1절연 게이트형 전계효과 트랜지스터, 제2절연게이트형 전계효과 트랜지스터, 전송용 절연게이트형 전계효과 전계효과 트랜지스터, 저항소자 및 정보축적용 용량소자는 스태이틱형 랜덤·억세스·메모리의 정보를 기억하는 메모리셀을 구성하는 반도체 집적회로 장치.
  7. 제6항에 있어서, SRAM의 메모리셀의 전송용 절연게이트헝 전계효과 트랜지스터는 단결정규소기판의 주면에 소스영역, 채널형성영역 및 드레인영역이 구성되고, 상기 제1절연 게이트형 전계효과 트랜지스터와 제2절연게이트형 전계효과 트랜지스터의 각각은, 상기 전송용 절연게이트형 전계효과 트랜지스터의 어느 한쪽의 소스영역 또는 드레인영역을 각각의 게이트전극으로 하여, 상기 전송용 절연게이트형 전계효과 트랜지스터의 어느 한쪽의 소스영역 또는 드레인영역의 상부에 게이트절연막을 개재해서 형성된 규소박막에 각각의 소스영역, 채널형성영역 및 드레인영역이 구성되고, 상기 정보축적용 용량소자는 상기 전송용 절연게이트형 전계효과 트랜지스터의 어느 한쪽의 소스영역 또는 드레인영역과 단결정규소기판과의 사이에 형성되는 접합용량으로 구성되는 반도체 집적회로 장치.
  8. 반도체 기판과; 반도체 기판상에 형성된 데이타선과; 반도체 기판상에 형성된 워드선과; 반도체 기판상의 규소막으로 형성된 반도체 스트립과; 제1게이트절연막과 상기 워드선과 소오스 및 드레인영역에 접속된 제1게이트전극을 가지는 전송용 MISFET와 제2게이트전극을 가지는 네가티브 특성 MISFET를 포함하는 메모리셀을 구비하고, 채널형성영역과 상기 네가티브 특성 MISFET의 소스 드레인 영역은 상기 반도체 스트립내에서 형성되고, 상기 네가티브 특성 MISFET의 상기 채널형성영역은 상기 소스영역과 상기 드레인영역 사이와 상기 제2게이트전극상에 칭성되고. 상기 네가티브 특성 MISFET의 제2게이트절연막은 상기 제2게이트절연막과 상기 채널형성영역 사이에 형성되며, 상기 네가티브 특성 M1SFET의 상기 채널형성영역은 제1 및 제2영역을 포함하고, 상기 제1영역의 불순물 농도는 상기 제2영역에 의해 제공되는 트레스홀드치 전압보다 높은 상기 제1영역에 의해 제공되는 트레스홀드치 전압을 얻도록 상기 제2영역의 불순물 농도보다 높게하며, 상기 전송용 MISFET의 상기 소스 및 드레인영역 중 하나는 상기 데이타선에 접속되고, 상기 전송용 MISFET의 상기 소스 및 드레인영역 중 다른 하나는 상기 네가티브 특성 MISFET의 상기 드레인영역 및 제2게이트 전극에 접속되고, 제1전압이 상기 네가티브특성 MISFIT의 상기 드레인영역에 인가되고 상기 제7전압 보다 낮은 제2전압이 상기 네가티브 특성의 FISFET의 상기 소스영역에 인가되게 구성되는 스태틱 랜덤 엑세스 메모리장치.
  9. 제8항에 있어서, 상기 제1영역은 상기 네가티브 특성 MISFET의 상기 제2영역과 드레인영역에 형성되고, 상기 소스 및 드레인영역은 n-형 도전성이고, 상기 제1영역은 p-형 도전성이며, 상기 제2게이트절연막의 막두께는 10(nm) 이하로 구성되고, 상기 네가티브 특성 MISFET의 드레인은 상기 반도체 스트립과 일체로 형성된 저항소자에 접속되어 있고, 상기 제1전압은 상기 저항소자를 통해서 상기 네가티브 특성 MISFET의 드레인에 공급되는 스태틱 랜덤 엑세스 메모리장치.
  10. 제9항에 있어서, 상기 네가티브 특성 MISFET의 게이트전극은 상기 기판내에 형성된 제1반도체 영역으로 구성되고, 용량소자가 상기 게이트전극과 기판과의 사이에서 형성되어 있는 스태틱 랜덤 엑세스 메모리장치.
  11. 제10항에 있어서, 상기 네가티브 특성 M1SFET는 전류-전압특성에서 네가티브 특성을 나타내도록 한 스태틱 랜덤 엑세스 메모리장치.
KR1019930015220A 1992-08-10 1993-08-05 반도체 집적회로장치 KR940004830A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4212855A JPH0661454A (ja) 1992-08-10 1992-08-10 半導体集積回路装置
JP92-212855 1992-08-10

Publications (1)

Publication Number Publication Date
KR940004830A true KR940004830A (ko) 1994-03-16

Family

ID=16629433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015220A KR940004830A (ko) 1992-08-10 1993-08-05 반도체 집적회로장치

Country Status (3)

Country Link
US (1) US5543652A (ko)
JP (1) JPH0661454A (ko)
KR (1) KR940004830A (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514617A (en) * 1994-06-27 1996-05-07 Taiwan Semiconductor Manufacturing Co. Ltd. Method of making a variable resistance polysilicon conductor for an SRAM device
JPH08181225A (ja) * 1994-10-28 1996-07-12 Nkk Corp 半導体記憶装置
US5936271A (en) * 1994-11-15 1999-08-10 Siemens Aktiengesellschaft Unit cell layout and transfer gate design for high density DRAMs having a trench capacitor with signal electrode composed of three differently doped polysilicon layers
JP3526701B2 (ja) * 1995-08-24 2004-05-17 セイコーインスツルメンツ株式会社 半導体装置
JP3884536B2 (ja) * 1996-07-01 2007-02-21 テキサス インスツルメンツ インコーポレイテツド メモリセル
JP3353875B2 (ja) * 1997-01-20 2002-12-03 シャープ株式会社 Ｓｏｉ・ｍｏｓ電界効果トランジスタ
US5883829A (en) * 1997-06-27 1999-03-16 Texas Instruments Incorporated Memory cell having negative differential resistance devices
US6229161B1 (en) * 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
JP4030198B2 (ja) 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6690038B1 (en) 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6596617B1 (en) * 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6754104B2 (en) 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
US6804162B1 (en) 2001-04-05 2004-10-12 T-Ram, Inc. Read-modify-write memory using read-or-write banks
US6967347B2 (en) * 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
US7126151B2 (en) * 2001-05-21 2006-10-24 The Regents Of The University Of Colorado, A Body Corporate Interconnected high speed electron tunneling devices
US6563185B2 (en) * 2001-05-21 2003-05-13 The Regents Of The University Of Colorado High speed electron tunneling device and applications
US7173275B2 (en) * 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
US7388276B2 (en) * 2001-05-21 2008-06-17 The Regents Of The University Of Colorado Metal-insulator varactor devices
JP2003051184A (ja) 2001-08-06 2003-02-21 Nec Corp メモリ装置
JP4336758B2 (ja) * 2001-11-12 2009-09-30 日本電気株式会社 メモリ装置
US6583452B1 (en) 2001-12-17 2003-06-24 T-Ram, Inc. Thyristor-based device having extended capacitive coupling
US6956262B1 (en) 2001-12-21 2005-10-18 Synopsys Inc. Charge trapping pull up element
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6832300B2 (en) 2002-03-20 2004-12-14 Hewlett-Packard Development Company, L.P. Methods and apparatus for control of asynchronous cache
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6853035B1 (en) * 2002-06-28 2005-02-08 Synopsys, Inc. Negative differential resistance (NDR) memory device with reduced soft error rate
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6965129B1 (en) 2002-11-06 2005-11-15 T-Ram, Inc. Thyristor-based device having dual control ports
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
CA2811223C (en) 2010-09-17 2019-01-15 The Governors Of The University Of Alberta Two- and three-terminal molecular electronic devices with ballistic electron transport

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598852A (en) * 1979-01-23 1980-07-28 Nec Corp Memory device
KR940002772B1 (ko) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법
JPH0752757B2 (ja) * 1985-04-12 1995-06-05 株式会社日立製作所 半導体記憶装置
JPS61240498A (ja) * 1985-04-18 1986-10-25 Hitachi Ltd 半導体装置
US5132771A (en) * 1985-12-27 1992-07-21 Hitachi, Ltd. Semiconductor memory device having flip-flop circuits
JPS62169472A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 半導体集積回路装置
JPH04162668A (ja) * 1990-10-26 1992-06-08 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5543652A (en) 1996-08-06
JPH0661454A (ja) 1994-03-04

Similar Documents

Publication Publication Date Title
KR940004830A (ko) 반도체 집적회로장치
US5801396A (en) Inverted field-effect device with polycrystalline silicon/germanium channel
US6975041B2 (en) Semiconductor storage device having high soft-error immunity
KR960030424A (ko) Sram 메모리셀 및 그의 제조방법
KR880002269A (ko) 다층 도전층을 갖는 스테이틱 랜덤 엑세스 메모리
KR880002181A (ko) 반도체 기억장치
JPS63182848A (ja) 集積回路
US6479905B1 (en) Full CMOS SRAM cell
KR960026941A (ko) 반도체장치
KR910015045A (ko) 고저항 폴리실리콘 부하 저항기
KR940020424A (ko) 정적 반도체 기억 장치
US3662356A (en) Integrated circuit bistable memory cell using charge-pumped devices
US4725875A (en) Memory cell with diodes providing radiation hardness
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법
KR890017769A (ko) 반도체 장치 및 제조방법
KR920018947A (ko) 스태틱형 랜덤 억세스 메모리 장치 및 그 제조방법
KR890017766A (ko) 커패시터를 구비한 반도체 장치
US4231055A (en) Complementary MOS transistors without an isolation region
US6054722A (en) Complementary field effect devices for eliminating or reducing diode effect
KR960015912A (ko) 소프트 에러 억제 저항 부하형 sram 셀
KR100215851B1 (ko) 반도체 소자의 구조
JPH07302846A (ja) 半導体メモリ装置
US5886921A (en) Static random access memory cell having graded channel metal oxide semiconductor transistors and method of operation
KR910020734A (ko) 스태틱형 반도체메모리
KR920018982A (ko) 반도체 장치 및 반도체 기억장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid