KR910015045A - 고저항 폴리실리콘 부하 저항기 - Google Patents

고저항 폴리실리콘 부하 저항기 Download PDF

Info

Publication number
KR910015045A
KR910015045A KR1019910000320A KR910000320A KR910015045A KR 910015045 A KR910015045 A KR 910015045A KR 1019910000320 A KR1019910000320 A KR 1019910000320A KR 910000320 A KR910000320 A KR 910000320A KR 910015045 A KR910015045 A KR 910015045A
Authority
KR
South Korea
Prior art keywords
conductive material
load resistor
polycrystalline silicon
portions
semiconductor substrate
Prior art date
Application number
KR1019910000320A
Other languages
English (en)
Inventor
고딘호 노만
츄-웨이 리 프랭크
첸 시앙-웬
에프.모타 리챠드
카이 창 쥬인
쵸우 죠셉
백재만
피우 엔 팅
Original Assignee
원본미기재
패러다임 테크놀로지, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 패러다임 테크놀로지, 인코오포레이티드 filed Critical 원본미기재
Publication of KR910015045A publication Critical patent/KR910015045A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Abstract

내용 없음

Description

고저항 폴리실리콘 부하 저항기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1b도는 본 발명의 부하저항기의 평면도, 제2도는 본 발명의 부하저항기를 사용한 단일의 CMOS형 SRAM셀의 개략회로도, 제3a도는 본발명의 부하 저항기의 여러 제작 단계에 대한 본발명의 구조물에 대한 다수의 중간 형태를 나타낸 도면.

Claims (25)

  1. 반도체 기판상에 형성된 전도성 물질의 제1부분과, 선택된 거리만큼 상기 제1부분과 분리되어 상기 반도체 기판에 형성된 전도성 물질의 제2부분을 포함하는 반도체 집적회로에 사용되는 부하 저항기에 있어서, 상기 제1및 제2부분상에 형성된 전기 전도성 불순물 확산장벽과; 일부분이 상기 확산 장벽을 통해 상기 전도성 물질의 제1부분과 오옴성 접촉을 이루고, 제2부분이 상기 확산장벽을 통해 상기 전도성 물질의 제2부분과 오옴성 접촉을 이루며, 제3부분이 상기 전도성 물질의 제1 및 제2부분 사이에 놓이도록 배치한 다결정 실리콘 물질을 구비하는 것을 특징으로 하는 부하저항기.
  2. 제1항에 있어서, 상기 전도성 물질의 제1 및 제2부분은 전도성 물질의 두개의 스트립을 포함하는 것을 특징으로 하는 부하저항기.
  3. 제2항에 있어서, 상기 전도성 물질의 두개의 스트립은 선택된 실리사이드의 두개의 스트립을 포함하는 것을 특징으로 하는 부하저항기.
  4. 제3항에 있어서, 상기 선택된 실리사이드는 티타늄 실리사이드를 포함하는 것을 특징으로 하는 부하저항기.
  5. 제2항에 있어서, 상기 전도성 물질의 두개의 스트립 각각은 다결정 실리콘층 및 선택된 실리사이드층의 복합 구조를 포함하는 것을 특징으로 하는 부하저항기.
  6. 제5항에 있어서, 상기 선택된 실리사이드층은 상기 다결정 실리콘층의 상부에 형성되는 것을 특징으로 하는 부하저항기.
  7. 제5항에 있어서, 상기 선택된 실리사이드는 티타늄 실리사이드인 것을 특징으로 하는 부하저항기.
  8. 제1항에 있어서, 상기 전기적으로 전도성이 있는 불순물 확산 장벽은 티타늄 질화물을 포함하는 것을 특징으로 하는 부하저항기.
  9. 제1항에 있어서, 상기 다결정 실리콘 물질은 상기 확산 장벽을 통해 상기 전도성 물질의 제1부분과 오옴성 접촉을 이루는 상기 제1단부와, 상기 확산 장벽을 통해 상기 전도성 물질의 제2부분과 오옴성 접촉을 이루는 제2단부를 가진 다결정 실리콘의 스트립을 포함하는 것을 특징으로 하는 부하저항기.
  10. 제1항에 있어서, 상기 전도성 물질의 제1 및 제2부분 사이의 상기 다결정 실리콘 물질부분은 상기 선택된 거리와 동일한 길이를 갖는 것을 특징으로 하는 부하저항기.
  11. 제10항에 있어서, 상기 전도성 물질의 제1 및 제2부분간의 상기 다결정 실리콘 물질부분은 최소한 1메가오옴의 저항값을 갖는 것을 특징으로 하는 부하저항기.
  12. 제10항에 있어서, 상기 전도성 물질의 제1 및 제2부분간의 상기 다결정 실리콘 물질부분은 최소한 1기가 오옴의 저항값을 갖는 것을 특징으로 하는 부하저항기.
  13. 제10항에 있어서, 상기 전도성 물질의 제1 및 제2부분간의 다결정 실리콘 물질부분은 최소한 10기가 오옴의 저항값을 갖는 것을 특징으로 하는 부하저항기.
  14. 제10항에 있어서, 상기 전도성 물질의 제1 및 제2부분간의 다결정 실리콘 물질부분은 최소한 1000기가 오옴의 저항값을 갖는 것을 특징으로 하는 부하저항기.
  15. 제1항에 있어서, 상기 전도성 물질의 제1 및 제2부분간의 다결정 실리콘 물질의 일부분이 절연층상에 형성되도록 상기 반도체 기판상에 형성된 절연층을 추가로 구비하는 것을 특징으로 하는 부하저항기.
  16. 제15항에 있어서, 상기 반도체 기판은 실리콘을 포함하고, 상기 절연층은 실리콘의 산화물을 포함하며, 상기 전도성 물질의 상기 제1 및 제2부분간의 상기 다결정 실리콘 물질 부분은 스태틱 랜덤 액세스 메노리내의 메모리셀에서 부하저항기로써 작용할 수 있는 충분한 저항값을 갖는 것을 특징으로 하는 부하저항기.
  17. 제16항에 있어서, 상기 저항값은 최소한 1기가 오옴인 것을 특징으로 하는 부하저항기.
  18. 제16항에 있어서, 상기 저항값은 최소한 10기가 오옴인 것을 특징으로 하는 부하저항기.
  19. 제16항에 있어서, 상기 저항값은 최소한 1000기가 오옴인 것을 특징으로 하는 부하저항기.
  20. 제1항에 있어서, 상기 선택된 거리는 1마이크론 정도 또는 그 이하인 것을 특징으로 하는 부하저항기.
  21. 소오드, 드레인 및 게이트를 가진 제1트랜지스터와; 소오스, 드레인 및 게이트를 가진 제2트랜지스터와; 상기 제1트랜지스터의 드레인에 접속된 제1단부와, 전원에 접속된 제2단부를 가진 제1부하저항기와; 상기 제2트랜지스터의 드레인에 접속된 제1단부와, 전원에 접속된 제2단부를 가진 제2부하 저항기와; 상기 제1트랜지스터의 드레인에 걸리는 전압을 판독하는 수단과; 상기 제2트랜지스터의 드레인에 걸리는 전압을 판독하는 수단을 구비하는 스태틱 RAM에 사용되는 메모리 셀에 있어서, 상기 제1부하저항기 및 제2부하저항기 각각은 제1항에 인용된 바와같은 부하저항기를 포함하는 것을 특징으로 하는 메모리셀.
  22. 반도체 기판상에 전도성 물질의 제1부분을 형성하고, 선택된 거리만큼 서로 분리하여 상기 반도체 기판상에 상기 전도성 물질의 제2부분을 형성하는 단계를 포함하여 상기 반도체 기판상에 부하저항기를 제작하는 방법에 있어서, 상기 제1 및 제2부분중 적어도 선택된 표면 부분상에 전기전도성이 있는 불순물 확산 장벽을 형성하는 단계와; 일부분이 상기 확산 장벽을 통해 상기 전도성 물질의 제1부분과 오옴성 접촉을 이루고, 제2부분이 상기 확산 장벽을 통해 전도성 물질의 상기 전도성 물질의 제2부분과 오옴성 접촉을 이루도록 상기 반도체 기판 상부 및 상기 전도성 물질의 상기 제1 및 제2부분중 적어도 일부분 상부에 다결정 실리콘 물질을 배치하는 단계를 포함하는 것을 특징으로 하는 부하저항기 제작방법.
  23. 제22항에 있어서, 상기 반도체 기판상에 상기 다결정 실리콘 물질을 배치하기에 앞서 상기 반도체 기판상부에 절연 물질층을 형성하는 단계와; 상기 절연물질을 통해 상기 전도성 물질의 제1 및 제2부분 각각의 일부분 상부에 통로를 형성하는 단계와; 일부분이 상기 통로중 하나와 상기 확산 장벽을 통해 전도성 물질의 제1부분과 오옴접촉을 이루고, 제2부분이 제2통로 및 상기 확산 장벽을 통해 전도성 물질의 상게 제2부분과 오옴성접촉을 이루도록 상기 절연 물질상에 상기 다결정실리콘 물질을 배치하는 단계를 추가로 포함하는 것을 특징으로 하는 부하저항기 제작방법.
  24. 제22항에 있어서, 상기 배치단계는 상기 다결정 실리콘 물질의 고저항성 부분이 상기 전도성 물질의 제1부분으로부터 상기 전도성 물질의 제2부분까지 연장하도록 수행되는 것을 특징으로 하는 부하저항기 제작방법.
  25. 반도체 기판상에 전도성 물질의 제1부분을 형성하고, 선택된 거리만큼 서로 분리하여 상기 반도체 기판상에 전도성 물질의 제2부분을 형성하는 단계를 포함하여 반도체 집적회로에 사용되는 부하저항기를 형성하는 방법에 있어서, 상기 전도성 물질의 제1 및 제2부분과, 상기 전도성 물질의 제1 및 제2부분간의 상기 반도체 기판부분을 커버할 수 있도록 상기 반도체 기판 상부에 절연층을 형성하는 단계와; 상기 절연층을 통해 상기 전도성 물질의 제1 및 제2부분 각각의 상부에 통로를 형성하는 단계와; 상기 제1 및 제2부분상의 상기 통로에 전기전도성이 있는 불순물 확산 장벽을 형성하는 단계와; 일부분이 확산 장벽을 통해 상기 전도성 물질의 제1부분과 오옴성 접촉을 이루고, 제2부분이 상기 확산 장벽을 통해 전도성 물질의 제2부분과 오옴성 접촉을 이루도록 상기 반도체 기판상에 다결정 실리콘 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 부하저항기 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910000320A 1990-01-12 1991-01-11 고저항 폴리실리콘 부하 저항기 KR910015045A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/464,094 US5172211A (en) 1990-01-12 1990-01-12 High resistance polysilicon load resistor
US464094 1990-01-12

Publications (1)

Publication Number Publication Date
KR910015045A true KR910015045A (ko) 1991-08-31

Family

ID=23842529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000320A KR910015045A (ko) 1990-01-12 1991-01-11 고저항 폴리실리콘 부하 저항기

Country Status (5)

Country Link
US (1) US5172211A (ko)
EP (1) EP0437307A3 (ko)
JP (1) JPH05267581A (ko)
KR (1) KR910015045A (ko)
CA (1) CA2034057A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510849B1 (ko) * 2014-12-29 2015-04-09 백용호 부하저항기 어셈블리
KR101520891B1 (ko) * 2014-12-29 2015-05-15 백용호 부하저항기 어셈블리

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365104A (en) * 1993-03-25 1994-11-15 Paradigm Technology, Inc. Oxynitride fuse protective/passivation film for integrated circuit having resistors
JPH0799254A (ja) * 1993-04-30 1995-04-11 Fujitsu Ltd 半導体装置とその製造方法
US5349325A (en) * 1993-05-18 1994-09-20 Integrated Device Technology, Inc. Multi-layer low modulation polycrystalline semiconductor resistor
US5952246A (en) * 1993-11-03 1999-09-14 Advanced Micro Devices, Inc. Nitride selective, anisotropic Cl2 /He etch process
US5543362A (en) * 1995-03-28 1996-08-06 Motorola, Inc. Process for fabricating refractory-metal silicide layers in a semiconductor device
US5909617A (en) * 1995-11-07 1999-06-01 Micron Technology, Inc. Method of manufacturing self-aligned resistor and local interconnect
US5751630A (en) * 1996-08-29 1998-05-12 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5699292A (en) * 1996-01-04 1997-12-16 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
US5808941A (en) * 1996-01-04 1998-09-15 Micron Technology, Inc. SRAM cell employing substantially vertically elongated pull-up resistors
GB2319602B (en) * 1996-11-21 2000-10-04 Motorola Ltd Light detection device
US5986922A (en) * 1997-09-30 1999-11-16 Alliance Semiconductor Method of and apparatus for increasing load resistance within an SRAM array
US6242330B1 (en) * 1997-12-19 2001-06-05 Advanced Micro Devices, Inc. Process for breaking silicide stringers extending between silicide areas of different active regions
US6238993B1 (en) 1999-04-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Polysilicon load for 4T SRAM operation at cold temperatures
US6535413B1 (en) * 2000-08-31 2003-03-18 Micron Technology, Inc. Method of selectively forming local interconnects using design rules
US6720231B2 (en) 2002-01-28 2004-04-13 International Business Machines Corporation Fin-type resistors
JP2004235292A (ja) * 2003-01-29 2004-08-19 Hitachi Ltd 半導体装置およびその製造方法
US7306967B1 (en) 2003-05-28 2007-12-11 Adsem, Inc. Method of forming high temperature thermistors
US6992916B2 (en) * 2003-06-13 2006-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell design with high resistor CMOS gate structure for soft error rate improvement
US7486541B2 (en) * 2003-06-13 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive cell structure for reducing soft error rate
US7292132B1 (en) 2003-12-17 2007-11-06 Adsem, Inc. NTC thermistor probe
US7812705B1 (en) 2003-12-17 2010-10-12 Adsem, Inc. High temperature thermistor probe
US8803243B2 (en) 2012-01-03 2014-08-12 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor
US11933683B2 (en) * 2020-09-03 2024-03-19 Te Connectivity Solutions Gmbh Strain gauge and strain measurement assembly

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
JPS5928370A (ja) * 1982-08-09 1984-02-15 Toshiba Corp 半導体装置
DE3569172D1 (en) * 1984-08-23 1989-05-03 Toshiba Kk Semiconductor memory device having a polycrystalline silicon layer
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
US4931411A (en) * 1985-05-01 1990-06-05 Texas Instruments Incorporated Integrated circuit process with TiN-gate transistor
US4774203A (en) * 1985-10-25 1988-09-27 Hitachi, Ltd. Method for making static random-access memory device
JPS62174968A (ja) * 1986-01-29 1987-07-31 Hitachi Ltd 半導体装置
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
JPS62290164A (ja) * 1986-06-09 1987-12-17 Oki Electric Ind Co Ltd 半導体素子の形成方法
JPS62290166A (ja) * 1986-06-09 1987-12-17 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS6350054A (ja) * 1986-08-19 1988-03-02 Nec Corp 半導体集積回路装置
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
DE3785162D1 (de) * 1986-11-18 1993-05-06 Siemens Ag Integrierte halbleiterschaltung mit als duennschichtstege auf den die aktiven transistorbereiche trennenden feldoxidbereichen angeordneten lastwiderstaende und verfahren zu ihrer herstellung.
JPS63133563A (ja) * 1986-11-25 1988-06-06 Nec Corp 半導体装置
KR900008868B1 (ko) * 1987-09-30 1990-12-11 삼성전자 주식회사 저항성 접촉을 갖는 반도체 장치의 제조방법
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
WO1989011732A1 (en) * 1988-05-24 1989-11-30 Micron Technology, Inc. Tisi2 local interconnects
JP2710786B2 (ja) * 1988-06-02 1998-02-10 株式会社日立製作所 半導体集積回路装置の製造方法
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510849B1 (ko) * 2014-12-29 2015-04-09 백용호 부하저항기 어셈블리
KR101520891B1 (ko) * 2014-12-29 2015-05-15 백용호 부하저항기 어셈블리

Also Published As

Publication number Publication date
US5172211A (en) 1992-12-15
EP0437307A3 (en) 1991-10-30
CA2034057A1 (en) 1991-07-13
EP0437307A2 (en) 1991-07-17
JPH05267581A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
KR910015045A (ko) 고저항 폴리실리콘 부하 저항기
KR950015788A (ko) 반도체 기억장치 및 그의 제조방법
KR890013777A (ko) 반도체 집적회로장치 및 그 제조방법
KR940004830A (ko) 반도체 집적회로장치
US4609835A (en) Semiconductor integrated circuit
KR960036027A (ko) 불휘발성 메모리 소자 및 그 제조방법
KR950030342A (ko) 반도체 집적회로 장치 및 그 제조방법
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
US4604641A (en) Semiconductor device and method for manufacturing the same
US4903096A (en) Semiconductor memory device with barrier layer
JPS6164166A (ja) 半導体装置
KR890005840A (ko) 저항성 접촉을 갖는 반도체 장치의 제조방법
KR930001413A (ko) 반도체기억장치 및 그 제조 방법
KR960009182A (ko) 반도체 메모리장치 및 그의 제조방법
JPH0466106B2 (ko)
KR940018990A (ko) 반도체 장치및 그 제조방법(A Semiconductor Device and a Method of Manufacturing Thereof)
JPH0818011A (ja) 半導体装置及びその製造方法
KR950021671A (ko) 스태틱 반도체기억장치 및 그 제조방법
KR900002321A (ko) 고저항층을 가지는 반도체장치
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법
US4611237A (en) Semiconductor integrated circuit device
JPS5814072B2 (ja) 半導体集積回路装置及びその製法
JP2990707B2 (ja) 半導体記憶装置
JPH049388B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application