JP5087897B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5087897B2
JP5087897B2 JP2006269628A JP2006269628A JP5087897B2 JP 5087897 B2 JP5087897 B2 JP 5087897B2 JP 2006269628 A JP2006269628 A JP 2006269628A JP 2006269628 A JP2006269628 A JP 2006269628A JP 5087897 B2 JP5087897 B2 JP 5087897B2
Authority
JP
Japan
Prior art keywords
transistor
gate
ring
shaped
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006269628A
Other languages
English (en)
Other versions
JP2008091547A (ja
Inventor
浩由 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006269628A priority Critical patent/JP5087897B2/ja
Priority to US11/902,568 priority patent/US7723796B2/en
Publication of JP2008091547A publication Critical patent/JP2008091547A/ja
Application granted granted Critical
Publication of JP5087897B2 publication Critical patent/JP5087897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、一般に半導体装置に関し、詳しくは、カレントミラー回路を利用したセンス回路を含む半導体装置に関する。
半導体記憶装置内部の回路においては、外部電源から複数の異なる電位を生成している。そのような電位としては、例えばワード線のHIGHレベルやLOWレベル、メモリセル配列部分のバックバイアスレベル、ビット線の短絡レベル等がある。これらの電位を所望のレベルに調整するためには、カレントミラー回路を含むセンス回路を用いて所定の基準電位と生成電位とを比較し、比較結果に応じて生成電位のレベルを調整する構成が一般に用いられる。
生成電位の精度を上げるためには、カレントミラー回路の一対のトランジスタ同士が同一のトランジスタ特性を有していることが必要である。しかし半導体技術の発展により素子のサイズがより微細になるにともないプロセスバラツキが大きくなり、一対のトランジスタを隣接して配置しても、トランジスタ間での特性のバラツキを抑えられなくなる。
図1は、従来のカレントミラー回路のレイアウトの一例を示す図である。図1のカレントミラー回路は、ゲート10及び11、拡散層12A及び12B、拡散層13A及び13B、コンタクト14乃至19、電源配線20及び21、及び信号配線22乃至24を含む。拡散層12A及び12B並びに拡散層13A及び13Bは、半導体基板に不純物を拡散させることにより形成されている。ゲート10及び11は半導体基板の上にゲート絶縁膜を介して設けられている。電源配線20及び21はメタル層に配置されており、対応するコンタクト14及び16を介して、拡散層12A及び13Aにそれぞれ接続されている。信号配線22及び23はメタル層に配置されており、対応するコンタクト15及び17を介して、拡散層12B及び13Bにそれぞれ接続されている。また信号配線24はメタル層に配置されており、コンタクト18及び19を介してゲート10及び11に接続されている。
ゲート10及び拡散層12A及び12Bが第1のトランジスタを構成し、ゲート11及び拡散層13A及び13Bが第2のトランジスタを構成する。第1のトランジスタのゲートと第2のトランジスタのゲートとが信号配線24に共通に接続され、第1のトランジスタのソースと第2のトランジスタのソースとが電源電圧に共通に接続される。これによりカレントミラー回路を形成し、第1のトランジスタと第2のトランジスタとには同一の量の電流が流れることになる。
図1に示すレイアウトでは、トランジスタ特性をなるべく揃えるように、ゲートの同じ側(この例では左側)に電源端子を配置して、同一の空間的配置を実現している。またなるべくトランジスタのゲート長を長くするなどの工夫がされる。即ち、ゲート長のばらつきによりトランジスタ特性がばらつくので、ゲート長を長くすることにより、ゲートの全体長に対するゲート長のばらつきを相対的に小さくして、トランジスタ特性のばらつきを低減することができる。
半導体装置においては、素子間の分離のために従来はLOCOS(local oxidation of silicon)が用いられていた。LOCOS法では、シリコン基板に窒化膜などのマスクを形成し、熱酸化により素子分離用の酸化膜を成膜する。熱酸化時に起こる拡散のために、生成された酸化膜の側面が急峻にはならない。
そこでLOCOSに代わって、最近ではSTI(shallow trench isolation)を素子分離のために用いるようになってきている。STIでは、ドライエッチングによりシリコン基板に溝を形成し、形成された溝に素子分離用の酸化膜を埋め込む。STIでは、酸化膜の側面が急峻であり、高密度に素子を配置することが可能になる。しかしSTIでは、ドライエッチングによりシリコン基板を削るので、その際に生じた機械的ストレスがSTI界面(トレンチ側面)に生じてしまう。このストレスが、トランジスタのチャネル部分に影響を与え、チャネル中のキャリアの移動度が変化してしまう。しかもこのストレスはSTI界面の状態に敏感に影響されるので、場所に依存して大きくばらつくことになる。
このため例えば図1のカレントミラー回路のレイアウトにおいて、拡散層12及び13の周囲をSTIによる酸化膜で埋めた場合、拡散層12及び13と酸化膜との境界近傍において、ゲート10及び11の下にあるチャネルが影響を受け、トランジスタの閾値電圧がばらついてしまう。これを避けるためには、拡散層の境界近傍にはトランジスタのゲートを設けないことが望ましい。しかしゲートのコンタクトは、拡散層の位置で形成することは困難であり、拡散層の外側に形成せざるを得ない。従って図1のような構成では、拡散層の境界部分にトランジスタのゲートが存在することになる。
図2は、リング形状のゲートを有するトランジスタを使用した従来のカレントミラー回路のレイアウトの一例を示す図である。
図2のカレントミラー回路は、リング形状ゲート30及び31、拡散層32A乃至32C、コンタクト33乃至37、ゲート延長部38及び39、電源配線40、及び信号配線41及び42を含む。拡散層32A乃至32Cは、半導体基板に不純物を拡散させることにより形成されている。リング形状ゲート30及び31並びにゲート延長部38及び39は、半導体基板の上にゲート絶縁膜を介して設けられている。ゲート延長部38及び39は、それぞれリング形状ゲート30及び31に接続されており、リング形状ゲート30及び31を拡散層32A外部に設けるコンタクトの位置まで延長するためのものである。
電源配線40はメタル層に配置されており、コンタクト33を介して拡散層32Aに接続されている。信号配線41はメタル層に配置されており、対応するコンタクト36及び37を介して、ゲート延長部38及び39にそれぞれ接続されている。
また信号配線42はメタル層に配置されており、コンタクト34を介して拡散層32Bに接続されている。信号配線43はメタル層に配置されており、コンタクト35を介して拡散層32Cに接続されている。
リング形状ゲート30及び拡散層32A及び32Bが第1のトランジスタを構成し、リング形状ゲート31及び拡散層32A及び32Cが第2のトランジスタを構成する。第1のトランジスタのゲートと第2のトランジスタのゲートとが信号配線41に共通に接続され、第1のトランジスタのソースと第2のトランジスタのソースとは共通の拡散層32Aで構成され、電源配線40の電源電圧に接続される。これによりカレントミラー回路を形成し、第1のトランジスタと第2のトランジスタとには同一の量の電流が流れることになる。なお信号配線44は、第1及び第2のトランジスタのゲートと第1のトランジスタのドレインとを接続するものであり、図2のカレントミラー回路をセンス回路の一部として用いる場合に必要になる接続である。
図2に示すレイアウトでは、ゲート延長部38及び39はトランジスタのゲートとしては機能しない。何故なら例えばゲート延長部38の左側の部分及び右側の部分は同一の拡散層32Aであり、電源配線40を介して同一の電源電位に結合されているからである。即ちトランジスタのゲートとして機能するのは、リング形状ゲート30及び31のみである。従って、拡散層32Aの周囲を素子分離用のSTI構成とした場合であっても、STI界面(トレンチ側面)の部分にトランジスタゲートが位置することがなく、図1の構成と比較して第1のトランジスタと第2のトランジスタとの間でトランジスタ特性を揃えやすくなる。
しかしながら図2の構成であっても、トランジスタが依然としてストレスの影響を受けてしまうという問題がある。何故なら、ドライエッチングによりシリコン基板に溝を形成する際に生成したストレスは、結晶構造を通して、リング形状ゲート30及び31の位置にまで影響を及ぼすからである。このために、ストレスの分布及びSTI界面からの距離等に応じて、各トランジスタのトランジスタ特性がばらついてしまう。
特開平08−213564号公報
以上を鑑みて本発明は、センス回路中のカレントミラー回路を構成するトランジスタ対が同一の特性を有するように構成可能な半導体装置を提供することを目的とする。
半導体装置は、半導体基板と、該半導体基板の表面の上に形成された第1のリング形状ゲートと、該半導体基板の該表面の上に形成された第2のリング形状ゲートと、該第1のリング形状ゲートの周囲及び該第2のリング形状ゲートの周囲において該半導体基板に形成された共通の第1の拡散層と、該第1のリング形状ゲートの内部において該半導体基板に形成された第2の拡散層と、該第2のリング形状ゲートの内部において該半導体基板に形成された第3の拡散層と、該第1のリング形状ゲートと該第2のリング形状ゲートとを電気的に同電位に接続する配線と、該第1の拡散層の周囲において該半導体基板に設けられたSTI領域を含み、該第1のリング形状ゲートに対応する第1のトランジスタと該第2のリング形状ゲートに対応する第2のトランジスタとで構成されたカレントミラー回路と、該第1のトランジスタのドレインにチャネルの一端が結合される第3のトランジスタと、該第2のトランジスタのドレインにチャネルの一端が結合される第4のトランジスタと、該第3のトランジスタの該チャネルの他端と該第4のトランジスタの該チャネルの他端とに共通に接続される第5のトランジスタを含み、該第1のリング形状ゲート及び該第2のリング形状ゲートと該STI領域との間には、該半導体基板の該表面に平行な第1の方向と該表面に平行で且つ該第1の方向に略垂直な第2の方向との両方向において、トランジスタとして機能しないダミートランジスタのゲートが設けられていることを特徴とする。
本発明の少なくとも1つの実施例によれば、カレントミラー回路の第1及び第2のトランジスタとSTI領域との間に、第1及び第2のトランジスタ周囲の複数の方向においてダミートランジスタを設けることで、STI領域の界面で発生したストレスの影響がダミートランジスタにより遮断されて、カレントミラー回路の第1及び第2のトランジスタには到達しにくくなる。これにより、カレントミラー回路の第1及び第2のトランジスタを、略同一のトランジスタ特性を有するように形成することが可能となる。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図3は、本発明を適用するカレントミラー回路を利用したセンス回路の構成を示す図である。図3のセンス回路50は、PMOSトランジスタ51及び52、NMOSトランジスタ53乃至55を含む。
PMOSトランジスタ51及び52のゲートは互いに接続され、またPMOSトランジスタ51及び52のソースは電源電圧VDDに接続されている。従って、PMOSトランジスタ51及び52はカレントミラー回路を構成し、PMOSトランジスタ51及び52には同一のドレイン電流が流れることになる。PMOSトランジスタ51及び52のゲートは更に、PMOSトランジスタ51のドレインに接続されている。
PMOSトランジスタ51のドレインにはNMOSトランジスタ53のドレインが接続されている。またPMOSトランジスタ52のドレインにはNMOSトランジスタ54のドレインが接続されている。NMOSトランジスタ53のソース及びNMOSトランジスタ54のソースには、NMOSトランジスタ55のドレインが共通に接続されている。NMOSトランジスタ55のソースはグランド側の電源電位VSSに接続されている。NMOSトランジスタ55のゲートは電源電位VDDに固定されており、定電流源として機能する。
NMOSトランジスタ53のゲートには所定の電位に固定された基準電位Vrefが印加され、NMOSトランジスタ54のゲートには検出対象の入力電位Vinが印加される。入力電位Vinが基準電位Vrefよりも大きい場合、NMOSトランジスタ53が非導通状態且つNMOSトランジスタ54が導通状態となる。これによりPMOSトランジスタ52とNMOSトランジスタ54との間の接続点に現れる出力電位VoutはLOWとなる。また入力電位Vinが基準電位Vrefよりも小さい場合、NMOSトランジスタ53が導通状態且つNMOSトランジスタ54が非導通状態となる。これによりPMOSトランジスタ52とNMOSトランジスタ54との間の接続点に現れる出力電位VoutはHIGHとなる。
上記のようにして、入力電位Vinと基準電位Vrefとの比較動作が行われ、比較結果が出力電位Voutとして出力される。本発明では、図3に示すようなセンス回路において、PMOSトランジスタ51及び52からなるカレントミラー回路部分のレイアウトに特徴がある。
図4は、図3に示すセンス回路におけるカレントミラー回路の部分のレイアウトの第1の実施例を示す図である。
図3のカレントミラー回路は、リング形状ゲート130及び131、拡散層132A乃至132C、コンタクト133乃至137、ゲート延長部138及び139、電源配線140、信号配線141及び142、複数のダミートランジスタ150を含む。拡散層132Aの周囲にはSTI領域160が形成されている。このSTI領域160は、ドライエッチングによりシリコン基板に溝を形成し、形成された溝に素子分離用の酸化膜(SiO2)を埋め込むことにより構成されている。
ダミートランジスタ150の各々は、リング形状ゲート151及びリング内部の拡散層152を含む。なお図示の都合上、一部のダミートランジスタ150に関してのみ151及び152の参照番号をふってある。
拡散層132A乃至132C及び152は、半導体基板に不純物を拡散させることにより形成されている。リング形状ゲート130、131、及び150並びにゲート延長部138及び139は、半導体基板の上にゲート絶縁膜を介して設けられている。ゲート延長部138及び139は、それぞれリング形状ゲート130及び131に接続されており、リング形状ゲート130及び131を拡散層132A外部に設けるコンタクトの位置まで延長するためのものである。なおダミートランジスタ150のリング形状ゲート151についても、ゲート延長部138及び139と同様のゲート延長部が適宜設けられている。
電源配線140はメタル層に配置されており、コンタクト133を介して拡散層132Aに接続されている。信号配線141はメタル層に配置されており、対応するコンタクト136及び137を介して、ゲート延長部138及び139にそれぞれ接続されている。
また信号配線142はメタル層に配置されており、コンタクト134を介して拡散層132Bに接続されている。信号配線143はメタル層に配置されており、コンタクト135を介して拡散層132Cに接続されている。
リング形状ゲート130及び拡散層132A及び132Bが第1のトランジスタ(図3のPMOSトランジスタ51)を構成し、リング形状ゲート131及び拡散層132A及び132Cが第2のトランジスタ(図3のPMOSトランジスタ52)を構成する。第1のトランジスタのゲートと第2のトランジスタのゲートとが信号配線141に共通に接続され、第1のトランジスタのソースと第2のトランジスタのソースとは共通の拡散層132Aで構成され、電源配線140の電源電圧に接続される。これによりカレントミラー回路を形成し、第1のトランジスタと第2のトランジスタとには同一の量の電流が流れることになる。なお信号配線144は、第1及び第2のトランジスタのゲートと第1のトランジスタのドレインとを接続するものであり、図4のカレントミラー回路をセンス回路の一部として用いる場合に必要になる接続である。
図5は、図4に示すカレントミラー回路の線A−A'に沿った断面図である。図5において、半導体基板170にSTI領域160が形成されている。この内側に拡散層132A乃至132Cが形成されるが、図5では図示を省略してある。半導体基板170の表面171の上部にリング形状ゲート130、131、及び151が設けられている。図示を省略してあるが、リング形状ゲート130、131、及び151と半導体基板170の表面171との間にはゲート絶縁膜が設けられている。図5に示すように、ダミートランジスタ150のリング形状ゲート151内部の拡散層(図4に示す152)を、コンタクトを介してメタル層の配線155に接続してよい。この接続により、リング形状ゲート151の内部の拡散層152とリング形状ゲート151の周囲の拡散層132Aとを同電位に結合することができる。
図4を再び参照し、図4に示すレイアウトでは、ゲート延長部138及び139はトランジスタのゲートとしては機能しない。何故なら例えばゲート延長部138の左側の部分及び右側の部分は同一の拡散層132Aであり、電源配線140を介して同一の電源電位に結合されているからである。即ちトランジスタのゲートとして機能するのは、リング形状ゲート130及び131のみである。従って、拡散層132Aの周囲に素子分離用のSTI領域160が設けられていても、STI界面(トレンチ側面)の部分にトランジスタゲートが位置することがなく、第1のトランジスタと第2のトランジスタとの間でトランジスタ特性を揃えやすくなる。
また図4に示すレイアウトでは、リング形状ゲート130及び131とSTI領域160との間には、半導体基板170の表面171(図5参照)に平行な第1の方向(例えば図4の横方向)と表面171に平行で且つ第1の方向に略垂直な第2の方向(例えば図4の縦方向)との両方向において、ダミートランジスタ150を設けてある。このダミートランジスタ150はトランジスタとしては機能しないトランジスタである。このようにカレントミラー回路の第1及び第2のトランジスタ(リング形状ゲート130及び131に対応)とSTI領域160との間にダミートランジスタ150を設けることで、STI領域160の界面で発生したストレスの影響がダミートランジスタ150により遮断されて、カレントミラー回路の第1及び第2のトランジスタには到達しにくくなる。これにより、カレントミラー回路の第1及び第2のトランジスタを、略同一のトランジスタ特性を有するように形成することが可能となる。
より詳しくは、図4に示すように、ダミートランジスタ150はリング形状ゲート151を有し、リング形状ゲート130及び131を取り囲むように上記第1の方向及び第2の方向に配列されている。このようにダミートランジスタ150を配列することで、第1の方向及び第2の方向の一方だけでなく両方の方向において、STI領域160からリング形状ゲート130及び131へのストレスの影響を良好に遮断することが可能となる。
またダミートランジスタ150はトランジスタとしては機能させないので、例えば、ダミートランジスタのドレイン及びソースは共通の同電位に接続してよい。また或いは、ダミートランジスタのドレイン及びソースの一方をある電位に固定し、他方をフローティング状態(何れの電位にも接続されない状態)としてもよい。なお図4のレイアウトにおいて、ダミートランジスタ150の一方のチャネル端(拡散層132A)は、図3に示すミラー回路の構成上、電源配線140を介して電源電位VDDに固定することになる。従って、もう一方のチャネル端(拡散層152)について、電源電位VDDに固定するかフローティング状態(何れの配線にも接続しない状態)とすればよい。またダミートランジスタ150のリング形状ゲート151については電源電位に接続してよい。
図6は、図3に示すセンス回路におけるカレントミラー回路の部分のレイアウトの第2の実施例を示す図である。図6において、図4と同一の構成要素は同一の番号で参照する。
図6のカレントミラー回路は、リング形状ゲート130及び131、拡散層132A乃至132C、コンタクト133乃至137、ゲート延長部138及び139、電源配線140、信号配線141及び142、複数のダミートランジスタゲート180及び181、拡散層182を含む。拡散層132A及び182の周囲にはSTI領域160が形成されている。
拡散層132A乃至132C及び182は、半導体基板に不純物を拡散させることにより形成されている。リング形状ゲート130及び131、ゲート延長部138及び139、及びダミートランジスタゲート180及び181は、半導体基板の上にゲート絶縁膜を介して設けられている。ゲート延長部138及び139は、それぞれリング形状ゲート130及び131に接続されており、リング形状ゲート130及び131を拡散層132A外部に設けるコンタクトの位置まで延長するためのものである。
電源配線140はメタル層に配置されており、コンタクト133を介して拡散層132A及び182に接続されてよい。この接続により、ダミートランジスタゲート180の一方の側の拡散層182と他方の側の拡散層132Aとを同電位に設定することができる。なお拡散層182はフローティング状態としてもよい。信号配線141はメタル層に配置されており、対応するコンタクト136及び137を介して、ゲート延長部138及び139にそれぞれ接続されている。
また信号配線142はメタル層に配置されており、コンタクト134を介して拡散層132Bに接続されている。信号配線143はメタル層に配置されており、コンタクト135を介して拡散層132Cに接続されている。
リング形状ゲート130及び拡散層132A及び132Bが第1のトランジスタ(図3のPMOSトランジスタ51)を構成し、リング形状ゲート131及び拡散層132A及び132Cが第2のトランジスタ(図3のPMOSトランジスタ52)を構成する。第1のトランジスタのゲートと第2のトランジスタのゲートとが信号配線141に共通に接続され、第1のトランジスタのソースと第2のトランジスタのソースとは共通の拡散層132Aで構成され、電源配線140の電源電圧に接続される。これによりカレントミラー回路を形成し、第1のトランジスタと第2のトランジスタとには同一の量の電流が流れることになる。なお信号配線144は、第1及び第2のトランジスタのゲートと第1のトランジスタのドレインとを接続するものであり、図6のカレントミラー回路をセンス回路の一部として用いる場合に必要になる接続である。
図7は、図7に示すカレントミラー回路の線B−B'に沿った断面図である。図7において、半導体基板190にSTI領域160が形成されている。この内側に拡散層132A乃至132C及び182が形成されるが、図7では図示を省略してある。半導体基板190の表面191の上部にリング形状ゲート130及び131並びにダミートランジスタゲート180が設けられている。図示を省略してあるが、リング形状ゲート130及び131並びにダミートランジスタゲート180と半導体基板190の表面191との間にはゲート絶縁膜が設けられている。
図6を再び参照し、図6に示すレイアウトでは、ゲート延長部138及び139はトランジスタのゲートとしては機能しない。トランジスタのゲートとして機能するのは、リング形状ゲート130及び131のみである。従って、拡散層132Aの周囲に素子分離用のSTI領域160が設けられていても、STI界面(トレンチ側面)の部分にトランジスタゲートが位置することがなく、第1のトランジスタと第2のトランジスタとの間でトランジスタ特性を揃えやすくなる。
また図6に示すレイアウトでは、リング形状ゲート130及び131とSTI領域160との間には、半導体基板190の表面191(図7参照)に平行な第1の方向(例えば図6の横方向)と表面191に平行で且つ第1の方向に略垂直な第2の方向(例えば図6の縦方向)との両方向において、ダミートランジスタゲート180及び181を設けてある。このダミートランジスタゲート180及び181に対応するダミートランジスタは、トランジスタとしては機能しない素子である。このようにカレントミラー回路の第1及び第2のトランジスタ(リング形状ゲート130及び131に対応)とSTI領域160との間にダミートランジスタゲート180及び181を設けることで、STI領域160の界面で発生したストレスの影響がダミートランジスタゲート180及び181のダミートランジスタにより遮断されて、カレントミラー回路の第1及び第2のトランジスタには到達しにくくなる。これにより、カレントミラー回路の第1及び第2のトランジスタを、略同一のトランジスタ特性を有するように形成することが可能となる。
より詳しくは、図6に示すように、ダミートランジスタゲート180及び181は直線形状を有し、リング形状ゲート130及び131を実質的に取り囲むように上記第1の方向及び第2の方向に延展するように配置されている。このようにダミートランジスタゲート180及び181を配列することで、第1の方向及び第2の方向の一方だけでなく両方の方向において、STI領域160からリング形状ゲート130及び131へのストレスの影響を良好に遮断することが可能となる。
またダミートランジスタゲート180及び181に対応するダミートランジスタはトランジスタとしては機能させないので、例えば、ダミートランジスタのドレイン及びソースは共通の同電位に接続してよい。また或いは、ダミートランジスタのドレイン及びソースの一方をある電位に固定し、他方をフローティング状態(何れの電位にも接続されない状態)としてもよい。なお図6のレイアウトにおいて、ダミートランジスタゲート181については、その両側が同一の拡散層132Aであるので、ダミートランジスタのドレイン及びソースは共通の同電位となっている。またダミートランジスタゲート180については、そのダミートランジスタの一方のチャネル端(拡散層132A)は、図3に示すミラー回路の構成上、電源配線140を介して電源電位VDDに固定することになる。従って、もう一方のチャネル端(拡散層182)については、図6に例示するように電源配線140を介して電源電位VDDに固定してよい。或いは、この拡散層182については、フローティング状態(何れの配線にも接続しない状態)としてもよい。なおダミートランジスタゲート180及び181は電源電位に接続してよい。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
従来のカレントミラー回路のレイアウトの一例を示す図である。 リング形状のゲートを有するトランジスタを使用した従来のカレントミラー回路のレイアウトの一例を示す図である。 本発明を適用するカレントミラー回路を利用したセンス回路の構成を示す図である。 図3に示すセンス回路におけるカレントミラー回路の部分のレイアウトの第1の実施例を示す図である。 図4に示すカレントミラー回路の線A−A'に沿った断面図である。 図3に示すセンス回路におけるカレントミラー回路の部分のレイアウトの第2の実施例を示す図である。 図7に示すカレントミラー回路の線B−B'に沿った断面図である。
符号の説明
50 センス回路
51、52 PMOSトランジスタ
53〜55 NMOSトランジスタ
130、131 リング形状ゲート
132A〜132C 拡散層
133〜137 コンタクト
138、139 ゲート延長部
140 電源配線
141、142 信号配線
150 ダミートランジスタ
160 STI領域

Claims (8)

  1. 半導体基板と、
    前記半導体基板の表面の上に形成された第1のリング形状ゲートと、
    前記半導体基板の前記表面の上に形成された第2のリング形状ゲートと、
    前記第1のリング形状ゲートの周囲及び前記第2のリング形状ゲートの周囲において前記半導体基板に形成された共通の第1の拡散層と、
    前記第1のリング形状ゲートの内部において前記半導体基板に形成された第2の拡散層と、
    前記第2のリング形状ゲートの内部において前記半導体基板に形成された第3の拡散層と、
    前記第1のリング形状ゲートと前記第2のリング形状ゲートとを電気的に同電位に接続する配線と、
    前記第1の拡散層の周囲において前記半導体基板に設けられたSTI領域
    を含み、前記第1のリング形状ゲートに対応する第1のトランジスタと前記第2のリング形状ゲートに対応する第2のトランジスタとで構成されたカレントミラー回路と、
    前記第1のトランジスタのドレインにチャネルの一端が結合される第3のトランジスタと、
    前記第2のトランジスタのドレインにチャネルの一端が結合される第4のトランジスタと、
    前記第3のトランジスタの前記チャネルの他端と前記第4のトランジスタの前記チャネルの他端とに共通に接続される第5のトランジスタ
    を含み、前記第1のリング形状ゲート及び前記第2のリング形状ゲートと前記STI領域との間には、前記半導体基板の前記表面に平行な第1の方向と前記表面に平行で且つ前記第1の方向に略垂直な第2の方向との両方向において、トランジスタとして機能しないダミートランジスタのゲートが設けられていることを特徴とする半導体装置。
  2. 前記ダミートランジスタのドレイン及びソースは同電位に接続されることを特徴とする請求項1記載の半導体装置。
  3. 前記ダミートランジスタのドレイン及びソースの一方は電源電位に接続され他方はフローティングであることを特徴とする請求項1記載の半導体装置。
  4. 前記ダミートランジスタのゲートは前記電源電位に接続されることを特徴とする請求項1記載の半導体装置。
  5. 前記ダミートランジスタのゲートはリング形状ゲートであることを特徴とする請求項1記載の半導体装置。
  6. 前記ダミートランジスタのゲートであるリング形状ゲートは、前記第1のリング形状ゲート及び前記第2のリング形状ゲートを取り囲むように前記第1の方向及び前記第2の方向に配列されていることを特徴とする請求項5記載の半導体装置。
  7. 前記ダミートランジスタのゲートは直線形状ゲートであることを特徴とする請求項1記載の半導体装置。
  8. 前記ダミートランジスタのゲートである直線形状ゲートは、前記第1のリング形状ゲート及び前記第2のリング形状ゲートを実質的に取り囲むように前記第1の方向及び前記第2の方向に延展するよう配置されていることを特徴とする請求項7記載の半導体装置。
JP2006269628A 2006-09-29 2006-09-29 半導体装置 Expired - Fee Related JP5087897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006269628A JP5087897B2 (ja) 2006-09-29 2006-09-29 半導体装置
US11/902,568 US7723796B2 (en) 2006-09-29 2007-09-24 Semiconductor device with current mirror circuit having two transistors of identical characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269628A JP5087897B2 (ja) 2006-09-29 2006-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2008091547A JP2008091547A (ja) 2008-04-17
JP5087897B2 true JP5087897B2 (ja) 2012-12-05

Family

ID=39260520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269628A Expired - Fee Related JP5087897B2 (ja) 2006-09-29 2006-09-29 半導体装置

Country Status (2)

Country Link
US (1) US7723796B2 (ja)
JP (1) JP5087897B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054502A (ja) * 2010-09-03 2012-03-15 Elpida Memory Inc 半導体装置
FR2993983A1 (fr) * 2012-07-30 2014-01-31 St Microelectronics Rousset Procede de compensation d'effets de contraintes mecaniques dans un microcircuit
US9287276B2 (en) * 2013-07-19 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell array
JP6568735B2 (ja) * 2015-07-17 2019-08-28 日立オートモティブシステムズ株式会社 スイッチ素子及び負荷駆動装置
KR20210116051A (ko) * 2020-03-17 2021-09-27 에스케이하이닉스 주식회사 반도체 장치
US11080455B1 (en) * 2020-07-09 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design of integrated circuit with through-substrate via

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281054A (ja) * 1985-10-04 1987-04-14 Nec Corp 半導体装置
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
US5838050A (en) * 1996-06-19 1998-11-17 Winbond Electronics Corp. Hexagon CMOS device
KR100291384B1 (ko) * 1998-12-31 2001-07-12 윤종용 반도체장치의레이아웃방법
JP2001274258A (ja) * 2000-03-23 2001-10-05 Fuji Electric Co Ltd ペアトランジスタ回路
JP2002050696A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法、および半導体集積回路装置
JP3897730B2 (ja) * 2003-04-23 2007-03-28 松下電器産業株式会社 半導体記憶装置および半導体集積回路
JP2005086120A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置
JP2005243928A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置
US7151302B1 (en) * 2005-06-24 2006-12-19 Freescale Semiconductor, Inc. Method and apparatus for maintaining topographical uniformity of a semiconductor memory array
US7259393B2 (en) * 2005-07-26 2007-08-21 Taiwan Semiconductor Manufacturing Co. Device structures for reducing device mismatch due to shallow trench isolation induced oxides stresses

Also Published As

Publication number Publication date
US20080079481A1 (en) 2008-04-03
US7723796B2 (en) 2010-05-25
JP2008091547A (ja) 2008-04-17

Similar Documents

Publication Publication Date Title
US8026577B2 (en) Semiconductor apparatus having a triple well structure and manfacturing method thereof
US7679106B2 (en) Semiconductor integrated circuit
US7443224B2 (en) Multi-threshold MIS integrated circuit device and circuit design method thereof
US8338864B2 (en) Semiconductor device
JP5087897B2 (ja) 半導体装置
JP5701831B2 (ja) パスゲートを備えた半導体記憶装置
US10748933B2 (en) Semiconductor device
JP2006222329A (ja) 半導体装置
JP4864344B2 (ja) 半導体装置
JP2006054430A (ja) 半導体装置
US9059018B2 (en) Semiconductor device layout reducing imbalance in characteristics of paired transistors
JP2009171173A (ja) デジタル・アナログ変換器
US5808346A (en) Semiconductor device structure which provides individually controllable body-terminal voltage of MOS transistors
JP2005340461A (ja) 半導体集積回路装置
US6369606B1 (en) Mixed threshold voltage CMOS logic device and method of manufacture therefor
JP4947964B2 (ja) 半導体装置及びその製造方法
JP2007019413A (ja) 保護回路用半導体装置
JP2006313814A (ja) 半導体装置
JP4137510B2 (ja) 差動増幅回路を有する半導体装置
JP2007027272A (ja) 半導体集積回路
JP4787554B2 (ja) 入出力回路装置
JP2006019647A (ja) 半導体集積回路
JP2004200426A (ja) 半導体集積回路装置
US20070051995A1 (en) MOS transistor cell and semiconductor device
TWI441450B (zh) 填充電路單元

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5087897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees