JP4787554B2 - 入出力回路装置 - Google Patents

入出力回路装置 Download PDF

Info

Publication number
JP4787554B2
JP4787554B2 JP2005193265A JP2005193265A JP4787554B2 JP 4787554 B2 JP4787554 B2 JP 4787554B2 JP 2005193265 A JP2005193265 A JP 2005193265A JP 2005193265 A JP2005193265 A JP 2005193265A JP 4787554 B2 JP4787554 B2 JP 4787554B2
Authority
JP
Japan
Prior art keywords
input
transistor
source
output circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005193265A
Other languages
English (en)
Other versions
JP2007013748A5 (ja
JP2007013748A (ja
Inventor
孝俊 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005193265A priority Critical patent/JP4787554B2/ja
Priority to CNA2006100743870A priority patent/CN1893275A/zh
Priority to US11/436,641 priority patent/US7388401B2/en
Priority to KR1020060053033A priority patent/KR20070003562A/ko
Publication of JP2007013748A publication Critical patent/JP2007013748A/ja
Publication of JP2007013748A5 publication Critical patent/JP2007013748A5/ja
Application granted granted Critical
Publication of JP4787554B2 publication Critical patent/JP4787554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Description

本発明は、入出力回路装置に関し、特に、所定の動作電圧（設計電圧）よりも高い電源電圧が供給される半導体装置と接続する入出力回路装置に関する。
近年、相補型金属酸化物半導体（complementary metal-oxide-semiconductor:ＣＭＯＳ）デバイスの急激な小型化に伴なって、該ＣＭＯＳデバイスに供給される電源電圧の値が５Ｖから３．３Ｖへと低下してきている。
ところが、動作電圧の５Ｖから３．３Ｖへの変更が、複数の電子機器メーカーで一斉に行なわれることはない。また、他の半導体装置と接続されるすべての半導体装置に対してその動作電圧の変更を実施することは不可能である。このため、例えば、３．３Ｖの動作電圧を想定して設計された超大型集積回路（ＶＬＳＩ）装置は、従来の５Ｖの動作電圧で動作する他の半導体装置との間でインタフェース（接続）を取る必要が生じる。
動作電圧が３．３Ｖで設計された半導体装置と、動作電圧が５Ｖの半導体装置との間でインタフェースを取るには、動作電圧の電位差による悪影響を避けるための専用の入出力回路又は入出力装置が必要である。従って、動作電圧の電位差を吸収できる高耐圧の入出力回路が余分に必要となることから、コストも増大するという問題がある。
以下、従来例に係る入出力回路装置について図７を参照しながら説明する。図７に示すように、従来の入出力回路装置は、カスケード接続された２つのｎ型ＭＯＳトランジスタからなるプルダウントランジスタＱ１及びカスケードトランジスタＱ２により構成されている。
プルダウントランジスタＱ１は、ゲートが接地電圧ＶＳＳ（＝０Ｖ）又は電源電圧ＶＤＤ（＝３．３Ｖ）が入力される信号端子Ｖｎと接続され、ソースが接地され、ドレインが内部ノードＶｃと接続されている。カスケードトランジスタＱ２は、ゲートに電源電圧ＶＤＤが印加され、ソースドレインの一方が内部ノードＶｃと接続され、ソースドレインの他方が０Ｖ又は５Ｖが印加される入出力端子Ｖ０と接続されている。また、プルダウントランジスタＱ１及びカスケードトランジスタＱ２の各基板電位は接地されている。
プルダウントランジスタＱ１及びカスケードトランジスタＱ２は共に、通常は、ドレインソース間電圧が３．３Ｖ以下で動作するように設計されたトランジスタであるが、ここでは、各トランジスタＱ１、Ｑ２をカスケード接続することによって、入出力端子Ｖ０に印加される５Ｖの電圧を電位分割し、５Ｖの電圧を入力可能としている。
特開平０５−２２７０１０号公報
しかしながら、前記従来の入出力回路装置は、入出力端子Ｖ０から入力された５Ｖの電圧をプルダウントランジスタＱ１及びカスケードトランジスタＱ２により電位分割する際に、以下のような問題が生じる。すなわち、トランジスタＱ１、Ｑ２の各ソースドレイン間電圧の値を各トランジスタＱ１、Ｑ２で均等とすると、内部ノードＶｃの電位は約２．５Ｖとなる。これにより、カスケードトランジスタＱ２のソース電圧が約２．５Ｖとなるため、基板バイアス電圧すなわち基板ソース間電圧が約２．５Ｖで印加されるようになる。その結果、カスケードトランジスタＱ２におけるホットキャリアに対する耐性が劣化して、入出力回路装置における信頼性寿命が大幅に低下する。
逆に、基板バイアス効果を小さくしようとすると、内部ノードＶｃの電位が低くなるように電位分割する必要があるが、そのようにすると、今度はカスケードトランジスタＱ２におけるソースドレイン間（内部ノードＶｃと入出力端子Ｖ０との間）の電位差が大きくなるため、やはりホットキャリアへの耐性が大幅に低下する。
本発明は、前記従来の問題を解決し、動作電圧が異なる半導体装置同士を接続する入出力回路装置を高電圧で且つ十分なホットキャリア耐性を持たせられるようにすることを目的とする。
前記の目的を達成するため、本発明は、入出力回路装置を、プルダウントランジスタ（第１のトランジスタ）及びカスケードトランジスタ（第２のトランジスタ）における該カスケードトランジスタの基板電位をフローティング状態にするか又はトランジスタ同士の接続ノード（内部ノード）と同電位とする構成とする。
具体的に、本発明に係る第１の入出力回路装置は、基板に形成されており、第１のゲートが入力信号を受け、第１のソースドレインの一方が第１の電源端子と接続され、第１のソースドレインの他方が内部ノードと接続された第１のトランジスタと、基板に形成されており、第２のゲートが第２の電源端子と接続され、第２のソースドレインの一方が入出力ノードと接続され、第２のソースドレインの他方が内部ノードと接続された第２のトランジスタとを備え、第２のトランジスタの基板電位は、電気的にフローティング状態にされていることを特徴とする。
第１の入出力回路装置によると、第１のトランジスタが動作状態にある場合に、第２のトランジスタ及び第１のトランジスタの抵抗分割によって内部ノードの電位が上昇する。このとき、第２のトランジスタの基板電位がフローテイング状態にされているため、基板電位は、内部ノードとのカップリングによって該内部ノードの電位と共に上昇する。このため、第２のトランジスタにおける基板ソース間電圧の値が小さくなるので、ホットキャリア耐性の低下を抑制することができる。
本発明に係る第２の入出力回路装置は、基板に形成されており、第１のゲートが入力信号を受け、第１のソースドレインの一方が第１の電源端子と接続され、第１のソースドレインの他方が内部ノードと接続された第１のトランジスタと、基板に形成されており、第２のゲートが第２の電源端子と接続され、第２のソースドレインの一方が入出力ノードと接続され、第２のソースドレインの他方が内部ノードと接続された第２のトランジスタとを備え、第２のトランジスタの基板電位は、内部ノードと同電位にされていることを特徴とする。
第２の入出力回路装置によると、第１のトランジスタが動作状態である場合に、第２のトランジスタ及び第１のトランジスタの抵抗分割によって内部ノードの電位が上昇する。このとき、第２のトランジスタの基板電位が内部ノードと同電位にされているため、基板電位は、内部ノードの電位と共に上昇する。このため、第２のトランジスタにおける基板ソース間電圧の値が小さくなるので、ホットキャリア耐性の低下を抑制することができる。
第１又は第２の入出力回路装置において、第１のトランジスタの基板電位は、第１の電源端子と接続されていることが好ましい。
第１又は第２の入出力回路装置において、基板には、第２のソースドレインが形成された第１導電型ウェルと、該第１導電型ウェルの周囲及びその下方を覆う第２導電型ウェルとが形成されていることが好ましい。
第１又は第２の入出力回路装置において、基板には、第２のソースドレインが形成された第１導電型ウェルと、該第１導電型ウェルの周囲及びその下方を覆う絶縁膜とが形成されていることが好ましい。
第１又は第２の入出力回路装置において、第１のソースドレイン及び第２のソースドレインの導電型はｎ型であり、第１の電源端子には接地電圧が印加され、第２の電源端子には電源電圧が印加されることが好ましい。
本発明に係る入出力回路装置によると、カスケード接続される２つのトランジスタのうち入出力ノードと接続されるトランジスタ（第２のトランジスタ）における基板ソース間電圧の値が小さくなるため、高耐圧を維持したままホットキャリア耐性の低下を抑制することができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態に係る入出力回路装置の回路構成を示している。図１に示すように、第１の実施形態に係る入出力回路装置１０は、カスケード接続された２つのｎ型ＭＯＳトランジスタからなり、第１のトランジスタとしてのプルダウントランジスタＱ１と、第２のトランジスタとしてのカスケードトランジスタＱ２とにより構成されている。
プルダウントランジスタＱ１は、ゲートが接地電圧ＶＳＳ（＝０Ｖ）又は電源電圧ＶＤＤ（＝３．３Ｖ）が入力される信号端子Ｖｎと接続され、ソースが接地され、ドレインが内部ノードＶｃと接続されている。カスケードトランジスタＱ２は、ゲートに電源電圧ＶＤＤが印加され、ソースドレインの一方が内部ノードＶｃと接続され、ソースドレインの他方が０Ｖ又は５Ｖが印加される入出力端子Ｖ０と接続されている。
第１の実施形態の特徴として、プルダウントランジスタＱ１の基板電位が接地され、一方、カスケードトランジスタＱ２の基板電位がフローティング（浮遊）状態とされている。この構成により、プルダウントランジスタＱ１のゲートにＶＤＤが印加されて、該プルダウントランジスタＱ１が駆動されると、入出力端子Ｖ０からカスケードトランジスタＱ２、内部ノードＶｃ及びプルダウントランジスタＱ１を通して電流が流れる。これにより、カスケードトランジスタＱ２及びプルダウントランジスタＱ１の抵抗分割によって、内部ノードＶｃの電位が上昇する。このとき、カスケードトランジスタＱ２の基板電位はフローティング状態とされているため、内部ノードＶｃとのカップリング（容量結合）によって、内部ノードＶｃの電位が上昇するのにつれて、カスケードトランジスタＱ２の基板電位も上昇する。その結果、カスケードトランジスタＱ２における基板ソース間電圧の値が小さくなるので、ホットキャリア耐性の低下を抑制することができる。
（第１構成例）
図２は本発明の第１の実施形態に係る入出力回路装置１０の第１構成例の断面構成を示している。図２に示すように、第１構成例に係る入出力回路装置１０は、プルダウントランジスタＱ１及びカスケードトランジスタＱ２が、例えばシリコン（Ｓｉ）からなる半導体基板１０１の上部に選択的に形成された素子分離膜１０２により区画された第１のｐ型ウェル１０３及び第２のｐ型ウェル１１３にそれぞれ形成されている。
プルダウントランジスタＱ１は、第１のｐ型ウェル１０３の上に形成されたゲート絶縁膜１０４及びゲート電極１０５と、第１のｐ型ウェル１０３の上部におけるゲート電極１０５の両側方に形成された高濃度のｎ型不純物拡散層であるソース拡散層１０６及びドレイン拡散層１０７とから構成されている。第１のｐ型ウェル１０３におけるソース拡散層１０６の外側の上部には、高濃度のｐ型不純物拡散層１０８が形成されており、該ｐ型不純物拡散層１０８を介して第１のｐ型ウェル１０３には基板電位として接地電圧ＶＳＳが印加されている。
カスケードトランジスタＱ２は、第２のｐ型ウェル１１３の上に形成されたゲート絶縁膜１１４及びゲート電極１１５と、第２のｐ型ウェル１１３の上部におけるゲート電極１１５の両側方に形成された高濃度のｎ型不純物拡散層であるソースドレイン拡散層１１６とから構成されている。第２のｐ型ウェル１１３の周囲及びその下側部分は、低濃度のｎ型不純物拡散層であるｎ型ウェル１１９により覆われており、該ｎ型ウェル１１９の外側の上部には、高濃度のｎ型不純物拡散層１２０が形成されており、該ｎ型不純物拡散層１２０を介してｎ型ウェル１１９には接地電圧ＶＳＳが印加されている。なお、ｎ型ウェル１１９に印加する電圧は必ずしも接地電圧ＶＳＳである必要はなく、レイアウト面積を縮小するためにｎ型ウェル中にｐ型ＭＯＳトランジスタを形成する場合には電源電圧ＶＤＤを印加してもよい。このｎ型ウェル１１９によって、第１のｐ型ウェル１０３及び第２のｐ型ウェル１１３同士は電気的に絶縁されている。
このように、第１構成例においては、カスケードトランジスタＱ２が形成された第２のｐ型ウェル１１３は、その周囲を素子分離膜１０２及びｎ型ウェル１１９により囲まれ且つその下側をｎ型ウェル１１９によって覆われており、さらに電気的にフローティング状態とされているため、本発明の第１の実施形態に係る入出力回路装置１０が実現される。
（第２構成例）
図３は本発明の第１の実施形態に係る入出力回路装置１０の第２構成例の断面構成を示している。図３に示すように、第２構成例に係る入出力回路装置１０は、プルダウントランジスタＱ１及びカスケードトランジスタＱ２が、いわゆるＳＯＩ（Silicon On Insulator）基板２０１の上部に選択的に形成された素子分離膜２０２により区画された第１のｐ型ウェル２０３及び第２のｐ型ウェル２１３にそれぞれ形成されている。ＳＯＩ基板２０１には、その主面から所定の深さで埋め込まれた絶縁層２０１ａが形成されている。
プルダウントランジスタＱ１は、第１のｐ型ウェル２０３の上に形成されたゲート絶縁膜２０４及びゲート電極２０５と、第１のｐ型ウェル２０３の上部におけるゲート電極２０５の両側方に形成された高濃度のｎ型不純物拡散層であるソース拡散層２０６及びドレイン拡散層２０７とから構成されている。第１のｐ型ウェル２０３におけるソース拡散層２０６の外側の上部には、高濃度のｐ型不純物拡散層２０８が形成されている。図示はしていないが、第１のｐ型ウェル２０３はいわゆるボディコンタクト構造により、ｐ型不純物拡散層２０８を介して基板電位としての接地電圧ＶＳＳが印加されている。
このように、ＳＯＩ基板２０１を用いる第２構成例の場合は、カスケードトランジスタＱ２が形成された第２のｐ型ウェル２１３は、周囲を素子分離膜２０２により囲まれ且つその下側を絶縁層２０１ａによって覆われており、さらに電気的にフローティング状態とされているため、本発明の第１の実施形態に係る入出力回路装置１０が実現される。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図４は本発明の第２の実施形態に係る入出力回路装置の回路構成を示している。図４に示すように、第２の実施形態に係る入出力回路装置２０は、カスケード接続された２つのｎ型ＭＯＳトランジスタからなり、第１のトランジスタとしてのプルダウントランジスタＱ１と、第２のトランジスタとしてのカスケードトランジスタＱ２とにより構成されている。
第２の実施形態に係る入出力回路装置２０は、プルダウントランジスタＱ１の基板電位が接地される一方、カスケードトランジスタＱ２の基板電位が内部ノードＶｃと同電位となるように接続されている点が第１の実施形態と異なる。なお、プルダウントランジスタＱ１の基板電位は、必ずしも接地される必要はない。
この構成により、プルダウントランジスタＱ１のゲートにＶＤＤが印加されて、該プルダウントランジスタＱ１が駆動されると、入出力端子Ｖ０からカスケードトランジスタＱ２、内部ノードＶｃ及びプルダウントランジスタＱ１を通して電流が流れる。これにより、カスケードトランジスタＱ２及びプルダウントランジスタＱ１の抵抗分割によって、内部ノードＶｃの電位が上昇する。このとき、カスケードトランジスタＱ２の基板電位が内部ノードＶｃと同電位とされているため、内部ノードＶｃの電位が上昇すると同時に、カスケードトランジスタＱ２の基板電位も上昇する。その結果、カスケードトランジスタＱ２における基板ソース間電圧の値が小さくなるので、ホットキャリア耐性の低下を抑制することができる。
（第１構成例）
図５は本発明の第２の実施形態に係る入出力回路装置２０の第１構成例の断面構成を示している。図５において、図２に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図５に示すように、第１構成例に係る入出力回路装置２０は、カスケードトランジスタＱ２における第２のｐ型ウェル１１３の外側の端部に高濃度のｐ型不純物拡散層１１８が形成されており、該ｐ型不純物拡散層１１８が内部ノードＶｃと接続されて、本発明の第２の実施形態に係る入出力回路装置２０が実現される。
（第２構成例）
図６は本発明の第２の実施形態に係る入出力回路装置２０の第２構成例の断面構成を示している。図６において、図３に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。図６に示すように、第２構成例に係る入出力回路装置２０は、カスケードトランジスタＱ２における第２のｐ型ウェル２１３の外側の端部に高濃度のｐ型不純物拡散層２１８が形成されており、該ｐ型不純物拡散層２１８がいわゆるボディコンタクト構造によって内部ノードＶｃと接続されて、本発明の第２の実施形態に係る入出力回路装置２０が実現される。
本発明に係る入出力回路装置は、カスケード接続される２つのトランジスタのうち入出力ノードと接続されるトランジスタ（第２のトランジスタ）における基板ソース間電圧の値が小さくなるため、高耐圧を維持しながらホットキャリア耐性の低下を抑制することができ、所定の動作電圧（設計電圧）よりも高い電源電圧が供給される半導体装置と接続（インタフェース）する入出力回路装置等に有用である。
本発明の第１の実施形態に係る入出力回路装置を示す回路図である。 本発明の第１の実施形態に係る入出力回路装置の第１構成例を示す断面図である。 本発明の第１の実施形態に係る入出力回路装置の第２構成例を示す断面図である。 本発明の第２の実施形態に係る入出力回路装置を示す回路図である。 本発明の第２の実施形態に係る入出力回路装置の第１構成例を示す断面図である。 本発明の第２の実施形態に係る入出力回路装置の第２構成例を示す断面図である。 従来例に係るＣＭＯＳデバイス用入出力回路装置を示す回路図である。
符号の説明
Ｑ１ プルダウントランジスタ（第１のトランジスタ）
Ｑ２ カスケードトランジスタ（第２のトランジスタ）
Ｖｎ 信号端子
Ｖｃ 内部ノード
Ｖ０ 入出力端子
１０ 入出力回路装置
２０ 入出力回路装置
１０１ 半導体基板
１０２ 素子分離膜
１０３ 第１のｐ型ウェル
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ ソース拡散層
１０７ ドレイン拡散層
１０８ ｐ型不純物拡散層
１１３ 第２のｐ型ウェル
１１４ ゲート絶縁膜
１１５ ゲート電極
１１６ ソースドレイン拡散層
１１８ ｐ型不純物拡散層
１１９ ｎ型ウェル
２０１ ＳＯＩ基板
２０１ａ 絶縁層
２０２ 素子分離膜
２０３ 第１のｐ型ウェル
２０４ ゲート絶縁膜
２０５ ゲート電極
２０６ ソース拡散層
２０７ ドレイン拡散層
２０８ ｐ型不純物拡散層
２１３ 第２のｐ型ウェル
２１４ ゲート絶縁膜
２１５ ゲート電極
２１６ ソースドレイン拡散層
２１８ ｐ型不純物拡散層

Claims (5)

  1. 基板に形成されており、第１のゲートが入力信号を受け、第１のソースドレインの一方が第１の電源端子と接続され、前記第１のソースドレインの他方が内部ノードと接続された第１のトランジスタと、
    前記基板に形成されており、第２のゲートが第２の電源端子と接続され、第２のソースドレインの一方が入出力ノードと接続され、前記第２のソースドレインの他方が前記内部ノードと接続された第２のトランジスタとを備え、
    前記第２のトランジスタの基板電位は、電気的にフローティング状態にされていることを特徴とする入出力回路装置。
  2. 前記第１のトランジスタの基板電位は、前記第１の電源端子と接続されていることを特徴とする請求項１に記載の入出力回路装置。
  3. 前記基板には、前記第２のソースドレインが形成された第１導電型ウェルと、該第１導電型ウェルの周囲及びその下方を覆う第２導電型ウェルとが形成されていることを特徴とする請求項１又は２に記載の入出力回路装置。
  4. 前記基板には、前記第２のソースドレインが形成された第１導電型ウェルと、該第１導電型ウェルの周囲及びその下方を覆う絶縁膜とが形成されていることを特徴とする請求項１又は２に記載の入出力回路装置。
  5. 前記第１のソースドレイン及び第２のソースドレインの導電型はｎ型であり、
    前記第１の電源端子には接地電圧が印加され、前記第２の電源端子には電源電圧が印加されることを特徴とする請求項１〜４のいずれか１項に記載の入出力回路装置。
JP2005193265A 2005-07-01 2005-07-01 入出力回路装置 Expired - Fee Related JP4787554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005193265A JP4787554B2 (ja) 2005-07-01 2005-07-01 入出力回路装置
CNA2006100743870A CN1893275A (zh) 2005-07-01 2006-04-14 输出入电路装置
US11/436,641 US7388401B2 (en) 2005-07-01 2006-05-19 Input/output circuit device
KR1020060053033A KR20070003562A (ko) 2005-07-01 2006-06-13 입출력회로장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193265A JP4787554B2 (ja) 2005-07-01 2005-07-01 入出力回路装置

Publications (3)

Publication Number Publication Date
JP2007013748A JP2007013748A (ja) 2007-01-18
JP2007013748A5 JP2007013748A5 (ja) 2008-02-21
JP4787554B2 true JP4787554B2 (ja) 2011-10-05

Family

ID=37597846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193265A Expired - Fee Related JP4787554B2 (ja) 2005-07-01 2005-07-01 入出力回路装置

Country Status (4)

Country Link
US (1) US7388401B2 (ja)
JP (1) JP4787554B2 (ja)
KR (1) KR20070003562A (ja)
CN (1) CN1893275A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287253B2 (en) * 2011-11-04 2016-03-15 Synopsys, Inc. Method and apparatus for floating or applying voltage to a well of an integrated circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738583B2 (ja) * 1985-01-26 1995-04-26 株式会社東芝 半導体集積回路
KR900019026A (ko) * 1989-05-11 1990-12-22 김광호 반도체 장치의 기준전압 발생회로
JPH04329024A (ja) * 1991-04-30 1992-11-17 Toshiba Corp 入出力バッファ回路
GB2258100B (en) 1991-06-28 1995-02-15 Digital Equipment Corp Floating-well CMOS output driver
US5191244A (en) * 1991-09-16 1993-03-02 Advanced Micro Devices, Inc. N-channel pull-up transistor with reduced body effect
JPH0786910A (ja) * 1993-09-10 1995-03-31 Oki Electric Ind Co Ltd 出力駆動回路
JP3210567B2 (ja) * 1996-03-08 2001-09-17 株式会社東芝 半導体出力回路
FR2760151B1 (fr) * 1997-02-25 1999-05-14 Sgs Thomson Microelectronics Amplificateur-tampon de commande de bus
JP3544819B2 (ja) * 1997-03-31 2004-07-21 株式会社 沖マイクロデザイン 入力回路および出力回路ならびに入出力回路
JP3954198B2 (ja) * 1998-06-01 2007-08-08 富士通株式会社 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路
JP3514645B2 (ja) * 1998-12-28 2004-03-31 株式会社 沖マイクロデザイン 半導体集積回路装置の入出力回路
JP4145410B2 (ja) * 1999-03-26 2008-09-03 株式会社ルネサステクノロジ 出力バッファ回路
JP2000312004A (ja) * 1999-04-27 2000-11-07 Seiko Epson Corp 低消費電力論理機能回路
US6184700B1 (en) * 1999-05-25 2001-02-06 Lucent Technologies, Inc. Fail safe buffer capable of operating with a mixed voltage core

Also Published As

Publication number Publication date
US20070008007A1 (en) 2007-01-11
CN1893275A (zh) 2007-01-10
JP2007013748A (ja) 2007-01-18
KR20070003562A (ko) 2007-01-05
US7388401B2 (en) 2008-06-17

Similar Documents

Publication Publication Date Title
US8338864B2 (en) Semiconductor device
US7834377B2 (en) Semiconductor integrated circuit device
JP3456913B2 (ja) 半導体装置
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
US10453840B2 (en) Semiconductor integrated circuit
US10211205B2 (en) Field effect transistor structure for reducing contact resistance
KR100243496B1 (ko) 반도체 장치
JP2006270027A (ja) 半導体装置および相補形ｍｉｓ論理回路
US20200176439A1 (en) Electrostatic protection circuit and a semiconductor structure
JP4864344B2 (ja) 半導体装置
JP5079974B2 (ja) 半導体装置
JP5087897B2 (ja) 半導体装置
KR20040073939A (ko) 반도체장치
JP4787554B2 (ja) 入出力回路装置
JP2007095965A (ja) 半導体装置およびバイパスキャパシタモジュール
US4868627A (en) Complementary semiconductor integrated circuit device capable of absorbing noise
US6713815B2 (en) Semiconductor device with transistors that convert a voltage difference into a drain current difference
JP3537431B2 (ja) 半導体装置
US20140042515A1 (en) High voltage device
JPH07142568A (ja) 半導体装置
JP2671808B2 (ja) インタフェース回路
JPH113934A (ja) 半導体集積回路
JPS6146988B2 (ja)
JP2006324472A (ja) 半導体集積回路装置
JP4127826B2 (ja) シリコン・オン・インシュレータ・ラッチアップ・パルス放射線検出器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110715

R150 Certificate of patent or registration of utility model

Ref document number: 4787554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees