JP2007095965A - 半導体装置およびバイパスキャパシタモジュール - Google Patents

半導体装置およびバイパスキャパシタモジュール Download PDF

Info

Publication number
JP2007095965A
JP2007095965A JP2005282899A JP2005282899A JP2007095965A JP 2007095965 A JP2007095965 A JP 2007095965A JP 2005282899 A JP2005282899 A JP 2005282899A JP 2005282899 A JP2005282899 A JP 2005282899A JP 2007095965 A JP2007095965 A JP 2007095965A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
power supply
bypass capacitor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005282899A
Other languages
English (en)
Other versions
JP5124839B2 (ja
Inventor
Shigemasa Oyamada
成聖 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technology Alliance Group Inc
Original Assignee
Technology Alliance Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technology Alliance Group Inc filed Critical Technology Alliance Group Inc
Priority to JP2005282899A priority Critical patent/JP5124839B2/ja
Publication of JP2007095965A publication Critical patent/JP2007095965A/ja
Application granted granted Critical
Publication of JP5124839B2 publication Critical patent/JP5124839B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】低周波数動作から高周波数動作に亘って、低コストな構成で半導体素子を低インピーダンス駆動することが可能な半導体装置およびバイパスキャパシタモジュールを提供することを目的とする。
【解決手段】ＣＭＯＳトランジスタやダイオード等の半導体素子が形成されたＳｉ基板１０の一方の面側に、半導体素子に電源を供給するためのＶｃｃ電源層３０およびＧＮＤ層５０と、当該Ｖｃｃ電源層３０およびグランド層５０間に狭持された高誘電率層４０とで構成されるバイパスキャパシタを形成する。
【選択図】 図１−１

Description

本発明は、半導体装置およびバイパスキャパシタモジュールに関し、詳細には、低周波数動作から高周波数動作に亘って、低コストな構成で半導体素子を低インピーダンス駆動することが可能な半導体装置およびバイパスキャパシタモジュールに関する。
ＩＣ（半導体集積回路）を基板にパッケージングする際に、ＩＣの上または隣接させてキャパシタ（コンデンサ）が実装される。このキャパシタは、ＩＣ内部で発生したノイズが誤動作を引き起こすのを防ぐためのものであり、バイパスキャパシタと呼ばれている（例えば、特許文献１参照）。
図９は、ＩＣにバイパスキャパシタを隣接させて実装した構成を説明するための図である。図９に示すように、ＩＣ３００、３０１を基板（有機ＰＣＢ）４００に組み付けて使用する際に、基板４００にバイパスキャパシタ４０１をワイヤボンディングにより外付けして、ＩＣ３００、３０１に供給される電源電圧変動を抑えている。
図１０は、ＩＣ上にバイパスキャパシタを実装した構成を説明するための図である。図１０に示すように、ＩＣ５００を基板（有機ＰＣＢ）６００に組み付けて使用する際に、ＩＣ５００の上にバイパスキャパシタ５０１をワイヤボンディングにより外付けして、ＩＣ５００に供給される電源電圧変動を抑えている。
特開平２−２０２０５１号公報
しかしながら、上記方法では、ワイヤボンディングのインダクタンス成分によって、高周波数での動作に限界があり、また、それを補うために大きなキャパシタ容量を実装する必要があるため、高コストになるとともにそのサイズが大きくなるという問題がある。
本発明は、上記に鑑みてなされたものであって、低周波数動作から高周波数動作に亘って、低コストな構成で半導体素子を低インピーダンス駆動することが可能な半導体装置およびバイパスキャパシタモジュールを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、半導体素子が形成された基板の一方の面側に、前記半導体素子に電源を供給するための電源層およびグランド層と、当該電源層およびグランド層間に狭持された高誘電率層とで構成されるバイパスキャパシタを形成したことを特徴とする。
また、本発明の好ましい態様によれば、前記バイパスキャパシタは、前記基板の半導体素子の形成面側に形成されることが望ましい。
また、本発明の好ましい態様によれば、前記バイパスキャパシタは、前記基板の半導体素子の形成面に対して反対面側に形成されることが望ましい。
また、本発明の好ましい態様によれば、前記電源層は回路ブロック毎に分離して形成されることが望ましい。
また、本発明の好ましい態様によれば、前記半導体素子は、ＰチャネルＭＯＳトランジスタであり、そのソース電極が前記電源層に接続されており、そのドレイン電極が前記グランド層に接続されることが望ましい。
また、本発明の好ましい態様によれば、前記半導体素子は、ＮチャネルＭＯＳトランジスタであり、そのドレイン電極が前記電源層に接続されており、そのソース電極が前記グランド層に接続されることが望ましい。
また、本発明の好ましい態様によれば、前記半導体素子は、ＣＭＯＳトランジスタであり、そのＰチャネルＭＯＳトランジスタのソース電極が前記電源層に接続されており、そのＮチャネルＭＯＳトランジスタのソース電極が前記グランド層に接続されることが望ましい。
また、本発明の好ましい態様によれば、前記半導体素子は、ダイオードであり、そのアノード電極またはカソード電極が前記電源層に接続され、そのカソード電極またはアノード電極が前記グランド層に接続されることが望ましい。
また、本発明の好ましい態様によれば、前記バイバスキャパシタはモジュール構成されることが望ましい。
また、本発明の好ましい態様によれば、前記バイパスキャパシタの前記電源層およびグランド層と前記基板とは、ボンディングワイヤまたは半田ボールで接続されることが望ましい。
上記した課題を解決して、本発明の目的を達成するために、本発明は、基板に形成された半導体素子に電源を供給するための電源層およびグランド層と、前記電源層およびグランド層間に狭持された高誘電率層と、を備えたことを特徴とする。
また、本発明の好ましい態様によれば、前記バイバスキャパシタモジュールは、シート構造を呈することが望ましい。
また、本発明の好ましい態様によれば、前記電源層およびグランド層は、前記基板にボンディングワイヤまたは半田ボールで接続されることが望ましい。
本発明によれば、半導体素子が形成された基板の一方の面側に、半導体素子に電源を供給するための電源層およびグランド層と、当該電源層およびグランド層間に狭持された高誘電率層とで構成されるバイパスキャパシタを形成したので、低周波数動作から高周波数動作に亘って、低コストな構成で半導体素子を低インピーダンス駆動することが可能な半導体装置およびバイパスキャパシタモジュールを提供することが可能になるという効果を奏する。
以下に、この発明の最良の形態につき図面を参照しつつ詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、下記実施例における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
図１〜図３を参照して実施例１に係る半導体装置を説明する。図１−１は実施例１に係る半導体装置の要部断面構成を示す図である。実施例１に係る半導体装置では、半導体素子として、ＣＭＯＳトランジスタおよびダイオードを基板に搭載した場合について説明する。
図１−１において、低濃度のＮ型不純物がドープされたＳｉ基板１０には、ＰチャネルＭＯＳトランジスタＰＴｒおよびＮチャネルＭＯＳトランジスタＮＴｒが集積されたＣＭＯＳトランジスタと、ダイオードＤｉとが形成されている。
ＰチャネルＭＯＳトランジスタＰＴｒは、高濃度Ｐ型不純物が拡散されて形成されたソース領域Ｓ１およびドレイン領域Ｄ１と、ソース電極ＳＥ１、ドレイン電極ＤＥ１、ゲート電極ＧＥ１等で構成されている。
ＮチャネルＭＯＳトランジスタＮＴｒは、ＮチャネルＭＯＳトランジスタ形成用のＰ型ウェルＷ２と、Ｐ型ウェルＷ２に高濃度Ｎ型不純物が拡散されて形成されたソース領域Ｓ２およびドレイン領域Ｄ２、ソース電極ＳＥ２、ドレイン電極ＤＥ２、ゲート電極ＧＥ２等で構成されている。
ＰチャネルＭＯＳトランジスタＰＴｒとＮチャネルＭＯＳトランジスタＰＴｒとは、両ゲート電極ＧＥ１、ＧＥ２が配線２１ｅで接続され、また、両ドレイン電極ＤＥ１、ＤＥ２が配線２１ｆで接続されて、ＣＭＯＳトランジスタを構成している。
ダイオードＤｉは、ダイオード形成用のＰ型ウェルＷ１、Ｐ型ウェルＷ１に高濃度Ｎ型不純物が拡散されて形成されたＮ型領域Ｃ１、アノード電極ＡＥ、カソード電極ＣＥ等で構成されている。
Ｓｉ基板１０上には、ＳｉＯ2からなる絶縁層（配線層）２０が形成されている。この絶縁層２０には、コンタクトホールや各種配線が形成されており、Ｖｃｃ電源層３０とアノード電極ＡＥを接続する配線２１ａ、ＧＮＤ層３０とカソード電極ＣＥを接続する配線２１ｂ、Ｖｃｃ電源層３０とソース電極ＳＥ１を接続する配線２１ｃ、ＧＮＤ層５０とソース電極ＳＥ２を接続する配線２１ｄ等が形成されている。
絶縁層２０の上には、ＰチャネルＭＯＳトランジスタＰＴｒのソース電極ＳＥ１やダイオードＤｉのアノード電極ＡＥにバイアス電圧Ｖｃｃを供給するためのＶｃｃ電源層３０が形成されている。Ｖｃｃ電源層３０の上には高誘電率層４０が形成されている。この高誘電率層４０の上には、ＮチャネルＭＯＳトランジスタＮＴｒのソース電極ＳＥ１やダイオードＤｉのカソード電極ＣＥを接地電位とするためのＧＮＤ層５０が形成されている。
上記構造の半導体装置では、Ｖｃｃ電源層３０およびＧＮＤ層５０と、Ｖｃｃ電源層３０およびＧＮＤ層５０に狭持される高誘電率層４０とでバイパスキャパシタを構成している。このように、Ｖｃｃ電源層３０、ＧＮＤ層５０、および高誘電率層４０とでバイパスキャパシタを形成することにより、大きな容量のバイパスキャパシタを形成することができる。バイパスキャパシタの容量を大きくするため、高誘電率層４０には、高誘電率材料を使用し、例えば、図２に示す高誘電率材料を使用することができる。同図では、使用可能な高誘電率材料とその比誘電率を示している。高誘電率層４０に使用する高誘電率材料としては、特に、比誘電率ε＝１０以上のものが望ましい。
図１−２は、図１−１の半導体装置の等価回路を示す図である。同図において、ＶｃｃとＧＮＤ間には、バイパスキャパシタＣBにより低インピーダンスが形成される。これにより、ＰチャネルＭＯＳトランジスタＰＴｒおよびＮチャネルＭＯＳトランジスタＮＴｒのソースとドレイン間に、また、ダイオードＤｉのアノードとカソード間に、低周波数から高周波数動作に亘って低インピーダンスの電源が供給される。この結果、入力信号ＩＮがローレベルからハイレベルに変化する瞬間のソース−ドレイン電流による電源電圧変動を防止することができる。
図３−１〜図３−６は、上記図１−１の半導体装置の製造工程の概略を説明するための図である。まず、図３−１に示すように、Ｎ型のＳｉ基板１０の表面に、Ｐ型不純物をイオン注入し、ダイオードＤｉ形成用のＰ型ウェルＷ１、ＰチャネルＭＯＳトランジスタＰＴｒ形成用のＰ型ウェルＷ２、ＰチャネルＭＯＳトランジスタＰＴｒのソース領域Ｓ１、ドレイン領域Ｄ１を形成する。そして、Ｎ型不純物をイオン注入し、ＮチャネルＭＯＳトランジスタＮＴｒのソース領域Ｓ２、ドレイン領域Ｄ２、ダイオードＤｉのＮ型領域Ｃ１を形成する。
つぎに、図３−２に示すように、パターニングによりＡｌ等の金属で各電極ＡＥ、ＣＥ、ＳＥ１、ＧＥ１、ＤＥ１、ＳＥ２、ＧＥ２、ＤＥ２および配線２１ｅ、２１ｆを形成する。また、スピンコーター、スパッタリング、およびＣＶＤ等により、ＳｉＯ2を積層して絶縁層２０を形成する。
絶縁層２０の形成後、図３−３に示すように、エッチングにより、絶縁層２０にコンタクトホール２０ａ〜２０ｄを形成する。この後、図３−４に示すように、このコンタクトホール２０ａ〜２０ｄの開口と絶縁層２０の表面に、スパッタリングやＣＶＤ等によりＡｌ等の金属を積層して配線２１ａ〜２１ｄとＶｃｃ電源層３０を形成する。
Ｖｃｃ電源層３０の形成後、図３−５に示すように、Ｖｃｃ電源層３０の上に、スピンコーター、スパッタリング、およびＣＶＤ等により高誘電率材料を積層して高誘電率層４０を形成する。高誘電率層４０の形成後、図３−６に示すように、Ｖｃｃ電源層３０および高誘電率層４０に、エッチングによりコンタクトホール６０ｂ、６０ｄを形成し、このコンタクトホール６０ｂ、６０ｄを絶縁処理する。
コンタクトホール３１ａ〜ｄの開口と高誘電率層４０の表面に、スパッタリングやＣＶＤ等でＡｌ等を積層してＧＮＤ層５０を形成し、上記図１−１に示した半導体装置を製造する。
実施例１によれば、半導体素子（ＣＭＯＳトランジスタ、ダイオード）が形成されたＳｉ基板１０に、当該半導体素子に電源を供給するためのＶｃｃ電源層３０およびＧＮＤ層５０と、当該Ｖｃｃ電源層３０およびＧＮＤ層５０間に狭持された高誘電率層４０とで構成されるバイパスキャパシタを形成したので、ＶｃｃとＧＮＤ間には、バイパスキャパシタにより低インピーダンスを形成でき、ＣＭＯＳトランジスタのソースとドレイン間に、また、ダイオードのアノードとカソード間に、低周波数動作から高周波数動作に亘って低インピーダンスの電源を供給することが可能となる。
なお、実施例１では、ＣＭＯＳトランジスタをＳｉ基板１０に形成した場合について説明したが、本発明はこれに限られるものではなく、単体のＰチャネルＭＯＳトランジスタを形成することにしてもよい。この場合、ＰチャネルＭＯＳトランジスタのソース電極をＶｃｃ電源層３０に接続し、そのドレイン電極をＧＮＤ層５０に接続することにすればよい。また、単体のＮチャネルＭＯＳトランジスタをＳｉ基板１０に形成することにしてもよい。この場合、ＮチャネルＭＯＳトランジスタのドレイン電極をＶｃｃ電源層３０に接続し、そのソース電極をＧＮＤ層５０に接続すればよい。
また、実施例１では、ダイオードＤｉのアノード電極ＡＥをＶｃｃ電源層３０に、そのカソード電極ＣＥをＧＮＤ層５０に接続することとしたが、本発明はこれに限られるものではなく、ダイオードＤｉのカソード電極ＣＥをＶｃｃ電源層３０に、そのアノード電極ＡＥをＧＮＤ層５０に接続することにしてもよい。
また、実施例１では、トランジスタおよびダイオードとして、ＭＯＳ構造について説明したが、本発明はこれに限られるものではなく、バイポーラ構造のものについても適用可能である。
また、実施例１では、基板としてＳｉ基板を使用することとしたが、本発明はこれに限られるものではなく、半導体素子を搭載可能な基板であれば如何なるものでもよく、ガラス基板やプラスチック基板等を使用することにしてもよい。
図４〜図５を参照して実施例２に係る半導体装置を説明する。実施例１に係る半導体装置は、Ｖｃｃ電源層３０をＳｉ基板１０の全面に形成する構成としたものである。これに対して、実施例２に係る半導体装置は、Ｖｃｃ電源層３０を所定の回路ブロック毎に分離した構成としたものである。図４は実施例２に係る半導体装置の要部断面構成を示す図である。図４において、図１と同等機能を有する部位には同一符号を付して、その説明を省略する。
図４において、絶縁層２０には、Ｖｃｃ電源層３０と接続される電極Ｅ１と、ＧＮＤ層５０に接続される電極Ｅ２とが形成されている。電極Ｅ１は、ＰチャネルＭＯＳトランジスタＰＴｒのソース電極ＳＥ１およびダイオードＤｉのカソード電極ＣＥと配線２１で接続されている。また、電極Ｅ２は、ＮチャネルトＭＯＳトランジスタＮＴｒのソース電極ＳＥ２および隣のブロックのダイオードＤｉのアノード電極ＡＥ（不図示）と配線２１で接続されている。
図５−１〜図５−５は、上記図４の半導体装置の製造工程の概略を説明するための図である。図５−１に示すように、まず、Ｓｉ基板１０に、パターニングによりＡｌ等の金属で各電極ＡＥ、ＣＥ、ＳＥ１、ＧＥ１、ＤＥ１、ＳＥ２、ＧＥ２、ＤＥ２、Ｅ１、Ｅ２および配線２１等を形成するとともに、スピンコーター、スパッタリング、およびＣＶＤ等により、ＳｉＯ2を積層して絶縁層２０を形成する。
絶縁層２０を形成後、図５−２に示すように、エッチングにより絶縁層２０に、電極Ｅ１、Ｅ２とＶｃｃ電源層３０とを接続するための開口７０を形成する。
つぎに、図５−３に示すように、電極分離領域２６を除いて、開口７０と絶縁層２０の表面に、スパッタリングやＣＶＤ等によりＡｌ等の金属を積層して、領域分離したＶｃｃ電源層３０を形成する。
Ｖｃｃ電源層３０の形成後、図５−４に示すように、Ｖｃｃ電源層３０の上に、スピンコーター、スパッタリング、およびＣＶＤ等により高誘電率材料を積層して高誘電率層４０を形成する。高誘電率層４０の形成後、図５−５に示すように、電極Ｅ２およびＶｃｃ電源層３０と、ＧＮＤ層５０とを接続するための開口８０を形成する。
この後、開口８０と高誘電率層４０の表面に、スパッタリングやＣＶＤ等によりＡｌ等の金属を積層してＧＮＤ層５０を形成し、これにより、電極Ｅ２およびＶｃｃ電源層３０と、ＧＮＤ層５０とを接続して、上記図４に示した半導体装置を製造する。
図６を参照して実施例３に係る半導体装置を説明する。実施例１に係る半導体装置は、バイパスキャパシタをＳｉ基板１０の半導体素子の形成面側に形成する構成としたものである。これに対して、実施例３に係る半導体装置は、バイパスキャパシタをＳｉ基板１０の半導体素子の形成面に対して反対面側に形成した構成である。
図６は実施例３に係る半導体装置の要部断面構成を示す図である。図６において、図１と同等機能を有する部位には同一符号を付して、その説明を省略する。同図において、Ｓｉ基板１０の裏面側には、Ｖｃｃ電源層３０、高誘電率層４０、およびＧＮＤ層５０からなるバイパスキャパシタが形成されている。
絶縁層２０には、ＧＮＤ層３０とカソード電極ＣＥを接続するための電極Ｅ１０、Ｖｃｃ電源層３０とアノード電極ＡＥを接続する電極Ｅ１１、Ｖｃｃ電源層３０とソース電極ＳＥ１を接続するための電極Ｅ１２、ＧＮＤ層５０とソース電極ＳＥ２を接続するための電極Ｅ１３が形成されている。各電極Ｅ１０、１１、１２、１３は、それぞれカソード電極ＣＥ、アノード電極ＡＥ、ソース電極ＳＥ１、ソース電極ＳＥ２に配線２１で接続されている。
Ｓｉ基板１０には、絶縁処理されたコンタクトホール１０ａ〜１０ｄが形成されている。ＧＮＤ層５０と電極Ｅ１０、Ｖｃｃ電源層３０と電極Ｅ１１、Ｖｃｃ電源層３０と電極Ｅ１２、ＧＮＤ層５０と電極Ｅ１３は、コンタクトホール１０ａ〜１０ｄ内に形成された配線１１ａ〜１１ｄでそれぞれ接続されている。
図７を参照して実施例４に係る半導体装置を説明する。実施例１〜実施例３に係る半導体装置は、バイパスキャパシタをＳｉ基板１０上に積層して形成した構成である。これに対して、実施例４に係る半導体装置は、バイパスキャパシタをシート状のモジュール構成としたものである。図７−１は、実施例４に係るバイパスキャパシタシートの概略断面構成を示す図、図７−２は実施例４に係るバイパスキャパシタシートをＳｉ基板１０に搭載した場合の概略平面構成を示す図、図７−３は実施例４に係るバイパスキャパシタシートをＳｉ基板１０に搭載した場合の概略断面構成を示す図である。図７において、図１と同等機能を有する部位には同一符号を付して、その説明を省略する。
図７−１〜図７−３において、１００はバイパスキャパシタをモジュール構成したバイパスキャパシタシートを示している。バイパスキャパシタ１００は、Ｓｉ基板１０よりも小さい面積を呈している。バイパスキャパシタシート１００は、Ｖｃｃ電源層３０、高誘電率層４０、およびＧＮＤ層５０を備えている。Ｖｃｃ電源層３０は、高誘電率層４０およびＧＮＤ層５０に比して大きな面積となっており、外周が露出している。
Ｖｃｃ電源層３０には、外周に複数のパット３１が形成されている。また、ＧＮＤ層５０には、その表面に複数のパット５１が形成されている。Ｓｉ基板１０には、外周部に、複数のＶｃｃ用パット２５ａおよびＧＮＤ用パット２５ｂが形成されている。Ｖｃｃ用パット２５ａは電極Ｅ３０に接続されており（不図示）、ＧＮＤ用パット２５ｂは電極Ｅ３１に接続されている（不図示）。
そして、バイパスキャパシタシート１００をＳｉ基板１０に搭載する場合には、Ｖｃｃ電源層３０のパット３１とＳｉ基板１０のＶｃｃ用パット２５ａ間、およびＧＮＤ層５０のパット５１とＳｉ基板１０のＧＮＤ用パット２５間をそれぞれボンディングワイヤ１１０で接続する。
実施例４によれば、バイパスキャパシタをシート状にモジュール構成することとしたので、半導体装置の製造工程を簡略化でき、また、半導体装置を軽量化することが可能となる。
図８を参照して実施例５に係る半導体装置を説明する。実施例４は、バイパスキャパシタシートをボンディングワイヤでＳｉ基板に接続する構成である。これに対して、実施例５は、バイパスキャパシタシートを半田ボールでＳｉ基板に接続する構成である。
図８は、実施例５に係る半導体装置を説明するための図である。図８−１は、実施例５に係るバイパスキャパシタシートの概略断面構成を示す図、図８−２は実施例５に係るバイパスキャパシタシートをＳｉ基板に搭載した場合の概略断面構成を示す図である。図８において、図７と同等機能を有する部位には同一符号を付して、その説明を省略する。
図８−１および図８−２において、２００は、バイパスキャパシタをモジュール構成したバイパスキャパシタシートを示している。バイパスキャパシタシート２００は、Ｓｉ基板１０と略同一の面積を呈している。バイパスキャパシタシート２００は、Ｖｃｃ電源層３０、高誘電率層４０、およびＧＮＤ層５０を備えている。Ｖｃｃ電源層３０の下側には半田ボール２０２が形成されている。また、ＧＮＤ層５０には下方に伸張するパット２０１が形成されており、このパット２０１には半田ボール２０２が形成されている。
Ｓｉ基板１０には、Ｖｃｃ用パット２５ａおよびＧＮＤ用パット２５ｂが形成されている。Ｖｃｃ用パット２５ａは電極Ｅ３０に接続されており（不図示）、ＧＮＤ用パット２５ｂは電極Ｅ３１に接続されている（不図示）。
そして、バイパスキャパシタシート２００をＳｉ基板１０に搭載する場合には、バイパスキャパシタシート２００の半田ボール２０２をリフローして、Ｓｉ基板１０のＶｃｃ用パット２５ａおよびＧＮＤ用パット２５ｂと接続する。ここでは、バイパスキャパシタシート２００に、半田ボール２０２を形成することとしたが、Ｓｉ基板１０のＶｃｃ用パット２５ａおよびＧＮＤ用パット２５ｂに半田ボールを形成することにしてもよい。
本発明に係る半導体装置およびバイパスキャパシタモジュールは、ＩＣ、ＬＳＩ、ＶＬＳＩ等の各種半導体装置に利用可能である。
実施例１に係る半導体装置の要部断面構成を示す図である。 図１−１の半導体装置の等価回路を示す図である。 高誘電率材料とその被誘電率を示す図である。 実施例１に係る半導体装置の製造工程の概略を説明するための図である（その１）。 実施例１に係る半導体装置の製造工程の概略を説明するための図である（その２）。 実施例１に係る半導体装置の製造工程の概略を説明するための図である（その３）。 実施例１に係る半導体装置の製造工程の概略を説明するための図である（その４）。 実施例１に係る半導体装置の製造工程の概略を説明するための図である（その５）。 実施例１に係る半導体装置の製造工程の概略を説明するための図である（その６）。 実施例２に係る半導体装置の要部断面構成を示す図である。 実施例２に係る半導体装置の製造工程の概略を説明するための図である（その１）。 実施例２に係る半導体装置の製造工程の概略を説明するための図である（その２）。 実施例２に係る半導体装置の製造工程の概略を説明するための図である（その３）。 実施例２に係る半導体装置の製造工程の概略を説明するための図である（その４）。 実施例２に係る半導体装置の製造工程の概略を説明するための図である（その５）。 実施例３に係る半導体装置の要部断面構成を示す図である。 実施例４に係るバイパスキャパシタシートの概略断面構成を示す図である。 実施例４に係るバイパスキャパシタシートをＳｉ基板に搭載した場合の概略平面構成を示す図である。 実施例４に係るバイパスキャパシタシートをＳｉ基板に搭載した場合の概略断面構成を示す図である。 実施例５に係るバイパスキャパシタシートの概略断面構成を示す図である。 実施例５に係るバイパスキャパシタシートをＳｉ基板に搭載した場合の概略断面構成を示す図である。 ＩＣにバイパスキャパシタを隣接させて実装した構成を説明するための図である。 ＩＣ上にバイパスキャパシタを実装した構成を説明するための図である。
符号の説明
１０ Ｓｉ基板
１０ａ〜ｄ コンタクトホール
１１ａ〜ｄ 配線
２０ 絶縁層（配線層）
２１ 配線
３０ Ｖｃｃ電源層
４０ 高誘電率層
５０ ＧＮＤ層
１００、２００ バイパスキャパシタシート
ＰＴｒ ＰチャネルＭＯＳトランジスタ
ＮＴｒ ＮチャネルＭＯＳトランジスタ
Ｄｉ ダイオード
Ｗ１、Ｗ２ Ｎ型ウェル
Ｓ１、Ｓ２ ソース領域
Ｄ１、Ｄ２ ドレイン領域
ＡＥ アノード電極
ＣＥ カソード電極
ＳＥ１、ＳＥ２ ソース電極
ＧＥ１、ＧＥ２ ゲート電極
ＤＥ１、ＤＥ２ ドレイン電極

Claims (13)

  1. 半導体素子が形成された基板の一方の面側に、前記半導体素子に電源を供給するための電源層およびグランド層と、当該電源層およびグランド層間に狭持された高誘電率層とで構成されるバイパスキャパシタを形成したことを特徴とする半導体装置。
  2. 前記バイパスキャパシタは、前記基板の半導体素子の形成面側に形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記バイパスキャパシタは、前記基板の半導体素子の形成面に対して反対面側に形成されることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記電源層は回路ブロック毎に分離して形成されることを特徴とする請求項１〜請求項３のいずれか１つに記載の半導体装置。
  5. 前記半導体素子は、ＰチャネルＭＯＳトランジスタであり、そのソース電極が前記電源層に接続されており、そのドレイン電極が前記グランド層に接続されることを特徴とする請求項１〜請求項４のいずれか１つに記載の半導体装置。
  6. 前記半導体素子は、ＮチャネルＭＯＳトランジスタであり、そのドレイン電極が前記電源層に接続されており、そのソース電極が前記グランド層に接続されることを特徴とする請求項１〜請求項４のいずれか１つに記載の半導体装置。
  7. 前記半導体素子は、ＣＭＯＳトランジスタであり、そのＰチャネルＭＯＳトランジスタのソース電極が前記電源層に接続されており、そのＮチャネルＭＯＳトランジスタのソース電極が前記グランド層に接続されることを特徴とする請求項１〜請求項４のいずれか１つに記載の半導体装置。
  8. 前記半導体素子は、ダイオードであり、そのアノード電極またはカソード電極が前記電源層に接続され、そのカソード電極またはアノード電極が前記グランド層に接続されることを特徴とする請求項１〜請求項４のいずれか１つに記載の半導体装置。
  9. 前記バイバスキャパシタはモジュール構成されていることを特徴とする請求項１〜請求項８のいずれか１つに記載の半導体装置。
  10. 前記バイパスキャパシタの前記電源層およびグランド層と前記基板とは、ボンディングワイヤまたは半田ボールで接続されることを特徴とする請求項９に記載の半導体装置。
  11. 基板に形成された半導体素子に電源を供給するための電源層およびグランド層と、
    前記電源層およびグランド層間に狭持された高誘電率層と、
    を備えたことを特徴とするバイパスキャパシタモジュール。
  12. 前記バイバスキャパシタモジュールは、シート構造を呈することを特徴とする請求項１１に記載のバイパスキャパシタモジュール。
  13. 前記電源層およびグランド層は、前記基板にボンディングワイヤまたは半田ボールで接続されることを特徴とする請求項１１または請求項１２に記載のバイパスキャパシタモジュール。
JP2005282899A 2005-09-28 2005-09-28 半導体装置 Expired - Fee Related JP5124839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282899A JP5124839B2 (ja) 2005-09-28 2005-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005282899A JP5124839B2 (ja) 2005-09-28 2005-09-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011262274A Division JP5339484B2 (ja) 2011-11-30 2011-11-30 半導体装置およびバイパスキャパシタモジュール

Publications (2)

Publication Number Publication Date
JP2007095965A true JP2007095965A (ja) 2007-04-12
JP5124839B2 JP5124839B2 (ja) 2013-01-23

Family

ID=37981303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282899A Expired - Fee Related JP5124839B2 (ja) 2005-09-28 2005-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5124839B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260289A1 (en) * 2008-03-17 2011-10-27 Seisei Oyamada Semiconductor device and bypass capacitor module
JP2013033917A (ja) * 2011-07-05 2013-02-14 Denso Corp 半導体装置
JP2013131758A (ja) * 2011-12-21 2013-07-04 Power Integrations Inc 半導体装置
JP2021090035A (ja) * 2019-12-06 2021-06-10 アオイ電子株式会社 半導体装置の製造方法、半導体装置および半導体装置の中間体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3107703B1 (fr) 2020-02-28 2023-06-23 Saint Gobain Vitrage de controle solaire comprenant une couche de nitrure de titane

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260559A (ja) * 1989-03-31 1990-10-23 Seiko Epson Corp 半導体集積回路装置
JPH0322470A (ja) * 1989-06-19 1991-01-30 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0555380A (ja) * 1991-08-22 1993-03-05 Toshiba Corp 半導体集積回路装置
JPH05299584A (ja) * 1992-02-21 1993-11-12 Toshiba Corp 薄膜容量素子及び半導体記憶装置
JPH10189873A (ja) * 1996-12-20 1998-07-21 Internatl Business Mach Corp <Ibm> 半導体集積回路
JPH11154733A (ja) * 1997-11-20 1999-06-08 Seiko Epson Corp 半導体集積装置
JP2001060664A (ja) * 1999-08-23 2001-03-06 Mitsubishi Electric Corp 半導体装置
JP2002033453A (ja) * 2000-07-14 2002-01-31 Nec Corp 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP2002270767A (ja) * 2001-03-06 2002-09-20 Canon Inc 半導体集積回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260559A (ja) * 1989-03-31 1990-10-23 Seiko Epson Corp 半導体集積回路装置
JPH0322470A (ja) * 1989-06-19 1991-01-30 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH0555380A (ja) * 1991-08-22 1993-03-05 Toshiba Corp 半導体集積回路装置
JPH05299584A (ja) * 1992-02-21 1993-11-12 Toshiba Corp 薄膜容量素子及び半導体記憶装置
JPH10189873A (ja) * 1996-12-20 1998-07-21 Internatl Business Mach Corp <Ibm> 半導体集積回路
JPH11154733A (ja) * 1997-11-20 1999-06-08 Seiko Epson Corp 半導体集積装置
JP2001060664A (ja) * 1999-08-23 2001-03-06 Mitsubishi Electric Corp 半導体装置
JP2002033453A (ja) * 2000-07-14 2002-01-31 Nec Corp 半導体装置およびその製造方法ならびに薄膜コンデンサ
JP2002270767A (ja) * 2001-03-06 2002-09-20 Canon Inc 半導体集積回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260289A1 (en) * 2008-03-17 2011-10-27 Seisei Oyamada Semiconductor device and bypass capacitor module
US8299518B2 (en) * 2008-03-17 2012-10-30 Liquid Design Systems Inc. Semiconductor device and bypass capacitor module
JP2013033917A (ja) * 2011-07-05 2013-02-14 Denso Corp 半導体装置
JP2013131758A (ja) * 2011-12-21 2013-07-04 Power Integrations Inc 半導体装置
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US10199488B2 (en) 2011-12-21 2019-02-05 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP2021090035A (ja) * 2019-12-06 2021-06-10 アオイ電子株式会社 半導体装置の製造方法、半導体装置および半導体装置の中間体
JP7410700B2 (ja) 2019-12-06 2024-01-10 アオイ電子株式会社 半導体装置の製造方法、半導体装置および半導体装置の中間体

Also Published As

Publication number Publication date
JP5124839B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
US8299518B2 (en) Semiconductor device and bypass capacitor module
US7456447B2 (en) Semiconductor integrated circuit device
US7256456B2 (en) SOI substrate and semiconductor integrated circuit device
US8187930B2 (en) Structure and layout of a FET prime cell
JP5269017B2 (ja) 電力増幅器
JP5124839B2 (ja) 半導体装置
JP5079974B2 (ja) 半導体装置
JP2007157892A (ja) 半導体集積回路およびその製造方法
JP2004119709A (ja) 半導体集積回路
US7239005B2 (en) Semiconductor device with bypass capacitor
US20060102960A1 (en) Systems and methods for voltage distribution via epitaxial layers
US6646319B2 (en) Semiconductor device having isolating region for suppressing electrical noise
JP3834212B2 (ja) 半導体集積回路装置
JPH11135799A (ja) 半導体集積回路及びその製造方法
JP5339484B2 (ja) 半導体装置およびバイパスキャパシタモジュール
JP2000286391A (ja) レベルシフタ
JP5372578B2 (ja) 半導体装置
JP5401056B2 (ja) 半導体装置
WO2000035004A1 (en) Integrated circuit
KR100351452B1 (ko) 디커플링 커패시터 구조를 갖는 반도체소자
JP4787554B2 (ja) 入出力回路装置
US20060197127A1 (en) Semiconductor device
JP2004296880A (ja) Ｍｏｓ半導体装置
JPH04239763A (ja) 出力バッファ
JP2009266933A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111207

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5124839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees