JP5372578B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5372578B2 JP5372578B2 JP2009094877A JP2009094877A JP5372578B2 JP 5372578 B2 JP5372578 B2 JP 5372578B2 JP 2009094877 A JP2009094877 A JP 2009094877A JP 2009094877 A JP2009094877 A JP 2009094877A JP 5372578 B2 JP5372578 B2 JP 5372578B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- distance
- semiconductor device
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title description 52
- 239000012535 impurity Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
第2電力供給端子および第2グランド端子に接続しているデジタル回路と、
前記高周波回路の一部である第1トランジスタと、
前記デジタル回路の一部である第2トランジスタと、
前記第1トランジスタのソース又はドレインに接続する第1コンタクトと、
前記第2トランジスタのソース又はドレインに接続する第2コンタクトと、
を備え、
前記第1トランジスタのゲート電極である第1ゲート電極から前記第1コンタクトまでの距離aは、前記第2トランジスタのゲート電極である第2ゲート電極から前記第2コンタクトまでの距離bより大きい半導体装置が提供される。
(付記1)
第1電力供給端子および第1グランド端子に接続している高周波回路と、
第2電力供給端子および第2グランド端子に接続しているデジタル回路と、
前記高周波回路の一部である第1トランジスタと、
前記デジタル回路の一部である第2トランジスタと、
前記第1トランジスタのソース又はドレインに接続する第1コンタクトと、
前記第2トランジスタのソース又はドレインに接続する第2コンタクトと、
を備え、
前記第1トランジスタのゲート電極である第1ゲート電極から前記第1コンタクトまでの距離aは、前記第2トランジスタのゲート電極である第2ゲート電極から前記第2コンタクトまでの距離bより大きい半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記第1トランジスタと前記第2トランジスタは、ゲート絶縁膜の厚さが互いに等しい半導体装置。
(付記3)
付記1又は2に記載の半導体装置において、
前記第1トランジスタと前記第2トランジスタは、ソース及びドレインの不純物構造が互いに等しい半導体装置。
(付記4)
付記1〜3のいずれか一つに記載の半導体装置において、
前記第1トランジスタと前記第2トランジスタは、チャネルの不純物構造が互いに等しい半導体装置。
(付記5)
付記1〜4のいずれか一つに記載の半導体装置において、
前記第1コンタクトは、前記第1トランジスタのドレインに接続している半導体装置。
(付記6)
付記5に記載の半導体装置において、
前記第1トランジスタのソースに接続する第3コンタクトを備え、
前記第3コンタクトと前記第1ゲート電極の距離cは、前記距離aより小さい半導体装置。
(付記7)
付記5に記載の半導体装置において、
前記第1トランジスタのソースに接続する第3コンタクトを備え、
前記第3コンタクトと前記第1ゲート電極の距離cは、前記距離aに等しい半導体装置。
(付記8)
付記1〜7のいずれか一つに記載の半導体装置において、
前記第1トランジスタはマルチフィンガー構造を有している半導体装置。
(付記9)
付記1〜8のいずれか一つに記載の半導体装置において、
前記高周波回路を構成する全てのトランジスタそれぞれが前記第1トランジスタであり、距離aが距離bより大きい半導体装置。
20 素子分離膜
30 絶縁膜
100 高周波回路
102 ウェル
104 ウェル
110 インダクタ
120 第1トランジスタ
122 ゲート絶縁膜
124 第1ゲート電極
126 ドレイン
128 ソース
140 第1トランジスタ
142 ゲート絶縁膜
144 第1ゲート電極
146 ドレイン
148 ソース
150 拡散層
152 拡散層
162 第1コンタクト
164 第3コンタクト
166 第1コンタクト
168 第3コンタクト
182 配線
184 配線
200 デジタル回路
202 ウェル
204 ウェル
220 第2トランジスタ
222 ゲート絶縁膜
224 ゲート電極
226 ドレイン
228 ソース
240 第2トランジスタ
242 ゲート絶縁膜
244 第2ゲート電極
246 ドレイン
248 ソース
250 拡散層
252 拡散層
262 第2コンタクト
264 第2コンタクト
266 第2コンタクト
268 第2コンタクト
282 配線
284 配線
300 半導体装置
302 第1電力供給端子
304 第1グランド端子
306 第2電力供給端子
308 第2グランド端子
Claims (1)
- 第1電力供給端子および第1グランド端子に接続している高周波回路と、
第2電力供給端子および第2グランド端子に接続しているデジタル回路と、
前記高周波回路の一部である第1トランジスタと、
前記デジタル回路の一部である第2トランジスタと、
前記第1トランジスタのソース又はドレインに接続する第1コンタクトと、
前記第2トランジスタのソース又はドレインに接続する第2コンタクトと、
を備え、
前記第1トランジスタのゲート電極である第1ゲート電極から前記第1コンタクトまでの距離aは、前記第2トランジスタのゲート電極である第2ゲート電極から前記第2コンタクトまでの距離bより大きい半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094877A JP5372578B2 (ja) | 2009-04-09 | 2009-04-09 | 半導体装置 |
US12/756,699 US8217459B2 (en) | 2009-04-09 | 2010-04-08 | Semiconductor device |
US13/493,579 US8803237B2 (en) | 2009-04-09 | 2012-06-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094877A JP5372578B2 (ja) | 2009-04-09 | 2009-04-09 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010245432A JP2010245432A (ja) | 2010-10-28 |
JP2010245432A5 JP2010245432A5 (ja) | 2012-05-24 |
JP5372578B2 true JP5372578B2 (ja) | 2013-12-18 |
Family
ID=42933696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009094877A Active JP5372578B2 (ja) | 2009-04-09 | 2009-04-09 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8217459B2 (ja) |
JP (1) | JP5372578B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5372578B2 (ja) * | 2009-04-09 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2013110269A (ja) * | 2011-11-21 | 2013-06-06 | Samsung Electro-Mechanics Co Ltd | Cmos集積回路及び増幅回路 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772536A (en) * | 1967-09-20 | 1973-11-13 | Trw Inc | Digital cell for large scale integration |
JPS56125854A (en) * | 1980-03-10 | 1981-10-02 | Nec Corp | Integrated circuit |
JPS6114744A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体装置 |
US5298774A (en) * | 1990-01-11 | 1994-03-29 | Mitsubishi Denki Kabushiki Kaisha | Gate array system semiconductor integrated circuit device |
US5055716A (en) * | 1990-05-15 | 1991-10-08 | Siarc | Basic cell for bicmos gate array |
JP2619119B2 (ja) * | 1990-06-21 | 1997-06-11 | 株式会社東芝 | 半導体集積回路 |
US5175512A (en) * | 1992-02-28 | 1992-12-29 | Avasem Corporation | High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit |
US5557363A (en) * | 1993-03-16 | 1996-09-17 | Olympus Optical Co., Ltd. | CMOS-analog IC for controlling camera and camera system using the same |
JPH07235616A (ja) * | 1993-12-28 | 1995-09-05 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP3282375B2 (ja) * | 1994-05-25 | 2002-05-13 | 株式会社デンソー | 相補型絶縁ゲート電界効果トランジスタ |
JP3725911B2 (ja) * | 1994-06-02 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置 |
US5821769A (en) * | 1995-04-21 | 1998-10-13 | Nippon Telegraph And Telephone Corporation | Low voltage CMOS logic circuit with threshold voltage control |
JP3229809B2 (ja) | 1995-08-31 | 2001-11-19 | 三洋電機株式会社 | 半導体装置 |
US5990502A (en) * | 1995-12-29 | 1999-11-23 | Lsi Logic Corporation | High density gate array cell architecture with metallization routing tracks having a variable pitch |
JP4253052B2 (ja) * | 1997-04-08 | 2009-04-08 | 株式会社東芝 | 半導体装置 |
JP3993927B2 (ja) * | 1997-12-22 | 2007-10-17 | 沖電気工業株式会社 | 静電破壊保護回路 |
JP2000133725A (ja) * | 1998-10-26 | 2000-05-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
CA2266062C (en) * | 1999-03-31 | 2004-03-30 | Peter Gillingham | Dynamic content addressable memory cell |
JP2002214306A (ja) * | 2001-01-15 | 2002-07-31 | Hitachi Ltd | 半導体集積回路 |
JP2002228906A (ja) | 2001-02-01 | 2002-08-14 | Olympus Optical Co Ltd | 鏡枠装置 |
JP3983067B2 (ja) * | 2001-03-19 | 2007-09-26 | Necエレクトロニクス株式会社 | 半導体集積回路の静電保護回路 |
JP4031423B2 (ja) * | 2003-10-29 | 2008-01-09 | 株式会社東芝 | 半導体集積回路 |
JP2005167536A (ja) * | 2003-12-02 | 2005-06-23 | Renesas Technology Corp | 通信用半導体集積回路および無線通信システム |
JP4801323B2 (ja) | 2004-02-13 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4280672B2 (ja) * | 2004-05-07 | 2009-06-17 | 富士通株式会社 | 半導体集積回路 |
TW200618283A (en) | 2004-06-24 | 2006-06-01 | Koninkl Philips Electronics Nv | High frequency transistor layout for low source drain capacitance |
JP2006013061A (ja) * | 2004-06-24 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US20060071270A1 (en) | 2004-09-29 | 2006-04-06 | Shibib Muhammed A | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same |
WO2006131986A1 (ja) * | 2005-06-10 | 2006-12-14 | Fujitsu Limited | 半導体装置、半導体システム、および半導体装置の製造方法 |
JP2007036216A (ja) * | 2005-06-24 | 2007-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び無線通信システム |
JP4986459B2 (ja) * | 2006-01-24 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2008085117A (ja) | 2006-09-28 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2008252003A (ja) * | 2007-03-30 | 2008-10-16 | Mitsumi Electric Co Ltd | 半導体集積回路 |
JP5510862B2 (ja) * | 2009-03-10 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5375952B2 (ja) * | 2009-03-31 | 2013-12-25 | 日本電気株式会社 | 半導体装置 |
JP5372578B2 (ja) * | 2009-04-09 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2009
- 2009-04-09 JP JP2009094877A patent/JP5372578B2/ja active Active
-
2010
- 2010-04-08 US US12/756,699 patent/US8217459B2/en not_active Expired - Fee Related
-
2012
- 2012-06-11 US US13/493,579 patent/US8803237B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8217459B2 (en) | 2012-07-10 |
JP2010245432A (ja) | 2010-10-28 |
US20120248543A1 (en) | 2012-10-04 |
US20100258874A1 (en) | 2010-10-14 |
US8803237B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7456447B2 (en) | Semiconductor integrated circuit device | |
US20080157222A1 (en) | Rf integrated circuit device | |
US20070252217A1 (en) | Semiconductor device | |
JP5122212B2 (ja) | 半導体装置 | |
JP2008211215A (ja) | マルチフィンガートランジスタ | |
TW200427056A (en) | Electrostatic discharge device | |
JP2005045016A (ja) | 半導体集積回路 | |
JP2005072566A (ja) | 半導体装置 | |
CN109300891B (zh) | 静电保护元件以及半导体装置 | |
JP4426996B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4215482B2 (ja) | 静電保護回路及び半導体装置 | |
JP5372578B2 (ja) | 半導体装置 | |
US7239005B2 (en) | Semiconductor device with bypass capacitor | |
JP2007157892A (ja) | 半導体集積回路およびその製造方法 | |
JP2007019413A (ja) | 保護回路用半導体装置 | |
KR100823450B1 (ko) | 반도체 소자와 이의 제조 방법 | |
JP2004207602A (ja) | 半導体装置およびその製造方法 | |
KR101743864B1 (ko) | 수직형 씨모스 인버터 소자 | |
JP5401056B2 (ja) | 半導体装置 | |
JP2008108799A (ja) | 半導体装置 | |
US7317238B2 (en) | Intrinsic decoupling capacitor | |
JP2006173647A (ja) | 半導体集積回路 | |
JP2009038100A (ja) | 半導体装置 | |
JP5293696B2 (ja) | 半導体装置 | |
JP2004119767A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5372578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |