JP2009171173A - デジタル・アナログ変換器 - Google Patents
デジタル・アナログ変換器 Download PDFInfo
- Publication number
- JP2009171173A JP2009171173A JP2008006463A JP2008006463A JP2009171173A JP 2009171173 A JP2009171173 A JP 2009171173A JP 2008006463 A JP2008006463 A JP 2008006463A JP 2008006463 A JP2008006463 A JP 2008006463A JP 2009171173 A JP2009171173 A JP 2009171173A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current cell
- mos
- current cells
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】同一形状のMOSトランジスタをマトリクス状に配置し、内側のMOSトランジスタを定電流セルUとして用い、周囲に配置されたMOSトランジスタをダミートランジスタD及びMOS容量Cとして用いるときに、ダミートランジスタDのゲート電極、ソース電極及びドレイン電極を、定電流セルUのゲート電極と同じメタル配線に接続する。これにより、定電流セルUのゲート電極がダミートランジスタDで構成されるダイオードを介して基板やウエル等に接続され、プラズマエッチング等でメタル配線に生じた電荷はこのダイオードを介して基板等に放電される。
【選択図】図1
Description
電流セル型のDACは、バイアス電圧生成部1から与えられるバイアス電圧VBに応じて一定電流を流す複数の定電流セルをマトリクス状に配置した定電流セル群2と、これらの定電流セルから出力される電流を差動的に切り換えて出力する複数のスイッチを有するスイッチ群3と、入力されるデジタル信号DSに従ってこのスイッチ群3の各スイッチを制御するスイッチ制御部4と、このスイッチ群3から出力される電流をアナログ電圧AVに変換する電流電圧変換部5とで構成されている。
即ち、定電流セル群2の各定電流セルUのゲート電極は、製造工程において基板やウエル等から絶縁された状態に置かれる。このような状態でゲート電極にコンタクトを介してメタル配線M1等が接続され、更に、プラズマエッチング等の処理が施されると、注入された電荷がメタル配線M1等で集められ、定電流セルUのゲート電極に印加されるというアンテナ効果が生ずる。アンテナ効果は、アンテナ比(=ゲート領域に接続されるメタル配線の面積/ゲート領域の面積)に比例して大きくなり、このアンテナ効果によるゲート絶縁膜の劣化が大きくなる。アンテナ比は、定電流セルUの配置位置によって異なるため、これらの定電流セルUのゲート絶縁膜の劣化状態は均一ではなくなる。このため、定電流セルU毎に閾値電圧やドレイン電流の大きさが異なってしまい、各定電流セルUから均一な一定電流を得ることが困難になるという問題があった。
定電流セル群2Aの定電流セルU、MOS容量C、及びダミートランジスタDは、すべて同一形状のMOSトランジスタで構成され、図5(a)に示すように、マトリクス状に配置される。この図5(a)では、左側の2列にMOS容量Cが配置され、その右側には定電流セルUとダミートランジスタDが配置されている。定電流セルUはマトリクスの内側に配置され、その周囲にダミートランジスタDが配置されている。
定電流セル群2Bの定電流セルUとダミートランジスタCDは、すべて同一形状のMOSトランジスタで構成され、図7(a)に示すように、マトリクス状に配置される。定電流セルUはマトリクスの内側に配置され、その周囲にダミートランジスタCDが配置されている。
(a) 実施例1では、マトリクス状に配置された定電流セル群2Aの2列のMOSトランジスタをMOS容量Cとして使用しているが、MOS容量Cとして使用するMOSトランジスタの数は、これに限定されない。定電流セルUのゲート電圧が変動しない程度の容量が得られれば良い。
(b) 基板SUBやウエルWELL等の導電型は、例示したものに限定されない。
(c) DACを構成するスイッチ群3等の構成は、例示したものに限定されない。
(d) 実施例1では、従来のダミートランジスタにアンテナ効果抑制用のダイオードとなるような配線を施しているが、この従来のダミートランジスタとは別に、アンテナ効果抑制用のダイオードを設けても良い。
(e) 実施例1では、すべてのダミートランジスタDにアンテナ効果抑制用のダイオードとなるような配線を施しているが、すべてのダミートランジスタDにダイオード配線を行う必要は無い。一部のダミートランジスタDにダイオード配線を行うようにしても、アンテナ効果の抑制を行うことができる。
2A,2B 定電流セル群
3 スイッチ群
4 スイッチ制御部
5 電流電圧変換部
C MOS容量
D ダミートランジスタ
U 定電流セル
SW スイッチ
M1,M2 メタル配線
Claims (2)
- 同一の一定電流を流す複数の定電流セルを有する定電流セル群と、前記定電流セル毎に設けられて制御信号に従って対応する定電流セルに流れる電流を第1または第2のノードに流す複数のスイッチを有するスイッチ群と、入力されるデジタル信号を解読して前記制御信号を生成するスイッチ制御部と、前記第1及び第2のノードに流れる電流をアナログ電圧に変換して出力する電流電圧変換部とを備えたデジタル・アナログ変換器において、
前記定電流セル群は、
マトリクス状に配置された同一形状のMOSトランジスタによる前記定電流セルに加えて、該定電流セルの周囲に配置された該定電流セルと同一形状のMOSトランジスタによる複数のダミートランジスタと、該ダミートランジスタの内の一部のダミートランジスタに隣接して配置された該定電流セルと同一形状のMOSトランジスタによる複数のMOS容量を有し、
前記各定電流セルは、ゲート電極が共通のバイアス電圧が与えられる第1配線層に、ソース電極が共通の電源電圧が供給される第2配線層に、ドレイン電極が対応する前記スイッチにそれぞれ接続され、
前記ダミートランジスタの内の一部または全部は、ゲート電極とソース電極とドレイン電極がすべて前記第1配線層に接続され、
前記MOS容量は、ゲート電極が前記第1配線層に、ソース電極とドレイン電極が前記第2配線層に接続された、
ことを特徴とするデジタル・アナログ変換器。 - 同一の一定電流を流す複数の定電流セルを有する定電流セル群と、前記定電流セル毎に設けられて制御信号に従って対応する定電流セルに流れる電流を第1または第2のノードに流す複数のスイッチを有するスイッチ群と、入力されるデジタル信号を解読して前記制御信号を生成するスイッチ制御部と、前記第1及び第2のノードに流れる電流をアナログ電圧に変換して出力する電流電圧変換部とを備えたデジタル・アナログ変換器において、
前記定電流セル群は、
マトリクス状に配置された同一形状のMOSトランジスタによる前記定電流セルに加えて、該定電流セルの周囲に配置された該定電流セルと同一形状のMOSトランジスタによる複数のダミートランジスタを有し、
前記各定電流セルは、ゲート電極が共通のバイアス電圧が与えられる第1配線層に、ソース電極が共通の電源電圧が供給される第2配線層に、ドレイン電極が対応する前記スイッチにそれぞれ接続され、
前記ダミートランジスタは、ソース電極とドレイン電極が前記第1配線層に、ゲート電極が前記第2配線層にそれぞれ接続された、
ことを特徴とするデジタル・アナログ変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006463A JP4570662B2 (ja) | 2008-01-16 | 2008-01-16 | デジタル・アナログ変換器 |
US12/352,893 US7791514B2 (en) | 2008-01-16 | 2009-01-13 | Digital-to-analog converter having constant current cells producing even constant currents |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006463A JP4570662B2 (ja) | 2008-01-16 | 2008-01-16 | デジタル・アナログ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009171173A true JP2009171173A (ja) | 2009-07-30 |
JP4570662B2 JP4570662B2 (ja) | 2010-10-27 |
Family
ID=40850156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006463A Expired - Fee Related JP4570662B2 (ja) | 2008-01-16 | 2008-01-16 | デジタル・アナログ変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7791514B2 (ja) |
JP (1) | JP4570662B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101330084B1 (ko) | 2007-07-18 | 2013-11-18 | 삼성전자주식회사 | 반도체 장치의 테스트 구조물, 그 형성 방법, 반도체 장치및 이의 제조 방법 |
KR20180082180A (ko) * | 2017-01-10 | 2018-07-18 | 서강대학교산학협력단 | 부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014078909A (ja) * | 2012-10-12 | 2014-05-01 | Sony Corp | D/a変換回路 |
US9350372B2 (en) * | 2012-12-06 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company Limited | Arrangement for digital-to-analog converter |
US20140159157A1 (en) * | 2012-12-07 | 2014-06-12 | Altera Corporation | Antenna diode circuitry and method of manufacture |
US9490249B2 (en) | 2014-04-30 | 2016-11-08 | Macronix International Co., Ltd. | Antenna effect discharge circuit and manufacturing method |
JP6521219B2 (ja) * | 2015-01-19 | 2019-05-29 | セイコーエプソン株式会社 | D/a変換回路、発振器、電子機器及び移動体 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181284A (ja) * | 1994-09-13 | 1996-07-12 | Hewlett Packard Co <Hp> | 保護素子およびその製造方法 |
JPH09199606A (ja) * | 1996-01-12 | 1997-07-31 | Sony Corp | マスタスライス方式の半導体装置 |
JPH11186508A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Electric Corp | 半導体集積回路及びその製造方法 |
JPH11204767A (ja) * | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置 |
WO1999067884A1 (fr) * | 1998-06-25 | 1999-12-29 | Seiko Epson Corporation | Circuit de generation de courant constant, circuit de conversion numerique-analogique et processeur d'image |
JP2001223275A (ja) * | 2000-02-09 | 2001-08-17 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11239059A (ja) | 1998-02-20 | 1999-08-31 | Hitachi Ltd | ディジタル・アナログ変換器 |
EP1006568A1 (en) * | 1998-12-02 | 2000-06-07 | STMicroelectronics S.r.l. | Enhancing protection of dielectrics from plasma induced damages |
US6292927B1 (en) * | 1998-12-07 | 2001-09-18 | Artisan Components, Inc. | Reduction of process antenna effects in integrated circuits |
US6295012B1 (en) * | 1999-08-25 | 2001-09-25 | Broadcom Corporation | CMOS DAC with high impedance differential current drivers |
JP2003100899A (ja) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US7262468B2 (en) * | 2001-12-28 | 2007-08-28 | Texas Instruments Incorporated | Method and system for reducing charge damage in silicon-on-insulator technology |
US7196369B2 (en) * | 2002-07-15 | 2007-03-27 | Macronix International Co., Ltd. | Plasma damage protection circuit for a semiconductor device |
JP2005142363A (ja) * | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体集積回路 |
US7843673B2 (en) * | 2007-09-25 | 2010-11-30 | Chartered Semiconductor Manufacturing, Ltd. | Antenna diodes with electrical overstress (EOS) protection |
-
2008
- 2008-01-16 JP JP2008006463A patent/JP4570662B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-13 US US12/352,893 patent/US7791514B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181284A (ja) * | 1994-09-13 | 1996-07-12 | Hewlett Packard Co <Hp> | 保護素子およびその製造方法 |
JPH09199606A (ja) * | 1996-01-12 | 1997-07-31 | Sony Corp | マスタスライス方式の半導体装置 |
JPH11186508A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Electric Corp | 半導体集積回路及びその製造方法 |
JPH11204767A (ja) * | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置 |
WO1999067884A1 (fr) * | 1998-06-25 | 1999-12-29 | Seiko Epson Corporation | Circuit de generation de courant constant, circuit de conversion numerique-analogique et processeur d'image |
JP2001223275A (ja) * | 2000-02-09 | 2001-08-17 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101330084B1 (ko) | 2007-07-18 | 2013-11-18 | 삼성전자주식회사 | 반도체 장치의 테스트 구조물, 그 형성 방법, 반도체 장치및 이의 제조 방법 |
KR20180082180A (ko) * | 2017-01-10 | 2018-07-18 | 서강대학교산학협력단 | 부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터 |
KR101905044B1 (ko) | 2017-01-10 | 2018-10-05 | 서강대학교산학협력단 | 부분 소자 정합 기법 기반의 전류 구동 디지털 아날로그 컨버터 |
Also Published As
Publication number | Publication date |
---|---|
US20090179784A1 (en) | 2009-07-16 |
JP4570662B2 (ja) | 2010-10-27 |
US7791514B2 (en) | 2010-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4570662B2 (ja) | デジタル・アナログ変換器 | |
JP2008226998A (ja) | 半導体集積回路 | |
US7825843B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
US9349727B2 (en) | Semiconductor device | |
JP6407900B2 (ja) | 半導体集積回路 | |
JP2018190760A (ja) | 半導体装置 | |
JP2010278450A (ja) | アナログディジタル変換器 | |
JP2008182536A (ja) | A/d変換器 | |
JP2008091547A (ja) | 半導体装置 | |
JP2822781B2 (ja) | マスタスライス方式半導体集積回路装置 | |
KR20020036740A (ko) | 반도체 집적 회로 장치 | |
JP4927494B2 (ja) | アナログディジタル変換器、およびアナログディジタル変換器の設計方法 | |
JP2012109535A (ja) | 抵抗素子及び反転バッファ回路 | |
JP5193635B2 (ja) | 半導体装置 | |
CN111627906B (zh) | 半导体器件及其形成方法 | |
JP2006313814A (ja) | 半導体装置 | |
JP6510120B2 (ja) | 半導体集積回路 | |
US12003250B2 (en) | Digital-to-analog converter including current cell array | |
US20220399900A1 (en) | Digital-to-analog converter including current cell array | |
JPWO2013018589A1 (ja) | 半導体集積回路装置 | |
US8829970B2 (en) | Standard cell circuit, semiconductor integrated circuit, and semiconductor integrated circuit device | |
JP2013219266A (ja) | 半導体集積回路 | |
Cui et al. | A sequential triggering technique in cascaded current source for low power 12‐b D/A converter | |
JPH1078826A (ja) | 定電圧回路 | |
JP6188134B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100810 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |