JP4570662B2

JP4570662B2 - デジタル・アナログ変換器

Info

Publication number: JP4570662B2
Application number: JP2008006463A
Authority: JP
Inventors: 勝義八木
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-01-16
Filing date: 2008-01-16
Publication date: 2010-10-27
Anticipated expiration: 2028-01-16
Also published as: US7791514B2; JP2009171173A; US20090179784A1

Description

本発明は、電流セル型のデジタル・アナログ変換器（以下、「ＤＡＣ」という）、特にデジタル信号に応じて同一の一定電流を流すための定電流セル群の構成に関するものである。

図２は、一般的な電流セル型のＤＡＣの構成図である。
電流セル型のＤＡＣは、バイアス電圧生成部１から与えられるバイアス電圧ＶＢに応じて一定電流を流す複数の定電流セルをマトリクス状に配置した定電流セル群２と、これらの定電流セルから出力される電流を差動的に切り換えて出力する複数のスイッチを有するスイッチ群３と、入力されるデジタル信号ＤＳに従ってこのスイッチ群３の各スイッチを制御するスイッチ制御部４と、このスイッチ群３から出力される電流をアナログ電圧ＡＶに変換する電流電圧変換部５とで構成されている。

図３は、このような電流セル型のＤＡＣにおける従来の定電流セル群とスイッチ群の一例を示す回路図であり、図４は、この図３の定電流セル群のレイアウト図である。

定電流セル群２は、図３に示すように、複数の定電流セルＵと、ＭＯＳ容量Ｃと、ダミートランジスタＤとで構成されている。定電流セルＵは、ソース電極が電源電圧ＶＤＤに接続され、ゲート電極に共通のバイアス電圧ＶＢが与えられ、ドレイン電極からこのバイアス電圧ＶＢに応じた一定電流を出力するＭＯＳトランジスタである。ＭＯＳ容量Ｃは、ソース電極とドレイン電極が電源電圧ＶＤＤに接続され、ゲート電極が定電流セルＵのゲートに接続されたＭＯＳトランジスタで、このＭＯＳトランジスタのゲート容量を定電流セルＵのゲート電極と電源電圧ＶＤＤの間に付加することにより、定電流セルＵのゲート電位の変動を抑制するものである。また、ダミートランジスタＤは、後述するように定電流セルＵの周囲に配置された未使用状態のＭＯＳトランジスタである。

スイッチ群３は、定電流セル群２の各定電流セルＵに対応する複数のスイッチＳＷで構成され、各スイッチＳＷは、スイッチ制御部４から個別に与えられる制御信号ＣＯＮによって相補的にオン・オフ制御される第１及び第２のＭＯＳトランジスタで構成されている。各スイッチＳＷのＭＯＳトランジスタのソース電極は、対応する定電流セルＵのドレイン電極に接続されている。また、各スイッチＳＷの第１及び第２のＭＯＳトランジスタのドレイン電極はそれぞれノードＮ１，Ｎ２に共通接続されている。そして、各スイッチＳＷの第１のＭＯＳトランジスタに流れる電流の合計がノードＮ１から、第２のＭＯＳトランジスタに流れる電流の合計がノードＮ２から、それぞれ電流電圧変換部５に与えられるようになっている。

定電流セル群２の定電流セルＵ、ＭＯＳ容量Ｃ、及びダミートランジスタＤは、すべて同一形状のＭＯＳトランジスタで、図４（ａ）に示すように、マトリクス状に配置される。この図４（ａ）では、左側の２列にＭＯＳ容量Ｃが配置され、その右側には定電流セルＵとダミートランジスタＤが配置されている。定電流セルＵはマトリクスの内側に配置され、その周囲にダミートランジスタＤが配置されている。

ダミートランジスタＤは、その内側に配置される定電流セルＵの特性を均一にするためのものである。即ち、マトリクス状に配置された同一形状のＭＯＳトランジスタでは、製造工程における原料ガス等の拡散濃度や温度分布の僅かな相違により、パターンが密な内側のＭＯＳトランジスタと、パターンが疎な周辺部のＭＯＳトランジスタとでは、形成されるゲートサイズ等が微妙に異なり、その特性に差が生じる。このため、周辺部のＭＯＳトランジスタをダミートランジスタＤとして未使用状態で残し、マトリクスの内側に配置されたＭＯＳトランジスタを定電流セルＵとして用いることにより、均一な一定電流を得るようにしている。

図４（ｂ）は、図４（ａ）中のＡ部の拡大図で、定電流セルＵ、ＭＯＳ容量Ｃ、及びダミートランジスタＤの各電極の接続状態を示している。

定電流セルＵのゲート電極は共通のバイアス電圧ＶＢが与えられるメタル配線Ｍ１にコンタクトを介して接続され、ソース電極はコンタクトを介して電源電圧ＶＤＤに接続され、ドレイン電極はコンタクトを介してスイッチ群の対応するスイッチＳＷに接続されている（なお、電源電圧ＶＤＤ及びスイッチＳＷへの配線は図示していない）。

ＭＯＳ容量Ｃのゲート電極はコンタクトを介してメタル配線Ｍ１に接続され、ソース電極とドレイン電極はコンタクトを介して電源電圧ＶＤＤに接続されている。なお、ダミートランジスタＤのソース、ゲート及びドレインの各電極に対する電気的な接続は行われていない。

このような電流セル型のＤＡＣでは、定電流セル群２の各定電流セルＵによって一定で均一な電流が生成され、スイッチ群３の対応するスイッチＳＷに与えられる。スイッチ群３の各スイッチＳＷは、デジタル信号ＤＳに従ってスイッチ制御部４から出力される制御信号ＣＯＮによって、第１または第２のＭＯＳトランジスタの内の一方がオンとなる。従って、各スイッチＳＷには、制御信号ＣＯＮに拘らず常に定電流セルＵからの一定電流が流れる。各スイッチＳＷの第１及び第２のＭＯＳトランジスタに流れる電流はそれぞれノードＮ１，Ｎ２で加算されて電流電圧変換部５に出力される。

スイッチＳＷの総数がｍ個で、その内のｎ個のスイッチＳＷで第１のＭＯＳトランジスタがオンとなっていれば、スイッチ群３の第１のＭＯＳトランジスタからノードＮ１に流れる電流の合計は、定電流セルＵに流れる一定電流のｎ倍となる。また、スイッチ群３の第２のＭＯＳトランジスタからノードＮ２に流れる電流の合計は、定電流セルに流れる一定電流の（ｍ−ｎ）倍となる。スイッチ群３のノードＮ１，Ｎ２から出力される電流は、電流電圧変換部５によってアナログ電圧ＡＶに変換されて出力される。

この電流セル型のＤＡＣは、マトリクス状に配置されたＭＯＳトランジスタの内、周辺部のＭＯＳトランジスタを未使用状態のダミートランジスタとして残し、内側のＭＯＳトランジスタを定電流セルＵとして使用すると共に、同一形状のＭＯＳトランジスタのソースとドレインを電源電圧ＶＤＤに接続し、ゲートを定電流セルＵのゲートに接続してＭＯＳ容量Ｃとして使用している。これにより、バイアス電圧ＶＢが安定し、各定電流セルＵから均一で安定した一定電流を出力することができ、高精度のアナログ電圧ＡＶを得ることができる。

特開平１1−２３９０５９号公報

しかしながら、前記電流セル型ＤＡＣの定電流セル群２では、次のような課題が有った。
即ち、定電流セル群２の各定電流セルＵのゲート電極は、製造工程において基板やウエル等から絶縁された状態に置かれる。このような状態でゲート電極にコンタクトを介してメタル配線Ｍ１等が接続され、更に、プラズマエッチング等の処理が施されると、注入された電荷がメタル配線Ｍ１等で集められ、定電流セルＵのゲート電極に印加されるというアンテナ効果が生ずる。アンテナ効果は、アンテナ比（＝ゲート領域に接続されるメタル配線の面積／ゲート領域の面積）に比例して大きくなり、このアンテナ効果によるゲート絶縁膜の劣化が大きくなる。アンテナ比は、定電流セルＵの配置位置によって異なるため、これらの定電流セルＵのゲート絶縁膜の劣化状態は均一ではなくなる。このため、定電流セルＵ毎に閾値電圧やドレイン電流の大きさが異なってしまい、各定電流セルＵから均一な一定電流を得ることが困難になるという問題があった。

本発明は、製造時におけるアンテナ効果を抑制し、均一な一定電流を得ることができる定電流セルを有するＤＡＣを提供することを目的としている。

本発明の内の第１の発明のＤＡＣは、基板（即ち、基板自体やその中のウエル等）上に形成され、複数の同一の一定電流を供給する定電流セル群と、前記複数の同一の一定電流にそれぞれ対応する複数の制御信号に従って前記一定電流を第１のノード側または第２のノード側にそれぞれ切り替えて流す複数のスイッチを有し、前記第１のノード側に切り替えられた前記一定電流を加算して前記第１のノードへ流すと共に、前記第２のノード側に切り替えられた前記一定電流を加算して前記第２のノードへ流すスイッチ群と、入力されるデジタル信号を解読して前記複数の制御信号を生成するスイッチ制御部と、前記第１及び第２のノードに流れる前記電流をアナログ電圧に変換して出力する電流電圧変換部とを備え、定電流セル群を次のように構成している。

即ち、前記定電流セル群は、共通のバイアス電圧が与えられる第１配線層に接続されたゲート電極、共通の電源電圧が供給される第２配線層に接続されたソース電極、及び前記スイッチに接続されたドレイン電極をそれぞれ有し、マトリクス状に配置されて前記同一の一定電流をそれぞれ流す同一形状のＭＯＳトランジスタからなる複数の定電流セルと、前記複数の定電流セルの周囲に配置され、前記第１配線層にそれぞれ接続されたゲート電極、ソース電極及びドレイン電極をそれぞれ有し、前記定電流セルと同一形状のＭＯＳトランジスタからなる複数のダミートランジスタと、前記複数のダミートランジスタに隣接して配置され、前記第１配線層に接続されたゲート電極と前記第２配線層にそれぞれ接続されたソース電極及びドレイン電極とをそれぞれ有し、前記定電流セルと同一形状のＭＯＳトランジスタからなる複数のＭＯＳ容量とを備えている。

第２の発明のＤＡＣでは、前記定電流セル群を次のように構成している。即ち、前記定電流セル群は、共通のバイアス電圧が与えられる第１配線層に接続されたゲート電極、共通の電源電圧が供給される第２配線層に接続されたソース電極、及び前記スイッチに接続されたドレイン電極をそれぞれ有し、マトリクス状に配置されて前記同一の一定電流をそれぞれ流す同一形状のＭＯＳトランジスタからなる複数の定電流セルと、前記複数の定電流セルの周囲に配置され、前記第１配線層にそれぞれ接続されたソース電極及びドレイン電極と前記第２配線層に接続されたゲート電極とをそれぞれ有し、前記定電流セルと同一形状のＭＯＳトランジスタからなる複数のダミートランジスタとを備えている。

本発明の内の第１の発明によれば、定電流セル群において、マトリクス状に配置されたＭＯＳトランジスタの内、周辺部のＭＯＳトランジスタをアンテナ効果抑制用のダミートランジスタとして配線を行い、内側のＭＯＳトランジスタを定電流セルとして使用すると共に、同一形状のＭＯＳトランジスタを定電流セルのゲート電極に接続するＭＯＳ容量として使用している。これにより、各定電流セルの特性が均一となってバイアス電圧が安定するという効果に加えて、製造工程中のアンテナ効果による定電流セルのゲート絶縁膜のダメージが抑制されるので、更に均一で安定した一定電流を出力することが可能になる。従って、このような定電流セル群を使用することにより、更に高精度のアナログ電圧が得られるＤＡＣを実現できる。

第２の発明によれば、定電流セル群において、ＭＯＳトランジスタをマトリクス状に配置し、その内側のＭＯＳトランジスタを定電流セルとして使用すると共に、周囲のＭＯＳトランジスタをＭＯＳ容量と製造工程におけるアンテナ効果抑制用のダイオードとして使用するように配線を行っている。これにより、第１の発明においてダミートランジスタとは別に設けていたＭＯＳ容量が不要となるので、第１の発明と同様の効果に加えて、レイアウト面積を削減することができる。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示す定電流セル群とスイッチ群の構成図である。なお、この定電流セル群２Ａとスイッチ群３は、図２の一般的な電流セル型のＤＡＣの定電流セル群２とスイッチ群３として用いるものである。

定電流セル群２Ａは、図１に示すように、複数の定電流セルＵと、ＭＯＳ容量Ｃと、ダミートランジスタＤで構成されている。定電流セルＵは、ソース電極が電源電圧ＶＤＤに接続され、ゲート電極に共通のバイアス電圧ＶＢが与えられ、ドレイン電極からこのバイアス電圧ＶＢに応じた一定電流を出力するＭＯＳトランジスタである。

ＭＯＳ容量Ｃは、ソース電極とドレイン電極が電源電圧ＶＤＤに接続され、ゲート電極が定電流セルＵのゲートに共通接続されたＭＯＳトランジスタで、このＭＯＳトランジスタのゲート容量を定電流セルＵのゲート電極と電源電圧ＶＤＤの間に付加することにより、定電流セルＵのゲート電位の変動を抑制するものである。

また、ダミートランジスタＤは、定電流セルＵの周囲に配置されたＭＯＳトランジスタで、定電流動作に直接の関係は無いが、ゲート、ソース及びドレインの各電極が、共に定電流セルＵのゲート電極に接続され、保護用のダイオードとして機能するようになっている。

スイッチ群３は、図３中のものと同様で、定電流セル群２Ａの各定電流セルＵに対応する複数のスイッチＳＷで構成され、各スイッチＳＷは、図２中のスイッチ制御部４から個別に与えられる制御信号ＣＯＮによって相補的にオン・オフ制御される第１及び第２のＭＯＳトランジスタで構成されている。各スイッチＳＷのＭＯＳトランジスタのソース電極は、対応する定電流セルＵのドレイン電極に接続されている。また、各スイッチＳＷの第１及び第２のＭＯＳトランジスタのドレイン電極はそれぞれノードＮ１，Ｎ２に共通接続されている。そして、各スイッチＳＷの第１のＭＯＳトランジスタに流れる電流の合計がノードＮ１から、第２のＭＯＳトランジスタに流れる電流の合計がノードＮ２から、それぞれ図２中の電流電圧変換部５に与えられるようになっている。

図５は、図１中の定電流セル群の構成を示す説明図である。
定電流セル群２Ａの定電流セルＵ、ＭＯＳ容量Ｃ、及びダミートランジスタＤは、すべて同一形状のＭＯＳトランジスタで構成され、図５（ａ）に示すように、マトリクス状に配置される。この図５（ａ）では、左側の２列にＭＯＳ容量Ｃが配置され、その右側には定電流セルＵとダミートランジスタＤが配置されている。定電流セルＵはマトリクスの内側に配置され、その周囲にダミートランジスタＤが配置されている。

ダミートランジスタＤは、その内側に配置される定電流セルＵの特性を均一にするためのものである。即ち、マトリクス状に配置された同一形状のＭＯＳトランジスタでは、製造工程における原料ガス等の拡散濃度や温度分布の僅かな相違により、パターンが密な内側のＭＯＳトランジスタと、パターンが疎な周辺部のＭＯＳトランジスタとでは、形成されるゲートサイズ等が微妙に異なり、その特性に差が生じる。このため、周辺部のＭＯＳトランジスタをダミートランジスタＤとして配置し、マトリクスの内側に配置されたＭＯＳトランジスタを定電流セルＵとして用いることにより、均一な一定電流を得るようにしている。

図５（ｂ）は、図５（ａ）中のＢ部の拡大図で、定電流セルＵ、ＭＯＳ容量Ｃ、及びダミートランジスタＤの各電極の接続状態を示している。また、図５（ｃ）は、図５（ｂ）中のＸ−Ｘ線に沿う部分の断面図であり、図５（ｄ）は、Ｙ−Ｙ線に沿う部分の断面図である。

定電流セルＵのゲート電極ｇは共通のバイアス電圧ＶＢが与えられるメタル配線Ｍ１にコンタクトを介して接続され、ソース電極ｓはコンタクトを介して電源電圧ＶＤＤに接続され、ドレイン電極ｄはコンタクトを介してスイッチ群の対応するスイッチＳＷに接続されている（なお、スイッチＳＷへの配線は図示していない）。また、ＭＯＳ容量Ｃのゲート電極ｇはコンタクトを介してメタル配線Ｍ１に接続され、ソース電極ｓとドレイン電極ｄはコンタクトを介してメタル配線Ｍ２（電源電圧ＶＤＤ）に接続されている。

一方、ダミートランジスタＤのソース電極ｓ、ゲート電極ｇ及びドレイン電極ｄは、コンタクトを介してメタル配線Ｍ１に接続されている。これにより、ダミートランジスタＤは、それぞれ基板ＳＵＢ（または、ウエルＷＥＬＬ）に形成された例えばｐ型のソース拡散層及びドレイン拡散層と、ｎ型の基板ＳＵＢ（または、ウエルＷＥＬＬ）との間のＰＮ接合によるダイオードとなる。

この定電流セル群２Ａの製造工程では、マトリクス状に配置された複数のＭＯＳトランジスタが形成され、更にメタル配線Ｍ１が形成され、このメタル配線Ｍ１にコンタクトを介して定電流セルＵ及びＭＯＳ容量Ｃのゲート電極と、ダミートランジスタＤのドレイン電極、ソース電極及びゲート電極が接続される。この時点で、定電流セルＵのゲート電極は、メタル配線Ｍ１によってダミートランジスタＤのドレイン電極とソース電極に接続され、更に、このダミートランジスタＤによるダイオードを介して基板ＳＵＢ（または、ウエルＷＥＬＬ）に接続される。

その後の製造工程において、プラズマエッチング等の処理が施されると、メタル配線Ｍ１によるアンテナで集められた電荷は、ダイオードとして動作するダミートランジスタＤによって基板等に放電される。従って、定電流セルＵのゲート電極に電荷が集中することがなくなり、アンテナ効果によるゲート絶縁膜の劣化を抑制することができる。これにより、製造時におけるアンテナ効果が抑制され、均一な一定電流を得ることができる定電流セル群２Ａを形成することができる。

このような定電流セル群２Ａを備えた電流セル型のＤＡＣのデジタル・アナログ変換動作は従来と同様である。即ち、定電流セル群２Ａの各定電流セルＵによって一定で均一な電流が生成され、スイッチ群３の対応するスイッチＳＷに与えられる。スイッチ群３の各スイッチＳＷは、デジタル信号ＤＳに従ってスイッチ制御部４から出力される制御信号ＣＯＮによって、第１または第２のＭＯＳトランジスタの内の一方がオンとなる。従って、各スイッチＳＷには、制御信号ＣＯＮに拘らず常に定電流セルＵからの一定電流が流れる。各スイッチＳＷの第１及び第２のＭＯＳトランジスタに流れる電流はそれぞれノードＮ１，Ｎ２で加算されて電流電圧変換部５に出力される。

スイッチＳＷの総数がｍ個で、その内のｎ個のスイッチＳＷで第１のＭＯＳトランジスタがオンとなっていれば、スイッチ群３の第１のＭＯＳトランジスタからノードＮ１に流れる電流の合計は、定電流セルＵに流れる一定電流のｎ倍となる。また、スイッチ群３の第２のＭＯＳトランジスタからノードＮ２に流れる電流の合計は、定電流セルに流れる一定電流の（ｍ−ｎ）倍となる。そして、スイッチ群３のノードＮ１，Ｎ２から出力される電流は、電流電圧変換部５によってアナログ電圧ＡＶに変換されて出力される。

以上のように、この実施例１の定電流セル群２Ａは、マトリクス状に配置されたＭＯＳトランジスタの内、周辺部のＭＯＳトランジスタをアンテナ効果抑制用のダミートランジスタＤとして配線を行い、内側のＭＯＳトランジスタを定電流セルＵとして使用すると共に、同一形状のＭＯＳトランジスタを定電流セルＵのゲートに接続するＭＯＳ容量Ｃとして使用している。これにより、各定電流セルＵの特性が均一となりバイアス電圧ＶＢが安定するという従来の利点に加えて、製造工程中のアンテナ効果による定電流セルＵのゲート絶縁膜のダメージが抑制されるので、更に均一で安定した一定電流を出力することが可能になる。従って、このような定電流セル群２Ａを使用することにより、更に高精度のアナログ電圧ＡＶが得られるＤＡＣを提供することができるという利点がある。

図６は、本発明の実施例２を示す定電流セル群とスイッチ群の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。なお、この定電流セル群２Ｂとスイッチ群３は、図２の一般的な電流セル型のＤＡＣの定電流セル群２とスイッチ群３として用いるものである。

定電流セル群２Ｂは、図６に示すように、図１中の定電流セルＵと同じ複数の定電流セルＵと、図１中のＭＯＳ容量ＣとダミートランジスタＤの両方の機能を兼ねるダミートランジスタＣＤとで構成されている。

ダミートランジスタＣＤは、図１中のダミートランジスタＤと同様に、定電流セルＵの周囲に配置されたＭＯＳトランジスタで、定電流セルＵのゲート電極と電源電圧ＶＤＤの間にＭＯＳ容量として付加することにより、動作時にこの定電流セルＵのゲート電位の変動を抑制すると共に、製造工程において定電流セルＵのゲート電極の保護用ダイオードとして機能するものである。即ち、ダミートランジスタＣＤのゲート電極は電源電圧ＶＤＤに接続され、ソース電極とドレイン電極は定電流セルＵのゲート電極に接続されている。

図７は、図６中の定電流セル群の構成を示す説明図である。
定電流セル群２Ｂの定電流セルＵとダミートランジスタＣＤは、すべて同一形状のＭＯＳトランジスタで構成され、図７（ａ）に示すように、マトリクス状に配置される。定電流セルＵはマトリクスの内側に配置され、その周囲にダミートランジスタＣＤが配置されている。

ダミートランジスタＣＤは、製造工程における原料ガス等の拡散濃度や温度分布の僅かな相違により、配置位置によって定電流セルＵの特性にばらつぎが生ずることを防止するために、この定電流セルＵの周囲に配置して形成されるものである。

図７（ｂ）は、図７（ａ）中のＣ部の拡大図で、定電流セルＵとダミートランジスタＣＤの各電極の接続状態を示している。また、図７（ｃ）は、図７（ｂ）中のＺ−Ｚ線に沿う部分の断面図である。

定電流セルＵのゲート電極ｇは共通のバイアス電圧ＶＢが与えられるメタル配線Ｍ１にコンタクトを介して接続され、ソース電極ｓは電源電圧ＶＤＤが与えられるメタル配線Ｍ２にコンタクトを介して接続され、ドレイン電極ｄはコンタクトを介してスイッチ群の対応するスイッチＳＷに接続されている（なお、スイッチＳＷへの配線は図示していない）。

一方、ダミートランジスタＣＤのソース電極ｓとドレイン電極ｄは、コンタクトを介してメタル配線Ｍ１に接続されて、ゲート電極ｇはコンタクトを介してメタル配線Ｍ２に接続されている。これにより、ダミートランジスタＣＤは、メタル配線Ｍ１，Ｍ２間に接続されたＭＯＳ容量としての役割と、メタル配線Ｍ１と基板ＳＵＢ（または、ウエルＷＥＬＬ）に形成されたソース拡散層及びドレイン拡散層との間のＰＮ接合によるダイオードとしての役割を有することになる。

この定電流セル群２Ｂの製造工程での、ダミートランジスタＣＤによる定電流セルＵのゲート絶縁膜の劣化の抑制については、実施例１で説明したとおりである。また、このような定電流セル群２Ｂを備えた電流セル型のＤＡＣのデジタル・アナログ変換動作は、実施例１で説明したとおりである。

以上のように、この実施例２の定電流セル群２Ｂは、ＭＯＳトランジスタをマトリクス状に配置し、その内側のＭＯＳトランジスタを定電流セルＵとして使用すると共に、周囲のＭＯＳトランジスタをＭＯＳ容量と製造工程におけるアンテナ効果抑制用のダイオードとして使用するように配線を行っている。これにより、実施例１でダミートランジスタＤとは別に設けていたＭＯＳ容量Ｃが不要となるので、実施例１と同様の利点に加えて、レイアウト面積を削減することができるという利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）実施例１では、マトリクス状に配置された定電流セル群２Ａの２列のＭＯＳトランジスタをＭＯＳ容量Ｃとして使用しているが、ＭＯＳ容量Ｃとして使用するＭＯＳトランジスタの数は、これに限定されない。定電流セルＵのゲート電圧が変動しない程度の容量が得られれば良い。
（ｂ）基板ＳＵＢやウエルＷＥＬＬ等の導電型は、例示したものに限定されない。
（ｃ）ＤＡＣを構成するスイッチ群３等の構成は、例示したものに限定されない。
（ｄ）実施例１では、従来のダミートランジスタにアンテナ効果抑制用のダイオードとなるような配線を施しているが、この従来のダミートランジスタとは別に、アンテナ効果抑制用のダイオードを設けても良い。
（ｅ）実施例１では、すべてのダミートランジスタＤにアンテナ効果抑制用のダイオードとなるような配線を施しているが、すべてのダミートランジスタＤにダイオード配線を行う必要は無い。一部のダミートランジスタＤにダイオード配線を行うようにしても、アンテナ効果の抑制を行うことができる。

本発明の実施例１の定電流セル群とスイッチ群の構成図である。一般的な電流セル型のＤＡＣの構成図である。電流セル型のＤＡＣにおける従来の定電流セル群とスイッチ群の一例を示す回路図である。図３の定電流セル群のレイアウト図である。図１中の定電流セル群の構成を示す説明図である。本発明の実施例２を示す定電流セル群とスイッチ群の構成図である。図６中の定電流セル群の構成を示す説明図である。

符号の説明

１バイアス電圧生成部
２Ａ，２Ｂ定電流セル群
３スイッチ群
４スイッチ制御部
５電流電圧変換部
ＣＭＯＳ容量
Ｄダミートランジスタ
Ｕ定電流セル
ＳＷスイッチ
Ｍ１，Ｍ２メタル配線

Claims

基板上に形成され、複数の同一の一定電流を供給する定電流セル群と、
前記複数の同一の一定電流にそれぞれ対応する複数の制御信号に従って前記一定電流を第１のノード側または第２のノード側にそれぞれ切り替えて流す複数のスイッチを有し、前記第１のノード側に切り替えられた前記一定電流を加算して前記第１のノードへ流すと共に、前記第２のノード側に切り替えられた前記一定電流を加算して前記第２のノードへ流すスイッチ群と、
入力されるデジタル信号を解読して前記複数の制御信号を生成するスイッチ制御部と、
前記第１及び第２のノードに流れる前記電流をアナログ電圧に変換して出力する電流電圧変換部と、
を備えたデジタル・アナログ変換器であって、
前記定電流セル群は、
共通のバイアス電圧が与えられる第１配線層に接続されたゲート電極、共通の電源電圧が供給される第２配線層に接続されたソース電極、及び前記スイッチに接続されたドレイン電極をそれぞれ有し、マトリクス状に配置されて前記同一の一定電流をそれぞれ流す同一形状のＭＯＳトランジスタからなる複数の定電流セルと、
前記複数の定電流セルの周囲に配置され、前記第１配線層にそれぞれ接続されたゲート電極、ソース電極及びドレイン電極をそれぞれ有し、前記定電流セルと同一形状のＭＯＳトランジスタからなる複数のダミートランジスタと、
前記複数のダミートランジスタに隣接して配置され、前記第１配線層に接続されたゲート電極と前記第２配線層にそれぞれ接続されたソース電極及びドレイン電極とをそれぞれ有し、前記定電流セルと同一形状のＭＯＳトランジスタからなる複数のＭＯＳ容量と、
を備えたことを特徴とするデジタル・アナログ変換器。
基板上に形成され、複数の同一の一定電流を供給する定電流セル群と、
前記複数の同一の一定電流にそれぞれ対応する複数の制御信号に従って前記一定電流を第１のノード側または第２のノード側にそれぞれ切り替えて流す複数のスイッチを有し、前記第１のノード側に切り替えられた前記一定電流を加算して前記第１のノードへ流すと共に、前記第２のノード側に切り替えられた前記一定電流を加算して前記第２のノードへ流すスイッチ群と、
入力されるデジタル信号を解読して前記複数の制御信号を生成するスイッチ制御部と、
前記第１及び第２のノードに流れる前記電流をアナログ電圧に変換して出力する電流電圧変換部と、
を備えたデジタル・アナログ変換器であって、
前記定電流セル群は、
共通のバイアス電圧が与えられる第１配線層に接続されたゲート電極、共通の電源電圧が供給される第２配線層に接続されたソース電極、及び前記スイッチに接続されたドレイン電極をそれぞれ有し、マトリクス状に配置されて前記同一の一定電流をそれぞれ流す同一形状のＭＯＳトランジスタからなる複数の定電流セルと、
前記複数の定電流セルの周囲に配置され、前記第１配線層にそれぞれ接続されたソース電極及びドレイン電極と前記第２配線層に接続されたゲート電極とをそれぞれ有し、前記定電流セルと同一形状のＭＯＳトランジスタからなる複数のダミートランジスタと、
を備えたことを特徴とするデジタル・アナログ変換器。