JP2008288268A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008288268A JP2008288268A JP2007129537A JP2007129537A JP2008288268A JP 2008288268 A JP2008288268 A JP 2008288268A JP 2007129537 A JP2007129537 A JP 2007129537A JP 2007129537 A JP2007129537 A JP 2007129537A JP 2008288268 A JP2008288268 A JP 2008288268A
- Authority
- JP
- Japan
- Prior art keywords
- type mos
- mos transistor
- dummy
- gate electrode
- boundary line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000009792 diffusion process Methods 0.000 claims abstract description 62
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000000926 separation method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11829—Isolation techniques
- H01L2027/11831—FET isolation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】標準セルは、第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、第2の拡散領域と第2のゲート電極とを有し、p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、第2の境界線上にp型MOSトランジスタの第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように第3のゲート電極が電源配線に接続されたダミーp型MOSトランジスタと、第2の境界線上にn型MOSトランジスタの第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備える。
【選択図】図1
Description
縦方向に隣接する他の標準セルに対する第1の境界線と、横方向に隣接する他の標準セルに対する第2の境界線と、により区画される略矩形の標準セルを有する半導体集積回路であって、
前記標準セルは、
第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、
第2の拡散領域と第2のゲート電極とを有し、前記p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、
前記第2の境界線上に前記p型MOSトランジスタの前記第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように前記第3のゲート電極が前記電源配線に接続されたダミーp型MOSトランジスタと、
前記第2の境界線上に前記n型MOSトランジスタの前記第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように前記第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備え、
前記ダミーp型MOSトランジスタのしきい値の絶対値は、前記p型MOSトランジスタのしきい値の絶対値よりも、高く、
前記ダミーn型MOSトランジスタのしきい値の絶対値は、前記n型MOSトランジスタのしきい値の絶対値よりも、高いことを特徴とする。
縦方向に隣接する他の標準セルに対する第1の境界線と、横方向に隣接する他の標準セルに対する第2の境界線と、により区画される略矩形の標準セルを有する半導体集積回路であって、
前記標準セルは、
第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、
第2の拡散領域と第2のゲート電極とを有し、前記p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、
前記第2の境界線上に前記p型MOSトランジスタの前記第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように前記第3のゲート電極が前記電源配線に接続されたダミーp型MOSトランジスタと、
前記第2の境界線上に前記n型MOSトランジスタの前記第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように前記第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備え、
前記ダミーp型MOSトランジスタのゲート長は、前記p型MOSトランジスタのゲート長よりも、長く、
前記ダミーn型MOSトランジスタのゲート長は、前記n型MOSトランジスタのゲート長よりも、長いことを特徴とする。
縦方向に隣接する他の標準セルに対する第1の境界線と、横方向に隣接する他の標準セルに対する第2の境界線と、により区画される略矩形の標準セルを有する半導体集積回路であって、
前記標準セルは、
第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、
第2の拡散領域と第2のゲート電極とを有し、前記p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、
前記第2の境界線上に前記p型MOSトランジスタの前記第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように前記第3のゲート電極が前記電源配線に接続されたダミーp型MOSトランジスタと、
前記第2の境界線上に前記n型MOSトランジスタの前記第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように前記第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備え、
前記ダミーp型MOSトランジスタの前記第3のゲート電極は、前記第3のゲート電極が形成された層よりも上の配線層に形成された前記電源配線に接続され、
前記ダミーn型MOSトランジスタの前記第4のゲート電極は、前記第4のゲート電極が形成された層よりも上の配線層に形成された前記グランド配線に接続されていることを特徴とする。
1a 縦方向に隣接する他の標準セル
1b 横方向に隣接する他の標準セル
2、502a、502b、502c 第1の拡散領域
2a、2b、5a、5b コンタクト
3、3a、3b 第1のゲート電極
4 p型MOSトランジスタ
5、505a、505b、505c 第2の拡散領域
6 第2のゲート電極
7 STI
8 n型MOSトランジスタ
9a、9b 第3のゲート電極
10a、10b ダミーp型MOSトランジスタ
11a、11b 第4のゲート電極
12a、12b ダミーn型MOSトランジスタ
13a、13b、213a、213b、313a、313b、413a、413b、513a、513b、613a、613b、713a、713b 第1のコンタクト
14a、14b、214a、214b、314a、314b、414a、414b、514a、514b、614a、614b、714a、714b 第2のコンタクト
100、200、200a、300、400、500、600、700、800 半導体集積回路
100a 第1の境界線
100b 第2の境界線
101 電源配線
102 グランド配線
A、B 入力
Z 出力
Claims (5)
- 縦方向に隣接する他の標準セルに対する第1の境界線と、横方向に隣接する他の標準セルに対する第2の境界線と、により区画される略矩形の標準セルを有する半導体集積回路であって、
前記標準セルは、
第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、
第2の拡散領域と第2のゲート電極とを有し、前記p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、
前記第2の境界線上に前記p型MOSトランジスタの前記第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように前記第3のゲート電極が前記電源配線に接続されたダミーp型MOSトランジスタと、
前記第2の境界線上に前記n型MOSトランジスタの前記第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように前記第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備え、
前記ダミーp型MOSトランジスタのしきい値の絶対値は、前記p型MOSトランジスタのしきい値の絶対値よりも、高く、
前記ダミーn型MOSトランジスタのしきい値の絶対値は、前記n型MOSトランジスタのしきい値の絶対値よりも、高い
ことを特徴とする半導体集積回路。 - 縦方向に隣接する他の標準セルに対する第1の境界線と、横方向に隣接する他の標準セルに対する第2の境界線と、により区画される略矩形の標準セルを有する半導体集積回路であって、
前記標準セルは、
第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、
第2の拡散領域と第2のゲート電極とを有し、前記p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、
前記第2の境界線上に前記p型MOSトランジスタの前記第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように前記第3のゲート電極が前記電源配線に接続されたダミーp型MOSトランジスタと、
前記第2の境界線上に前記n型MOSトランジスタの前記第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように前記第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備え、
前記ダミーp型MOSトランジスタのゲート長は、前記p型MOSトランジスタのゲート長よりも、長く、
前記ダミーn型MOSトランジスタのゲート長は、前記n型MOSトランジスタのゲート長よりも、長い
ことを特徴とする半導体集積回路。 - 縦方向に隣接する他の標準セルに対する第1の境界線と、横方向に隣接する他の標準セルに対する第2の境界線と、により区画される略矩形の標準セルを有する半導体集積回路であって、
前記標準セルは、
第1の拡散領域と第1のゲート電極とを有するp型MOSトランジスタと、
第2の拡散領域と第2のゲート電極とを有し、前記p型MOSトランジスタとの間に素子分離するためのSTIが第1の境界線と略平行に介在するn型MOSトランジスタと、
前記第2の境界線上に前記p型MOSトランジスタの前記第1の拡散領域に隣接して配置された第3のゲート電極を有し、オフするように前記第3のゲート電極が前記電源配線に接続されたダミーp型MOSトランジスタと、
前記第2の境界線上に前記n型MOSトランジスタの前記第2の拡散領域に隣接して配置された第4のゲート電極を有し、オフするように前記第4のゲート電極がグランド配線に接続されたダミーn型MOSトランジスタと、を備え、
前記ダミーp型MOSトランジスタの前記第3のゲート電極は、前記第3のゲート電極が形成された層よりも上の配線層に形成された前記電源配線に接続され、
前記ダミーn型MOSトランジスタの前記第4のゲート電極は、前記第4のゲート電極が形成された層よりも上の配線層に形成された前記グランド配線に接続されている
ことを特徴とする半導体集積回路。 - 前記電源配線は、前記第3のゲート電極が形成された層よりも上の層に形成され、
前記グランド配線は、前記第4のゲート電極が形成された層よりも上の層に形成され、
前記ダミーp型MOSトランジスタの前記第3のゲート電極は、第1のコンタクトにより前記電源配線に接続され、
前記ダミーn型MOSトランジスタの前記第4のゲート電極は、第2のコンタクトにより前記グランド配線に接続されている
ことを特徴とする請求項1または2に記載の半導体集積回路。 - 前記第1のコンタクトは、前記第2の境界線と前記p型MOSトランジスタに近接する前記第1の境界線との交点上に形成され、
前記第2のコンタクトは、前記第2の境界線と前記n型MOSトランジスタに近接する前記第1の境界線との交点上に形成されている
ことを特徴とする請求項4に記載の半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007129537A JP4543061B2 (ja) | 2007-05-15 | 2007-05-15 | 半導体集積回路 |
US12/115,103 US7679106B2 (en) | 2007-05-15 | 2008-05-05 | Semiconductor integrated circuit |
US12/697,653 US7808017B2 (en) | 2007-05-15 | 2010-02-01 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007129537A JP4543061B2 (ja) | 2007-05-15 | 2007-05-15 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288268A true JP2008288268A (ja) | 2008-11-27 |
JP4543061B2 JP4543061B2 (ja) | 2010-09-15 |
Family
ID=40026611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007129537A Expired - Fee Related JP4543061B2 (ja) | 2007-05-15 | 2007-05-15 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7679106B2 (ja) |
JP (1) | JP4543061B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120125275A (ko) * | 2010-02-03 | 2012-11-14 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2014112745A (ja) * | 2014-03-27 | 2014-06-19 | Renesas Electronics Corp | 半導体装置 |
US8957480B2 (en) | 2011-03-04 | 2015-02-17 | Renesas Electronics Corporation | Semiconductor device including dummy transistors with reduced off-leakage current |
JP2015537383A (ja) * | 2012-11-07 | 2015-12-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 共用拡散標準セルの構造 |
US10043905B2 (en) | 2015-09-11 | 2018-08-07 | Toshiba Memory Corporation | Semiconductor device |
WO2019194007A1 (ja) * | 2018-04-05 | 2019-10-10 | 株式会社ソシオネクスト | 半導体集積回路装置 |
CN113196464A (zh) * | 2018-12-25 | 2021-07-30 | 株式会社索思未来 | 半导体集成电路装置 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939941B2 (en) | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
US8853830B2 (en) | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
US8390331B2 (en) * | 2009-12-29 | 2013-03-05 | Nxp B.V. | Flexible CMOS library architecture for leakage power and variability reduction |
JP5531848B2 (ja) * | 2010-08-06 | 2014-06-25 | 富士通セミコンダクター株式会社 | 半導体装置、半導体集積回路装置、SRAM、Dt−MOSトランジスタの製造方法 |
US8618838B2 (en) * | 2011-09-15 | 2013-12-31 | Freescale Semiconductor, Inc. | Integrated circuit having a standard cell and method for forming |
US8735994B2 (en) * | 2012-03-27 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical-free dummy gate |
US9123565B2 (en) * | 2012-12-31 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Masks formed based on integrated circuit layout design having standard cell that includes extended active region |
CN103151385A (zh) * | 2013-03-26 | 2013-06-12 | 中国科学院微电子研究所 | Nmos和pmos器件结构及设计方法 |
US9318476B2 (en) * | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | High performance standard cell with continuous oxide definition and characterized leakage current |
US9748246B2 (en) | 2014-11-06 | 2017-08-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuits having contacts spaced apart from active regions |
KR102150942B1 (ko) * | 2014-12-01 | 2020-09-03 | 삼성전자주식회사 | 핀펫을 구비하는 반도체 장치 |
US9607988B2 (en) | 2015-01-30 | 2017-03-28 | Qualcomm Incorporated | Off-center gate cut |
US9583493B2 (en) | 2015-04-08 | 2017-02-28 | Samsung Electronics Co., Ltd. | Integrated circuit and semiconductor device |
KR102342851B1 (ko) | 2015-08-17 | 2021-12-23 | 삼성전자주식회사 | 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법 |
KR102314778B1 (ko) | 2015-08-21 | 2021-10-21 | 삼성전자주식회사 | 반도체 소자 |
US10073943B2 (en) | 2015-09-25 | 2018-09-11 | Nxp Usa, Inc. | Gate length upsizing for low leakage standard cells |
US10540471B2 (en) * | 2016-05-11 | 2020-01-21 | Samsung Electronics Co., Ltd. | Layout design system and semiconductor device fabricated using the same |
JP6875643B2 (ja) * | 2016-07-01 | 2021-05-26 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US10354947B2 (en) | 2017-02-06 | 2019-07-16 | Samsung Electronics Co., Ltd. | Integrated circuit including standard cell |
US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
US10600866B2 (en) | 2018-02-01 | 2020-03-24 | Qualcomm Incorporated | Standard cell architecture for gate tie-off |
WO2020094220A1 (en) * | 2018-11-07 | 2020-05-14 | Huawei Technologies Co., Ltd. | Integrated circuit and standard cell thereof |
JP7364928B2 (ja) * | 2019-02-18 | 2023-10-19 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US11710743B2 (en) * | 2020-09-18 | 2023-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit |
US11948931B2 (en) * | 2021-02-05 | 2024-04-02 | Micron Technology, Inc. | Apparatuses including semiconductor layout to mitigate local layout effects |
US20230095459A1 (en) * | 2021-09-28 | 2023-03-30 | Arm Limited | Logic Cell Structure with Diffusion Box |
FR3144410A1 (fr) * | 2022-12-22 | 2024-06-28 | Stmicroelectronics International N.V. | Dispositif électronique à cellule de transistors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127348A (ja) * | 1982-01-25 | 1983-07-29 | Mitsubishi Electric Corp | 大規模半導体集積回路装置 |
JPH0254576A (ja) * | 1988-08-18 | 1990-02-23 | Mitsubishi Electric Corp | ゲートアレイ |
JP2003188361A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | ゲートアレイ構造の半導体集積回路 |
JP2006245390A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4570176A (en) * | 1984-04-16 | 1986-02-11 | At&T Bell Laboratories | CMOS Cell array with transistor isolation |
KR100291384B1 (ko) * | 1998-12-31 | 2001-07-12 | 윤종용 | 반도체장치의레이아웃방법 |
JP2005268610A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | スタンダードセルの設計方法及び半導体集積回路 |
JP4778689B2 (ja) * | 2004-06-16 | 2011-09-21 | パナソニック株式会社 | 標準セル、標準セルライブラリおよび半導体集積回路 |
JP2006332348A (ja) * | 2005-05-26 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法およびライブラリの設計方法 |
JP2007141971A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
-
2007
- 2007-05-15 JP JP2007129537A patent/JP4543061B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-05 US US12/115,103 patent/US7679106B2/en not_active Expired - Fee Related
-
2010
- 2010-02-01 US US12/697,653 patent/US7808017B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127348A (ja) * | 1982-01-25 | 1983-07-29 | Mitsubishi Electric Corp | 大規模半導体集積回路装置 |
JPH0254576A (ja) * | 1988-08-18 | 1990-02-23 | Mitsubishi Electric Corp | ゲートアレイ |
JP2003188361A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | ゲートアレイ構造の半導体集積回路 |
JP2006245390A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 半導体集積回路装置およびその製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5513530B2 (ja) * | 2010-02-03 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR20120125275A (ko) * | 2010-02-03 | 2012-11-14 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9397083B2 (en) | 2010-02-03 | 2016-07-19 | Renesas Electronics Corporation | Semiconductor device including protruding power supply wirings with bent portions at ends thereof |
KR101599100B1 (ko) | 2010-02-03 | 2016-03-02 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9349727B2 (en) | 2011-03-04 | 2016-05-24 | Renesas Electronics Corporation | Semiconductor device |
US8957480B2 (en) | 2011-03-04 | 2015-02-17 | Renesas Electronics Corporation | Semiconductor device including dummy transistors with reduced off-leakage current |
JP2017022395A (ja) * | 2012-11-07 | 2017-01-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 共用拡散標準セルの構造 |
JP2015537383A (ja) * | 2012-11-07 | 2015-12-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 共用拡散標準セルの構造 |
JP2018125542A (ja) * | 2012-11-07 | 2018-08-09 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 共用拡散標準セルの構造 |
JP2014112745A (ja) * | 2014-03-27 | 2014-06-19 | Renesas Electronics Corp | 半導体装置 |
US10043905B2 (en) | 2015-09-11 | 2018-08-07 | Toshiba Memory Corporation | Semiconductor device |
USRE49164E1 (en) | 2015-09-11 | 2022-08-09 | Kioxia Corporation | Semiconductor device |
WO2019194007A1 (ja) * | 2018-04-05 | 2019-10-10 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US11309248B2 (en) | 2018-04-05 | 2022-04-19 | Socionext Inc. | Semiconductor integrated circuit device |
CN113196464A (zh) * | 2018-12-25 | 2021-07-30 | 株式会社索思未来 | 半导体集成电路装置 |
CN113196464B (zh) * | 2018-12-25 | 2024-05-28 | 株式会社索思未来 | 半导体集成电路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4543061B2 (ja) | 2010-09-15 |
US7808017B2 (en) | 2010-10-05 |
US20080283871A1 (en) | 2008-11-20 |
US20100133625A1 (en) | 2010-06-03 |
US7679106B2 (en) | 2010-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4543061B2 (ja) | 半導体集積回路 | |
US8338864B2 (en) | Semiconductor device | |
JP6825476B2 (ja) | 半導体装置 | |
KR100665850B1 (ko) | 고집적 반도체 메모리 소자용 모오스 트랜지스터들의배치구조 및 그에 따른 배치방법 | |
US10204895B2 (en) | Integrated circuit having spare circuit cells | |
JP5593160B2 (ja) | 半導体装置 | |
US10748933B2 (en) | Semiconductor device | |
JP5087897B2 (ja) | 半導体装置 | |
US9627496B2 (en) | Semiconductor with a two-input NOR circuit | |
JP2006344735A (ja) | 半導体装置 | |
US10847508B2 (en) | Apparatus with a current-gain layout | |
US20200258992A1 (en) | Gate electrode layout | |
US8482314B2 (en) | Method and apparatus for improved multiplexing using tri-state inverter | |
JP2006313814A (ja) | 半導体装置 | |
JP4137510B2 (ja) | 差動増幅回路を有する半導体装置 | |
JP2007027272A (ja) | 半導体集積回路 | |
WO2013018589A1 (ja) | 半導体集積回路装置 | |
JP2006210453A (ja) | 半導体装置 | |
JP3537431B2 (ja) | 半導体装置 | |
US10692808B2 (en) | High performance cell design in a technology with high density metal routing | |
US20050040437A1 (en) | Cascaded transistors in one well | |
JP2006324472A (ja) | 半導体集積回路装置 | |
TWI441450B (zh) | 填充電路單元 | |
JP2008205362A (ja) | インバータ回路 | |
TW202015237A (zh) | 半導體元件結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100604 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |