JP2015537383A - 共用拡散標準セルの構造 - Google Patents

共用拡散標準セルの構造 Download PDF

Info

Publication number
JP2015537383A
JP2015537383A JP2015540850A JP2015540850A JP2015537383A JP 2015537383 A JP2015537383 A JP 2015537383A JP 2015540850 A JP2015540850 A JP 2015540850A JP 2015540850 A JP2015540850 A JP 2015540850A JP 2015537383 A JP2015537383 A JP 2015537383A
Authority
JP
Japan
Prior art keywords
cell
dummy
diffusion region
conductive
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015540850A
Other languages
English (en)
Inventor
カマル、プラトゥシュ
タージオグル、イージン
バング、フォウア
パテル、プラヤグ・バーヌブハイ
ナッラパティ、ギリドハー
ダッタ、アニメシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2015537383A publication Critical patent/JP2015537383A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11829—Isolation techniques
    • H01L2027/11831—FET isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体標準セル（２００）は、Ｎタイプの拡散領域とＰタイプの拡散領域（２０２）を含み、その両方がセルをわたっておよびセルの外側にも延在する。セルはまた、半導体デバイスを生成するために各拡散領域上方に導電ゲート（２０６）を含む。一対のダミーゲート（２０８、２１８）はまた、一対のダミーデバイスを生成するＮタイプの拡散領域とＰタイプの拡散領域上方にある。一対のダミーゲートはセルの反対側の端部に配置される。セルは、ダミーデバイスを無効にするための電源またはグラウンドにダミーデバイスを結合するように構成された第１の導電線（２１４）をさらに含む。

Description

[0001]本開示は、一般に標準セルの構造に関する。さらに具体的には、本開示は、共用拡散標準セルの構造に関する。
[0001]標準セルの構造において、酸化物定義（ＯＤ）（oxide definition）（例えば、拡散）領域は、セル領域の範囲内に含まれる。すなわち、拡散領域はセル内にあり、かつセルの端部を超えて（または近くまで）拡張することはない。拡散領域と関連するアクティブデバイスはまたセルの境界の範囲内に配置される。通常、拡散領域の端部にあるデバイスは性能劣化を示す。例えば、２０ｎｍの処理技術で製造されたデバイスは、３０パーセント性能が劣化する。この劣化は、拡散端部への縮小したシリコンゲルマニウム（ＳｉＧｅ）の蒸着によってもたらされ得る。縮小したシリコンゲルマニウムは、結果としてデバイスチャネル領域上の応力を小さくする。そのため、従来のセルの配置は、拡散領域端部へのアクティブデバイスの設置を避けてきた。
[0002]純酸化物（ＰＯ）のダミーフィールドは、セル端部に存在し得る。これらのダミーフィールドはダミーゲートと称され得る。ダミーゲート（ＰＯ）は、拡散領域とは関係ない。ダミーゲートは拡散領域と関係ないので、ダミーゲートはアクティブデバイスの一部ではない。したがって、アクティブデバイスはセル端部に提供されない。
[0003]図１は、従来の標準セルの構造１００を示す。従来のセル１００は、拡散領域１０２、導電（例えば、金属）線１０４、ポリシリコンゲート１０６、ダミーゲート１０８、およびセルの境界１１０を含む。従来のセル１００において、ダミーゲート１０８は拡散領域１０２と重ならないので、ダミーゲート１０８はアクティブデバイスではない。
[0004]１つの観点にしたがって、半導体標準セルが提示される。セルは、セルにわたっておよびセルの外側にも延在するＮタイプの拡散領域とセルにわたっておよびセルの外側にも延在するＰタイプの拡散領域を含む。セルはまた、半導体デバイスを生成するために各拡散領域の上方にポリラインを含む。セルは一対のダミーポリラインをさらに含み、各ダミーポリラインは、一対のダミーデバイスを生成するために、Ｎタイプの拡散領域とＰタイプの拡散領域上方に配置される。一対のダミーポリラインは、セルの反対側の端部に配置される。セルはまた、電源にダミーデバイスのうちの１つを結合するように構成された導電線を有し、ダミーデバイスを無効にする。
[0005]別の観点にしたがって、半導体セル製造方法が提示される。この方法は、セルにわたっておよびセルの外側にも延在するＮタイプの拡散領域を製造することとセルにわたっておよびセルの外側にも延在するＰタイプの拡散領域を製造することを含む。この方法はまた、半導体デバイスを生成するために各拡散領域上方にポリラインを製造することを含む。この方法は、一対のダミーポリラインを製造することをさらに含み、各ダミーポリラインは、一対のダミーデバイスを生成するために、Ｎタイプの拡散領域とＰタイプの拡散領域上方に配置される。一対のダミーポリラインは、セルの反対側の端部に配置される。この方法は、ダミーデバイスを無効にするための電源にダミーデバイスのうちの１つを結合するように構成された導電線を製造することをさらに含む。
[0006]さらに別の観点にしたがって、半導体標準セルは提示される。セルは、セルにわたっておよびセルの外側にも延在するＰタイプの拡散領域とセルにわたっておよびセルの外側にも延在するＮタイプの拡散領域を含む。セルはまた、半導体デバイスを生成するために各拡散領域上方に導電ゲートを含む。セルは一対のダミーゲートをさらに含み、各ダミーゲートは、一対のダミーゲートを生成するために、Ｎタイプの拡散領域とＰタイプの拡散領域上方に配置される。一対のダミーゲートは、セルの反対側の端部に配置される。セルはまた、少なくとも１つのダミーデバイスを無効にするための電源に少なくとも１つのダミーゲートを結合するための導電手段を有する。
[0007]これは、下記の詳細な説明がより理解され得るために本開示の特徴および技術的利点をかなり広く概説してきた。本開示の付加的な特徴および利点が下記で説明される。本開示が本開示の同じ目的を果たすための他の構造を変更または設計するための基準として容易に利用され得ることが当業者によって理解されるはずである。こういった等価の構成は、添付の請求項で説明されたような本開示の教示から逸脱しないことが当業者によって理解されるはずである。さらなる目的と利点を伴う動作の機構と方法の両方に関して、本開示の特性であると考えられる新規の特徴は、添付の図面に関連付けて検討するとき下記の説明からより理解されるであろう。しかし、各図面は、例示と説明のためだけに提供され、本開示の限定の定義を意図するものではないことは明らかに理解されるはずである。
[0008]本開示の特徴、本質、利点は、図面と共に用いられると、下記に記載される詳細な説明からより明らかになるだろう。
[0009] 図１は、従来技術の標準セルの構造を示す。 [0010] 図２は、本開示の観点に従った標準セルの構造を示す。 [0010] 図３は、本開示の観点に従った標準セルの構造を示す。 [0011] 図４Ａは、本開示の観点に従った標準セルの設置を示す。 [0011] 図４Ｂは、本開示の観点に従った標準セルの設置を示す。 [0012] 図４Ｃは、は、本開示の観点に従った禁止された標準セルの設置を示す。 [0013] 図５は、本開示の観点に従って標準セルの構造を製造するための方法のブロック図を示す。 [0014] 図６は、本開示の構成が有利に用いられ得る例示的な無線通信システムを示す。 [0015] 図７は、本開示の１つの観点にしたがった半導体構成部品の回路、配置、および論理設計に用いられる設計ワークステーションを示すブロック図である。
詳細な説明
[0016]添付の図面に関連して、下記に述べられる詳細な説明は、様々な構成の記述を意図したものであり、およびここに記載された概念が実施され得る構成のみを提示することを意図するものではない。詳細な説明は、様々な概念の全体の理解をもたらす目的のための具体的な詳細を含む。しかし、これらの概念が、これらの具体的な詳細なしに実施され得ることは当業者にとって明らかであろう。いくつかの例において、周知の構造および構成要素は、こういった概念を不明瞭にすることを回避するために、ブロック図形式で示される。
[0017]付加的な漏電流なく性能を向上させる標準セルの構造が望まれる。提案されたのは、セルの境界を越えて拡散領域を拡張することによって性能を向上させる標準セルのライブラリ構造である。セル端部の下部にあるアクティブデバイスの拡張された拡散領域は、比例して増大する漏出なしにデバイスの可動性を向上させる。さらに、提案された構造は、向上した可動性の結果、セルの切り替えを向上する。拡散領域がポリラインの下部に提供されると、セル端部上のポリシリコンゲート（またはポリラインと称される）が、アクティブデバイスを形成し得ることが留意されるべきである。本開示の観点にしたがって、潜在的にアクティブなデバイスは非アクティブ化され、ダミーデバイスを生成する。
[0018]図２は、本開示の観点に従った標準セルの構造を示す。図２に示されたように、セル２００は、拡散領域２０２、出力タブ２０４、ポリラインゲート２０６、タイオフされた(tied-off)ダミーゲート２０８、タイオフされていないダミーゲート２１８、セルの境界２１０、ポリラインカットマスク２１２、およびゲートタイオフ（導電線）２１４を含む。ゲートタイオフ２１４は、タイオフされたダミーゲート２０８とポリラインゲート２０６およびタイオフされたダミーゲート２０８の間に定義された拡散領域２０２の一部の両方に接している。タイオフされたダミーゲート２０８と上の（ｐタイプ）拡散領域２０２の交差部は、第１のダミーデバイスを形成し、ならびにタイオフされたダミーゲート２０８と下の（ｎタイプ）拡散領域２０２の交差部は第２のダミーデバイスを形成する。セル２００は、１つのフィンガーセルと称され得、かつ、通常、セル２００の片側に電源を有する。
[0019]図２に示されたように、拡散領域２０２は、セルの境界（端部）２１０を超えて拡張し、ならびに潜在的にダミーゲート２０８と２１８を用いてアクティブデバイスを形成する可能性がある。さらに、ダミーゲート２０８と２１８は、各ダミーゲート２０８と２１８がセルの境界２１０を超えて拡張するようにセルの境界２１０上に定義される。各ダミーゲート２０８と２１８がセルの境界２１０を超えて拡張するので、各ダミーゲート２０８と２１８は、セル２００に当接する別のセルと共用され得る（下記で論じられる図４Ａにおいて詳細に示される）。
[0020]電源（ＰＷＲ）およびグラウンドソース（ＧＮＤ）は、セル２００の片側に提供される。従って、同じ側にあるダミーゲート２０８は、ゲートタイオフ（導電線）２１４と共にタイオフされ得る（例えば、ターンオフされる／非アクティブ化される）。さらに具体的には、ダミーゲート２０８は、１つのタイオフ２１４と共に電源（ＰＷＲ）に結合され、かつ別のタイオフ２１４と共にグラウンド（ＧＮＤ）に結合される。ダミーゲート２０８は、ポリラインカットマスク２１２がセル（ダミーゲート２０８を含む）をＰＭＯＳおよびＮＭＯＳ領域に分割するので、電源（ＰＷＲ）およびグラウンド（ＧＮＤ）の両方に結合される。例えば、上の拡散領域２０２は、Ｐタイプの拡散領域であり得、ならびに下の拡散領域２０２はＮタイプの拡散領域であり得る。従って、タイオフされたダミーゲート２０８のＰＭＯＳおよびＮＭＯＳ一部（すなわち、カットダミーポリライン）は、ゲートタイオフ２１４の一方をグラウンド（ＧＮＲ）に繋ぎ、ならびにゲートタイオフ２１４のもう一方を電源（ＰＷＲ）に繋ぐことによって、ターンオフされる。ポリラインゲート２０６はまた信号線に結合されることが留意されるべきである。
[0021]上述したように、セル２００のような１つのフィンガーセル構造において、ゲートタイオフ２１４は、電源がセルの片側のみで使用可能なので、セルの一端に設置される。例えば、図２に示されたように、ゲートタイオフ２１４は、セル２００の左端に設置される。タイオフダミーゲートを１つだけ有するセル構造は、非対称構造と称され得る。
[0022]標準セルは、ダミーゲートのいずれかがアクティブである場合、適切に機能し得ない。従って、図４Ａに示されるように、全てのダミーゲートが無効となるためにセルの設置が制限される。すなわち、図２のセル２００のような１つのフィンガーセルにおいて、右端のタイオフされないダミーゲート２１８は、別のセル４００のタイオフされたダミーゲート４１６と共にセル２００に当接することによってターンオフされ得る。特に、隣接するセル４００のタイオフされたダミーゲート４１６は、セル２００のタイオフされないダミーゲート２１８と当接し、そのため、タイオフされないダミーゲート２１８は、ゲートタイオフ４１４によってターンオフされる。
[0023]２つの非対称セル２００および４００は相互に隣接して設置されるので、第１の非対称セル２００のタイオフされないダミーゲート２１８と第２の非対称セル４００のタイオフされたダミーゲート４１６は結合されたダミーゲート４５０を形成する。すなわち、例えば、タイオフされないダミーゲート２１８の半端のようなタイオフされないダミーゲート２１８の一部と例えば、タイオフされたダミーゲート４１６の半端のようなタイオフされたダミーゲート４１６の一部は、結合されたダミーゲート４５０を形成する。さらに、第２の非対称セル４００のタイオフされたダミーゲート４１６はまた、ダミーゲート４５０がタイオフされるように第１の非対称セル２００のタイオフされないダミーゲート２１８をタイオフする。さらに、図４Ａに示されたように、各セル２００および４００の拡散領域２０２は、各セル２００および４００のセルの境界２１０を超えて拡張し、各セル２００および４００の拡散領域２０２は相互に連結する。図４Ａに示されたセル２００および４００の設置は、各ダミーゲート２０８、２１８、４１６、４１８、および４５０がターンオフされることになるので許容される。非対称セル４００のタイオフされないダミーゲート４１８は、別の非対称セルまたは別の対称セル（不図示）のタイオフダミーゲートによってタイオフされるように既定されることが留意されるべきである。
[0024]図３は、本開示の別の観点に従った標準セルの構造を示す。図３に示されたように、セル３００は、拡散領域３０３、出力タブ３０４、ポリラインゲート３０６、右端ダミーゲート３１８、左端ダミーゲート３０８、セルの境界３１０、ポリラインカットマスク３１２、左端ゲートタイオフ３１４、および右端ゲートタイオフ３１６を含む。セル３００は、２つのフィンガーセル構造と称され得る.
[0025]１つの観点にしたがって、図３に示されたように、右端ダミーゲート３１８と左端ダミーゲート３０８の両方がタイオフされ得る。右端ダミーゲート３１８は、右端ゲートタイオフ３１６を介してタイオフされ得、ならびに左端ダミーゲート３０８は、左端ゲートタイオフ３１４を介してタイオフされ得る。２つのフィンガーセル構造において、電源はセルの両側にもたらされ得、その結果、両方のダミーゲートがタイオフされ得ることが留意されるべきである。図３のセル３００のような２つのフィンガーセル構造は対称セルと称され得る。
[0026]上述したように、標準セルは、全てのダミーゲートがターンオフされるようにこのような方法で配置される。図４Ｂは、別の例示的なセルの設置を示す。２つの非対称セル４０６および４０８は、対称セル４１０のそれぞれの側面に設置され得る。非対称セル４０８は、非対称セル４０８のタイオフされないダミーゲート２１８が対称セル４１０の右端ダミーゲート３１８によって当接されるために、非対称セル４０６に対して反転（flip）され得る。すなわち、非対称セル４０８のタイオフされないダミーゲート２１８は、対称セル４１０の右端ダミーゲート３１８によってターンオフされ得る。
[0027]さらに、非対称セル４０６は、非対称セル４０６のタイオフされないダミーゲート２１８が対称セル４１０の左端ダミーゲート３０８よって当接されるように設置される。すなわち、非対称セル４０６のタイオフされないダミーゲート２１８は、対称セル４１０の左端ダミーゲート３０８によってターンオフされ得る。従って、対称セル４１０のいずれか一方の側に非対称セル４０６および４０８を設置することによって、非対称セル４０６および４０８のタイオフされないダミーゲート２１８はターンオフされ得る。すなわち、セル４０６、４０８、および４１０の設置は、全てのダミーゲート２０８、２１８、３０８、および３１８がタイオフされるので（例えば、無効となるので）許容される。非対称セル４０６および４０８の構造は、図２に示された非対称セル２００の構造に類似することが留意されるべきである。さらに、対称セル４１０の構造は、図３に示された対称セル３００の構造に類似する。
[0028]図４Ｃは、本開示の観点に従って許容されないセルの設置を示す。図４Ｃに例示されたように、２つの非対称セル４２０および４２２は、相互に隣接して設置される。非対称セル４２２の一方は、非対称セル４２０に相対してフリップされ、そのため、非対称セル４２０および４２２のタイオフされないダミーゲート２１８は相互に堺を接する。すなわち、非対称セル４２０および４２２のタイオフされたダミーゲート２０８は、タイオフされないダミーゲート２１８とは境を接しない。非対称セル４２０および４２２のタイオフされないダミーゲート２１８の両方は相互に境を接するので、タイオフされないダミーゲート２１８は、タイオフされ得ず、かつ誤って機能することをセルにさせ得るアクティブデバイスを形成し得る。それ故に、セル４２０および４２２の設置が全てのダミーゲートをタイオフしないので、図４Ｃに例示された設置は本開示の観点に従って許容されない。非対称セル４２０および４２２の構造は、図２に示された非対称セル２００の構造に類似することが留意されるべきである。
[0029]図５は、半導体標準セル５００を製造するための方法のブロック図を示す。図５に例示されたように、ブロック５０２において、セルをわたってかつセルの外側にも延在するＮタイプの拡散領域が製造される。ブロック５０４において、セルをわたってかつセルの外側にも延在するＰタイプの拡散領域が製造される。さらに、ブロック５０６において、ポリラインが半導体デバイスを生成するために各拡散領域の上方に製造される。さらに、ブロック５０８において一対のダミーポリラインが製造される。各ダミーポリラインは、一対のダミーデバイスを生成するためにＮタイプの拡散領域とＰタイプの拡散領域上方に配置され、一対のダミーポリラインは、セルの反対側の端部に配置される。最後に、ブロック５１０において、導電線が製造される。導電線は、少なくとも１つのダミーデバイスを無効にするために電源に複数のダミーデバイスのうちの少なくとも１つを結合するように構成される。
[0030]図６は、本開示の実施例が有利に用いられ得る例示的な無線通信システムを示す。例示の目的のために、図６は、３つの遠隔ユニット６２０、６３０、および６５０および２つの基地局６４０を示す。無線通信システムはより多くの遠隔ユニットおよび基地局を有し得ることが認められるだろう。遠隔ユニット６２０、６３０、および６５０は、半導体標準セル６２５Ａ、６２５Ｂ、６２５Ｃを有するマルチコアプロセッサを含む。図６は、基地局６４０および遠隔ユニット６２０、６３０、および６５０からの順方向リンク信号６８０と遠隔ユニット６２０、６３０、および６５０から基地局６４０への逆方向リンク信号６６０を示す。
[0031]図６において、遠隔ユニット６２０は、モバイル電話、として示され、遠隔ユニット６３０は、ポータブルコンピュータとして示され、および遠隔ユニット６５０は、無線ローカルループシステムにおける定位置遠隔ユニットとして示される。例えば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレイヤー、映像プレイヤー、エンターテーメントユニット、ナビゲーションデバイス、パーソナルデータアシスタントのようなポータブルデータユニット、またはメートル読出し機器のような定位置データユニットであり得る。図６は、本開示の教示にしたがった、半導体標準セル６２５Ａ、６２５Ｂ、６２５Ｃを有するマルチコアプロセッサを用いる遠隔ユニットを示すが、本開示はこれらの例として示されたユニットに限定されない。例えば、本開示の観点に従った半導体標準セルを有するマルチコアプロセッサは、任意のデバイスにおいて適切に用いられ得る。
[0032]図７は、上で開示された半導体標準セルを有するマルチコアプロセッサのような半導体構成部品の回路、配置、および論理設計に用いられる設計ワークステーションを示すブロック図である。デザインワークステーション７００は、オペレーティングシステムソフトウェア、サポートファイル、およびケイデンスまたはＯｒＣＡＤのようなデザインソフトウェアを含むハードディスク７０１を含む。デザインワークステーション７００はまた、回路７１０または半導体標準セルのような半導体構成部品７１２の設計を容易にするためにディスプレー７０２を含む。記憶媒体７０４は、回路設計７１０または半導体構成部品７１２を実体的に記憶するために提供される。回路設計７１０または半導体構成部品７１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲのようなファイルフォーマットで記憶媒体７０４に記憶され得る。記憶媒体７０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、デザインワークステーション７００は、記憶媒体７０４からの入力または記憶媒体７０４への書込みを承認するための駆動装置７０３を含む。
[0033]記憶媒体７０４に記憶されたデータは、論理回路構成、フォトリトグラフィーマスク用のパターンデータまたは電子ビームリトグラフィーのようなシリアルの書き込みツール用のマスクパターンデータを特定し得る。データは、論理シミュレーションと関連するタイミング図またはネット回路のような論理検証データをさらに含み得る。記憶媒体７０４上にデータを提供することは、半導体ウェーハを設計するための処理回数を減らすことによって、回路設計７１０または半導体構成部品７１２の設計を容易にする。
[0034]１つの構成において、キャパシタは第１の拡散手段を備える。１つの観点において、第１の拡散手段は、第１の拡散手段によって挙げられた機能を実行するように構成されたＮタイプの拡散領域であり得る。キャパシタはまた、第２の拡散手段を含むように構成される。１つの観点において、第２の拡散手段は、第２の拡散手段によって挙げられた機能を実行するように構成されたＰタイプの拡散領域であり得る。キャパシタは、導電手段を含むようにさらに構成される。１つの観点において、導電手段は、第２の拡散手段によって挙げられた機能を実行するように構成された導電線であり得る。別の観点において、前述の手段は、前述の手段によって挙げられた機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。
[0035]別の構成において、前述の手段は、前述の手段によって挙げられた機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。特定の手段が説明されてきたが、全ての開示された手段が開示された構成を実施するために必要とされないことは当業者によって理解されるだろう。さらに、特定の周知の手段は、本開示に焦点を当てるために説明されてこなかった。
[0036]特定の回路が説明されてきたが、開示された回路の全てが、開示された実施例を実施するために必要とされないことは当業者によって理解されるだろう。さらに、特定の周知の回路は、本開示に焦点を当てるために説明されてこなかった。
[0037]ここに記載された手順は、アプリケーションに依存する様々な手段によって実行され得る。例えば、これらの手順は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せに実装され得る。ハードウェアの実装に関して、処理ユニットは、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰ）、プログラム可能な論理デバイス（ＰＬＤ）、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロプロセッサ、電子デバイス、ここに記載された機能を実行するために設計された他の電子ユニット、またはそれらの組合せに実装され得る。
[0038]ファームウェアおよび／またはソフトウェアの実行に関して、手順は、ここに記載された機能を実行するモジュール（例えば、プロシージャ、関数、など）を用いて実行され得る。命令を実体的に具体化する任意の機械またはコンピュータ可読媒体は、ここに記載された手順を実行する際に用いられ得る。例えば、ソフトウェアコードはメモリに格納され、かつプロセッサによって実行され得る。プロセッサによって実行される場合、ソフトウェアコードを実行することは、ここに提示された教示の異なる観点の様々な手順および機能を実行する動作環境を生成する。メモリはプロセッサの内部またはプロセッサの外部に実装され得る。ここで用いられたように、用語「メモリ」は、長期、短期、揮発性、不揮発性、または他のメモリのうちの任意のタイプを意味し、かつメモリの特定のタイプまたはメモリの数、またはメモリが記憶される媒体のタイプに限定されるべきではない。
[0039]ここに記載された手順および関数を定義するソフトウェアコードを記憶する機械またはコンピュータ可読媒体は、物理コンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセス可能な任意の入手可能な媒体であり得る。例として、および限定ではなく、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、または命令またはデータ構造の形式で望ましいプログラムコードを記憶するために用いられることが可能であり、およびコンピュータによってアクセス可能な任意の他の媒体を備えることができる。ここで用いられるように、ディスク（ｄｉｓｋ）および／またはディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびＢｌｕｅ−ｒａｙディスクを含み、そこにおいて、ディスク（ｄｉｓｋ）は通常データを磁気的に再生するが、ディスク（ｄｉｓｃ）はレーザを用いて光学的にデータを再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲に含まれるべきである。
[0040]コンピュータ可読媒体に記憶するのに加えて、命令および／またはデータは、通信装置に含まれた伝送媒体上で信号として提供され得る。例えば、通信装置は、命令およびデータを表す信号を有するトランシーバを含み得る。命令およびデータは、請求項内で略述された機能を実施することを１つまたは複数のプロセッサにさせるように構成される。
[0041]本願の教示およびそれらの利点が詳細に記載されてきたが、様々な変更、置き換えおよび代替は、添付の請求項によって定義されるような教示の技術から逸脱することなくここで行われ得ることが理解されるべきである。さらに、本願の範囲は、明細書に記載されたプロセス、機械、製造、物質組成、手段、方法およびステップに限定されるように意図されていない。当業者は本開示から容易に理解するので、ここに記載された対応する観点と概ね同じ機能を実行するか、あるいは概ね同じ結果を実現する既存のまたは後に開発されるプロセス、機械、製造、組成物、手段、方法、またはステップは、本教示に従って利用され得る。従って、添付の請求項は、プロセス、機械、製造のようなそれらの範囲に物、手段、方法からなる構成を含むよう意図される。

Claims (20)

  1. セルにわたっておよび前記セルの外側にも延在するＮタイプの拡散領域と、
    前記セルにわたっておよび前記セルの外側にも延在するＰタイプの拡散領域と、
    半導体デバイスを生成するための、各拡散領域上方の少なくとも１つの導電ゲートと、
    一対のダミーゲートと、各ダミーゲートは少なくとも一対のダミーデバイスを生成するために前記Ｎタイプの拡散領域と前記Ｐタイプの拡散領域上方に配置される、前記一対のダミーゲートは前記セルの反対側の端部に配置される、
    および
    前記少なくとも１つのダミーデバイスを無効にするための電源に前記ダミーデバイスのうちの少なくとも１つを結合するように構成された少なくとも１つの第１の導電線、
    を備える半導体標準セル。
  2. 前記少なくとも１つの第１の導電線に結合された前記少なくとも１つのダミーデバイスは、前記セルの一端のみに配置される、請求項１に記載のセル。
  3. 前記少なくとも１つの第１の導電線に結合された前記少なくとも１つのダミーデバイスは、複数の導電線に結合された前記一対のダミーデバイスを備え、前記一対のダミーデバイスは、前記セルの反対側の端部に配置される、請求項１に記載のセル。
  4. 前記少なくとも１つの導電ゲートは、各拡散領域上方に複数の導電ゲートを備え、
    および
    前記セルは、前記複数の導電ゲートの間に配置された出力タブをさらに備える、請求項３に記載のセル。
  5. 各ダミーゲートは、一対のカットダミーゲートを備え、各カットダミーゲートは、前記Ｐタイプの拡散領域または前記Ｎタイプの拡散領域のいずれかと関連する、請求項１に記載のセル。
  6. 各カットダミーゲートは、ＰタイプのダミーデバイスまたはＮタイプのダミーデバイスの一部を形成する、請求項５に記載のセル。
  7. グラウンドに前記ダミーデバイスのうちの少なくとも１つを結合するように構成された少なくとも１つの第２の導電線をさらに備え、前記少なくとも１つのダミーデバイスを無効にする、請求項１に記載のセル。
  8. セルにわたっておよび前記セルの外側にも延在するＮタイプの拡散領域を製造することと、
    前記セルにわたっておよび前記セルの外側にも延在するＰタイプの拡散領域を製造することと、
    半導体デバイスを生成するために、各拡散領域上方に少なくとも１つの導電ゲートを製造することと、
    一対のダミーゲートを製造することと、各ダミーゲートは少なくとも一対のダミーデバイスを生成するために前記Ｎタイプの拡散領域と前記Ｐタイプの拡散領域上方に配置される、前記一対のダミーゲートは前記セルの反対側の端部に配置される、
    および
    前記少なくとも１つのダミーデバイスを無効にするための電源に前記ダミーデバイスのうちの少なくとも１つを結合するように構成された少なくとも１つの第１の導電線を製造すること、
    を備える半導体セル製造方法。
  9. 前記少なくとも１つの第１の導電線を製造することは、前記少なくとも１つのダミーデバイスが前記セルの一端のみに配置されるように前記少なくとも１つの第１の導電線に前記少なくとも１つのダミーデバイスを結合することを備える、請求項８に記載の方法。
  10. 複数の導電線に前記一対のダミーデバイスを結合することをさらに備え、前記一対のダミーデバイスは、前記セルの反対側の端部に配置される、請求項８に記載の方法。
  11. 前記少なくとも１つの導電ゲートは、各拡散領域上方に複数の導電ゲートを備え、
    および
    前記方法は、前記複数の導電ゲートの間に配置された出力タブを製造することをさらに備える、請求項１０に記載の方法。
  12. 一対のカットダミーゲートを製造するために前記ダミーゲートをカットすることをさらに備え、各カットダミーゲートは、前記Ｐタイプの拡散領域または前記Ｎタイプの拡散領域のいずれかと関連する、請求項８に記載の方法。
  13. 各カットダミーゲートは、ＰタイプのダミーデバイスまたはＮタイプのダミーデバイスの一部を形成する、請求項１２に記載の方法。
  14. 少なくとも１つの第２の導電線を製造することおよび前記少なくとも１つのダミーデバイスを無効にするために前記少なくとも１つの第２の導電線を介してグラウンドに前記ダミーデバイスの少なくとも１つを結合することをさらに備える、請求項８に記載の方法。
  15. セルにわたっておよび前記セルの外側にも延在するＮタイプの拡散領域と、
    前記セルにわたっておよび前記セルの外側にも延在するＰタイプの拡散領域と、
    半導体デバイスを生成するための、各拡散領域上方の少なくとも１つの導電ゲートと、
    一対のダミーゲートと、各ダミーゲートは少なくとも一対のダミーデバイスを生成するために前記Ｎタイプの拡散領域と前記Ｐタイプの拡散領域上方に配置される、前記一対のダミーデバイスは前記セルの反対側の端部に配置される、
    および
    前記少なくとも１つのダミーデバイスを無効にするための電源に前記ダミーデバイスのうちの少なくとも１つを結合するための少なくとも１つの第１の導電手段、
    を備える半導体標準セル。
  16. 前記少なくとも１つの第１の導電手段に結合された前記少なくとも１つのダミーデバイスは、前記セルの一端のみに配置される、請求項１５に記載のセル。
  17. 前記少なくとも１つの第１の導電手段に結合された前記少なくとも１つのダミーデバイスは、複数の導電手段に結合された前記一対のダミーデバイスを備え、前記一対のダミーデバイスは、前記セルの反対側の端部に配置される、請求項１５に記載のセル。
  18. 前記少なくとも１つの導電ゲートは、各拡散領域上方に複数の導電ゲートを備え、
    および
    前記セルは、信号を出力するための手段をさらに備え、前記出力手段は、前記複数の導電ゲートの間に配置される、請求項１７に記載のセル。
  19. 各ダミーゲートは一対のカットダミーゲートを備え、各カットダミーゲートは、前記Ｎタイプの拡散または前記Ｐタイプの拡散領域のいずれかと関連する、請求項１５に記載のセル。
  20. 各カットダミーゲートは、ＮタイプのダミーデバイスまたはＰタイプのダミーデバイスの一部を形成する、請求項１９に記載のセル。
JP2015540850A 2012-11-07 2013-11-04 共用拡散標準セルの構造 Withdrawn JP2015537383A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/671,114 US8836040B2 (en) 2012-11-07 2012-11-07 Shared-diffusion standard cell architecture
US13/671,114 2012-11-07
PCT/US2013/068334 WO2014074459A1 (en) 2012-11-07 2013-11-04 Shared-diffusion standard cell architecture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016172671A Division JP2017022395A (ja) 2012-11-07 2016-09-05 共用拡散標準セルの構造

Publications (1)

Publication Number Publication Date
JP2015537383A true JP2015537383A (ja) 2015-12-24

Family

ID=49640169

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015540850A Withdrawn JP2015537383A (ja) 2012-11-07 2013-11-04 共用拡散標準セルの構造
JP2016172671A Pending JP2017022395A (ja) 2012-11-07 2016-09-05 共用拡散標準セルの構造
JP2018039659A Pending JP2018125542A (ja) 2012-11-07 2018-03-06 共用拡散標準セルの構造

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2016172671A Pending JP2017022395A (ja) 2012-11-07 2016-09-05 共用拡散標準セルの構造
JP2018039659A Pending JP2018125542A (ja) 2012-11-07 2018-03-06 共用拡散標準セルの構造

Country Status (7)

Country Link
US (1) US8836040B2 (ja)
EP (1) EP2917939B1 (ja)
JP (3) JP2015537383A (ja)
KR (1) KR101600960B1 (ja)
CN (1) CN104769718B (ja)
TW (1) TWI474469B (ja)
WO (1) WO2014074459A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145313A (ja) * 2019-03-06 2020-09-10 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123565B2 (en) * 2012-12-31 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masks formed based on integrated circuit layout design having standard cell that includes extended active region
US9245887B2 (en) * 2013-07-31 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and layout of an integrated circuit
US10361195B2 (en) * 2014-09-04 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor device with an isolation gate and method of forming
US9306570B1 (en) * 2015-01-22 2016-04-05 Qualcomm Incorporated Continuous diffusion configurable standard cell architecture
US9607988B2 (en) * 2015-01-30 2017-03-28 Qualcomm Incorporated Off-center gate cut
US20160284836A1 (en) * 2015-03-25 2016-09-29 Qualcomm Incorporated System, apparatus, and method for n/p tuning in a fin-fet
US9583493B2 (en) 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
US9853112B2 (en) * 2015-07-17 2017-12-26 Qualcomm Incorporated Device and method to connect gate regions separated using a gate cut
KR102342851B1 (ko) 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
US10146900B2 (en) * 2015-09-17 2018-12-04 Qualcomm Incorporated Hybrid diffusion standard library cells, and related systems and methods
US9673101B2 (en) 2015-09-30 2017-06-06 International Business Machines Corporation Minimize middle-of-line contact line shorts
US10163879B2 (en) 2015-10-05 2018-12-25 Samsung Electronics Co., Ltd. Semiconductor device having jumper pattern
US9871039B2 (en) * 2015-12-28 2018-01-16 Arm Limited Resistance mitigation in physical design
US9634026B1 (en) * 2016-07-13 2017-04-25 Qualcomm Incorporated Standard cell architecture for reduced leakage current and improved decoupling capacitance
US10354947B2 (en) * 2017-02-06 2019-07-16 Samsung Electronics Co., Ltd. Integrated circuit including standard cell
US10181522B2 (en) 2017-02-21 2019-01-15 Globalfoundries Inc. Simplified gate to source/drain region connections
KR102596528B1 (ko) 2018-01-15 2023-11-01 삼성전자주식회사 반도체 장치
US10600866B2 (en) 2018-02-01 2020-03-24 Qualcomm Incorporated Standard cell architecture for gate tie-off
US11030381B2 (en) * 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
CN113412537B (zh) * 2019-02-18 2024-06-04 株式会社索思未来 半导体集成电路装置
WO2021065590A1 (ja) * 2019-10-02 2021-04-08 株式会社ソシオネクスト 半導体集積回路装置および半導体集積回路装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570176A (en) * 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2003188361A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp ゲートアレイ構造の半導体集積回路
JP2007036194A (ja) * 2005-07-26 2007-02-08 Taiwan Semiconductor Manufacturing Co Ltd デバイス性能の不整合低減方法および半導体回路
JP2008118004A (ja) * 2006-11-07 2008-05-22 Nec Electronics Corp 半導体集積回路
WO2008114341A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2008288268A (ja) * 2007-05-15 2008-11-27 Toshiba Corp 半導体集積回路
WO2009078069A1 (ja) * 2007-12-14 2009-06-25 Fujitsu Limited 半導体装置
JP2009267094A (ja) * 2008-04-25 2009-11-12 Panasonic Corp 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
JP2010118599A (ja) * 2008-11-14 2010-05-27 Toshiba Corp 半導体装置の製造方法
JP2011146478A (ja) * 2010-01-13 2011-07-28 Renesas Electronics Corp 半導体集積回路および半導体集積回路設計方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372168A (ja) * 1991-06-21 1992-12-25 Mitsubishi Electric Corp レイアウトパターンデータの作成方法
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11204767A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 半導体装置
JP4161892B2 (ja) * 2003-12-04 2008-10-08 ソニー株式会社 半導体装置
JP2005197462A (ja) * 2004-01-07 2005-07-21 Toshiba Corp 半導体装置及びその製造方法
US7266787B2 (en) 2005-02-24 2007-09-04 Icera, Inc. Method for optimising transistor performance in integrated circuits
JP2007335512A (ja) * 2006-06-13 2007-12-27 Renesas Technology Corp 半導体装置及びその製造方法
KR100855558B1 (ko) * 2007-07-02 2008-09-01 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
US7562326B2 (en) 2007-08-09 2009-07-14 United Microelectronics Corp. Method of generating a standard cell layout and transferring the standard cell layout to a substrate
JP5590802B2 (ja) 2008-04-11 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 基本セルおよび半導体装置
US7919792B2 (en) 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
JPWO2010122754A1 (ja) * 2009-04-22 2012-10-25 パナソニック株式会社 半導体集積回路
KR20110002180A (ko) * 2009-07-01 2011-01-07 주식회사 하이닉스반도체 반도체 메모리 장치에서 로직 어레이를 포함하는 회로 블럭
US8324668B2 (en) * 2009-12-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for isolating devices in integrated circuits
US8735994B2 (en) * 2012-03-27 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical-free dummy gate
US9041115B2 (en) * 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8618607B1 (en) * 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570176A (en) * 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
JPH09289251A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP2003188361A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp ゲートアレイ構造の半導体集積回路
JP2007036194A (ja) * 2005-07-26 2007-02-08 Taiwan Semiconductor Manufacturing Co Ltd デバイス性能の不整合低減方法および半導体回路
JP2008118004A (ja) * 2006-11-07 2008-05-22 Nec Electronics Corp 半導体集積回路
WO2008114341A1 (ja) * 2007-03-16 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2008288268A (ja) * 2007-05-15 2008-11-27 Toshiba Corp 半導体集積回路
WO2009078069A1 (ja) * 2007-12-14 2009-06-25 Fujitsu Limited 半導体装置
JP2009267094A (ja) * 2008-04-25 2009-11-12 Panasonic Corp 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
JP2010118599A (ja) * 2008-11-14 2010-05-27 Toshiba Corp 半導体装置の製造方法
JP2011146478A (ja) * 2010-01-13 2011-07-28 Renesas Electronics Corp 半導体集積回路および半導体集積回路設計方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145313A (ja) * 2019-03-06 2020-09-10 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及びその製造方法
JP7268408B2 (ja) 2019-03-06 2023-05-08 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN104769718A (zh) 2015-07-08
US20140124868A1 (en) 2014-05-08
EP2917939A1 (en) 2015-09-16
WO2014074459A1 (en) 2014-05-15
CN104769718B (zh) 2019-08-09
EP2917939B1 (en) 2021-06-23
TW201426974A (zh) 2014-07-01
TWI474469B (zh) 2015-02-21
KR20150066607A (ko) 2015-06-16
JP2018125542A (ja) 2018-08-09
US8836040B2 (en) 2014-09-16
JP2017022395A (ja) 2017-01-26
KR101600960B1 (ko) 2016-03-08

Similar Documents

Publication Publication Date Title
JP2018125542A (ja) 共用拡散標準セルの構造
US11404443B2 (en) Semiconductor device
TWI585601B (zh) 半導體積體電路及其設計方法、佈局、以及設備
US9026975B2 (en) Semiconductor integrated circuit, method of designing the same, and method of fabricating the same
US10037401B2 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
EP2625689B1 (en) Magnetic random access memory (mram) layout with uniform pattern
US20160300840A1 (en) Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
US9245887B2 (en) Method and layout of an integrated circuit
USRE49780E1 (en) Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
US10204920B2 (en) Semiconductor device including polygon-shaped standard cell
KR20180054740A (ko) 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들
KR20150087615A (ko) 반도체 장치의 레이아웃 디자인을 생성하는 레이아웃 디자인 시스템
JP2007165670A (ja) 半導体回路装置およびその設計方法
JP2016511543A (ja) スイッチング電流誘起磁場によって改善されるｓｔｔ−ｍｒａｍ設計
KR20160123962A (ko) 반도체 레이아웃 내의 셀 배치를 위한 방법 및 그 시스템
JP4999379B2 (ja) 半導体集積回路設計方法、半導体集積回路設計装置
US20140068535A1 (en) System and method for configuring a transistor device using rx tuck
Zhang et al. Hybrid Integration of Gate-All-Around Stacked Si Nanosheet FET and Si/SiGe Super-Lattice FinFET to Optimize 6T-SRAM for N3 Node and Beyond
TW202412301A (zh) 用於信號布線的背側接觸件
Kumar et al. A NOVEL APPROACH TO MINIMIZE SPARE CELL LEAKAGE POWER CONSUMPTION DURING PHYSICAL DESIGN IMPLEMENTATION

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160908