JP4161892B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4161892B2
JP4161892B2 JP2003405343A JP2003405343A JP4161892B2 JP 4161892 B2 JP4161892 B2 JP 4161892B2 JP 2003405343 A JP2003405343 A JP 2003405343A JP 2003405343 A JP2003405343 A JP 2003405343A JP 4161892 B2 JP4161892 B2 JP 4161892B2
Authority
JP
Japan
Prior art keywords
gate electrode
dummy gate
dummy
semiconductor device
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003405343A
Other languages
English (en)
Other versions
JP2005167039A (ja
Inventor
浩一 田平
弘樹 臼井
宏 長谷川
誠 愛川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003405343A priority Critical patent/JP4161892B2/ja
Priority to US10/997,905 priority patent/US7456446B2/en
Publication of JP2005167039A publication Critical patent/JP2005167039A/ja
Application granted granted Critical
Publication of JP4161892B2 publication Critical patent/JP4161892B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は半導体装置に関し、特に、ロジックブロックを含む半導体装置に関するものである。
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた。
このような半導体装置の縮小化はリソグラフィー技術およびエッチング技術などの製造技術の向上により達成され、最近では最小加工寸法を９０ｎｍとする加工技術の開発が進められている。
９０ｎｍ世代より前における製造技術において、ＭＯＳトランジスタのゲート電極の加工寸法のばらつきは、リソグラフィー技術およびエッチング技術を合わせて、目標寸法に対して±５〜１０％程度となっていた。
しかし、現在開発されつつある９０ｎｍ世代の製造技術においては±１０〜１５％程度の加工寸法ばらつきとなり、９０ｎｍ世代以降に微細化を進めるにつれて加工寸法ばらつきが大きくなってきてしまう。上記のように半導体装置においてはゲート電極の加工寸法のばらつきが大きくなると、消費電力のＤＣ成分のばらつきが大きくなり、高速化と低消費電力化の両立が困難となってきてしまう。
特に、ロジックブロックを含む半導体装置においては、通常、ロジック回路を構成するＭＯＳトランジスタのゲート電極が形成される領域と、ゲート電極が形成されない空き領域がロジックブロック内に存在しており、ロジックブロック内のパターン密度は不均一となっている。
このため、ゲート電極をパターン加工する工程における露光時の光近接効果やエッチング時のマイクロローディング効果により、パターンの疎な領域におけるゲート電極の加工寸法と密な領域における加工寸法に差が発生してしまい、加工寸法のばらつきを大きくする要因となっている。
従って、９０ｎｍ世代以降のロジックブロックを含む半導体装置の設計にあたっては、特にゲート電極の加工寸法のばらつきを抑制する必要がある。
ロジックブロック内の空き領域において、空き領域全体に広がるようにダミー電極を形成して加工寸法のばらつきを抑制することが知られていたが、これでは加工寸法のばらつきの抑制は不十分であった。
一方、９０ｎｍ世代以降の半導体装置における微細化と回路の大規模化や高周波化に伴って、チップ上の電源ノイズが指数関数的に増大することが知られている。
上記の電源ノイズの増加は回路誤動作の原因となるため、９０ｎｍ世代以降の半導体装置においては特に電源ノイズを抑制することが求められている。
解決しようとする問題点は、特に最小加工寸法が９０ｎｍの世代以降の半導体装置において、ロジックブロックにおけるゲート電極の加工寸法のばらつきが増大し、また、電源ノイズが増大してしまう点である。
本発明の半導体装置は、通常セル領域と空き領域とを有するロジックブロックが形成された半導体装置であって、半導体基板と、前記ロジックブロックの前記通常セル領域において前記半導体基板に形成された櫛形パターンのゲート電極と、前記ロジックブロックの前記空き領域において前記ロジックブロック内のパターン密度を均一とするように前記半導体基板に形成された櫛形パターンのダミーゲート電極と、前記ダミーゲート電極の少なくとも一部と前記半導体基板の間の静電容量から前記半導体装置の電源のデカップリングキャパシタを構成するように、前記ダミーゲート電極の少なくとも一部と前記半導体基板に接続された配線とを有する。
上記の本発明の半導体装置は、ロジックブロックの通常セル領域において半導体基板に櫛形パターンのゲート電極が形成され、ロジックブロックの空き領域においてロジックブロック内のパターン密度を均一とするように半導体基板に櫛形パターンのダミーゲート電極が形成されている。
ここで、ダミーゲート電極の少なくとも一部と半導体基板に配線が接続されており、このダミーゲート電極の少なくとも一部と半導体基板の間の静電容量から電源のデカップリングキャパシタが構成されている。
本発明の半導体装置は、特に最小加工寸法が９０ｎｍの世代以降の半導体装置において、ロジックブロックにおけるゲート電極の加工寸法のばらつきが抑制され、また、電源ノイズが抑制されている。
以下に、本発明に係る半導体装置の実施の形態について、図面を参照して説明する。
第１実施形態
図１は本実施形態に係る最小加工寸法を９０ｎｍとする製造プロセスで製造された半導体装置のロジックブロックのレイアウトを示す平面図である。
本実施形態に係る半導体装置１は、通常セル領域２と空き領域３とを有するロジックブロックが設けられており、さらにその外周を囲むように周辺回路領域４が設けられている。
上記の通常セル領域においては、例えば半導体基板上にゲート絶縁膜を介して櫛形のパターンのゲート電極が設けられたＰチャネルＭＯＳ（金属−酸化膜−半導体）トランジスタとＮチャネルＭＯＳトランジスタからなるＣＭＯＳ（相補的ＭＯＳ）トランジスタが形成され、このＣＭＯＳトランジスタからロジック回路が構成されている。
一方、空き領域においても、通常セル領域と同様の櫛形のパターンのダミーゲート電極を備えたダミーセルが形成されており、詳細について以下に説明する。
図２は本実施形態に係る半導体装置のロジックブロックの空き領域３におけるダミーセル３１のレイアウトを示す平面図である。
ロジックブロックの空き領域において、通常セル領域と同様のＰチャネルＭＯＳトランジスタ（ＰＴｒ）領域とＮチャネルＭＯＳトランジスタ（ＮＴｒ）領域が設けられており、これらの領域にわたって、例えば通常セル領域と同様の櫛形のパターンのダミーゲート電極ＤＧが形成されている。
ダミーセルのダミーゲート電極ＤＧや通常セル領域のゲート電極のチャネル方向の長さ（櫛形のパターンの幅）は、例えば最小加工寸法の９０ｎｍの寸法で形成されている。
さらに、ダミーゲート電極ＤＧの両側部における半導体基板の表面に、ＰＴｒ領域においてはＰ型の不純物が導入されたＰ型のソースドレイン領域ＳＤP が形成されており、また、ＮＴｒ領域においてはＮ型の不純物が導入されたＮ型のソースドレイン領域ＳＤN が形成されている。
上記のように、ダミーセルにおいても、通常セル領域と同様に、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタからなるＣＭＯＳトランジスタが形成されている。
但し、これらのＣＭＯＳトランジスタはロジック回路として用いられておらず、ダミーゲート電極の少なくとも一部と半導体基板の間の静電容量から電源のデカップリングキャパシタが構成されるように、ダミーゲート電極の少なくとも一部と半導体基板（ＣＭＯＳトランジスタのソースドレイン領域）に配線が接続されている。
ダミーセルにおいて形成するダミーのトランジスタは、通常セルにおいて用いるＣＭＯＳトランジスタに合わせておく。例えば、ＣＭＯＳトランジスタからなる通常セルの高さと、同様にＣＭＯＳトランジスタからなるダミーセルで、セルの高さを合わせることが可能となり、空き領域に生じる無駄なスペースの利用効率を向上させることができる。
上記のダミーセルを構成するために、例えば、ＰＴｒ領域のＰ型のソースドレイン領域ＳＤP は、コンタクトホールＣＨを介して上層配線ＷP に接続され、さらにＰＴｒ領域の近傍に設けられた電源電圧配線ＶＤＤに不図示の領域で接続されている。
一方、ＮＴｒ領域のＮ型のソースドレイン領域ＳＤN は、コンタクトホールＣＨを介して上層配線ＷN に接続され、さらにＮＴｒ領域の近傍に設けられたグランド配線ＧＮＤ（または負の電源電圧配線ＶＳＳ）に不図示の領域で接続されている。
また、ダミーゲート電極ＤＧは、所定の電圧が印加されて半導体基板との間に静電容量が形成されるように不図示の領域で電源電圧配線ＶＤＤやグランド配線ＧＮＤなどの配線に接続されている。電源電圧配線ＶＤＤやグランド配線ＧＮＤなどもまた、コンタクトホールＣＨを介して他の配線に接続されている。
上記の本実施形態に係る半導体装置は、ロジックブロックの通常セル領域においてゲート電極が形成されており、さらに空き領域において通常セル領域と同様のパターンのダミーゲート電極が形成されているので、ロジックブロック内のパターン密度が均一となり、ゲート電極をパターン加工する工程における露光時の光近接効果やエッチング時のマイクロローディング効果をロジックブロック内で均一に作用させることが可能となり、従って特に９０ｎｍ世代以降のロジックブロックを含む半導体装置においても、ゲート電極の加工寸法のばらつきを抑制することができる。
また、上記の本実施形態に係る半導体装置においては、ロジックブロックの空き領域に形成されたダミーゲート電極と半導体基板の間の静電容量から電源のデカップリングキャパシタが構成されており、特に９０ｎｍ世代以降の半導体装置における微細化と回路の大規模化や高周波化に伴って指数関数的に増大してしまう、チップ上の電源ノイズが抑制されている。デカップリングキャパシタを別途設けるには相当のスペースが必要となるが、ロジックブロック内の空き領域を利用してデカップリングキャパシタを実現できるので、省スペース化を実現できる。
上述のようにロジックブロックにおけるゲート電極の加工寸法のばらつきを抑制したり、あるいは製造プロセスを容易にするために、通常セル領域と空き領域をできるたけ同様の構成とすることが好ましい。従って、ダミーゲート電極ＤＧは、通常セル領域におけるゲート電極のパターンと同じパターンに形成されていることが好ましい。
但し、これに限らず、例えば他の目的のために、ダミーゲート電極のパターンを通常セル領域におけるゲート電極とは異なるパターンとすることもできる。
例えば、上記のようにゲート電極およびダミーゲート電極が、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極をそれぞれ含む場合において、ダミーゲート電極のうちのＰチャネルトランジスタ用ゲート電極のみがデカップリングキャパシタを構成するように配線に接続されている構成とすることができる。
ダミーゲート電極がＮチャネルトランジスタ用とＰチャネルトランジスタ用で一体に形成されている通常のＣＭＯＳトランジスタと同様の構成とする場合、両電極が共通の電位となるので、ＰチャネルトランジスタとＮチャネルトランジスタのいずれか一方において、ダミーゲートと半導体基板の間の静電容量を確保でき、これをデカップリングキャパシタとして利用することができる。
通常、Ｐチャネルトランジスタの方が面積が広く取られていることから、より大きな静電容量を確保でき、上記の場合にＰチャネルトランジスタにおいてダミーゲートと半導体基板の間の静電容量をデカップリングキャパシタとして利用することが好ましい。
一方、上記と同様にゲート電極およびダミーゲート電極が、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極をそれぞれ含む場合において、ダミーゲート電極として、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極が分離して形成されている構成とすることも可能である。
上記の場合には両電極に異なる電位を印加できる。このため、ＰチャネルトランジスタとＮチャネルトランジスタの両方においてダミーゲートと半導体基板の間の静電容量を確保でき、これをデカップリングキャパシタとして利用することができる。
但し、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極が分離するための分離領域が必要となるため、Ｐチャネルトランジスタの領域とＮチャネルトランジスタの領域が狭くなり、その分静電容量に寄与する面積が小さくなってしまう場合がある。
上記の本実施形態に係る半導体装置において、好ましくは、ダミーゲート電極ＤＧとして、予め用意された複数種類の大きさのダミーゲート電極のパターンから、空き領域の大きさに合うように空き領域ごとに選択されたダミーゲート電極が形成されている。
ロジックブロックにおいて、様々な大きさあるいは面積の空き領域が存在するのが通常であり、単一の種類のダミーセルを空き領域に形成しようとしても大きさが合わずに形成できない部分が発生しやすくなる。
複数種類の大きさのダミーゲート電極、即ち、複数種類の大きさのダミーセルを予め準備することで、空き領域の大きさに合うように空き領域ごとにダミーゲート電極（ダミーセル）を形成することができる。
上記の複数種類の大きさのダミーセルに対応するため、例えば、ダミーゲート電極（ダミーセル）をグリッド単位で形成しておくことが好ましい。
図３（ａ）はＰチャネルトランジスタ（ＰＴｒ）とＮチャネルトランジスタ（ＮＴｒ）がそれぞれ１つずつのダミーセルの平面図である。
また、図３（ｂ）はＰチャネルトランジスタとＮチャネルトランジスタが直列にそれぞれ３つずつ設けられたダミーセルの平面図であり、図３（ｃ）はＰチャネルトランジスタとＮチャネルトランジスタが直列にそれぞれ７つずつ設けられたダミーセルの平面図である。
各ダミーセルは、ＰチャネルトランジスタとＮチャネルトランジスタに共通のダミーゲート電極ＤＧと、Ｐチャネルトランジスタのソースドレイン領域ＳＤP およびＮチャネルトランジスタのソースドレイン領域ＳＤN とから構成されている。ダミーゲート電極ＤＧは、トランジスタの直列方向に接続されるパターンとなってはいないが、接続されていてもいなくてもよい。
上記の本実施形態の半導体装置において、ダミーゲート電極はデカップリングキャパシタを構成しないダミーゲート電極も含んでいてもよい。
ダミーゲート電極は、必ずしも全部が半導体基板との間の静電容量から電源のデカップリングキャパシタが構成されるようにする必要はない。これは、デカップリングキャパシタを構成したときにゲートリーク電流が大きくなってくる場合があり、例えばこのゲートリーク電流を抑制する必要がある場合などにおいては、ダミーゲート電極を必要以上にデカップリングキャパシタに利用することはなく、本発明としては、ダミーゲート電極の少なくとも一部がデカップリングキャパシタを構成するようになっていればよい。
上記のように、デカップリングキャパシタを構成しないダミーセル領域においては、上記のようにダミー電極やソースドレイン領域に対するコンタクトホールを開口しないようにするだけで対応することができる。この場合には、ダミーセルは単にゲート電極の加工寸法のばらつきを抑制するためだけのダミーセルとして機能する。
（実施例１）
図４（ａ）は本実施例に係る半導体装置のロジックブロックのダミーセルにおけるレイアウトを示す平面図である。
Ｐチャネルトランジスタ（ＰＴｒ）とＮチャネルトランジスタ（ＮＴｒ）のそれぞれにおいて、半導体基板上にゲート絶縁膜を介してダミーゲート電極ＤＧが一体に形成されており、その両側部における半導体基板中に、ＰＴｒのソースドレイン領域ＳＤP およびＮＴｒのソースドレイン領域ＳＤN が形成されている。
また、ＰＴｒ領域のＰ型のソースドレイン領域ＳＤP は、コンタクトホールＣＨを介してＰＴｒ領域の近傍に設けられた電源電圧配線ＶＤＤに接続されている。
一方、ＮＴｒ領域のＮ型のソースドレイン領域ＳＤN とダミーゲート電極ＤＧは、コンタクトホールＣＨを介してＮＴｒ領域の近傍に設けられたグランド配線ＧＮＤ（または負の電源電圧配線ＶＳＳ）に接続されている。
図４（ｂ）は図４（ａ）に示すダミーセルの等価回路図である。
３つのＰチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）と３つのＮチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）が形成されている。Ｐチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）のソースドレイン領域には電源電圧配線ＶＤＤが接続され、一方、Ｎチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）のソースドレイン領域と、Ｐチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）およびＮチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）のゲート電極（ダミーゲート電極）にはグランド配線ＧＮＤ（または負の電源電圧配線ＶＳＳ）が接続されている。
上記の構成において、Ｐチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）においてダミーゲート電極と半導体基板の間に静電容量が生じ、これがデカップリングキャパシタＤＣとして用いられている構成である。Ｎチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）においてはダミーゲート電極と半導体基板の電位が同電位であり、静電容量は生じない。
ダミーゲート電極がＮＴｒとＰＴｒで一体に形成されているので、ＰＴｒとＮＴｒのいずれか一方において、ダミーゲートと半導体基板の間の静電容量を確保し、これをデカップリングキャパシタとして利用する構成であり、通常、ＮＴｒよりもＰＴｒの方が面積が広く取られていることから、より大きな静電容量を確保できる。
（実施例２）
図５（ａ）は本実施例に係る半導体装置のロジックブロックのダミーセルにおけるレイアウトを示す平面図である。
Ｐチャネルトランジスタ（ＰＴｒ）において、半導体基板上にゲート絶縁膜を介してダミーゲート電極ＤＧP が形成されており、その両側部における半導体基板中に、ＰＴｒのソースドレイン領域ＳＤP が形成されている。
一方、Ｎチャネルトランジスタ（ＮＴｒ）において、半導体基板上にゲート絶縁膜を介してダミーゲート電極ＤＧN が形成されており、その両側部における半導体基板中に、ＮＴｒのソースドレイン領域ＳＤN が形成されている。
また、ＰＴｒ領域のＰ型のソースドレイン領域ＳＤP とＮＴｒのダミーゲート電極ＤＧN は、コンタクトホールＣＨを介してＰＴｒ領域の近傍に設けられた電源電圧配線ＶＤＤに接続されている。
一方、ＮＴｒ領域のＮ型のソースドレイン領域ＳＤN とＰＴｒのダミーゲート電極ＤＧP は、コンタクトホールＣＨを介してＮＴｒ領域の近傍に設けられたグランド配線ＧＮＤ（または負の電源電圧配線ＶＳＳ）に接続されている。
図５（ｂ）は図５（ａ）に示すダミーセルの等価回路図である。
３つのＰチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）と３つのＮチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）が形成されている。Ｐチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）のソースドレイン領域と、Ｎチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）のゲート電極（ダミーゲート電極）には電源電圧配線ＶＤＤが接続され、一方、Ｎチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）のソースドレイン領域と、Ｐチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）のゲート電極（ダミーゲート電極）にはグランド配線ＧＮＤ（または負の電源電圧配線ＶＳＳ）が接続されている。
上記の構成において、Ｐチャネルトランジスタ（ＰＴｒ１〜ＰＴｒ３）においてダミーゲート電極と半導体基板の間に静電容量が生じ、これがデカップリングキャパシタＤＣP
として用いるとともに、Ｎチャネルトランジスタ（ＮＴｒ１〜ＮＴｒ３）においてダミーゲート電極と半導体基板の間に静電容量が生じ、これがデカップリングキャパシタＤＣN
として用いられている構成である。
Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極が分離して形成されているため、ＰチャネルトランジスタとＮチャネルトランジスタの両方においてダミーゲートと半導体基板の間の静電容量を確保でき、これをデカップリングキャパシタとして利用することができる。
本発明は上記の説明に限定されない。
例えば、ダミーゲートを備えたダミーセルは、ロジックブロック内の空き領域のみならず、ロジックブロックの周辺回路領域に生じた空き領域などにも適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、最小加工寸法を９０ｎｍとする世代以降のロジックブロックを有する半導体装置に適用することができる。
図１は本発明の実施形態に係る最小加工寸法を９０ｎｍとする製造プロセスで製造された半導体装置のロジックブロックのレイアウトを示す平面図である。 図２は本発明の実施形態に係る半導体装置のロジックブロックの空き領域におけるダミーセルのレイアウトを示す平面図である。 図３（ａ）〜（ｃ）は、それぞれＰチャネルトランジスタとＮチャネルトランジスタが１つ、３つ、７つ設けられたダミーセルの平面図である。 図４（ａ）は実施例１に係る半導体装置のロジックブロックのダミーセルにおける例図とを示す平面図であり、図４（ｂ）は図４（ａ）に示すダミーセルの等価回路図である。 図５（ａ）は実施例２に係る半導体装置のロジックブロックのダミーセルにおける例図とを示す平面図であり、図５（ｂ）は図５（ａ）に示すダミーセルの等価回路図である。
符号の説明
１…半導体装置、２…通常セル領域、３…空き領域、４…周辺回路領域、３１…ダミーセル、ＤＧ，ＤＧP ，ＤＧN …ダミーゲート電極、ＳＤP ，ＳＤN …ソースドレイン領域、ＰＴｒ，ＰＴｒ１〜ＰＴｒ３…Ｐチャネルトランジスタ、ＮＴｒ，ＮＴｒ１〜ＮＴｒ３…Ｎチャネルトランジスタ、ＶＤＤ…電源電圧配線、ＧＮＤ…グランド配線、ＶＳＳ…負の電源電圧配線、ＣＨ…コンタクトホール、ＷP ，ＷN …上層配線ＤＣ，ＤＣP ，ＤＣN …デカップリングキャパシタ。

Claims (5)

  1. 通常セル領域と空き領域とを有するロジックブロックが形成された半導体装置であって、
    半導体基板と、
    前記ロジックブロックの前記通常セル領域において前記半導体基板に形成された櫛形パターンのゲート電極と、
    前記ロジックブロックの前記空き領域において前記ロジックブロック内のパターン密度を均一とするように前記半導体基板に形成された櫛形パターンのダミーゲート電極と、
    前記ダミーゲート電極の少なくとも一部と前記半導体基板の間の静電容量から前記半導体装置の電源のデカップリングキャパシタを構成するように、前記ダミーゲート電極の少なくとも一部と前記半導体基板に接続された配線と
    を有する半導体装置。
  2. 前記ゲート電極および前記ダミーゲート電極が、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極をそれぞれ含み、
    前記ダミーゲート電極のうちのＰチャネルトランジスタ用ゲート電極のみが前記デカップリングキャパシタを構成するように前記配線に接続されている
    請求項１に記載の半導体装置。
  3. 前記ゲート電極および前記ダミーゲート電極が、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極をそれぞれ含み、
    前記ダミーゲート電極として、Ｐチャネルトランジスタ用ゲート電極とＮチャネルトランジスタ用ゲート電極が分離して形成され、それぞれが前記デカップリングキャパシタを構成するように前記配線に接続されている
    請求項１に記載の半導体装置。
  4. 前記ダミーゲート電極として、予め用意された複数種類の大きさのダミーゲート電極のパターンから、前記空き領域の大きさに合うように前記空き領域ごとに選択されたダミーゲート電極が形成されている
    請求項１に記載の半導体装置。
  5. 前記ダミーゲート電極は前記デカップリングキャパシタを構成しないダミーゲート電極も含む
    請求項１に記載の半導体装置。
JP2003405343A 2003-12-04 2003-12-04 半導体装置 Expired - Fee Related JP4161892B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003405343A JP4161892B2 (ja) 2003-12-04 2003-12-04 半導体装置
US10/997,905 US7456446B2 (en) 2003-12-04 2004-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003405343A JP4161892B2 (ja) 2003-12-04 2003-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2005167039A JP2005167039A (ja) 2005-06-23
JP4161892B2 true JP4161892B2 (ja) 2008-10-08

Family

ID=34616800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003405343A Expired - Fee Related JP4161892B2 (ja) 2003-12-04 2003-12-04 半導体装置

Country Status (2)

Country Link
US (1) US7456446B2 (ja)
JP (1) JP4161892B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012855A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
JP4841204B2 (ja) 2005-08-31 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置
US7728362B2 (en) * 2006-01-20 2010-06-01 International Business Machines Corporation Creating integrated circuit capacitance from gate array structures
JP2008176303A (ja) * 2006-12-19 2008-07-31 Nec Electronics Corp マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP5093224B2 (ja) * 2007-03-15 2012-12-12 富士通セミコンダクター株式会社 半導体集積回路
TWI413254B (zh) * 2007-05-23 2013-10-21 Fairchild Semiconductor 用於積體電路應用的低導通電阻金氧半導體電晶體
KR101387689B1 (ko) 2008-01-25 2014-04-22 삼성전자주식회사 반도체 소자
JP5590802B2 (ja) * 2008-04-11 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 基本セルおよび半導体装置
JP5700907B2 (ja) 2008-06-26 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
JP5235936B2 (ja) * 2010-05-10 2013-07-10 パナソニック株式会社 半導体装置及びそのレイアウト作成方法
JP5614333B2 (ja) * 2011-03-01 2014-10-29 富士通セミコンダクター株式会社 半導体装置
KR101913316B1 (ko) * 2012-06-04 2018-10-31 삼성전자주식회사 디커플링 커패시터 및 더미 트랜지스터를 갖는 반도체 소자
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US8901615B2 (en) * 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
KR20140023706A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 파워 ｔｓｖ
US8836040B2 (en) * 2012-11-07 2014-09-16 Qualcomm Incorporated Shared-diffusion standard cell architecture
KR102122458B1 (ko) 2013-11-19 2020-06-12 삼성전자주식회사 반도체 소자의 패턴을 디자인하는 방법
US9306570B1 (en) * 2015-01-22 2016-04-05 Qualcomm Incorporated Continuous diffusion configurable standard cell architecture
KR20170029073A (ko) * 2015-09-04 2017-03-15 삼성전자주식회사 상위 메탈 레이어에서의 eco를 위한 집적회로의 스페어 셀 구조 및 그에 따른 스페어 셀 구조 형성 방법
JP6407900B2 (ja) 2016-02-04 2018-10-17 株式会社東芝 半導体集積回路
US10032763B2 (en) * 2016-06-02 2018-07-24 Qualcomm Incorporated Bulk cross-coupled high density power supply decoupling capacitor
US9634026B1 (en) * 2016-07-13 2017-04-25 Qualcomm Incorporated Standard cell architecture for reduced leakage current and improved decoupling capacitance
KR102635671B1 (ko) * 2019-03-21 2024-02-14 에스케이하이닉스 주식회사 반도체 장치
EP3767671A1 (en) 2019-07-19 2021-01-20 Nxp B.V. Integrated circuit having functional cells and reconfigurable gate-based decoupling cells
US11244895B2 (en) 2020-06-01 2022-02-08 Qualcomm Incorporated Intertwined well connection and decoupling capacitor layout structure for integrated circuits
KR20220043738A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 비대칭 디커플링 셀을 포함하는 집적 회로 및 이를 설계하는 방법
US20220181325A1 (en) * 2020-12-03 2022-06-09 Qualcomm Incorporated Cell architecture with an additional oxide diffusion region

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
JP3313668B2 (ja) * 1999-07-07 2002-08-12 エヌイーシーマイクロシステム株式会社 データ処理装置、情報記憶媒体
JP3506645B2 (ja) * 1999-12-13 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP4614522B2 (ja) * 2000-10-25 2011-01-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP3897730B2 (ja) * 2003-04-23 2007-03-28 松下電器産業株式会社 半導体記憶装置および半導体集積回路

Also Published As

Publication number Publication date
US20050116268A1 (en) 2005-06-02
JP2005167039A (ja) 2005-06-23
US7456446B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4161892B2 (ja) 半導体装置
TWI826746B (zh) 鰭式場效電晶體(finfet)技術之半導體佈局
TWI559542B (zh) 具有選擇性閘極電極凹部的積體電路
US9035393B2 (en) Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
KR100840282B1 (ko) 반도체 집적회로장치의 제조방법
US8508289B2 (en) Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
JP2007103863A (ja) 半導体デバイス
JP2008130670A (ja) 半導体装置、論理回路および電子機器
US20240153941A1 (en) Semiconductor structure
TWI436480B (zh) 在ＳｅＯＩ基板上之具有在絕緣層之下的埋入式後控制閘之資料路徑單元
JP2002190516A (ja) 半導体装置
JP2007157892A (ja) 半導体集積回路およびその製造方法
US20050012159A1 (en) Semiconductor device with bypass capacitor
JP2006313814A (ja) 半導体装置
JPH05198742A (ja) 半導体集積回路装置
JPH10242296A (ja) 半導体装置
US6429469B1 (en) Optical Proximity Correction Structures Having Decoupling Capacitors
JPS5943828B2 (ja) Ｍｏｓ形集積回路の製造方法
JP2010245432A (ja) 半導体装置
JP2006140396A (ja) 半導体集積回路装置およびその製造方法
TW582111B (en) Semiconductor chip and semiconductor device therefor
JP2001177357A (ja) 差動アンプ
TW202431589A (zh) 積體電路裝置及其製造方法
JPH08250668A (ja) シリコン−オン−インシュレータ構造での静電放電保護素子及びその製造方法
JP5259749B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees