TWI413254B - 用於積體電路應用的低導通電阻金氧半導體電晶體 - Google Patents

用於積體電路應用的低導通電阻金氧半導體電晶體 Download PDF

Info

Publication number
TWI413254B
TWI413254B TW097119295A TW97119295A TWI413254B TW I413254 B TWI413254 B TW I413254B TW 097119295 A TW097119295 A TW 097119295A TW 97119295 A TW97119295 A TW 97119295A TW I413254 B TWI413254 B TW I413254B
Authority
TW
Taiwan
Prior art keywords
gate
segments
metal layer
parallel
gates
Prior art date
Application number
TW097119295A
Other languages
English (en)
Other versions
TW200910593A (en
Inventor
Steven Leibiger
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200910593A publication Critical patent/TW200910593A/zh
Application granted granted Critical
Publication of TWI413254B publication Critical patent/TWI413254B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

用於積體電路應用的低導通電阻金氧半導體電晶體
本發明係關於低導通電阻金氧半導體場效電晶體(MOSFET)，及更特定言之係具有延伸閘極之低導通電阻MOSFET，其具有多個接觸源極及汲極區域的接點。
相關申請案交叉參照
本專利申請主張於2007年5月23日提出申請之美國臨時專利申請案號第60/939,639號的權利，本文以引用的方式將其完整併入。
具有極大閘極寬度的MOSFET，如功率MOSFET，自然比習知MOSFET需求較多的晶片面積，且因此有利於製造具有大寬度閘極的小型功率MOSFET，特別係當此MOSFET係一積體電路的部分時，其中的布局面積係一寶貴的商品。圖1係具有大閘極寬度之延伸閘極MOSFET 20之一電流類型的俯視圖，其已知為一蜂巢紋狀電晶體(waffle transistor)。閘極22係以一源極24及汲極26的交叉平行線晶格圖案佈置，其中，源極24及汲極26係形成在由該等閘極之晶格形成的島狀區內。個別的源極24及汲極26具有矽化物覆蓋區28，且藉由源極接點30一起連接至源極金屬1條狀物32及藉由汲極接點34一起連接至汲極金屬1條狀物36。此等金屬1條狀物係藉由金屬2(未示出)連接在一起，金屬2亦為條狀物且在一方向中與每一金屬1條狀物交叉。
圖1中所示之蜂巢紋狀電晶體20的數個特徵限制了該電晶體的操作特徵。閘極相交的多晶區段38佔總閘極多晶區的約10%，且對裝置驅動電流不會有很大的貢獻，因為其缺乏到該等源極及汲極區域的通路。因此，由多晶區段38消耗的布局面積係最浪費的空間。另外，因為金屬化的條狀本質，約一半的經沈積金屬由於最少的金屬1線路而被移除，且空間尺寸大小大約相等。而且，由於該等金屬條狀物係以一最佳的45°相對於電流流動的方向(金屬1及金屬2彼此交叉)成角度，該金屬的長度增加1.4倍，其增加該電晶體的效率Ron 。此外，金屬1及金屬2間的通道僅可在該金屬1及金屬2之交叉處製成，且因此可通過該兩金屬層之間的電流量會被該等通道之電流容量所限制。
功率電晶體通常要求井分接頭(well tap)，以改善鎖存及安全操作區(SOA)特徵，其係該等源極及該等具有高度摻雜區之井之間的連接線，該等井所摻雜的雜質和自該等井延伸至該等源極矽化物的井具有相同極性，以提供該電晶體鎖存的增加抵抗力。然而，在該蜂巢紋狀電晶體20中，閘極22將源極切成小隔離區域，且沒有空間在該蜂巢紋狀電晶體20的每一源極24中產生一對接或整合的井分接頭。因此，每一源極位置可用作一真實源極或用作一井分接頭。如圖2所示，以井分接頭40取代經選擇的源極位置，導致一蜂巢紋狀電晶體42具有較低驅動及較高電阻，其有效地將該電晶體製得更小。另外，在每一源極及一井分接頭間有一必要間隙，其削減該等井分接頭的有效性。
在功率電晶體陣列中將鎮流電阻器放在閘極及射極之間有時係有益的，以免受靜電放電(ESD)之害且平衡該電晶體之每一部分或區段的電流負載。形成一鎮流電阻器的常見方法係，在閘極邊緣及汲極矽化物之間留有一間隙。圖3顯示在一蜂巢紋狀電晶體46的汲極區域中之此鎮流電阻器間隙44。汲極矽化物的減小面積意謂著，必須增加汲極矩形區以透過每一汲極提供相同的電流密度，如虛線矩形48所示，其與圖1所示之汲極26之一者的周邊相對應。結果，亦會增大每一源極的尺寸，因為棋盤式格柵圖案迫使該等汲極及源極正方形具有相同尺寸。
本發明在其一形式中包括，一功率MOSFET，其包含第一及第二源極區和一汲極區，該汲極區相鄰於形成在一基板之頂表面上的一層的頂表面，及一在該第一源極區和該汲極區之間的第一閘極、一在該汲極區和該第二源極區之間的第二閘極；該等第一及第二閘極具有第一複數個區段，各由一曲線區段及一直線區段組成，其中在該等第一及第二閘極之每一者中，該第一複數個區段中的該等直線區段係彼此平行；及該等第一及第二閘極相對於一在該等第一及第二閘極之間正交於該基板之頂表面的平面實質上彼此呈一鏡像。
本發明在另一形式中包括，用於形成一功率MOSFET的方法，該方法包括以下步驟：形成第一及第二源極區和一汲極區，該汲極區相鄰於形成在一基板之頂表面上的一層 的頂表面，及形成一在該第一源極區和該汲極區之間的第一閘極、一在該汲極區和該第二源極區之間的第二閘極；該等第一及第二閘極具有第一複數個區段，各由一彎曲區段及一平直區段組成，其中在該等第一及第二閘極之每一者中該第一複數個區段中的該等平直區段係彼此平行；及該等第一及第二閘極相對於一在該等第一及第二閘極之間正交於該基板之頂表面的平面實質上彼此呈一鏡像。
本發明在又另一形式中包括一種設計一具有多個源極、汲極及閘極之MOSFET的方法，其中該等源極之每一者係連接在一起，該等汲極之每一者係連接在一起及該等閘極之每一者係連接在一起，且具有兩金屬層；藉由路由用於該等源極和汲極之每一者的第一及第二金屬層於彼此之上；設定該等源極和汲極上該第一及第二金屬層的寬度，以實現足夠數量及尺寸的通道，進而有效地導通一在該等金屬層之間的預期最大電流，同時留下沿著該第一金屬層之中心線的面積用於一足夠數量的接點接觸來自該等源極及汲極的第一金屬層，及有效地導通在該等第一金屬層和該等源極及汲極之間的預期最大電流；及形成該等閘極之每一者作為交替之彎曲區段及平行平直區段的一連續組；對準相鄰閘極使得其一閘極係另一閘極沿著在該等閘極之間的一線的鏡面，以致在該兩閘極之最靠近彎曲區段之間的區域具有足夠的空間用於該等接點，且每一閘極之相對立彎曲區段之間的距離不會寬於需要用於該源極之第一及第二金屬層和該汲極之第一及第二金屬層的一重疊，及一 在該等源極和汲極之金屬層之間的最小橫向空間。
圖4A係一功率MOSFET於製程中之一特定步驟的一部分50的俯視圖。根據本發明一具體實施例，該部分50具有複數個閘極電極52於源極區54及汲極區56之間。該等閘極52具有一規則彎曲或蜿蜒的幾何形狀，包含半圓區段66及連接該等半圓區段的平行平直區段68。相鄰閘極52彼此呈鏡像。
圖4B係圖4A形成閘極側壁氧化物69於該等閘極54上且矽化經曝露矽後的圖式。矽化層58及60分別覆蓋該等源極區54及該等汲極區56，及矽化層61覆蓋閘極該等閘極電極52。圖4C係圖4B添加源極及汲極接點後的圖式。該等源極區54及該等汲極區56分別具有接點62及64，用於連接至一金屬1層(顯示在某些其它圖式中)。
如圖4C所示，在該等閘極52之間的個別源極區54及汲極區56具有相對較寬區域70，介於相鄰閘極52的相鄰半圓區段66之間。個別的接點62、64可位在此等區域70中。該等接點62、64的形式可為一正方形，其兩對角線72之一平行該等閘極52之平直區段68的邊緣。在此定向中，該等接點62、64的面積可大於，若該等接點具有邊緣平行於平直區段68之邊緣的情況。該等接點62、64的此傾斜增加可流過每一接點的電流量，其在一功率裝置中係很重要的。
連同考慮到該等接點62、64的數量及尺寸，可考量之另一設計係該等第一及第二金屬層間之通道的電流載送能 力。透過該等金屬層的電流路徑可具有明顯長度，使得在功率裝置之設計中，金屬化中遺失的功率通常成為一重要的考量。雖然圖1所示之先前技術設計使用兩金屬層連接源極區及汲極區之各自金屬條狀物，但是使用多個金屬層以減少結合的金屬化電阻可具有更大的優點。因此，該通道的數量及尺寸係重要的。
圖5A係源極金屬層82及汲極金屬層84的俯視圖80，其為圖4A所示之功率MOSFET之部分50的金屬化層。圖5B係沿圖5A之線5B－5B所取的側視圖86。該等金屬層82、84之每一者包括一第一金屬層或金屬1層88位在一第二金屬層或金屬2層90之下，在本發明一具體實施例之大部分功率裝置中，該兩層具有相等寬度及符合的垂直邊緣。該等第一及第二金屬層88、90係由一第一層間氧化物94分離，其具有延伸過該第一層間氧化物94的通道92，以連接該等第一金屬層88及該等第二金屬層90。在該金屬1層88下方有一第二層間氧化層96及圖4C所示的接點62、64(圖5B僅示出接點64之一)，其延伸過該第二層間氧化層96。一鈍化層97覆蓋該金屬2層90。
圖6A係圖5A的金屬化層置於圖4C中所示之部分50上的組合俯視圖98。圖6B係沿圖6A之線6B－6B所取的側視圖102，且其包括一形成在一生長在一基板107上之輕量摻雜磊晶層105中的P井103、源極區54及汲極區56、源極矽化物58及汲極矽化物60、閘極109、閘極矽化物61、一汲極接點64及圖5B中所示的結構。該等閘極109之每一者具有 一閘極電極52、側壁氧化物69、一閘極氧化物108及一位於該等側壁氧化物之每一者下的LDD區109。
與圖1所示之蜂巢紋狀電晶體的金屬化相比，圖5A及5B所示的大金屬化面積係有可能由圖4A所示的源極、汲極及閘極布局形成。圖5A及5B所示的金屬化允許經沈積金屬的一大部分在金屬蝕刻過程中被保留住，因為該等金屬層之間的水平間隙被該製程中的最小特徵間隔限制。而且，流過該等覆蓋金屬層的電流會在相同方向中流動，因此減少或消除控制該等金屬層之間之電容的必要性。另外，在一金屬層中之厚度變化的效果可由另一覆蓋層緩和。
為了要讓兩金屬化層具有大約相同的電流密度，通道94之數量及尺寸係重要的。由於該金屬化造成的效果通常係功率裝置之效率的最重要因素之一，故需求能夠最佳化包括該等通道的金屬化。使用本發明，設計者可首先計算出金屬化的尺寸大小及通道的數量及尺寸，然後相配於閘極52的尺寸大小，以容納該金屬化及通道。
圖7A係根據本發明另一具體實施例之一功率電晶體的俯視圖110，其顯示雙層源極金屬層112、雙層汲極金屬層114及介於該等兩金屬層間的通道116。在此設計中，該金屬化的寬度大約係圖5所示之金屬化之寬度的兩倍。圖7B係沿圖7A之線7B－7B所取的側視圖120，其中該等源極金屬層112具有一源極下方或金屬1層122及一源極上方或金屬2層124。同樣地，於圖7B中，該等汲極金屬層114具有一汲極下方或金屬1層126及一汲極上方或金屬2層128。一 第一層間氧化層130位於該等兩下方金屬層122、126下方，具有一自該源極下方金屬層122至圖8所示之源極矽化物152的接點132。一第二層間氧化層136以連接該等兩金屬層在一起的通道116分離該等上方及下方金屬層。一鈍化層138覆蓋該金屬2層128。
圖8係佈置以相配於圖7A及7B之金屬化的閘極電極142、源極區144、汲極區146、源極矽化物152、汲極矽化物154、源極接點148及汲極接點150的俯視圖140。圖8的閘極142、源極區144及汲極區146和圖4A的閘極52、源極區54及汲極區56相同，除了閘極52在一方向中係藉由伸展矩形區段68而不改變半圓區段66而伸長之外。圖4A中具有其各自矽化層54及60的源極區54及汲極區56已被修改以伸展在其各自閘極之間。
圖9係圖7A及8之組合，顯示其相關的對準。
圖10A係圖4A的閘極電極52、源極區54及汲極區56添加了對接的井分接頭202、汲極鎮流器204及矽化物206的俯視圖200，其中該等對接的井分接頭202位於該等源極區54中的源極接點62之下，該等汲極鎮流器204係藉由一在汲極矽化物60之間的間隙形成，及該矽化物206位於該等汲極區56中的汲極接點64之下。圖10B係沿圖10A之線10B－10B所取的側視圖208。不像圖1所示之包含井分接頭40的蜂巢紋狀電晶體42，將該等井分接頭202包括在圖4所示之蜿蜒閘極結構中不會把該等源極區54碎成小正方形。同樣地，該等源極矽化物58將該等源極區54的所有部分連接在 一起，且MOSFET功率電晶體98的有效尺寸不會由於添加該等井分接頭202而縮小。再者，所有源極區54係直接連接至一井分接頭202，其提供比圖2之蜂巢紋狀電晶體42還要少的磁化率以鎖存。
圖10C係沿圖10A之線10C－10C所取的側視圖210，其顯示該等汲極鎮流器204之一的一斷面。熟知本技術者人士將了解，取決於功率MOSFET 200的尺寸及製造該電晶體的設計規則，該等汲極區60必須在圖10A中垂直地增加，以容納該等鎮流器204。然而，由於源極58及汲極60未連結，故該等源極58不須改變。即使稍微增加汲極區60，與圖3所示之蜂巢紋狀電晶體的尺寸增大相比，該電晶體200之尺寸增大仍為小，因為該等尺寸增加僅顯露在裝置的汲極側。相對地，鎮流會增加該蜂巢紋狀之源極及汲極兩者的尺寸大小。
圖11係圖4A的閘極52、源極區54及汲極區56添加了鎮流電阻器204在功率電晶體220之源極接點62及汲極接點64兩者周圍的俯視圖220，在某些應用中其源極區及汲極區可能會在該電晶體220之操作期間係相反的。因此，若該電晶體操作係相反的，則該等汲極區將具有鎮流電阻器204。
雖然已參考特定具體實施例來說明本發明，不過，熟習本技術的人士將會瞭解，可對其進行各種變更，且可以等效例來替代其元件，而不會脫離本發明的範疇。此外，亦可對本發明進行眾多修改，以便讓一特定情況或材料適於 本發明的教示內容而不會脫離本發明的範疇。
所以，本發明並不希望受限於本文所揭之被視為用於實行本發明之最佳模式的特定具體實施例，相反地，本發明將包含位在隨附申請專利範圍的範疇與精神中的所有具體實施例。
20‧‧‧延伸閘極MOSFET/蜂巢紋狀電晶體
22‧‧‧閘極
24‧‧‧源極
26‧‧‧汲極
28‧‧‧矽化物覆蓋區
30‧‧‧源極接點
32‧‧‧源極金屬1條狀物
34‧‧‧汲極接點
36‧‧‧汲極金屬1條狀物
38‧‧‧多晶區段
40‧‧‧井分接頭
42‧‧‧蜂巢紋狀電晶體
44‧‧‧鎮流電阻器間隙
46‧‧‧蜂巢紋狀電晶體
50‧‧‧功率MOSFET之部分
52‧‧‧閘極電極
54‧‧‧汲極區
56‧‧‧汲極區
58‧‧‧矽化層
60‧‧‧矽化層
61‧‧‧矽化層
62‧‧‧接點
64‧‧‧接點
66‧‧‧半圓區段
68‧‧‧平行平直區段
69‧‧‧閘極側壁氧化物
70‧‧‧相對較寬區域
82‧‧‧源極金屬層
84‧‧‧汲極金屬層
88‧‧‧第一金屬層或金屬1層
90‧‧‧第二金屬層或金屬2層
92‧‧‧通道
94‧‧‧第一層間氧化物
96‧‧‧第二層間氧化層
97‧‧‧鈍化層
103‧‧‧P井
105‧‧‧輕量摻雜磊晶層
107‧‧‧基板
108‧‧‧閘極氧化物
109‧‧‧閘極/LDD區
112‧‧‧雙層源極金屬層
114‧‧‧雙層汲極金屬層
116‧‧‧通道
122‧‧‧源極下方或金屬1層
124‧‧‧源極上方或金屬2層
126‧‧‧汲極下方或金屬1層
128‧‧‧汲極上方或金屬2層
130‧‧‧第一層間氧化層
132‧‧‧接點
136‧‧‧第二層間氧化層
138‧‧‧鈍化層
142‧‧‧閘極電極
144‧‧‧源極區
146‧‧‧汲極區
148‧‧‧源極接點
150‧‧‧汲極接點
152‧‧‧源極矽化物
154‧‧‧汲極矽化物
202‧‧‧對接的井分接頭
204‧‧‧汲極鎮流器
206‧‧‧矽化物
配合附圖來參考本發明各具體實施例的下面說明，將會明白且更瞭解本發明的特點與優點以及達成本發明的方式，其中：圖1係一先前技術蜂巢紋狀電晶體的俯視圖；圖2係圖1之蜂巢紋狀電晶體之一修改版的俯視圖；圖3係圖1之蜂巢紋狀電晶體之另一修改版的俯視圖；圖4A、4B及4C係根據本發明一具體實施例之一功率電晶體之形成中的各種階段的俯視圖；圖5A及5B分別係圖4A所示之功率MOSFET之金屬化層的俯視及側視圖；圖6A及6B分別係圖5A之金屬化層添加閘極矽化物置於圖4C之俯視圖上的俯視及側視組成圖；圖7A及7B分別係根據本發明另一具體實施例之一功率電晶體的俯視及側視圖；圖8係閘極、源極區、汲極區、源極接點及汲極接點的俯視圖，其係佈置以相配圖7A及7B的金屬化；圖9係圖7A及8之組成，顯示其相關的對準；圖10A、10B及10C分別係圖4添加對接的井分接頭及汲 極鎮流電阻器的俯視圖及兩側視圖；以及圖11係圖4A添加鎮流電阻器於源極接點及汲極接點兩者周圍的俯視圖。
應該明白的係，為清楚起見，在該等圖式中在適當的地方會重覆使用元件符號來表示對應的特徵元件。而且，圖式中各種物件的相對大小在某些情況下經扭曲以更清楚顯示本發明。本文所提出的範例雖然說明本發明的數個具體實施例，不過絕不以任何方式應被視為限制本發明的範疇。
52‧‧‧閘極電極
54‧‧‧汲極區
56‧‧‧汲極區
58‧‧‧矽化層
60‧‧‧矽化層
64‧‧‧接點
96‧‧‧第二層間氧化層
103‧‧‧P井
105‧‧‧輕量摻雜磊晶層
107‧‧‧基板
108‧‧‧閘極氧化物
109‧‧‧閘極/LDD區
204‧‧‧汲極鎮流器
206‧‧‧矽化物

Claims (31)

  1. 一種功率MOSFET，其包括：a)第一及第二源極區，及一相鄰於形成在一基板之一頂表面上之一層之一頂表面的汲極區；以及b)一第一閘極，其介於該第一源極區和該汲極區之間；及一第二閘極，其介於該汲極區和該第二源極區之間；該等第一及第二閘極具有第一複數個區段，各由一彎曲區段及一平直區段組成；c)其中在該等第一及第二閘極之每一者中的該第一複數個區段中的該等平直區段係彼此平行，及該等第一及第二閘極相對於一在該等第一及第二閘極之間正交於該基板之該頂表面的平面實質上彼此呈一鏡像。
  2. 如請求項1之功率MOSFET，其中該等彎曲區段之每一者實質上係半圓。
  3. 如請求項1之功率MOSFET，其進一步包括一至該汲極的接點，其實質上位於由該第一閘極之相鄰彎曲區段的中心及該第二閘極之相鄰彎曲區段的中心形成之一矩形的中間中，其中該第一閘極的該等相鄰彎曲區段及該第二閘極之該等相鄰彎曲區段相對於該平面實質上係呈鏡像。
  4. 如請求項1之功率MOSFET，其進一步包括第一及第二金屬層，該第二金屬層係位於該第一金屬層上，該等第一及第二金屬層之每一者具有第二複數個平行片段，其中該第一金屬層的該等平行片段之每一者具有該第二金屬 層的一對應平行片段，其實質上與該第一金屬層的該對應平行片段一致，該等平行的對應片段對於該等第一及第二金屬層的一實質長度而言係彼此覆蓋。
  5. 如請求項4之功率MOSFET，其中一接點電耦合該汲極至該第一金屬層之該第二複數個平行片段之一。
  6. 如請求項4之功率MOSFET，其中該等第一及第二金屬層之每一者之該第二複數個平行片段之一具有一中心縱軸，其實質上位在該平面中。
  7. 如請求項4之功率MOSFET，其進一步包括第三複數個通道，其介於該第一金屬層上之該等區段之每一者和該第二金屬層之該等對應區段之間，該等通道與該平面隔開。
  8. 如請求項1之功率MOSFET，其進一步包括一在一矽化層之下的井分接頭，其與該第一源極區接觸。
  9. 如請求項1之MOSFET，其進一步包括一位於該汲極區中之鎮流電阻器。
  10. 如請求項9之功率MOSFET，其中該鎮流電阻器包括一位在該接點下之一矽化層及該汲極區之其餘部分上之一矽化層中的間隙。
  11. 如請求項1之功率MOSFET，其進一步包括一位於該第一源極區中之鎮流電阻器。
  12. 一種功率MOSFET，其包括：a)第一及第二源極區，及一相鄰於形成在一基板之一頂表面上之一層之一頂表面的汲極區；以及 b)一第一閘極，其介於該第一源極區和該汲極區之間；及一第二閘極，其介於該汲極區和該第二源極區之間；該等第一及第二閘極具有第一複數個區段，各由一半圓彎曲區段及一平直區段組成；其中在該等第一及第二閘極之每一者中的該等平直區段係彼此平行，及該等第一及第二閘極相對於一在該等第一及第二閘極之間正交於該基板之該頂表面的平面實質上彼此呈一鏡像；c)第一及第二金屬層，該第二金屬層係位於該第一金屬層上，該等第一及第二金屬層之每一者具有第二複數個平行片段，其中該第一金屬層的該等平行片段之每一者具有該第二金屬層的一對應平行片段，其實質上與該第一金屬層的該對應平行片段一致，該等平行的對應片段對於該等第一及第二金屬層的一實質長度而言係彼此覆蓋；以及d)一接點，其電耦合該汲極至該第一金屬層之該第二複數個平行片段之一。
  13. 如請求項12之功率MOSFET，其進一步包括一至該汲極的接點，其實質上位於由該第一閘極之相鄰彎曲區段的中心及該第二閘極之相鄰彎曲區段的中心形成之一矩形的中間中，其中該第一閘極的該等相鄰彎曲區段及該第二閘極之該等相鄰彎曲區段相對於該平面實質上係呈鏡像。
  14. 如請求項12之功率MOSFET，其中該等第一及第二金屬層之每一者之該第二複數個平行片段之一具有一中心縱 軸，其實質上位在該平面中。
  15. 如請求項12之功率MOSFET，其進一步包括第三複數個通道，其介於該第一金屬層上之該等區段之每一者和該第二金屬層之該等對應片段之間，該等通道與該平面隔開。
  16. 如請求項12之功率MOSFET，其進一步包括一在一矽化層之下的井分接頭，其與該第一源極區接觸。
  17. 如請求項12之功率MOSFET，其進一步包括一位於該汲極區中之鎮流電阻器。
  18. 如請求項17之功率MOSFET，其中該鎮流電阻器包括一位在該接點下之一矽化層及該汲極區之其餘部分上之一矽化層中的間隙。
  19. 如請求項12之功率MOSFET，其進一步包括一位於該第一源極區中之鎮流電阻器。
  20. 一種用於形成一功率MOSFET之方法，其包含以下步驟：a)形成第一及第二源極區，及一相鄰於形成在一基板之一頂表面上之一層之一頂表面的汲極區；以及b)形成一第一閘極，其介於該第一源極區和該汲極區之間；及一第二閘極，其介於該汲極區和該第二源極區之間；該等第一及第二閘極具有第一複數個區段，各由一彎曲區段及一平直區段組成；c)其中在該等第一及第二閘極之每一者中的該第一複數個區段中的該等平直區段係彼此平行，及該等第一 及第二閘極相對於一在該等第一及第二閘極之間正交於該基板之該頂表面的平面實質上彼此呈一鏡像。
  21. 如請求項20之方法，其中該等彎曲區段之每一者實質上係半圓。
  22. 如請求項20之方法，其進一步包括形成一至該汲極的接點，其實質上位於由該第一閘極之相鄰彎曲區段的中心及該第二閘極之相鄰彎曲區段的中心形成之一矩形的中間中，其中該第一閘極的該等相鄰彎曲區段及該第二閘極之該等相鄰彎曲區段相對於該平面實質上係呈鏡像。
  23. 如請求項20之方法，其進一步包括形成第一及第二金屬層，該第二金屬層係位於該第一金屬層上，該等第一及第二金屬層之每一者具有第二複數個平行片段，其中該第一金屬層的該等平行片段之每一者具有該第二金屬層的一對應平行片段，其實質上與該第一金屬層的該對應平行片段一致，該等平行的對應片段對於該等第一及第二金屬層的一實質長度而言係彼此覆蓋。
  24. 如請求項23之方法，其中一接點係電耦合該汲極至該第一金屬層之該第二複數個平行片段之一。
  25. 如請求項23之方法，其中該等第一及第二金屬層之每一者之該第二複數個平行區段之一具有一中心縱軸，其實質上位在該平面中。
  26. 如請求項23之方法，其進一步包括形成第三複數個通道，其介於該第一金屬層上之該等區段之每一者和該第二金屬層之該等對應區段之間，該等通道與該平面隔 開。
  27. 如請求項24之方法，其進一步包括形成一在一矽化層之下的井分接頭，其與該第一源極區接觸。
  28. 如請求項20之方法，其進一步包括形成一位於該汲極區中之鎮流電阻器。
  29. 如請求項28之方法，其中該鎮流電阻器包括一位在該接點下之一矽化層及該汲極區之其餘部分上之一矽化層中的間隙。
  30. 如請求項20之方法，其進一步包括形成一位於該第一源極區中之鎮流電阻器。
  31. 一種設計一MOSFET之方法，該MOSFET具有多個源極、汲極及閘極，其中該等源極之每一者係連接在一起，該等汲極之每一者係連接在一起，及該等閘極之每一者係連接在一起，且具有第一及第二金屬層，該設計方法包括以下步驟：a)路由用於該等源極及汲極之每一者的該等第一及第二金屬層於彼此之上；b)設定該等源極及汲極上之該等第一及第二金屬層的寬度，以實現足夠數量及尺寸的通道，進而有效地導通一在該等金屬層之間的預期最大電流，同時留下沿著該第一金屬層之中心線的面積用於一足夠數量的接點接觸來自該等源極及該等汲極的該第一金屬層，及有效地導通在該等第一金屬層和該等源極及該等汲極之間的該預期最大電流； c)形成該等閘極之每一者作為交替之彎曲區段及平行平直區段的一連續組；對準相鄰閘極使得其一閘極係另一閘極沿著在該等閘極之間的一線的鏡面，及使得在該兩閘極之每一者之最靠近彎曲區段之間的區域具有足夠的空間用於該等接點，且每一閘極之相對立彎曲區段之間的距離不會寬於需要用於該等源極之第一及第二金屬層和該等汲極之第一及第二金屬層的一重疊，及一在該等源極和汲極之金屬層之間的最小橫向空間。
TW097119295A 2007-05-23 2008-05-23 用於積體電路應用的低導通電阻金氧半導體電晶體 TWI413254B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US93963907P 2007-05-23 2007-05-23

Publications (2)

Publication Number Publication Date
TW200910593A TW200910593A (en) 2009-03-01
TWI413254B true TWI413254B (zh) 2013-10-21

Family

ID=40071606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119295A TWI413254B (zh) 2007-05-23 2008-05-23 用於積體電路應用的低導通電阻金氧半導體電晶體

Country Status (3)

Country Link
US (1) US7763939B2 (zh)
TW (1) TWI413254B (zh)
WO (1) WO2008147950A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595245B2 (en) * 2005-08-12 2009-09-29 Texas Instruments Incorporated Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
JP2011159755A (ja) * 2010-01-29 2011-08-18 Sanyo Electric Co Ltd 半導体装置
US8561004B2 (en) * 2010-02-04 2013-10-15 Advanced Micro Devices, Inc. Ring power gating with distributed currents using non-linear contact placements
KR101863224B1 (ko) * 2011-12-21 2018-07-06 에스케이하이닉스 주식회사 반도체 장치
US10818763B1 (en) * 2019-05-07 2020-10-27 Globalfoundries Inc. Field-effect transistors with laterally-serpentine gates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060406A (en) * 1998-05-28 2000-05-09 Lucent Technologies Inc. MOS transistors with improved gate dielectrics
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法
US6982461B2 (en) * 2003-12-08 2006-01-03 Semiconductor Components Industries, L.L.C. Lateral FET structure with improved blocking voltage and on resistance performance and method
TW200701461A (en) * 2005-03-30 2007-01-01 Sanyo Electric Co Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
EP0961325B1 (en) * 1998-05-26 2008-05-07 STMicroelectronics S.r.l. High integration density MOS technology power device
US7091565B2 (en) * 2003-10-22 2006-08-15 Marvell World Trade Ltd. Efficient transistor structure
JP4161892B2 (ja) * 2003-12-04 2008-10-08 ソニー株式会社 半導体装置
JP2006229180A (ja) * 2005-01-24 2006-08-31 Toyota Motor Corp 半導体モジュールおよび半導体装置
US7265041B2 (en) * 2005-12-19 2007-09-04 Micrel, Inc. Gate layouts for transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060406A (en) * 1998-05-28 2000-05-09 Lucent Technologies Inc. MOS transistors with improved gate dielectrics
JP2004349331A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp パワーｍｏｓｆｅｔとパワーｍｏｓｆｅｔ応用装置およびパワーｍｏｓｆｅｔの製造方法
US6982461B2 (en) * 2003-12-08 2006-01-03 Semiconductor Components Industries, L.L.C. Lateral FET structure with improved blocking voltage and on resistance performance and method
TW200701461A (en) * 2005-03-30 2007-01-01 Sanyo Electric Co Semiconductor device

Also Published As

Publication number Publication date
TW200910593A (en) 2009-03-01
US7763939B2 (en) 2010-07-27
WO2008147950A3 (en) 2009-01-29
US20080290419A1 (en) 2008-11-27
WO2008147950A2 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
US9647078B2 (en) Closed cell configuration to increase channel density for sub-micron planar semiconductor power device
US7132717B2 (en) Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
JP4070485B2 (ja) 半導体装置
US5635742A (en) Lateral double-diffused mosfet
US8274121B2 (en) Compound field effect transistor with multi-feed gate and serpentine interconnect
US8072061B2 (en) Semiconductor device with cooling element
EP2465141B1 (en) Gallium nitride microwave and power switching transistors with matrix layout
TWI310602B (en) Esd protection structure using contact-via chains as ballast resistors
TWI413254B (zh) 用於積體電路應用的低導通電阻金氧半導體電晶體
US20090315105A1 (en) High-voltage vertical transistor structure
US20090174000A1 (en) Semiconductor device including insulated-gate field-effect transistor
US20080197396A1 (en) Gate metal routing for transistor with checkerboarded layout
TWI503957B (zh) 具有電晶體區域互連的半導體設備
JP2010187015A (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
US11764129B2 (en) Method of forming shield structure for backside through substrate vias (TSVS)
US20180151567A1 (en) Interconnect metal layout for integrated circuit
US8835239B1 (en) Mixed mode multiple switch integration of multiple compound semiconductor FET devices
JP2002158350A5 (zh)
JPWO2010004715A1 (ja) 半導体素子およびその製造方法
US8080847B2 (en) Low on resistance CMOS “wave” transistor for integrated circuit applications
JP3774151B2 (ja) Ｅｓｄ用半導体装置
US20080173913A1 (en) Semiconductor device
JP5044151B2 (ja) 半導体装置
JP3489362B2 (ja) 半導体装置及びその製造方法
JP4574134B2 (ja) 半導体装置