KR20180054740A - 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들 - Google Patents
하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들 Download PDFInfo
- Publication number
- KR20180054740A KR20180054740A KR1020187010704A KR20187010704A KR20180054740A KR 20180054740 A KR20180054740 A KR 20180054740A KR 1020187010704 A KR1020187010704 A KR 1020187010704A KR 20187010704 A KR20187010704 A KR 20187010704A KR 20180054740 A KR20180054740 A KR 20180054740A
- Authority
- KR
- South Korea
- Prior art keywords
- standard library
- meol
- fixed
- transistor
- metal layer
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 167
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 93
- 238000013461 design Methods 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 238000007667 floating Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 2
- 230000003915 cell function Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- G06F17/5068—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11875—Wiring region, routing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
하이브리드 확산 표준 라이브러리 셀 및 관련된 시스템들 및 방법들이 개시된다. 하이브리드 확산 표준 라이브러리 셀들은, 고정된 베이스 층들에 대응하는 마스크들이 집적 회로(IC) 디바이스들에 걸쳐 일정하게 유지되기 때문에 감소된 비용으로 제조될 수 있다. 일 양상에서, 하이브리드 확산 표준 라이브러리 셀이 제공된다. 하이브리드 확산 표준 라이브러리 셀은 다수의 확산 영역들을 사용하며, 여기서 브레이크 영역은 다수의 확산 영역들 중 적어도 2개를 분리한다. 하이브리드 확산 표준 라이브러리 셀은 트랜지스터를 제 1 금속층에 연결하도록 구성되는, 고정된 위치의 하나 또는 그 초과의 MEOL 인터커넥트들을 포함한다. 하이브리드 확산 표준 라이브러리 셀은 적어도 하나의 트랜지스터를 포함한다. 다수의 확산 영역들 사이에 브레이크 영역을 포함시키는 것은 고정된 MEOL 인터커넥트들의 위치를 제한하는 것을 도우며, 이는 베이스 레벨 트랜지스터들에 대한 가능한 위치들을 제한하고 베이스 층 설계를 고정시킨다.
Description
[0001]
본 출원은 2015년 9월 17일 출원되고 발명의 명칭이 “HYBRID DIFFUSION STANDARD LIBRARY CELLS, AND RELATED SYSTEMS AND METHODS”인 미국 특허 출원 일련 번호 제14/857,552호를 우선권으로 주장하며, 이 출원의 내용들은 그 전체가 인용에 의해 본원에 포함된다.
[0002]
본 개시의 기술은 일반적으로 표준 라이브러리 셀들에 관한 것으로, 특히, 로직 회로들을 설계하기 위한 표준 라이브러리 셀들의 사용 및 재사용에 관한 것이다.
[0003]
프로세서-기반 컴퓨터 시스템들은 집적 회로(IC)들의 거대한 어레이를 포함할 수 있다. 각각의 IC는 다수의 IC 디바이스들로 구성된 복잡한 레이아웃 설계를 갖는다. 표준 라이브러리 셀들은 이러한 IC들의 설계를 덜 복잡하고 보다 관리하기 쉽게 하는데 도움을 주기 위해 종종 사용된다. 특히, 표준 라이브러리 셀들은, 선택된 기술의 특정 설계 규칙들에 부합하는, 일반적으로 사용되는 IC 디바이스들에 대응하는 미리-설계된 셀들을 설계자에게 제공한다. 비-제한적인 예들로서, 표준 라이브러리 셀들은 게이트들, 인버터들, 멀티플렉서들 및 가산기들을 포함할 수 있다. 표준 라이브러리의 이러한 IC 디바이스들에 대응하는 표준 라이브러리 셀들은 균일한 CMOS(complementary metal-oxide semiconductor) 베이스 층들 및 베이스 인터커넥트들(interconnects)을 포함할 수 있다. 예를 들어, 인버터 및 멀티플렉서에 대응하는 표준 라이브러리 셀들은 n-형 MOS(NMOS) 및 p-형 MOS(PMOS) 트랜지스터들을 지원하도록 각각 구성되는 베이스 p-형 확산 및 베이스 n-형 확산 영역들 상에 배치된 균일한 베이스 인터커넥트들을 각각 포함할 수 있다. 따라서, 인버터 및 멀티플렉서에 대응하는 표준 라이브러리 셀들은 호환 가능한 베이스 설계들을 갖지만, p-형 및 n-형 확산 영역들 및 베이스 인터커넥트들에 부가된 층들에 대해서는 상이하다.
[0004]
소정의 IC 디바이스들에 대응하는 표준 라이브러리 셀들 외에도, IC 설계들은 ECO(engineering change order) 표준 라이브러리 셀들로서 일반적으로 지칭되는 프로그래밍 가능 셀들을 포함할 수 있다. 이러한 ECO 표준 라이브러리 셀들은 IC 설계들에서 스페어 셀들(spare cells)로서 사용되며, 여기서 ECO 표준 라이브러리 셀들은, 제조에 대해 IC 설계가 마무리된 후에 프로그래밍될 수 있다. 이러한 프로그래밍은 업데이트된 마스크들을 제조함으로써 달성되며, 여기서 ECO 표준 라이브러리 셀들의 대응하는 층들이 설계 변화들을 반영하도록 변경된다. 비-제한적인 예로서, 제조에 대해 IC 설계를 마무리하면, IC 설계에 대응하는 마스크들이 제조된다. 그러나, 신호들의 타이밍 또는 게이트들의 세트의 기능성과 같은 IC 설계의 소정의 특성들을 변화시키기 위해 마무리 이후에 IC 설계가 변경될 수 있다. 따라서, IC 설계는, 타이밍 목적들을 위한 버퍼로서 기능하도록 또는 원하는 동작을 보장하기 위해 신호의 극성을 변화시키는 인버터로서 기능하도록 ECO 표준 라이브러리 셀들을 프로그래밍함으로써 이러한 변화들을 수용하도록 변할 수 있다.
[0005]
그러나, 제조 기술 크기가 계속 감소함에 따라, ECO 표준 라이브러리 셀들의 프로그래밍 및 대응하는 마스크들의 제조와 연관된 시간 및 비용들이 증가할 수 있다. 예를 들어, 10 나노미터(10nm) 및 그 미만의 제조 기술 크기들로 ECO 표준 라이브러리 셀들을 프로그래밍하는 것은 ECO 표준 라이브러리 셀들의 다수의 층들을 변경하는 것을 포함할 수 있다. 변경되는 각각의 층은 하나 또는 그 초과의 마스크들이 다시 제조되게 할 수 있으며, 이는 IC를 제조하는 대응 시간 및 비용을 증가시킨다. 따라서, ECO 표준 라이브러리 셀들을 제조하는 것과 연관된 시간 및 비용들을 경감시키면서 제조 기술 크기가 계속 감소해도 ECO 표준 라이브러리 셀들을 사용하는 것이 유리할 것이다.
[0006]
상세한 설명에 개시된 양상들은 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들을 포함한다. 하이브리드 확산 표준 라이브러리 셀들은, 다양한 기능들이 셀들의 상위 레벨들에서 설계되도록 허용하면서 고정된 베이스 층 설계를 제공한다. 이러한 방식으로, 하이브리드 확산 표준 라이브러리 셀들은, 고정된 베이스 층들에 대응하는 마스크들이 상이한 집적 회로(IC) 디바이스들에 걸쳐 일정하게 유지되기 때문에 감소된 비용으로 제조될 수 있다. 따라서, 일 예시적인 양상에서, 하이브리드 확산 표준 라이브러리 셀이 제공된다. "하이브리드 확산" 표준 라이브러리 셀은 다수의 확산 영역들을 사용하는 표준 라이브러리 셀이다. 하이브리드 확산 표준 라이브러리 셀의 브레이크 영역은 복수의 확산 영역들 중 적어도 2개를 분리한다. 부가적으로, 하이브리드 확산 표준 라이브러리 셀은 대응하는 트랜지스터를 제 1 금속층에 연결하도록 구성되는, 고정된 위치의 하나 또는 그 초과의 고정된 MEOL(middle-end-of-line) 인터커넥트들을 포함한다. 이러한 방식으로, 다수의 확산 영역들 사이에 브레이크 영역들을 포함시키는 것은 베이스 레벨 트랜지스터들에 대한 가능한 위치들을 제한하는 것을 돕고, 베이스 층 설계를 고정시킨다.
[0007]
특정 IC 장치로서 기능하도록 설계된 셀들 외에도, ECO(engineering change order) 표준 라이브러리 셀들이 원하는 기능성을 달성하도록 프로그래밍될 수 있다. ECO 표준 라이브러리 셀을 프로그래밍하는 것은 셀이 원하는 기능을 수행하도록 셀 내에 층들을 구성하는 것을 포함하며, 여기서 구성된 층들과 연관된 마스크들은 변화들을 반영하도록 제조된다. 따라서, 하이브리드 확산 표준 라이브러리 셀들은 프로그래밍될 수 있는 마스크들의 수가 제한되는 ECO 표준 라이브러리 셀로서 사용될 수 있으며, 이는 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킨다.
[0008]
이와 관련하여, 일 양상에서, 표준 라이브러리 셀이 제공된다. 표준 라이브러리 셀은 적어도 하나의 트랜지스터를 포함한다. 표준 라이브러리 셀은 복수의 확산 영역들을 더 포함하며, 여기서 복수의 확산 영역들 중 적어도 하나의 확산 영역은 적어도 하나의 트랜지스터에 대응한다. 표준 라이브러리 셀은 복수의 확산 영역들 중 적어도 2개의 확산 영역들을 분리하는 하나 또는 그 초과의 브레이크 영역(break region)들을 더 포함한다. 표준 라이브러리 셀은 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 더 포함한다.
[0009]
일 양상에서, IC 설계를 위한 복수의 표준 라이브러리 셀들을 포함하는 셀 라이브러리에 대한 컴퓨터 데이터가 저장되어 있는 비-일시적인 컴퓨터-판독 가능 매체가 제공된다. 표준 라이브러리 셀들 각각은 적어도 하나의 트랜지스터를 포함한다. 표준 라이브러리 셀들 각각은 복수의 확산 영역들을 더 포함하며, 여기서 복수의 확산 영역들 중 적어도 하나의 확산 영역은 적어도 하나의 트랜지스터에 대응한다. 표준 라이브러리 셀들 각각은 복수의 확산 영역들 중 적어도 2개의 확산 영역들을 분리하는 하나 또는 그 초과의 브레이크 영역들을 더 포함한다. 표준 라이브러리 셀들 각각은 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 더 포함한다.
[0010]
다른 양상에서, 하이브리드 확산 표준 라이브러리 셀을 제조하는 방법이 제공된다. 방법은 기판 상에 복수의 확산 영역들을 배치하는 단계를 포함한다. 방법은, 복수의 확산 영역들 중 적어도 2개의 확산 영역들을 분리하는 하나 또는 그 초과의 브레이크 영역들을 제공하는 단계를 더 포함한다. 방법은 복수의 확산 영역들 중 적어도 하나에 대응하는 적어도 하나의 트랜지스터를 형성하는 단계를 더 포함한다. 방법은 표준 라이브러리 셀은 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 배치하는 단계를 더 포함한다.
[0011]
다른 양상에서, ECO 표준 라이브러리 셀을 프로그래밍하기 위한 방법이 제공된다. 방법은, 하나 또는 그 초과의 고정된 제 2 층 MEOL 인터커넥트들 상에 배치되도록 하나 또는 그 초과의 비-고정 제로 레벨 비아들을 구성하는 단계를 포함하며, 여기서 하나 또는 그 초과의 고정된 제 2 층 MEOL 인터커넥트들 중 하나는 둘 또는 그 초과의 확산 영역들을 분리하는 브레이크 영역에 배치된다. 방법은, 하나 또는 그 초과의 제 1 금속층 세그먼트들 중 하나 또는 그 초과가 하나 또는 그 초과의 비-고정 제로 레벨 비아들 중 하나 또는 그 초과에 커플링되게 배치되도록 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 단계를 더 포함한다. 방법은, 하나 또는 그 초과의 제 1 금속층 세그먼트들 중 하나 또는 그 초과가 하나 또는 그 초과의 고정된 제로 레벨 비아들에 커플링되게 배치되도록 하나 또는 그 초과의 제 1 금속층 세그먼트들 중 하나 또는 그 초과를 구성하는 단계를 더 포함한다.
[0012]
도 1은 확산 영역들을 분리하는 브레이크 영역을 사용하고 고정된 MEOL(middle-end-of-line) 인터커넥트들을 사용하는 예시적인 하이브리드 확산 표준 라이브러리 셀의 예시적인 레이아웃 도면이다.
[0013] 도 2는 브레이크 영역 및 고정된 MEOL 인터커넥트들을 사용하는, 도 1의 예시적인 하이브리드 확산 표준 라이브러리 셀들의 단면도이다.
[0014] 도 3은 도 1의 하이브리드 확산 표준 라이브러리 셀을 제조하기위한 예시적인 방법의 흐름도이다.
[0015] 도 4는 확산 영역들을 분리하는 2개의 브레이크 영역들 사용하고 고정된 MEOL 인터커넥트들을 사용하는 예시적인 하이브리드 확산 표준 라이브러리 셀의 예시적인 레이아웃 도면이다.
[0016] 도 5는 확산 영역들을 분리하는 2개의 브레이크 영역을 사용하고 고정된 MEOL 인터커넥트들을 사용하는 다른 예시적인 하이브리드 확산 표준 라이브러리 셀의 예시적인 레이아웃 도면이다.
[0017] 도 6은 예시적인 인버터의 트랜지스터-레벨 도면이다.
[0018] 도 7은 브레이크 영역 및 고정된 MEOL 인터커넥트들을 사용하는 하이브리드 확산 표준 라이브러리 셀을 사용하여 설계된 도 6의 인버터의 레이아웃 도면이다.
[0019] 도 8은 예시적인 버퍼의 트랜지스터-레벨 도면이다.
[0020] 도 9는 브레이크 영역 및 고정된 MEOL 인터커넥트들을 사용하는 하이브리드 확산 표준 라이브러리 셀을 사용하여 설계된 도 8의 버퍼의 레이아웃 도면이다.
[0021] 도 10은 도 1의 하이브리드 확산 표준 라이브러리 셀을 이용하는 집적 회로(IC)들을 포함할 수 있는 예시적인 프로세서-기반 시스템의 블록도이다.
[0013] 도 2는 브레이크 영역 및 고정된 MEOL 인터커넥트들을 사용하는, 도 1의 예시적인 하이브리드 확산 표준 라이브러리 셀들의 단면도이다.
[0014] 도 3은 도 1의 하이브리드 확산 표준 라이브러리 셀을 제조하기위한 예시적인 방법의 흐름도이다.
[0015] 도 4는 확산 영역들을 분리하는 2개의 브레이크 영역들 사용하고 고정된 MEOL 인터커넥트들을 사용하는 예시적인 하이브리드 확산 표준 라이브러리 셀의 예시적인 레이아웃 도면이다.
[0016] 도 5는 확산 영역들을 분리하는 2개의 브레이크 영역을 사용하고 고정된 MEOL 인터커넥트들을 사용하는 다른 예시적인 하이브리드 확산 표준 라이브러리 셀의 예시적인 레이아웃 도면이다.
[0017] 도 6은 예시적인 인버터의 트랜지스터-레벨 도면이다.
[0018] 도 7은 브레이크 영역 및 고정된 MEOL 인터커넥트들을 사용하는 하이브리드 확산 표준 라이브러리 셀을 사용하여 설계된 도 6의 인버터의 레이아웃 도면이다.
[0019] 도 8은 예시적인 버퍼의 트랜지스터-레벨 도면이다.
[0020] 도 9는 브레이크 영역 및 고정된 MEOL 인터커넥트들을 사용하는 하이브리드 확산 표준 라이브러리 셀을 사용하여 설계된 도 8의 버퍼의 레이아웃 도면이다.
[0021] 도 10은 도 1의 하이브리드 확산 표준 라이브러리 셀을 이용하는 집적 회로(IC)들을 포함할 수 있는 예시적인 프로세서-기반 시스템의 블록도이다.
[0022]
이제 도면들을 참조하여, 본 개시의 여러 예시적인 양상들이 설명된다. "예시적인"이란 단어는, "예, 경우 또는 예시로서 기능하는" 것을 의미하도록 본원에서 사용된다. “예시적인” 것으로서 본원에서 설명된 임의의 양상은 다른 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다.
[0023]
도 1은 예시적인 하이브리드 확산 표준 라이브러리 셀(100)의 예시적인 레이아웃 도면을 예시한다. 하이브리드 확산 표준 라이브러리 셀(100)은, 다양한 기능들이 하이브리드 확산 표준 라이브러리 셀(100)의 상위 레벨들에서 설계되도록 허용하면서 고정된 베이스 레벨 설계를 제공한다. 이러한 방식으로, 하이브리드 확산 표준 라이브러리 셀(100)은, 고정된 베이스 층들에 대응하는 마스크들이 하이브리드 확산 표준 라이브러리 셀(100)의 상이한 인스턴스들에 걸쳐 일정하게 유지되기 때문에 감소된 비용들로 제조될 수 있다. 따라서, 이 양상에서, 하이브리드 확산 표준 라이브러리 셀(100)은 다수의 확산 영역들(102(1)-102(4))을 사용하는 표준 라이브러리 셀이다. 하이브리드 확산 표준 라이브러리 셀(100)은 또한, 확산 영역들(102(1), 102(2))을 분리하고 확산 영역들(102(3), 102(4))을 또한 분리하는 브레이크 영역(104)을 포함한다. 부가적으로, 하이브리드 확산 표준 라이브러리 셀(100)은 대응하는 트랜지스터들(108(1)-108(6))을 제 1 금속층(도시되지 않음)에 연결하도록 구성되는 고정된 MEOL 인터커넥트들(106(1)-106(19))을 포함한다.
[0024]
아래에서 보다 상세히 설명되는 바와 같이, 트랜지스터들(108(1), 108(2), 108(4) 및 108(5))은 4개의 단자들(게이트, 드레인, 소스 및 바디)을 포함하고, 따라서 4-단자 활성 트랜지스터들(108(1), 108(2), 108(4) 및 108(5))로서 본원에서 또한 지칭된다. 그러나, 트랜지스터들(108(3), 108(6))이 각각 단지 3개의 단자들(즉, 게이트, 바디 및 드레인 또는 소스 중 어느 하나)만을 포함하기 때문에, 트랜지스터들(108(3), 108(6))은 풀(full) 4-단자 활성 트랜지스터들로서 기능할 수 없다. 따라서, 트랜지스터들(108(3), 108(6))은 3-단자 플로팅 트랜지스터들(108(3), 108(6))로서 본원에서 또한 지칭된다. 부가적으로, 하이브리드 확산 표준 라이브러리 셀(100)은 게이트들(110(1)-110(6))을 포함한다. 특히, 게이트들(110(2), 110(3))은 4-단자 활성 트랜지스터들(108(1), 108(2), 108(4) 및 108(5))에 대응하고, 따라서, 활성 게이트들(110(2), 110(3))로서 본원에서 또한 지칭된다. 게이트들(110(1), 110(4), 110(5) 및 110(6))은 4-단자 활성 트랜지스터들(108(1), 108(2), 108(4) 및 108(5))에 대응하지 않는다. 따라서, 게이트들(110(1), 110(4), 110(5) 및 110(6))은 플로팅 게이트들(110(1), 110(4), 110(5) 및 110(6))로서 본원에서 또한 지칭된다.
[0025]
도 1을 계속 참조하면, 활성 게이트(110(2))는 4-단자 활성 트랜지스터들(108(1), 108(4))에 대응하고, 활성 게이트(110(3))는 4-단자 활성 트랜지스터들(108(2), 108(5))에 대응하고, 플로팅 게이트들(110(5), 110(6))은 3-단자 플로팅 트랜지스터들(108(3), 108(6))에 대응한다. 아래에서 보다 상세히 설명되는 바와 같이, 확산 영역들(102(1), 102(2) 및 102(3), 102(4)) 사이에 브레이크 영역(104)을 포함하는 것은 고정된 MEOL 인터커넥트들(106(1)-106(19))의 위치들을 제한하는 것을 돕는다. 이는, 브레이크 영역(104)이, 보통은 플로팅 게이트(110(4))의 우측 상에 로케이팅되었을 확산 영역을 제거하기 때문에 부분적으로 사실이다. 플로팅 게이트(110(4))의 우측 상의 확산 영역이 없으면, 플로팅 게이트(110(4))는 4-단자 활성 트랜지스터에 대응할 수 없다. 따라서, 활성 게이트(110(3))와 연관된 4-단자 활성 트랜지스터들(108(2), 108(5))이 사용되지 않을 때, 플로팅 게이트(110(4))는 타이-오프(tie-off)되지 않을 것이다. 그러나, 다른 셀이 하이브리드 확산 표준 라이브러리 셀(100)의 오른쪽에 배치될 때, 새로운 셀의 확산 영역들은 플로팅 게이트(110(6))에 대응하는 4-단자 활성 트랜지스터를 생성할 수 있다. 따라서, 플로팅 게이트(110(6))는 하이브리드 확산 표준 라이브러리 셀(100)에서 타이-오프되어 잠재적인 4-단자 활성 트랜지스터의 활성화를 방지한다. 이러한 4-단자 활성 트랜지스터의 활성화를 방지하기 위해 플로팅 게이트(110(6))로 타이-오프를 제한하는 것은 타이-오프와 연관된 마스크들의 변화들을 제한함으로써 베이스 층 설계를 제한하는 것을 돕는다. 또한, 하이브리드 확산 표준 라이브러리 셀(100)은 프로그래밍될 마스크들의 수를 제한하고자 하는 경우(이는 집적 회로(IC)를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있음), ECO 표준 라이브러리 셀로서 사용될 수 있다.
[0026]
도 1을 계속 참조하면, 이 양상은 브레이크 영역(104)("제 1 브레이크 영역(104)" 또는 "제 1 브레이크 영역(104(1))"으로서 또한 지칭됨)에 배치 된 고정된 MEOL 인터커넥트(106(17))를 포함한다. 특히, 이 양상에서 고정된 MEOL 인터커넥트(106(17))는 제 2 MEOL 층에 사용된다("고정된 제 2 층 MEOL 인터커넥트(106(17))"로서 또한 지칭됨). 추가로, 고정된 제 2 층 MEOL 인터커넥트(106(17))는 다수의 제 1 금속층 세그먼트들(도시되지 않음)을 상호연결하도록 구성된다. 특히, 제 1 금속층 세그먼트는 제 1 MEOL 층 및 제 2 MEOL 층 위에 배치된 하이브리드 표준 라이브러리 셀(100)의 금속층을 지칭한다(예를 들어, 제 1 금속층은 금속 1(M1) 층일 수 있음). 비-제한적인 예로서, 고정된 제 2 층 MEOL 인터커넥트(106(17))는 확산 영역(102(1)) 위에 배치된 제 1 금속층 세그먼트들(예를 들어, M1 세그먼트들)이 확산 영역(102(3)) 위에 배치된 제 1 금속층 세그먼트들에 연결되도록 허용한다. 특히, 고정된 제 2 층 MEOL 인터커넥트(106(17)) 없이, 제 2 금속층 세그먼트들(예를 들어, 금속 2(M2) 세그먼트들)은 확산 영역(102(1)) 위의 제 1 금속층 세그먼트들을 확산 영역(102(3))에 대응하는 제 1 금속층 세그먼트들에 연결하는데 사용될 수 있다. 따라서, 이러한 방식으로 고정된 제 2 층 MEOL 인터커넥트(106(17))를 사용하는 것은 제 1 금속층 세그먼트들을 라우팅하고 연결하는데 사용되는 제 2 금속층 세그먼트들의 양을 감소시킬 수 있다. 또한, 이 양상에서, 고정된 제 2 층 MEOL 인터커넥트(106(17))는 제조를 위한 제 2 인터커넥트 마스크 및 타이-오프 인터커넥트 마스크에 대응한다. 따라서, 고정된 제 2 층 MEOL 인터커넥트(106(17))의 위치를 고정하는 것은 IC 설계의 마무리 후에 변할 수 있는 마스크들의 수를 감소시키며, 이는 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있다.
[0027]
도 1을 계속 참조하면, 이 양상은, 제 1 층 MEOL에 배치된 고정된 MEOL 인터커넥트(106(1)-106(8))("제 1 층 MEOL 인터커넥트들(106(1)-106(8))"로서 또한 지칭됨)을 포함한다. 부가적으로, 제 1 층 MEOL 인터커넥트들(106(1)-106(8))은, 제 2 층 MEOL에 배치된 고정된 MEOL 인터커넥트(106(9)-106(16))("제 2 층 MEOL 인터커넥트들(106(9)-106(16))"로서 또한 지칭됨)에 대응한다. 이러한 방식으로, 제 1 층 MEOL 인터커넥트들(106(1)-106(8))은 제 2 층 MEOL 인터커넥트들(106(9)-106(16))을 확산 영역들(102(1)-102(4))에 형성된 대응하는 트랜지스터들(108(1)-108(6))에 연결하도록 구성된다. 특히, 이 양상에서, 제 1 층 MEOL 인터커넥트들(106(1)-106(8))은 제조를 위한 제 1 인터커넥트 마스크 및 타이-오프 인터커넥트 마스크에 대응한다. 부가적으로, 이러한 양상은 또한, 활성 게이트들(110(2), 110(3))을 제 1 금속층 세그먼트들(도시되지 않음)에 연결하도록 구성된 고정된 제로 레벨 비아들(112(1), 112(2))을 포함한다. 특히, 고정된 제로 레벨 비아들(112(1), 112(2))은 제조를 위한 제 1 인터커넥트 마스크 및 제로 레벨 마스크에 대응한다. 따라서, 제 1 층 MEOL 인터커넥트들(106(1)-106(8)), 제 2 층 MEOL 인터커넥트들(106(9)-106(17)) 및 고정된 제로 레벨 비아들(112(1), 112(2))의 위치를 고정하는 것은 IC 설계의 마무리 후에 변할 수 있는 마스크들의 수를 감소시키며, 이는 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있다.
[0028]
도 1을 계속 참조하면, 이 양상은 타이-오프 층에 배치된 고정된 MEOL 인터커넥트들(106(18), 106(19)("타이-오프 층 인터커넥트들(106(18), 106(19)"로서 또한 지칭됨)을 포함한다. 이러한 방식으로, 타이-오프 층 인터커넥트들(106(18), 106(19))은 대응하는 3-단자 플로팅 트랜지스터들(108(3), 108(6))을 비활성화하도록 알려진 값으로 플로팅 게이트(110(6))를 타이-오프하게 구성된다. 이러한 방식으로 3-단자 플로팅 트랜지스터들(108(3), 108(6))을 타이오프하는 것은 타이-오프 층 인터커넥트들(106(18), 106(19))의 위치를 고정하며, 이는 4-단자 활성 트랜지스터들(108(1), 108(2), 108(4), 및 108(5))이 IC 설계에 사용하기 위해 예약되는 것을 가능하게 한다. 추가로, 이러한 양상에서의 타이-오프 층 인터커넥트들(106(18), 106(19))은 제조를 위한 타이-오프 인터커넥트 마스크 및 제로 레벨 마스크에 대응한다. 따라서, 타이-오프 층 인터커넥트들(106(18), 106(19))의 위치를 고정하는 것은 IC 설계의 마무리 후에 변할 수 있는 마스크들의 수를 감소시키며, 이는 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있다.
[0029]
특히, 이 양상에서, 확산 영역들(102(1), 102(2))("제 1 확산 영역(102(1))", "제 2 확산 영역(102(2))"으로서 또한 지칭됨)은 PMOS(p-type metal-oxide semiconductor) 영역들이다. 추가로, 확산 영역들(102(3), 102(4))("제 3 확산 영역(102(3))", "제 4 확산 영역(102(4))"으로서 또한 지칭됨)은 NMOS(n-type metal-oxide semiconductor) 영역들이다. 따라서, 하이브리드 확산 표준 라이브러리 셀(100)은 상보적 MOS(CMOS) IC들의 설계에 사용될 수 있다.
[0030]
위에서 설명된 양상의 부가적인 세부사항들을 예시하기 위해, 도 2는 도 1의 예시적인 하이브리드 확산 표준 라이브러리 셀(100)의 단면도를 제공한다. 도 2의 단면도는 제 3 및 제 4 확산 영역들(102(3), 102(4))과 연관된 하이브리드 확산 표준 라이브러리 셀(100)의 층들을 예시한다. 특히, 도 2에 예시되지는 않았지만, 제 1 및 제 2 확산 영역들(102(1), 102(2))과 연관된 층들은 유사한 세부사항들을 포함한다.
[0031]
도 2를 계속 참조하면, 제 1 층 MEOL 인터커넥트들(106(5)-106(8))은 제 2 층 MEOL 인터커넥트들(106(13)-106(16))을 확산 영역들(102(3), 102(4))에 형성된 대응하는 트랜지스터들(108(4)-108(6))에 연결하도록 구성된다. 이러한 방식으로, 제 1 층 MEOL 인터커넥트들(106(5)-106(7))은 제 3 확산 영역(102(3))에 커플링되고 제 2 층 MEOL 인터커넥트들(106(13)-106(15))은 제 1 층 MEOL 인터커넥트들(106(5)-106(7))에 각각 커플링된다. 비-제한적인 예로서, 제 1 금속층 세그먼트(200(1))를 제 3 확산 영역(102(3))에 연결하기 위해, 비-고정 제로 레벨 비아(202(1))가 제 2 층 MEOL 인터커넥트(106(13))에 커플링될 수 있다. 비-고정 제로 레벨 비아(202(1))는 제 1 금속층 세그먼트(200(1))를 제 2 층 MEOL 인터커넥트(106(13))에 커플링하도록 구성되며, 제 2 층 MEOL 인터커넥트(106(13))는 제 1 층 MEOL 인터커넥트(106(5))를 사용하여 제 3 확산 영역(102(3))에 커플링된다. 이러한 방식으로, 제 1 및 제 2 층 MEOL 인터커넥트들(106(5)-106(7), 106(13)-106(15))은 일반적으로 제 1 금속층 세그먼트들(200)을, 제 3 확산 영역(102(3))에 대응하는 4-단자 활성 트랜지스터들(108(4), 108(5))의 드레인들 및 소스들에 커플링하도록 구성된다.
[0032]
도 2를 계속 참조하면, 고정된 제로 레벨 비아들(112(1), 112(2))은 각각, 활성 게이트들(110(2), 110(3))을 제 1 금속층 세그먼트들(200(2), 200(3))에 연결하도록 구성된다. 이러한 방식으로, 고정된 제로 레벨 비아(112(1))는 MEOL 인터커넥트(204(1))를 사용하여 활성 게이트(110(2))에 커플링된다. 유사하게, 고정된 제로 레벨 비아(112(2))는 MEOL 인터커넥트(204(2))를 사용하여 활성 게이트(110(3))에 커플링된다. 이러한 방식으로, 제 1 금속층 세그먼트들(200(2), 200(3))은 입력 신호들을 활성 게이트들(110(2), 110(3))에 제공하도록 고정된 제로 레벨 비아들(112(1), 112(2))에 각각 커플링된다. 추가로, 이전에 설명된 바와 같이, 고정된 제 2 층 MEOL 인터커넥트(106(17))는 브레이크 영역(104)에 배치된다. 비-고정 제로 레벨 비아(202(2))는, 제 3 확산 영역(102(3))에 대응하는 제 1 금속층 세그먼트(200(3))를 제 1 및 제 2 확산 영역들(102(1), 102(2))(도 2에서 도시되지 않음)에 대응하는 제 1 금속층 세그먼트들(200)에 커플링하도록 고정된 제 2 층 MEOL 인터커넥트(106(17)) 상부에 커플링된다. 따라서, 신호들은 고정된 제 2 층 MEOL 인터커넥트(106(17))를 사용하여 제 1 및 제 2 확산 영역들(102(1), 102(2))로부터 제 3 및 제 4 확산 영역들(102(3), 102(4))로 라우팅될 수 있다.
[0033]
도 2를 계속 참조하면, 타이-오프 층 인터커넥트(106(19))는 대응하는 3-단자 플로팅 트랜지스터(108(6))를 비활성화하도록 알려진 값으로 플로팅 게이트(110(6))를 타이-오프하게 구성된다. 타이-오프 층 인터커넥트(106(19))는 플로팅 게이트(110(6))에 그리고 제 1 층 MEOL 인터커넥트(106(8))에 커플링된다. 추가로, 제 1 층 MEOL 인터커넥트(106(8))는 제 2 층 MEOL 인터커넥트(106(16)) 및 비-고정 제로 레벨 비아(202(3))를 통해 제 1 금속층 세그먼트(200(4))에 커플링된다. 이러한 방식으로 타이-오프 층 인터커넥트(106(19))를 커플링하는 것은, 다른 셀의 확산 영역이 하이브리드 확산 표준 라이브러리 셀(100) 옆에 배치되는 경우 3-단자 플로팅 트랜지스터(108(6))를 알려진 상태로 강제한다. 이러한 방식으로 3-단자 플로팅 트랜지스터(108(6))를 타이오프하는 것은 또한 타이-오프 층 인터커넥트(106(19))의 위치를 고정하며, 이는 4-단자 활성 트랜지스터들(108(4), 108(5))이 타이-오프되기 보다는, IC 설계에 사용하기 위해 예약되는 것을 가능하게 한다.
[0034]
이와 관련하여, 도 3은 도 1의 하이브리드 확산 표준 라이브러리 셀(100)을 제조하기 위한 예시적인 프로세스(300)를 예시한다. 프로세스(300)는 기판 상에 확산 영역(102(1)-102(4))을 배치하는 것을 포함한다(블록 302). 프로세스(300)는 또한 복수의 확산 영역들(102(1)-102(4)) 중 적어도 2개의 확산 영역들(102(1)-102(4))을 분리하는 하나 또는 그 초과의 브레이크 영역들(104)을 제공하는 것을 포함한다(블록 304). 프로세스(300)는 또한 확산 영역들(102(1)-102(4)) 중 적어도 하나에 대응하는 적어도 하나의 트랜지스터(108)를 형성하는 것을 포함한다(블록 306). 또한, 프로세스(300)는 제 1 금속층에 적어도 하나의 트랜지스터(108)를 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들(106(1)-106(19))을 배치하는 것을 포함한다(블록 308). 고정된 MEOL 인터커넥트들(106(1)-106(19))을 배치하는 것은, 제 1 브레이크 영역(104(1))에서 제 1 금속층의 세그먼트를 연결하도록 구성된 고정된 제 2 층 MEOL 인터커넥트(106(17))를 배치하는 것을 포함할 수 있다(블록 310). 고정된 MEOL 인터커넥트들(106(1)-106(19))을 배치하는 것은 또한, 대응하는 제 2 층 MEOL 인터커넥트들(106(9)-106(16))에 적어도 하나의 트랜지스터(108)를 연결하도록 구성된 제 1 층 MEOL 인터커넥트들(106(1)-106(8))을 배치하는 것을 포함할 수 있다(블록 312). 추가로, 고정된 MEOL 인터커넥트들(106(1)-106(19))을 배치하는 것은, 적어도 하나의 트랜지스터(108)를 비활성화시키기 위해 적어도 하나의 트랜지스터(108)의 대응하는 플로팅 게이트(110(6))를 타이-오프하도록 구성된 타이-오프 층 인터커넥트들(106(18), 106(19))을 배치하는 것을 포함할 수 있다(블록 314).
[0035]
도 3을 계속 참조하면, 프로세스(300)는 제 1 금속층에 적어도 하나의 트랜지스터(108)의 대응하는 활성 게이트(110(2), 110(3))를 연결하도록 구성된 고정된 제로 레벨 비아들(112(1), 112(2))을 배치하는 것을 포함한다(블록 316). 이러한 방식으로, 확산 영역들(102(1), 102(2) 및 102(3), 102(4)) 사이에 브레이크 영역(104)을 포함시키는 것은 고정된 MEOL 인터커넥트들(106(1)-106(19))의 위치들을 제한하는 것을 도우며, 이는 베이스 레벨 트랜지스터들의 가능한 위치들을 제한하고 베이스 층 설계를 고정시킨다. 따라서, 프로세스(300)를 사용하여 제조된 하이브리드 확산 표준 라이브러리 셀(100)은 프로그래밍될 수 있는 마스크들의 수가 제한되는 ECO 표준 라이브러리 셀로서 사용될 수 있으며, 이는 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있다.
[0036]
도 1의 하이브리드 확산 표준 라이브러리 셀(100) 외에도, 다른 양상들은 부가적인 엘리먼트들을 포함하고 유사한 이점들을 제공할 수 있다. 이와 관련하여, 도 4는 2개의 브레이크 영역들(104(1), 104(2))을 이용하는 예시적인 하이브리드 확산 표준 라이브러리 셀(400)을 예시한다. 특히, 하이브리드 확산 표준 라이브러리 셀(400)은 도 1의 하이브리드 확산 표준 라이브러리 셀(100)과 유사한 소정의 컴포넌트들을 포함한다. 이러한 컴포넌트들은 도 4에서, 도 1에서와 동일한 연관된 번호를 갖고, 따라서, 여기서 다시 설명되지 않을 것이다. 따라서, 하이브리드 확산 표준 라이브러리 셀(400)이 하이브리드 확산 표준 라이브러리 셀(100)과 유사한 제 1 브레이크 영역(104(1))을 사용하지만, 제 2 브레이크 영역(104(2))이 또한 사용된다. 제 2 브레이크 영역(104(2))은 제 1 확산 영역(102(1))으로부터 제 5 확산 영역(102(5))을 분리한다. 추가로, 제 2 브레이크 영역(104(2))은 제 3 확산 영역(102(3))으로부터 제 6 확산 영역(102(6))을 분리한다. 이 양상에서, 제 2 브레이크 영역(104(2))은 MEOL 인터커넥트를 포함하지 않는 반면에, 제 1 브레이크 영역(104(1))은 고정된 제 2 층 MEOL 인터커넥트(106(17))를 포함한다. 추가로, 제 5 확산 영역(102(5))이 제 1 확산 영역(102(1))으로부터 분리되기 때문에, 제 5 확산 영역(102(5))은 제 1 층 MEOL 인터커넥트(106(20)), 제 2 층 MEOL 인터커넥트(106(21)) 및 트랜지스터(108(7))를 타이-오프하기 위한 타이-오프 층 인터커넥트(106(22))를 사용한다. 부가적으로, 제 6 확산 영역(102(6))은 제 1 층 MEOL 인터커넥트(106(23)), 제 2 층 MEOL 인터커넥트(106(24)) 및 트랜지스터(108(8))를 타이-오프하기 위한 타이-오프 층 인터커넥트(106(25))를 사용한다.
[0037]
부가적으로, 도 5는 2개의 브레이크 영역들(104(1), 104(2))을 이용하는 예시적인 하이브리드 확산 표준 라이브러리 셀(500)을 예시한다. 하이브리드 확산 표준 라이브러리 셀(500)은 도 4의 하이브리드 확산 표준 라이브러리 셀(400)과 유사한 소정의 컴포넌트들을 포함한다. 이러한 컴포넌트들은 도 5에서, 도 4에서와 동일한 연관된 번호를 갖고, 따라서, 여기서 다시 설명되지 않을 것이다. 이와 관련하여, 하이브리드 확산 표준 라이브러리 셀(500)은 제 2 브레이크 영역(104(2))에 고정된 MEOL 인터커넥트(106(26))를 사용한다. 특히, 이 양상은 제 2 MEOL 층에 고정된 MEOL 인터커넥트(106(26))를 사용된다("제 2 층 MEOL 인터커넥트(106(26))"로서 또한 지칭됨). 따라서, 하이브리드 확산 표준 라이브러리 셀(500)은 제 2 층 MEOL 인터커넥트(106(26))를 통해 제 1 및 제 5 확산 영역들(102(1), 102(5))로부터 제 3 및 제 6 확산 영역들(102(3), 102(6))로 신호들을 라우팅될 수 있다.
[0038]
이전에 설명된 바와 같이, 본원에서 설명된 하이브리드 확산 표준 라이브러리 셀들(100, 400 및 500)의 양상들은 원하는 기능을 위해 프로그래밍되도록 구성되는 ECO 하이브리드 확산 표준 라이브러리 셀들로서 사용될 수 있다. 일 양상에서, 예시적인 프로세스는 ECO 하이브리드 확산 표준 라이브러리 셀을 프로그래밍하는데 이용될 수 있다. 프로세스는, 하나 또는 그 초과의 비-고정 제로 레벨 비아들을 하나 또는 그 초과의 고정된 제 2 층 MEOL 인터커넥트들 상에 배치되도록 구성하는 것을 포함한다. 이 양상에서, 고정된 제 2 층 MEOL 인터커넥트들 중 하나는 둘 또는 그 초과의 확산 영역들을 분리하는 브레이크 영역에 배치된다. 추가로, 프로세스는, 제 1 금속층 세그먼트들 중 하나 또는 그 초과가 비-고정 제로 레벨 비아들 중 하나 또는 그 초과에 커플링되게 배치되도록 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 것을 포함한다. 부가적으로, 프로세스는, 제 1 금속층 세그먼트들 중 하나 또는 그 초과가 고정된 제로 레벨 비아들 중 하나 또는 그 초과에 커플링되게 배치되도록 제 1 금속층 세그먼트들 중 하나 또는 그 초과를 구성하는 것을 포함한다. 비-제한적인 예로서, 제 1 레벨 비아들 및 제 1 금속층 세그먼트들을 구성하는 것은, ECO 하이브리드 확산 표준 라이브러리 셀이 인버터로서 기능하도록 비-고정 제로 레벨 비아들 및 제 1 금속층 세그먼트들을 구성하는 것을 포함할 수 있다. 다른 비-제한적인 예로서, 제 1 레벨 비아들 및 제 1 금속층 세그먼트들을 구성하는 것은, ECO 하이브리드 확산 표준 라이브러리 셀이 버퍼로서 기능하도록 비-고정 제로 레벨 비아들 및 제 1 금속층 세그먼트들을 구성하는 것을 포함할 수 있다.
[0039]
이와 관련하여, 도 6은 예시적인 인버터(600)의 트랜지스터-레벨 도면을 예시한다. 인버터(600)는, 드레인(D)이 NMOS 트랜지스터(604)의 드레인(D)에 커플링되어 출력(605)을 형성하는 PMOS 트랜지스터(602)를 포함한다. 추가로, 전압 공급부(606)는 PMOS 트랜지스터(602)의 소스(S)에 커플링되는 반면에, 접지 소스(608)는 NMOS 트랜지스터(604)의 소스(S)에 커플링된다. PMOS 트랜지스터(602)의 게이트(G) 및 NMOS 트랜지스터(604)의 게이트(G)는 각각 입력 신호(도시되지 않음)를 수신하도록 구성된다.
[0040]
이와 관련하여, 도 7은 도 1의 하이브리드 확산 표준 라이브러리 셀(100)을 사용하여 설계된 도 6의 인버터(600)를 예시한다. 인버터(600)는 하이브리드 확산 표준 라이브러리 셀(100)과 유사한 소정의 컴포넌트들을 포함한다. 이러한 컴포넌트들은 도 7에서, 도 1에서와 동일한 연관된 번호를 갖고, 따라서, 여기서 다시 설명되지 않을 것이다. 이러한 방식으로, 활성 게이트(110(2))는 PMOS 트랜지스터(602)의 게이트(G) 및 NMOS 트랜지스터(604)의 게이트(G)로서 역할을 하도록 구성된다. PMOS 트랜지스터(602)의 소스(S)는 제 1 금속층 세그먼트(700(1))를 통해 전압 공급부(606)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(1))는 제 1 레벨 비아(702(1)) 및 고정된 MEOL 인터커넥트들(106(1), 106(9))을 사용하여 PMOS 트랜지스터(602)의 소스(S)에 커플링된다. 제 1 금속층 세그먼트(700(1))는 제 1 레벨 비아(702(2)) 및 고정된 MEOL 인터커넥트들(106(4), 106(12))을 사용하여 전압 공급부(606)에 커플링된다. PMOS 트랜지스터(602)의 드레인(D)은 고정된 제 2 층 MEOL 인터커넥트(106(17))를 통해 NMOS 트랜지스터(604)의 드레인(D)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(2))는 제 1 레벨 비아(702(3)) 및 고정된 MEOL 인터커넥트들(106(2), 106(10))을 사용하여 PMOS 트랜지스터(602)의 드레인(D)에 커플링된다. 추가로, 제 1 금속층 세그먼트(700(2))는 제 1 레벨 비아(702(4))를 통해 고정된 제 2 층 MEOL 인터커넥트(106(17))에 커플링된다.
[0041]
도 7을 계속 참조하면, 고정된 제 2 층 MEOL 인터커넥트(106(17))는 제 1 금속층 세그먼트(700(3))를 사용하여 NMOS 트랜지스터(604)의 드레인(D)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(3))는 제 1 레벨 비아(702(5))를 통해 고정된 제 2 층 MEOL 인터커넥트(106(17))에 커플링된다. 추가로, 제 1 금속층 세그먼트(700(3))는 제 1 레벨 비아(702(6)) 및 고정된 MEOL 인터커넥트들(106(6), 106(14))을 통해 NMOS 트랜지스터(604)의 드레인(D)에 커플링된다. NMOS 트랜지스터(604)의 소스(S)는 제 1 금속층 세그먼트(700(4))를 통해 접지 소스(608)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(4))는 제 1 레벨 비아(702(7)) 및 고정된 MEOL 인터커넥트들(106(5), 106(13))을 사용하여 NMOS 트랜지스터(604)의 소스(S)에 커플링된다. 추가로, 제 1 금속층 세그먼트(700(4))는 제 1 레벨 비아(702(8)) 및 고정된 MEOL 인터커넥트들(106(8), 106(16))을 사용하여 접지 소스(608)에 커플링된다. 따라서, 위에서 설명된 바와 같이, 이러한 방식으로 인버터(600)를 설계하기 위해 도 1의 하이브리드 확산 표준 라이브러리 셀(100)을 프로그래밍하는 것은 인버터(600)를 사용하여 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있다.
[0042]
부가적으로, 도 8은 2개의 인버터들(600, 802)을 포함하는 예시적인 버퍼(800)의 트랜지스터-레벨 도면을 예시한다. 특히, 인버터(600)는 도 6에서 이전에 설명되었고, 이에 따라 본원에서 다시 설명되지 않을 것이다. 추가로, 인버터(802)는 인버터(600)와 유사하지만, 인버터(802)는, 하나의 PMOS 트랜지스터(602) 및 하나의 NMOS 트랜지스터(604) 보다는, 2개의 PMOS 트랜지스터들(804(1), 804(2)) 및 2개의 NMOS 트랜지스터들(806(1), 806(2))을 포함한다. 인버터(802)는 출력(808)을 구동하기 위한 보다 큰 강도를 갖도록 PMOS 트랜지스터들(804(1), 804(2)) 및 NMOS 트랜지스터들(806(1), 806(2))을 포함한다.
[0043]
도 8을 계속 참조하면, PMOS 트랜지스터(804(1))는 NMOS 트랜지스터(806(1))의 드레인(D)에 커플링되는 드레인(D)을 포함한다. 유사하게, PMOS 트랜지스터(804(2))는 NMOS 트랜지스터(806(2))의 드레인(D)에 커플링되는 드레인(D)을 포함한다. 추가로, 전압 공급부(606)는 PMOS 트랜지스터(804(1))의 소스(S) 및 PMOS 트랜지스터(804(2))의 소스(S)에 커플링되는 반면에, 접지 소스(608)는 NMOS 트랜지스터(806(1))의 소스(S) 및 NMOS 트랜지스터(806(2))의 소스(S)에 커플링된다. PMOS 트랜지스터들(804(1), 804(2)) 및 NMOS 트랜지스터들(806(1), 806(2))은 각각 인버터(600)의 출력(605)에 커플링되는 게이트(G)를 포함한다.
[0044]
이와 관련하여, 도 9는 도 1의 하이브리드 확산 표준 라이브러리 셀(100)을 사용하여 설계되는, 인버터들(600, 802)을 사용하는 도 8의 버퍼(800)를 예시한다. 버퍼(800)는 하이브리드 확산 표준 라이브러리 셀(100)과 유사한 소정의 컴포넌트들을 포함한다. 도 1에서 번호 "X"를 갖는 이러한 컴포넌트들은 도 9에서 번호 "X"를 가지며, 따라서 본원에서 다시 설명되지 않을 것이다.
[0045]
이러한 방식으로, 인버터(600)는 도 7에서 설명된 것과 동일한 구조를 포함한다. 추가로, 활성 게이트(110(2))는 PMOS 트랜지스터(804(1))의 게이트(G) 및 NMOS 트랜지스터(806(1))의 게이트(G)로서 역할을 하도록 구성된다. 활성 게이트(110'(3))는 PMOS 트랜지스터(804(2))의 게이트(G) 및 NMOS 트랜지스터(806(2))의 게이트(G)로서 역할을 하도록 구성된다. 인버터(600)의 고정된 제 2 층 MEOL 인터커넥트(106(17))는 제 1 금속층 세그먼트(700(5))를 사용하여 활성 게이트(110'(2))에 커플링된다. 제 1 금속층 세그먼트(700(5))는 제 1 레벨 비아(702(9))를 통해 고정된 제 2 층 MEOL 인터커넥트(106(17))에 그리고 제로 레벨 비아(112'(1))를 사용하여 활성 게이트(110'(2))에 커플링된다. 활성 게이트(110'(2))는, 제 1 금속층 세그먼트(700(5)), 제 2 레벨 비아(900(1)), 제 2 금속층 세그먼트(902), 제 2 레벨 비아(900(2)), 및 제 1 금속층 세그먼트(700(6))를 통해 활성 게이트(110'(3))에 커플링된다. 제 1 금속층 세그먼트(700(6))는 제로 레벨 비아(112 '(2))를 통해 활성 게이트(110'(3))에 커플링된다. PMOS 트랜지스터(804(1))의 소스(S)와 PMOS 트랜지스터(804(2))의 소스(S)는 각각 제 1 금속층 세그먼트(700(2))를 통해 전압 공급부(606)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(2))는 제 1 레벨 비아(702(10)) 및 고정된 MEOL 인터커넥트들(106'(1), 106'(9))을 사용하여 PMOS 트랜지스터(804(1))의 소스(S)에 커플링된다. 제 1 금속층 세그먼트(700(2))는 제 1 레벨 비아(702(11)) 및 고정된 MEOL 인터커넥트들(106'(3), 106'(11))을 사용하여 PMOS 트랜지스터(804(2))의 소스(S)에 커플링된다. 제 1 금속층 세그먼트(700(2))는 제 1 레벨 비아(702(12)) 및 고정된 MEOL 인터커넥트들(106'(4), 106'(12))을 사용하여 전압 공급부(606)에 커플링된다. PMOS 트랜지스터들(804(1), 804(2))은 제 2 층 MEOL 인터커넥트(106'(17))를 통해 NMOS 트랜지스터들(806(1), 806(2))의 공유 드레인(D)에 커플링되는 드레인(D)을 공유한다. 따라서, 제 1 금속층 세그먼트(700(7))는 제 1 레벨 비아(702(13)) 및 고정된 MEOL 인터커넥트들(106'(2), 106'(10))을 사용하여 PMOS 트랜지스터들(804(1), 804(2))의 공유 드레인(D)에 커플링된다. 추가로, 제 1 금속층 세그먼트(700(7))는 제 1 레벨 비아(702(14))를 통해 제 2 층 MEOL 인터커넥트(106'(17))에 커플링된다.
[0046]
도 9를 계속 참조하면, 제 2 층 MEOL 인터커넥트(106'(17))는 제 1 금속층 세그먼트(700(8))를 사용하여 NMOS 트랜지스터(806(1), 806(2))의 공유 드레인(D)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(8))는 제 1 레벨 비아(702(15))를 통해 제 2 층 MEOL 인터커넥트(106'(17))에 커플링된다. 추가로, 제 1 금속층 세그먼트(700(8))는 제 1 레벨 비아(702(16)) 및 고정된 MEOL 인터커넥트들(106'(6), 106'(14))을 통해 NMOS 트랜지스터(806(1), 806(2))의 공유 드레인(D)에 커플링된다. NMOS 트랜지스터(806(1))의 소스(S)와 NMOS 트랜지스터(806(2))의 소스(S)는 각각 제 1 금속층 세그먼트(700(4))를 통해 접지 소스(608)에 커플링된다. 따라서, 제 1 금속층 세그먼트(700(4))는 제 1 레벨 비아(702(17)) 및 고정된 MEOL 인터커넥트들(106'(5), 106'(13))을 사용하여 NMOS 트랜지스터(806(1))의 소스(S)에 커플링된다. 제 1 금속층 세그먼트(700(4))는 제 1 레벨 비아(702(18)) 및 고정된 MEOL 인터커넥트들(106'(7), 106'(15))을 사용하여 NMOS 트랜지스터(806(2))의 소스(S)에 커플링된다. 추가로, 제 1 금속층 세그먼트(700(4))는 제 1 레벨 비아(702(19)) 및 고정된 MEOL 인터커넥트들(106'(8), 106'(16))을 사용하여 접지 소스(608)에 커플링된다. 따라서, 위에서 설명된 바와 같이, 이러한 방식으로 버퍼(800)를 설계하기 위해 도 1의 하이브리드 확산 표준 라이브러리 셀(100)을 프로그래밍하는 것은 버퍼(800)를 사용하는 IC를 제조하는 것과 연관된 시간 및 비용들을 경감시킬 수 있다.
[0047]
본원에서 개시된 양상들에 따른 하이브리드 확산 표준 라이브러리 셀들은 임의의 프로세서-기반 디바이스에 제공되거나 이에 통합될 수 있다. 예들은, 제한 없이, 셋톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정 위치 데이터 유닛, 이동 위치 데이터 유닛, 모바일 전화, 셀룰러 전화, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, PDA(personal digital assistant), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 재생기, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, DVD(digital video disc) 플레이어, 및 휴대용 디지털 비디오 플레이어를 포함한다
[0048]
이와 관련하여, 도 10은 프로세서-기반 시스템(1000)의 예를 예시한다. 특히, IC를 갖는 프로세서-기반 시스템(100)과 관련하여 본원에서 설명되는 임의의 엘리먼트는 도 1, 도 4 및 도 5에 각각 예시된 하이브리드 확산 표준 라이브러리 셀들(100, 400 및 500)을 포함할 수 있다. 이 예에서, 프로세서-기반 시스템(1000)은 각각이 하나 또는 그 초과의 프로세서들(1004)을 포함하는 하나 또는 그 초과의 중앙 처리 장치들(CPU들)(1002)을 포함한다. CPU(들)(1002)은 마스터 디바이스일 수 있다. CPU(들)(1002)는 일시적으로 저장된 데이터에 대한 신속한 액세스를 위해 프로세서(들)(1004)에 커플링되는 캐시 메모리(1006)를 가질 수 있다. CPU(들)(1002)는 시스템 버스(1008)에 커플링되고 프로세서-기반 시스템(1000)에 포함되는 마스터 및 슬레이브 디바이스들을 상호커플링할 수 있다. 잘 알려진 바와 같이, CPU(들)(1002)는 시스템 버스(1008) 상에서 어드레스, 제어 및 데이터 정보를 교환함으로써 이러한 다른 디바이스들과 통신한다. 예를 들어, CPU(들)(1002)는 슬레이브 디바이스의 예로서 메모리 제어기(1010)에 버스 트랜잭션 요청들을 통신한다. 도 10에 예시되지는 않았지만, 다수의 시스템 버스들(1008)이 제공될 수 있으며, 여기서 각각의 시스템 버스(1008)는 다른 패브릭을 구성한다.
[0049]
다른 마스터 및 슬레이브 디바이스들은 시스템 버스(1008)에 연결될 수 있다. 도 10에서 예시된 바와 같이, 이들 디바이스들은 예들로서, 메모리 시스템(1012), 하나 또는 그 초과의 입력 디바이스들(1014), 하나 또는 그 초과의 출력 디바이스들(1016), 하나 또는 그 초과의 네트워크 인터페이스 디바이스들(1018), 및 하나 또는 그 초과의 디스플레이 제어기들(1020)을 포함할 수 있다. 입력 디바이스(들)(1014)는 입력 키들, 스위치들, 음성 프로세서들 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(1016)는 오디오, 비디오, 다른 시각적 표시자들 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들)(1018)는 네트워크(1022)로의 그리고 이로부터의 데이터의 교환을 허용하도록 구성되는 임의의 디바이스들일 수 있다. 네트워크(1022)는 유선 또는 무선 네트워크, 사설 또는 공중 네트워크, LAN(local area network), WLAN(wireless local area network), 및 WAN(wide area network), BLUETOOTH™ 네트워크 및 인터넷을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들)(1018)는 원하는 임의의 유형의 통신 프로토콜을 지원하도록 구성될 수 있다. 메모리 시스템(1012)은 하나 또는 그 초과의 메모리 유닛들(1024(1)-1024(N))을 포함할 수 있다
[0050]
CPU(들)(1002)는 또한 하나 또는 그 초과의 디스플레이들(1026)에 전송되는 정보를 제어하기 위해 시스템 버스(1008) 상에서 디스플레이 제어기(들)(1020)에 액세스하도록 구성될 수 있다. 디스플레이 제어기(들)(1020)는, 디스플레이될 정보를 디스플레이(들)(1026)에 적합한 포맷으로 프로세싱하는 하나 또는 그 초과의 비디오 프로세서들(1028)을 통해, 디스플레이될 정보를 디스플레이(들)(1026)에 전송한다. 디스플레이(들)(1026)는 CRT(cathode ray tube), LCD(liquid crystal display), 플라스마 디스플레이, LED(light emitting diode) 디스플레이 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 디스플레이를 포함할 수 있다.
[0051]
당업자들은 추가로, 본원에서 개시되는 양상들과 관련하여 설명되는 다양한 예시적인 로직 블록들, 모듈들, 회로들 및 알고리즘들이 전자 하드웨어, 메모리에 또는 다른 컴퓨터-판독 가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 이 둘의 결합들로서 구현될 수 있다는 것을 인지할 것이다. 본원에서 설명되는 마스터 디바이스들 및 슬레이브 디바이스들은 예들로서 임의의 회로, 하드웨어 컴포넌트, IC, 또는 IC 칩에서 이용될 수 있다. 본원에서 개시되는 메모리는 임의의 유형 및 크기의 메모리일 수 있고 원하는 임의의 유형의 정보를 저장하도록 구성될 수 있다. 이러한 상호교환 가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능성 관점들에서 일반적으로 위에서 설명되었다. 이러한 기능성이 어떻게 구현되는지는 특정 애플리케이션, 설계 선택들 및/또는 전체 시스템에 부과되는 설계 제약들에 의존한다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0052]
본원에서 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은, 프로세서, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), 또는 다른 프로그래밍 가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수 있다 프로세서는 마이크로프로세서일 수 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예컨대, DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다.
[0053]
본원에서 개시되는 양상들은 하드웨어로 그리고 하드웨어에 저장된 데이터 및/또는 명령들로 구현될 수 있으며, 예를 들어, RAM(Random Access Memory), 플래시 메모리, ROM(Read Only Memory), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 레지스터들, 하드 디스크, 제거 가능 디스크, CD-ROM, 또는 당 분야에 알려진 임의의 다른 형태의 컴퓨터 판독 가능 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC는 원격 스테이션에 상주할 수 있다. 대안으로, 프로세서 및 저장 매체는 원격 스테이션, 기지국 또는 서버에 이산 컴포넌트들로서 상주할 수 있다.
[0054]
또한, 본원의 예시적인 양상들 중 임의의 것에서 설명된 동작 단계들은 예들 및 논의를 제공하기 위해 설명된다는 것이 주의된다. 설명된 동작들은 예시된 시퀀스들 이외의 다수의 상이한 시퀀스들로 수행될 수 있다. 또한, 단일 동작 단계에서 설명된 동작들은 실제로 다수의 상이한 단계들에서 수행될 수 있다. 부가적으로, 예시적인 양상들에서 논의된 하나 또는 그 초과의 동작 단계들은 결합될 수 있다. 흐름도 도면들에 예시되는 동작 단계들은 당업자에게 쉽게 자명하게 될 바와 같이 다수의 상이한 다른 변형들이 가해질 수 있다는 것이 이해될 것이다. 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 표현될 수 있다는 것을 또한 이해할 것이다. 예를 들어, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수 있다.
[0055]
본 개시의 이전 설명은 임의의 당업자가 본 개시를 사용하거나 또는 실시하는 것을 가능하게 하도록 제공된다. 본 개시에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이며, 본원에 정의된 일반적인 원리들은 본 개시의 사상 또는 범위를 벗어나지 않으면서 다른 변동들에 적용될 수 있다. 따라서, 본 개시는, 본원에서 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라, 본원에 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 부합할 것이다.
Claims (23)
- 표준 라이브러리 셀 회로로서,
적어도 하나의 트랜지스터;
복수의 확산 영역들 ― 상기 복수의 확산 영역들 중 적어도 하나의 확산 영역은 상기 적어도 하나의 트랜지스터에 대응함 ― ;
상기 복수의 확산 영역들 중 적어도 2개의 확산 영역들을 분리하는 하나 또는 그 초과의 브레이크 영역(break region)들; 및
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL(middle-end-of-line) 인터커넥트(interconnect)들을 포함하고,
상기 하나 또는 그 초과의 고정된 MEOL 인터커넥트들 중 하나 또는 그 초과는 하나 또는 그 초과의 타이-오프(tie-off) 층 인터커넥트들을 포함하고, 상기 하나 또는 그 초과의 타이-오프 층 인터커넥트들 각각은 상기 적어도 하나의 트랜지스터를 비활성화시키도록 상기 적어도 하나의 트랜지스터의 게이트를 타이-오프하도록 구성되는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
하나 또는 그 초과의 브레이크 영역들 중 제 1 브레이크 영역에 배치된 고정된 MEOL 인터커넥트를 더 포함하는,
표준 라이브러리 셀 회로. - 제2항에 있어서,
상기 제 1 브레이크 영역에 배치된 고정된 MEOL 인터커넥트는, 상기 복수의 확산 영역들 중 적어도 2개의 확산 영역들 위에 배치되는 복수의 제 1 금속층 세그먼트들을 연결하도록 구성되는 고정된 제 2 층 MEOL 인터커넥트를 포함하는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
상기 하나 또는 그 초과의 고정된 MEOL 인터커넥트들 중 하나 또는 그 초과는 하나 또는 그 초과의 제 1 층 MEOL 인터커넥트들을 포함하고, 상기 하나 또는 그 초과의 제 1 층 MEOL 인터커넥트들 각각은 대응하는 트랜지스터를 대응하는 제 2 층 MEOL 인터커넥트에 연결하도록 구성되는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
하나 또는 그 초과의 고정된 제로 레벨 비아(zero level via)들을 더 포함하고,
상기 하나 또는 그 초과의 고정된 제로 레벨 비아들 각각은 상기 적어도 하나의 트랜지스터의 게이트를 상기 제 1 금속층에 연결하도록 구성되는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
상기 하나 또는 그 초과의 브레이크 영역들은 제 1 브레이크 영역을 포함하고, 상기 제 1 브레이크 영역은,
제 1 확산 영역 및 제 2 확산 영역을 분리하고 ― 상기 제 1 확산 영역 및 상기 제 2 확산 영역은 각각 PMOS(p-type metal-oxide semiconductor) 영역을 포함함 ― ; 그리고
제 3 확산 영역 및 제 4 확산 영역을 분리하도록 구성되고, 상기 제 3 확산 영역 및 상기 제 4 확산 영역은 각각 NMOS(n-type metal-oxide semiconductor) 영역을 포함하는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
상기 하나 또는 그 초과의 브레이크 영역은,
제 1 브레이크 영역 ― 상기 제 1 브레이크 영역은,
제 1 확산 영역 및 제 2 확산 영역을 분리하고; 그리고
제 3 확산 영역 및 제 4 확산 영역을 분리함 ― ; 및
제 2 브레이크 영역을 포함하고,
상기 제 2 브레이크 영역은,
상기 제 1 확산 영역 및 제 5 확산 영역을 분리하고; 그리고
상기 제 3 확산 영역 및 제 6 확산 영역을 분리하는,
표준 라이브러리 셀 회로. - 제7항에 있어서,
상기 제 1 브레이크 영역의 고정된 MEOL 인터커넥트를 더 포함하는,
표준 라이브러리 셀 회로. - 제8항에 있어서,
상기 제 1 브레이크 영역의 고정된 MEOL 인터커넥트는 상기 복수의 확산 영역들 중 적어도 2개의 확산 영역들 위에 배치되는 복수의 제 1 금속층 세그먼트들을 연결하도록 구성되는 고정된 제 2 층 MEOL 인터커넥트를 포함하는,
표준 라이브러리 셀 회로. - 제8항에 있어서,
상기 제 2 브레이크 영역의 고정된 MEOL 인터커넥트를 더 포함하는,
표준 라이브러리 셀 회로. - 제10항에 있어서,
상기 제 1 브레이크 영역의 고정된 MEOL 인터커넥트는 복수의 제 1 금속층 세그먼트들을 연결하도록 구성되는 고정된 제 2 층 MEOL 인터커넥트를 포함하고, 그리고
상기 제 2 브레이크 영역의 고정된 MEOL 인터커넥트는 상기 복수의 제 1 금속층 세그먼트들을 연결하도록 구성되는 고정된 제 2 층 MEOL 인터커넥트를 포함하는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
인버터로서 기능하도록 프로그래밍되게 구성되는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
버퍼로서 기능하도록 프로그래밍되게 구성되는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
집적 회로(IC)에 통합되는,
표준 라이브러리 셀 회로. - 제1항에 있어서,
셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 이동 위치 데이터 유닛; 모바일 전화; 셀룰러 전화; 컴퓨터; 휴대용 컴퓨터; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 재생기; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 및 휴대용 디지털 비디오 플레이어로 구성된 그룹으로부터 선택되는 디바이스에 통합되는,
표준 라이브러리 셀 회로. - 집적 회로(IC) 설계를 위한 복수의 표준 라이브러리 셀 회로들을 포함하는 셀 라이브러리에 대한 컴퓨터 데이터가 저장되어 있는 비-일시적인 컴퓨터-판독 가능 저장 매체로서,
상기 표준 라이브러리 셀 회로들 각각은,
적어도 하나의 트랜지스터;
복수의 확산 영역들 ― 상기 복수의 확산 영역들 중 적어도 하나의 확산 영역은 상기 적어도 하나의 트랜지스터에 대응함 ― ;
상기 복수의 확산 영역들 중 적어도 2개의 확산 영역들을 분리하는 하나 또는 그 초과의 브레이크 영역들; 및
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL(middle-end-of-line) 인터커넥트들을 포함하고,
상기 하나 또는 그 초과의 고정된 MEOL 인터커넥트들 중 하나 또는 그 초과는 하나 또는 그 초과의 타이-오프 층 인터커넥트들을 포함하고, 상기 하나 또는 그 초과의 타이-오프 층 인터커넥트들 각각은 상기 적어도 하나의 트랜지스터를 비활성화시키도록 상기 적어도 하나의 트랜지스터의 게이트를 타이-오프하도록 구성되는,
비-일시적인 컴퓨터-판독 가능 저장 매체. - 표준 라이브러리 셀 회로를 제조하는 방법으로서,
기판 상에 복수의 확산 영역들을 배치하는 단계;
상기 복수의 확산 영역들 중 적어도 2개의 확산 영역들을 분리하는 하나 또는 그 초과의 브레이크 영역들을 제공하는 단계;
상기 복수의 확산 영역들 중 적어도 하나에 대응하는 적어도 하나의 트랜지스터를 형성하는 단계; 및
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL(middle-end-of-line) 인터커넥트들을 배치하는 단계를 포함하고,
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 배치하는 단계는 상기 적어도 하나의 트랜지스터를 비활성화시키도록 상기 적어도 하나의 트랜지스터의 대응하는 게이트를 타이-오프하도록 구성된 하나 또는 그 초과의 타이-오프 층 인터커넥트들을 배치하는 단계를 포함하는,
표준 라이브러리 셀 회로를 제조하는 방법. - 제17항에 있어서,
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 배치하는 단계는, 상기 하나 또는 그 초과의 브레이크 영역들 중 제 1 브레이크 영역의 복수의 제 1 금속층 세그먼트들을 연결하도록 구성된 고정된 제 2 층 MEOL 인터커넥트를 배치하는 단계를 포함하는,
표준 라이브러리 셀 회로를 제조하는 방법. - 제17항에 있어서,
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 배치하는 단계는, 상기 적어도 하나의 트랜지스터를 대응하는 제 2 층 MEOL 인터커넥트에 연결하도록 구성된 하나 또는 그 초과의 제 1 층 MEOL 인터커넥트들을 배치하는 단계를 포함하는,
표준 라이브러리 셀 회로를 제조하는 방법. - 제17항에 있어서,
상기 적어도 하나의 트랜지스터를 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 MEOL 인터커넥트들을 배치하는 단계는, 상기 적어도 하나의 트랜지스터의 대응하는 게이트를 상기 제 1 금속층에 연결하도록 구성된 하나 또는 그 초과의 고정된 제로 레벨 비아들을 배치하는 단계를 포함하는,
표준 라이브러리 셀 회로를 제조하는 방법. - ECO(engineering change order) 표준 라이브러리 셀 회로를 프로그래밍하기 위한 방법으로서,
하나 또는 그 초과의 고정된 제 2 층 MEOL(middle-end-of-line) 인터커넥트들 상에 배치되도록 하나 또는 그 초과의 비-고정 제로 레벨 비아들을 구성하는 단계 ― 상기 하나 또는 그 초과의 고정된 제 2 층 MEOL 인터커넥트들 중 하나는 둘 또는 그 초과의 확산 영역들을 분리하는 브레이크 영역에 배치됨 ― ;
하나 또는 그 초과의 제 1 금속층 세그먼트들 중 하나 또는 그 초과가 상기 하나 또는 그 초과의 비-고정 제로 레벨 비아들 중 하나 또는 그 초과에 커플링되게 배치되도록 상기 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 단계; 및
상기 하나 또는 그 초과의 제 1 금속층 세그먼트들 중 하나 또는 그 초과가 하나 또는 그 초과의 고정된 제로 레벨 비아들에 커플링되도록 상기 하나 또는 그 초과의 제 1 금속층 세그먼트들 중 하나 또는 그 초과를 구성하는 단계를 포함하고,
상기 하나 또는 그 초과의 고정된 제로 레벨 비아들 중 하나 또는 그 초과는 하나 또는 그 초과의 타이-오프 층 인터커넥트들을 포함하고, 상기 하나 또는 그 초과의 타이-오프 층 인터커넥트들 각각은 상기 적어도 하나의 트랜지스터를 비활성화시키도록 상기 적어도 하나의 트랜지스터의 게이트를 타이-오프하도록 구성되는,
ECO(engineering change order) 표준 라이브러리 셀 회로를 프로그래밍하기 위한 방법. - 제21항에 있어서,
상기 하나 또는 그 초과의 비-고정 제로 레벨 비아들 및 상기 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 단계는 상기 ECO 표준 라이브러리 셀이 인버터로서 기능하도록 상기 하나 또는 그 초과의 비-고정 제로 레벨 비아들 및 상기 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 단계를 포함하는,
ECO(engineering change order) 표준 라이브러리 셀 회로를 프로그래밍하기 위한 방법. - 제21항에 있어서,
상기 하나 또는 그 초과의 비-고정 제로 레벨 비아들 및 상기 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 단계는 상기 ECO 표준 라이브러리 셀이 버퍼로서 기능하도록 상기 하나 또는 그 초과의 비-고정 제로 레벨 비아들 및 상기 하나 또는 그 초과의 제 1 금속층 세그먼트들을 구성하는 단계를 포함하는,
ECO(engineering change order) 표준 라이브러리 셀 회로를 프로그래밍하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/857,552 | 2015-09-17 | ||
| US14/857,552 US10146900B2 (en) | 2015-09-17 | 2015-09-17 | Hybrid diffusion standard library cells, and related systems and methods |
| PCT/US2016/050072 WO2017048532A1 (en) | 2015-09-17 | 2016-09-02 | Hybrid diffusion standard library cells, and related systems and methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180054740A true KR20180054740A (ko) | 2018-05-24 |
Family
ID=56943945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187010704A KR20180054740A (ko) | 2015-09-17 | 2016-09-02 | 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10146900B2 (ko) |
| EP (1) | EP3350835A1 (ko) |
| JP (1) | JP2018532266A (ko) |
| KR (1) | KR20180054740A (ko) |
| CN (1) | CN108140642B (ko) |
| BR (1) | BR112018005320A2 (ko) |
| WO (1) | WO2017048532A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10127340B2 (en) * | 2016-09-30 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell layout, semiconductor device having engineering change order (ECO) cells and method |
| US10579771B2 (en) | 2017-06-14 | 2020-03-03 | Samsung Electronics Co., Ltd. | Integrated circuit including standard cells overlapping each other and method of generating layout of the integrated circuit |
| KR102539066B1 (ko) * | 2018-11-09 | 2023-06-01 | 삼성전자주식회사 | 서로 다른 타입의 셀들을 포함하는 집적 회로, 그 설계 방법 및 설계 시스템 |
| EP3723127A1 (en) | 2019-04-10 | 2020-10-14 | IMEC vzw | A standard cell device and a method for forming an interconnect structure for a standard cell device |
| US11735592B2 (en) * | 2019-12-20 | 2023-08-22 | Samsung Electronics Co., Ltd. | Integrated circuit including integrated standard cell structure |
| KR20210129460A (ko) | 2020-04-20 | 2021-10-28 | 삼성전자주식회사 | 수직채널 구조체를 포함하는 집적회로 및 그 레이아웃방법 |
| US11211342B1 (en) * | 2020-07-21 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Multiplexer cell and semiconductor device having camouflage design, and method for forming multiplexer cell |
| US11290109B1 (en) * | 2020-09-23 | 2022-03-29 | Qualcomm Incorporated | Multibit multi-height cell to improve pin accessibility |
| KR20220159589A (ko) | 2021-05-26 | 2022-12-05 | 삼성전자주식회사 | 표준 셀을 포함하는 집적회로 칩 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304871A (en) * | 1992-07-24 | 1994-04-19 | Actel Corporation | Programmable interconnect architecture employing leaky programmable elements |
| US6990647B2 (en) * | 2002-02-19 | 2006-01-24 | Cadence Design Systems, Inc. | Variable stage ratio buffer insertion for noise optimization in a logic network |
| US7062739B2 (en) | 2003-10-29 | 2006-06-13 | Lsi Logic Corporation | Gate reuse methodology for diffused cell-based IP blocks in platform-based silicon products |
| US7458051B2 (en) | 2005-11-17 | 2008-11-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | ECO cell for reducing leakage power |
| KR100769128B1 (ko) | 2005-12-29 | 2007-10-22 | 동부일렉트로닉스 주식회사 | Ｅｃｏ셀 그리고, ｅｃｏ셀의 배치 및 루팅방법 |
| US7763534B2 (en) * | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| IT1392501B1 (it) | 2008-12-30 | 2012-03-09 | St Microelectronics Pvt Ltd | Cella di base per implementazione di un ordine di modifica o engineering change order (eco) |
| US9430606B2 (en) * | 2010-01-30 | 2016-08-30 | Synopsys, Inc. | Failure analysis and inline defect characterization |
| IT1399755B1 (it) | 2010-04-30 | 2013-05-03 | St Microelectronics Srl | Cella di base per implementazione di un ordine di modifica o engineering change order (eco) perfezionata. |
| US8341588B2 (en) | 2010-10-04 | 2012-12-25 | International Business Machines Corporation | Semiconductor layer forming method and structure |
| US8473888B2 (en) * | 2011-03-14 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods of designing integrated circuits |
| US8533641B2 (en) | 2011-10-07 | 2013-09-10 | Baysand Inc. | Gate array architecture with multiple programmable regions |
| US8446176B1 (en) * | 2011-12-15 | 2013-05-21 | Freescale Semiconductor, Inc. | Reconfigurable engineering change order base cell |
| US8836040B2 (en) * | 2012-11-07 | 2014-09-16 | Qualcomm Incorporated | Shared-diffusion standard cell architecture |
| US9367654B2 (en) * | 2013-02-28 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Limited | Variation modeling |
| US9190405B2 (en) | 2014-01-31 | 2015-11-17 | Qualcomm Incorporated | Digital circuit design with semi-continuous diffusion standard cell |
-
2015
- 2015-09-17 US US14/857,552 patent/US10146900B2/en active Active
-
2016
- 2016-09-02 CN CN201680053790.7A patent/CN108140642B/zh active Active
- 2016-09-02 BR BR112018005320A patent/BR112018005320A2/pt not_active Application Discontinuation
- 2016-09-02 JP JP2018513818A patent/JP2018532266A/ja active Pending
- 2016-09-02 WO PCT/US2016/050072 patent/WO2017048532A1/en active Application Filing
- 2016-09-02 EP EP16767092.6A patent/EP3350835A1/en active Pending
- 2016-09-02 KR KR1020187010704A patent/KR20180054740A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP3350835A1 (en) | 2018-07-25 |
| BR112018005320A2 (pt) | 2018-10-09 |
| US20170083653A1 (en) | 2017-03-23 |
| US10146900B2 (en) | 2018-12-04 |
| CN108140642B (zh) | 2022-05-17 |
| CN108140642A (zh) | 2018-06-08 |
| WO2017048532A1 (en) | 2017-03-23 |
| JP2018532266A (ja) | 2018-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180054740A (ko) | 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들 | |
| JP6309608B2 (ja) | 集積回路の異なる階層上の、読取／書込ポートおよびアクセスロジックを有する３ｄメモリセル | |
| TWI538095B (zh) | 在標準元件中之電源繞線 | |
| CN107258016B (zh) | 采用多个堆叠式金属层中的源线和/或位线以减小mram位单元电阻的mram位单元 | |
| EP3289613B1 (en) | Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (mtj) memory bit cell to facilitate reduced contact resistance | |
| US9876017B2 (en) | Static random access memory (SRAM) bit cells with wordline landing pads split across boundary edges of the SRAM bit cells | |
| US9548096B1 (en) | Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods | |
| KR102521029B1 (ko) | 감소된 영역을 위한 최소 트랙 표준 셀 회로들 | |
| TWI565112B (zh) | 磁域壁邏輯裝置及互連 | |
| US10552566B2 (en) | Method of designing semiconductor device | |
| US9754923B1 (en) | Power gate placement techniques in three-dimensional (3D) integrated circuits (ICs) (3DICs) | |
| US9620454B2 (en) | Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods | |
| US20160079167A1 (en) | Tie-off structures for middle-of-line (mol) manufactured integrated circuits, and related methods | |
| US10062680B2 (en) | Silicon-on-insulator (SOI) complementary metal oxide semiconductor (CMOS) standard library cell circuits having a gate back-bias rail(s), and related systems and methods | |
| US20160163713A1 (en) | Static random access memory (sram) bit cells with wordlines on separate metal layers for increased performance, and related methods |