TWI565112B - 磁域壁邏輯裝置及互連 - Google Patents

磁域壁邏輯裝置及互連 Download PDF

Info

Publication number
TWI565112B
TWI565112B TW104105341A TW104105341A TWI565112B TW I565112 B TWI565112 B TW I565112B TW 104105341 A TW104105341 A TW 104105341A TW 104105341 A TW104105341 A TW 104105341A TW I565112 B TWI565112 B TW I565112B
Authority
TW
Taiwan
Prior art keywords
layer
domain wall
free magnetic
coupled
magnetic
Prior art date
Application number
TW104105341A
Other languages
English (en)
Other versions
TW201603341A (zh
Inventor
狄米崔 尼可諾夫
沙西坎斯 曼尼佩楚尼
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201603341A publication Critical patent/TW201603341A/zh
Application granted granted Critical
Publication of TWI565112B publication Critical patent/TWI565112B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

磁域壁邏輯裝置及互連
本發明係關於磁域壁邏輯裝置及互連。
為了尋求持續的積體電路縮小及使計算更節能，使用自旋電子裝置。在自旋電子裝置中，電子旋轉可載送及儲存資訊。這些裝置的一特點在於它們的非依電性(亦即，即使當供給電路的電力關閉時，計算狀態仍然保留)。此特點開啟了至常關、瞬時開啟邏輯晶片之路徑，其消耗很少的靜態電力並因而是行動系統很希望的。自旋電子裝置的另一特點是粒子的總體狀態(而不是個別電子)經歷切換。因此，自旋電子裝置具有每位元更低的切換能量限制。自旋電子裝置的供應電壓與漏電流無關且可降低至數十毫伏特(mV)。這導致更低的有效電力。
但是，由於磁訊號具有有限的傳播範圍且不會驅動下一級(即，沒有用於扇出的機構)，所以，習知的自旋電子邏輯裝置不可串接。由於磁訊號可在任一方向上傳播，所以，習知的自旋電子邏輯裝置無法將輸入與輸出隔離。
100‧‧‧裝置
101‧‧‧固定鐵磁層
102‧‧‧固定鐵磁互連
103‧‧‧輸入電流脈衝
104‧‧‧磁化
105‧‧‧磁化
200‧‧‧磁域壁中繼器
201‧‧‧第一非磁金屬層
202‧‧‧第二非磁金屬層
300‧‧‧磁域壁反相器
400‧‧‧磁域壁中繼器
500‧‧‧串接的磁域壁閘
600‧‧‧自旋轉矩多數磁域壁閘
800‧‧‧多數閘
1000‧‧‧1位元加法器
1600‧‧‧計算裝置
從詳細說明及揭示的各種實施例的附圖，將更完整地瞭解揭示的實施例，但是，它們不應被視為要將揭示侷限於特定實施例，而僅是為了說明及瞭解之用。
圖1A顯示根據揭示的一實施例之經由鐵磁材料而產生域壁自動作用的裝置。
圖1B顯示回應根據揭示的一實施例之圖1A的裝置之電流脈衝圖。
圖2顯示根據揭示的一實施例之磁域壁中繼器。
圖3顯示根據揭示的一實施例之磁域壁反相器；圖4顯示根據揭示的一實施例之設有磁穿隧接面裝置以提供輸出之磁域壁中繼器。
圖5顯示根據揭示的一實施例之串接的磁域壁閘。
圖6A顯示根據揭示的一實施例之環狀拓蹼之自旋轉矩多數磁域壁閘的上視圖。
圖6B顯示根據揭示的一實施例之環狀拓蹼之自旋轉矩多數閘的多維視圖。
圖7顯示根據揭示的一實施例之環狀拓蹼之自旋轉矩多數磁域壁閘中之隨著時間的磁方向模擬結果。
圖8A顯示根據揭示的一實施例之環狀拓蹼設有扇出數為3之自旋轉矩磁域壁閘的上視圖。
圖8B顯示根據揭示的一實施例之環狀拓蹼設有扇出數為3之自旋轉矩磁域壁閘的多維視圖。
圖9顯示根據揭示的一實施例之設有扇出數為3之自 旋轉矩磁域壁閘中隨著時間的磁方向模擬結果。
圖10顯示根據揭示的一實施例之使用環狀拓蹼自旋轉矩多數磁域壁閘的1位元加法器。
圖11是根據揭示的一實施例之設有磁域壁邏輯裝置及互連的系統晶片(SoC)或電腦系統或智慧型裝置。
【發明內容及實施方式】
某些實施例說明磁域壁邏輯裝置，其包含互連，互連允許鐵磁佈線中的域壁與平面中磁化自動作用。某些實施例說明與自旋轉矩磁中繼器及/或反相器之短鐵磁互連。在一實施例中，提供裝置，其包括：第一、第二、及第三自由磁層；第一材料的第一金屬層，耦合至第一及第三自由磁層；以及，不同於第一材料之第二材料的第二金屬層，第二金屬層耦合至第二及第三自由磁層。在一實施例中，第一金屬層由來自週期表的鉑族之過渡金屬(例如Ru)構成。在一實施例中，第一、第二、及第三自由磁層是鐵磁層。
某些實施例說明用於環狀配置的平面中磁化之自旋轉矩多數磁域壁邏輯閘。在一實施例中，提供自旋轉矩多數磁域壁閘裝置，其包括：環狀配置的自由磁層；以及，第一、第二、第三、及第四自由磁層，耦合至自由磁層。某些實施例揭示可以串接而無限制串接級數目之磁域壁邏輯裝置。
實施例繼續呈現非依電性的特性(亦即，即使當供給 裝置的電力關閉時，它們仍然能保留它們的狀態)。由實施例之磁域壁邏輯裝置形成的積體電路比習知的CMOS電路消耗更少能量。低功率消耗的一原因是相較於習知的CMOS電路，積體電路會被置於睡眠狀態更長時間(例如毫秒)及以些微的能量代價而在相當短的時間週期(例如數百奈秒)內被置於睡眠狀態以避免待機功率消耗。
在下述說明中，說明眾多細節以提供本揭示的實施例之更完整說明。但是，習於此技藝者將清楚知道，即使沒有這些特定細節，仍可實施本揭示的實施例。在其它情形中，習知的結構及裝置以方塊圖的形式顯示而非詳細地顯示，以免模糊本揭示的實施例。
注意，在實施例的對應圖式中，訊號以線表示。某些線較粗，以標示更多構成訊號路徑，及/或在一或更多端具有箭頭，以標示主要資訊流動方向。這些標示並非是限定性的。相反地，配合一或更多舉例說明的實施例以使用線來便於更容易瞭解邏輯單元或電路。如同設計需求或偏好所示之任何表示的訊號可以真正地包括一或更多在任何方向上行進的訊號及由任何適當形式的訊號設計實施。
在整個說明書以及申請專利範圍中，「連接」一詞意指被連接的物品之間的直接電連接，沒有任何中介裝置。「耦合」一詞意指被連接的物品之間的直接電連接、或是經由一或更多被動或主動的中間裝置之間接連接。「電路」一詞意指配置成彼此協力以提供所需功能的一或更多被動及/或主動組件。「訊號」一詞意指至少一電流訊 號、電壓訊號或資料/時脈訊號。「一(a)」、「一(an)」、「定冠詞(the)」的意思包含複數之意。「在...之中(in)」的意思包含「在...之中(in)」及「在...之上(on)」。
此處，「比例化」一詞通常意指將設計(圖及佈局)從一處理技術轉換至另一處理技術。「比例化」一詞通常也意指將相同技術節點內的佈局及設計縮小。「比例化」一詞通常也意指相對於例如電源位準等另一參數而調整(例如減慢)訊號頻率。「實質上」、「近似」、「接近」以及「約」等詞通常意指在目標值的+/-20%之內。
除非另外指明，否則，如同此處所使用般，使用「第一」、「第二」、及「第三」等次序形容詞來說明共同的物件，僅是表示類似的物件被述及時的不同時刻，並非企圖意指如此說明的物件在時間上、空間上、排序上或任何其它方式上，必須是依給定順序。
為了此處說明的實施例之目的，電晶體是金屬氧化物半導體(MOS)電晶體，其包含汲極、源極、閘極、及塊體端。習於此技藝者將瞭解，在不悖離揭示的範圍之下，電晶體也包含三閘極和鰭式FET電晶體、閘極全環繞圓柱佈線、方形佈線、或是長方形條帶電晶體、或是例如奈米碳管或自旋電子裝置等其它實施電晶體功能的裝置。源極和汲極端可以是相同的端且於此可交互使用。習於此技藝者將瞭解，在不悖離揭示的範圍之下，可以使用例如雙極接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET 等等其它電晶體。「MN」一詞意指n型電晶體(例如NMOS、NPN、BJT、等等)以及「MP」一詞意指p型電晶體(例如PMOS、PNP、BJT、等等)。
自旋轉矩是由通過固定鐵磁層(FM)的電流產生的。此自旋轉矩會在形成為區域或是互連(亦即佈線)之自由FM層中產生域壁傳播。但是，域壁傳播在某些距離之後(例如等於1位元加法器的距離)會中止。域壁在FM層中停止的一原因是導因於阻尼或線邊緣粗糙度「釘住」。此域壁傳播的停止限制現有可串接之自旋轉矩為基礎的設計之最大級數目。自旋轉矩為基礎的中繼器將增加域壁傳播的最大距離。由於在現有的自旋轉矩為基礎的邏輯設計中輸入及輸出未隔離或是由於在例如FM互連的端部等FM層的邊緣有反射，所以，域壁也會在狹窄的FM層以振盪運動往返傳播。
圖1A顯示根據揭示的一實施例之經由鐵磁材料而產生域壁自動作用的裝置100。在一實施例中，裝置100包括耦合至FM互連102之FM層101。此處，FM層101接收輸入電流脈衝103，輸入電流脈衝103會產生經由互連傳播的域壁。在以往公開的自旋多數閘的版本中，電流在下述期間是開啟的：形成DW(域壁)、它們從輸入至輸出的傳播、DW的振盪運動、及直到磁化達到其最後樣式。在本實施例中，使用產生DW所需的電流短脈衝。藉由如圖1A中的互連及圖2中的中繼器之設計，可以避免域壁的振盪運動。參考圖1B，顯示輸入電流脈衝之一實例。
圖1B顯示圖120，圖120顯示回應根據揭示的一實施例之圖1A的裝置之電流脈衝圖。須指出，圖1B中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
此處，x軸是時間，左方y軸是單位為nm之域壁(DW)位置，右方y軸是施加至FM層101之單位為GA/m2的輸入電流的量值。再參考圖1A，當電流脈衝103(例如，具有小於2ns的脈衝持續時間)施加至FM層101時，DW 104開始沿著FM層102傳播。隨著DW傳播，磁化方向從104改變至105。以FM層102下方的圖，顯示DW的自動作用。此圖顯示FM層102中磁化的即時快照。此處，箭頭表示晶片的平面上磁化之投射。舉例而言，104對應於垂直於晶片之磁化投射之「向上」方向，105對應於垂直於晶片之磁化投射之「向下」方向。
此處，當小電流脈衝施加至FM層101時，磁化104從左傳播至右。在一實施例中，在施加電流脈衝之後，DW自己傳播，不需要電流將它們向前推動。本實施例允許單向中繼器耦合至FM層102，以允許DW傳播更長的距離。在一實施例中，又如圖2所示地，偵測及再產生(亦即，重複)DW以使DW傳播。
再參考圖1A，磁化方向「向上」對應於邏輯1及磁化方向「向下」對應於邏輯0。在另一實施例中，使用在另一軸上之磁化投射以代表邏輯0及邏輯1。在一實施例中，使用另外如圖4中所示之鐵磁層堆疊中的磁阻(MR)效 應，將磁邏輯狀態轉換成電邏輯值。再參考圖1A，在習知的DW裝置中，DW小距離地傳播，然後被轉換成電訊號。因此，未克服串接其它DW邏輯裝置至互連。在本揭示的實施例中使用小電流脈衝之DW自動作用會允許其它DW裝置與互連串接。
表1顯示晶片的平面中之磁化以及晶片的平面外之磁化的二情形之典型參數的DW自動作用的模擬結果。DW寬度及最大速度是由反磁化(或是相等地，形狀各向異性)及由鐵磁佈線的材料各向異性決定。如圖1A中所示之直到DW停止的最大傳播距離又取決於此處採用的阻尼係數α=0.01。也計算以最大速度橫越400nm互連的時間。
圖2顯示根據揭示的一實施例之磁DW中繼器200。須指出，圖2中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
中繼器200包括第一FM(FM1)層、第二FM(FM2)層、第三FM(FM3)層、第一非磁金屬層201、及第二非磁金屬層202、以及FM接點。在一實施例中，FM1、FM2、及FM3是自由磁層(亦即它們不是釘住層)。相反 地，在習知的自旋邏輯裝置中，使用一自由及一釘住FM層。在一實施例中，FM1上的FM接點提供輸入「In」，FM2上的FM接點提供輸出「Out」，以及，FM3上的FM接點被電源Vdd偏壓。在一實施例中，FM接點Vdd實質地設置在FM3層的中間頂部中。在一實施例中，FM接點Vss(接地)耦合至FM2層，接近較靠近FM3之FM2的端部。
在一實施例中，FM1層經由第一非磁金屬層201而耦合至FM3層。在一實施例中，FM2層經由第二非磁金屬層202而耦合至FM3層。在一實施例中，第一非磁金屬層由來自週期表的鉑族之過渡金屬構成。舉例而言，來自週期表的鉑族之過渡金屬為Ru。在一實施例中，第二非磁金屬層202由Cu構成。在一實施例中，Ru層201形成有0.85nm的厚度。此厚度促進層FM1與FM3中電子之間的量子交換耦合，有助於它們中的磁化之抗平行對齊。在其它實施例中，層201是Cu、Ta、Pd、或Pt中之一且形成有其它厚度。在一實施例中，第一非磁金屬層201與非磁金屬層202由絕緣氧化物填充的間隙(例如5nm至10nm)分離。在一實施例中，第一非磁金屬層201緊鄰(亦即無間隙)非磁金屬層202。在一實施例中，FM3層比第一及第二磁層的厚度更厚，其中，「t3」是FM3層的厚度，「t1」是FM1層的厚度，以及，「t2」是FM2層的厚度。在一實施例中，「t1」實質上等於「t2」。
在本實施例中，FM1層的底部中從左方抵達之磁化 切換FM3層的磁化方向，以致於FM1層的磁化方向與FM3層的磁化方向相反。此磁化方向的差異由交換耦合的效應決定。在一實施例中，FM1是使DW從左方傳播至右方之圖1的互連102。再參考圖2，FM3層及FM1層經由交換耦合而耦合。交換耦合確保FM3及FM1的磁化方向彼此抗平行。來自FM1的DW在短時間內(例如1ns)切換FM3磁化方向。在一實施例中，FM1、FM2、及FM3層固持計算變數。
在一實施例中，分別耦合至FM3及FM2層之Vdd和Vss電極造成電流流動(從Vdd至Vss)，電流在FM2層中產生自旋轉矩而將FM2中的磁化方向切換至與FM3中的磁化方向相反。此處，導因於相較於FM2之FM3中的較大厚度或較高磁化，在層FM3中的自旋轉矩不會切換它自己的磁化。結果，FM1及FM2的磁化方向相同，產生中繼器(或緩衝/非反相)邏輯功能。此處，磁化方向是在具有中繼器200的晶片之平面中。
在本實施例中，磁化訊號的方向僅是從左至右，亦即，從FM1至FM2。磁化訊號中的單一方向之原因是從Vdd經過FM3層而經由FM2層至Vss之路徑的電阻遠小於從Vdd經過FM1層而至在偏壓Vss之任何其它接點之路徑的電阻。因此，從Vdd至FM1層的電流遠小於從Vdd至FM2層的電流且不足以產生磁化切換。第一非磁層201(例如Ru)的電阻率比第二非磁層202(例如Cu)的電阻率還高(例如5倍)，而將電流的路徑導引在一方向上， 亦即單向自旋轉矩解決缺乏I/O隔離之問題。
圖3顯示根據揭示的一實施例之磁DW反相器300。須指出，圖3中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。所以，為了不模糊圖3的實施例，說明中繼器200與反相器300之間的差異。
在一實施例中，正電源接點由負電源接點取代(亦即，-Vdd)。在本實施例中，電流從Vss流至-Vdd，相較於中繼器200的FM2層中的自旋轉矩之方向，這改變FM2層中的自旋轉矩的方向。結果，FM1的磁化方向與FM2的磁化方向相反而實現反相器的功能。
類似於在中繼器200中，在本方法中，磁化訊號的方向僅是從左至右，亦即從FM1至FM2。磁化訊號中的單方向之一原因是從Vss經過FM2層至-Vdd而經過FM3層至-Vdd之路徑的電阻遠小於從-Vdd經過FM1層至在偏壓Vss的任何其它接點的路徑之電阻，亦即，從-Vdd至FM1層的電流遠小於從Vss至FM3層之電流且不足以產生磁化切換。
圖4顯示根據揭示的一實施例之設有磁穿隧接面裝置以提供輸出之磁DW中繼器400。須指出，圖4中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。所以，為了不模糊圖4的實施例，說明中繼器200與反相器300之間的差異。
在一實施例中，中繼器400包括與中繼器200相同的結構，但是，設有形成於FM3層的頂部上的MTJ，使用FM3層作為MTJ裝置的自由層。在一實施例中，MTJ的固定層FM4藉由MgO層而與FM3層分開。在一實例中，固定層FM4在輸出埠耦合以讀取資料。以層FM3中的磁化方向，將計算變數編碼：例如，「右」對應於邏輯1，以及，「左」對應於邏輯0。這接著分別對應於層FM3及FM4中磁化的抗平行及平行對齊。由於磁化作用，這些對齊分別造成從Vss至Vdd之路徑的電阻值更高及更低。這些電阻的差異造成從Vdd至Vss之不同電流。在一實施例中，此電流傳送至感測放大器(未顯示)的輸入並因而轉換成電訊號。在一實施例中，固定層FM4僅耦合在輸出埠以讀取資料。此處，移除來自圖2的輸出埠「Out」。在一實施例中，在FM4層的頂部上形成Vdd接點。在一實施例中，Vdd接點由-Vdd接點替代以將中繼器的功能轉換成反相器。在一實施例中，在MTJ中存在有例如MgO等穿隧障壁會確保高磁阻用於讀取操作。
圖5顯示根據揭示的一實施例之串接的磁DW閘500。須指出，圖5中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
不像輸入與輸出未隔離之先前技術的自旋轉矩閘，實施例提供單向自旋轉矩。根據一實施例，單向自旋轉矩允許串接多個磁域壁閘。在一實施例中，中繼器200可以與 另一中繼器及/或反相器等等串接。一此實施例由串接閘500顯示。
在本實施例中，第一磁DW裝置包括：自由FM1a、FM2a、及FM3a層、以及非磁金屬層201a和202a。在一實施例中，第二磁DW裝置包括：自由FM1b、FM2b、及FM3b層、以及非磁金屬層201b和202b。FM層FM1a/b、FM2a/b、FM3a/b、以及非磁層201a/b和202a/b之特性分別與圖2的FM層FM1、FM2、及FM3、以及圖2的非磁層201和202之特性類似。
再參考圖5，在一實施例中，FM1a層經由非磁金屬層201a而耦合至FM3a層。在一實施例中，FM2a層經由非磁金屬層202a而耦合至FM3a層。在一實施例中，FM1b層經由非磁金屬層201b而耦合至FM3b層。在一實施例中，FM2a層經由非磁金屬層202b而耦合至FM3a層。在本實施例中，FM2a及FM1b層彼此合併以將第一磁DW裝置與第二磁DW裝置串接。
在本實施例中，由於從Vdd2至Vss1的路徑之電阻遠高於從Vdd2至Vss2的路徑之電阻，所以，磁化訊號僅在一方向上傳播(亦即，從左至右)。此處，Vdd1及Vdd2繫結至Vdd，而Vss1及Vss2繫結至Vss。在此實施例中，在高電阻路徑中對應的電流小於在低電阻路徑中對應的電流且不足以產生磁切換。
圖6A顯示根據揭示的一實施例之環狀拓蹼之自旋轉矩多數磁域壁閘600的上視圖。須指出，圖6A中具有與 任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
在一實施例中，多數閘600包括：三輸入第一FM層FM1a、FM1b、及FM1d，分別提供輸入In1、In2、及In4；輸出FM第二層FM2c；共用第二FM層FM2；及四個第三FM層FM3a、FM3b、FM3c、及FM3d。FM層FM1a/b/d、FM2、FM2c、FM3a/b/c/d、FM4a/b/c/d、以及非磁層201a/b/c/d和202a/b/c/d。之特性分別與圖2的FM層FM1、FM2、及FM3、以及圖2的非磁層201和202之特性類似。
再參考圖6A，在一實施例中，FM3a經由第二非磁金屬層(例如Cu)202a(未顯示)而耦合至FM2；以及，FM3a經由第一非磁金屬層(例如Ru)201a(未顯示)而耦合至FM1a。在一實施例中，FM3b經由第二非磁金屬層(例如Cu)202b(未顯示)而耦合至FM2；以及，FM3b經由第一非磁金屬層(例如Ru)201b(未顯示)而耦合至FM1b。FM3d經由第二非磁金屬層(例如Cu)202d(未顯示)而耦合至FM2；以及，FM3d經由第一非磁金屬層(例如Ru)201d(未顯示)而耦合至FM1d。在一實施例中，輸出分支與輸入分支不同地耦合。在一實施例中，FM3c經由第一非磁金屬層(例如Ru)201c(未顯示)而耦合至FM2；以及，FM3c經由第二非磁金屬層(例如Cu)202c(未顯示)而耦合至FM2c。
在一實施例中，FM2層形狀為圓形。在一實施例中， 只要FM2層可以形成環狀，其可具有其它形狀。在一實施例中，FM2層作為合併器，以致於來自FM3a、FM3b、及FM3d之磁訊號相合併以產生代表多數之磁訊號，磁訊號接著在FM2c上被偵測。在一實施例中，FM3a及FM3c實質上彼此平行。在一實施例中，FM3b及FM3d實質上彼此平行，以致於FM3b及FM3d實質上垂直於FM3a及FM3c層。在一實施例中，FM3a、FM3b及FM3d層提供分別的自旋轉矩給FM2。在一實施例中，FM2c層提供表示根據FM1a、FM1b、及FM1d層中分別的自旋方向之邏輯功能的輸出。
在一實施例中，多數閘600執行晶片平面中三磁化向量的合併。在一實施例中，FM2形狀為環狀，以致於進入的FM佈線(來自FM1a、FM1b、及FM1d)具有與FM2的環相切之磁化。在一實施例中，在輸入佈線與FM2的環相重疊的區域之自旋轉矩促使磁化為順時針或是逆時針方向，亦即，環FM2的二邏輯狀態。在此實施例中，輸入的多數相結合以在FM2中設定對應的磁化方向。在本實施例中，輸出「Out」的磁化由在其之下的環FM2的磁化設定。在一實施例中，使用FM3c作為自由FM層、接著是MgO層、及固定磁層FM4，以形成MTJ。
圖6B顯示根據揭示的一實施例之環狀拓蹼之自旋轉矩多數閘600的多維視圖620。須指出，圖6B中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
圖7顯示根據揭示的一實施例之環狀拓蹼之自旋轉矩多數磁域壁閘中之隨著時間的磁方向模擬結果700。須指出，圖7中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。在模擬中，舉例而言，外環直徑取為120nm、FM層厚度2nm、磁化Ms=1MA/m、阻尼係數α=0.01。2.2mA的電流通過各輸入1ns，然後關閉。參考圖6A-B，FM3a中及FM3b中的磁化係朝向環而模型化為，以及，FM3c中的磁化係遠離環。
此處，顯示隨著時間(每0.1ns)之圖6A-B之FM2中的磁方向的20個快照。快照係從列A開始沿著行A至E，然後向下而至列D沿著行A至E。在快照AA(左上角)中，顯示接收輸入In1、In2、及In3時在FM2中磁方向的初始條件，以及，在快照DE(右下角)中顯示FM2中磁方向的最終平衡狀態。起初，磁化在環中指向順向針。來自輸入FM3a及FM3b之自旋轉矩作用以將磁化切換至相反方向，而來自輸入FM3c的轉矩會作用以維持磁化的原始方向。FM3c經由第一非磁金屬層(例如Ru)201c(未顯示)而耦合至FM2；以及，FM3c經由第二非磁金屬層(例如Cu)202c(未顯示)而耦合至FM2c。此處，對於輸出，FM類似圖2中的FM1般操作，以致於FM耦合至FM3c，而交換耦合(Ru非磁金屬)非自旋轉矩。FM3c使用自旋轉矩以將FM3c磁化轉移至FM2c(亦即，在FM3c與FM2c之間的Cu)。磁化起初在前二個輸入之下切 換，然後變成在整個環中指向逆時針。
圖8A顯示根據揭示的一實施例之環狀拓蹼設有扇出數為3之自旋轉矩磁域壁閘的上視圖800。須指出，圖8A中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
在一實施例中，多數閘800包括：三個輸出第二FM層FM2a、FM2b、及FM2c，分別提供輸出Out1、Out2、及Out3；輸入FM第一層FM1d；共用第二FM層FM2；及四個第三FM層FM3a、FM3b、FM3c、及FM3d。FM層FM1/d、FM2a/b/c、FM3a/b/c/d、FM4a/b/c/d、以及非磁層201a/b/c/d和202a/b/c/d(未顯示)之特性分別與圖2的FM層FM1、FM2、及FM3、以及圖2的非磁層201和202之特性類似。
再參考圖8A，在一實施例中，FM3a經由第一非磁金屬層(例如Ru)201a(未顯示)而耦合至FM2；以及，FM3a經由第二非磁金屬層(例如Cu)202a(未顯示)而耦合至FM2a。在一實施例中，FM3b經由第一非磁金屬層(例如Ru)201b(未顯示)而耦合至FM2；以及，FM3b經由第二非磁金屬層(例如Cu)202b(未顯示)而耦合至FM2b。FM3c經由第一非磁金屬層(例如Ru)201d(未顯示)而耦合至FM2；以及，FM3c經由第二非磁金屬層(例如Cu)202c(未顯示)而耦合至FM2c。在一實施例中，輸入分支與輸出分支不同地耦合。在一實施例中，FM3d經 由第二非磁金屬層(例如Cu)202d(未顯示)而耦合至FM2；以及，FM3d經由第一非磁金屬層(例如Ru)202d(未顯示)而耦合至FM1d。
在一實施例中，FM2層形狀為圓形。在一實施例中，只要FM2層可以形成環狀以耦合輸出FM層及輸入FM層，則其可具有其它形狀。在一實施例中，FM2層作為扇出中繼器，以致於來自FM3d之磁訊號扇出至FM3a、FM3b、及FM3c。在一實施例中，FM3a及FM3c實質上彼此平行。在一實施例中，FM3b及FM3d實質上彼此平行，以致於FM3b及FM3d實質上垂直於FM3a及FM3c層。在一實施例中，FM1d層經由交換耦合而提供輸入給FM3d，以及，FM3d提供自旋轉矩給FM2。在一實施例中，FM1a/b/c層提供分別的輸出，所述輸出標示與FM1d上的輸入自旋轉矩相相同的磁方向。
在一實施例中，多數閘600執行晶片平面中一輸入磁化向量的扇出。在一實施例中，FM2形狀為環狀，以致於進入的FM1d佈線具有與FM2的環相切之磁化。在一實施例中，在輸入佈線的FM3d與FM2的環相重疊的區域之自旋轉矩促使磁化為順時針或是逆時針方向，亦即，環FM2的二邏輯狀態。在此實施例中，輸出Out1、Out2、及Out3的磁化由在其之下的環FM2的磁化設定。
在一實施例中，僅在輸出上形成MTJ。在一實施例中，使用FM3a作為自由FM層、接著是MgO層、及固定磁層FM4a，以形成MTJ1。在一實施例中，使用FM3b作 為自由FM層、接著是MgO層、及固定磁層FM4b，以形成MTJ2。在一實施例中，使用FM3c作為自由FM層、接著是MgO層、及固定磁層FM4c，以形成MTJ3。
圖8B顯示根據揭示的一實施例之圖8A的環狀拓蹼設有扇出數為3之自旋轉矩磁域壁閘的多維視圖820。須指出，圖8A中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
圖9顯示根據揭示的一實施例之設有扇出數為3之自旋轉矩磁域壁閘中隨著時間的磁方向模擬結果900。模擬使用與參考圖7所述的參數相同之參數。須指出，圖9中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
此處，顯示隨著時間(每0.1ns)之圖8A-B之FM2中的磁方向的20個快照。快照係從列A開始沿著行A至E，然後向下而至列D沿著行A至E。在快照AA(左上角)中，顯示接收輸入In1時在FM2中磁方向的初始條件，以及，在快照DE(右下角)中顯示FM2中磁方向的最終平衡狀態。起初，磁化在環中指向順向針。來自輸入FM3d之自旋轉矩作用以將磁化切換至相反方向。磁化切換成在整個環中指向逆時針，包含在所有三個輸入。
圖10顯示根據揭示的一實施例之使用環狀拓蹼自旋轉矩多數磁域壁閘的1位元加法器1000。須指出，圖10 中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以類似於說明的任何方式操作或作用，但是不侷限於此。
在一實施例中，如圖6A-6B中所示的環狀拓蹼的自旋轉矩多數磁DW閘耦合在一起以形成1位元加法器。此處，如同所示，三級的自旋轉矩多數磁DW閘串接在一起。在一實施例中，輸入「A」、及「B」是所接收到且被相加的二個數字的位元。此處，「C」是進位，「X」是中間運算的結果。藉由使用如圖3中所示的反相器，對於下一級，「X」轉換成「-X」。在一實施例中，MTJ裝置形成在輸出「Sum」處，輸出「Sum」是輸入「A」及「B」的相加結果，而進位為「C」。其等於「A」、「B」及「C」的多數運算。由於在佈線中的磁化方向「正向」被計數為邏輯1，而在佈線中的「反向」被計數為邏輯0，所以，左方多數閘的輸出中的磁化方向對應於「-Sum」。
圖11根據揭示的一實施例之具有磁域壁邏輯裝置及互連之SoC(系統晶片)、電腦系統或智慧型裝置。圖11是根據揭示的一實施例之具有能帶隙參考架構之SoC(系統晶片)、電腦系統或智慧型裝置。須指出，圖11中具有與任何其它圖的元件相同的代號(或名稱)之元件可以以任何說明的方式操作或作用，但不侷限於此。
圖11顯示行動裝置的實施例的方塊圖，其中，使用平坦表面介面連接器。在一實施例中，計算裝置1600代 表例如平板電腦、行動電話或智慧型電話、無線賦能電子閱讀器、或其它無線行動裝置等行動計算裝置。將瞭解，大致地顯示某些組件，且並非此裝置的所有組件都顯示在計算裝置1600中。
在一實施例中，計算裝置1600包含設有參考實施例說明的磁域壁邏輯裝置及互連的第一處理器1610。計算裝置1600的其它區塊也包含設有參考實施例說明的磁域壁邏輯裝置及互連之設備。本揭示的各種實施例也包括例如無線介面等之1670內的網路介面，以致於系統實施例可併入於例如蜂巢式電話或個人數位助理等無線裝置中。
在一實施例中，處理器1610(及/或處理器1690)包含一或更多實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其它處理機構。處理器1690可以是選加的。雖然實施例顯示二處理器，但是，可使用單一或二個以上的處理器。由處理器1610執行的處理操作包含作業平台或作業系統的執行，應用及/或裝置功能在作業平台或作業系統上執行。處理操作包含與使用人或其它裝置的I/O(輸入/輸出)有關的操作、與電力管理有關的操作、及/或與連接計算裝置1600至另一裝置有關的操作。處理操作也包含與音頻I/O及/或顯示I/O有關的操作。
在一實施例中，計算裝置1600包含音頻子系統1620，音頻子系統1620代表與提供音頻功能給計算裝置有關的硬體(例如，音頻硬體及音頻電路)及軟體(例 如，驅動程式、編解碼)組件。音頻功能包含揚音器及/或耳機輸出、以及麥克風輸入。用於這些功能的裝置整合於計算裝置1600內，或是連接至計算裝置1600。在一實施例中，使用者藉由提供由處理器1610接收及處理的音頻命令而與計算裝置1600互動。
顯示子系統1630代表提供視覺及/或觸覺顯示給使用者以與計算裝置互動之硬體(例如，顯示裝置)及軟體(例如，驅動程式)組件。顯示子系統1630包含顯示介面1632，顯示介面1632包含特定的顯示幕或硬體裝置，用以提供顯示給使用者。在一實施例中，顯示介面1632包含與處理器1610分開的邏輯，以執行與顯示有關的至少某些處理。在一實施例中，顯示子系統1630包含提供輸出及輸入給使用者之觸控顯示幕(或觸控墊)裝置。
輸入/輸出(I/O)控制器1640代表與使用者互動有關的硬體裝置及軟體組件。I/O控制器1640可以操作，以管理音頻子系統1620及/或顯示子系統1630的一部份之硬體。此外，I/O控制器1640顯示用於連接至計算裝置1600的其它裝置之連接點，經由連接點，使用者可以與系統互動。舉例而言，附著至計算裝置1600的裝置可以包含麥克風裝置、揚音器或立體音響系統、視頻系統或其它顯示裝置、鍵盤或小鍵盤裝置、或是例如讀卡機或其它裝置等用於特定應用的其它I/O裝置。
如上所述，I/O控制器1640與音頻子系統1620及/或顯示子系統1630互動。舉例而言，經由麥克風或其它音 頻裝置的輸入能提供用於計算裝置1600的一或更多應用或功能之輸入或命令。此外，取代顯示輸出、或是顯示輸出之外，提供音頻輸出。在另一實例中，假使顯示子系統1630包含觸控顯示幕，則顯示裝置也作為輸入裝置，至少是部份地由I/O控制器1640管理。在計算裝置1600上也可以有增加的鍵或開關，以提供由I/O控制器1640管理的I/O功能。
在一實施例中，I/O控制器1640管理例如加速計、相機、光感測器或其它環境感測器、或其它可以包含於計算裝置1600中的硬體。輸入是直接使用者互動的一部份，以及提供環境輸入給系統以影響它的操作(例如雜訊濾波、因亮度偵測而調整顯示、施加用於相機的閃光燈、或其它特點)。
在一實施例中，計算裝置1600包含電力管理1650，電力管理1650管理電池電力使用、電池充電、及與省電操作有關的特點。記憶體子系統1660包含記憶體裝置以用於在計算裝置1600中儲存資訊。記憶體包含非依電性(假使供給記憶體裝置的電力中斷，則狀態未改變)及/或依電性(假使供給記憶體裝置的電力中斷，則狀態未定)記憶體裝置。記憶體子系統1660儲存應用資料、使用者資料、音樂、相片、文件、或其它資料、以及與計算裝置1600的應用及功能的執行有關之系統資料(長期或暫時的)。
實施例的元件也被提供作為機器可讀取的媒體(例 如，記憶體1660)，用於儲存電腦可執行的指令(例如，實施此處所述的任何其它處理之指令)。機器可讀取的媒體(例如，記憶體1660)包含但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EPROM、磁性或光學卡、相變記憶體(PCM)、或是適用於儲存電子或電腦可執行的指令之其它型式的機器可讀取的媒體。舉例而言，本揭示的實施例可作為電腦程式(例如，BIOS)被下載，所述電腦程式可以經由通訊鏈路(例如，數據機或網路連結)而以資料訊號從遠端電腦(例如伺服器)傳送至請求電腦(例如，客戶端)。
連結1670包含硬體裝置(例如，無線及/或有線連接器和通訊硬體)以及軟體組件(例如，驅動程式、協定堆疊)以使計算裝置1600能與外部裝置通訊。計算裝置1600可為分開的裝置，例如其它計算裝置、無線存取點或基地台、以及例如耳機、印表機或其它裝置等週邊裝置。
連結1670包含多種不同型式的連結。一般而言，計算裝置1600顯示設有蜂巢式連結1672及無線連結1674。蜂巢式連結1672大致上意指由無線載波提供的蜂巢式網路連結，例如經由GSM(行動通訊之全球系統)或是變化或衍生、CDMA(分碼多接取)或變化或衍生、TDM(分時多工化)或變化或衍生、或其它蜂巢式服務標準。無線連結(或無線介面)1674意指非蜂巢式的無線連結，以及包含個人區域網路(例如藍芽、近場、等等)、區域網路 (例如Wi-Fi)、及/或廣域網路(例如WiMax)、或是其它無線通訊。
週邊連接1680包含硬體介面及連接器、以及軟體組件(例如，驅動程式、協定堆疊)以作週邊連接。將瞭解，計算裝置1600可為至其它計算裝置的週邊裝置(「至」1682)、以及使週邊裝置(「來自」1684)連接至其。為了例如管理(例如下載及/或上傳、改變、同步化)計算裝置1600上的內容之目的，裝置1600通常具有「駐泊」連接器以連接至其它計算裝置。此外，駐泊連接器允許裝置1600連接至某些週邊，這些週邊允許裝置1600控制內容輸出至例如影音或其它系統。
除了專有的駐泊連接器或其它專有的連接硬體之外，計算裝置1600還能經由共同的或依據標準的連接器而產生週邊連接1680。共同型式包含通用串列匯流排(USB)連接器(包含任何數目的不同硬體介面)、包含迷你顯示埠(MDP)之顯示埠、高清晰度多媒體介面(HDMI)、火線、或其它型式。
在說明書中述及「實施例」、「一實施例」、「某些實施例」、或「其它實施例」意指配合實施例說明之特定的特點、結構、或特徵包含在至少某些實施例中，但是，不一定是所有實施例。「實施例」、「一實施例」、或「某些實施例」之不同出現並非一定都意指相同的實施例。假使說明書述及組件、特點、結構、或特徵「可以(may)」、「可能(might)」、或「會(could)」被包含時， 則並非要求該特定組件、特點、結構、或特徵被包含。假使說明書或申請專利範圍述及「一(a或an)」元件，則並非意指僅有這些元件中的一個元件。假使說明書或申請專利範圍述及「增加的」元件，則並未排除有一個以上的增加元件。
此外，特定的特點、結構、功能、或特徵可以在一或更多實施例中以任何適當方式結合。舉例而言，在與二實施例相關連的特定的特點、結構、功能、或特徵未互斥之任何情形中，第一實施例可以與第二實施例相結合。
雖然本揭示配合其特定實施例而說明，但是，考慮上述說明，具有此技藝的一般技術者將清楚知道這些實施例的替代、修改及變化。舉例而言，例如動態RAM(DRAM)等其它記憶體架構可使用說明的實施例。揭示的實施例是要涵蓋落在後附的申請專利範圍之寬廣範圍內的所有這些替代、修改、及變化。
此外，為了簡明起見以免模糊揭示，積體電路(IC)晶片及其它組件的習知的電力/接地連接未顯示在呈現的圖式之內。此外，為了避免模糊揭示、以及也慮及與這些方塊圖配置的實施相關的具體細節高度地取決於本揭示要實施於其內的平台之事實(亦即，這些細節應在習於此技藝者的瞭解之內)，而以方塊圖形式顯示配置。在揭示特定細節(例如電路)以說明本揭示的舉例說明的實施例之情形中，習於此技藝者應清楚有或沒有這些特定細節都能實施本揭示。說明因此被視為是說明性的而非限定的。
下述實例關於進一步的實施例。在實例中的特定細節可以用於一或更多實施例中的任意處。也可與方法或處理相關地實施此處說明的裝置的所有選加特點。
舉例而言，提供裝置，其包括：第一、第二、及第三自由磁層；第一材料的第一金屬層，耦合至第一及第三自由磁層；以及，不同於第一材料之第二材料的第二金屬層，第二金屬層耦合至第二及第三自由磁層。在一實施例中，裝置又包括耦合至第三自由磁層的電源接點。在一實施例中，裝置又包括耦合至第二自由磁層的接地接點。
在一實施例中，電源接點耦合至正電源以取得中繼器功能。在一實施例中，電源接點耦合至負電源以取得反相器功能。在一實施例中，第一金屬層形成輸入，以及，其中，第二金屬層形成輸出。在一實施例中，第一金屬層耦合至邏輯單元以提供電流脈衝而使得域壁經由第一金屬層傳播。
在一實施例中，第一金屬層由來自週期表的鉑族之過渡金屬構成。在一實施例中，來自週期表的鉑族之過渡金屬是Ru。在一實施例中，第二金屬層由Cu構成。在一實施例中，第三自由磁層比第一及第二磁層的厚度還厚。在一實施例中，第一及第二金屬層彼此解除耦合。在一實施例中，裝置又包括耦合至第一或第二自由磁層之域壁裝置。
在另一實施例中，提供自旋轉矩多數閘裝置，其包括：環狀配置的自由磁層；以及，第一、第二、第三、及 第四自由磁層，耦合至自由磁層。在一實施例中，第一及第三自由磁層彼此實質上平行。在一實施例中，第二及第四自由磁層彼此實質上平行，以致於第二及第四自由磁層實質上垂直於第一及第三自由磁層。在一實施例中，第一、第二、及第四自由磁層提供分別的自旋轉矩給自由磁層，以及，其中，第三自由磁層提供輸出，其標示根據第一、第二、及第四自由磁層中分別的自旋方向的邏輯功能。
在一實施例中，第一自由磁層提供自旋轉矩給自由磁層，以及，其中，第二、第三、及第四自由磁層根據第一自由磁層中的自旋方向提供分別的輸出。在一實施例中，第一、第二、第三及第四自由磁層之各者包括根據上述的裝置之裝置。在一實施例中，配置成環之自由磁層經由分別的第二金屬層而耦合至第一、第二、第三、及第四自由磁層。
在另一實施例中，提供系統，其包括：記憶體；處理器，耦合至記憶體，處理器具有根據上述的裝置之裝置；以及，無線介面，用於允許處理器耦合至另一裝置。在一實施例中，系統又包括顯示單元，在一實施例中，顯示單元是觸控式顯示幕。
提供發明摘要，允許讀者能夠確認技術揭示的本質及精神。摘要不應被用以限定申請專利範圍的含義或範圍。後述申請專利範圍於此一併列入詳細說明中，以各申請專利範圍請求項根據它自己而為分別的實施例。
100‧‧‧裝置
101‧‧‧固定鐵磁層
102‧‧‧固定鐵磁互連
103‧‧‧輸入電流脈衝
104‧‧‧磁化
105‧‧‧磁化

Claims (20)

  1. 一種磁域壁邏輯裝置，包括：第一、第二、及第三自由磁層；第一材料的第一金屬層，耦合至該第一及第三自由磁層；以及，不同於該第一材料之第二材料的第二金屬層，該第二金屬層耦合至該第二及第三自由磁層。
  2. 如申請專利範圍第1項之磁域壁邏輯裝置，又包括耦合至該第三自由磁層的電源接點。
  3. 如申請專利範圍第2項之磁域壁邏輯裝置，又包括耦合至該第二自由磁層的接地接點。
  4. 如申請專利範圍第3項之磁域壁邏輯裝置，其中，該電源接點耦合至正電源以取得中繼器功能，或者，其中，該電源接點耦合至負電源以取得反相器功能。
  5. 如申請專利範圍第2項之磁域壁邏輯裝置，其中，該第一金屬層形成輸入，以及，其中，該第二金屬層形成輸出。
  6. 如申請專利範圍第2項之磁域壁邏輯裝置，其中，該第一金屬層耦合至邏輯單元以提供電流脈衝而使得域壁經由該第一金屬層傳播。
  7. 如申請專利範圍第1項之磁域壁邏輯裝置，其中，該第一金屬層由來自週期表的鉑族之過渡金屬構成。
  8. 如申請專利範圍第7項之磁域壁邏輯裝置，其中，來自週期表的鉑族之該過渡金屬是Ru。
  9. 如申請專利範圍第1項之磁域壁邏輯裝置，其中，該第二金屬層由Cu構成。
  10. 如申請專利範圍第1項之磁域壁邏輯裝置，其中，該第三自由磁層比該第一及第二磁層的厚度還厚。
  11. 如申請專利範圍第1項之磁域壁邏輯裝置，其中，該第一及第二金屬層彼此解除耦合。
  12. 如申請專利範圍第1項之磁域壁邏輯裝置，又包括耦合至該第一或第二自由磁層之域壁裝置。
  13. 一種自旋轉矩多數閘裝置，包括：環狀配置的自由磁層；以及，第一、第二、第三、及第四自由磁層，耦合至該自由磁層。
  14. 如申請專利範圍第13項之自旋轉矩多數閘裝置，其中，該第一及第三自由磁層彼此實質上平行。
  15. 如申請專利範圍第14項之自旋轉矩多數閘裝置，其中，該第二及第四自由磁層彼此實質上平行，以致於該第二及第四自由磁層實質上垂直於該第一及第三自由磁層。
  16. 如申請專利範圍第15項之自旋轉矩多數閘裝置，其中，該第一、第二、及第四自由磁層提供分別的自旋轉矩給該自由磁層，以及，其中，該第三自由磁層提供輸出其標示根據該第一、第二、及第四自由磁層中分別的自旋方向的邏輯功能。
  17. 如申請專利範圍第15項之自旋轉矩多數閘裝置， 其中，該第一自由磁層提供自旋轉矩給該自由磁層，以及，其中，該第二、第三、及第四自由磁層根據該第一自由磁層中的自旋方向提供分別的輸出。
  18. 如申請專利範圍第15項之自旋轉矩多數閘裝置，其中，該第一、第二、第三及第四自由磁層之各者包括根據申請專利範圍第1至12項中任一項之裝置，以及，其中，配置成環之該自由磁層經由分別的第二金屬層而耦合至該第一、第二、第三、及第四自由磁層。
  19. 一種磁域壁邏輯系統，包括：記憶體；處理器，耦合至該記憶體，該處理器具有根據申請專利範圍第1至12項中任一項之磁域壁邏輯裝置的設備；以及，無線介面，用於允許該處理器耦合至另一裝置。
  20. 一種磁域壁邏輯系統，包括：記憶體；處理器，耦合至該記憶體，該處理器具有根據申請專利範圍第13至18項中任一項之自旋轉矩多數閘裝置；以及，無線介面，用於允許該處理器耦合至另一裝置。
TW104105341A 2014-03-25 2015-02-16 磁域壁邏輯裝置及互連 TWI565112B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/031781 WO2015147807A1 (en) 2014-03-25 2014-03-25 Magnetic domain wall logic devices and interconnect

Publications (2)

Publication Number Publication Date
TW201603341A TW201603341A (zh) 2016-01-16
TWI565112B true TWI565112B (zh) 2017-01-01

Family

ID=54196128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105341A TWI565112B (zh) 2014-03-25 2015-02-16 磁域壁邏輯裝置及互連

Country Status (6)

Country Link
US (1) US9847475B2 (zh)
EP (1) EP3123537A4 (zh)
KR (1) KR102244098B1 (zh)
CN (1) CN106030840B (zh)
TW (1) TWI565112B (zh)
WO (1) WO2015147807A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3123537A4 (en) * 2014-03-25 2018-02-14 Intel Corporation Magnetic domain wall logic devices and interconnect
US10217522B2 (en) * 2016-05-23 2019-02-26 Regents Of The University Of Minnesota Fast magnetoelectric device based on current-driven domain wall propagation
US10553268B2 (en) * 2016-09-30 2020-02-04 Intel Corporation Methods and apparatus to perform complex number generation and operation on a chip
EP3339871B1 (en) * 2016-12-21 2019-08-07 IMEC vzw Inline wave majority gate device
US10361292B2 (en) * 2017-02-17 2019-07-23 Intel Corporation Magneto-electric logic devices using semiconductor channel with large spin-orbit coupling
CN107732005B (zh) * 2017-10-11 2020-08-18 华中科技大学 一种自旋多数门器件及逻辑电路
CN109308924B (zh) 2018-08-10 2021-01-01 复旦大学 一种计算器件及其计算方法
US11043592B2 (en) * 2018-08-17 2021-06-22 Georgia Tech Research Corporation Antiferromagnet field-effect based logic circuits including spin orbital coupling channels with opposing preferred current paths and related structures
KR102342962B1 (ko) 2020-01-31 2021-12-24 한국과학기술원 자구벽 논리소자 및 이의 제조방법
EP3882995A1 (en) * 2020-03-17 2021-09-22 Antaios Magnetoresistive element comprising discontinuous interconnect segments and magnetic memory comprising a plurality of the magnetoresistive element
WO2022141306A1 (zh) * 2020-12-30 2022-07-07 华为技术有限公司 一种逻辑芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201027742A (en) * 2008-08-28 2010-07-16 Qualcomm Inc STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
WO2011115794A2 (en) * 2010-03-16 2011-09-22 Massachusetts Institute Of Technology Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions
US20130240963A1 (en) * 2012-03-16 2013-09-19 Headway Technologies, Inc. STT-MRAM Reference Layer Having Substantially Reduced Stray Field and Consisting of a Single Magnetic Domain
JP2013232497A (ja) * 2012-04-27 2013-11-14 Renesas Electronics Corp 磁性体装置及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412950C (zh) * 2002-12-05 2008-08-20 松下电器产业株式会社 磁盘装置
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
JP2005268570A (ja) * 2004-03-19 2005-09-29 Alps Electric Co Ltd 磁気検出素子
US6977181B1 (en) * 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
JP2006128410A (ja) * 2004-10-28 2006-05-18 Alps Electric Co Ltd 磁気検出素子及びその製造方法
KR100647319B1 (ko) * 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법
CN100514694C (zh) * 2006-04-11 2009-07-15 中国科学院物理研究所 基于双势垒磁性隧道结的逻辑元件和磁逻辑元件阵列
US7643332B2 (en) * 2006-06-23 2010-01-05 Infineon Technologies Ag MRAM cell using multiple axes magnetization and method of operation
WO2008022042A2 (en) * 2006-08-10 2008-02-21 The Trustees Of Dartmouth College Micromagnetic elements, logic devices and related methods
JP2008192827A (ja) * 2007-02-05 2008-08-21 Alps Electric Co Ltd トンネル型磁気検出素子
JPWO2009014027A1 (ja) * 2007-07-20 2010-09-30 アルプス電気株式会社 入力装置
US8300453B2 (en) 2007-10-19 2012-10-30 Snu R&Db Foundation Method for recording of information in magnetic recording element and method for recording of information in magnetic random access memory
US7898849B2 (en) * 2007-12-05 2011-03-01 Seagate Technology, Llc Compound cell spin-torque magnetic random access memory
JP2009152333A (ja) * 2007-12-20 2009-07-09 Fujitsu Ltd 強磁性トンネル接合素子、磁気ヘッド、及び磁気記憶装置
US7893511B2 (en) 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit
US7881104B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US8324697B2 (en) * 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
US8604886B2 (en) * 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
US8933521B2 (en) 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
KR101457511B1 (ko) * 2011-08-18 2014-11-04 코넬 유니버시티 스핀 홀 효과 자기 장치, 방법, 및 적용
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8933522B2 (en) * 2012-09-28 2015-01-13 Intel Corporation Repeated spin current interconnects
JP2014072393A (ja) * 2012-09-28 2014-04-21 Sony Corp 記憶素子、記憶装置、磁気ヘッド
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
US8966521B2 (en) * 2013-03-14 2015-02-24 The Nielsen Company (Us), Llc Methods and apparatus to present supplemental media on a second screen
JP6322976B2 (ja) * 2013-11-29 2018-05-16 富士通株式会社 情報処理装置及びユーザ認証方法
EP3123537A4 (en) * 2014-03-25 2018-02-14 Intel Corporation Magnetic domain wall logic devices and interconnect
US9634241B2 (en) * 2014-08-06 2017-04-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including Heusler multilayers
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201027742A (en) * 2008-08-28 2010-07-16 Qualcomm Inc STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths
WO2011115794A2 (en) * 2010-03-16 2011-09-22 Massachusetts Institute Of Technology Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions
US20130240963A1 (en) * 2012-03-16 2013-09-19 Headway Technologies, Inc. STT-MRAM Reference Layer Having Substantially Reduced Stray Field and Consisting of a Single Magnetic Domain
JP2013232497A (ja) * 2012-04-27 2013-11-14 Renesas Electronics Corp 磁性体装置及びその製造方法

Also Published As

Publication number Publication date
US20170069831A1 (en) 2017-03-09
CN106030840A (zh) 2016-10-12
CN106030840B (zh) 2019-03-01
WO2015147807A1 (en) 2015-10-01
KR20160136282A (ko) 2016-11-29
KR102244098B1 (ko) 2021-04-26
TW201603341A (zh) 2016-01-16
US9847475B2 (en) 2017-12-19
EP3123537A1 (en) 2017-02-01
EP3123537A4 (en) 2018-02-14

Similar Documents

Publication Publication Date Title
TWI565112B (zh) 磁域壁邏輯裝置及互連
US8174872B2 (en) Nonvolatile latch circuit
TWI556235B (zh) 使用電阻性記憶體具有保存能力的記憶胞
CN107004759B (zh) 磁电器件和互连件
US10333523B2 (en) Exclusive-OR logic device with spin orbit torque effect
US9805790B2 (en) Memory cell with retention using resistive memory
JP5969109B2 (ja) 磁気状態素子及び回路
US20210119616A1 (en) Vectored flip-flop
US9875783B2 (en) High voltage tolerant word-line driver
KR20180054740A (ko) 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들
US9712171B2 (en) Clocked all-spin logic circuit
US9997227B2 (en) Non-volatile ferroelectric logic with granular power-gating
Sharad et al. Spintronic switches for ultralow energy on-chip and interchip current-mode interconnects
CN106463509A (zh) 基于负微分电阻的存储器
Guillemenet et al. On the Use of Magnetic RAMs in Field‐Programmable Gate Arrays

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees