KR102342962B1 - 자구벽 논리소자 및 이의 제조방법 - Google Patents

자구벽 논리소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102342962B1
KR102342962B1 KR1020200011870A KR20200011870A KR102342962B1 KR 102342962 B1 KR102342962 B1 KR 102342962B1 KR 1020200011870 A KR1020200011870 A KR 1020200011870A KR 20200011870 A KR20200011870 A KR 20200011870A KR 102342962 B1 KR102342962 B1 KR 102342962B1
Authority
KR
South Korea
Prior art keywords
magnetic
region
magnetic layer
magnetic anisotropy
anisotropy region
Prior art date
Application number
KR1020200011870A
Other languages
English (en)
Other versions
KR20210098098A (ko
Inventor
김갑진
이근희
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020200011870A priority Critical patent/KR102342962B1/ko
Priority to PCT/KR2020/006967 priority patent/WO2021153853A1/ko
Publication of KR20210098098A publication Critical patent/KR20210098098A/ko
Priority to KR1020210127638A priority patent/KR102342919B1/ko
Application granted granted Critical
Publication of KR102342962B1 publication Critical patent/KR102342962B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

비자성층; 및 상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로, 상기 자성층은 수직 자기 이방성 영역; 및 상기 수직 자기 이방성 영역에 인접한 수평 자기 이방성 영역;을 포함하며, 상기 자구벽 논리소자는 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 자구벽 논리소자가 개시된다. 본 발명의 일 측면에서 제공되는 자구벽 논리소자는 자구벽 이동만으로 논리소자를 구현할 수 있으며, 전류 구동이 가능하고, 간단한 구조를 가진다는 이점이 있다. 또한 이러한 논리소자를 이용할 경우, 데이터 처리 속도를 향상시킬 수 있는 효과가 있다.

Description

자구벽 논리소자 및 이의 제조방법{Magnetic domain wall logic element and manufacturing method thereof}
본 발명은 자구벽 논리소자 및 이의 제조방법에 관한 것이다.
빅데이터 및 인공지능, 기계학습 관련 기술이 최근 많은 주목을 받고 있다. 이 세 분야의 공통점은 유의미한 결과를 도출해 내려면 많은 양의 데이터에 접근하고, 처리를 할 수 있어야 한다는 점이다. 따라서 빅데이터, 인공지능, 기계학습 관련해서 질 좋은 연구가 진행되려면 데이터 접근 속도 및 처리 속도 향상 기술에 대해서도 연구가 필요하다. 현재 데이터 처리는 Hard Disk Drive(HDD)/Solid State Drive(SSD) 와 같은 대용량 저장장치에 데이터를 저장을 하고, Random Access Memory (RAM)으로 데이터를 불러들여 프로세서로 처리를 하는 과정으로 이루어진다. 이 때 프로세서의 처리 속도는 1 ns(10-9 s)에 불과하지만, HDD 혹은 SSD 에서 데이터를 불러오는데 1 ms (10-3 s)의 시간이 걸린다고 알려져 있다. 이처럼 프로세서의 처리 속도와 데이터 접근 속도의 차이에서 데이터 처리 속도의 병목현상이 생기는데, 이를 `폰 노이만 병목현상' 이라고 일컫는다.
반도체 기반의 메모리는 외부 전원이 없으면 메모리 저장이 어렵고, 소재 가격이 비싸다는 단점을 내재적으로 지니고 있다. 반면 대표적인 자기 메모리인 HDD 의 경우 가격이 저렴하며, 외부 자기장이 없으면 외부 전원 없이도 반영구적으로 데이터를 저장할 수 있다는 장점이 있다. 다만 HDD는 디스크를 회전시키고, reading head를 움직여야 하기 때문에, 소비전력이 크고 속도가 느리다는 단점이 있다. 이러한 단점을 보완하기 위해 새로운 자기 메모리가 제안되었는데, 하나가 Magnetoresistive RAM (MRAM) 이고, 다른 하나가 Racetrack memory 이다.
좋은 성능의 자기 메모리를 이용한다고 하더라도 트랜지스터 기반의 프로세서에 데이터 업로드를 하게 되면 폰 노이만 병목현상으로 성능 저하가 일어날 것이다. 따라서 자기 메모리와 호환 가능한 프로세서가 필요하게 되며, 자구 및 자구벽(magnetic domain & magnetic domain wall)을 이용한 논리 연산의 필요성이 대두되었다. 이러한 시도가 기존에 아주 없었던 것은 아닌데, 기존의 자구벽을 이용한 논리소자는 복잡한 구조를 가지고 있고, 자기장을 이용해 구동했기 때문에 나노미터(nm = 10-9 m) 스케일로 소자를 집적하게 되면 문제가 발생할 가능성이 있다.
예를 들어, D. A. Allwood, et al., Science 309, 1688 (2005)에서 자구벽 이동을 이용한 논리소자를 개시한 바 있다. 다만, 해당 논문에서의 논리소자는 구조가 매우 복잡하며, 소자 구동을 자기장으로 하여야 하고, 자화 방향이 면에 평행하다는 특징을 갖는다. 이러한 특징들은 소자의 나노 공정을 어렵게 한다는 한계를 갖는다.
그러므로 전류를 이용해 구동이 가능하고, 간단한 구조를 가진 자구벽 기반 논리소자가 필요하다.
대한민국 공개특허 제10-2016-0136282호
D. A. Allwood, et al., Science 309, 1688 (2005), "Magnetic Domain-Wall Logic"
본 발명의 일 측면에서의 목적은 전류를 이용해 구동이 가능하고, 간단한 구조를 가진 자구벽 기반 논리소자를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
수직 자기 이방성 영역; 및
상기 수직 자기 이방성 영역에 인접한 수평 자기 이방성 영역;
을 포함하며,
상기 자구벽 논리소자는 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 자구벽 논리소자가 제공된다.
상기 자구벽 논리소자의 일 실시예로서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역; 및
상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역 사이에 위치하는 수평 자기 이방성 영역;
을 포함하고,
상기 NOT소자는 상기 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 NOT 소자가 제공된다.
또한, 상기 자구벽 논리소자의 일 실시예로서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역; 및
상기 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역 사이에 위치하는 수직 자기 이방성 영역;
을 포함하고,
상기 NOT소자는 상기 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 NOT 소자가 제공된다.
상기 자구벽 논리소자의 다른 일 실시예로서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
자기 대칭성 파괴 영역(Magnetic symmetry breaking region);
상기 자기 대칭성 파괴 영역으로부터 제1 방향으로 순차적으로 연장되는 제1 수평 자기 이방성 영역 및 제1 수직 자기 이방성 영역;
상기 자기 대칭성 파괴 영역으로부터 제2 방향으로 순차적으로 연장되는 제2 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역; 및
상기 자기 대칭성 파괴 영역으로부터 제3 방향으로 연장되는 제3 수직 자기 이방성 영역;
을 포함하고,
상기 논리소자는 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 논리소자가 제공된다.
여기서, 상기 논리소자는 NAND 소자 또는 NOR 소자일 수 있다.
상기 자구벽 논리소자의 다른 일 실시예로서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
자기 대칭성 파괴 영역(Magnetic symmetry breaking region);
상기 자기 대칭성 파괴 영역으로부터 제1 방향으로 순차적으로 연장되는 제1 수직 자기 이방성 영역 및 제1 수평 자기 이방성 영역;
상기 자기 대칭성 파괴 영역으로부터 제2 방향으로 순차적으로 연장되는 제2 수직 자기 이방성 영역 및 제2 수평 자기 이방성 영역; 및
상기 자기 대칭성 파괴 영역으로부터 제3 방향으로 연장되는 제3 수평 자기 이방성 영역;
을 포함하고,
상기 논리소자는 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 논리소자가 제공된다.
또한, 본 발명의 다른 측면에서
상기 자구벽 논리소자 제조방법으로,
비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계;
를 포함하는 자구벽 논리소자 제조방법이 제공된다.
상기 자구벽 논리소자 제조방법의 일 실시예로서
상기 NOT 소자 제조방법으로,
비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계;
를 포함하는 NOT 소자 제조방법이 제공된다.
또한, 상기 자구벽 논리소자 제조방법의 다른 일 실시예로서
상기 논리소자 제조방법으로,
비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 제3 수직 자기 이방성 영역, 상기 제3 수직 자기 이방성 영역의 제1 부분으로부터 제1 방향으로 순차적으로 연장되는 제1 수평 자기 이방성 영역 및 제1 수직 자기 이방성 영역, 상기 제3 수직 자기 이방성 영역의 제1 부분으로부터 제2 방향으로 순차적으로 연장되는 제2 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역을 형성하는 단계; 및
상기 제3 수직 자기 이방성 영역의 제1 부분에 자기장을 인가하여 자기 대칭성을 파괴함으로써 자기 대칭성 파괴 영역을 형성하는 단계;
를 포함하는 논리소자 제조방법이 제공된다.
여기서 상기 논리소자는 NAND 소자 또는 NOR 소자일 수 있다.
본 발명의 일 측면에서 제공되는 자구벽 논리소자는 자구벽 이동만으로 논리소자를 구현할 수 있으며, 전류 구동이 가능하고, 간단한 구조를 가진다는 이점이 있다. 또한 이러한 논리소자를 이용할 경우, 데이터 처리 속도를 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 논리소자를 모식적으로 나타낸 것이고,
도 2는 수직 자기 이방성 및 수평 자기 이방성을 가지는 자성 물질을 나타낸 것이고,
도 3은 본 발명의 일 실시예에 따른 자성층 및 비자성층의 복합 구조에서의 Dzyaloshinskii-Moriya 상호작용을 모식적으로 나타낸 것이고,
도 4는 본 발명의 일 실시예에 따라 수직 자기 이방성 영역 및 수평 자기 이방성 영역이 생성된 경우의 Dzyaloshinskii-Moriya 상호작용에 따른 자화 방향을 모식적으로 나타낸 것이고
도 5는 Dzyaloshinskii-Moriya 상호작용을 고려한 자화 방향의 안정 여부를 모식적으로 나타낸 것이고,
도 6은 본 발명의 일 실시예에 따른 복합 구조에서, 비자성층의 면내 전류에 의하여 형성되는 스핀류를 모식적으로 나타낸 것이고,
도 7은 본 발명의 일 실시예에 따른 복합 구조에서, 비자성층의 면내 전류에 의하여 형성되는 스핀류에 의한 자구벽의 이동을 모식적으로 나타낸 것이고,
도 8은 본 발명의 일 실시예에 따른 NOT 소자가 전산모사를 통하여 구현된 결과를 나타낸 것이고,
도 9는 본 발명의 일 실시예에 따른 NOT 소자의 작동 과정에서의 자화 방향의 변화를 모식적으로 나타낸 것이고,
도 10은 본 발명의 일 실시예에 따른 NAND 소자 또는 NOT 소자를 모식적으로 나타낸 것이고,
도 11은 본 발명의 일 실시예에 따른 NAND 소자 또는 NOT 소자의 전류 밀도 분포를 보여주는 것이고,
도 12는 본 발명의 일 실시예에 따른 NAND 소자가 전산모사를 통하여 구현된 결과를 나타낸 것이고,
도 13은 본 발명의 일 실시예에 따른 NOR 소자가 전산모사를 통하여 구현된 결과를 나타낸 것이고,
도 14는 본 발명의 일 실시예에 따른 NAND 또는 NOR 소자에서 각 입력에서의 자화 방향에 따른 자기 대칭성 파괴 영역에서의 자화 방향을 나타낸 것이다.
본 발명은 여러 변경을 가할 수 있으며 이에 따라 다양한 실시예가 나올 수 있는 바, 특정 실시예를 하단에 제시하고 상세하게 설명하고자 한다.
또한 특별히 정의가 되지 않은 본 명세서에서의 모든 용어들은 본 발명이 속하는 기술분야의 통상적인 지식을 가진 자 모두에게 이해가 가능한 의미로 사용할 수 있을 것이다.
그러나 이는 본 발명은 하단에 기술될 특정한 실시예에만 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
따라서 본 명세서에 기재된 실시예와 다른 균등물과 변형 예들이 있을 수 있으며, 본 명세서에서 제시하는 실시예는 가장 바람직한 실시예일 뿐이다.
본 명세서에서 인접하다는 것은 접촉하고 있거나 사이에 다른 공간을 포함하고 있는 것을 모두 포함한다.
본 발명의 일 측면에서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
수직 자기 이방성 영역; 및
상기 수직 자기 이방성 영역에 인접한 수평 자기 이방성 영역;
을 포함하며,
상기 자구벽 논리소자는 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 자구벽 논리소자가 제공된다.
이하, 본 발명의 일 측면에서 제공되는 자구벽 논리소자를 각 구성별로 상세히 설명한다.
먼저, 본 발명의 일 측면에서 제공되는 자구벽 논리소자는 비자성층을 포함한다.
상기 비자성층은 비자성 금속 및 위상 절연체로 이루어지는 군으로부터 선택되는 1종 이상을 포함할 수 있다.
상기 비자성 금속은 예를 들어, 백금(Pt), 팔라듐(Pd), 탄탈럼(Ta), 타이타늄(Ti), 텅스텐(W), 금(Au)일 수 있으나, 이에 제한되지는 않는다.
상기 위상 절연체는 예를 들어, Bi2Se3, Bi2Te3 및 Ag2Te3 일 수 있으나, 이에 제한되지는 않는다.
위상 절연체를 비자성층으로 사용하는 경우, 낮은 전류로도 강한 스핀 전류를 발생시킬 수 있어, 구동 임계 전류 밀도를 줄일 수 있다는 점에서 바람직하다.
다음으로, 본 발명의 일 측면에서 제공되는 자구벽 논리소자는 자성층을 포함한다.
상기 자성층은 비자성층 상에 형성될 수 있다.
바람직하게는 상기 자성층 및 비자성층은 접촉하여 나란히 연장될 수 있다.
상기 자성층은 강자성체 및 페리자성체로 이루어지는 군으로부터 선택되는 1종 이상을 포함할 수 있다.
상기 강자성체는 금속 및 비금속, 도체 및 부도체를 모두 포함하며, 예를 들어, 코발트(Co), 철(Fe), 니켈(Ni) 및 이들의 합금일 수 있으나, 이에 제한되는 것은 아니다.
상기 페리자성체는 금속 및 비금속, 도체 및 부도체를 모두 포함하며, 예를 들어, TbCo, TbFe, GdCo, GdFe, GdFeCo, Fe3O4, YIG(Yttrium iron garnet), TmIG, TbIG 등일 수 있으나, 이에 제한되는 것은 아니다.
상기 페리자성체를 사용할 경우, 낮은 자화로 인하여 임계전류밀도가 감소하고, 자화 동역학 속도가 각운동량 보상점에서 증가할 수 있으며, 이를 통하여 논리소자의 구동 시간을 줄일 수 있다는 점에서 바람직하다.
상기 자성층의 두께는 0.1 nm 내지 10 nm일 수 있다. 바람직하게는 0.2 nm 내지 5 nm, 더욱 바람직하게는 0.3 nm 내지 3 nm일 수 있다.
상기 자성층의 두께가 10 nm를 초과하는 경우, 스핀류에 의한 유효자기장의 크기가 비교적 작아 구동 임계 전류 밀도가 높을 수 있다는 문제점이 있으며, 상기 자성층의 두께가 0.1 nm인 경우 현실적으로 제작이 어렵다는 문제점이 있다.
상기 자성층은 수직 자기 이방성 영역 및 상기 수직 자기 이방성 영역에 인접한 수평 자기 이방성 영역을 포함할 수 있다.
상기 수직 자기 이방성 영역은 수직 방향의 자기 이방성을 가지는 영역을 의미하며, 상기 수평 자기 이방성 영역은 수평 방향의 자기 이방성을 가지는 영역을 의미한다. 이를 도 2를 참조하여 이해할 수 있다.
상기 수직 자기 이방성 영역 및 수평 자기 이방성 영역은 자성층의 면내 방향(in-plane)으로 인접하도록 배치될 수 있다.
바람직하게는 상기 수직 자기 이방성 영역 및 수평 자기 이방성 영역은 서로 접해 있을 수 있다.
수직 자기 이방성 영역 및 수평 자기 이방성 영역의 개수는 각각 하나 이상일 수 있으나, 특정 개수로 한정되지 않는다.
상기 자구벽 논리소자는 비자성층의 면내 전류에 의하여 작동될 수 있다.
예를 들어, 정렬된 자화 방향과 반대 방향의 자화를 가진 자화 영역이 입력되는 경우, 그 경계에 자구벽이 생성될 수 있다.
이러한 자구벽은 상기 비자성층의 면내 전류에 의하여 이동할 수 있다. 상기 면내 전류 및 자구벽 이동 방향은 평행 또는 반평행할 수 있다.
상기 비자성층과 자성층이 접합된 복합 구조에서 비자성층에 면내 방향의 전류가 흐르게 되면, 이러한 비자성층의 전도 전자가 자성층의 자화를 만들어 내는 전자들과 상호작용으로 각운동량을 서로 교환하게 된다.
즉, 이러한 스핀 궤도 토크(Spin-Orbit Torque, SOT) 원리로 인하여 자구벽이 이동할 수 있다. 이를 도 6 및 도 7을 참조하여 이해할 수 있다.
만약, 정렬된 방향과 동일한 방향의 자화 영역이 입력되는 경우, 별도의 자구벽이 형성되지는 않는 바, 자구벽 이동은 일어나지 않을 수는 있다. 다만, 이러한 경우에도 원하는 값이 출력 값으로 출력되는 바 논리소자로 작동되는 데에는 문제되지 않는다.
또한, 상기 비자성층과 자성층이 접합된 복합 구조에서 쟈로신스키-모리야 상호작용(Dzyaloshinskii-Moriya Interaction, DMI)에 의하여 이웃한 스핀들은 특정 각도를 가지는 것이 에너지적으로 안정해질 수 있다.
이에 따라, 상기 자성층 내에 수직 자기 이방성 영역과 수평 자기 이방성 영역이 인접하여 있는 경우, 특정 방향으로의 자화가 에너지적으로 선호될 수 있다. 이를 도 3 내지 도 5를 참조하여 이해할 수 있다.
또한, 본 발명의 일 측면에서 제공되는 자구벽 논리소자는 산화물층을 더 포함할 수 있다.
상기 산화물층은 상기 자성층 상에 형성될 수 있다.
상기 산화물층은 예를 들어, MgO, AlOx, SiOx 및 SiN으로 이루어지는 군으로부터 선택되는 1종 이상일 수 있으나 이에 제한되지는 않는다.
상기 자구벽 논리소자가 산화물층을 더 포함하는 경우 수직 자기이방성을 강화시키거나, 조절할 수 있다라는 점에서 바람직하다.
본 발명의 일 측면에서 제공되는 자구벽 논리소자는 예를 들어, NOT 소자, NOR 소자 또는 NAND 소자일 수 있으나, 이에 제한되지는 않는다.
상기 자구벽 논리소자의 일 실시예로서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역; 및
상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역 사이에 위치하는 수평 자기 이방성 영역;
을 포함하고,
상기 NOT소자는 상기 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 NOT 소자가 제공된다.
이하, 상기 NOT 소자를 각 구성별로 상세히 설명한다.
본 발명의 일 실시예에 따른 NOT 소자는 비자성층 및 상기 비자성층 상에 형성된 자성층을 포함한다.
상기 비자성층 및 자성층의 재료, 두께, 배열, 거동 등에 대하여 앞서 설명한 내용이 적용될 수 있으며, 이에 대하여는 중복하여 설명하지 않는다.
상기 자성층은 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역을 포함하며, 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역 사이에 수평 자기 이방성 영역을 포함한다.
상기 제1 수직 자기 이방성 영역, 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역은 면내 방향으로 순차적으로 인접하도록 배치된 것일 수 있다.
즉, 제1 수직 자기 이방성 영역, 수평 자기 이방성 영역, 제2 수직 자기 이방성 영역 순으로 배열되게 된다.
바람직하게는 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역은 상기 수평 자기 이방성 영역과 접해 있을 수 있다.
상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역은 서로 반대 방향의 자화 방향을 가질 수 있다.
즉, 앞서 설명한 바와 같이 이웃하는 영역의 스핀은 이웃한 스핀들은 특정 각도를 가지는 것이 에너지적으로 안정할 수 있다. 예를 들어, 도 5와 같이 왼쪽에서 오른쪽으로 나열된 스핀들이 반시계 방향으로 회전하도록 배열된 형태인 경우 안정하다고 가정하면, 시계 방향으로 회전하도록 배열된 형태인 경우 불안정할 수 있다.
이러한 경우, 도 9에서와 같이 제1 수직 자기 이방성 영역, 수평 자기 이방성 영역, 제2 수직 자기 이방성 영역 순으로 인접하여 배열되었을 때, 제1 수직 자기 이방성 영역이 위 방향의 스핀을 갖는 경우, 수평 자기 이방성 영역은 왼쪽에서 오른쪽 방향으로 갈수록 스핀들이 반시계 방향으로 회전하도록 배열될 수 있다. 이에 따라 제2 수직 자기 이방성 영역은 아래 방향의 자화 방향을 갖게 된다.
반면, 제1 수직 자기 이방성 영역이 아래 방향의 자화 방향을 갖는 경우, 수평 자기 이방성 영역은 왼쪽에서 오른쪽 방향으로 갈수록 스핀들이 반시계 방향으로 회전하도록 배열되며, 이에 따라 제2 수직 자기 이방성 영역은 위 방향의 자화 방향을 갖게 된다.
이에 따라, 예를 들어 제1 수직 자기 이방성 영역으로 입력 값인 특정 방향의 자화 영역이 입력되는 경우, 제2 수직 자기 이방성 영역으로는 반대 방향의 자화 영역이 출력되게 되는 바, NOT 소자로 기능할 수 있다.
상기 수평 자기 이방성 영역의 길이는 하기 수학식 1을 만족하는 값일 수 있으며, 자성체의 교환 결합 강도와 Dzyaloshinskii-Moriya 상호작용의 크기에 따라 달라질 수 있다. 보다 상세하게는 10 nm 내지 10 ㎛일 수 있다.
<수학식 1>
Figure 112020010517538-pat00001
이 때, lπ는 수평 자기 이방성 영역의 길이, A는 exchange stiffness, D는 DMI strength 이다.
즉, 스핀 배열의 미소구조에 많은 상호작용들이 영향을 주는데, 그 중 Heisenberg type의 교환 상호작용은 인접한 두 스핀이 0도의 각도를 가지고 있을 때 낮은 에너지를 가지고, DMI는 인접한 두 스핀이 90도의 각도를 가질 때 낮은 에너지를 가진다는 것이 알려져 있으므로, 두 상호작용을 동시에 고려해주면, 180도로 꼬여있는 스핀 배열이 안정할 수 있는 수평 자기이방성 영역의 길이를 상기 수학식 1과 같이 유추할 수 있다.
상기 NOT 소자는 상기 비자성층의 면내 전류에 의하여 작동될 수 있다.
예를 들어, 상기 NOT 소자에 정렬된 방향과 반대 방향의 자화 영역이 입력되는 경우, 그 경계에 자구벽이 생성될 수 있다.
이러한 자구벽은 상기 비자성층의 면내 전류에 의하여 이동할 수 있다. 상기 면내 전류 및 자구벽 이동 방향은 평행 또는 반평행할 수 있다.
만약, 정렬된 방향과 동일한 방향의 자화 영역이 입력되는 경우, 별도의 자구벽이 형성되지는 않는 바, 자구벽 이동은 일어나지 않을 수는 있다. 다만, 이러한 경우에도 원하는 값이 출력 값으로 출력되는 바 NOT 소자로 작동되는 데에는 문제되지 않는다.
상기 NOT 소자에서 제1 수직 자기 이방성 영역이 입력단자일 수 있으며, 제2 수직 자기 이방성 영역이 출력단자일 수 있으나, 이에 제한되지는 않는다.
상기 자구벽 논리소자의 일 실시예로서 NOT 소자는 또한, 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역; 및 상기 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역 사이에 위치하는 수직 자기 이방성 영역;을 자성층에 포함할 수 있다.
이 경우, 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역이 각각 입력단자 및 출력단자일 수 있다.
다만, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역 사이에 제1 수평 자기 이방성 영역이 위치하고, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 각각 입력단자 및 출력단자인 경우, 소자 직접도 측면에서 보다 바람직할 수 있다.
보다 상세하게는 수직 자기 이방성은 보통 그 크기가 수평 자기 이방성에 비해 크며, 이 크기는 자구벽의 두께에 영향을 주게 되는데, 이방성의 크기가 클수록 자구벽 두께가 줄어드는 경향성이 있다. 따라서 상술한 바와 같이 제1 수직 자기 이방성 영역-제1 수평 자기 이방성 영역-제2 수직 자기 이방성 영역과 같이 배치된 자성층의 구조가 소자 집적도 측면에서 더 유리할 수 있다.
상기 자구벽 논리소자의 다른 일 실시예로서
비자성층; 및
상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
상기 자성층은
자기 대칭성 파괴 영역(Magnetic symmetry breaking region);
상기 자기 대칭성 파괴 영역으로부터 제1 방향으로 순차적으로 연장되는 제1 수평 자기 이방성 영역 및 제1 수직 자기 이방성 영역;
상기 자기 대칭성 파괴 영역으로부터 제2 방향으로 순차적으로 연장되는 제2 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역; 및
상기 자기 대칭성 파괴 영역으로부터 제3 방향으로 연장되는 제3 수직 자기 이방성 영역;
을 포함하고,
상기 논리소자는 비자성층의 면내 전류에 의하여 작동되는 것을 특징으로 하는 논리소자가 제공된다.
이하, 상기 논리소자를 각 구성별로 상세히 설명한다.
본 발명의 다른 일 실시예에 따른 논리소자는 비자성층 및 상기 비자성층 상에 형성된 자성층을 포함한다.
상기 비자성층 및 자성층의 재료, 두께, 배열, 거동 등에 대하여 앞서 설명한 내용이 적용될 수 있으며, 이에 대하여는 중복하여 설명하지 않는다.
상기 자성층은 자기 대칭성 파괴 영역(Magnetic symmetry breaking region)을 포함한다.
상기 자성층은 상기 자기 대칭성 파괴 영역으로부터 제1 방향으로 순차적으로 연장되는 제1 수평 자기 이방성 영역 및 제1 수직 자기 이방성 영역을 포함한다.
또한, 상기 자성층은 상기 자기 대칭성 파괴 영역으로부터 제2 방향으로 순차적으로 연장되는 제2 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역을 포함한다.
또한, 상기 자성층은 상기 자기 대칭성 파괴 영역으로부터 제3 방향으로 연장되는 제3 수직 자기 이방성 영역을 포함한다.
상기 제1 방향, 제2 방향, 제3 방향은 직선 또는 곡선일 수 있으며, 직선 또는 곡선이 꺾인 형태일 수도 있다.
상기 제1 방향, 제2 방향, 제3 방향은 모두 자성층의 면내 방향일 수 있다.
이에 대하여는 도 10을 참조하여 이해할 수 있다.
상기 논리소자는 도 10과 같은 T형, Y형 등일 수 있으나 특정 형태로 제한되지 않는다.
상기 제1 수평 자기 이방성 영역, 제2 수평 자기 이방성 영역, 제3 수직 자기 이방성 영역은 상기 자기 대칭성 파괴 영역과 인접해 있을 수 있다. 바람직하게는 접해 있을 수 있다.
상기 제1 수직 자기 이방성 영역 및 제1 수평 자기 이방성 영역은 서로 인접해 있을 수 있다. 바람직하게는 접해 있을 수 있다.
상기 제2 수직 자기 이방성 영역 및 제2 수평 자기 이방성 영역은 서로 인접해 있을 수 있다. 바람직하게는 접해 있을 수 있다.
상기 자기 대칭성 영역은 별도의 자기장이 인가되어 자기 대칭성이 파괴될 수 있다.
여기서 자기 대칭성이란, 상술한 바와 같이 제1 수직 자기 이방성 영역, 수평 자기 이방성 영역, 제2 수직 자기 이방성 영역이 차례로 위치하는 경우, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역은 서로 반대 방향의 자화 방향을 갖는 것을 의미한다.
도 10에서와 같이 제1 수직 자기 이방성 영역, 제1 수평 자기 이방성 영역, 제2 수직 자기 이방성 영역, 제2 수평 자기 이방성 영역이 존재하는 경우, 만약 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향이 반대라면, 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역 사이 영역의 자화 방향은 자기 대칭성에 의하여 결정될 수 없다(도 14 참조).
따라서, 이러한 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역 사이 영역에 별도의 자기장을 인가함으로써 이러한 자기 대칭성을 파괴함으로써, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향이 반대인 경우에 특정 방향으로 자화 방향이 정렬되도록 유도될 수 있다.
상기 논리소자는 NAND 소자 또는 NOR 소자일 수 있다. 상기 논리소자의 종류는 앞서 설명한 자기 대칭성 파괴 영역에 인가되는 자기장의 세기 또는 방향에 따라 달라질 수 있다.
예를 들어, 위 방향의 자화 영역을 1이라고 가정한다면, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향이 반대일 때, 자기 대칭성 파괴 영역의 자화가 위 방향으로 정렬되는 경우, NAND 소자로 기능할 수 있다.
반면, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향이 반대일 때, 자기 대칭성 파괴 영역의 자화가 아래 방향으로 정렬되는 경우, NOR 소자로 기능할 수 있다.
상기 자기 대칭성 파괴 영역에 별도의 자기장이 인가되지 않는다고 가정하면, 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 다른 자화 방향을 가지는 경우, 상기 자기 대칭성 파괴 영역에서는 제1 수직 자기 이방성 영역의 자화가 위 방향, 제2 수직 자기 이방성 영역의 자화가 아래 방향인 경우(제1 예) 및 제1 수직 자기 이방성 영역의 자화가 아래 방향, 제2 수직 자기 이방성 영역의 자화가 위 방향인 경우(제2 예) 각각 다른 방향 자화 방향을 갖게 된다.
따라서, NAND 소자 또는 NOR 소자로 작동하기 위하여는 상기 제1 예 및 제2예 에서 자기 대칭성 파괴 영역의 자화 방향이 특정 방향으로 고정되어야 하므로, 실제로 상기 자기 대칭성 파괴 영역에 인가되는 자기장의 세기는 상기 제1 예 및 제2 예에서의 자기 대칭성 파괴 영역의 자화 방향이 서로 동일하도록 만들 수 있는 자기장의 세기 이상이어야 한다.
상기 자기 대칭성 파괴 영역에 별도의 자기장이 인가되지 않는다고 가정하면, 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 같은 자화 방향을 가지는 경우, 상기 자기 대칭성 파괴 영역은 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향과 반대되는 자화 방향을 갖게 된다.
따라서, NAND 또는 NOR 소자로 작동하기 위하여는 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 같은 자화 방향을 가지는 경우, 자기 대칭성 파괴 영역이 자기장이 인가되지 않은 경우와 동일하게 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향과 반대되는 자화 방향을 가져야 하므로, 실제로 상기 자기 대칭성 파괴 영역에 인가되는 자기장의 세기는 상기와 같이 자기장이 인가되지 않았을 때의 자기 대칭성 파괴 영역의 자화 방향을 바꿀 수 있는 자기장의 세기 보다는 작아야 한다.
보다 상세하게는, 상기 자기 대칭성 파괴 영역에 인가되는 자기장의 세기는 하기 수학식 2를 만족하는 값 이하일 수 있으며, 이 값은 자성체의 교환 결합 강도 및 포화 자화값(saturation magnetization)에 따라 1 T 이하의 값을 가질 수 있다.
<수학식 2>
Figure 112020010517538-pat00002
여기서, HC는 자기 대칭성 파괴 영역에 인가되는 자기장의 세기의 상한 값, Ms는 포화 자화 값, A는 exchange stiffness, D는 DMI strength를 의미한다.
상기 논리소자에서 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 입력단자일 수 있으며, 상기 제3 수직 자기 이방성 영역이 출력단자일 수 있다.
상기 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역의 길이는 상기 수학식 1을 만족하는 값일 수 있으며, 자성체의 교환 결합 강도와 Dzyaloshinskii-Moriya 상호작용의 크기에 따라 달라질 수 있다. 보다 상세하게는 10 nm 내지 10 ㎛일 수 있다.
상기 논리소자는 상기 비자성층의 면내 전류에 의하여 작동될 수 있다.
예를 들어, 상기 논리소자에 정렬된 자화 방향과 반대 방향의 자화 영역이 입력되는 경우, 그 경계에 자구벽이 생성될 수 있다.
이러한 자구벽은 상기 비자성층의 면내 전류에 의하여 이동할 수 있다. 상기 면내 전류 및 자구벽 이동 방향은 평행 또는 반평행할 수 있다.
상기 면내 전류는 상기 제1 방향과 평행 또는 반평행한 제1 전류, 상기 제2 방향과 평행 또는 반평행한 제2 전류 및 상기 제3 방향과 평행 또는 반평행한 제3 전류를 포함할 수 있다.
예를 들어, 제1 면내 전류에 따라 자구벽이 제1 수직 자기 이방성 영역에서 자기 대칭성 파괴 영역 방향으로, 제2 면내 전류에 따라 자구벽이 제2 수직 자기 이방성 영역에서 자기 대칭성 파괴 영역 방향으로, 제3 면내 전류에 따라 자구벽이 자기 대칭성 파괴 영역에서 제3 수직 자기 이방성 영역으로 이동할 수 있다.
이와 같은 면내 전류 방향 및 이에 따른 자구벽의 이동 방향은 자성층 및 비자성층의 종류, 두께 등에 따라 달라질 수 있다.
만약, 정렬된 방향과 동일한 방향의 자화 영역이 입력되는 경우, 별도의 자구벽이 형성되지는 않는 바, 자구벽 이동은 일어나지 않을 수는 있다. 다만, 이러한 경우에도 원하는 값이 출력 값으로 출력되는 바 논리소자로 작동되는 데에는 문제되지 않는다.
상기 자구벽 논리소자의 다른 일 실시예로서의 논리소자는 또한, 수평 자기 이방성 영역 및 수직 자기 이방성 영역이 서로 뒤바뀔 수 있다.
즉, 상기 자성층은 자기 대칭성 파괴 영역(Magnetic symmetry breaking region); 상기 자기 대칭성 파괴 영역으로부터 제1 방향으로 순차적으로 연장되는 제1 수직 자기 이방성 영역 및 제1 수평 자기 이방성 영역; 상기 자기 대칭성 파괴 영역으로부터 제2 방향으로 순차적으로 연장되는 제2 수직 자기 이방성 영역 및 제2 수평 자기 이방성 영역; 및 상기 자기 대칭성 파괴 영역으로부터 제3 방향으로 연장되는 제3 수평 자기 이방성 영역;을 포함할 수 있다.
이 경우, 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역이 입력단자, 상기 제3 수평 자기 이방성 영역이 출력단자일 수 있다.
다만, 입력 및 출력단자가 모두 수직 자기 이방성 영역이고, 그 사이에 수평 자기 이방성 영역이 위치하는 경우, 소자 직접도 측면에서 보다 바람직할 수 있다.
보다 상세하게는 수직 자기 이방성은 보통 그 크기가 수평 자기 이방성에 비해 크며, 이 크기는 자구벽의 두께에 영향을 주게 되는데, 이방성의 크기가 클수록 자구벽 두께가 줄어드는 경향성이 있다. 따라서 상술한 바와 같이 제1 수직 자기 이방성 영역-제1 수평 자기 이방성 영역-제2 수직 자기 이방성 영역과 같이 배치된 자성층의 구조가 소자 집적도 측면에서 더 유리할 수 있다.
본 발명의 다른 측면에서
상기 자구벽 논리소자 제조방법으로,
비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계;
를 포함하는 자구벽 논리소자 제조방법이 제공된다.
상기 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계는 이온조사 및 리소그래피를 통하여 수행될 수 있다.
보다 구체적으로 자기 이방성 영역을 형성하고자 하는 물질에 레지스트(resist)를 코팅하는 단계, 자기 이방성을 제어하고자 하는 특정 영역에 리소그래피를 수행하는 단계 및 상기 물질 전체에 이온조사 하는 단계를 포함할 수 있다.
상기 리소그래피를 수행하는 단계에서, 특정 영역에 리소그래피를 수행하여, 레지스트를 제거할 수 있다.
이후 이온조사 하는 단계에서, 리소그래피가 수행되지 않은 영역에는 레지스트가 남아 있어 이온조사를 하여도 영향이 없지만, 리소그래피가 수행된 영역에서는 레지스트가 없어 해당 영역의 자기 이방성이 변화할 수 있다.
상기 자구벽 논리소자 제조방법의 일 실시예로서
상기 NOT 소자 제조방법으로,
비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계;
를 포함하는 NOT 소자 제조방법이 제공된다.
또한, 상기 자구벽 논리소자 제조방법의 다른 일 실시예로서
상기 논리소자 제조방법으로,
비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 제3 수직 자기 이방성 영역, 상기 제3 수직 자기 이방성 영역의 제1 부분으로부터 제1 방향으로 순차적으로 연장되는 제1 수평 자기 이방성 영역 및 제1 수직 자기 이방성 영역, 상기 제3 수직 자기 이방성 영역의 제1 부분으로부터 제2 방향으로 순차적으로 연장되는 제2 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역을 형성하는 단계; 및
상기 제3 수직 자기 이방성 영역의 제1 부분에 자기장을 인가하여 자기 대칭성을 파괴함으로써 자기 대칭성 파괴 영역을 형성하는 단계;
를 포함하는 논리소자 제조방법이 제공된다.
상기 논리소자는 NAND 소자 또는 NOR 소자일 수 있다.
상기 제1 부분은 자기장이 인가됨으로써 자기 대칭성이 파괴될 수 있다.
상기 자기 대칭성 파괴 영역을 형성하는 단계는 상기 제1 부분에 별도의 자성층을 증착하여 RKKY(Ruderman-Kittel-Kasuya-Yosida) 상호작용을 유도하는 방법으로 수행될 수 있다. 상기 자성층은 경자성(hard magnetic)층일 수 있다.
상기 자기 대칭성 파괴 영역을 형성하는 단계는 상기 논리소자 근처에 자성 구조를 형성하여 표유 자기장(Stray magnetic field)을 유도하는 방법으로 수행될 수 있다. 상기 자성 구조는 기둥 구조일 수 있다.
상기 자기 대칭성 파괴 영역을 형성하는 단계는 반강자성체를 추가 증착하여 교환 바이어스를 유도하는 방법으로 수행될 수 있다.
상기 자기 대칭성 파괴 영역에 별도의 자기장이 인가되지 않는다고 가정하면, 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 다른 자화 방향을 가지는 경우, 상기 자기 대칭성 파괴 영역에서는 제1 수직 자기 이방성 영역의 자화가 위 방향, 제2 수직 자기 이방성 영역의 자화가 아래 방향인 경우(제1 예) 및 제1 수직 자기 이방성 영역의 자화가 아래 방향, 제2 수직 자기 이방성 영역의 자화가 위 방향인 경우(제2 예) 각각 다른 방향 자화 방향을 갖게 된다.
따라서, NAND 소자 또는 NOR 소자로 작동하기 위하여는 상기 제1 예 및 제2예 에서 자기 대칭성 파괴 영역의 자화 방향이 특정 방향으로 고정되어야 하므로, 실제로 상기 자기 대칭성 파괴 영역에 인가되는 자기장의 세기는 상기 제1 예 및 제2 예에서의 자기 대칭성 파괴 영역의 자화 방향이 서로 동일하도록 만들 수 있는 자기장의 세기 이상이어야 한다.
상기 자기 대칭성 파괴 영역에 별도의 자기장이 인가되지 않는다고 가정하면, 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 같은 자화 방향을 가지는 경우, 상기 자기 대칭성 파괴 영역은 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향과 반대되는 자화 방향을 갖게 된다.
따라서, NAND 또는 NOR 소자로 작동하기 위하여는 상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역이 같은 자화 방향을 가지는 경우, 자기 대칭성 파괴 영역이 자기장이 인가되지 않은 경우와 동일하게 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 자화 방향과 반대되는 자화 방향을 가져야 하므로, 실제로 상기 자기 대칭성 파괴 영역에 인가되는 자기장의 세기는 상기와 같이 자기장이 인가되지 않았을 때의 자기 대칭성 파괴 영역의 자화 방향을 바꿀 수 있는 자기장의 세기 보다는 작아야 한다.
보다 상세하게는, 상기 자기 대칭성 파괴 영역에 인가되는 자기장의 세기는 하기 수학식 2를 만족하는 값 이하일 수 있으며, 이 값은 자성체의 교환 결합 강도 및 포화 자화값(saturation magnetization)에 따라 1 T 이하의 값을 가질 수 있다.
<수학식 2>
Figure 112020010517538-pat00003
여기서, HC는 자기 대칭성 파괴 영역에 인가되는 자기장의 세기의 상한 값, Ms는 포화 자화 값, A는 exchange stiffness, D는 DMI strength를 의미한다.
앞서 설명한 바와 같이 자기장의 세기 또는 방향에 따라 NAND 소자 또는 NOR 소자로 기능할 수 있다.
이하, 실시예 및 실험예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
<실시예 1> NOT 소자 구동
NOT 소자의 개형은 도 1의 (a)와 같다. 즉, 제1 수직 자기 이방성 영역, 수평 자기 이방성 영역, 제2 수직 자기 이방성 영역이 일자 형태로 순차적으로 배열된 형태일 수 있다.
비자성층으로 Pt, 자성층으로 Co, 산화물층으로 MgO가 적층된 복합 구조를 가지며, 전체 영역의 크기는 500 nm × 50 nm × 1 nm 일 수 있다.
상기 수평 자기 이방성 영역의 길이는 하기 수학식 1을 만족하는 값일 수 있다.
<수학식 1>
Figure 112020010517538-pat00004
이 때, lπ는 수평 자기 이방성 영역의 길이, A는 exchange stiffness, D는 DMI strength 이다.
즉, 스핀 배열의 미소구조에 많은 상호작용들이 영향을 주는데, 그 중 Heisenberg type의 교환 상호작용은 인접한 두 스핀이 0도의 각도를 가지고 있을 때 낮은 에너지를 가지고, DMI는 인접한 두 스핀이 90도의 각도를 가질 때 낮은 에너지를 가진다는 것이 알려져 있으므로, 두 상호작용을 동시에 고려해주면, 180도로 꼬여있는 스핀 배열이 안정할 수 있는 수평 자기이방성 영역의 길이를 상기 수학식 1과 같이 유추할 수 있다.
본 실시예에서 A = 1.3 ×10-11 J/m 이고, D = 1.6 ×10-3 J/m2으로 설정하였으며, 이에 따라 수평 자기 이방성 영역의 길이는 약 50 nm로 설정되었다.
이를 토대로 전산모사를 하였으며, 전산모사에 이용한 란다우-립시츠-길버트 방정식(Landau-Lifshitz-Gilbert equation)은 아래 수학식 3 및 수학식 4와 같다.
<수학식 3>
Figure 112020010517538-pat00005
<수학식 4>
Figure 112020010517538-pat00006
이 때 m은 단위 자화 벡터, Heff는 유효 자기장, α는 감쇠 상수, θsh은 스핀 홀 각도, j는 전류 밀도 크기, t는 자성층 두께, Ms는 포화 자화, σ은 주입 스핀 방향, Aex는 exchange stiffness, D는 DMI strength, Ku는 anisotropy strength, Hdemag은 demagnetization field 이며, Hext은 외부 자기장이다.
본 실시예에서, Ms = 5.6 ×105 A/m, A = 1.3 ×10-11 J/m, D = 1.6 ×10-3 J/m2, α = 0.3, θsh = 0.1, j = 1.0 ×1012 A/m2, 제1 수직 자기 이방성 영역의 Ku = 5.5 × 105 J/m2, 제2 수직 자기 이방성 영역의 Ku = 3.0 × 105 J/m2, 수평 자기 이방성 영역의 Ku = 0 이다.
이에 따른 결과를 도 8에 나타내었다.
위 방향의 자화가 붉은 영역, 아래 방향의 자화가 푸른 영역에 대응되는데, 제1 수직 자기 이방성 영역의 입력 값을 위 방향의 자화에서 아래 방향의 자화로 변경하는 경우, 제1 자기 이방성 영역 내에 아래 방향 자화와 위 방향 자화의 자구벽이 형성되게 되며, 비자성층의 면내 전류에 의하여 이러한 자구벽은 수평 자기 이방성 영역 측으로 점점 이동하게 된다.
그 결과, 제1 자기 이방성 영역이 모두 아래 방향의 자화(푸른 영역)를 갖게 되는데, 이 경우, 이웃하는 영역 간의 자화 배열이 매우 불안정하게 되므로, 제2 수직 자기 이방성 영역의 자화가 반대 방향으로 변화하게 된다.
따라서, 제2 자기 이방성 영역 내에 아래 방향 자화와 위 방향 자화의 자구벽이 형성되게 되며, 비자성층의 면내 전류에 의하여 이러한 자구벽은 수평 자기 이방성 영역에서부터 제2 수직 자기 이방성 쪽으로 점점 이동하게 되고, 결국에는 제2 수직 자기 이방성 영역은 모두 위 방향의 자화(붉은 영역)를 갖게 된다.
즉, 위 방향의 자화 영역을 0이라고 한다면, 아래 방향의 자화 영역은 1이 되는 바, 본 실시예는 NOT 소자로 거동함을 확인할 수 있었다.
<실시예 2> NAND 소자 구동
도 10에 나타낸 바와 같이 T자형의 NAND 소자를 제조하였으며, 각 영역의 크기 또한 도 10과 같이 설정하였다.
또한 비자성층으로 Pt, 자성층으로 Co, 산화물층으로 MgO가 적층된 복합 구조를 갖도록 설정하였다.
전류를 그림 3(b)와 같이 인가를 하였을 때, 전류 밀도가 공간적으로 다르게 나타난다. 본 시뮬레이션에서는 좌측 하단, 좌측 상단 edge에 80mV의 전압을 걸어주고 우측 edge를 ground에 연결하여 Laplace equation을 수치적으로 풀어 전기장을 얻어내었다. 구체적으로 0 - 0.7 ns : 80 mV, 0.7 - 3 ns : 0, 3 ns - 3.7 ns : 80 mV, 3.7 ns - 6 ns : 0, 6 ns-6.7 ns : 80 mV, 6.7ns-9ns : 0와 같은 전압이 인가되었다.
J = σE 의 관계가 있으므로, 스핀류 주입층으로 주로 사용되는 Pt의 전기전도도를 사용하면 도 11과 같은 전류 밀도 분포를 얻는다.
상기 실시예 1과 동일한 방법으로 전산모사 하되, 본 실시예에서, Ms = 5.6 ×105 A/m, A = 1.3 ×10-11 J/m, D = 1.6 ×10-3 J/m2, α = 0.3, θsh = 0.1, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역의 Ku = 5.5 × 105 J/m2, 제3 수직 자기 이방성 영역의 Ku = 2.4 × 105 J/m2, 수평 자기 이방성 영역의 Ku = 0 이다.
또한, 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역에서 자기 대칭성 파괴 영역으로 각각 j= 1.6 ×1012 A/m2의 전류 밀도가 인가되었으며, 자기 대칭성 파괴 영역에서 제3 수직 자기 이방성 영역으로 j = 4.0 ×1012 A/m2의 전류 밀도가 인가되었다.
또한, 자기 대칭성 파괴 영역에 - 40 mT의 자기장을 인가하였다.
도 11의 미소자기 전산모사에서 국소적으로 (50nm, 80nm), (50nm, 120nm) 부근에서 전류 밀도가 증가하는 사실을 확인할 수 있었다.
이에 대한 결과를 도 12에 나타내었으며, 이를 NAND 소자의 진리표인 하기 표 1과 비교하면 NAND 소자로 잘 구동됨을 확인할 수 있다.
IN OUT
0 0 1
1 0 1
0 1 1
1 1 0
<실시예 3> NOR 소자 구동
실시예 2와 동일하게 제조하되, 자기 대칭성 파괴 영역에 40 mT의 자기장을 인가하였다.
이에 대한 결과를 도 13에 나타내었으며, 이를 NOR 소자의 진리표인 하기 표 2와 비교하면 NOR 소자로 잘 구동됨을 확인할 수 있다.
IN OUT
0 0 1
1 0 0
0 1 0
1 1 0
10 수직 자기 이방성 영역
11 제1 수직 자기 이방성 영역
12 제2 수직 자기 이방성 영역
13 제3 수직 자기 이방성 영역
20 수평 자기 이방성 영역
21 제1 수평 자기 이방성 영역
22 제2 수평 자기 이방성 영역
30 자기 대칭성 파괴 영역
100 자성층
200 비자성층
1000 NOT 소자
2000 NAND 소자 또는 NOR 소자

Claims (30)

  1. 비자성층; 및
    상기 비자성층 상에 형성된 자성층;을 포함하는 자구벽 논리소자로,
    상기 자성층은
    수직 자기 이방성 영역; 및
    상기 수직 자기 이방성 영역에 인접한 수평 자기 이방성 영역;
    을 포함하며,
    상기 자구벽 논리소자는 비자성층의 면내 전류에 의하여 작동하며,
    상기 자구벽 논리소자의 입력 값으로 특정 방향으로 정렬된 자화 영역이 입력되고,
    상기 자성층에 형성될 수 있는 자구벽의 이동 방향과 상기 비자성층의 면내 전류의 방향은 서로 평행 또는 반평행한 것을 특징으로 하는 자구벽 논리소자.
  2. 제1항에 있어서,
    상기 자구벽 논리소자는 NOT 소자, NOR 소자 및 NAND 소자로 이루어지는 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 자구벽 논리소자.
  3. 제1항에 있어서,
    상기 수직 자기 이방성 영역 및 수평 자기 이방성 영역은 자성층의 면내 방향(in-plane)으로 인접하도록 배치되는 것을 특징으로 하는 자구벽 논리소자.
  4. 제1항에 있어서,
    상기 자성층은 강자성체 및 페리자성체로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 자구벽 논리소자.
  5. 제4항에 있어서,
    상기 자성층은
    코발트(Co), 철(Fe), 니켈(Ni) 및 이들의 합금; 및
    TbCo, TbFe, GdCo, GdFe, GdFeCo, Fe3O4, YIG(Yttrium iron garnet), TmIG, 및 TbIG;
    로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 자구벽 논리소자.
  6. 제1항에 있어서,
    상기 비자성층은 비자성 금속 및 위상 절연체로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 자구벽 논리소자.
  7. 제6항에 있어서,
    상기 비자성층은 백금(Pt), 팔라듐(Pd), 탄탈럼(Ta), 타이타늄(Ti), 텅스텐(W), 금(Au), Bi2Se3, Bi2Te3 및 Ag2Te3로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 자구벽 논리소자.
  8. 제1항에 있어서,
    상기 자성층의 두께는 0.1 nm 내지 10 nm인 것을 특징으로 하는 자구벽 논리소자.
  9. 제1항에 있어서,
    상기 자구벽 논리소자는 상기 자성층 상에 형성된 산화물층을 더 포함하는 것을 특징으로 하는 자구벽 논리소자.
  10. 제9항에 있어서,
    상기 산화물층은 MgO, AlOx, SiOx 및 SiNx로 이루어지는 군으로부터 선택되는 1종 이상을 포함하는 것을 특징으로 하는 자구벽 논리소자.
  11. 비자성층; 및
    상기 비자성층 상에 형성된 자성층;을 포함하는 NOT 소자로,
    상기 자성층은
    제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역; 및
    상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역 사이에 위치하는 수평 자기 이방성 영역;
    을 포함하고,
    상기 NOT 소자는 상기 비자성층의 면내 전류에 의하여 작동하며,
    상기 NOT 소자의 입력 값으로 특정 방향으로 정렬된 자화 영역이 입력되고,
    상기 자성층에 형성될 수 있는 자구벽의 이동 방향과 상기 비자성층의 면내 전류의 방향은 서로 평행 또는 반평행한 것을 특징으로 하는 NOT 소자.
  12. 제11항에 있어서,
    상기 제1 수직 자기 이방성 영역 및 제2 수직 자기 이방성 영역은 서로 반대 방향의 자화 방향을 갖는 것을 특징으로 하는 NOT 소자.
  13. 제11항에 있어서,
    상기 제1 수직 자기 이방성 영역, 수평 자기 이방성 영역 및 제2 수직 자기 이방성 영역은 면내 방향으로 순차적으로 인접하도록 배치되는 것을 특징으로 하는 NOT 소자.
  14. 제11항에 있어서,
    상기 수평 자기 이방성 영역의 길이는 10 nm 내지 10 ㎛인 것을 특징으로 하는 NOT 소자.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제1항의 자구벽 논리소자 제조방법으로,
    비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계;
    를 포함하는 자구벽 논리소자 제조방법.
  24. 제23항에 있어서,
    상기 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계는 이온조사 또는 리소그래피를 통하여 수행되는 것을 특징으로 하는 자구벽 논리소자 제조방법.
  25. 제11항의 NOT 소자 제조방법으로,
    비자성층 및 상기 비자성층 상에 형성된 자성층을 포함하는 복합 구조의 자성층에 수직 자기 이방성 영역 및 수평 자기 이방성 영역을 형성하는 단계;
    를 포함하는 NOT 소자 제조방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 비자성층; 및
    상기 비자성층 상에 형성된 자성층;을 포함하는 NOT 소자로,
    상기 자성층은
    제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역; 및
    상기 제1 수평 자기 이방성 영역 및 제2 수평 자기 이방성 영역 사이에 위치하는 수직 자기 이방성 영역;
    을 포함하고,
    상기 NOT 소자는 상기 비자성층의 면내 전류에 의하여 작동하며,
    상기 NOT 소자의 입력 값으로 특정 방향으로 정렬된 자화 영역이 입력되고,
    상기 자성층에 형성될 수 있는 자구벽의 이동 방향과 상기 비자성층의 면내 전류의 방향은 서로 평행 또는 반평행한 것을 특징으로 하는 NOT 소자.
  30. 삭제
KR1020200011870A 2020-01-31 2020-01-31 자구벽 논리소자 및 이의 제조방법 KR102342962B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200011870A KR102342962B1 (ko) 2020-01-31 2020-01-31 자구벽 논리소자 및 이의 제조방법
PCT/KR2020/006967 WO2021153853A1 (ko) 2020-01-31 2020-05-29 자구벽 논리소자 및 이의 제조방법
KR1020210127638A KR102342919B1 (ko) 2020-01-31 2021-09-28 자구벽 논리소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200011870A KR102342962B1 (ko) 2020-01-31 2020-01-31 자구벽 논리소자 및 이의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210127638A Division KR102342919B1 (ko) 2020-01-31 2021-09-28 자구벽 논리소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20210098098A KR20210098098A (ko) 2021-08-10
KR102342962B1 true KR102342962B1 (ko) 2021-12-24

Family

ID=77078170

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200011870A KR102342962B1 (ko) 2020-01-31 2020-01-31 자구벽 논리소자 및 이의 제조방법
KR1020210127638A KR102342919B1 (ko) 2020-01-31 2021-09-28 자구벽 논리소자 및 이의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210127638A KR102342919B1 (ko) 2020-01-31 2021-09-28 자구벽 논리소자 및 이의 제조방법

Country Status (2)

Country Link
KR (2) KR102342962B1 (ko)
WO (1) WO2021153853A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455254B1 (ko) * 2008-01-21 2014-11-03 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치
KR101616042B1 (ko) * 2009-07-23 2016-04-27 삼성전자주식회사 자구벽을 이용한 발진기 및 그 동작방법
WO2015147807A1 (en) 2014-03-25 2015-10-01 Intel Corporation Magnetic domain wall logic devices and interconnect
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
JP7139701B2 (ja) * 2017-09-05 2022-09-21 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hiroyuki Awano, Investigation of domain wall motion in RE-TM magnetic wire towards a current driven memory and logic, Journal of Magnetism and Magnetic Materials 383 (2015) 50-55
Zhaochu Luo et. al., Chirally coupled nanomagnets, Science 363, 1435-1439 (2019) 1부.*
Zhaochu Luo et. al., Current-driven magnetic domain-wall logic, Nature Vol 579 12 March 2020

Also Published As

Publication number Publication date
KR20210098098A (ko) 2021-08-10
KR102342919B1 (ko) 2021-12-24
KR20210119941A (ko) 2021-10-06
WO2021153853A1 (ko) 2021-08-05

Similar Documents

Publication Publication Date Title
KR100902960B1 (ko) 비결정질의 페리자화된 합금을 이용한 스핀-분극 전류에의하여 입력을 수행하는 자기 메모리 및 그 입력 방법
CN101896976B (zh) 基于电流感应自旋动量转移的高速低功率磁性装置
JP6063381B2 (ja) 書込み可能な磁気素子
US10964468B2 (en) Magnetic memory structures using electric-field controlled interlayer exchange coupling (IEC) for magnetization switching
US7307876B2 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
JP6154745B2 (ja) 磁気記憶素子
US7315467B2 (en) Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell
CN111129291A (zh) 半导体制程的方法
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
WO2006115275A1 (ja) Ｍｒａｍおよびその書き込み方法
US7280393B2 (en) MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
KR102342919B1 (ko) 자구벽 논리소자 및 이의 제조방법
JP2018014376A (ja) 双極性電圧書き込み型磁気メモリ素子
CN109301063A (zh) 自旋轨道转矩驱动器件
KR102421973B1 (ko) 스커미온 가이딩 소자 및 그 제조방법
CN113451505A (zh) 磁性随机存储单元、存储器及设备
CN105633109A (zh) 磁性随机存储器记忆单元及其读写和抗干扰方法
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2021145078A (ja) 磁気メモリ素子
CN114122052A (zh) 纯电读写的磁性随机存储器及其制备方法
CN114695646A (zh) 自旋存储单元以及存储器
JP2010010485A (ja) 磁気ランダムアクセスメモリ
Koshibae et al. Control of magnetic skyrmion: Theoretical design of skyrmion device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant