JP5513530B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5513530B2 JP5513530B2 JP2011552609A JP2011552609A JP5513530B2 JP 5513530 B2 JP5513530 B2 JP 5513530B2 JP 2011552609 A JP2011552609 A JP 2011552609A JP 2011552609 A JP2011552609 A JP 2011552609A JP 5513530 B2 JP5513530 B2 JP 5513530B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- protruding
- power supply
- standard cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 304
- 239000000758 substrate Substances 0.000 claims description 53
- 238000005452 bending Methods 0.000 claims description 15
- 238000007667 floating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 181
- 238000009792 diffusion process Methods 0.000 description 77
- 101000701401 Homo sapiens Serine/threonine-protein kinase 38 Proteins 0.000 description 52
- 102100030514 Serine/threonine-protein kinase 38 Human genes 0.000 description 52
- 238000000034 method Methods 0.000 description 45
- 239000011229 interlayer Substances 0.000 description 42
- 239000012535 impurity Substances 0.000 description 32
- 238000013461 design Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 31
- 238000012545 processing Methods 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 230000006870 function Effects 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 19
- 239000004020 conductor Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 101000979748 Homo sapiens Protein NDRG1 Proteins 0.000 description 4
- 101000697608 Homo sapiens Serine/threonine-protein kinase 38-like Proteins 0.000 description 4
- 102100027898 Serine/threonine-protein kinase 38-like Human genes 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000005549 size reduction Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004335 scaling law Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
- H01L2027/11861—Substrate and well contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11881—Power supply lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
- H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、本実施の形態1における半導体チップCHPの構成を示す平面図である。図1において、本実施の形態1における半導体チップCHPは、通信用プロセッサTP、オーディオプロセッサSPU、ビデオプロセッシングユニットVPU、3次元画像処理プロセッサIP、および、中央演算処理ユニットCPUを有している。
前記実施の形態1では、標準セルの一例として、4入力NAND回路を挙げて説明したが、本実施の形態2では、本発明における技術的思想をインバータ回路に適用する例について説明する。
図10(a)は、入力配線IN1および入力配線IN2と出力配線OUTの間に接続されたエクスクルーシブオア(EX−OR)回路を示す回路図であり、(b)は、(a)に示すEX−OR回路のレイアウト構成例を示す平面図である。図10(a)において、EX−OR回路は、5つのp型MISFET(P1〜P5)と、5つのn型MISFET(N1〜N5)により形成されている。そして、入力配線IN1は、p型MISFET(P1)のゲート電極、n型MISFET(N2)のゲート電極、p型MISFET(P5)のゲート電極、および、n型MISFET(N5)のゲート電極と電気的に接続されている。また、入力配線IN2は、n型MISFET(N1)のゲート電極、p型MISFET(P2)のゲート電極、n型MISFET(N4)のゲート電極、および、p型MISFET(P4)のゲート電極と電気的に接続されている。さらに、出力配線OUTは、p型MISFET(P5)のドレイン領域、および、p型MISFET(P4)のドレイン領域と電気的に接続されている。
本実施の形態4では、本発明の技術的思想を取り入れた複数の標準セルを実際に配列する例について説明する。図12は、EX−OR回路を構成する6つの標準セルCL1〜CL6を2行3列に並べたレイアウト構成を示す図である。図12において、各標準セルCL1〜CL6の両端の角部から突出配線PL1Aや突出配線PL1Bが引き出されている。具体的には、電源配線L1Aから突出配線PL1Aが突出しており、この突出配線PL1Aに屈曲部BD1Aと屈曲部BD2Aが設けられている。同様に、電源配線L1Bから突出配線PL1Bが突出しており、この突出配線PL1Bに屈曲部BD1Bや屈曲部BD2Bが設けられている。
本実施の形態5では、SCAN機能付きフリップフロップ回路を形成した標準セルのレイアウト構成例について説明する。図14は、SCAN機能付きフリップフロップ回路を形成した標準セルCLのレイアウト構成を示す図である。図14においても、新たなレイアウトルールとして、ゲート電極(ポリシリコン膜)を等間隔で配列し、かつ、ゲート電極を一切曲げずに直線形状とするルールや、拡散層の形状を8頂点以内の図形形状とするルールが取り入れられている。このような新たなレイアウトルールを取り入れている状況においても、本発明の技術的思想を使用することにより、本実施の形態5における標準セルCLは、第1配線層と、第1配線層よりも下層の構成要素だけで、SCAN機能付きフリップフロップ回路を形成した標準セルCLを形成することができる点に特徴がある。
A 入力配線
A1 入力配線
B 入力配線
B1 入力配線
BD1A 屈曲部
BD1B 屈曲部
BD1B(1)屈曲部
BD1B(2)屈曲部
BD2A 屈曲部
BD2B 屈曲部
BD3A 屈曲部
C 入力配線
CHP 半導体チップ
CIL コンタクト層間絶縁膜
CL 標準セル
CL1 標準セル
CL2 標準セル
CL3 標準セル
CL4 標準セル
CL5 標準セル
CL6 標準セル
CL(P) 標準セル
CL1(P) 標準セル
CL2(P) 標準セル
CPU 中央演算処理ユニット
D 入力配線
DG ダミーゲート電極
DG1 ダミーゲート電極
DG2 ダミーゲート電極
DR1 n型給電領域
DR2 p型給電領域
EX 浅いp型不純物拡散領域
G ゲート電極
GOX ゲート絶縁膜
G1 ゲート電極
G2 ゲート電極
G3 ゲート電極
G4 ゲート電極
G5 ゲート電極
G6 ゲート電極
G7 ゲート電極
IL1 層間絶縁膜
IN 入力配線
IN1 入力配線
IN2 入力配線
IP 3次元画像処理プロセッサ
L1 配線
L1A 電源配線
L1B 電源配線
L1C 配線
L2 配線
L2A 配線
L2B 配線
MCA メモリセルアレイ
NDR n型半導体領域
NDR1 n型半導体領域
NDR2 n型半導体領域
NR1 n型給電領域
NR2 深いn型不純物拡散領域
NWL n型ウェル
N1 n型MISFET
N2 n型MISFET
N3 n型MISFET
N4 n型MISFET
N5 n型MISFET
OUT 出力配線
OUT1 出力配線
OUT2 出力配線
PC 周辺回路
PDR p型半導体領域
PLG プラグ
PL1A 突出配線
PL1B 突出配線
PL1B(1)突出配線
PL1B(2)突出配線
PR1 p型給電領域
PR2 深いp型不純物拡散領域
PWL p型ウェル
P1 p型MISFET
P2 p型MISFET
P3 p型MISFET
P4 p型MISFET
P5 p型MISFET
RAM メモリ
SPU オーディオプロセッサ
STI 素子分離領域
SW サイドウォール
TP 通信用プロセッサ
VPU ビデオプロセッシングユニット
Claims (36)
- 半導体基板の第1方向に沿って隣接して配置された複数の標準セルを備え、
矩形形状をした前記複数の標準セルのそれぞれは、
(a)前記第1方向に沿う第1辺上を延在する第1配線層の第1電源配線と、
(b)前記第1辺と所定間隔を隔てて並行する第2辺上を延在し、前記第1電源配線よりも低い電圧が印加される前記第1配線層の第2電源配線と、
(c)前記第1電源配線と前記第2電源配線との間の前記半導体基板内に、前記第1方向と交差する第2方向に並んで配置された第1半導体領域および第2半導体領域であって、前記第1電源配線側に配置された前記第1半導体領域および前記第2電源配線側に配置された前記第2半導体領域と、
(d)前記第2方向に延在し、かつ、前記第1方向に等間隔で前記半導体基板上に形成された複数のゲート電極とを有する半導体装置であって、
前記複数の標準セルのそれぞれは、さらに、
(e)前記第1辺の両端部において、前記第1電源配線から分岐して前記標準セルの内部に向う前記第2方向へ突出した2本の第1突出配線と、
(f)前記第2辺の両端部において、前記第2電源配線から分岐して前記標準セルの内部に向う前記第2方向へ突出した2本の第2突出配線とを有し、
前記第1突出配線と前記第2突出配線の中から抽出された少なくとも1本以上の突出配線は、端部が前記標準セルの内部へ向う前記第1方向に屈曲した第1屈曲部を含み、
前記第1屈曲部が形成された前記突出配線が前記第1電源配線から分岐しているものである場合、前記突出配線は、前記第1屈曲部と接続する第1プラグによって前記第1半導体領域と電気的に接続され、
前記第1屈曲部が形成された前記突出配線が前記第2電源配線から分岐しているものである場合、前記突出配線は、前記第1屈曲部と接続する第2プラグによって前記第2半導体領域と電気的に接続されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
隣接して配置された複数の前記標準セルにおいて、それぞれの前記標準セルに形成されている前記第1半導体領域は互いに分離され、かつ、それぞれの前記標準セルに形成されている前記第2半導体領域も互いに分離されていることを特徴とする半導体装置。 - 請求項2記載の半導体装置であって、
それぞれの前記標準セルに形成されている前記第1半導体領域は、前記標準セルの前記第1辺の一端部と前記第2辺の一端部を結ぶ第1境界線と、前記第1辺の他端部と前記第2辺の他端部を結ぶ第2境界線の両方に接触しないように配置され、
それぞれの前記標準セルに形成されている前記第2半導体領域は、前記標準セルの前記第1辺の一端部と前記第2辺の一端部を結ぶ前記第1境界線と、前記第1辺の他端部と前記第2辺の他端部を結ぶ第2境界線の両方に接触しないように配置されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1屈曲部が形成されている前記突出配線が前記第1突出配線の場合、前記第1方向に延在する前記第1電源配線と、前記第1方向に屈曲している前記第1屈曲部との離間領域に、前記第1方向に延在する前記第1配線層の第1配線が少なくとも1本以上形成されていることを特徴とする半導体装置。 - 請求項4記載の半導体装置であって、
前記第1配線は、前記複数のゲート電極に含まれる2本以上のゲート電極を電気的に接続する配線であることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1屈曲部が形成されている前記突出配線が前記第2突出配線の場合、前記第1方向に延在する前記第2電源配線と、前記第1方向に屈曲している前記第1屈曲部との離間領域に、前記第1方向に延在する前記第1配線層の第1配線が少なくとも1本以上形成されていることを特徴とする半導体装置。 - 請求項6記載の半導体装置であって、
前記第1配線は、前記複数のゲート電極に含まれる2本以上のゲート電極を電気的に接続する配線であることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1屈曲部が形成されている前記突出配線は、さらに、前記第1屈曲部の端部から前記第2方向に屈曲した第2屈曲部を有することを特徴とする半導体装置。 - 請求項8記載の半導体装置であって、
前記第1屈曲部と前記第2屈曲部が形成されている前記突出配線が前記第1突出配線の場合、前記第1屈曲部と前記第2屈曲部が形成されている前記突出配線は、前記第2屈曲部と接続する第3プラグによって前記第1半導体領域と電気的に接続されていることを特徴とする半導体装置。 - 請求項8記載の半導体装置であって、
前記第1屈曲部と前記第2屈曲部が形成されている前記突出配線が前記第2突出配線の場合、前記第1屈曲部と前記第2屈曲部が形成されている前記突出配線は、前記第2屈曲部と接続する第4プラグによって前記第2半導体領域と電気的に接続されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1突出配線と前記第2突出配線の中から抽出された少なくとも1本以上の突出配線は、端部が隣り合う前記標準セルのそれぞれの内部へ向う前記第1方向に屈曲した2つの第1屈曲部を含むことを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記標準セルは、第1配線層の配線と、前記第1配線層よりも下層に形成される構成要素だけで形成されていることを特徴とする半導体装置。 - 請求項12記載の半導体装置であって、
前記標準セルは、前記第1配線層で形成され、前記標準セルに入力信号を入力する入力配線と、前記第1配線層で形成され、前記標準セルから出力信号を出力する出力配線とを有し、前記入力配線および前記出力配線は、前記第1配線層よりも上層の配線と電気的に接続されることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1半導体領域および前記第2半導体領域は、4頂点の長方形の形状をしていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1突出配線の最小線幅および前記第2突出配線の最小線幅は、前記第1電源配線の線幅あるいは前記第2電源配線の線幅よりも小さいことを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記半導体基板内にはN型ウェルが形成されており、前記第1電源配線と前記N型ウェルとは複数の第1ビアプラグによって電気的に接続され、
前記半導体基板内にはP型ウェルが形成されており、前記第2電源配線と前記P型ウェルとは複数の第2ビアプラグによって電気的に接続されていることを特徴とする半導体装置。 - 請求項16記載の半導体装置であって、
前記複数の第1ビアプラグおよび前記複数の第2ビアプラグは、前記標準セルの四隅には形成されていないことを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記複数の標準セルのそれぞれは、さらに、
前記第1辺の両端部以外の場所において、前記第1電源配線から分岐して前記標準セルの内部に向う前記第2方向へ突出した第3突出配線を有し、
前記第3突出配線は、第5プラグを介して前記第1半導体領域と電気的に接続されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記複数の標準セルのそれぞれは、さらに、
前記第2辺の両端部以外の場所において、前記第2電源配線から分岐して前記標準セルの内部に向う前記第2方向へ突出した第4突出配線を有し、
前記第4突出配線は、第6プラグを介して前記第2半導体領域と電気的に接続されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記標準セルは、デジタル回路に使用されることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第1辺の一端部と前記第2辺の一端部を結ぶ第1境界線と平面的に重なるように前記複数のゲート電極のうち1本の第1ゲート電極が配置され、
前記第1辺の他端部と前記第2辺の他端部を結ぶ第2境界線と平面的に重なるように前記複数のゲート電極のうち1本の第2ゲート電極が配置されていることを特徴とする半導体装置。 - 請求項21記載の半導体装置であって、
前記第1ゲート電極および前記第2ゲート電極は、フローティング状態となっているダミーゲート電極であることを特徴とする半導体装置。 - 請求項21記載の半導体装置であって、
前記第1ゲート電極の線幅は、前記第1突出配線の最小線幅よりも小さく、かつ、前記第2ゲート電極の線幅は、前記第2突出配線の最小線幅よりも小さいことを特徴とする半導体装置。 - 請求項21記載の半導体装置であって、
前記標準セルは、前記第1配線層の配線と、前記第1配線層よりも下層に形成される構成要素だけで形成されていることを特徴とする半導体装置。 - 請求項24記載の半導体装置であって、
前記標準セルは、前記第1配線層で形成され、前記標準セルに入力信号を入力する入力配線と、前記第1配線層で形成され、前記標準セルから出力信号を出力する出力配線とを有し、前記入力配線および前記出力配線は、前記第1配線層よりも上層の配線と電気的に接続されることを特徴とする半導体装置。 - 請求項21記載の半導体装置であって、
前記第1半導体領域および前記第2半導体領域は、4頂点の長方形の形状をしていることを特徴とする半導体装置。 - 請求項21記載の半導体装置であって、
前記標準セルは、デジタル回路に使用されることを特徴とする半導体装置。 - 半導体基板の第1方向に沿って隣接して配置された複数の標準セルを備え、
矩形形状をした前記複数の標準セルのそれぞれは、
(a)前記第1方向に沿う第1辺上を延在する第1配線層の第1電源配線と、
(b)前記第1辺と所定間隔を隔てて並行する第2辺上を延在し、前記第1電源配線よりも低い電圧が印加される前記第1配線層の第2電源配線と、
(c)前記第1電源配線と前記第2電源配線との間の前記半導体基板内に、前記第1方向と交差する第2方向に並んで配置された第1半導体領域および第2半導体領域であって、前記第1電源配線側に配置された前記第1半導体領域および前記第2電源配線側に配置された前記第2半導体領域と、
(d)前記第2方向に延在し、かつ、前記第1方向に等間隔で前記半導体基板上に形成された複数のゲート電極とを有する半導体装置であって、
前記複数の標準セルのそれぞれは、さらに、
(e)前記第1辺の両端部において、前記第1電源配線から分岐して前記標準セルの内部に向う前記第2方向へ突出した2本の第1突出配線と、
(f)前記第2辺の両端部において、前記第2電源配線から分岐して前記標準セルの内部に向う前記第2方向へ突出した2本の第2突出配線とを有し、
前記第1突出配線は、前記第1半導体領域と第1プラグで直接接続され、
前記第2突出配線は、前記第2半導体領域と第2プラグで直接接続されていることを特徴とする半導体装置。 - 請求項28記載の半導体装置であって、
前記第1辺の一端部と前記第2辺の一端部を結ぶ第1境界線と平面的に重なるように前記複数のゲート電極のうち1本の第1ゲート電極が配置され、
前記第1辺の他端部と前記第2辺の他端部を結ぶ第2境界線と平面的に重なるように前記複数のゲート電極のうち1本の第2ゲート電極が配置されていることを特徴とする半導体装置。 - 請求項29記載の半導体装置であって、
前記半導体基板の表面を平面視した場合に、前記第1突出配線の一方および前記第2突出配線の一方は、前記第1ゲート電極と重なって配置され、前記第1突出配線の他方および前記第2突出配線の他方は、前記第2ゲート電極と重なって配置されていることを特徴とする半導体装置。 - 請求項29記載の半導体装置であって、
前記第1ゲート電極および前記第2ゲート電極は、フローティング状態となっているダミーゲート電極であることを特徴とする半導体装置。 - 請求項29記載の半導体装置であって、
前記第1ゲート電極の線幅は、前記第1突出配線の最小線幅よりも小さく、かつ、前記第2ゲート電極の線幅は、前記第2突出配線の最小線幅よりも小さいことを特徴とする半導体装置。 - 請求項28記載の半導体装置であって、
前記標準セルは、前記第1配線層の配線と、前記第1配線層よりも下層に形成される構成要素だけで形成されていることを特徴とする半導体装置。 - 請求項33記載の半導体装置であって、
前記標準セルは、前記第1配線層で形成され、前記標準セルに入力信号を入力する入力配線と、前記第1配線層で形成され、前記標準セルから出力信号を出力する出力配線とを有し、前記入力配線および前記出力配線は、前記第1配線層よりも上層の配線と電気的に接続されることを特徴とする半導体装置。 - 請求項28記載の半導体装置であって、
前記第1半導体領域および前記第2半導体領域は、4頂点の長方形の形状をしていることを特徴とする半導体装置。 - 請求項28記載の半導体装置であって、
前記標準セルは、デジタル回路に使用されることを特徴とする半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/051516 WO2011096055A1 (ja) | 2010-02-03 | 2010-02-03 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014064953A Division JP2014112745A (ja) | 2014-03-27 | 2014-03-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011096055A1 JPWO2011096055A1 (ja) | 2013-06-06 |
JP5513530B2 true JP5513530B2 (ja) | 2014-06-04 |
Family
ID=44355083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011552609A Active JP5513530B2 (ja) | 2010-02-03 | 2010-02-03 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9397083B2 (ja) |
JP (1) | JP5513530B2 (ja) |
KR (1) | KR101599100B1 (ja) |
CN (1) | CN102714175B (ja) |
TW (1) | TWI570883B (ja) |
WO (1) | WO2011096055A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8653857B2 (en) * | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
KR101892680B1 (ko) * | 2011-07-29 | 2018-08-29 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
US8502274B1 (en) * | 2012-04-06 | 2013-08-06 | Infineon Technologies Ag | Integrated circuit including power transistor cells and a connecting line |
US9070551B2 (en) * | 2013-06-18 | 2015-06-30 | Qualcomm Incorporated | Method and apparatus for a diffusion bridged cell library |
KR102279711B1 (ko) * | 2014-03-11 | 2021-07-21 | 삼성전자주식회사 | 반도체 장치의 레이아웃 방법, 포토 마스크 및 이를 이용하여 제조된 반도체 장치 |
US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
US9704862B2 (en) | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
US9865544B2 (en) * | 2015-10-05 | 2018-01-09 | Samsung Electronics Co., Ltd. | Semiconductor device layout having a power rail |
US10354947B2 (en) | 2017-02-06 | 2019-07-16 | Samsung Electronics Co., Ltd. | Integrated circuit including standard cell |
DE102018124711B4 (de) | 2017-11-21 | 2024-01-11 | Taiwan Semiconductor Manufacturing Co. Ltd. | Layout-Verfahren für Standardzellenstrukturen |
US10733352B2 (en) * | 2017-11-21 | 2020-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and layout method for standard cell structures |
KR102387946B1 (ko) | 2018-05-21 | 2022-04-18 | 삼성전자주식회사 | 클럽풋 구조의 도전 패턴을 포함하는 집적 회로 |
KR102157355B1 (ko) | 2019-04-23 | 2020-09-18 | 삼성전자 주식회사 | 표준 셀들을 포함하는 집적 회로, 이를 제조하기 위한 방법 및 컴퓨팅 시스템 |
TWI733171B (zh) * | 2019-08-23 | 2021-07-11 | 智原科技股份有限公司 | 積體電路 |
US20230009640A1 (en) * | 2021-07-06 | 2023-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Backside power rail for physical failure analysis (pfa) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235309A (ja) * | 1992-02-26 | 1993-09-10 | Nec Corp | 半導体集積回路 |
JPH11260923A (ja) * | 1998-03-16 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びそのレイアウト方法 |
JP2000299382A (ja) * | 1999-04-13 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路用レイアウトセル |
JP2005268610A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | スタンダードセルの設計方法及び半導体集積回路 |
JP2005353905A (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびそのレイアウト設計方法 |
JP2006005103A (ja) * | 2004-06-16 | 2006-01-05 | Matsushita Electric Ind Co Ltd | 標準セル、標準セルライブラリおよび半導体集積回路 |
JP2006073696A (ja) * | 2004-09-01 | 2006-03-16 | Matsushita Electric Ind Co Ltd | スタンダードセルを用いた半導体集積回路とその設計方法 |
JP2007141971A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP2007235157A (ja) * | 2007-04-23 | 2007-09-13 | Ricoh Co Ltd | 半導体集積回路装置及びその製造方法 |
JP2007234777A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその設計方法 |
JP2008118004A (ja) * | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 半導体集積回路 |
JP2008235350A (ja) * | 2007-03-16 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2008288268A (ja) * | 2007-05-15 | 2008-11-27 | Toshiba Corp | 半導体集積回路 |
JP2010016258A (ja) * | 2008-07-04 | 2010-01-21 | Panasonic Corp | 半導体集積回路装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4494537B2 (ja) * | 1996-11-14 | 2010-06-30 | 株式会社リコー | スタンダードセル方式の半導体集積回路の配線設計方法 |
TW442954B (en) | 2000-01-20 | 2001-06-23 | Prolific Technology Inc | Layout structure for promoting integration |
JP2006165065A (ja) * | 2004-12-02 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びそのレイアウト方法、並びにスタンダードセル |
JP4882455B2 (ja) | 2006-03-31 | 2012-02-22 | 富士通セミコンダクター株式会社 | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム |
JP5357476B2 (ja) * | 2008-09-11 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
-
2010
- 2010-02-03 JP JP2011552609A patent/JP5513530B2/ja active Active
- 2010-02-03 KR KR1020127020431A patent/KR101599100B1/ko active IP Right Grant
- 2010-02-03 WO PCT/JP2010/051516 patent/WO2011096055A1/ja active Application Filing
- 2010-02-03 CN CN201080062267.3A patent/CN102714175B/zh active Active
- 2010-02-03 US US13/522,003 patent/US9397083B2/en active Active
- 2010-12-10 TW TW099143370A patent/TWI570883B/zh active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235309A (ja) * | 1992-02-26 | 1993-09-10 | Nec Corp | 半導体集積回路 |
JPH11260923A (ja) * | 1998-03-16 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びそのレイアウト方法 |
JP2000299382A (ja) * | 1999-04-13 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路用レイアウトセル |
JP2005268610A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | スタンダードセルの設計方法及び半導体集積回路 |
JP2005353905A (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびそのレイアウト設計方法 |
JP2006005103A (ja) * | 2004-06-16 | 2006-01-05 | Matsushita Electric Ind Co Ltd | 標準セル、標準セルライブラリおよび半導体集積回路 |
JP2006073696A (ja) * | 2004-09-01 | 2006-03-16 | Matsushita Electric Ind Co Ltd | スタンダードセルを用いた半導体集積回路とその設計方法 |
JP2007141971A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP2007234777A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその設計方法 |
JP2008118004A (ja) * | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 半導体集積回路 |
JP2008235350A (ja) * | 2007-03-16 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2007235157A (ja) * | 2007-04-23 | 2007-09-13 | Ricoh Co Ltd | 半導体集積回路装置及びその製造方法 |
JP2008288268A (ja) * | 2007-05-15 | 2008-11-27 | Toshiba Corp | 半導体集積回路 |
JP2010016258A (ja) * | 2008-07-04 | 2010-01-21 | Panasonic Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201131740A (en) | 2011-09-16 |
JPWO2011096055A1 (ja) | 2013-06-06 |
KR101599100B1 (ko) | 2016-03-02 |
KR20120125275A (ko) | 2012-11-14 |
TWI570883B (zh) | 2017-02-11 |
US20120299065A1 (en) | 2012-11-29 |
CN102714175B (zh) | 2014-12-17 |
WO2011096055A1 (ja) | 2011-08-11 |
CN102714175A (zh) | 2012-10-03 |
US9397083B2 (en) | 2016-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5513530B2 (ja) | 半導体装置 | |
US8410526B2 (en) | Semiconductor integrated circuit device with reduced cell size | |
US11056477B2 (en) | Semiconductor device having a first cell row and a second cell row | |
JP7415176B2 (ja) | 半導体集積回路装置 | |
US20070252217A1 (en) | Semiconductor device | |
US11195794B2 (en) | Stacked integrated circuit devices including a routing wire | |
JP5581795B2 (ja) | スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 | |
JP2010141047A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
US11063035B2 (en) | Semiconductor integrated circuit device | |
US20210366902A1 (en) | Semiconductor integrated circuit device | |
JP2014112745A (ja) | 半導体装置 | |
US20220115406A1 (en) | Integrated circuit including integrated standard cell structure | |
JP5357473B2 (ja) | 半導体集積回路装置 | |
JP2011114014A (ja) | 半導体装置 | |
JP5956964B2 (ja) | 半導体装置 | |
JP2009158728A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5513530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |