TWI733171B - 積體電路 - Google Patents

積體電路 Download PDF

Info

Publication number
TWI733171B
TWI733171B TW108130259A TW108130259A TWI733171B TW I733171 B TWI733171 B TW I733171B TW 108130259 A TW108130259 A TW 108130259A TW 108130259 A TW108130259 A TW 108130259A TW I733171 B TWI733171 B TW I733171B
Authority
TW
Taiwan
Prior art keywords
power
connection portion
metal layer
power wire
axis
Prior art date
Application number
TW108130259A
Other languages
English (en)
Other versions
TW202109737A (zh
Inventor
陳其懋
王郁仁
陳傳鑫
林仁興
陳朢矜
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW108130259A priority Critical patent/TWI733171B/zh
Priority to CN201911376500.4A priority patent/CN112420689B/zh
Publication of TW202109737A publication Critical patent/TW202109737A/zh
Application granted granted Critical
Publication of TWI733171B publication Critical patent/TWI733171B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

積體電路，包含平行第一軸向的第一電力軌線與第二電力軌線；第一電性連接元件，具有第一連接部與第二連接部，第二連接部耦接第一電力軌線；第二電性連接元件，具有第三連接部與第四連接部，其中第四連接部耦接第二電力軌線，第二連接部與第四連接部在第二軸向上重疊；第一電力導線與第二電力導線，其中第二連接部與第四連接部位於第一電力導線與第二電力導線之間，第一電力導線及第二電力導線分別耦接第一連接部及第三連接部，第一電力導線與第二電力導線分別經由第一電性連接元件與第二電性連接元件供電至第一電力軌線與第二電力軌線。

Description

積體電路
本發明是有關於一種積體電路。
依照標準單元（standard cell）設計規則，積體電路的低金屬層會配置相互平行的第一電力軌線（power rail）與第二電力軌線。圖1是積體電路的習知配電網路的俯視示意圖。相互平行的第一電力軌線P1與第二電力軌線G1被配置在積體電路上。第一電力軌線P1與第二電力軌線G1平行於軸向X。標準單元電路（未繪示）可以被配置於第一電力軌線P1與第二電力軌線G1之間。因此，第一電力軌線P1與第二電力軌線G1適配於耦接至標準單元電路，以便供電給標準單元電路。
第一電力條（power stripe）P2與第二電力條G2平行於軸向Y。第一電力條P2與第二電力條G2被配置在第一電力軌線P1與第二電力軌線G1上，其中第一電力條P2與第二電力條G2分別經由介層窗插塞（via plug）電性連接至第一電力軌線P1與第二電力軌線G1（如圖1所示）。第三電力條P3與第四電力條G3平行於軸向X。第三電力條P3與第四電力條G3被配置在第一電力條P2與第二電力條G2上，其中第三電力條P3與第四電力條G3分別經由介層窗插塞（via plug）電性連接至第一電力條P2與第二電力條G2（如圖1所示）。因此，系統電壓Vdd可以從第三電力條P3經由第一電力條P2而被傳輸至第一電力軌線P1，以及參考電壓Vss可以從第四電力條G3經由第二電力條G2而被傳輸至第二電力軌線G1。
就第一電力條P2與第二電力條G2所在的金屬層而言，這個金屬層是被用於提供軸向Y路由資源（亦即垂直路由資源，vertical routing resource）。基於電力計劃密度（power plan density）的要求，為數眾多的第一電力條P2與第二電力條G2被配置在這個金屬層中。大量的第一電力條P2與第二電力條G2佔用了這個金屬層的垂直路由資源。
本發明提供一種積體電路，以在不降低電力計劃密度（power plan density）的情況下增加路由資源（routing resource），或是在不降低路由資源的情況下增加電力計劃密度。
本發明的積體電路包括第一電力軌線（power rail）、第二電力軌線、第一電性連接元件、第二電性連接元件第一電力導線與第二電力導線。第一電力軌線與第二電力軌線被配置於第一金屬層，適配於耦接至標準單元（standard cell）以便供電給標準單元，其中第一電力軌線與第二電力軌線平行於第一軸向。第一電性連接元件具有第一連接部與第二連接部，其中第二連接部耦接至第一電力軌線。第二電性連接元件第三連接部與第四連接部，其中第四連接部耦接至第二電力軌線，以及第二連接部與第四連接部均位於相同的第一軸線（第一軸線的第二軸向不同於該第一軸向）。第一電力導線與第二電力導線被配置於第二金屬層，其中第二連接部與第四連接部位於第一電力導線與第二電力導線之間，第一電力導線耦接至第一連接部，第二電力導線耦接至第三連接部，以及第一電力導線與第二電力導線分別經由第一電性連接元件與第二電性連接元件供電至第一電力軌線與第二電力軌線。
在本發明的一實施例中，上述的第一軸向實質上垂直第二軸向。
在本發明的一實施例中，上述的第一電性連接元件與第二電性連接元件被配置於第三金屬層，以及第三金屬層位於第一金屬層與第二金屬層之間。
在本發明的一實施例中，上述的第二連接部與第四連接部被配置於第三金屬層，第一連接部與第三連接部被配置於第四金屬層，以及第三金屬層與第四金屬層位於第一金屬層與第二金屬層之間。
在本發明的一實施例中，上述的第三金屬層位於第一金屬層與第二金屬層之間，以及第四金屬層位於第三金屬層與第二金屬層之間。
在本發明的一實施例中，在上述的積體電路的垂直投影中，第一連接部與第三連接部位於第一電力軌線與第二電力軌線之間。
在本發明的一實施例中，上述的第一電力軌線與第二電力軌線為符合標準單元設計規則的兩條電力線，第一電力軌線被配置為將第一電力導線的一系統電壓傳輸給標準單元，以及第二電力軌線被配置為將第二電力導線的一參考電壓傳輸給標準單元。
在本發明的一實施例中，上述的第一電力導線與第二電力導線平行於第二軸向
在本發明的一實施例中，上述的第二電性連接元件還具有第五連接部，第五連接部耦接至第二電力軌線，以及所述積體電路更包括第三電性連接元件，具有第六連接部與第七連接部，其中第七連接部耦接至第一電力軌線，以及第五連接部與第七連接部均位於相同的第二軸線（第二軸線平行於第二軸向）；以及第三電力導線，被配置於第二金屬層，其中第二電力導線位於第一電力導線與第三電力導線之間，第五連接部與第七連接部位於第二電力導線與第三電力導線之間，第三電力導線耦接至第六連接部，以及第三電力導線經由第三電性連接元件供電至第一電力軌線。
在本發明的一實施例中，上述的第三電力導線平行於第二軸向。
基於上述，本發明實施例所述積體電路包含位於相同軸線的第二連接部與第四連接部。第一電力導線與第二電力導線可以透過第二連接部與第四連接部供電給第一電力軌線與第二電力軌線。在不降低電力計劃密度（power plan density）的情況下，所述積體電路的路由資源可以被增加；或是，在不降低路由資源的情況下，所述積體電路可以增加電力計劃密度。
在本發明的一實施例中，為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖2A為本發明一實施例積體電路10的俯視示意圖。積體電路10包括第一電力軌線（power rail）100、第二電力軌線101、第一電性連接元件102、第二電性連接元件103、第一電力導線104以及第二電力導線105。第一電力軌線100與第二電力軌線101為符合標準單元設計規則的兩條電力線。詳細而言，第一電力軌線100及第二電力軌線101是設置在積體電路10上的金屬層中。第一電力軌線100及第二電力軌線101平行於第一軸向L1（例如是圖2A的水平軸向，horizontal axis）。標準單元（standard cell，未繪示）可以被配置於第一電力軌線100與第二電力軌線101之間。第一電力軌線100及第二電力軌線101適配於耦接至標準單元，以供電給標準單元。第一電力軌線100可以將第一電力導線104的電壓（例如系統電壓Vdd）傳輸給標準單元（未繪示），以及第二電力軌線101可以將第二電力導線105的電壓（例如參考電壓Vss）傳輸給標準單元（未繪示）。
圖2B為圖2A所示積體電路10的立體圖。值得注意的是，圖2B中沒有繪出圖2A的部分元件。本領域具通常知識者當可以圖2B所繪示的布局結構類推至圖2A的其餘元件。積體電路10具有多層金屬層。在圖2B所示實施例中，積體電路10具有六層金屬層M1～M6。
請參照圖2A與圖2B。第一電力軌線100與第二電力軌線101被配置於金屬層M1。第一電性連接元件102及第二電性連接元件103設置於金屬層M5。在其他實施例中，第一電性連接元件102及第二電性連接元件103可以依照設計需求而被設置在其他金屬層。第一電性連接元件102具有第一連接部1021與第二連接部1022。第二電性連接元件103具有第三連接部1031與第四連接部1032。第二連接部1022經由介層窗插塞（via plug）V11耦接（電性連接）於第一電力軌線100，且第四連接部1032經由另一介層窗插塞耦接（電性連接）於第二電力軌線101。
由積體電路10的垂直投影來看，第一電性連接元件102的第二連接部1022與第二電性連接元件103的第四連接部1032會被設置在第一電力導線104及第二電力導線105之間。第二連接部1022與第四連接部1032均位於相同的一條軸線AA’上，其中軸線AA’平行於第二軸向L2（例如是圖2A的垂直軸向，vertical axis）。第一軸向L1實質上垂直於第二軸向L2。
第一電力導線104與第二電力導線105平行於第二軸向L2。第一電力導線104及第二電力導線105設置於金屬層M6。金屬層M5位於金屬層M1與金屬層M6之間。在其他實施例中，第一電力導線104及第二電力導線105可以依照設計需求而被設置在其他金屬層。第一電力導線104覆蓋部分的第一連接部1021，且第一電力導線104經由介層窗插塞V12耦接（電性連接）於第一連接部1021。第二電力導線105覆蓋部分的第三連接部1031，且第二電力導線105經由另一介層窗插塞耦接（電性連接）於第三連接部1031。第一電力導線104及第二電力導線105分別經由第一電性連接元件102與第二電性連接元件103供電至第一電力軌線100與第二電力軌線101。
在積體電路10中，第一電力導線104可透過第一電性連接元件102電性連接於第一電力軌線100，且第二電力導線105透過第二電性連接元件103電性連接於第二電力軌線101。如此一來，第一電力導線104的電壓（例如系統電壓Vdd）可以被傳輸給第一電力軌線100，以及第二電力導線105的電壓（例如參考電壓Vss）可以被傳輸給第二電力軌線101。
圖3為本發明另一實施例積體電路20的俯視示意圖。圖3所示積體電路20包括第一電力軌線100、第二電力軌線101、第一電性連接元件202、第二電性連接元件203、第一電力導線104以及第二電力導線105。圖3所示第一電力軌線100、第二電力軌線101、第一電力導線104以及第二電力導線105可以參照圖2A與圖2B所示第一電力軌線100、第二電力軌線101、第一電力導線104以及第二電力導線105的相關說明，故不再贅述。圖3所示第一電性連接元件202與第二電性連接元件203可以參照圖2A與圖2B所示第一電性連接元件102、第二電性連接元件103的相關說明來類推。
於圖3所示實施例中，第一電性連接元件202具有第一連接部2021及第二連接部2022，第二電性連接元件203具有第三連接部2031及第四連接部2032。在本實施例中，第一電性連接元件202中的第一連接部2021及第二連接部2022是被設置在不同金屬層，且第二電性連接元件203中的第三連接部2031及第四連接部2032是被設置在不同金屬層。舉例來說，第二連接部2022與四連接部2032是被設置於金屬層M4，第一連接部2021與第三連接部2031是被設置於金屬層M5。金屬層M4與金屬層M5位於金屬層M1與金屬層M6之間，金屬層M5位於金屬層M1與金屬層M6之間，以及金屬層M5位於金屬層M4與金屬層M6之間。在其他實施例中，第一連接部2021、第二連接部2022、第三連接部2031以及/或是第四連接部2032可以依照設計需求而被設置在其他金屬層。
在積體電路20的垂直投影中，第一連接部2021與第三連接部2031位於第一電力軌線100與第二電力軌線101之間。第二連接部2022及第四連接部2032位於軸線AA’上（軸線AA’平行於第二軸向L2）。如圖3所示，第一連接部2021經由介層窗插塞耦接（電性連接）至第二連接部2022，而第三連接部2031經由另一介層窗插塞耦接（電性連接）至第四連接部2032。
第一電力導線104經由介層窗插塞耦接（電性連接）於第一連接部2021，而第二連接部2022經由另一介層窗插塞耦接（電性連接）於第一電力軌線100。因此，第一電力導線104透過第一連接部2021及第二連接部2022可連接於第一電力軌線100。第二電力導線105經由介層窗插塞耦接（電性連接）於第三連接部2031，而第四連接部2032經由另一介層窗插塞耦接（電性連接）於第二電力軌線101。因此，第二電力導線105透過第三連接部2031及第四連接部2032可連接於第二電力軌線101。因此，第一電力導線104的電壓（例如系統電壓Vdd）可透過第一電性連接元件202被傳輸給第一電力軌線100，且第二電力導線105的電壓（例如參考電壓Vss）可透過第二電性連接元件203被傳輸給第二電力軌線101。
圖4A為本發明又一實施例積體電路30的俯視示意圖。圖4A所示積體電路30包括第一電力軌線100、第二電力軌線101、第一電性連接元件302、第二電性連接元件303、第一電力導線104以及第二電力導線105。圖4A所示第一電力軌線100、第二電力軌線101、第一電力導線104以及第二電力導線105可以參照圖2A與圖2B所示第一電力軌線100、第二電力軌線101、第一電力導線104以及第二電力導線105的相關說明，故不再贅述。
在圖4A所示實施例中，第一電性連接元件302具有第一連接部3021及第二連接部2022，第二電性連接元件303具有第三連接部3031及第四連接部2032。第一連接部3021經由介層窗插塞耦接（電性連接）至第二連接部2022。圖4A所示第一電性連接元件302、第一連接部3021及第二連接部2022可以參照圖3所示第一電性連接元件202、第一連接部2021及第二連接部2022的相關說明來類推。第三連接部3031經由另一介層窗插塞耦接（電性連接）至第四連接部2032。圖4A所示第二電性連接元件303、第三連接部3031及第四連接部2032可以參照圖3所示第二電性連接元件203、第三連接部2031及第四連接部2032的相關說明來類推。
在圖4A所示實施例中，第一連接部3021具有第一延伸部3021A及第二延伸部3021B。第三連接部3031具有第三延伸部3031A及第四延伸部3031B。第一延伸部3021A及第三延伸部3031A具有實質上相同的寬度W1，第二延伸部3021B及第四延伸部3031B具有實質上相同的寬度W2。第一電力導線104覆蓋部分的第一延伸部3021A。
圖4B為圖4A所示積體電路30的立體圖。值得注意的是，圖4B中沒有繪出圖4A的部分元件。本領域具通常知識者當可以圖4B所繪示的布局結構類推至圖4A的其餘元件。積體電路30具有多層金屬層。在圖4B所示實施例中，積體電路40具有七層金屬層M1～M7。
請參照圖4A與圖4B。第一電力軌線100與第二電力軌線101被配置於金屬層M1。第一電性連接元件302具有第一連接部3021與第二連接部2022。第二電性連接元件303具有第三連接部3031與第四連接部2032。第二連接部2022及第四連接部2032設置於金屬層M5。第一連接部3021及第三連接部3031設置於金屬層M6。在其他實施例中，第一連接部3021、第二連接部2022、第三連接部3031及第四連接部2032可以依照設計需求而被設置在其他金屬層。第二連接部2022經由介層窗插塞（via plug）V31耦接（電性連接）於第一電力軌線100，且第四連接部2032經由另一介層窗插塞耦接（電性連接）於第二電力軌線101。第一連接部3021經由介層窗插塞V32耦接（電性連接）於第二連接部2022，且第三連接部3031經由另一介層窗插塞耦接（電性連接）於第四連接部2032。第一電力導線104透過介層窗插塞V33耦接（電性連接）於第一連接部3021，且第二電力導線105透過另一介層窗插塞耦接（電性連接）於第三連接部3031。
因此，本發明的積體電路30可以將第一連接部3021及第三連接部可以相同寬度W1，且沿著第一軸向L1延伸地設置。如此一來，可節省積體電路30的走線資源，因而在不降低電力計劃密度的情況下增加路由資源，或是在不降低路由資源的情況下增加電力計劃密度。
圖5為本發明再一實施例積體電路40的俯視示意圖。積體電路40包含第一電力軌線400、第二電力軌線401、第一電性連接元件402、第二電性連接元件403、第三電性連接元件404、第一電力導線405、第二電力導線406及第三電力導線407。圖5所示第一電力軌線400、第二電力軌線401、第一電力導線405、第二電力導線406及第三電力導線407可以參照圖2A與圖2B所示第一電力軌線100、第二電力軌線101、第一電力導線104以及第二電力導線105的相關說明，故不再贅述。圖5所示第三電力導線407可以參照第一電力導線405的相關說明來類推。
在圖5所示實施例中，第一電性連接元件402包含第一連接部4021及第二連接部4022。第一連接部4021經由介層窗插塞耦接（電性連接）至第二連接部4022。圖5所示第一電性連接元件402、第一連接部4021及第二連接部4022可以參照圖4A所示第一電性連接元件302、第一連接部3021及第二連接部2022的相關說明來類推，故不再贅述。第二電性連接元件403包含第三連接部4031、第四連接部4032及第五連接部4033。第三連接部4031經由介層窗插塞耦接（電性連接）至第四連接部4032，而且第三連接部4031經由另一介層窗插塞耦接（電性連接）至第五連接部4033。圖5所示第二電性連接元件403、第三連接部4031及第四連接部4032可以參照圖4A所示第二電性連接元件303、第三連接部3031及第四連接部2032的相關說明來類推，故不再贅述。圖5所示第五連接部4033經由介層窗插塞耦接（電性連接）至第二電力軌線401。第五連接部4033可以參照第四連接部4032的相關說明來類推，故不再贅述。
在圖5所示實施例中，第三連接部4031包含有第三延伸部4031A、第四延伸部4031B及第五延伸部4031C。第三延伸部4031A會沿著第一軸向L1延伸，連接位於第二電力導線405兩側的第四延伸部4031B及第五延伸部4031C。圖5所示第三延伸部4031A與第四延伸部4031B可以參照圖4A所示第三延伸部3031A與第四延伸部3031B的相關說明來類推，故不再贅述。
在圖5所示實施例中，第三電性連接元件404包含第六連接部4041及第七連接部4042。在本實施例中，第六連接部4041、第七連接部4042與第三電力導線407是被設置在不同金屬層。舉例來說，第七連接部4042是被設置於金屬層M4，第六連接部4041是被設置於金屬層M5，而第三電力導線407是被設置於金屬層M6。在其他實施例中，第六連接部4041、第七連接部4042以及/或是第三電力導線407可以依照設計需求而被設置在其他金屬層。第七連接部4042經由介層窗插塞耦接（電性連接）至第一電力軌線400，第六連接部4041經由另一介層窗插塞耦接（電性連接）至第七連接部4042，以及第三電力導線407經由另一介層窗插塞耦接（電性連接）至第六連接部4041。
由積體電路40的垂直投影來看，第一電力導線405、第二電力導線406及第三電力導線407平行於第二軸向L2，且第二電力導線406位於第一電力導線405及第三電力導線407之間。第二連接部4022及第四連接部4032設置於第一電力導線405及第二電力導線406之間，且第二連接部4022及第四連接部4032均位於軸線AA’上（軸線AA’平行於第二軸向L2）。第五連接部4033及第七連接部4042設置於第二電力導線406及第三電力導線407之間，且第五連接部4033與第七連接部4042均位於軸線BB’上（軸線BB’平行於第二軸向L2）。此外，第一連接部4021、第三連接部4031及第六連接部4041位於第一電力軌線400及第二電力軌線401之間。
第一電力軌線400可透過第一電性連接元件402連接第一電力導線405，且透過第三電性連接元件404連接第三電力導線407。第二電力軌線401可透過第二電性連接元件403連接第二電力導線406。因此，第一電力導線405與第三電力導線407的電壓（例如系統電壓Vdd）可透過第一電性連接元件402與第三電性連接元件404被傳輸給第一電力軌線400，且第二電力導線406的電壓（例如參考電壓Vss）可透過第二電性連接元件403被傳輸給第二電力軌線401。
圖6為本發明更一實施例積體電路50的俯視示意圖。圖6所示積體電路50包括第一電力軌線100、第二電力軌線101、第一電性連接元件302、第二電性連接元件303、第一電力導線104以及第二電力導線105。圖6所示第一電力軌線100、第二電力軌線101、第一電性連接元件302、第二電性連接元件303、第一電力導線104以及第二電力導線105可以參照圖4A的相關說明，故不再贅述。
綜上所述，本發明諸實施例所述的積體電路具有適配於供電給標準單元的第一電力軌線與第二電力軌線。第一電力軌線的介層窗插塞與第二電力軌線的介層窗插塞位於相同軸線（亦即，第二連接部與第四連接部位於相同軸線），因此可以增加路由資源（routing resource）。在不降低電力計劃密度（power plan density）的情況下，所述積體電路的路由資源可以被增加；或是，在不降低路由資源的情況下，所述積體電路的電力計劃密度可以被增加。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40、50:積體電路 100、200、300、400、500:第一電力軌線 101、201、301、401、501:第二電力軌線 102、202、302、402、502:第一電性連接元件 103、203、303、403、503:第二電性連接元件 404:第三電性連接元件 104、204、304、405、504:第一電力導線 105、205、305、406、505:第二電力導線 407:第三電力導線 1021、2021、3021、4021:第一連接部 1022、2022、4022:第二連接部 1031、2031、3031、4031:第三連接部 1032、2032、4032:第四連接部 4033:第五連接部 4041:第六連接部 4042:第七連接部 3021A:第一延伸部 3021B:第二延伸部 3031A、4031A:第三延伸部 3031B、4031B:第四延伸部 4031C:第五延伸部 AA’、BB’:軸線 G1:第二電力軌線 G2:第二電力條 G3:第四電力條 L1:第一軸向 L2:第二軸向 M1、M2、M3、M4、M5、M6:金屬層 P1:第一電力軌線 P2:第一電力條 P3:第三電力條 V11、V12、V31、V32、V33:介層窗插塞 Vdd:系統電壓
Vss:參考電壓
W1、W2:寬度
X、Y:軸向
圖1是積體電路的習知配電網路的俯視示意圖。 圖2A為本發明一實施例積體電路的俯視示意圖。 圖2B為本發明一實施例積體電路的立體圖。 圖3為本發明另一實施例積體電路的俯視示意圖。 圖4A為本發明又一實施例積體電路的俯視示意圖。 圖4B為本發明又一實施例積體電路的立體圖。 圖5為本發明再一實施例積體電路的俯視示意圖。 圖6為本發明更一實施例積體電路的俯視示意圖。
20:積體電路
100:第一電力軌線
101:第二電力軌線
104:第一電力導線
105:第二電力導線
202:第一電性連接元件
203:第二電性連接元件
2021:第一連接部
2022:第二連接部
2031:第三連接部
2032:第四連接部
AA’:軸線
L1:第一軸向
L2:第二軸向
Vdd:系統電壓
Vss:參考電壓

Claims (9)

  1. 一種積體電路，包括：一第一電力軌線與一第二電力軌線，被配置於一第一金屬層，適配於耦接至一標準單元以便供電給該標準單元，其中該第一電力軌線與該第二電力軌線平行於一第一軸向；一第一電性連接元件，具有一第一連接部與一第二連接部，其中該第二連接部耦接至該第一電力軌線；一第二電性連接元件，具有一第三連接部與一第四連接部，其中該第四連接部耦接至該第二電力軌線，以及該第二連接部與該第四連接部均位於相同的一第一軸線且該第一軸線的一第二軸向不同於該第一軸向；以及一第一電力導線與一第二電力導線，被配置於一第二金屬層，其中該第二連接部與該第四連接部位於該第一電力導線與該第二電力導線之間，該第一電力導線耦接至該第一連接部，該第二電力導線耦接至該第三連接部，以及該第一電力導線與該第二電力導線分別經由該第一電性連接元件與該第二電性連接元件供電至該第一電力軌線與該第二電力軌線；其中該第二連接部與該第四連接部被配置於一第三金屬層，該第一連接部與該第三連接部被配置於一第四金屬層，以及該第三金屬層與該第四金屬層位於該第一金屬層與該第二金屬層之間。
  2. 如申請專利範圍第1項所述的積體電路，其中該第一軸向實質上垂直該第二軸向。
  3. 如申請專利範圍第1項所述的積體電路，其中該第一電性連接元件與該第二電性連接元件被配置於一第三金屬層，以及該第三金屬層位於該第一金屬層與該第二金屬層之間。
  4. 如申請專利範圍第1項所述的積體電路，其中該第三金屬層位於該第一金屬層與該第二金屬層之間，以及該第四金屬層位於該第三金屬層與該第二金屬層之間。
  5. 如申請專利範圍第1項所述的積體電路，其中在該積體電路的一垂直投影中，該第一連接部與該第三連接部位於該第一電力軌線與該第二電力軌線之間。
  6. 如申請專利範圍第1項所述的積體電路，其中該第一電力軌線與該第二電力軌線為符合標準單元設計規則的兩條電力線，該第一電力軌線被配置為將該第一電力導線的一系統電壓傳輸給該標準單元，以及該第二電力軌線被配置為將該第二電力導線的一參考電壓傳輸給該標準單元。
  7. 如申請專利範圍第1項所述的積體電路，其中該第一電力導線與該第二電力導線平行於該第二軸向。
  8. 一種積體電路，包括：一第一電力軌線與一第二電力軌線，被配置於一第一金屬層，適配於耦接至一標準單元以便供電給該標準單元，其中該第一電力軌線與該第二電力軌線平行於一第一軸向；一第一電性連接元件，具有一第一連接部與一第二連接部，其中該第二連接部耦接至該第一電力軌線； 一第二電性連接元件，具有一第三連接部與一第四連接部，其中該第四連接部耦接至該第二電力軌線，以及該第二連接部與該第四連接部均位於相同的一第一軸線且該第一軸線的一第二軸向不同於該第一軸向；以及一第一電力導線與一第二電力導線，被配置於一第二金屬層，其中該第二連接部與該第四連接部位於該第一電力導線與該第二電力導線之間，該第一電力導線耦接至該第一連接部，該第二電力導線耦接至該第三連接部，以及該第一電力導線與該第二電力導線分別經由該第一電性連接元件與該第二電性連接元件供電至該第一電力軌線與該第二電力軌線；其中該第二電性連接元件還具有一第五連接部，該第五連接部耦接至該第二電力軌線，以及所述積體電路更包括：一第三電性連接元件，具有一第六連接部與一第七連接部，其中該第七連接部耦接至該第一電力軌線，以及該第五連接部與該第七連接部均位於相同的一第二軸線且該第二軸線平行於該第二軸向；以及一第三電力導線，被配置於該第二金屬層，其中該第二電力導線位於該第一電力導線與該第三電力導線之間，該第五連接部與該第七連接部位於該第二電力導線與該第三電力導線之間，該第三電力導線耦接至該第六連接部，以及該第三電力導線經由該第三電性連接元件供電至該第一電力軌線。
  9. 如申請專利範圍第8項所述的積體電路，其中該第三電力導線平行於該第二軸向。
TW108130259A 2019-08-23 2019-08-23 積體電路 TWI733171B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108130259A TWI733171B (zh) 2019-08-23 2019-08-23 積體電路
CN201911376500.4A CN112420689B (zh) 2019-08-23 2019-12-27 集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130259A TWI733171B (zh) 2019-08-23 2019-08-23 積體電路

Publications (2)

Publication Number Publication Date
TW202109737A TW202109737A (zh) 2021-03-01
TWI733171B true TWI733171B (zh) 2021-07-11

Family

ID=74844027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130259A TWI733171B (zh) 2019-08-23 2019-08-23 積體電路

Country Status (2)

Country Link
CN (1) CN112420689B (zh)
TW (1) TWI733171B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821039B2 (en) * 2008-06-23 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for improving circuit performance
US8507957B2 (en) * 2011-05-02 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layouts with power rails under bottom metal layer
TWI475695B (zh) * 2011-07-29 2015-03-01 Synopsys Inc 積體電路、製造元件庫的方法、資料處理系統及用於積體電路自動設計的產品
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
TWI653729B (zh) * 2016-11-29 2019-03-11 台灣積體電路製造股份有限公司 積體電路及其製作方法
TW201921624A (zh) * 2017-07-28 2019-06-01 台灣積體電路製造股份有限公司 具有改善的佈局的積體電路裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723806B2 (en) * 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
US9397083B2 (en) * 2010-02-03 2016-07-19 Renesas Electronics Corporation Semiconductor device including protruding power supply wirings with bent portions at ends thereof
US8742464B2 (en) * 2011-03-03 2014-06-03 Synopsys, Inc. Power routing in standard cells
US9871039B2 (en) * 2015-12-28 2018-01-16 Arm Limited Resistance mitigation in physical design
US10733352B2 (en) * 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures
US10756114B2 (en) * 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821039B2 (en) * 2008-06-23 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for improving circuit performance
US8507957B2 (en) * 2011-05-02 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layouts with power rails under bottom metal layer
TWI475695B (zh) * 2011-07-29 2015-03-01 Synopsys Inc 積體電路、製造元件庫的方法、資料處理系統及用於積體電路自動設計的產品
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
TWI653729B (zh) * 2016-11-29 2019-03-11 台灣積體電路製造股份有限公司 積體電路及其製作方法
TW201921624A (zh) * 2017-07-28 2019-06-01 台灣積體電路製造股份有限公司 具有改善的佈局的積體電路裝置

Also Published As

Publication number Publication date
TW202109737A (zh) 2021-03-01
CN112420689A (zh) 2021-02-26
CN112420689B (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
JP5845227B2 (ja) 変圧装置
JPH0196953A (ja) 配線構造体
US9800048B2 (en) Integrated circuit with interface circuitry, and an interface cell for such interface circuitry
CN107241857B (zh) 一种印刷电路板和通信设备
CN111988909A (zh) 印刷电路板及其布局方法和电子设备
TWI733171B (zh) 積體電路
KR102192553B1 (ko) 집적 회로, 휴대폰 및 디스플레이 장치
CN112366193A (zh) 一种桥接芯片及半导体封装结构
US10115676B2 (en) Integrated circuit and method of making an integrated circuit
CN105376962A (zh) 电路板结构的改良方法
JP2002057418A (ja) プリント配線基板
US10347302B1 (en) Memory layout for preventing reference layer from breaks
CN106783775B (zh) 一种三维集成电路芯片及其电源布线方法
JP2017055033A (ja) 半導体装置、半導体チップ及び半導体装置の製造方法
JP2000012698A (ja) 半導体装置
US20140021597A1 (en) High Speed Signal Conditioning Package
US9933835B2 (en) Integrated circuit with interface circuitry, and an interface cell for such interface circuitry
TWI647581B (zh) 電路板以及佈局結構
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement
KR20160103276A (ko) 반도체 장치의 전원 라인 배치구조
US11711893B2 (en) Electronic component, voltage regulation module and voltage stabilizer
CN101686606B (zh) 线路板
TWI710290B (zh) 電路結構及其製造方法
US11277912B2 (en) System of providing power
JP2004103821A (ja) 半導体集積回路