KR20160103276A - 반도체 장치의 전원 라인 배치구조 - Google Patents

반도체 장치의 전원 라인 배치구조 Download PDF

Info

Publication number
KR20160103276A
KR20160103276A KR1020150025548A KR20150025548A KR20160103276A KR 20160103276 A KR20160103276 A KR 20160103276A KR 1020150025548 A KR1020150025548 A KR 1020150025548A KR 20150025548 A KR20150025548 A KR 20150025548A KR 20160103276 A KR20160103276 A KR 20160103276A
Authority
KR
South Korea
Prior art keywords
power supply
power
line
domain
power1
Prior art date
Application number
KR1020150025548A
Other languages
English (en)
Inventor
김재환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150025548A priority Critical patent/KR20160103276A/ko
Publication of KR20160103276A publication Critical patent/KR20160103276A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 전원 라인 배치구조가 개시되어 있다. 개시된 반도체 장치의 전원 라인 배치구조는, 전원 도메인에 일방향으로 배열된 복수의 전원 라인들과, 상기 전원 도메인의 가장자리에 상기 전원 라인과 교차되게 배열되며 상기 전원 라인들에 전기적으로 연결된 공통 전원 라인을 포함할 수 있다.

Description

반도체 장치의 전원 라인 배치구조{POWER LINE LAYOUT STRUCTURE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 장치의 전원 라인 배치구조에 관한 것이다.
반도체 장치 내의 소자 개수가 증가하고, 반도체 장치를 사용하는 전자기기의 소형화를 위하여 반도체 장치의 사이즈가 축소됨에 따라서 반도체 장치의 저전력화에 대한 요구가 커지고 있다.
반도체 장치의 저전력화를 위한 노력의 일환으로 하나의 반도체 장치에 둘 이상의 전원 도메인(power domioan)을 설치하고, 전원 전압을 낮추기 위해서 반도체 장치 내에서 중요하지 않은 회로들은 저전원 도메인에 설치하여 최소 전력을 소비하도록 하고, 안정성을 요구하는 타이밍 크리티컬 회로(timing critical circuit)들은 고전원 도메인에 설치하여 보다 높은 전원 전압들을 이용하도록 구성하고 있다.
본 발명의 실시예들은 전원 전달 능력을 향상시키기 위한 반도체 장치의 전원 라인 배치구조를 제공한다.
본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조는, 전원 도메인에 일방향으로 연장되게 형성된 복수의 전원 라인들과, 상기 전원 도메인의 가장자리에 상기 전원 라인에 교차되게 형성되며 상기 전원 라인들과 전기적으로 연결된 공통 전원 라인을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조는, 일방향으로 이웃하여 배치된 제1 전원 도메인 및 제2 전원 도메인을 포함하는 반도체 장치에서, 상기 제1 전원 도메인에 상기 일방향으로 연장되게 형성된 복수의 제1 전원 라인들과, 상기 제1 전원 도메인들의 가장자리에 상기 일방향에 수직한 타방향으로 연장되게 형성되며 상기 제1 전원 라인들과 전기적으로 연결된 공통 제1 전원 라인과, 상기 제1 전원 도메인의 가장자리에서 상기 공통 제1 전원 라인에 전기적으로 연결되며 상기 제2 전원 도메인을 가로지르는 제1 전원 전달 라인을 포함할 수 있다.
본 기술에 따르면, 전원 도메인들간 전원 라인 연결이 용이해지므로 전원 전달 능력을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치의 전원 라인 배치구조를 나타낸 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1을 참조하면, 제1 전원 도메인(POWER1 DOMIAN)과 제2 전원 도메인(POWER2 DOMIAN)이 일방향, 즉 도 1에 정의된 x축 방향으로 나란하게 배치되어 있다.
제1 전원 도메인(POWER1 DOMIAN)에는 제1 전원을 사용하는 회로(미도시)들이 배치되고, 제2 전원 도메인(POWER2 DOMIAN)에는 제2 전원을 사용하는 회로(미도시)들이 배치될 수 있다. 제1 전원은 제2 전원에 비해 낮은 전원일 수 있다. 즉, 제1 전원 도메인(POWER1 DOMIAN)들은 저전원 도메인이고, 제2 전원 도메인(POER2)은 고전원 도메인일 수 있다. 역으로, 제1 전원은 제2 전원에 비해 높은 전원일 수 있고, 따라서 제1 전원 도메인(POWER1 DOMIAN)들은 고전원 도메인이고 제2 전원 도메인(POER2)은 저전원 도메인일 수 있다.
제1,제2 전원은 전원 범프라고 불리는 전원 공급원(미도시)을 통해서 반도체 장치의 외부로부터 공급될 수 있다. 전원 공급원으로부터의 제1 전원을 제1 전원 도메인(POWER1 DOMIAN)에 배치된 회로로 전달하기 위한 전원 전달 통로로서, 제1 전원 도메인(POWER1 DOMIAN)의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제1 전원 라인(Power1)들이 형성될 수 있다. 그리고, 전원 공급원으로부터의 제2 전원을 제2 전원 도메인(POWER2 DOMIAN)에 배치된 회로로 전달하기 위한 전원 전달 통로로서, 제2 전원 도메인(POWER2 DOMIAN)의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제2 전원 라인(Power2)들이 형성될 수 있다.
한편, 제1 전원 도메인(POWER1 DOMIAN)의 제2 메탈 레이어(METAL2)에는 제1 전원 라인(Power1) 외에 x축 방향으로 연장되는 신호 라인(Signal)이 더 형성될 수 있다. 도시하지 않았지만, 제2 전원 도메인(POWER2 DOMIAN)의 제2 메탈 레이어(METAL2)에는 제2 전원 라인(Power2) 외에 x축 방향으로 연장되는 신호 라인이 더 형성될 수 있다.
제1 메탈 레이어(METAL1)에는 제1 전원 도메인(POWER1 DOMIAN)의 가장자리에서 제1 전원 라인(Power1)들과 교차되는 공통 제1 전원 라인(Common_Power1)이 형성될 수 있다. 공통 제1 전원 라인(Common_Power1)은 제2 전원 도메인(POWER2 DOMIAN)과 인접한 제1 전원 도메인(POWER1 DOMIAN)의 일측 변을 따라서 제1 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다.
제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2)는 층간절연막(미도시)을 사이에 두고 상,하로 분리되어 있으며, 공통 제1 전원 라인(Common_Power1)은 층간절연막을 관통하는 비아(VIA1)들을 통해서 제1 전원 라인(Power1)들과 전기적으로 연결될 수 있다. 즉, 공통 제1 전원 라인(Common_Power1)은 제1 전원 라인(Power1)들과 상이한 레이어에 형성될 수 있고, 비아(VIA1)들을 통해서 제1 전원 라인(Power1)들에 연결될 수 있다.
제2 메탈 레이어(METAL2)에는 제1 전원 도메인(POWER1 DOMAIN)의 가장자리에서 층간절연막을 관통하는 비아(VIA1)들을 통해서 공통 제1 전원 라인(Common_Power1)에 전기적으로 연결되는 제1 전원 전달 라인(Power1_Trans)이 형성될 수 있다.
제1 전원 전달 라인(Power1_Trans)은 제1 전원을 제1 전원 도메인(POWER1 DOMAIN) 외부의 다른 제1 전원 도메인(미도시)으로 전달하기 위한 전원 전달 통로로서, 제1 전원 도메인(POWER1 DOMAIN)의 가장자리로부터 제1 전원 도메인(POWER1 DOMAIN)의 외부로 연장되며, 제2 전원 도메인(POWER2 DOMAIN)의 제2 메탈 레이어(METAL2)에 형성된 제2 전원 라인(Power2)들 및 신호 라인(미도시)의 외측에서 x축 방향으로 제2 전원 도메인(POWER2 DOMIAN)을 가로지를 수 있다. 즉, 제1 전원 전달 라인(Power1_Trans)은 제2 전원 라인(Power2)들 및 신호 라인(미도시)을 피해서 제2 전원 도메인(POWER2 DOMIAN)을 가로질러 제2 전원 도메인(POWER2 DOMIAN)의 건너편으로 제1 전원을 전달할 수 있다.
도 2를 참조하면, 제1 메탈 레이어(METAL1)에는 제2 전원 도메인(POWER2 DOMIAN)의 가장자리에서 제2 전원 라인(Power2)들과 교차되는 공통 제2 전원 라인(Common_Power2)이 형성될 수 있다. 공통 제2 전원 라인(Common_Power2)은 제1 전원 도메인(POWER1 DOMIAN)과 인접한 제2 전원 도메인(POWER2 DOMIAN)의 일측 변을 따라서 제2 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다.
공통 제2 전원 라인(Common_Power2)은 제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2) 사이에 형성된 층간절연막을 관통하는 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들과 전기적으로 연결될 수 있다. 즉, 공통 제2 전원 라인(Common_Power2)은 제2 전원 라인(Power2)들과 상이한 레이어에 형성될 수 있고, 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들에 연결될 수 있다.
제2 메탈 레이어(METAL2)에는 제2 전원 도메인(POWER2 DOMAIN)의 가장자리에서 층간절연막을 관통하는 비아(VIA2)들을 통해서 공통 제2 전원 라인(Common_Power2)에 전기적으로 연결되는 제2 전원 전달 라인(Power2_Trans)이 형성될 수 있다.
제2 전원 전달 라인(Power2_Trans)은 제2 전원을 제2 전원 도메인(POWER2 DOMAIN) 외부의 다른 제2 전원 도메인(미도시)으로 전달하기 위한 전원 전달 통로로서, 제2 전원 도메인(POWER2 DOMAIN)의 가장자리로부터 제2 전원 도메인(POWER2 DOMAIN)의 외부로 연장되며, 제1 전원 도메인(POWER1 DOMAIN)의 제2 메탈 레이어(METAL2)에 형성된 제1 전원 라인(Power1)들 및 신호 라인(Signal)의 외측에서 x축 방향으로 제1 전원 도메인(POWER1 DOMIAN)을 가로지를 수 있다. 즉, 제2 전원 전달 라인(Power2_Trans)은 제1 전원 라인(Power1)들 및 신호 라인(미도시)을 피해서 제1 전원 도메인(POWER1 DOMIAN)을 가로질러 제1 전원 도메인(POWER1 DOMIAN)의 건너편으로 제2 전원을 전달할 수 있다.
도 3을 참조하면, x축 방향으로 나란하게 배치된 제1 전원 도메인(POWER1 DOMIAN)들 사이에 제2 전원 도메인(POWER2 DOMIAN)이 개재되어 있다. 즉, 제1 전원 도메인(POWER1 DOMIAN), 제2 전원 도메인(POWER2 DOMIAN) 및 제1 전원 도메인(POWER1 DOMIAN)이 x축 방향으로 나란하게 배치되어 있다.
각각의 제1 전원 도메인(POWER1 DOMIAN)들의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제1 전원 라인(Power1)들이 형성될 수 있다. 그리고, 제2 전원 도메인(POWER2 DOMIAN)의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제2 전원 라인(Power2)들이 형성될 수 있다.
한편, 각 제1 전원 도메인(POWER1 DOMIAN)들의 제2 메탈 레이어(METAL2)에는 제1 전원 라인(Power1) 외에 x축 방향으로 연장되는 신호 라인(Signal)이 더 형성될 수 있다. 도시하지 않았지만, 제2 전원 도메인(POWER2 DOMIAN)의 제2 메탈 레이어(METAL2)에는 제2 전원 라인(Power2) 외에 x축 방향으로 연장되는 신호 라인이 더 형성될 수 있다.
제1 메탈 레이어(METAL1)에는 각 제1 전원 도메인(POWER1 DOMIAN)들의 가장자리에서 제1 전원 라인(Power1)들과 교차되는 공통 제1 전원 라인(Common_Power1)이 형성될 수 있다. 공통 제1 전원 라인(Common_Power1)은 제2 전원 도메인(POWER2 DOMIAN)과 인접한 제1 전원 도메인(POWER1 DOMIAN)들의 일측 변을 따라서 제1 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다.
제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2)는 층간절연막(미도시)을 사이에 두고 상,하로 분리되어 있으며, 공통 제1 전원 라인(Common_Power1)은 층간절연막을 관통하는 비아(VIA1)들을 통해서 제1 전원 라인(Power1)들과 전기적으로 연결될 수 있다. 즉, 공통 제1 전원 라인(Common_Power1)은 제1 전원 라인(Power1)들과 상이한 레이어에 형성될 수 있고, 비아(VIA1)들을 통해서 제1 전원 라인(Power1)들에 연결될 수 있다.
제2 메탈 레이어(METAL2)에는 제2 전원 도메인(POWER2 DOMAIN)을 가로질러 제2 전원 도메인(POWER2 DOMAIN)을 사이에 두고 이웃하는 제1 전원 도메인(POWER1 DOMAIN)들의 공통 제1 전원 라인(Common_Power1)들간을 전기적으로 연결하는 제1 전원 전달 라인(Power1_Trans)이 형성될 수 있다.
제1 전원 전달 라인(Power1_Trans)은 제1 전원 도메인(POWER1 DOMAIN)들의 가장자리에서 층간절연막을 관통하는 비아(VIA1)들을 통해서 공통 제1 전원 라인(Common_Power1)들에 전기적으로 연결되며, 제2 전원 도메인(POWER2 DOMAIN)의 제2 메탈 레이어(METAL2)에 형성된 제2 전원 라인(Power2)들 및 신호 라인(미도시)의 외측에서 x축 방향으로 제2 전원 도메인(POWER2 DOMIAN)을 가로지를 수 있다. 즉, 제1 전원 전달 라인(Power1_Trans)은 제2 전원 라인(Power2)들 및 신호 라인(미도시)을 피해서 제2 전원 도메인(POWER2 DOMIAN)을 가로질러 제2 전원 도메인(POWER2 DOMAIN)을 사이에 두고 이웃하는 제1 전원 도메인(POWER1 DOMAIN)들의 공통 제1 전원 라인(Common_Power1)들간을 전기적으로 연결할 수 있다.
제1 메탈 레이어(METAL1)에는 제2 전원 도메인(POWER2 DOMIAN)의 양측 가장자리에서 제2 전원 라인(Power2)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장되는 공통 제2 전원 라인(Common_Power2)들이 형성될 수 있다.
공통 제2 전원 라인(Common_Power2)은 제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2) 사이에 형성된 층간절연막을 관통하는 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들과 전기적으로 연결될 수 있다. 즉, 공통 제2 전원 라인(Common_Power2)은 제2 전원 라인(Power2)들과 상이한 레이어에 형성될 수 있고, 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들에 연결될 수 있다.
제2 메탈 레이어(METAL2)에는 제2 전원 도메인(POWER2 DOMAIN)의 가장자리에서 층간절연막을 관통하는 비아(VIA2)들을 통해서 공통 제2 전원 라인(Common_Power2)에 전기적으로 연결되는 제2 전원 전달 라인(Power2_Trans)이 형성될 수 있다.
제2 전원 전달 라인(Power2_Trans)은 제2 전원을 제2 전원 도메인(POWER2 DOMAIN) 외부의 다른 제2 전원 도메인(미도시)으로 전달하기 위한 전원 전달 통로로서, 제2 전원 도메인(POWER2 DOMAIN)의 가장자리로부터 제2 전원 도메인(POWER2 DOMAIN)의 외부로 연장되며, 제1 전원 도메인(POWER1 DOMAIN)들의 제2 메탈 레이어(METAL2)에 형성된 제1 전원 라인(Power1)들 및 신호 라인(Signal)의 외측에서 x축 방향으로 제1 전원 도메인(POWER1 DOMIAN)을 가로지를 수 있다. 즉, 제2 전원 전달 라인(Power2_Trans)은 제1 전원 라인(Power1)들 및 신호 라인(미도시)을 피해서 제1 전원 도메인(POWER1 DOMIAN)들을 가로질러 제1 전원 도메인(POWER1 DOMIAN)의 건너편으로 제2 전원을 전달할 수 있다.
도 1 내지 도 3을 참조로 설명된 실시예들에서는, 공통 제1, 제2 전원 라인(Common_Power1,Common_Power2)이 제1,제2 전원 라인(Power1,Power2)들과 상이한 레이어에 배치된 경우를 나타내었으나, 본 발명의 기술적 사상은 이에 한정되지 않으며 공통 제1,제2 전원 라인(Common_Power1,Common_Power2) 중 어느 하나가 제1,제2 전원 라인(Power1,Power2)들과 동일한 레이어에 배치되는 경우도 포함할 수 있다. 이러한 실시예들은 도 4 내지 도 5를 참조로 하는 이하의 설명을 통해서 보다 명백해질 것이다.
도 4를 참조하면, 제1 전원 도메인(POWER1 DOMIAN)과 제2 전원 도메인(POWER2 DOMIAN)이 일방향, 즉 x축 방향으로 나란하게 배치되어 있다.
제1 전원 도메인(POWER1 DOMIAN)의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제1 전원 라인(Power1)들이 형성될 수 있다. 그리고, 제2 전원 도메인(POWER2 DOMIAN)의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제2 전원 라인(Power2)들이 형성될 수 있다. 한편, 제1 전원 도메인(POWER1 DOMIAN)의 제2 메탈 레이어(METAL2)에는 제1 전원 라인(Power1) 외에 x축 방향으로 연장되는 신호 라인(Signal)들이 더 형성될 수 있다. 도시하지 않았지만, 제2 전원 도메인(POWER2 DOMIAN)의 제2 메탈 레이어(METAL2)에는 제2 전원 라인(Power2) 외에 x축 방향으로 연장되는 신호 라인들이 더 형성될 수 있다.
제2 메탈 레이어(METAL2)에는 제1 전원 도메인(POWER1 DOMIAN)의 가장자리에서 제1 전원 라인(Power1)들과 전기적으로 연결되는 공통 제1 전원 라인(Common_Power1)이 형성될 수 있다. 공통 제1 전원 라인(Common_Power1)은 제2 전원 도메인(POWER2 DOMIAN)과 인접한 제1 전원 도메인(POWER1 DOMIAN)의 일측 변을 따라서 제1 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다. 즉, 공통 제1 전원 라인(Common_Power1)은 제1 전원 라인(Power1)들과 동일한 레이어에 형성되며, 제1 전원 라인(Power1)들에 직접 연결될 수 있다.
공통 제1 전원 라인(Common_Power1)과의 전기적 분리를 위하여 제1 전원 도메인(POWER1 DOMIAN)의 신호 라인(Signal)은 그 끝단이 제1 전원 도메인(POWER1 DOMIAN) 가장자리로부터 일정 거리 이상 이격되게 형성될 수 있다.
제2 메탈 레이어(METAL2)에는 제1 전원 도메인(POWER1 DOMAIN)의 가장자리에서 공통 제1 전원 라인(Common_Power1)과 전기적으로 연결되는 제1 전원 전달 라인(Power1_Trans)이 형성될 수 있다.
제1 전원 전달 라인(Power1_Trans)은 제1 전원을 제1 전원 도메인(POWER1 DOMAIN) 외부의 다른 제1 전원 도메인(미도시)으로 전달하기 위한 전원 전달 통로로서, 제1 전원 도메인(POWER1 DOMAIN)의 가장자리로부터 제1 전원 도메인(POWER1 DOMAIN)의 외부로 연장되며 제2 전원 도메인(POWER2 DOMAIN)의 제2 메탈 레이어(METAL2)에 형성된 제2 전원 라인(Power2)들 및 신호 라인(미도시)의 외측에서 x축 방향으로 제2 전원 도메인(POWER2 DOMIAN)을 가로지를 수 있다. 즉, 제1 전원 전달 라인(Power1_Trans)은 제2 전원 라인(Power2)들 및 신호 라인(미도시)을 피해서 제2 전원 도메인(POWER2 DOMIAN)을 가로질러 제2 전원 도메인(POWER2 DOMIAN)의 건너편으로 제1 전원을 전달할 수 있다.
도 5를 참조하면, 제1 메탈 레이어(METAL1)에는 제2 전원 도메인(POWER2 DOMIAN)의 가장자리에서 제2 전원 라인(Power2)들과 교차되는 공통 제2 전원 라인(Common_Power2)이 형성될 수 있다. 공통 제2 전원 라인(Common_Power2)은 제1 전원 도메인(POWER1 DOMIAN)과 인접한 제2 전원 도메인(POWER2 DOMIAN)의 일측 변을 따라서 제2 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다.
공통 제2 전원 라인(Common_Power2)은 제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2) 사이에 형성된 층간절연막을 관통하는 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들과 전기적으로 연결될 수 있다. 즉, 공통 제2 전원 라인(Common_Power2)은 제2 전원 라인(Power2)들과 상이한 레이어에 형성될 수 있고, 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들에 연결될 수 있다.
도 1 내지 도 5를 참조로 하여 설명된 실시예에서는, 다른 전원 도메인과 이웃하는 변에만 공통 제1,제2 전원 라인(Common_Power1,Common_Power2)이 설치된 경우를 나타내었으나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
예컨대, 도 6에 도시된 바와 같이 공통 제1 전원 라인(Common_Power1)은 제2 전원 도메인(POWER2 DOMIAN)과 인접한 제1 전원 도메인(POWER1 DOMIAN)의 일측 변뿐만 아니라 일측 변과 마주하는 제1 전원 도메인(POWER1 DOMIAN)의 타측 변에도 형성될 수 있다. 동일한 방식으로, 공통 제2 전원 라인(Common_Power2)은 제1 전원 도메인(POWER1 DOMIAN)과 인접한 제2 전원 도메인(POWER2 DOMIAN)의 일측 변뿐만 아니라 일측 변과 마주하는 제2 전원 도메인(POWER2 DOMIAN)의 타측 변에도 형성될 수 있다.
각각의 공통 제1 전원 라인(Common_Power1)들에는 비아(VIA1)을 통해서 제1 전원 전달 라인(Power1_Trans)이 전기적으로 연결될 수 있다. 여기서, 제1 전원 도메인(POWER1 DOMAIN)의 일측 변에 형성된 공통 제1 전원 라인(Common_Power1)과 전기적으로 연결된 제1 전원 전달 라인(Power1_Trans)은 제1 전원 도메인(POWER1 DOMAIN)의 왼편으로 연장되고, 제1 전원 도메인(POWER1 DOMAIN)의 타측 변에 형성된 공통 제1 전원 라인(Common_Power1)과 전기적으로 연결된 제1 전원 전달 라인(Power1_Trans)은 제1 전원 도메인(POWER1 DOMAIN)의 오른편으로 연장될 수 있다. 따라서, 제1 전원을 제1 전원 도메인(POWER1 DOMAIN)의 양 방향으로 전달할 수 있으므로 전원 전달 능력이 향상된다.
도 7을 참조하면, x축 방향으로 배열된 제1 전원 도메인(POWER1 DOMIAN) 및 제2 전원 도메인(POWER2 DOMIAN)을 포함하는 칼럼이 x축 방향에 수직한 y축 방향으로 복수개, 예컨대 2개가 배열되어 있다. 상기 칼럼들은 y축 방향으로 제1 전원 도메인(POWER1 DOMIAN)과 제2 전원 도메인(POWER1 DOMIAN)이 교대로 배치되도록 구성될 수 있다.
각각의 제1 전원 도메인(POWER1 DOMIAN)들에는 제1 전원을 사용하는 회로(미도시)들이 배치되고, 각각의 제2 전원 도메인(POWER2 DOMIAN)들에는 제2 전원을 사용하는 회로(미도시)들이 배치될 수 있다. 제1 전원은 제2 전원에 비해 낮은 전원일 수 있다. 즉, 제1 전원 도메인(POWER1 DOMIAN)들은 저전원 도메인이고, 제2 전원 도메인(POER2)은 고전원 도메인일 수 있다. 역으로, 제1 전원은 제2 전원에 비해 높은 전원일 수 있고, 따라서 제1 전원 도메인(POWER1 DOMIAN)들은 고전원 도메인이고 제2 전원 도메인(POER2)은 저전원 도메인일 수 있다.
제1,제2 전원은 전원 범프라고 불리는 전원 공급원(미도시)을 통해서 반도체 장치의 외부로부터 공급될 수 있다. 전원 공급원으로부터의 제1 전원을 제1 전원 도메인(POWER1 DOMIAN)에 배치된 회로로 전달하기 위한 전원 전달 통로로서, 각각의 제1 전원 도메인(POWER1 DOMIAN)들의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제1 전원 라인(Power1)들이 형성될 수 있다. 그리고, 전원 공급원으로부터의 제2 전원을 제2 전원 도메인(POWER2 DOMIAN)에 배치된 회로로 전달하기 위한 전원 전달 통로로서, 각각의 제2 전원 도메인(POWER2 DOMIAN)들의 제2 메탈 레이어(METAL2)에는 x축 방향으로 연장되는 복수의 제2 전원 라인(Power2)들이 형성될 수 있다.
한편, 제1 전원 도메인(POWER1 DOMIAN)들의 제2 메탈 레이어(METAL2)에는 제1 전원 라인(Power1) 외에 x축 방향으로 연장되는 신호 라인(Signal)이 더 형성될 수 있다. 도시하지 않았지만, 제2 전원 도메인(POWER2 DOMIAN)들의 제2 메탈 레이어(METAL2)에는 제2 전원 라인(Power2) 외에 x축 방향으로 연장되는 신호 라인이 더 형성될 수 있다.
제1 메탈 레이어(METAL1)에는 각각의 제1 전원 도메인(POWER1 DOMIAN)들의 가장자리에서 제1 전원 라인(Power1)들과 교차되는 공통 제1 전원 라인(Common_Power1)들이 형성될 수 있다. 공통 제1 전원 라인(Common_Power1)들은 제1 전원 도메인(POWER1 DOMIAN)의 가장자리를 따라서 제1 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다.
제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2)는 층간절연막(미도시)을 사이에 두고 상,하로 분리되어 있으며, 공통 제1 전원 라인(Common_Power1)은 층간절연막을 관통하는 비아(VIA1)들을 통해서 제1 전원 라인(Power1)들과 전기적으로 연결될 수 있다. 즉, 공통 제1 전원 라인(Common_Power1)은 제1 전원 라인(Power1)들과 상이한 레이어에 형성될 수 있고, 비아(VIA1)들을 통해서 제1 전원 라인(Power1)들에 연결될 수 있다.
제2 메탈 레이어(METAL2)에는 제1 전원 도메인(POWER1 DOMAIN)들의 가장자리에서 층간절연막을 관통하는 비아(VIA1)들을 통해서 공통 제1 전원 라인(Common_Power1)에 전기적으로 연결되는 제1 전원 전달 라인(Power1_Trans)이 형성될 수 있다.
제1 전원 전달 라인(Power1_Trans)은 제1 전원을 제1 전원 도메인(POWER1 DOMAIN) 외부의 다른 제1 전원 도메인(미도시)으로 전달하기 위한 전원 전달 통로로서, 제1 전원 도메인(POWER1 DOMAIN)의 가장자리로부터 제1 전원 도메인(POWER1 DOMAIN)의 외부로 연장되며, 제2 전원 도메인(POWER2 DOMAIN)의 제2 메탈 레이어(METAL2)에 형성된 제2 전원 라인(Power2)들 및 신호 라인(미도시)의 외측에서 x축 방향으로 제2 전원 도메인(POWER2 DOMIAN)을 가로지를 수 있다. 즉, 제1 전원 전달 라인(Power1_Trans)은 제2 전원 라인(Power2)들 및 신호 라인(미도시)을 피해서 제2 전원 도메인(POWER2 DOMIAN)을 가로질러 제2 전원 도메인(POWER2 DOMIAN)의 건너편으로 제1 전원을 전달할 수 있다.
제1 메탈 레이어(METAL1)에는 제2 전원 도메인(POWER2 DOMIAN)들의 가장자리에서 제2 전원 라인(Power2)들과 교차되는 공통 제2 전원 라인(Common_Power2)이 형성될 수 있다. 공통 제2 전원 라인(Common_Power2)은 제2 전원 도메인(POWER2 DOMIAN)의 가장자리를 따라서 제2 전원 라인(Power1)들의 연장 방향(x축 방향)에 수직한 방향, 즉 y축 방향으로 연장될 수 있다.
공통 제2 전원 라인(Common_Power2)은 제1 메탈 레이어(METAL1)와 제2 메탈 레이어(METAL2) 사이에 형성된 층간절연막을 관통하는 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들과 전기적으로 연결될 수 있다. 즉, 공통 제2 전원 라인(Common_Power2)은 제2 전원 라인(Power2)들과 상이한 레이어에 형성될 수 있고, 비아(VIA2)들을 통해서 제2 전원 라인(Power2)들에 연결될 수 있다.
제2 메탈 레이어(METAL2)에는 제2 전원 도메인(POWER2 DOMAIN)의 가장자리에서 층간절연막을 관통하는 비아(VIA2)들을 통해서 공통 제2 전원 라인(Common_Power2)에 전기적으로 연결되는 제2 전원 전달 라인(Power2_Trans)이 형성될 수 있다.
제2 전원 전달 라인(Power2_Trans)은 제2 전원을 제2 전원 도메인(POWER2 DOMAIN) 외부의 다른 제2 전원 도메인(미도시)으로 전달하기 위한 전원 전달 통로로서, 제2 전원 도메인(POWER2 DOMAIN)의 가장자리로부터 제2 전원 도메인(POWER2 DOMAIN)의 외부로 연장되며, 제1 전원 도메인(POWER1 DOMAIN)의 제2 메탈 레이어(METAL2)에 형성된 제1 전원 라인(Power1)들 및 신호 라인(Signal)의 외측에서 x축 방향으로 제1 전원 도메인(POWER1 DOMIAN)을 가로지를 수 있다. 즉, 제2 전원 전달 라인(Power2_Trans)은 제1 전원 라인(Power1)들 및 신호 라인(미도시)을 피해서 제1 전원 도메인(POWER1 DOMIAN)을 가로질러 제1 전원 도메인(POWER1 DOMIAN)의 건너편으로 제2 전원을 전달할 수 있다.
그리고, 제1 메탈 레이어(METAL1)에는 y축 방향으로 연장되는 추가 제1 전원 전달 라인(Add_Power1_Trans)들 및 추가 제2 전원 전달 라인(Add_Power2_Trans)들이 형성될 수 있다.
추가 제1 전원 전달 라인(Add_Power1_Trans)은 y축 방향으로 배열된 제1 전원 도메인(POWER1 DOMIAN)과 제2 전원 도메인(POWER2 DOMIAN) 및 이들 사이에 배치되며, 제1 전원 도메인(POWER1 DOMIAN)의 제1 전원 라인(Power1)들과 제2 전원 도메인(POWER2 DOMAIN)의 제1 전원 전달 라인(Power1_Trans)간을 전기적으로 연결할 수 있다.
추가 제1 전원 전달 라인(Add_Power1_Trans)이 형성된 제1 메탈 레이어(METAL1)와 제1 전원 라인(Power1)들 및 제1 전원 전달 라인(Power1_Trans)이 형성된 제2 메탈 레이어(METAL2) 사이에 형성된 층간절연막에는 층간절연막을 관통하여 추가 제1 전원 전달 라인(Add_Power1_Trans)과 제1 전원 라인(Power1)들 사이, 그리고 추가 제1 전원 전달 라인(Add_Power1_Trans)과 제1 전원 전달 라인(Power1_Trans) 사이를 연결하는 비아(VIA1)가 형성될 수 있다.
추가 제2 전원 전달 라인(Add_Power2_Trans)은 y축 방향으로 배열된 제1 전원 도메인(POWER1 DOMIAN)과 제2 전원 도메인(POWER2 DOMIAN) 및 이들 사이에 배치되며, 제2 전원 도메인(POWER2 DOMIAN)의 제2 전원 라인(Power2)들과 제1 전원 도메인(POWER1 DOMAIN)의 제2 전원 전달 라인(Power2_Trans)간을 전기적으로 연결할 수 있다.
추가 제2 전원 전달 라인(Add_Power2_Trans)이 형성된 제1 메탈 레이어(METAL1)와 제2 전원 라인(Power2)들 및 제2 전원 전달 라인(Power2_Trans) 형성된 제2 메탈 레이어(METAL2) 사이에 형성된 층간절연막에는 층간절연막을 관통하여 추가 제2 전원 전달 라인(Add_Power2_Trans)과 제2 전원 라인(Power2)들 사이, 그리고 추가 제2 전원 전달 라인(Add_Power2_Trans)과 제2 전원 전달 라인(Power2_Trans) 사이를 연결하는 비아(VIA2)가 형성될 수 있다.
본 실시예들에 따르면, 각 전원 도메인들의 가장자리에 전원 라인과 교차하는 방향으로 연장되는 공통 전원 라인을 배치하여 전원 도메인 외부로의 전원 전달을 용이해지므로 전원 전달 능력이 향상된다. 특별히, 동일 전원을 사용하는 전원 도메인들간 전원 연결시에 그들 사이에 상기 전원 도메인들과 다른 전원을 사용하는 전원 도메인이 배치되는 경우, 다른 전원을 사용하는 전원 도메인에 형성된 전원 라인들 및 신호 라인들을 피해서 전원 전달 경로를 구성할 수 있으므로 다른 전원을 사용하는 전원 도메인에 형성된 전원 라인들 및 신호 라인들로 인한 전원 전달 능력 저하를 방지할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
제1,제2 전원 도메인: POWER1 DOMAIN,POWER2 DOMAIN
제1,제2 전원 라인: Power1,Power2
공통 제1,제2 전원 라인: Common_Power1,Common_Power2
제1,제2 전원 전달 라인: Power1_Trans,Power2_Trans
추가 제1,제2 전원 전달 라인: Add_Power1_Trans,Add_Power2_Trans

Claims (19)

  1. 전원 도메인에 일방향으로 연장되게 형성된 복수의 전원 라인들;및
    상기 전원 도메인의 가장자리에 상기 전원 라인에 교차되게 형성되며 상기 전원 라인들과 전기적으로 연결된 공통 전원 라인;
    을 포함하는 반도체 장치의 전원 라인 배치구조.
  2. 제1 항에 있어서, 상기 전원 도메인의 가장자리에서 상기 공통 전원 라인에 전기적으로 연결되며 상기 전원 도메인의 외부로 연장되는 전원 전달 라인을 더 포함하는 반도체 장치의 전원 라인 배치구조.
  3. 제2 항에 있어서, 상기 전원 전달 라인은 상기 전원 라인들과 동일 레이어에 배치되는 반도체 장치의 전원 라인 배치구조.
  4. 제3 항에 있어서, 상기 공통 전원 라인은 상기 전원 라인들 및 상기 전원 전달 라인과 다른 레이어에 배치되고, 비아를 통해서 상기 전원 라인들 및 상기 전원 전달 라인에 연결되는 반도체 장치의 전원 라인 배치구조.
  5. 제3 항에 있어서, 상기 공통 전원 라인은 상기 전원 라인들 및 상기 전원 전달 라인과 동일 레이어에 배치되고, 상기 전원 라인들 및 상기 전원 전달 라인에 직접 연결되는 반도체 장치의 전원 라인 배치구조.
  6. 일방향으로 이웃하여 배치된 제1 전원 도메인 및 제2 전원 도메인을 포함하는 반도체 장치에 있어서,
    상기 제1 전원 도메인에 상기 일방향으로 연장되게 형성된 복수의 제1 전원 라인들;
    상기 제1 전원 도메인들의 가장자리에 상기 일방향에 수직한 타방향으로 연장되게 형성되며 상기 제1 전원 라인들과 전기적으로 연결된 공통 제1 전원 라인;및
    상기 제1 전원 도메인의 가장자리에서 상기 공통 제1 전원 라인에 전기적으로 연결되며 상기 제2 전원 도메인을 가로지르는 제1 전원 전달 라인;을 포함하는 반도체 장치의 전원 라인 배치구조.
  7. 제 6항에 있어서, 상기 제1 전원 전달 라인은 상기 제1 전원 라인들과 동일 레이어에 배치되는 반도체 장치의 전원 라인 배치구조.
  8. 제7 항에 있어서, 상기 공통 제1 전원 라인은 상기 제1 전원 라인들 및 상기 제1 전원 전달 라인과 다른 레이어에 배치되며, 비아를 통해서 상기 제1 전원 라인들 및 상기 제1 전원 전달 라인에 연결되는 반도체 장치의 전원 라인 배치구조.
  9. 제7 항에 있어서, 상기 공통 제1 전원 라인은 상기 제1 전원 라인들 및 상기 제1 전원 전달 라인과 동일 레이어에 배치되며, 상기 제1 전원 라인들 및 상기 제1 전원 전달 라인에 직접 연결되는 반도체 장치의 전원 라인 배치구조.
  10. 제6 항에 있어서, 상기 제1 전원 라인들과 동일 레이어의 상기 제2 전원 도메인에 상기 일방향으로 연장되게 형성된 제2 전원 라인 및 신호 라인을 더 포함하는 반도체 장치의 전원 라인 배치 구조,
  11. 제10 항에 있어서, 상기 제1 전원 전달 라인은 상기 제2 전원 라인 및 상기 신호 라인 외측에서 상기 제2 전원 도메인을 가로지르도록 형성된 반도체 장치의 전원 라인 배치구조.
  12. 제10 항에 있어서, 상기 제2 전원 도메인의 가장자리에 상기 일방향에 수직한 타방향으로 연장되게 형성되며 상기 제2 전원 라인들과 전기적으로 연결된 공통 제2 전원 라인들;및
    상기 제2 전원 도메인의 가장자리에서 상기 공통 제2 전원 라인에 전기적으로 연결되며 상기 제1 전원 도메인을 가로지르는 제2 전원 전달 라인;을 더 포함하는 반도체 장치의 전원라인 배치구조.
  13. 제 12항에 있어서, 상기 제2 전원 전달 라인은 상기 제2 전원 라인들과 동일 레이어에 배치되는 반도체 장치의 전원 라인 배치구조.
  14. 제13 항에 있어서, 상기 공통 제2 전원 라인은 상기 제2 전원 라인들 및 상기 제2 전원 전달 라인과 다른 레이어에 배치되고, 비아를 통해서 상기 제2 전원 라인들 및 상기 제2 전원 전달 라인에 연결되는 반도체 장치의 전원 라인 배치구조.
  15. 제13 항에 있어서, 상기 공통 제2 전원 라인은 상기 제2 전원 라인들 및 상기 제2 전원 전달 라인과 동일 레이어에 배치되고, 상기 제2 전원 라인들 및 상기 제2 전원 전달 라인에 직접 연결되는 반도체 장치의 전원 라인 배치구조.
  16. 제12 항에 있어서, 상기 제2 전원 전달 라인은 상기 제1 전원 라인들 및 상기 제1 전원 라인들과 동일 레이어에 형성된 상기 제1 전원 도메인의 신호 라인들 외측에서 상기 제1 전원 도메인을 가로지르도록 형성된 반도체 장치의 전원 라인 배치구조.
  17. 제6 항에 있어서, 상기 제1 전원 도메인 및 제2 전원 도메인을 포함하는 칼럼이 상기 일방향에 수직한 타방향으로 복수개 배열되는 반도체 장치의 전원 라인 배치구조.
  18. 제17 항에 있어서, 상기 칼럼들은 상기 타방향으로 상기 제1 전원 도메인과 상기 제2 전원 도메인이 교대로 배치되도록 구성된 반도체 장치의 전원 라인 배치 구조.
  19. 제18 항에 있어서, 상기 타방향으로 연장되며 상기 제1 전원 도메인에 배치된 제1 전원 라인들과 상기 제2 전원 도메인에 배치된 상기 제1 전원 전달 라인간을 전기적으로 연결하는 추가 전원 전달 라인을 더 포함하는 반도체 장치의 전원 라인 배치 구조.
KR1020150025548A 2015-02-24 2015-02-24 반도체 장치의 전원 라인 배치구조 KR20160103276A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150025548A KR20160103276A (ko) 2015-02-24 2015-02-24 반도체 장치의 전원 라인 배치구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025548A KR20160103276A (ko) 2015-02-24 2015-02-24 반도체 장치의 전원 라인 배치구조

Publications (1)

Publication Number Publication Date
KR20160103276A true KR20160103276A (ko) 2016-09-01

Family

ID=56942475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025548A KR20160103276A (ko) 2015-02-24 2015-02-24 반도체 장치의 전원 라인 배치구조

Country Status (1)

Country Link
KR (1) KR20160103276A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016217125A1 (de) 2015-09-08 2017-03-09 Thinkware Corporation Kurvenführungsverfahren, Kurvenführungsgerät, elektronisches Gerät und auf dem computerlesbaren Aufnahmemedium gespeichertes Programm

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016217125A1 (de) 2015-09-08 2017-03-09 Thinkware Corporation Kurvenführungsverfahren, Kurvenführungsgerät, elektronisches Gerät und auf dem computerlesbaren Aufnahmemedium gespeichertes Programm
DE102016217125B4 (de) 2015-09-08 2022-11-03 Thinkware Corporation Kurvenführungsverfahren, Kurvenführungsgerät, elektronisches Gerät und auf dem computerlesbaren Aufnahmemedium gespeichertes Programm

Similar Documents

Publication Publication Date Title
US8937522B2 (en) Transformer device
US20200225791A9 (en) Display substrate and display device
US10157922B2 (en) Interconnect metal layout for integrated circuit
RU2669512C1 (ru) Жидкокристаллические устройства и панели, имеющие сенсорные функции
US20030161128A1 (en) Multi-layer wiring device, wiring method and wiring characteristic analyzing/predicting method
WO2017173779A1 (zh) 阵列基板和显示装置
TWI502702B (zh) 半導體裝置
KR102276030B1 (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
JP7229299B2 (ja) 集積回路、携帯端末及びディスプレイ
KR20160103276A (ko) 반도체 장치의 전원 라인 배치구조
CN110310572B (zh) 一种显示面板及显示装置
US8614515B2 (en) Wiring method for semiconductor integrated circuit, semiconductor-circuit wiring apparatus and semiconductor integrated circuit
US10153245B2 (en) Semiconductor device
US6784531B2 (en) Power distribution plane layout for VLSI packages
JP2009164330A (ja) 半導体装置
JP5655086B2 (ja) 半導体装置
KR20180009514A (ko) 반도체 장치의 파워 라인 배치 구조
CN106783775B (zh) 一种三维集成电路芯片及其电源布线方法
TWI733171B (zh) 積體電路
JP6572820B2 (ja) 電源供給構造
KR20150109359A (ko) 반도체 장치
US11342284B2 (en) Semiconductor chip
CN103094277B (zh) 半导体装置
WO2019071657A1 (zh) 一种玻璃基板的布线结构、玻璃基板及显示装置
JP6449132B2 (ja) 信号処理装置