JP5581795B2 - スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 - Google Patents
スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 Download PDFInfo
- Publication number
- JP5581795B2 JP5581795B2 JP2010107409A JP2010107409A JP5581795B2 JP 5581795 B2 JP5581795 B2 JP 5581795B2 JP 2010107409 A JP2010107409 A JP 2010107409A JP 2010107409 A JP2010107409 A JP 2010107409A JP 5581795 B2 JP5581795 B2 JP 5581795B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- impurity diffusion
- semiconductor substrate
- standard cell
- functional element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 212
- 238000000034 method Methods 0.000 title claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 329
- 239000002184 metal Substances 0.000 claims description 237
- 239000012535 impurity Substances 0.000 claims description 179
- 239000000758 substrate Substances 0.000 claims description 133
- 239000010410 layer Substances 0.000 description 385
- 102100027626 Ferric-chelate reductase 1 Human genes 0.000 description 29
- 101000862406 Homo sapiens Ferric-chelate reductase 1 Proteins 0.000 description 29
- 229910021332 silicide Inorganic materials 0.000 description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 23
- 101000604054 Homo sapiens Neuroplastin Proteins 0.000 description 21
- 101000806155 Homo sapiens Short-chain dehydrogenase/reductase 3 Proteins 0.000 description 21
- 102100037857 Short-chain dehydrogenase/reductase 3 Human genes 0.000 description 21
- 108091006146 Channels Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 101100028092 Drosophila melanogaster Or22a gene Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 101100202463 Schizophyllum commune SC14 gene Proteins 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 101100421903 Arabidopsis thaliana SOT10 gene Proteins 0.000 description 1
- 102100032231 Caveolae-associated protein 2 Human genes 0.000 description 1
- 101000869050 Homo sapiens Caveolae-associated protein 2 Proteins 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明の他の局面に基づく半導体装置は、半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置であって、上記第1スタンダードセルは、上記半導体基板の上記表面に形成された帯状の第1不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に対向する第1機能素子領域と、上記半導体基板の上記表面の上方に配設され、上記第1不純物拡散領域の上方において上記第1不純物拡散領域に沿うように延在する第1幹線部および上記第1幹線部から上記第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、上記第2スタンダードセルは、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第2不純物拡散領域に対向する第2機能素子領域と、上記半導体基板の上記表面における上記第2不純物拡散領域および上記第2機能素子領域の間に形成され、上記第2不純物拡散領域および上記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、上記第1金属層および上記第2機能素子領域は、上記第1幹線部、上記第1不純物拡散領域、上記第2不純物拡散領域、および上記接続用不純物拡散領域を通して電気的に接続されており、上記半導体基板の上記表面に形成された第3スタンダードセルをさらに備え、上記第3スタンダードセルは、上記半導体基板の上記表面に形成され、上記第2不純物拡散領域を挟んで上記第1不純物拡散領域の反対側に位置し、上記第2不純物拡散領域に連続する帯状の第3不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第3不純物拡散領域に対向する第3機能素子領域と、を有し、上記半導体基板の上記表面の上方に第2金属層が配設され、上記第2金属層は、上記第2不純物拡散領域の上方において上記第2不純物拡散領域に沿うように延在する第2幹線部と、上記第2幹線部から上記第1機能素子領域の上方に向かって延在する第2延在部と、上記第2幹線部から上記第3機能素子領域の上方に向かって延在する第3延在部と、を有し、上記第1機能素子領域および上記第3機能素子領域は、上記第2幹線部、上記第2延在部および上記第3延在部を通して電気的に接続され、上記第2金属層の上記第2幹線部が延在している平面高さは、上記第1金属層が形成されている平面高さ以下である。
本発明のさらに他の局面に基づく半導体装置は、半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置であって、上記第1スタンダードセルは、上記半導体基板の上記表面に形成された帯状の第1不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に対向する第1機能素子領域と、上記半導体基板の上記表面の上方に配設され、上記第1不純物拡散領域の上方において上記第1不純物拡散領域に沿うように延在する第1幹線部および上記第1幹線部から上記第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、上記第2スタンダードセルは、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第2不純物拡散領域に対向する第2機能素子領域と、上記半導体基板の上記表面における上記第2不純物拡散領域および上記第2機能素子領域の間に形成され、上記第2不純物拡散領域および上記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、上記第1金属層および上記第2機能素子領域は、上記第1幹線部、上記第1不純物拡散領域、上記第2不純物拡散領域、および上記接続用不純物拡散領域を通して電気的に接続されており、上記半導体基板の上記表面に形成された第3スタンダードセルをさらに備え、上記第3スタンダードセルは、上記半導体基板の上記表面に形成され、上記第2不純物拡散領域を挟んで上記第2機能素子領域の反対側に位置し、上記第2不純物拡散領域に対向する第3機能素子領域を有し、上記半導体基板の上記表面の上方において上記第2不純物拡散領域を跨ぐように、上記第2機能素子領域および上記第3機能素子領域を電気的に接続する第2金属層が延設され、上記第2金属層が上記第2不純物拡散領域を跨ぐように延在している平面高さは、上記第1金属層が形成されている平面高さ以下である。
図1〜図6を参照して、本実施の形態における半導体装置SD1について説明する。図1は、半導体装置SD1の全体的な構成を示す平面図である。図1を参照して、半導体装置SD1は、その表面に、RAM(Random Access Memory)、ROM(Read Only Memory)、ANALOG、LOGIC(以下、論理回路領域LCRと称する)、および入出力領域I/O等を備えている。
図3は、スタンダードセルSC1(第1スタンダードセル)およびスタンダードセルSC2(第2スタンダードセル)を示す平面図である。図4は、図3におけるIV−IV線に関する矢視断面図である。図5は、図3におけるV−V線に関する矢視断面図である。図6は、図3における矢印VI方向からスタンダードセルSC1,SC2を見た斜視図である。
スタンダードセルSC1は、半導体基板SS、n型ウェル領域Wn、p型ウェル領域Wp、帯状のn+型拡散領域An11(第1不純物拡散領域)、帯状のp+型拡散領域Ap12、絶縁層IL1〜IL3(図4参照)、機能素子領域FE1(第1機能素子領域)、金属層MT1、金属層MT2,金属層MT11(第1金属層)、金属層MT12、および複数の導電層CLを有している。
機能素子領域FE1は、半導体基板SSの表面に形成され、n+型拡散領域An11とp+型拡散領域Ap12との間に位置している。機能素子領域FE1およびn+型拡散領域An11は、間隔を空けて対向している。機能素子領域FE1およびp+型拡散領域Ap12も、間隔を空けて対向している。
図3および図6を参照して、各金属層MT1,MT2,MT11,MT12は、上記の各配線用溝の内部に形成されている。各金属層MT1,MT2,MT11,MT12は、半導体基板SSの表面の上方(絶縁層IL3が形成されている高さ)に位置している。
図3を主として参照して、スタンダードセルSC2は、半導体基板SS、n型ウェル領域Wn、p型ウェル領域Wp、帯状のn+型拡散領域An21(第2不純物拡散領域)、帯状のp+型拡散領域Ap22、絶縁層IL1〜IL3(図4参照)、機能素子領域FE2(第2機能素子領域)、n+型拡散領域CR21(接続用不純物拡散領域)、p+型拡散領域CR22、金属層MT1、金属層MT2、および複数の導電層CLを有している。
機能素子領域FE2は、半導体基板SSの表面に形成され、n+型拡散領域An21とp+型拡散領域Ap22との間に位置している。機能素子領域FE2およびn+型拡散領域An21は、間隔を空けて対向している。機能素子領域FE2およびp+型拡散領域Ap22も、間隔を空けて対向している。
図3を参照して、各金属層MT1,MT2は、上記の各配線用溝の内部に形成されている。各金属層MT1,MT2は、半導体基板SSの表面の上方(絶縁層IL3が形成されている高さ)に位置している。
スタンダードセルSC2は、n+型拡散領域An21の上方(絶縁層IL3が形成されている高さ)に、機能素子領域FE2にVDD電位を印加するための金属層(電源線)を有していない。換言すると、n+型拡散領域An21の上方には、スタンダードセルSC2の機能素子領域FE2にVDD電位を印加するための金属層が形成されていない「空き領域」が存在している。
図3を参照して、上述の実施の形態1の半導体装置SD1においては、上記の空き領域が、n+型拡散領域An21の上方およびp+型拡散領域Ap22の上方に存在している。上記の空き領域は、n+型拡散領域An21の上方またはp+型拡散領域Ap22のいずれか一方にのみ存在していてもよい。
図8を参照して、本実施の形態における半導体装置SD2について説明する。半導体装置SD2は、金属層MT20Aと、半導体基板SSの表面に形成されたスタンダードセルSC10A,SC10B,SC20A,SC20B,SC30A,SC30Bとを備えている。
金属層MT20Aは、半導体基板SSの表面の上方(たとえば、絶縁層IL3が形成されている高さ)に位置している。金属層MT20Aは、幹線部TP21(第2幹線部)、延在部EP21(第2延在部)、延在部EP31A(第3延在部)、および延在部EP31Bを有している。
p+型拡散領域Ap22の上方には、スタンダードセルSC20A,SC20Bの各機能素子領域FE2にGND電位を印加するための金属層が形成されていない空き領域が存在している。この空き領域を活用して、この空き領域を含むように金属層MT1,MT2,MT11,MT12,MT32と同じ層高さに金属層MT20Aが配設されている。金属層MT20Aを、金属層MT1,MT2,MT11,MT12,MT32と同一の工程において形成することができる。
上述の実施の形態2の半導体装置SD2においては、金属層MT20Aが、スタンダードセルSC30A,SC30Bにおける各機能素子領域FE3の双方に接続されているが、いずれか一方であってもよい。
図9を参照して、本実施の形態における半導体装置SD3について説明する。半導体装置SD3は、金属層MT20Bと、半導体基板SSの表面に形成されたスタンダードセルSC10A,SC10B,SC20A,SC20B,SC30A,SC30Bとを備えている。
金属層MT20Bは、半導体基板SSの表面の上方(たとえば、絶縁層IL3が形成されている高さ)に位置している。金属層MT20Bは、スタンダードセルSC20Aにおける機能素子領域FE2と、スタンダードセルSC20Bにおける機能素子領域FE2とを結ぶ方向と平行な方向に延在する部分を有している。当該部分は、p+型拡散領域Ap22の上方においてp+型拡散領域Ap22を跨いでいる。
p+型拡散領域Ap22の上方には、スタンダードセルSC20A,SC20Bの各機能素子領域FE2にGND電位を印加するための金属層が形成されていない空き領域が存在している。この空き領域を活用して、この空き領域を含むように金属層MT1,MT2,MT11,MT12,MT32と同じ層高さに金属層MT20Bが配設されている。金属層MT20Bを、金属層MT1,MT2,MT11,MT12,MT32と同一の工程において形成することができる。半導体装置SD3によれば、上述の実施の形態2における半導体装置SD2と同様の効果を得ることができる。
上述の実施の形態3の半導体装置SD3においては、金属層MT20Bが、スタンダードセルSC30A,SC30Bの各機能素子領域FE2,FE3の双方に接続されているが、いずれか一方であってもよい。
図10〜図14を参照して、本実施の形態におけるスタンダードセルの配置配線方法ST(図11参照)について説明する。配置配線方法STは、上述の実施の形態1〜実施の形態3(各他の構成を含む)の半導体装置におけるスタンダードセルの配置配線方法である。
本実施の形態における配置配線方法STによると、配線混雑領域付近におけるスタンダードセルが、上述のスタンダードセルSC2またはスタンダードセルSC2Aに置換される。他の複数のスタンダードセル間を接続する金属層が上記の空き領域を含むように配設されることによって、この金属層が迂回する距離(この金属層の全長)を短くすることができる。配置配線方法STを使用して得られた半導体装置においては、空き領域を活用することによってチップ面積の増大が抑制される。
上述の実施の形態4のステップST3において、配置配線システムSYSが読み出すスタンダードセルのパターン情報には、上述の実施の形態1におけるスタンダードセルSC2および上述の実施の形態1の他の構成におけるスタンダードセルSC2Aは含まれていない。ステップST3において、配置配線システムSYSが読み出すスタンダードセルのパターン情報には、上記のスタンダードセルSC2,SC2Aが含まれていてもよい。
Claims (7)
- 半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置であって、
前記第1スタンダードセルは、
前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素子領域と、
前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、
前記第2スタンダードセルは、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素子領域と、
前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、
前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されており、
前記第1金属層の前記第1幹線部は、前記第2不純物拡散領域の上方に到達しない長さで、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在している、
半導体装置。 - 半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置であって、
前記第1スタンダードセルは、
前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素子領域と、
前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、
前記第2スタンダードセルは、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素子領域と、
前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、
前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されており、
前記半導体基板の前記表面に形成された第3スタンダードセルをさらに備え、
前記第3スタンダードセルは、
前記半導体基板の前記表面に形成され、前記第2不純物拡散領域を挟んで前記第1不純物拡散領域の反対側に位置し、前記第2不純物拡散領域に連続する帯状の第3不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第3不純物拡散領域に対向する第3機能素子領域と、を有し、
前記半導体基板の前記表面の上方に第2金属層が配設され、
前記第2金属層は、
前記第2不純物拡散領域の上方において前記第2不純物拡散領域に沿うように延在する第2幹線部と、
前記第2幹線部から前記第1機能素子領域の上方に向かって延在する第2延在部と、
前記第2幹線部から前記第3機能素子領域の上方に向かって延在する第3延在部と、を有し、
前記第1機能素子領域および前記第3機能素子領域は、前記第2幹線部、前記第2延在部および前記第3延在部を通して電気的に接続され、
前記第2金属層の前記第2幹線部が延在している平面高さは、前記第1金属層が形成されている平面高さ以下である、
半導体装置。 - 半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置であって、
前記第1スタンダードセルは、
前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素子領域と、
前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、
前記第2スタンダードセルは、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素子領域と、
前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、
前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されており、
前記半導体基板の前記表面に形成された第3スタンダードセルをさらに備え、
前記第3スタンダードセルは、
前記半導体基板の前記表面に形成され、前記第2不純物拡散領域を挟んで前記第2機能素子領域の反対側に位置し、前記第2不純物拡散領域に対向する第3機能素子領域を有し、
前記半導体基板の前記表面の上方において前記第2不純物拡散領域を跨ぐように、前記第2機能素子領域および前記第3機能素子領域を電気的に接続する第2金属層が延設され、
前記第2金属層が前記第2不純物拡散領域を跨ぐように延在している平面高さは、前記第1金属層が形成されている平面高さ以下である、
半導体装置。 - 半導体基板の表面に形成された第1および第2スタンダードセルを含むスタンダードセルであって、
前記第1スタンダードセルは、
前記半導体基板の前記表面に形成された第1機能素子領域と、
前記半導体基板の前記表面に形成され、前記第1機能素子領域の両側を挟んで対向して配置される帯状の第1不純物拡散領域と、
前記半導体基板の前記表面の上方に配設され、各々の前記第1不純物拡散領域の上方において各々の前記第1不純物拡散領域に沿うように延在する幹線部および各々の前記幹線部から前記第1機能素子領域の上方に向かって延在する延在部を含む金属層と、を有し、
前記第2スタンダードセルは、
前記半導体基板の前記表面に形成された第2機能素子領域と、
前記半導体基板の前記表面に形成され、前記第2機能素子領域の両側を挟んで対向して配置されるとともに、前記第1不純物拡散領域にそれぞれ連続する帯状の第2不純物拡散領域と、
前記半導体基板の前記表面に形成され、各々の前記第2不純物拡散領域と前記第2機能素子領域との間を電気的に接続する接続用不純物拡散領域と、を有し、
前記金属層および前記第2機能素子領域は、前記幹線部、前記第1不純物拡散領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されており、
前記金属層の前記幹線部は、前記第2不純物拡散領域の上方に到達しない長さで、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在している、
スタンダードセル。 - 請求項2または請求項3に記載の半導体装置におけるスタンダードセルの配置配線方法であって、
前記第2スタンダードセルのパターン情報が格納されたセルライブラリを準備する工程と、
所定の回路接続情報を配置配線システムに入力する工程と、
前記配置配線システムが、前記第2スタンダードセル以外の所定のスタンダードセルの前記パターン情報を前記セルライブラリから読み出し、前記回路接続情報に対応するように複数の前記スタンダードセルの前記パターン情報を配置する工程と、
複数の前記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生を検出する工程と、
前記配置配線システムが、前記第2スタンダードセルの前記パターン情報を前記セルライブラリから読み出し、前記配線混雑領域に含まれる前記スタンダードセルを前記第2スタンダードセルに置換する工程と、を備える、
スタンダードセルの配置配線方法。 - 半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置におけるスタンダードセルの配置配線方法であって、
前記第1スタンダードセルは、
前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素子領域と、
前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、
前記第2スタンダードセルは、
前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、
前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素子領域と、
前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、
前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されており、
前記第2スタンダードセルのパターン情報が格納されたセルライブラリを準備する工程と、
所定の回路接続情報を配置配線システムに入力する工程と、
前記配置配線システムが、前記第2スタンダードセル以外の所定のスタンダードセルの前記パターン情報を前記セルライブラリから読み出し、前記回路接続情報に対応するように複数の前記スタンダードセルの前記パターン情報を配置する工程と、
複数の前記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生を検出する工程と、
前記配置配線システムが、前記第2スタンダードセルの前記パターン情報を前記セルライブラリから読み出し、前記配線混雑領域に含まれる前記スタンダードセルを前記第2スタンダードセルに置換する工程と、を備える、
スタンダードセルの配置配線方法。 - 半導体基板の表面に形成された第1および第2スタンダードセルを含むスタンダードセルの配置配線方法であって、
前記第1スタンダードセルは、
前記半導体基板の前記表面に形成された第1機能素子領域と、
前記半導体基板の前記表面に形成され、前記第1機能素子領域の両側を挟んで対向して配置される帯状の第1不純物拡散領域と、
前記半導体基板の前記表面の上方に配設され、各々の前記第1不純物拡散領域の上方において各々の前記第1不純物拡散領域に沿うように延在する幹線部および各々の前記幹線部から前記第1機能素子領域の上方に向かって延在する延在部を含む金属層と、を有し、
前記第2スタンダードセルは、
前記半導体基板の前記表面に形成された第2機能素子領域と、
前記半導体基板の前記表面に形成され、前記第2機能素子領域の両側を挟んで対向して配置されるとともに、前記第1不純物拡散領域にそれぞれ連続する帯状の第2不純物拡散領域と、
前記半導体基板の前記表面に形成され、各々の前記第2不純物拡散領域と前記第2機能素子領域との間を電気的に接続する接続用不純物拡散領域と、を有し、
前記金属層および前記第2機能素子領域は、前記幹線部、前記第1不純物拡散領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されており、
前記第2スタンダードセルのパターン情報が格納されたセルライブラリを準備する工程と、
所定の回路接続情報を配置配線システムに入力する工程と、
前記配置配線システムが、前記第2スタンダードセル以外の所定のスタンダードセルの前記パターン情報を前記セルライブラリから読み出し、前記回路接続情報に対応するように複数の前記スタンダードセルの前記パターン情報を配置する工程と、
複数の前記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生を検出する工程と、
前記配置配線システムが、前記第2スタンダードセルの前記パターン情報を前記セルライブラリから読み出し、前記配線混雑領域に含まれる前記スタンダードセルを前記第2スタンダードセルに置換する工程と、を備える、
スタンダードセルの配置配線方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010107409A JP5581795B2 (ja) | 2010-05-07 | 2010-05-07 | スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 |
US13/101,778 US8258553B2 (en) | 2010-05-07 | 2011-05-05 | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
CN201110120289.7A CN102237362B (zh) | 2010-05-07 | 2011-05-06 | 标准单元、半导体器件以及标准单元的布局和布线方法 |
US13/563,205 US8344427B2 (en) | 2010-05-07 | 2012-07-31 | Standard cell, semiconductor device having standard cells, and method for laying out and wiring the standard cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010107409A JP5581795B2 (ja) | 2010-05-07 | 2010-05-07 | スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011238689A JP2011238689A (ja) | 2011-11-24 |
JP5581795B2 true JP5581795B2 (ja) | 2014-09-03 |
Family
ID=44887851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010107409A Expired - Fee Related JP5581795B2 (ja) | 2010-05-07 | 2010-05-07 | スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8258553B2 (ja) |
JP (1) | JP5581795B2 (ja) |
CN (1) | CN102237362B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8819610B2 (en) * | 2013-01-09 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and layout of an integrated circuit |
US9443851B2 (en) | 2014-01-03 | 2016-09-13 | Samsung Electronics Co., Ltd. | Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same |
US10231324B2 (en) | 2014-04-29 | 2019-03-12 | Qualcomm Incorporated | Staggered power structure in a power distribution network (PDN) |
US10262981B2 (en) * | 2016-04-29 | 2019-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
JP6673806B2 (ja) * | 2016-11-15 | 2020-03-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE102017127276A1 (de) * | 2017-08-30 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek |
US11011545B2 (en) | 2017-11-14 | 2021-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including standard cells |
US10411708B1 (en) * | 2018-12-20 | 2019-09-10 | Micron Technology, Inc. | Apparatuses and methods including configurable logic circuits and layout thereof |
US11176304B2 (en) * | 2019-10-08 | 2021-11-16 | International Business Machines Corporation | Routing a cell of a semiconductor chip |
CN116090401A (zh) * | 2023-01-09 | 2023-05-09 | 上海为旌科技有限公司 | 标准单元、集成电路的设计方法、标准单元、集成电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3335460B2 (ja) | 1994-03-09 | 2002-10-15 | 株式会社リコー | スタンダードセルを有する半導体装置 |
JPH08222640A (ja) | 1995-02-16 | 1996-08-30 | New Japan Radio Co Ltd | 半導体集積回路装置 |
JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
JP3231741B2 (ja) | 1999-06-28 | 2001-11-26 | エヌイーシーマイクロシステム株式会社 | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 |
JP2001189427A (ja) | 2000-01-05 | 2001-07-10 | Matsushita Electric Ind Co Ltd | スタンダードセル及びそれを用いた半導体集積回路 |
JP4285107B2 (ja) * | 2003-06-25 | 2009-06-24 | 日油株式会社 | 有機過酸化物水性エマルションの製造方法 |
JP2005236107A (ja) | 2004-02-20 | 2005-09-02 | Toshiba Corp | 上層メタル電源スタンダードセル、面積圧縮装置および回路最適化装置 |
JP4781040B2 (ja) * | 2005-08-05 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2008004790A (ja) | 2006-06-23 | 2008-01-10 | Oki Electric Ind Co Ltd | スタンダードセル |
US8178905B2 (en) * | 2007-01-12 | 2012-05-15 | Panasonic Corporation | Layout structure of semiconductor device |
JP2009032788A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
JP2009158728A (ja) | 2007-12-27 | 2009-07-16 | Renesas Technology Corp | 半導体装置 |
JP5638760B2 (ja) * | 2008-08-19 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010087336A (ja) * | 2008-10-01 | 2010-04-15 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
US7919792B2 (en) * | 2008-12-18 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell architecture and methods with variable design rules |
-
2010
- 2010-05-07 JP JP2010107409A patent/JP5581795B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-05 US US13/101,778 patent/US8258553B2/en not_active Expired - Fee Related
- 2011-05-06 CN CN201110120289.7A patent/CN102237362B/zh not_active Expired - Fee Related
-
2012
- 2012-07-31 US US13/563,205 patent/US8344427B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011238689A (ja) | 2011-11-24 |
US8344427B2 (en) | 2013-01-01 |
US20110272776A1 (en) | 2011-11-10 |
CN102237362A (zh) | 2011-11-09 |
US8258553B2 (en) | 2012-09-04 |
US20120292714A1 (en) | 2012-11-22 |
CN102237362B (zh) | 2016-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5581795B2 (ja) | スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法 | |
KR102167956B1 (ko) | 표준 셀을 포함한 반도체 디바이스 | |
US10692849B2 (en) | Semiconductor device having a first cell row and a second cell row | |
JP5513530B2 (ja) | 半導体装置 | |
US8410526B2 (en) | Semiconductor integrated circuit device with reduced cell size | |
JP6947987B2 (ja) | 半導体集積回路装置 | |
KR101690170B1 (ko) | 커스텀 집적 회로 | |
CN107464802B (zh) | 集成电路和标准单元库 | |
WO2020110733A1 (ja) | 半導体集積回路装置 | |
CN109564893B (zh) | 半导体芯片 | |
CN103035639A (zh) | 集成电路及其设计方法 | |
JP2004072017A (ja) | 半導体集積回路装置及びその製造方法 | |
JP7364928B2 (ja) | 半導体集積回路装置 | |
JP2010141047A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
KR20140051032A (ko) | 케스케이드 mos 트랜지스터를 위한 배치 방법 | |
JP2007081044A (ja) | 半導体装置 | |
JP5547934B2 (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法 | |
CN111033720B (zh) | 半导体集成电路装置 | |
JP2011199034A (ja) | 半導体装置 | |
JP4890838B2 (ja) | 半導体集積回路のレイアウト設計方法、及びレイアウト設計ツール | |
US7739636B2 (en) | Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise | |
US7948032B2 (en) | Power MOS transistor device and layout | |
JP2014112745A (ja) | 半導体装置 | |
JP5956964B2 (ja) | 半導体装置 | |
CN114429917A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5581795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |