CN114429917A - 半导体装置 - Google Patents

Abstract

本申请涉及半导体技术领域，具体涉及一种半导体装置，包括：半导体衬底，形成有切割线区；第一测试垫以及测试元件，设置在切割线区；导线，用于将第一测试垫以及测试元件连接；其中，第一测试垫包括层叠设置的多个金属配线层，至少一个金属配线层内形成有第一金属配线以及第二金属配线，将第一金属配线作为导线。本实施例将测试垫中的部分金属导线分离出来作为测试导线，这样测试导线便可以以直线的方式将测试垫与测试元件进行连接，缩短了测试导线的长度，简化了测试导线的布置结构。

Description

半导体装置

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体装置。

背景技术

半导体晶粒是由半导体晶元所制造而成，而每一半导体晶粒包括集成电路。上述集成电路通过进行沉积、光刻、刻蚀、离子注入等步骤而形成于半导体晶元上。在完成晶元上的集成电路制造后，通常通过切割半导体晶元，使半导体晶粒彼此分离。半导体晶粒之间空出的晶元空间用于晶元切割而称作切割道区。

一般来说，切割道区设有测试元件组(test element group；TEG)。测试元件组包括测试垫(Probing pad)及测试元件，且测试键结构与半导体晶粒上的实际装置或功能装置同时制作。通过将测试探针电性接触于测试垫，可检查实际装置或功能装置的品质。

随着划线在芯片上的线宽的缩减，测试元件组持续缩小,其内的测试垫也在缩小,测试元件变得复杂,连接测试垫及测试元件的配线也越来越长,导致连接上出现了困难。

发明内容

本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种半导体装置，以解决测试导线长且复杂的问题。

为了实现上述目的，本申请第一方面提供了一种半导体装置，包括：

半导体衬底，形成有切割线区；

第一测试垫以及测试元件，设置在所述切割线区；

测试导线，用于将所述第一测试垫以及测试元件连接；

其中，所述第一测试垫包括层叠设置的多个金属配线层，至少一个金属配线层内形成有第一金属配线以及第二金属配线，将所述第一金属配线作为所述测试导线。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了现有技术中测试导线布线示意图；

图2示出了本申请一个实施例中测试导线布线示意图；

图3示出了本申请一个实施例中测试垫内金属配线层与测试导线布线示意图1；

图4示出了本申请一个实施例中测试垫内金属配线层与测试导线布线示意图2；

图5示出了本申请一个实施例中测试垫内金属配线层与测试导线布线示意图3；

图6示出了本申请一个实施例中测试垫内金属配线层与测试导线布线示意图4。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

本申请的实施例提供了一种半导体装置，其中，半导体装置具有切割线区，其中，切割线区是提供进行切割工艺之用，以从半导体晶圆形成单独的芯片。

该半导体装置包括：半导体衬底以及测试元件组，半导体衬底具有形成于其内的隔离结构，用于隔离并围绕形成源/漏区，在本实施例中，隔离结构可为浅沟槽隔离结构，另外，隔离结构也可为局部硅氧化特征部件。

在本实施例中，半导体衬底可包括例如硅、锗、硅-锗等的半导体材料，或者例如GaP、GaAs、GaSb等的III-V半导体化合物。在一些实施例中，可为绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。

测试元件组设置在切割线区，测试元件组包括第一测试垫11、测试元件12以及测试导线13，其中，测试导线13用于将第一测试垫11以及测试元件12连接，用于测量测试元件12的电特性。

目前现有测量测试元件12电特性的方式如图1所示，自测试元件12上引出若干条测试导线13分别与多个测试垫11进行连接，且测试导线13通常以折线的方式进行连接，这显然延长了测试导线13的长度，导致测试导线13的结构复杂。为了解决这个问题，如图2所示，本实施例将测试垫中的部分金属导线分离出来作为测试导线13，这样测试导线13便可以以直线的方式将测试垫与测试元件12进行连接，缩短了测试导线13的长度，简化了测试导线13的布置结构。

如图3所示，具体地，第一测试垫11包括层叠设置第一金属配线层110以及第二金属配线层111，其中，第一金属配线层110以及第二金属配线层111交替设置，第一金属配线层110以及第二金属配线层111的层数分别为2，第一测试垫11可以为4层金属配线结构，其中，第一金属配线层110可以分别位于第1、3层位，第二金属配线层111位于第2、4层位。第一金属配线层110内形成有彼此绝缘连接的第一金属配线以及第二金属配线112，将第一金属配线作为测试导线13，第二金属配线112与其他金属配线层通过过孔连接件14进行连接。

值得一提的是，第一测试垫11也可以为5、6、7等多层金属配线结构，本实施例对第一测试垫11的层数不做限定，本领域技术人员可以根据需要灵活选择。

继续参照图3，相邻的两个第一金属配线层110内的测试导线13错位设置。当然，本实施例并不因此为限，相邻的两个第一金属配线层110内的测试导线13也可以位置对应设置。

在本发明的其他实施例中，如图4所示，第一测试垫11可以包括第二金属配线层111以及层叠连续设置的第一金属配线层110，其中，第二金属配线层111可以位于第4层位，第一金属配线层110的层数是3，第二金属配线层111的层数是1，每个第一金属配线层110内形成有绝缘连接的第一金属配线以及第二金属配线112，可以将第一金属配线层110中的所有的第一金属配线作为测试导线13，每个第一金属配线层110中的第二金属配线112与第二金属配线层111通过过孔连接件14进行连接，其中，所有第一金属配线层110内的测试导线13位置对应。

值得一提的是，第一金属配线与第二金属配线112交替形成，即测试导线13与第二金属配线112交替形成。

不同于图4所示的排列方式，在本发明的其他实施例中，如图5所示，相邻的第一金属配线层110内的测试导线13错位设置，且跨层的两个所述第一金属配线层110内的测试导线13位置对应。

不同于图5所示的排列方式，在本发明的其他实施例中，如图6所示，每个第一金属配线层110内的测试导线13均错位设置。

本实施例对金属配线层的层数、测试导线13的设置位置以及测试导线13的排列方式不做限定，本领域技术人员可以根据需要灵活选择。

此外，本实施例中的半导体装置还可以包括与测试导线13电连接的第二测试垫(图内未示)，具体地，与第一测试垫不同，第二测试垫可以是传统结构的测试垫，第二测试垫头通过测试导线13与测试元件12相连，达到了新旧测试垫混合使用的效果。

本实施例中的半导体装置可为诸如DRAM装置、SRAM装置的易失性存储器装置或者诸如Flash装置、PRAM装置、MRAM装置、RRAM装置的非易失性存储器装置等。

进一步地，具有上述半导体装置的芯片可以用于各种电子设备中，具体地，该电子设备可以是智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种半导体装置，其特征在于，包括：

半导体衬底，形成有切割线区；

第一测试垫以及测试元件，设置在所述切割线区；

测试导线，用于将所述第一测试垫以及测试元件连接；

其中，所述第一测试垫包括层叠设置的多个金属配线层，至少一个金属配线层内形成有第一金属配线以及第二金属配线，将所述第一金属配线作为所述测试导线。

2.根据权利要求1所述的半导体装置，其特征在于，多个金属配线层包括多个交替设置的第一金属配线层以及第二金属配线层，其中，仅在所述第一金属配线层内形成所述测试导线。

3.根据权利要求2所述的半导体装置，其特征在于，相邻的两个所述第一金属配线层内的测试导线错位设置。

4.根据权利要求2所述的半导体装置，其特征在于，相邻的两个所述第一金属配线层内的测试导线的位置对应。

5.根据权利要求1所述的半导体装置，其特征在于，部分连续设置的所述金属配线层内均形成所述测试导线。

6.根据权利要求5所述的半导体装置，其特征在于，相邻的所述金属配线层内的测试导线位置对应。

7.根据权利要求5所述的半导体装置，其特征在于，相邻的所述金属配线层内的测试导线错位设置，且跨层的两个所述金属配线层内的测试导线位置对应。

8.根据权利要求5所述的半导体装置，其特征在于，每个所述金属配线层内的测试导线均错位设置。

9.根据权利要求1所述的半导体装置，其特征在于，还包括与所述测试导线电连接的第二测试垫。

10.根据权利要求1-9任一项所述的半导体装置，其特征在于，同一所述金属配线层内的第一金属配线以及第二金属配线交替形成。

Images