DE102018124711B4 - Layout-Verfahren für Standardzellenstrukturen - Google Patents

Layout-Verfahren für Standardzellenstrukturen Download PDF

Info

Publication number
DE102018124711B4
DE102018124711B4 DE102018124711.7A DE102018124711A DE102018124711B4 DE 102018124711 B4 DE102018124711 B4 DE 102018124711B4 DE 102018124711 A DE102018124711 A DE 102018124711A DE 102018124711 B4 DE102018124711 B4 DE 102018124711B4
Authority
DE
Germany
Prior art keywords
standard cell
standard
fin
cell
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018124711.7A
Other languages
English (en)
Other versions
DE102018124711A1 (de
Inventor
Sheng-Hsiung Chen
Chung-Te Lin
Fong-Yuan Chang
Ho Yu
Li-Chun Tien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/965,358 external-priority patent/US10733352B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018124711A1 publication Critical patent/DE102018124711A1/de
Application granted granted Critical
Publication of DE102018124711B4 publication Critical patent/DE102018124711B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

Verfahren zum Platzieren und Trassieren von Standardzellenstrukturen mit den folgenden Schritten:Bestimmen von Positionen einer Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b), wobei die Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b) eine erste Mehrzahl von Standardzellenstrukturen (320a, 320b) mit einem Ein-Finnen-Strukturlayout und eine zweite Mehrzahl von Standardzellenstrukturen (310a, 310b, 310c) mit einem Zwei-Finnen-Strukturlayout umfasst;Bestimmen einer ersten und einer zweiten Richtung (X, Y) der Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b), wobei die erste und die zweite Richtung (X, Y) senkrecht zueinander sind;Bestimmen von Positionen einer Mehrzahl von Stromversorgungsleitungen, wobei die Mehrzahl von Stromversorgungsleitungen entlang der zweiten Richtung (Y) verläuft und elektrische Energie für die Mehrzahl von Standardzellenstrukturen bereitstellt;Bestimmen einer ersten Höhe (H1) einer ersten Standardzellenstruktur (320a, 320b) und einer zweiten Höhe (H2) einer zweiten Standardzellenstruktur (310a, 310b, 310c) der Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b), wobei die erste (H1) und die zweite Höhe (H2) in der zweiten Richtung (Y) gemessen werden und voneinander verschieden sind; und wobei die erste Standardzellenstruktur und die zweite Standardzellenstruktur benachbart, aber durch einen Spalt voneinander getrennt sind;Ändern einer ersten Position der ersten Standardzellenstruktur (320a, 320b) oder einer zweiten Position der zweiten Standardzellenstruktur (310a, 310b, 310c) entlang der Richtung (Y), um den Spalt zu reduzieren, wobei mindestens einer der Schritte Bestimmen von Positionen, Bestimmen der ersten und der zweiten Richtung (X, Y), Bestimmen der Positionen, Bestimmen der ersten Höhe (H1) und das Ändern von einem Prozessor ausgeführt wird.

Description

  • Hintergrund
  • Die Halbleiter-IC-Branche (IC: integrierter Halbleiter-Schaltkreis) hat ein exponentielles Wachstum erfahren. Beim Halbleiter-IC-Entwurf werden häufig Standardzellen-Methodologien für den Entwurf von Halbleiter-Bauelementen auf einem Chip verwendet. Bei Standardzellen-Methodologien werden Standardzellen als abstrakte Darstellungen bestimmter Funktionen verwendet, um Millionen von Bauelementen auf einem einzigen Chip zu integrieren. Da ICs immer weiter verkleinert werden, werden immer mehr Bauelemente in einen einzigen Chip integriert. Dieser Prozess der Verkleinerung bietet im Allgemeinen Vorteile durch die Erhöhung der Produktionsleistung und die Senkung der entsprechenden Kosten.
  • US Patentanmeldung US 2004 / 0 089 881 A1 offenbart eine Halbleiterschaltungsvorrichtung mit mehreren Zellen in mehreren Reihen, wobei mehrere Verdrahtungsbereiche entlang einer Reihenrichtung angeordnet sind und jeder Verdrahtungsbereich eine Höhe in einer Richtung senkrecht zu der Reihenrichtung aufweist. US Patentanmeldung US 2011 / 0 049 575 A1 offenbart eine Halbleiterschaltung mit mehreren komplementären gleichphasig angetriebenen Standardzellen, von denen jede mehrere komplementäre Transistorpaare enthält, die im Leitfähigkeitstyp zueinander komplementär sind und deren Gateelektroden miteinander verbunden sind. US Patent US 8 863 063 B2 offenbart eine Halbleitervorrichtung, die mehrere eines ersten und eines zweiten Finfet-Transistors umfasst, wobei die Gate-Elektroden der ersten Finfet-Transistoren auf eine gemeinsame Gate-Elektrodenspur ausgerichtet sind und die Gate-Elektroden der zweiten Finfet-Transistoren auf gegenüberliegenden Seiten des gemeinsamen Gate-Elektrodenspur angeordnet sind. US Patent US 8 901 615 B2 offenbart eine FinFET-Blockarchitektur, bei der ein erster Satz von Finnen mit einem ersten Leitfähigkeitstyp und ein zweiter Satz von Finnen mit einem zweiten Leitfähigkeitstyp Ende an Ende ausgerichtet werden können.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 ist eine Darstellung eines beispielhaften Standardzellen-Layouts, bei dem Ein-Finnen-Standardzellen-Layout-Entwürfe und Zwei-Finnen-Standardzellen-Layout-Entwürfe verwendet werden, gemäß einigen Ausführungsformen.
    • Die 2 und 3 sind Darstellungen von beispielhaften Platzierungsregeln, die mit Ein-Finnen- und Zwei-Finnen-Standardzellen-Layout-Entwürfen assoziiert sind, gemäß einigen Ausführungsformen.
    • 4 ist eine Darstellung eines beispielhaften Layouts einer Ein-Finnen-Standardzellenstruktur, die durch Verwenden von vertikalen Stromversorgungsleitungen optimiert ist, gemäß einigen Ausführungsformen.
    • 5 ist eine Layout-Darstellung eines beispielhaften Ein-Finnen-Standardzellen-Inverter-Entwurfs, in dem vertikale Stromversorgungsleitungen verwendet werden, gemäß einigen Ausführungsformen.
    • 6 ist eine Layout-Darstellung eines beispielhaften Zwei-Finnen-Standardzellen-Inverter-Entwurfs, in dem vertikale Stromversorgungsleitungen verwendet werden, gemäß einigen Ausführungsformen.
    • 7 ist eine Layout-Darstellung eines beispielhaften Ein-Finnen-Standardzellen-Inverter-Entwurfs, in dem Stromversorgungsstifte verwendet werden, gemäß einigen Ausführungsformen.
    • 8 ist eine Layout-Darstellung von beispielhaften Standardzellen-Entwürfen, in denen Stromversorgungsstifte verwendet werden, gemäß einigen Ausführungsformen.
    • 9 ist eine Layout-Darstellung von beispielhaften Standardzellen-Entwürfen, in denen Stromversorgungsstifte verwendet werden und die so optimiert sind, dass Metallverbindungen verkürzt werden, gemäß einigen Ausführungsformen.
    • 10 ist eine Darstellung eines Verfahrens für einen Standardzellen-Platzierungsablauf, gemäß einigen Ausführungsformen.
    • 11 ist eine Darstellung eines beispielhaften Computersystems zum Implementieren verschiedener Ausführungsformen der vorliegenden Erfindung, gemäß einigen Ausführungsformen.
    • 12 ist eine Darstellung eines Prozesses zum Herstellen von Standardzellenstrukturen auf Grund einer GDS-Datei (GDS: grafisches Datenbanksystem), gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Hier bedeutet die Herstellung eines ersten Elements auf einem zweiten Element, dass das erste Element in direktem Kontakt mit dem zweiten Element hergestellt wird.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Es ist zu beachten, dass in der Patentbeschreibung die Bezugnahme auf „eine Ausführungsform“, „eine beispielhafte Ausführungsform“, „beispielhaft“ usw. bedeutet, dass die beschriebene Ausführungsform ein bestimmtes Element, eine bestimmte Struktur oder eine bestimmte Eigenschaft umfassen kann, aber nicht jede Ausführungsform unbedingt das bestimmte Element, die bestimmte Struktur oder die bestimmte Eigenschaft zu umfassen braucht. Außerdem brauchen sich solche Wendungen nicht unbedingt auf die gleiche Ausführungsform zu beziehen.
  • Der hier verwendete Begriff „etwa“ gibt den Wert einer gegebenen Größe an, der auf Grund eines bestimmten Technologieknotens variieren kann, der mit dem erfindungsgemäßen Halbleiter-Bauelement assoziiert ist. Auf Grund des speziellen Technologieknotens kann der Begriff „etwa“ einen Wert einer gegebenen Größe angeben, der in einem Bereich von zum Beispiel 10 bis 30 % des Werts variiert (z. B. ±10 %, ±20 % oder ±30 % des Werts).
  • Der hier verwendete Begriff „im Wesentlichen“ gibt an, dass der Wert einer gegebenen Größe um ±1 % bis ±5 % des Werts variiert.
  • Der hier verwendete Begriff „Substrat“ bezeichnet ein Material, auf das aufeinander folgende Materialschichten aufgebracht werden. Das Substrat selbst kann strukturiert werden. Materialien, die auf das Substrat aufgebracht werden, können strukturiert werden oder unstrukturiert bleiben. Darüber hinaus kann ein Substrat eine breite Palette von Halbleitermaterialien umfassen, wie etwa Silizium, Germanium, Galliumarsenid, Indiumphosphid usw. Alternativ kann das Substrat elektrisch nichtleitfähig sein, wie etwa ein Glas- oder Saphirwafer.
  • Der hier verwendete Begriff „p-leitend“ definiert eine Struktur, eine Schicht und/oder einen Bereich als eine Struktur, Schicht und/oder einen Bereich, die mit p-Dotanden, zum Beispiel Bor, dotiert sind.
  • Der hier verwendete Begriff „n-leitend“ definiert eine Struktur, eine Schicht und/oder einen Bereich als eine Struktur, Schicht und/oder einen Bereich, die mit n-Dotanden, zum Beispiel Phosphor, dotiert sind.
  • Der hier verwendete Begriff „kritische Abmessung“ bezeichnet die kleinste Strukturgröße (z. B. Strukturbreite) eines FinFET und/oder eines Elements eines integrierten Schaltkreises.
  • Standardzellenstrukturen können Transistor-Bauelemente, wie etwa Finnen-Feldeffekttransistoren (FinFETs), verwenden. Bei einigen Ausführungsformen können die Standardzellenstrukturen ein Ein-Finnen-Layout implementieren, das einen p-FinFET und einen n-FinFET aufweist. Im Vergleich mit einem Zwei-Finnen-Layout, das zwei p-FinFETs und zwei n-FinFETs aufweist, ist ein Ein-Finnen-Layout eine kompaktere Einheit, die eine bessere Layout-Flexibilität und eine größere Zellendichte bietet. Standardzellenstrukturen haben in Abhängigkeit von der Anzahl von verwendeten Finnen normalerweise die gleichen Breiten, die in der horizontalen Richtung (z. B. parallel zu Finnen) gemessen werden, aber unterschiedliche Höhen, die in der vertikalen Richtung (z. B. senkrecht zu Finnen) gemessen werden. Zwei-Finnen-Standardzellenstrukturen haben zwar eine bessere elektrische Ansteuerbarkeit und werden in Standardzellenstrukturen verwendet, die eine ausreichende elektrische Ansteuerbarkeit erfordern, aber die Verwendung von Ein-Finnen und Zwei-Finnen-Standardzellenstrukturen kann schwierig sein, da sie unterschiedliche Zellenhöhen haben, was zu einem unnützen Zwischenraum zwischen benachbarten Standardzellenstrukturen führen kann. Unterschiedliche Zellenhöhen können dazu führen, dass APR-Tools (APR: automatische Platzierung und Trassierung) Schwierigkeiten beim Kompaktieren von Zellen, Verschieben von Zellen und Nutzen von Halbzeilen-Leerräumen haben. Zum Beispiel wird in Platzierungs- und Trassierungsverfahren normalerweise eine Horizontale-Zeilenplatzierung-Regel, bei der Standardzellenstrukturen durch Verschieben in einer horizontalen Richtung (z. B. in einer Richtung parallel zu den Finnen von FinFETs und senkrecht zu der Zellenhöhe) angeordnet werden. Da jedoch Zellenhöhen-Unterschiede in einer vertikalen Richtung, die senkrecht zu der horizontalen Richtung ist, auftreten, kann die Horizontale-Zeilenplatzierung-Regel einen unnützen Zwischenraum zwischen benachbarten Standardzellenstrukturen erzeugen. Standardzellenstrukturen erfordern außerdem elektrische Stromversorgungsverbindungen, und wenn sie in Kombination mit gemischten Zellenhöhen verwendet werden, kann der Platzierungs- und Trassierungsprozess für die APR noch schwieriger sein.
  • Neue Platzierungs- und Trassierungsverfahren, die in dieser Erfindung beschrieben werden, stellen Platzierungs- und Trassierungsregeln bereit, bei denen das APR-Tool Standardzellenstrukturen in einer vertikalen Richtung anordnet, die senkrecht zu den Finnen und parallel zu der Zellenhöhe ist. Durch die Vertikale-Platzierung-und-Trassierung-Regel kann das APR-Tool die Standardzellenstrukturen zumindest auf Grund der Zellenhöhe jeder Standardzellenstruktur in einer vertikalen Richtung anordnen. Zum Beispiel kann eine Ein-Finnen-Standardzellenstruktur einen Halbzeilenspalt zwischen sich selbst und einer benachbarten Zwei-Finnen-Standardzellenstruktur haben. Das APR-Tool kann unter Aufrechterhaltung der Funktionalitäten und Verbindungen der Standardzellenstrukturen eine der Standardzellenstrukturen in der vertikalen Richtung nach oben oder unten statt in der horizontalen Richtung verschieben, um den Halbzeilenspalt zu entfernen.
  • Bei neuen Layout-Verfahren, die in dieser Erfindung beschrieben werden, wird durch Integrieren von vertikalen Stromversorgungsleitungen in die Standardzellenstrukturen außerdem die Bauelement-Dichte verbessert und die Zellenhöhe wird weiter reduziert. Vertikale Stromversorgungsleitungen, wie etwa VDD, VSS oder Masse, können senkrecht statt parallel zu den Finnen ausgerichtet werden, wodurch die Zellenhöhen weiter reduziert werden können.
  • Neue Layout- und Platzierungs-/Trassierungsverfahren, die in dieser Erfindung beschrieben werden, verwenden außerdem Stiftverbindungen für die Stromversorgung der Standardzellenstrukturen, um die Bauelement-Dichte weiter zu verbessern. Stiftverbindungen können Zwischenschichtverbindungs-Durchkontaktierungen sein, die eine Stromversorgung für eine spezielle Standardzellenstruktur bereitstellen und allein oder in Kombination mit Stromversorgungsleitungen verwendet werden können. Durch Ersetzen einiger oder aller Stromversorgungsleitungen durch Stiftverbindungen kann die Anzahl von Stromversorgungsleitungen reduziert werden. Außerdem können Stiftverbindungen von benachbarten Standardzellenstrukturen, die mit einer gemeinsamen Strom- oder Signalquelle verbunden sind, dadurch dicht aneinander platziert werden, dass spezielle Positionen für die Stiftverbindungen in jeder Standardzellenstruktur gewählt werden oder Standardzellen-Layouts gewendet oder gedreht werden. Das Platzieren von Stiftverbindungen dicht aneinander kann den Vorteil bieten, verkürzte Metallverbindungen zu haben.
  • Darüber hinaus können Ausführungsformen der offenbarten Standardzellenstruktur und der offenbarten Platzierungs- und Trassierungsverfahren bei der Herstellung von Bauelementen an verschiedenen Prozess-Technologieknoten verwendet werden, wie etwa in 5-nm- und 3-nm(oder kleiner)-Herstellungsprozessen.
  • 1 ist eine Darstellung eines beispielhaften Standardzellen-Layouts, bei dem Ein-Finnen-Standardzellen-Layout-Entwürfe und Zwei-Finnen-Standardzellen-Layout-Entwürfe verwendet werden, gemäß einigen Ausführungsformen. Die in dieser Erfindung erläuterten Zellen-Layouts können Standardzellen-Layouts oder kundenspezifische Zellen-Layouts aus einer Bibliothek von Zellen sein. Wie in 1 gezeigt ist, weist ein integrierter Schaltkreis 100 einige vorentworfene Schaltkreisblöcke auf, die auch als Standardzellen bezeichnet werden. Der integrierte Schaltkreis 100 kann aktive n-Bereiche 110a bis 110c, aktive p-Bereiche 120a bis 120c, Stromversorgungsleitungen 130 und 140, eine Ein-Finnen-Standardzelle 150 und eine Zwei-Finnen-Standardzelle 160 aufweisen. Bei einigen Ausführungsformen können die Standardzellen kundenspezifische Zellen sein. Der Einfachheit und Klarheit halber zeigt 1 nur Zellengrenzen der Standardzellen, und andere Komponenten der Standardzellen sind weggelassen. Der integrierte Schaltkreis 100 kann außerdem weitere geeignete Strukturen aufweisen, zum Beispiel Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen, die der Einfachheit halber in 1 nicht gezeigt sind. Eine Standardzellenstruktur kann bei einigen alternativen Ausführungformen eine oder mehrere Standardzellen aus einer Standardzellenbibliothek aufweisen, um eine festgelegte Funktion in dem integrierten Schaltkreis auszuführen. Eine Standardzelle kann UND, ODER, XOR, XNOR, NAND, ein Inverter und/oder ein anderes geeignetes Logikelement sein. Der integrierte Schaltkreis 100 kann aktive n-Bereiche und aktive p-Bereiche zum Herstellen eines oder mehrerer Transistoren aufweisen. Zum Beispiel sind die aktiven n-Bereiche 110a bis 110c und die aktiven p-Bereiche 120a bis 120c zueinander parallel angeordnet und sie verlaufen in der x-Richtung, wie in 1 gezeigt ist. Die Stromversorgungsleitungen 130 und 140 dienen zum Bereitstellen von elektrischer Energie für den einen oder die mehreren Transistoren. Zum Beispiel kann bei einigen Ausführungsformen die Stromversorgungsleitung 130 eine leitfähige Leitung sein, die eine Versorgungsspannung (VSS) bereitstellt, und die Stromversorgungsleitung 140 kann eine leitfähige Leitung sein, die eine Referenzspannung (VDD) bereitstellt. Die Stromversorgungsleitungen 130 und 140 sind parallel zu den aktiven n- und p-Bereichen angeordnet und verlaufen ebenfalls in der x-Richtung.
  • Eine Ein-Finnen-Standardzelle kann einen Teil eines aktiven n-Bereichs und einen Teil eines aktiven p-Bereichs aufweisen, um ein n-FinFET- und ein p-FinFET-Bauelement zu integrieren. In ähnlicher Weise kann eine Zwei-Finnen-Standardzelle Teile von zwei n-Bereichen und Teile von zwei p-Bereichen aufweisen, um zwei n-FinFET-Bauelemente und zwei p-FinFET-Bauelemente herzustellen. Zum Beispiel kann die Ein-Finnen-Standardzelle 150 Teile des aktiven n-Bereichs 110b und Teile des aktiven p-Bereichs 120b aufweisen. Die Zwei-Finnen-Standardzelle 160 kann Teile der aktiven n-Bereiche 110b und 110c und Teile der aktiven p-Bereiche 120a und 120b aufweisen. Die aktiven n-Bereiche und die aktiven p-Bereiche können Teile von FinFET-Finnen sein, die mit n- bzw. p-Dotanden dotiert sind. Eine Zellengrenze ist eine virtuelle Linie, die Zellenbereiche der Standardzellen definieren kann, wobei sich die Zellenbereiche von benachbarten Standardzellen nicht überlappen. Zum Beispiel wird die Ein-Finnen-Standardzelle 150 angrenzend an die Zwei-Finnen-Standardzelle 160 platziert, wobei sich ihre Zellengrenzen nicht überlappen. Bei einigen Ausführungsformen können eine obere und eine untere Zellengrenze zwischen benachbarten aktiven Bereichen und auf einer Stromversorgungsleitung definiert werden. Eine obere Zellengrenze der Ein-Finnen-Standardzelle 150, die in Figuren der vorliegenden Erfindung gezeigt ist, verläuft entlang der x-Richtung und ist in der Mitte eines Teils der Stromversorgungsleitung 130 definiert. Wie in 1 gezeigt ist, ist die x-Richtung senkrecht zu der längeren Seite der Zwei-Finnen-Standardzelle 160 definiert. Eine untere Zellengrenze der Ein-Finnen-Standardzelle 150 verläuft ebenfalls entlang der x-Richtung und ist in der Mitte eines Teils der Stromversorgungsleitung 140 definiert. Bei einigen Ausführungsformen können die obere und die untere Zellengrenze von Standardzellen zwischen benachbarten aktiven Bereichen, jedoch nicht auf einer Stromversorgungsleitung definiert sein. Zum Beispiel verläuft eine obere Zellengrenze der Zwei-Finnen-Standardzelle 160 entlang der x-Richtung und ist zwischen dem aktiven n-Bereich 110a und dem aktiven p-Bereich 120a definiert, während eine untere Zellengrenze der Zwei-Finnen-Standardzelle 160 ebenfalls entlang der x-Richtung verläuft und zwischen dem aktiven n-Bereich 110c und dem aktiven p-Bereich 120c definiert ist. Die Grenze der Zwei-Finnen-Standardzelle 160 umschließt Teile der Stromversorgungsleitungen 130 und 140. Bei einigen Ausführungsformen kann eine Standardzelle eine obere oder eine untere Grenze haben, die auf einer Stromleitung definiert ist, und die jeweils andere Grenze ist außerhalb der Stromleitung definiert. Bei einigen Ausführungsformen kann die Standardzelle eine obere und eine untere Grenze haben, die beide auf oder außerhalb der Stromleitung definiert sind. Eine Standardzelle hat eine Zellenhöhe entlang der y-Richtung. Die Zellenhöhe ist als ein Abstand zwischen der oberen und der unteren Zellengrenze definiert. Zum Beispiel hat die Ein-Finnen-Standardzelle 150 eine Zellenhöhe H1, und die Zwei-Finnen-Standardzelle 160 hat eine Zellenhöhe H2, die zwischen ihrer jeweiligen oberen und unteren Grenze definiert ist. Bei einigen Ausführungsformen weist eine Ein-Finnen-Standardzelle einen Teil eines aktiven n-Bereichs und einen Teil eines aktiven p-Bereichs auf, während eine Zwei-Finnen-Standardzelle Teile von zwei n-Bereichen und Teile von zwei p-Bereichen aufweist, wobei die Zellenhöhe einer Zwei-Finnen-Standardzelle größer als die Zellenhöhe einer Ein-Finnen-Standardzelle sein kann. Zum Beispiel ist die Zellenhöhe H2 der Zwei-Finnen-Standardzelle 160 größer als die Zellenhöhe H1 der Ein-Finnen-Standardzelle 150. Bei einigen Ausführungsformen kann die Zellenhöhe H2 etwa zweimal so groß wie die Zellenhöhe H1 sein. Bei einigen Ausführungsformen kann die Zellenhöhe H2 etwa 1,5- bis etwa 2,5-mal so groß wie die Zellenhöhe H1 sein. Eine Standardzelle hat eine Zellenbreite entlang der x-Richtung, die als ein Abstand zwischen ihrer linken und rechten Zellengrenze definiert ist. Bei einigen Ausführungsformen können die Standardzellen unterschiedliche Breiten haben. Bei einigen Ausführungsformen können die Standardzellen ähnliche Breiten haben. Zum Beispiel können die Ein-Finnen-Standardzelle 150 und die Zwei-Finnen-Standardzelle 160 ähnliche Breiten haben.
  • 2 zeigt beispielhafte Zeilen von Zellen, die unter Verwendung einer Horizontale-Zeilenplatzierung-Regel angeordnet sind, gemäß einigen Ausführungsformen. Die Zeilen von Zellen, die in 2 gezeigt sind, können ein Teil eines integrierten Schaltkreises 200 sein, der zumindest Zwei-Finnen-Standardzellen 210a bis 210c und Ein-Finnen-Standardzellen 220a und 220b aufweist. Bei einigen Ausführungsformen können die Standardzellen aus einer Bibliothek von Zellen ausgewählt werden. Bei einigen Ausführungsformen können die Standardzellen kundenspezifische Zellen sein. Der Einfachheit und Klarheit halber zeigt 2 nur Zellengrenzen der Standardzellen, und andere Komponenten der Standardzellen und der integrierten Schaltkreise sind weggelassen. Zum Beispiel kann der integrierte Schaltkreis 200 Stromleitungen, aktive n-Bereiche und/oder p-Bereiche, Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen aufweisen, die in 2 nicht dargestellt sind. Horizontale Zeilen 230a bis 230d verlaufen in der x-Richtung und sind virtuelle Begrenzungen, die in einem APR-Prozess zum Anordnen von Standardzellen in einem Layout-Entwurfsprozess verwendet werden. Jede horizontale Zeile ist parallel zu einer und angrenzend an eine andere benachbarte horizontale Zeile angeordnet. Ein Layout-Entwurfssystem, das den APR-Prozess implementiert, kann Standardzellenentwürfe aus der Zellenbibliothek auswählen und kann sie in den horizontalen Zeilen entsprechend verschiedenen Entwurfsregeln anordnen und auf potentielle Verletzungen von Zelle-an-Zelle-Anordnungsregeln prüfen. Bei einigen Ausführungsformen kann eine Zelle nur eine horizontale Zeile belegen. Bei einigen Ausführungsformen kann eine Zelle mehr als eine horizontale Zeile belegen. In dem APR-Prozess können unterschiedliche Standardzellen-Layouts, wie etwa Ein-Finnen-Standardzellen und Zwei-Finnen-Standardzellen oder andere Zellen, identifiziert werden und unter Verwendung einer Horizontale-Platzierung-Regel angeordnet werden. Zum Beispiel können in dem APR-Prozess die Standardzellen an ihren festgelegten Funktionen oder der Anzahl von Finnen erkannt werden, die in einer Standardzelle verwendet werden, und sie können in der x-Richtung entlang den horizontalen Zeilen entsprechend den Platzierungsregeln verschoben werden, ohne Zelle-an-Zelle-Anordnungsregeln zu verletzen.
  • Die Horizontale-Zeilenplatzierung-Regel stellt mehrere Probleme für Zellen mit unterschiedlichen Höhen dar, da die Unterschiede zwischen den Zellenhöhen zur Entstehung von Halbzeilenspalten zwischen ihren Zellengrenzen und den benachbarten Grenzen der horizontalen Zeilen führen können. Halbzeilenspalte erzeugen einen unerwünschten leeren Bauelement-Zwischenraum und verhindern die Implementierung von kompakten integrierten Schaltkreisentwürfen. Halbzeilenspalte können außerdem den „Welleneffekt“ verschlimmern, bei dem das Verschieben einer Zelle entlang der horizontalen Richtung das Verschieben mehrerer benachbarter Zellen erfordern kann. Bei einigen Ausführungsformen werden Zeilenhöhen der horizontalen Zeilen in der y-Richtung gemessen und können etwa gleich der Zellenhöhe H1 einer Ein-Finnen-Standardzelle sein. Bei einigen Ausführungsformen können die Zeilenhöhen von den Zellenhöhen verschieden sein und können zum Beispiel etwas größer oder kleiner als die Zellenhöhen sein. Wie in 2 gezeigt ist, sind die Zeilenhöhen für die horizontalen Zeilen 230a bis 230d etwa gleich den Zellenhöhen der Ein-Finnen-Standardzellen 220a und 220b. Bei einigen Ausführungsformen sind die Zellenhöhen der Zwei-Finnen-Standardzellen 210a bis 210c etwa zweimal so groß wie die Zellenhöhen für die Ein-Finnen-Standardzellen, und sie nehmen daher mehr als eine horizontale Zeile ein. Zum Beispiel kann die Zwei-Finnen-Standardzelle 210a zwei horizontale Zeilen 230b und 230c belegen. Eine Zwei-Finnen-Standardzelle kann auch drei horizontale Zeilen belegen, und ihre obere und/oder obere Zellengrenze befinden sich in der Mitte der horizontalen Zeilen, sodass Halbzeilenspalte zwischen den Zellengrenzen und ihren jeweiligen benachbarten Grenzen der horizontalen Zeilen entstehen. Die Zwei-Finnen-Standardzellen 210b und 210c belegen drei horizontale Zeilen 230b bis 230d bzw. 230a bis 230c, und zwischen ihren oberen/unteren Zellengrenzen und ihren jeweiligen benachbarten horizontalen Zeilen entstehen Halbzeilenspalte 251 bis 254. Der Halbzeilenspalt 254, der zwischen der Zwei-Finnen-Standardzelle 210c und der Ein-Finnen-Standardzelle 220b entsteht, kann keinen ausreichenden Bauelementplatz bereitstellen, um bei dem APR-Prozess eine weitere Standardzelle zu platzieren, sodass ein unerwünschter unnützer Bauelement-Zwischenraum entsteht. Wenn bei einigen Ausführungsformen der APR-Prozess so programmiert wird, dass die Zwei-Finnen-Standardzelle 210b nach rechts entlang der horizontalen Platzierungsrichtung (d. h., in der x-Richtung) verschoben wird, müssen auch die Zwei-Finnen-Standardzelle 210c und die Ein-Finnen-Standardzellen 220a und 220b verschoben werden, was den „Welleneffekt“ verursacht.
  • 3 zeigt beispielhafte Zeilen von Zellen, die unter Verwendung einer Vertikale-Zeilenplatzierung-Regel angeordnet sind, gemäß einigen Ausführungsformen. Bei der Vertikale-Zeilenplatzierung-Regel kann ein Layout-Entwurfssystem, das den APR-Prozess implementiert, Standardzellenstrukturen in einer vertikalen Richtung anordnen, die parallel zu der Zellenhöhe (d. h., der y-Richtung) ist. Mit der Vertikale-Platzierung-und-Trassierung-Regel können bei dem APR-Prozess die Standardzellenstrukturen in einer vertikalen Richtung auf Grund zumindest der Zellenhöhe jeder Standardzellenstruktur angeordnet werden, um Halbzeilenspalte zu reduzieren oder zu eliminieren. Zum Beispiel kann eine Ein-Finnen-Standardzellenstruktur einen Halbzeilenspalt zwischen sich selbst und einer benachbarten Zwei-Finnen-Standardzellenstruktur haben. Bei dem APR-Prozess kann eine der Standardzellenstrukturen in der vertikalen Richtung nach oben oder unten statt in der horizontalen Richtung verschoben werden, sodass benachbarte Standardzellen aneinander grenzen, und daher wird der Halbzeilenspalt eliminiert, während die Funktionalitäten und Verbindungen der Standardzellenstrukturen aufrechterhalten werden.
  • Zeilen von Zellen, die in 3 gezeigt sind, können Teil eines integrierten Schaltkreises 300 sein, der mindestens Zwei-Finnen-Standardzellen 310a bis 310c und Ein-Finnen-Standardzellen 320a und 320b aufweist. Bei einigen Ausführungsformen können die Standardzellen aus einer Bibliothek von Zellen ausgewählt werden. Bei einigen Ausführungsformen können die Standardzellen kundenspezifische Zellen sein. Der Einfachheit und Klarheit halber zeigt 3 nur Zellengrenzen der Standardzellen, und andere Komponenten der Standardzellen und der integrierten Schaltkreise sind weggelassen. Ähnlich wie bei dem integrierten Schaltkreis, der vorstehend unter Bezugnahme auf 2 beschrieben worden ist, kann der integrierte Schaltkreis 300 Stromleitungen, aktive n- und/oder p-Bereiche, Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen aufweisen, die in 3 nicht dargestellt sind. Vertikale Zeilen 330a bis 330d verlaufen in der y-Richtung und sind virtuelle Begrenzungen, die in einem APR-Prozess zum Anordnen von Standardzellen in einem Layout-Entwurfsprozess verwendet werden. Jede vertikale Zeile ist parallel zu einer und angrenzend an eine andere benachbarte vertikale Zeile angeordnet. Ein Layout-Entwurfssystem, das den APR-Prozess implementiert, kann Standardzellenentwürfe aus der Zellenbibliothek auswählen und kann sie in den vertikalen Zeilen entsprechend verschiedenen Entwurfsregeln anordnen und auf potentielle Verletzungen von Zelle-an-Zelle-Anordnungsregeln oder Entwurfsregelprüfungsregeln (DRC-Regeln) prüfen. In dem APR-Prozess können unterschiedliche Standardzellen-Layouts, wie etwa Ein-Finnen-Standardzellen und Zwei-Finnen-Standardzellen oder andere Zellen, identifiziert werden und unter Verwendung einer Vertikale-Platzierung-Regel angeordnet werden, um die Entstehung von Spalten zwischen benachbarten Zellen zu vermeiden. Ein Layout-Entwurfssystem, das den APR-Prozess implementiert, kann zum Beispiel die Standardzellen an verschiedenen Kategorien erkennen, wie etwa ihren Zellenhöhen, festgelegten Funktionen oder der Anzahl von Finnen, die in einer Standardzelle enthalten sind, und kann sie in den vertikalen Zeilen in der y-Richtung verschieben, um unerwünschte leere Bauelement-Zwischenräume zu eliminieren, ohne Zelle-an-Zelle-Anordnungsregeln zu verletzen. Zum Beispiel kann der Halbzeilenspalt 254 in 2, der zwischen der Ein-Finnen-Standardzelle 220b und der Zwei-Finnen-Standardzelle 210c auf Grund unterschiedlicher Zellenhöhen (z. B. H1 und H2) entsteht, durch Verschieben der Ein-Finnen-Standardzelle 220b und/oder der Zwei-Finnen-Standardzelle 210c in der y-Richtung eliminiert werden. Nach der Verschiebung grenzen die Ein-Finnen-Standardzelle 220b und die Zwei-Finnen-Standardzelle 210c in der y-Richtung aneinander.
  • 4 zeigt einen beispielhaften Zellen-Layoutentwurf, der vertikale Stromversorgungsleitungen implementiert, gemäß einigen Ausführungsformen. 4 zeigt einen integrierten Schaltkreis 400, der eine Standardzelle 402 aufweist, in der vertikale Stromleitungen verwendet werden. Durch Ersetzen von horizontalen Stromleitungen, die parallel zu den aktiven n- oder p-Bereichen sind, durch vertikale Stromleitungen können die Zellenhöhen reduziert wird, was den Vorteil der Verbesserung der Bauelement-Dichte bietet.
  • Der integrierte Schaltkreis 400 kann einen aktiven n-Bereich 411, einen aktiven p-Bereich 421 und Stromversorgungsleitungen 431 und 441, die senkrecht zu den aktiven Bereichen sind, aufweisen. Der Einfachheit und Klarheit halber zeigt 4 nur Zellengrenzen der Standardzellen, und andere Komponenten der Standardzellen sind weggelassen. Der integrierte Schaltkreis 400 kann außerdem weitere geeignete Strukturen aufweisen, zum Beispiel Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen, die der Einfachheit halber in 4 nicht dargestellt sind. Der aktive n-Bereich 411 und der aktive p-Bereich 421 können Finnen für n- oder p-FinFET-Bauelemente sein. Bei einigen Ausführungsformen können die Standardzellen kundenspezifische Zellen sein. Ähnlich wie die Stromversorgungsleitungen 130 und 140 werden die Stromversorgungsleitungen 431 und 441 zum Bereitstellen von elektrischer Energie für den einen oder die mehreren Transistoren verwendet. Zum Beispiel kann bei einigen Ausführungsformen die Stromleitung 431 eine VSS-Leitung sein, und die Stromleitung 441 kann eine VDD-Leitung sein. Die Stromversorgungsleitungen 431 und 441 können mit dem aktiven n-Bereich 411 oder dem aktiven p-Bereich 421 elektrisch verbunden werden, zum Beispiel kann die Stromversorgungsleitung 431 mit dem aktiven n-Bereich 411 elektrisch verbunden werden, und die Stromversorgungsleitung 441 kann mit dem aktiven p-Bereich 421 elektrisch verbunden werden. In dem Zellen-Layoutentwurf von 4 sind die Stromversorgungsleitungen senkrecht zu dem aktiven n-Bereich 411 oder dem aktiven p-Bereich 421. Die obere und die untere Zellengrenze einer Ein-Finnen-Standardzelle 450 verlaufen entlang der x-Richtung, aber da die Stromleitungen senkrecht zu dem aktiven n- oder p-Bereich sind, müssen sich die obere und die untere Zellengrenze nicht mehr nach den Positionen der Stromleitungen richten. Vielmehr kann die obere Zellengrenze über dem aktiven p-Bereich 421, gegebenenfalls mit einem Nennabstand, definiert werden. Der Nennabstand kann ein Abstand sein, der zum Definieren einer Zellengrenze geeignet ist. Der Nennabstand kann von dem speziellen Zellenentwurf abhängig sein und kann zum Beispiel so definiert werden, dass die obere Zellengrenze dichter an dem aktiven p- oder n-Bereich ist, um eine kleinere Zellenfläche zu erzielen. In ähnlicher Weise kann die untere Zellengrenze unter dem aktiven n-Bereich 411, gegebenenfalls mit einem Nennabstand, definiert werden. Daher kann eine Zellenhöhe H3 der Ein-Finnen-Standardzelle 450 kleiner als die Zellenhöhe H1 der unter Bezugnahme auf 1 beschriebenen Ein-Finnen-Standardzelle 150 sein, die eine obere und eine untere Zellengrenze aufweist, die in der Mitte der Stromversorgungsleitungen definiert sind.
  • 5 zeigt einen beispielhaften Inverter-Zellen-Layoutentwurf, der vertikale Stromversorgungsleitungen implementiert und eine Ein-Finnen-Standardzelle aufweist, gemäß einigen Ausführungsformen. Ein integrierter Schaltkreis 500 kann eine Ein-Finnen-Standardzelle 502 aufweisen. Außerdem sind in 5 ein aktiver n-Bereich 511, ein aktiver p-Bereich 521, metallische Source-/Drain(S/D)-Kontakte (die in 5 mit MD bezeichnet sind) 512 und 522, Stromversorgungsleitungen 531 und 541, die senkrecht zu den aktiven Bereichen sind, VIAo-Strukturen 532 und 542, eine Gate-Struktur 561, VIA-Gate/MD-Strukturen 575 bis 577 und leitfähige Mo-Leitungen 571 und 572 gezeigt. Der integrierte Schaltkreis 500 kann außerdem weitere Strukturen aufweisen, wie etwa Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen, die der Einfachheit und Klarheit halber in 5 nicht dargestellt sind. Wie in 5 gezeigt ist, sind die vertikalen Stromversorgungsleitungen 531 und 541 senkrecht zu den aktiven n- und p-Bereichen, und die obere und die untere Zellengrenze einer Ein-Finnen-Standardzelle 502 können über oder unter dem aktiven p- oder n-Bereich verlaufen, ohne sich nach den Positionen der Stromversorgungsleitungen richten zu müssen. Vielmehr können bei einigen Ausführungsformen eine linke und/oder eine rechte Zellengrenze Teile der Stromversorgungsleitungen umfassen, wie in 5 gezeigt ist. Bei einigen Ausführungsformen überdecken die linke und/oder die rechte Zellengrenze die mittlere der Stromversorgungsleitungen. Durch Ersetzen von horizontalen Stromleitungen, die parallel zu dem aktiven n- oder p-Bereich sind, durch die vertikalen Stromversorgungsleitungen 531 und 541 kann die Zellenhöhe der Ein-Finnen-Standardzelle 502 reduziert werden, sodass vorteilhafterweise die Bauelement-Dichte verbessert wird.
  • Die metallischen S/D-Kontakte 512 und 522 können eine elektrische Verbindung mit einem oder mehreren aktiven n- und/oder p-Bereichen herstellen. Die leitfähigen Mo-Leitungen 571 und 572 können Metallleitungen in einer Metall-o-Schicht einer BEOL-Verbindungsstruktur (BEOL: Back End of Line) sein. Die leitfähigen Mo-Leitungen können lokale Verbindungen sein, die eine erste Verbindungsebene darstellen und eine elektrische Verbindung durch eine oder mehrere Durchkontaktierungen mit einem darunter befindlichen Halbleiter-Bauelement herstellen. Wie in 5 gezeigt ist, ist zum Beispiel die leitfähige Mo-Leitung 571 durch die VIA-Gate/MD-Struktur 575 bzw. 576 mit den metallischen S/D-Kontakten 512 und 522 verbunden. Die leitfähige Mo-Leitung 572 ist durch die VIA-Gate/MD-Struktur 577 mit der Gate-Struktur 561 verbunden. Bei einigen Ausführungsformen kann die Gate-Struktur 561 eine Gate-Struktur von Transistorbauelementen sein, wie zum Beispiel Finnen-Feldeffekttransistoren (FinFETs), planaren Transistoren und/oder anderen geeigneten Transistoren. Die Stromversorgungsleitungen können durch VIAo-Strukturen elektrisch mit dem aktiven n- oder p-Bereich verbunden werden. Zum Beispiel kann die Stromversorgungsleitung 531 durch die VIAo-Struktur 532 elektrisch mit dem aktiven n-Bereich 511 verbunden werden, und die Stromversorgungsleitung 541 kann durch die VIAo-Struktur 542 elektrisch mit dem aktiven p-Bereich 521 verbunden werden.
  • 6 zeigt einen beispielhaften Inverter-Zellen-Layoutentwurf, der vertikale Stromversorgungsleitungen implementiert und eine Zwei-Finnen-Standardzelle aufweist, gemäß einigen Ausführungsformen. Ein integrierter Schaltkreis 600 kann eine Zwei-Finnen-Standardzelle 602 aufweisen. In 6 sind außerdem aktive n-Bereiche 611a und 611b, aktive p-Bereiche 621a und 621b, metallische S/D-Kontakte 612 und 622, Stromversorgungsleitungen 631 und 641, die senkrecht zu den aktiven Bereichen sind, VIAo-Strukturen 632 und 632b sowie 642a und 642b, eine Gate-Struktur 661, VIA-Gate/MD-Strukturen 675 bis 677 und leitfähige Mo-Leitungen 671 und 672 gezeigt. Bei einigen Ausführungsformen können die in 6 gezeigten Schaltkreiskomponenten und -konfigurationen denen von 5 ähnlich sein, und sie werden daher hier nicht näher beschrieben. Bei einigen Ausführungsformen können die entsprechenden Schaltkreiskomponenten und -konfigurationen, die in den 5 und 6 gezeigt sind, in Abhängigkeit von dem Bauelement-Entwurf und den Bauelement-Anforderungen unterschiedlich sein. Durch Ersetzen von horizontalen Stromleitungen, die parallel zu dem aktiven n- oder p-Bereich sind, durch die vertikalen Stromversorgungsleitungen 631 und 641 kann die Zellenhöhe der Zwei-Finnen-Standardzelle 602 reduziert werden, sodass vorteilhafterweise die Bauelement-Dichte verbessert wird. Bei einigen Ausführungsformen kann die Konfiguration mit vertikalen Stromleitungen für kundenspezifische Zellen oder für Zellen in einem geeigneten Technologieknoten verwendet werden.
  • 7 zeigt einen beispielhaften Zellen-Layoutentwurf, der vertikale Stromversorgungsleitungen implementiert, gemäß einigen Ausführungsformen. 7 zeigt einen integrierten Schaltkreis 700, der eine Ein-Finnen-Standardzelle 702 aufweist, in der Stiftverbindungen für die Stromversorgung von Standardzellenstrukturen verwendet werden, um die Bauelement-Dichte weiter zu verbessern. Stiftverbindungen können Zwischenschichtverbindungs-Durchkontaktierungen sein, die eine Stromversorgung für eine spezielle Standardzellenstruktur bereitstellen und allein oder in Kombination mit Stromversorgungsleitungen verwendet werden können. Durch Ersetzen einiger oder aller Stromversorgungsleitungen durch Stiftverbindungen kann die Anzahl der Stromversorgungsleitungen reduziert werden.
  • Der integrierte Schaltkreis 700 kann einen aktiven n-Bereich 711, einen aktiven p-Bereich 721, metallische S/D-Kontakte (die in 7 mit MD bezeichnet sind) 712 und 722, Stromversorgungsstifte 734 und 744, eine Gate-Struktur 761, VIA-Gate/MD-Strukturen 775 bis 777 und leitfähige Mo-Leitungen 771 und 772 aufweisen. Der integrierte Schaltkreis 700 kann außerdem weitere Strukturen aufweisen, wie etwa Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen, die der Einfachheit und Klarheit halber in 7 nicht dargestellt sind. Die Stromversorgungsstifte 734 und 744 werden für die Stromversorgung des einen oder der mehreren Transistoren verwendet. Bei einigen Ausführungsformen können die Stromversorgungsstifte zum Beispiel durch eine oder mehrere Durchkontaktierungen mit Stromversorgungsleitungen verbunden werden, die in einer der Metallschichten (z. B. Mo, M1 usw.) einer BEOL-Verbindungsstruktur hergestellt sind. Bei einigen Ausführungsformen können die Stromversorgungsstifte 734 und 744 in der gleichen Ebene wie die VIA-Gate/MD-Strukturen in der BEOL-Verbindungsstruktur hergestellt werden. Ähnlich wie bei dem Zellen-Layoutentwurf von 6 kann der Zellen-Layoutentwurf für die Ein-Finnen-Standardzelle 702 eine obere und/oder eine untere Zellengrenze aufweisen, die nicht mit Stromversorgungsleitungen elektrisch verbunden sind. Vielmehr kann die obere Zellengrenze über dem aktiven p-Bereich 721, gegebenenfalls mit einem Nennabstand, definiert werden. In ähnlicher Weise kann die untere Zellengrenze unter dem aktiven n-Bereich 711, gegebenenfalls mit einem Nennabstand, definiert werden. Daher kann auch die Zellenhöhe der Ein-Finnen-Standardzelle 702 kleiner als die Zellenhöhe der unter Bezugnahme auf 1 beschriebenen Ein-Finnen-Standardzelle 150 sein, die eine obere und eine untere Zellengrenze aufweist, die in der Mitte der Stromversorgungsleitungen definiert sind. Außerdem kann durch Ersetzen einiger oder aller Stromversorgungsleitungen durch Stiftverbindungen die Anzahl der Stromversorgungsleitungen reduziert werden, um mehr Bauelementplatz zum Integrieren von weiteren Schaltkreiskomponenten in Standardzellen bereitzustellen oder einen kompakteren Standardzellen-Layoutentwurf zu ermöglichen. Ein Layoutentwurfsgerät, das den APR-Prozess implementiert, kann Stromversorgungsstifte nach einem Stromversorgungsplan auf der Chip-Ebene anordnen und elektrisch verbinden. Außerdem kann eine Standardzelle, die die Stromversorgungsstift-Konfiguration verwendet, ebenfalls entsprechend der Vertikale-Zeilenplatzierung-Regel in einem APR-Prozess angeordnet werden.
  • 8 zeigt beispielhafte Zeilen von Zellen, die unter Verwendung der Vertikale-Zeilenplatzierung-Regel und durch Integrieren von justierten Stromversorgungsstiften angeordnet werden, gemäß einigen Ausführungsformen. Bei der Vertikale-Zeilenplatzierung-Regel kann ein Layout-Entwurfssystem, das den APR-Prozess implementiert, Standardzellenstrukturen in einer vertikalen Richtung, die parallel zu der Zellenhöhe ist, anordnen oder verschieben, um das Bauelement-Layout zu optimieren. Außerdem können die Stromversorgungsstifte auch bei einem APR-Prozess justiert werden, was unter anderem die folgenden Vorteile bietet: kürzere Metallverbindungen, kompaktere Bauelement-Entwürfe, keine zusätzlichen Schritte im Herstellungsprozess usw.
  • 8 zeigt einen integrierten Schaltkreis 800, der Standardzellen 810a und 810b, 820 und 825 aufweist. Die Standardzellen 810a und 810b sind Zwei-Finnen-Standardzellen, die Standardzelle 820 ist eine Ein-Finnen-Standardzelle, und die Standardzelle 825 ist eine kundenspezifische Zelle, die Teile von einem aktiven n-Bereich und von zwei aktiven p-Bereichen aufweist. In 8 sind außerdem aktive n-Bereiche 811a bis 811d, aktive p-Bereiche 821a bis 821d, vertikale Zeilen 830a und 830b, Stromversorgungsleitungen 831a und 831b, die senkrecht zu den aktiven Bereichen sind, virtuelle Gitterlinien 833a bis 833d, Stromversorgungsstifte 871a bis 871d, 873a und 873b, 875a bis 875d, 877a bis 877c, VIAo-Strukturen 872a und 872b, 874, 876a und 876b, 878a und 878b, VIA1-Strukturen 882a und 882b und eine leitfähige M2-Leitung 881 gezeigt. In 8 gezeigte Schaltkreiskomponenten und -konfigurationen, die denen von 7 ähnlich sind, werden hier nicht näher beschrieben. Der integrierte Schaltkreis 800 kann außerdem weitere Strukturen aufweisen, wie etwa weitere Durchkontaktierungen, leitfähige Leitungen, dielektrische Schichten und andere geeignete Strukturen, die der Einfachheit und Klarheit halber in 8 nicht dargestellt sind.
  • Bei einigen Ausführungsformen können die Stromversorgungsstifte 871a bis 871d, 873a und 873b und 875a bis 875d auf der gleichen Ebene wie die VIA-Gate/MD-Strukturen einer BEOL-Verbindungsstruktur hergestellt werden. Die Stromversorgungsleitungen 831a und 831b können bei einigen Ausführungsformen leitfähige Leitungen sein, die eine VSS- oder VDD-Stromversorgung bereitstellen. Die Stromversorgungsleitungen 831a und 831b können durch VIAo-Strukturen mit Stromversorgungsstiften der Standardzellen 810a und 810b, 820 und 825 verbunden werden. Bei einigen Ausführungsformen können die Stromversorgungsleitungen 831a und 831b in die M1-Metallschicht einer BEOL-Verbindungsstruktur integriert werden. Die leitfähige M2-Leitung 881 kann über der M1-Metallschicht hergestellt werden und zum Verbinden der Stromversorgungsleitungen 831a und 831b verwendet werden. Bei einigen Ausführungsformen kann die leitfähige M2-Leitung 881 eine leitfähige Metallleitung in einer Metallschicht der BEOL-Verbindungsstruktur sein. Die leitfähigen M2-Leitungen können lokale Verbindungen sein, die eine dritte Verbindungsebene über der ersten und der zweiten Verbindungsebene darstellen und eine elektrische Verbindung durch eine oder mehrere Durchkontaktierungen mit einer oder mehreren darunter befindlichen M1-Metallleitungen herstellen. Die leitfähige M2-Leitung 881 kann die Stromversorgungsleitungen 831a und 831b durch die VIA1-Strukturen 882a und 882b elektrisch verbinden.
  • Ein Layout-Entwurfssystem, das den APR-Prozess implementiert, kann die Stromverbindungen verschiedener Standardzellen-Layouts identifizieren und sie so anordnen, dass sich die Stromverbindungen, die die gleiche Leistungsaufnahme erfordern, auf einer der virtuellen Gitterlinien 833a bis 833d befinden. Außerdem können Standardzellen der Zellenbibliothek so konzipiert werden, dass ihre Stromverbindungen an Positionen platziert werden, die praktisch sind, wenn bei dem APR-Prozess die entsprechenden Stromverbindungen justiert werden. Bei Verwendung der Standardzellen, die in 8 als ein Beispiel gezeigt sind, erfordern die Stromversorgungsstifte 871a und 871b, 873b, 875c und 875d, 877a und 877b die gleiche Art von Stromversorgung, z. B. Stromversorgungsleitungen wie VDD, VSS oder Masse. In dem APR-Prozess können die Stromversorgungsstifte 871a und 871b und 873b auf der virtuellen Gitterlinie 833b justiert werden, und die Stromversorgungsstifte 875c und 875d, 877a und 877b können auf der virtuellen Gitterlinie 833d justiert werden. Da diese Stromversorgungsstifte in einer geraden Linie ausgerichtet werden können, können Stromversorgungsleitungen, wie etwa 831a und 831b, auch in einer geraden Linie hergestellt werden, sodass die Bauelement-Grundfläche minimiert werden kann und Vorteile wie kürzere Metallverbindungen, kompaktere Bauelement-Entwürfe und keine zusätzlichen Schritte bei der Herstellung erzielt werden können.
  • 9 zeigt beispielhafte Zeilen von Zellen, die unter Verwendung der Vertikale-Zeilenplatzierung-Regel so angeordnet werden, dass Metallverbindungslängen minimiert werden, um einen noch kompakteren integrierten Schaltkreis bereitzustellen, gemäß einigen Ausführungsformen.
  • Ein Layout-Entwurfssystem, das den APR-Prozess implementiert, kann unterschiedliche Standardzellen-Layouts, wie etwa Ein-Finnen-Standardzellen und Zwei-Finnen-Standardzellen oder andere Zellen, und deren Stromverbindungspräferenz und/oder -anforderungen identifizieren. Der APR-Prozess kann so konfiguriert sein, dass er Eigenschaften und Merkmale eines integrierten Schaltkreises identifiziert, der Standardzellen implementiert, unter anderem Standardzellenfunktionen, Abmessungen, Positionen von Stromverbindungen und andere geeignete Merkmale. Auf Grund der Merkmale und Konfigurationen der Standardzellen kann das Layout-Entwurfssystem, das den APR-Prozess implementiert, die Standardzellen nicht nur nach der Vertikale- oder Horizontale-Zeilenplatzierung-Regel anordnen, sondern kann sie auch drehen, um das Bauelement-Layout zu optimieren.
  • Bei einigen Ausführungsformen kann das Layout-Entwurfssystem, das den APR-Prozess implementiert, den unter Bezugnahme auf 8 beschriebenen integrierten Schaltkreis 800 analysieren und kann die Eigenschaften der Standardzellen, wie etwa deren Positionen und Konfigurationen, identifizieren. Zum Beispiel kann das Layout-Entwurfssystem zumindest die Position, Funktion, Verbindungen und Verbindungspositionen der Zwei-Finnen-Standardzellen 810a und 810b, der Ein-Finnen-Standardzelle 820 und der kundenspezifischen Zelle 825 identifizieren. Das Layout-Entwurfssystem kann die Positionen und Platzierungen der Standardzellen durch Anordnen oder Drehen der Standardzellen-Layouts optimieren, um die Längen der Metallleitungsverbindungen weiter zu reduzieren, um die Bauelement-Grundfläche weiter zu minimieren. Zum Beispiel kann das Layout-Entwurfssystem, das den APR-Prozess implementiert, durch Identifizieren der Stromverbindungen (und/oder deren Positionen in dem Layoutentwurf) für die Standardzellen, wie etwa Stromversorgungsstifte, Stromversorgungsleitungen und die leitfähige M1-Leitung, die in 8 gezeigt sind, die Standardzellen 825 und 810b entlang einer virtuellen Gitterlinie 935, die entlang der y-Richtung verläuft (die in 9 durch eine Strichlinie dargestellt ist, die die Symmetrieachse der vertikalen Zeile 830b oder der Standardzellen darstellt, die in der vertikalen Zeile 83ob platziert sind), um 180° drehen, um Standardzellen 925 und 910b zu erzeugen, wie in 9 gezeigt ist. Mit anderen Worten, die Standardzellen werden „gewendet“. Da die Stromversorgungsleitungen 831a und 831b nach der Standardzellendrehung dichter aneinander platziert sind, kann die Länge der leitfähigen M1-Leitung, die zum elektrischen Verbinden der Stromversorgungsleitungen verwendet wird, reduziert werden. Eine leitfähige M1-Leitung 981, die die Stromversorgungsleitungen 831a und 831b durch VIA1-Strukturen 982a und 982b elektrisch verbindet, kann eine Länge entlang der x-Richtung haben, die kürzer als die Länge der leitfähigen M2-Leitung 881 ist, die in 8 gezeigt ist. Außerdem können bei dem APR-Prozess spezielle Komponenten der Standardzellen an Positionen in den Standardzellen so platziert werden, dass die Leitungsführung zwischen diesen speziellen Komponenten verkürzt werden kann. Zum Beispiel können bei dem APR-Prozess die Positionen der jeweiligen Stromverbindungsstifte 877a und 876a in den Standardzellen 925 und 910b in einer geraden Linie ausgerichtet werden, sodass die Stromversorgungsleitung 831b, die diese zwei Stromverbindungsstifte elektrisch verbindet, eine gerade Linie ohne Kurven ist, wodurch die Länge der Stromversorgungsleitung minimiert wird.
  • 10 ist eine Darstellung eines Verfahrens 1000 zum Optimieren von Standardzellen-Layout-Entwürfen in integrierten Schaltkreisen, gemäß einigen Ausführungsformen. Die Schritte des Verfahrens 1000 können auch in einer anderen Reihenfolge ausgeführt werden und/oder können variieren.
  • Im Schritt 1002 ordnet ein Layout-Entwurfssystem, das den APR-Prozess implementiert, Standardzellenstrukturen in einer vertikalen Richtung auf Grund zumindest der Zellenhöhe jeder Standardzellenstruktur so an, dass Halbzeilenspalte reduziert oder eliminiert werden. Zum Beispiel kann eine Ein-Finnen-Standardzellenstruktur einen Halbzeilenspalt zwischen sich selbst und einer benachbarten Zwei-Finnen-Standardzellenstruktur haben. In dem APR-Prozess kann eine der Standardzellenstrukturen statt in der horizontalen Richtung in der vertikalen Richtung nach oben oder unten verschoben werden, um unter Aufrechterhaltung der Funktionalitäten und Verbindungen der Standardzellenstrukturen den Halbzeilenspalt zu eliminieren.
  • Im Schritt 1004 tastet das Layout-Entwurfssystem, das den APR-Prozess implementiert, den Schaltkreis-Layoutentwurf ab, um Standardzellen zu ermitteln, die optimiert werden müssen. Bei einigen Ausführungsformen werden leitfähige Leitungen zwischen den Standardzellen geprüft, und Standardzellen mit unerwünscht langen leitfähigen Leitungen und/oder mit unerwünschten Spalten zwischen benachbarten Standardzellen werden für die Optimierung ausgewählt. Bei einigen Ausführungsformen werden die Standardzellen nach bestimmten Kriterien ausgewählt, z. B. nach Kriterien zum Ermitteln, ob eine leitfähige Leitung zu lang ist und/oder der Abstand zwischen Standardzellen zu groß ist. Die Standardzellen können kundenspezifische Zellen oder Standardzellen in der APR-Datenbank oder -Zellenbibliothek sein, z. B. Standardzellen, die vorstehend unter Bezugnahme auf die 1 bis 9 beschrieben worden sind.
  • Im Schritt 1006 kann das Layout-Entwurfssystem, das den APR-Prozess implementiert, die Stromverbindungen von unterschiedlichen Standardzellen-Layouts identifizieren und sie so anordnen, dass Stromverbindungen, die die gleiche Leistungsaufnahme erfordern, zueinander justiert werden. Bei einigen Ausführungsformen werden die Stromverbindungen auf einer virtuellen Gitterlinie justiert, die parallel zu den vertikalen Zellen für die Zellenplatzierung ist. Da diese Stromversorgungsstifte in einer geraden Linie ausgerichtet werden können, können Stromversorgungsleitungen auch in einer geraden Linie hergestellt werden, sodass die Bauelement-Grundfläche minimiert werden kann und Vorteile wie kürzere Metallverbindungen, geringere parasitäre Kapazitäten, kompaktere Bauelement-Entwürfe und keine zusätzlichen Schritte bei der Herstellung erzielt werden können. Beispiele für justierte Stromversorgungsstifte sind die Stromversorgungsstifte 871a und 871b, 873b, 875c und 875d, 877a und 877b, die vorstehend unter Bezugnahme auf 8 beschrieben worden sind. Außerdem können Standardzellen der Zellenbibliothek so konzipiert werden, dass ihre Stromverbindungen an Positionen platziert werden, die praktisch sind, wenn bei dem APR-Prozess die entsprechenden Stromverbindungen justiert werden. Bei einigen Ausführungsformen können untergeordnete Zellen erzeugt werden, wenn eine Standardzelle gedreht oder „gewendet“ wird, um die Längen der leitfähigen Leitungen zu reduzieren.
  • Ein Layout-Entwurfssystem, das den APR-Prozess implementiert, kann außerdem unterschiedliche Standardzellen-Layouts und deren Stromverbindungspräferenz und/oder -anforderungen identifizieren. Auf Grund der Merkmale und Konfigurationen der Standardzellen kann das Layout-Entwurfssystem, das den APR-Prozess implementiert, die Standardzellen nicht nur nach Vertikale- oder Horizontale-Zeilenplatzierung-Regeln anordnen, sondern kann sie auch drehen, um das Bauelement-Layout zu optimieren, z. B. durch Reduzieren der Längen der leitfähigen Leitungen. Beispiele für gedrehte und verschobene Standardzellen sind die Standardzellen, die vorstehend unter Bezugnahme auf 9 beschrieben worden sind.
  • Das Anordnen der Standardzellen erfolgt nach Entwurfsregelprüfungsregeln (DRC-Regeln). Bei einigen Ausführungsformen wird vor dem Platzieren der Standardzellen ermittelt, ob es möglich ist, die ausgewählten Standardzellen zu drehen oder zu verschieben, ohne Abstandsregeln und/oder DRC-Regeln zu verletzen. Bei einigen Ausführungsformen umfassen die DRC-Regeln Abstandsregeln zum Vermeiden einer Zellengrenzen-Überdeckung. Bei einigen Ausführungsformen werden die Standardzellen so angeordnet, dass die Längen der leitfähigen Leitungen verkürzt werden. Bei einigen Ausführungsformen werden die Standardzellen so angeordnet, dass ein unerwünschter leerer Zwischenraum zwischen benachbarten Standardzellen entfernt wird. Die Anordnungen stimmen mit anwendbaren DRC-Regeln überein.
  • Im Schritt 1008 kann der optimierte Layoutentwurf mit einer oder mehreren Standardzellen als untergeordnete Zellen oder Module identifiziert werden und in einer neuen Zellenbibliothek gespeichert werden. Bei einigen Ausführungsformen können untergeordnete Zellen dadurch erzeugt werden, dass vorhandene Standardzellen gedreht werden und die gedrehten Standardzellen in einer neuen Bibliothek zur künftigen Nutzung gespeichert werden. Bei einigen Ausführungsformen kann eine Anzahl von optimierten Standardzellen als untergeordnete Zellen gespeichert werden.
  • 11 ist eine Darstellung eines beispielhaften Computersystems 1100, in dem verschiedene Ausführungsformen der vorliegenden Erfindung implementiert werden können, gemäß einigen Ausführungsformen. Das Computersystem 1100 kann ein bekannter Computer sein, der die hier beschriebenen Funktionen und Schritte ausführen kann. Beispielhaft und ohne Beschränkung kann das Computersystem 1100 zu optimierende Standardzellen auswählen und zum Beispiel mit einem EDA-Tool (EDA: Entwurfsautomatisierung elektronischer Systeme) Metallschnitte an gewünschten Positionen in den Standardzellen platzieren. Das Computersystem 1100 kann zum Beispiel zum Ausführen eines oder mehrerer Schritte in dem Verfahren 1000 verwendet werden.
  • Das Computersystem 1100 weist einen oder mehrere Prozessoren (die auch als zentrale Verarbeitungseinheiten, oder CPUs, bezeichnet werden), wie etwa einen Prozessor 1104, auf. Der Prozessor 1104 ist mit einer Kommunikations-Infrastruktur oder einem Bus 1106 verbunden. Das Computersystem 1100 weist außerdem Eingabe-/Ausgabevorrichtungen 1103 auf, wie etwa Monitore, Tastaturen, Zeigevorrichtungen usw., die über eine oder mehrere Eingabe-/Ausgabe-Schnittstellen 1102 mit der Kommunikations-Infrastruktur oder dem Bus 1106 kommunizieren. Ein EDA-Tool kann Befehle empfangen, um die hier beschriebenen Funktionen und Schritte (z. B. des Verfahrens 1000 von 10) über die Eingabe-/Ausgabevorrichtungen 1103 zu implementieren. Das Computersystem 1100 weist weiterhin einen Haupt- oder primären Speicher 1108 auf, wie etwa einen Direktzugriffsspeicher (RAM). Der Hauptspeicher 1108 kann eine oder mehrere Cache-Ebenen umfassen. In dem Hauptspeicher 1108 sind eine Steuerlogik (z. B. Computersoftware) und/oder Daten gespeichert. Bei einigen Ausführungsformen können die Steuerlogik (z. B. Computersoftware) und/oder die Daten eine oder mehrere der Schritte umfassen, die vorstehend bei dem Verfahren 1000 von 10 beschrieben worden sind.
  • Das Computersystem 1100 kann außerdem einen oder mehrere sekundäre Speichervorrichtungen oder einen sekundären Speicher 1110 aufweisen. Der sekundäre Speicher 1110 kann zum Beispiel ein Festplattenlaufwerk 1112 und/oder eine Wechselspeichervorrichtung oder ein Wechselspeicherlaufwerk 1114 sein. Das Wechselspeicherlaufwerk 1114 kann ein Diskettenlaufwerk, ein Magnetbandlaufwerk, ein Compact-Disk-Laufwerk, eine optische Speichervorrichtung, ein Bandlaufwerk zur Datensicherung und/oder eine andere Speichervorrichtung/-laufwerk sein.
  • Das Wechselspeicherlaufwerk 1114 kann mit einer Wechselspeichereinheit 1118 interagieren. Die Wechselspeichereinheit 1118 umfasst eine von einem Computer verwendbare oder lesbare Speichervorrichtung, auf der Computersoftware (Steuerlogik) und/oder Daten gespeichert sind. Die Wechselspeichereinheit 1118 kann eine Diskette, ein Magnetband, eine Compact Disk, eine DVD, eine optische Speicherplatte und/oder eine andere Computerdaten-Speichervorrichtung sein. Das Wechselspeicherlaufwerk 1114 liest Daten aus der und/oder schreibt sie in die Wechselspeichereinheit 1118.
  • Bei einigen Ausführungsformen kann der sekundäre Speicher 1110 weitere Mittel, Instrumentalitäten oder andere Methoden umfassen, die es dem Computersystem 1110 ermöglichen, auf Computerprogramme und/oder andere Befehle und/oder Daten zuzugreifen. Diese weiteren Mittel, Instrumentalitäten oder anderen Methoden umfassen zum Beispiel eine Wechselspeichereinheit 1122 und eine Schnittstelle 1120. Beispiele für die Wechselspeichereinheit 1122 und die Schnittstelle 1120 sind eine Programm-Cartridge und eine Cartridge-Schnittstelle (wie etwa die, die in Videospielgeräten zu finden sind), ein Wechselspeicherchip (wie etwa ein EPROM oder PROM) und ein zugehöriger Sockel, ein Speicherstick- und USB-Anschluss, eine Speicherkarte und ein zugehöriger Speicherkartenschlitz und/oder eine andere Wechselspeichereinheit und eine zugehörige Schnittstelle. Bei einigen Ausführungsformen können der sekundäre Speicher 1110, die Wechselspeichereinheit 1118 und/oder die Wechselspeichereinheit 1122 eine oder mehrere der Schritte ausführen, die vorstehend bei dem Verfahren 1000 von 10 beschrieben worden sind.
  • Das Computersystem 1100 kann weiterhin eine Kommunikations- oder Netzwerk-Schnittstelle 1124 aufweisen. Die Kommunikationsschnittstelle 1124 ermöglicht es dem Computersystem 1100, mit einer Kombination aus rechnerfernen Vorrichtungen, rechnerfernen Netzwerken, rechnerfernen Entitäten usw. (die einzeln und kollektiv mit dem Bezugssymbol 1128 bezeichnet sind) zu kommunizieren und zu interagieren. Zum Beispiel kann die Kommunikationsschnittstelle 1124 dem Computersystem 1100 ermöglichen, mit rechnerfernen Vorrichtungen 1128 über einen Kommunikationspfad 1126 zu kommunizieren, der drahtgebunden und/oder drahtlos sein kann und eine Kombination aus LANs, WANs, dem Internet usw. umfassen kann. Die Steuerlogik und/oder die Daten können über den Kommunikationspfad 1126 an das und von dem Computersystem 1100 gesendet werden.
  • Die Schritte in den vorhergehenden Ausführungsformen können in einer breiten Palette von Konfigurationen und Architekturen implementiert werden. Daher können einige oder alle der Schritte in den vorhergehenden Ausführungsformen, z. B. des Verfahrens 1000 von 10 und eines Verfahrens 1200 von 12 (das nachstehend beschrieben wird), in Hardware, Software oder beidem ausgeführt werden. Bei einigen Ausführungsformen wird eine reale Vorrichtung oder ein realer Herstellungsartikel, die/der einen realen Computer oder ein lesbares Medium aufweist, auf dem eine Steuerlogik (Software) gespeichert ist, hier auch als ein Computerprogrammprodukt oder eine Programmspeichervorrichtung bezeichnet. Diese(s) umfasst unter anderem das Computersystem 1100, den Hauptspeicher 1108, den sekundären Speicher 1110 und die Wechselspeichereinheiten 1118 und 1122 sowie reale Herstellungsartikel, die eine Kombination aus den Vorgenannten verkörpern. Diese Steuerlogik veranlasst bei ihrer Abarbeitung mit einem oder mehreren Datenverarbeitungsvorrichtungen (wie etwa dem Computersystem 1100) diese Datenverarbeitungsvorrichtungen, in der hier beschriebenen Weise zu arbeiten. Bei einigen Ausführungsformen wird auf das Computersystem 1100 Software zum Ausführen von Schritten bei der Herstellung von Fotomasken und Schaltkreisen aufgespielt, die in dem (nachstehend beschriebenen) Verfahren 1200 von 12 erläutert werden. Bei einigen Ausführungsformen weist das Computersystem 1100 Hardware/Vorrichtungen zum Herstellen von Fotomasken und Schaltkreisen auf. Die Hardware/Vorrichtungen können zum Beispiel mit einem Teil des Elements 1128 (rechnerferne Vorrichtungen, Netzwerke, Entitäten) des Computersystems 1100 verbunden werden oder Teil des Elements 1128 sein.
  • 12 zeigt eine Darstellung eines beispielhaften Verfahrens 1200 zur Schaltkreisfertigung, gemäß einigen Ausführungsformen. Die Schritte des Verfahrens 1200 können auch in einer anderen Reihenfolge ausgeführt werden und/oder sie können variieren.
  • Im Schritt 1201 wird eine GDS-Datei bereitgestellt. Die GDS-Datei kann mit einem EDA-Tool erzeugt werden und die Standardzellenstrukturen enthalten, die bereits mit dem beschriebenen Verfahren optimiert worden sind. Der Schritt 1201 kann zum Beispiel von einem EDA-Tool ausgeführt werden, das auf einem Computersystem läuft, wie etwa dem vorstehend beschriebenen Computersystem 1100.
  • Im Schritt 1202 werden anhand der GDS-Datei Fotomasken hergestellt. Bei einigen Ausführungsformen wird die im Schritt 1201 bereitgestellte GDS-Datei zu einem Tape-Out-Schritt gebracht, um Fotomasken zum Herstellen eines oder mehrerer integrierter Schaltkreise zu erzeugen. Bei einigen Ausführungsformen kann ein Schaltkreis-Layout, das in der GDS-Datei enthalten ist, gelesen und auf ein Quarz- oder Glassubstrat übertragen werden, um opake Strukturen zu erzeugen, die dem Schaltkreis-Layout entsprechen. Die opaken Strukturen können zum Beispiel aus Chrom oder anderen geeigneten Metallen bestehen. Der Schritt 1202 kann von einem Fotomaskenhersteller durchgeführt werden, bei dem das Schaltkreis-Layout mit einer geeigneten Software (z. B. einem EDA-Tool) gelesen wird und mit einem geeigneten Druck-/Abscheidungs-Tool auf ein Substrat übertragen wird. Die Fotomasken geben das Schaltkreis-Layout / die Schaltkreiselemente wieder, die in der GDS-Datei enthalten sind.
  • Im Schritt 1203 werden ein oder mehrere Schaltkreise auf Grund der im Schritt 1202 erzeugten Fotomasken hergestellt. Bei einigen Ausführungsformen werden die Fotomasken zum Erzeugen von Strukturen und Strukturelementen des Schaltkreises verwendet, die in der GDS-Datei enthalten sind. Bei einigen Ausführungsformen werden verschiedene Fertigungstools (z. B. fotolithografische Vorrichtungen, Abscheidungsvorrichtungen und Ätzvorrichtungen) zum Erzeugen von Strukturelementen des einen oder der mehreren Schaltkreise verwendet.
  • Bei den automatischen Platzierungs- und Trassierungsverfahren, die in dieser Erfindung beschrieben werden, werden Platzierungs- und Trassierungsregeln bereitgestellt, bei denen ein System, das das APR-Verfahren implementiert, Standardzellenstrukturen in einer vertikalen Richtung anordnet, die senkrecht zu den Finnen und parallel zu der Zellenhöhe ist. Das System kann eine der Standardzellenstrukturen statt in der horizontalen Richtung in der vertikalen Richtung nach oben oder unten verschieben, um unter Aufrechterhaltung der Funktionalitäten und Verbindungen der Standardzellenstrukturen den Halbzeilenspalt zu entfernen. Bei den in dieser Erfindung beschriebenen Layout-Verfahren wird durch Integrieren von vertikalen Stromversorgungsleitungen in die Standardzellen außerdem die Bauelement-Dichte verbessert und die Zellenhöhe wird weiter reduziert. Bei den in dieser Erfindung beschriebenen Layout- und Platzierungs-/Trassierungsverfahren werden außerdem Stiftverbindungen zur Stromversorgung für Standardzellenstrukturen verwendet, um die Bauelement-Dichte und -Leistung weiter zu verbessern. Stiftverbindungen können Zwischenschicht-Verbindungsdurchkontaktierungen sein, die Strom für eine bestimmte Standardzellenstruktur bereitstellen und allein oder in Kombination mit Stromversorgungsleitungen verwendet werden können. Durch Ersetzen einiger oder aller Stromversorgungsleitungen durch Stiftverbindungen kann die Anzahl von Stromversorgungsleitungen reduziert werden. Außerdem können Stiftverbindungen von benachbarten Standardzellenstrukturen, die mit einer gemeinsamen Strom- oder Signalquelle verbunden sind, dadurch justiert und dicht aneinander platziert werden, dass spezielle Positionen für die Stiftverbindungen in jeder Standardzellenstruktur gewählt werden oder Standardzellen-Layouts gewendet oder gedreht werden. Das Platzieren von Stiftverbindungen dicht aneinander kann den Vorteil bieten, verkürzte Metallverbindungen zu haben, sodass wiederum Vorteile, wie zum Beispiel kürzere Metallverbindungen, geringere parasitäre Kapazitäten, kompaktere Bauelement-Entwürfe und keine zusätzlichen Schritte bei der Herstellung, erzielt werden können.
  • Bei einigen Ausführungsformen umfasst ein Verfahren zum Platzieren und Trassieren von Standardzellenstrukturen das Bestimmen einer ersten und einer zweiten Richtung einer Mehrzahl von Standardzellenstrukturen. Die erste und die zweite Richtung sind senkrecht zueinander. Das Verfahren umfasst außerdem das Bestimmen von Positionen einer Mehrzahl von Stromversorgungsleitungen, die entlang der zweiten Richtung verlaufen und elektrische Energie für die Mehrzahl von Standardzellenstrukturen bereitstellen. Das Verfahren umfasst weiterhin das Bestimmen einer ersten Höhe einer ersten Standardzellenstruktur und einer zweiten Höhe einer zweiten Standardzellenstruktur der Mehrzahl von Standardzellenstrukturen. Die erste und die zweite Höhe werden in der zweiten Richtung gemessen und sind voneinander verschieden. Das Verfahren umfasst außerdem das Anordnen der ersten und/oder der zweiten Standardzellenstruktur in der zweiten Richtung.
  • Bei einigen Ausführungsformen weist eine Standardzellenstruktur einen ersten Finnen-Feldeffekttransistor (FinFET) mit einer ersten Finne auf, die einen ersten Source-/Drain-Kontakt aufweist, der auf der ersten Finne hergestellt ist. Die Standardzellenstruktur weist außerdem einen zweiten FinFET mit einer zweiten Finne auf. Die zweite Finne weist einen zweiten Source-/Drain-Kontakt auf, der auf der zweiten Finne hergestellt ist. Die erste und die zweite Finne sind zueinander parallel. Die Standardzellenstruktur weist weiterhin eine erste Stromversorgungsleitung auf, die senkrecht zu der ersten oder der zweiten Finne ist.
  • Bei einigen Ausführungsformen umfasst ein Verfahren zum Platzieren und Trassieren von Standardzellenstrukturen das Bestimmen einer ersten Position für einen ersten Stiftverbinder einer ersten Standardzellenstruktur. Die erste Standardzellenstruktur weist einen ersten Teil eines aktiven Bereichs auf, der entlang einer Richtung verläuft. Der erste Stiftverbinder ist mit dem aktiven Bereich elektrisch verbunden. Das Verfahren umfasst weiterhin das Bestimmen einer zweiten Position für einen zweiten Stiftverbinder einer zweiten Standardzellenstruktur. Die zweite Standardzellenstruktur weist einen zweiten Teil eines aktiven Bereichs auf, der entlang der Richtung verläuft. Der zweite Stiftverbinder ist mit dem aktiven Bereich elektrisch verbunden. Das Verfahren umfasst weiterhin das Bestimmen einer dritten Position für einen dritten Stiftverbinder einer dritten Standardzellenstruktur so, dass eine Stromversorgungsleitung, die den zweiten und den dritten Stiftverbinder elektrisch verbindet, senkrecht zu der Richtung ist. Das Verfahren umfasst weiterhin das Durchführen einer Aktion an der ersten und/oder der zweiten Standardzellenstruktur entlang der Richtung so, dass ein Abstand zwischen der ersten und der zweiten Position verringert wird.

Claims (20)

  1. Verfahren zum Platzieren und Trassieren von Standardzellenstrukturen mit den folgenden Schritten: Bestimmen von Positionen einer Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b), wobei die Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b) eine erste Mehrzahl von Standardzellenstrukturen (320a, 320b) mit einem Ein-Finnen-Strukturlayout und eine zweite Mehrzahl von Standardzellenstrukturen (310a, 310b, 310c) mit einem Zwei-Finnen-Strukturlayout umfasst; Bestimmen einer ersten und einer zweiten Richtung (X, Y) der Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b), wobei die erste und die zweite Richtung (X, Y) senkrecht zueinander sind; Bestimmen von Positionen einer Mehrzahl von Stromversorgungsleitungen, wobei die Mehrzahl von Stromversorgungsleitungen entlang der zweiten Richtung (Y) verläuft und elektrische Energie für die Mehrzahl von Standardzellenstrukturen bereitstellt; Bestimmen einer ersten Höhe (H1) einer ersten Standardzellenstruktur (320a, 320b) und einer zweiten Höhe (H2) einer zweiten Standardzellenstruktur (310a, 310b, 310c) der Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b), wobei die erste (H1) und die zweite Höhe (H2) in der zweiten Richtung (Y) gemessen werden und voneinander verschieden sind; und wobei die erste Standardzellenstruktur und die zweite Standardzellenstruktur benachbart, aber durch einen Spalt voneinander getrennt sind; Ändern einer ersten Position der ersten Standardzellenstruktur (320a, 320b) oder einer zweiten Position der zweiten Standardzellenstruktur (310a, 310b, 310c) entlang der Richtung (Y), um den Spalt zu reduzieren, wobei mindestens einer der Schritte Bestimmen von Positionen, Bestimmen der ersten und der zweiten Richtung (X, Y), Bestimmen der Positionen, Bestimmen der ersten Höhe (H1) und das Ändern von einem Prozessor ausgeführt wird.
  2. Verfahren nach Anspruch 1, wobei durch das Ändern die erste und die zweite Standardzellenstruktur (310a, 310b, 310e, 320a, 320b) in der zweiten Richtung (Y) aneinander grenzen.
  3. Verfahren nach Anspruch 1, wobei die erste Standardzellenstruktur (320a, 320b) ein Ein-Finnen-Layout umfasst und die zweite Standardzellenstruktur (310a, 310b, 310c) ein Zwei-Finnen-Layout umfasst.
  4. Verfahren nach Anspruch 1, wobei eine Höhe des Spalts etwa halb so groß wie die erste Höhe (H1) ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ändern auf Grundlage der ersten und der zweiten Höhe (H1, H2) erfolgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Standardzellenstrukturen (310a, 310b, 310e, 320a, 320b) einen oder mehrere Finnen-Feldeffekttransistoren, FinFETs, umfasst und die zweite Richtung (Y) parallel zu Gate-Strukturen des einen oder der mehreren FinFETs ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ändern das Verschieben der ersten und der zweiten Standardzellenstruktur (310a, 310b, 310e, 320a, 320b) entlang der zweiten Richtung (Y) umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ändern ein Drehen der ersten und/oder der zweiten Standardzellenstruktur (310a, 310b, 310e, 320a, 320b) umfasst.
  9. Verfahren nach Anspruch 8, wobei das Drehen der ersten und/oder der zweiten Standardzellenstruktur (310a, 310b, 310e, 320a, 320b) das Drehen um eine jeweilige Symmetrieachse der ersten und der zweiten Standardzellenstruktur umfasst.
  10. Verfahren zum Platzieren und Trassieren von Standardzellenstrukturen mit den folgenden Schritten: Abtasten (1004) eines Schaltkreis-Layoutentwurfs zum Bestimmen einer ersten Standardzelle (310a, 310b, 310c) und einer zweiten Standardzelle (320a, 320b), wobei die erste Standardzelle und die zweite Standardzelle benachbart, aber durch einen Spalt voneinander getrennt sind und wobei die erste und die zweite Standardzelle (310a, 310b, 310e, 320a, 320b) jeweils erste und zweite Gate-Strukturen von ersten und zweiten Finnen-Feldeffekttransistoren, FinFETs, umfassen; Bestimmen einer ersten Richtung (Y), wobei sich mehrere Stromversorgungsleitungen in der ersten Richtung (Y) erstrecken und eine elektrische Versorgung für die erste und die zweite Standardzelle (310a, 310b, 310e, 320a, 320b) bereitstellen; Bestimmen einer ersten Position der ersten Standardzelle (320a, 320b), wobei die erste Standardzelle (320a, 320b) eine erste Höhe aufweist, die entlang der ersten Richtung (Y) gemessen wird, und die ersten Gate-Strukturen sich entlang der ersten Richtung erstrecken; Bestimmen einer zweiten Position der zweiten Standardzelle (310a, 310b, 310c), wobei die zweite Standardzelle (310a, 310b, 310c) eine zweite Höhe (H2) aufweist, die entlang der ersten Richtung (Y) gemessen wird, und die zweiten Gate-Strukturen sich entlang der ersten Richtung erstrecken und Ändern (1006) der ersten Position der ersten Standardzelle (320a, 320b) oder der zweiten Position der zweiten Standardzelle (310a, 310b, 310c) entlang der ersten Richtung (Y), um den Spalt zu reduzieren, wobei mindestens einer der Schritte Abtasten des Schaltkreis-Layoutentwurfs, Bestimmen der ersten Richtung, Bestimmen der ersten Position, Bestimmen der zweiten Position, und das Ändern der ersten oder der zweiten Position von einem Prozessor durchgeführt wird.
  11. Verfahren nach Anspruch 10, wobei das Ändern (1006) ein Aneinandergrenzen der ersten und der zweiten Standardzelle (310a, 310b, 310e, 320a, 320b) in der ersten Richtung (Y) umfasst.
  12. Verfahren nach Anspruch 10, wobei die erste Standardzelle (320a, 320b) ein Ein-Finnen-Layout umfasst und die zweite Standardzelle (310a, 310b, 310c) ein Zwei-Finnen-Layout umfasst.
  13. Verfahren nach Anspruch 10, wobei die erste Standardzelle (320a, 320b) ein Paar von FinFETs umfasst und die zweite Standardzelle (310a, 310b, 310c) zwei Paare von FinFETs umfasst.
  14. Verfahren nach Anspruch 12, wobei die erste Höhe (H1) ungefähr die Hälfte der zweiten Höhe (H2) beträgt.
  15. Verfahren nach Anspruch 10, wobei das Ändern (1006) auf der ersten Höhe (H1) und der zweiten Höhe (H2) basiert.
  16. Verfahren zum Platzieren und Trassieren von Standardzellenstrukturen in einem Schaltkreis-Layoutentwurf, wobei das Verfahren umfasst: Bestimmen von Positionen einer Mehrzahl von Standardzellen (310a, 310b, 310e, 320a, 320b), wobei die Mehrzahl von Standardzellen (310a, 310b, 310e, 320a, 320b) eine erste Mehrzahl von Standardzellen (320a, 320b) mit einem Ein-Finnen-Strukturlayout und eine zweite Mehrzahl von Standardzellen (310a, 310b, 310c) mit einem Zwei-Finnen-Strukturlayout umfasst; Bestimmen einer Richtung (Y), wobei sich mehrere Stromversorgungsleitungen in der Richtung (Y) erstrecken und eine elektrische Versorgung für die Mehrzahl von Standardzellen (310a, 310b, 310e, 320a, 320b) bereitstellen; Abtasten des Schaltkreis-Layoutentwurfs, um eine erste Standardzelle (320a, 320b) und eine zweite Standardzelle (310a, 310b, 310c) der Mehrzahl von Standardzellen (310a, 310b, 310e, 320a, 320b) zu bestimmen, wobei die erste Standardzelle und die zweite Standardzelle benachbart, aber durch einen Spalt voneinander getrennt sind und wobei die erste und die zweite Standardzelle (310a, 310b, 310e, 320a, 320b) jeweils erste und zweite Gate-Strukturen von ersten und zweiten Finnen-Feldeffekttransistoren, FINFETs, umfassen und wobei die ersten und zweiten Gate-Strukturen sich entlang der Richtung (Y) erstrecken; und Ändern einer ersten Position der ersten Standardzelle (320a, 320b) oder einer zweiten Position der zweiten Standardzelle (310a, 310b, 310c) entlang der Richtung (Y), um den Spalt zu reduzieren, wobei mindestens einer der Schritte Bestimmen von Positionen, Bestimmen der Richtung, Abtasten und Ändern von einem Prozessor durchgeführt wird.
  17. Verfahren nach Anspruch 16, wobei die erste Standardzelle (320a, 320b) ein Ein-Finnen-Layout umfasst und die zweite Standardzelle (310a, 310b, 310c) ein Zwei-Finnen-Layout umfasst.
  18. Verfahren nach Anspruch 16, wobei das Ändern das Aneinandergrenzen der ersten (320a, 320b) und der zweiten Standardzelle (310a, 310b, 310c) in der Richtung (Y) umfasst.
  19. Verfahren nach Anspruch 16, wobei die erste Standardzelle (320a, 320b) ein Paar von FinFETs umfasst und die zweite Standardzelle (310a, 310b, 310c) zwei Paare von FinFETs umfasst.
  20. Verfahren nach Anspruch 16, wobei die erste (320a, 320b) und die zweite Standardzelle (310a, 310b, 310c) eine erste (H1) und eine zweite Höhe (H2) aufweisen, die entlang der Richtung (Y) gemessen werden, und wobei die erste Höhe (H1) etwa die Hälfte der zweiten Höhe (H2) beträgt.
DE102018124711.7A 2017-11-21 2018-10-08 Layout-Verfahren für Standardzellenstrukturen Active DE102018124711B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589470P 2017-11-21 2017-11-21
US62/589,470 2017-11-21
US15/965,358 US10733352B2 (en) 2017-11-21 2018-04-27 Integrated circuit and layout method for standard cell structures
US15/965,358 2018-04-27

Publications (2)

Publication Number Publication Date
DE102018124711A1 DE102018124711A1 (de) 2019-05-23
DE102018124711B4 true DE102018124711B4 (de) 2024-01-11

Family

ID=66336513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124711.7A Active DE102018124711B4 (de) 2017-11-21 2018-10-08 Layout-Verfahren für Standardzellenstrukturen

Country Status (2)

Country Link
US (1) US11636249B2 (de)
DE (1) DE102018124711B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089881A1 (en) 2002-10-31 2004-05-13 Yamaha Corporation Semiconductor integrated circuit device and its manufacture using automatic layout
US20110049575A1 (en) 2009-08-28 2011-03-03 Sony Corporation Semiconductor integrated circuit
US8863063B2 (en) 2009-05-06 2014-10-14 Tela Innovations, Inc. Finfet transistor circuit
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7134102B2 (en) 2003-09-12 2006-11-07 Infineon Technologies Ag Automated layout transformation system and method
US7989849B2 (en) * 2006-11-15 2011-08-02 Synopsys, Inc. Apparatuses and methods for efficient power rail structures for cell libraries
JP2009111119A (ja) * 2007-10-30 2009-05-21 Nec Electronics Corp 半導体集積回路のレイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計支援装置
CN102714175B (zh) 2010-02-03 2014-12-17 瑞萨电子株式会社 半导体装置
JP5364023B2 (ja) 2010-03-29 2013-12-11 パナソニック株式会社 半導体装置
US20140167815A1 (en) * 2012-12-18 2014-06-19 Broadcom Corporation Area reconfigurable cells of a standard cell library
JP6136593B2 (ja) 2013-06-03 2017-05-31 株式会社リコー スタンダードセルのレイアウト方法、スタンダードセルのレイアウトプログラム、および半導体集積回路
KR101958421B1 (ko) 2014-07-22 2019-03-14 삼성전자 주식회사 집적 회로, 상기 집적 회로에 따른 반도체 소자 및 표준 셀 라이브러리
US10242148B2 (en) 2014-08-25 2019-03-26 Mediatek Inc. Integrated circuit and routing design of the same
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
WO2016209224A1 (en) 2015-06-24 2016-12-29 Intel Corporation Integrated circuit layout using library cells with alternating conductive lines
US9886544B2 (en) 2016-02-23 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout checking system and method
KR102401577B1 (ko) 2016-06-02 2022-05-24 삼성전자주식회사 집적 회로 및 표준 셀 라이브러리
US10127340B2 (en) 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method
JP6966686B2 (ja) 2016-10-21 2021-11-17 株式会社ソシオネクスト 半導体装置
US10157840B2 (en) 2016-12-02 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit having a high cell density
US10497702B2 (en) 2017-04-14 2019-12-03 Qualcomm Incorporated Metal-oxide semiconductor (MOS) standard cells employing electrically coupled source regions and supply rails to relax source-drain tip-to-tip spacing between adjacent MOS standard cells
US10402534B2 (en) * 2017-09-28 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout methods, structures, and systems
US11011545B2 (en) 2017-11-14 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including standard cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040089881A1 (en) 2002-10-31 2004-05-13 Yamaha Corporation Semiconductor integrated circuit device and its manufacture using automatic layout
US8863063B2 (en) 2009-05-06 2014-10-14 Tela Innovations, Inc. Finfet transistor circuit
US20110049575A1 (en) 2009-08-28 2011-03-03 Sony Corporation Semiconductor integrated circuit
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture

Also Published As

Publication number Publication date
US20220058330A1 (en) 2022-02-24
US11636249B2 (en) 2023-04-25
DE102018124711A1 (de) 2019-05-23

Similar Documents

Publication Publication Date Title
DE102012108290B4 (de) Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
DE112017005485T5 (de) Vertikale transistoren mit zusammengefassten aktiven flächenbereichen
DE102019103481B4 (de) Durchkontaktierungsgrößen zur Reduzierung der Brückenbildungsgefahr und zur Verbesserung der Leistung
DE102014119646A1 (de) System und Verfahren einer Layoutgestaltung für integrierte Schaltungen
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE202016008735U1 (de) Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises
DE102016123402A1 (de) Techniken auf der basis von elektromigrationseigenschaften einer zellenverbindung
DE102016114613A1 (de) Integrierter Schaltkreis und Verfahren zu dessen Herstellung
DE102019121157A1 (de) Transfer-gate-struktur, layout, verfahren und system
DE102017120185A1 (de) Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen
DE102019113408A1 (de) Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen
DE102018124711B4 (de) Layout-Verfahren für Standardzellenstrukturen
DE102020130919A1 (de) Metallene, raumzentrierte standard-zellenarchitektur zum ermöglichen einer höheren zellendichte
DE102020115154A1 (de) Multiplexer
DE102023100725A1 (de) Ic-logikbauteil, layout, system und verfahren
DE102021105450B4 (de) Integrierte Schaltungsvorrichtung, System und Verfahren
DE102016115068B4 (de) Halbleitervorrichtung und Layoutdesign
DE102021119369B4 (de) Pegelverschiebungsschaltkreis und verfahren
DE102018117704B4 (de) Lokale Verbindungsstruktur
DE102021100870B4 (de) Hybridschicht-layout, -verfahren, -system und -struktur
DE102021112652A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102021100627A1 (de) Integrierte schaltungsvorrichtung und verfahren
DE102016114779A1 (de) Struktur und Verfahren für ein Halbleiter-Bauelement
DE102019135843A1 (de) Optimierung von zwischenräumen zwischen sram- und standardzellen
DE102016215276B4 (de) Kontaktierung von soi-substraten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division