DE102016123402A1 - Techniken auf der basis von elektromigrationseigenschaften einer zellenverbindung - Google Patents

Techniken auf der basis von elektromigrationseigenschaften einer zellenverbindung Download PDF

Info

Publication number
DE102016123402A1
DE102016123402A1 DE102016123402.8A DE102016123402A DE102016123402A1 DE 102016123402 A1 DE102016123402 A1 DE 102016123402A1 DE 102016123402 A DE102016123402 A DE 102016123402A DE 102016123402 A1 DE102016123402 A1 DE 102016123402A1
Authority
DE
Germany
Prior art keywords
line
clock
lines
output
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016123402.8A
Other languages
English (en)
Inventor
Kuo-Nan Yang
Chung-Hsing Wang
Yi-Kan Cheng
Kumar Lalgudi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016123402A1 publication Critical patent/DE102016123402A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15066—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using bistable devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Abstract

Die vorliegende Offenbarung betrifft in manchen Ausführungsformen eine Taktbaumstruktur, die auf einem Halbleitersubstrat angeordnet ist. Die Taktbaumstruktur umfasst eine erste Taktleitung, die eine erste Leitungsbreite aufweist, und auf einer von einer Oberseite des Halbleitersubstrats gemessenen Höhe angeordnet ist. Die Taktbaumstruktur umfasst ebenfalls eine zweite Taktleitung, die eine zweite Leitungsbreite aufweist, die von der ersten Leitungsbreite abweicht. Die zweite Taktleitung ist auf einer zweiten von der Oberseite des Halbleitersubstrats gemessenen Höhe angeordnet, und die zweite Höhe ist gleich wie die erste Höhe. Die erste Leitungsbreite kann zu einem ersten Stromniveau für die erste Taktleitung proportional sein, und die zweite Leitungsbreite kann zu einem zweiten Stromniveau für die zweite Taktleitung proportional sein.

Description

  • BEZUGNAHME AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der US vorläufigen Anmeldung 62/272,148, die am 29. Dezember 2015 eingereicht wurde und deren Inhalt hierin durch Bezugnahme vollständig einbezogen wird.
  • HINTERGRUND
  • Elektromigration ist der Transport von Atomen innerhalb eines leitfähigen Materials, der von Kollisionen verursacht wird, die einen Impuls zwischen Elektronen, die das leitfähige Material durchlaufen (z. B. Strom), und den Atomen des leitfähigen Materials übertragen. Derzeitige Chips integrierter Schaltungen erfahren häufig Elektromigration in Metallverbindungsschichten. Elektronen, die einer Halbleitervorrichtung einen Strom übermitteln, kollidieren beispielsweise mit metallischen Atomen der Metallverbindungsschichten. Die Kollisionen verursachen, dass Metallatomen sich innerhalb der Metallverbindungsschichten bewegen (d. h. Elektromigration erfahren), wodurch Leerstellen in den Metallverbindungsschichten entstehen, die zu einem Ausfall der integrierten Schaltung führen können.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass verschiedene Merkmale in Übereinstimmung mit dem üblichen Vorgehen in der Industrie nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • Die 1 zeigt ein Blockdiagramm eines Taktbaums, der gemäß manchen Ausführungsformen der vorliegenden Offenbarung eine Vielzahl synchroner Schaltkreiselementen mit einem Taktsignal versieht.
  • Die 2 zeigt eine beispielhafte Querschnittansicht eines ersten, eines zweiten und eines dritten Taktpufferelements für manche mit der 1 übereinstimmenden Ausführungsformen.
  • Die 3 zeigt eine beispielhafte Grundrissdraufsicht einer oberen Metallschicht eines ersten, eines zweiten und eines dritten Taktpufferelementes für manche mit der 1 übereinstimmenden Ausführungsformen.
  • Die 4 zeigt ein schematisches Diagramm von zwei Umwandlern, die ein Beispiel von Schaltkreiselementen und/oder Taktpufferelementen gemäß manchen Ausführungsformen darstellen.
  • Die 5 zeigt ein Verfahren zur Schaltungsedesignsynthese gemäß manchen Ausführungsformen.
  • Die 6A–6C bis 9A–9C zeigen eine Reihe von Zeichnungen an unterschiedlichen Schritten einer Schaltungsedesignsynthese gemäß manchen Ausführungsformen.
  • Die 10 zeigt ein Blockdiagramm mancher Ausführungsformen eines Prozessor-basierten Systems zur Einstellung einer Leitungsbreite einer Metallleitung gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des dargelegten Gegenstandes zu implementieren. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden eines ersten Merkmales über oder auf einem zweiten Merkmal kann in der folgenden Beschreibung beispielsweise Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt sein müssen. Ferner können Bezugszeichen in der vorliegenden Offenbarung in verschiedenen Beispielen widerholt werden. Diese Wiederholung dient der Einfachheit und der Klarheit und weist an sich auf keinen Zusammenhang zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und derartige, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmales mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtungen können anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Der Schaltplan einer integrierten Schaltung ist eine Darstellung einer integrierten Schaltung (IC) mittels geometrischer Formen, deren Strukturen unterschiedlichen IC-Schichten entsprechen. Die Strukturen der geometrischen Formen können beispielsweise dielektrischen Schichten, Metallschichten oder Halbleiterschichten, wie beispielsweise n-dotierten Bereichen und p-dotierten Bereichen unter anderen, entsprechen, und können zusammenwirkend funktionelle Elemente der integrierten Schaltung bestimmen. Die geometrischen Formen sind gemäß einer Schaltungsdesignsspezifikation entworfen, wie beispielsweise einer SPICE-(Simulation Program with Integrated Circuit Emphasis)-Netztliste, die eine Vielzahl funktioneller Elemente, wie beispielsweise Logik-Gates oder Transistoren, umfasst. Die Schaltungsdesignsspezifikation beschreibt, wie die funktionellen Elemente operativ zu koppeln sind, um ein Schaltungsdesign zu bestimmen, das die Schaltungsdesignsspezifikation erfüllen kann.
  • Der Schaltplan muss in einem Prozess, der physikalische Verifikation genannt wird, eine Reihe von Prüfungen bestehen, um sicherzustellen, dass der Schaltplan der Schaltungsdesignsspezifikation entspricht, wenn dieser tatsächlich hergestellt wird. Ein Teil der physikalischen Verifikation ist die Designregelprüfung („design-rule checking”, DRC), die feststellt, ob der Schaltplan einen Satz empfohlener Parameter erfüllt, die Designregeln genannt werden. Ein Satz von Designregeln schreibt bestimmte Geometrie- und Verbindlichkeitseinschränkungen für die unterschiedlichen IC-Schichten vor, um ausreichende Fehlerspannen zu gewährleisten, um der Variabilität von Halbleiterherstellungsverfahren Rechnung zu tragen, um sicherzustellen, dass die meisten hergestellten ICs richtig funktionieren. Manche Beispiele von Designregeln für DRC umfassen: Aktiv-Aktiv-Mindestabstand, Mulde-Mulde-Mindestabstand, Kanal-Mindestlänge für Transistoren, Metall-Mindestbreite für Verbindungslinien und Metall-Metall-Mindestabstand.
  • Viele der Regeln in DRC sind „Standardregeln” (default rules), da diesen Regeln Parameter zu Grunde liegen, die von der Herstellungsvorrichtung vorgegeben sind, und im Allgemeinen auf alle Strukturen einer bestimmten Schicht anwendbar sind. Die DRC-Regeln können mittels eines Skalierungsfaktors bestimmt werden, der häufig Lambda („λ”) genannt wird, oder können mittels einer tatsächlichen Dimension bestimmt werden. Eine Herstellungsvorrichtung kann beispielsweise einem Benutzer Standardregeln für Breiten und Abstände für Metall-3-Leitungen mit einem Skalierungsfaktor λ = 2 μm bereitstellen, wobei jede Metall-3-Leitung eine Mindestbreite von 5λ (oder 1 μm) aufweist, und wobei nächstliegende Seitenwände benachbarter Metallleitungen durch einen Mindestabstand von 3λ (oder 0,6 μm) voneinander getrennt sind. Wenn eine Metall-3-Leitung dünner als dieser Mindestabstand ist, oder wenn benachbarte Metallleitungen näher aneinander als der Mindestabstand liegen, besteht eine erhöhte Wahrscheinlichkeit, dass die Herstellungsvorrichtung nicht dazu geeignet ist, den Teil richtig herzustellen, oder dass der Teil nach der Herstellung Zuverlässigkeitsprobleme aufweist. Daher wird in solchen Fällen ein DRC-Fehler gemeldet, und die Breite der Metall-3-Leitung kann erhöht werden, oder der Abstand zwischen den benachbarten Metallleitungen kann erhöht werden, um das Designproblem zu entschärfen.
  • Entwickler können jedoch in manchen Fällen diese Standardregeln, bei denen empfindliche Netze oder Leitungen für manche geometrischen Formen einer bestimmten Schicht, aber nicht für alle, einbezogen sind, für besondere Fälle „entschärfen” oder „verschärfen” wollen. Entwickler können beispielsweise eine Nicht-Standardregel („non-default rule”, NDR) für Taktleitungen für eine Metall-3-Schicht verwenden wollen, während andere M3-Metallleitungen gleichwohl an Standardregeln statt an Nicht-Standardregeln gebunden sind, da Taktsignale, die über eine Taktleitung übertragen werden, sehr empfindlich auf Taktabweichungen sind. Die NDR können in manchen Fällen beispielsweise für Taktleitungen doppeltbreiten oder dreifachbreiten Metallleitungen für Taktleitungen und mindestens doppeltbreitem Abstand zwischen Taktleitungen entsprechen, um potentielle Taktprobleme zu vermeiden. NDR können in Prinzip alles sein, was der Entwickler festlegt, so lange sie die DRC-Regeln einhalten (die minimalen oder maximalen Metallbreiten sollen beispielsweise nicht verletzt werden).
  • Aspekten der vorliegenden Offenbarung liegt die Feststellung zu Grunde, dass Nicht-Standardregeln-(NDR-„non-default rules”)-Leitungen, welche die gleiche Breite aufweisen (z. B. ist die Breite einer jeden NDR-Leitung „dick”, wie beispielsweise doppeltbreite oder dreifachbreite Metallleitungen), suboptimal sein können. Es ist festgestellt worden, dass das selektive Verwenden dünnerer NDR-Leitungen für manche Taktleitungen und breiterer NDR-Leitungen für andere Taktleitungen die Leitungsführungseffizienz verbessern kann, da es ermöglicht, mehr Taktleitungen in einem bestimmten Bereich „verdichtet” anzuordnen, und Leitungsführungs-(„Routing”-) sowie Kapazitätsprobleme optimieren kann. Daher kann die Breite der NDR-Leitungen aufgrund von Stromlast zwischen verschiedenen NDR-Leitungen, beispielsweise aufgrund von Lagenunterschieden der NDR-Leitungen innerhalb eines Taktbaums, als Funktion des Stroms eingestellt werden, der den NDR-Leitungen voraussichtlich eingespeist werden soll. Eine erste NDR-Leitung kann beispielsweise breiter gemacht werden, beispielsweise wenn ein höherer Ausgangsstrom voraussichtlich der ersten NDR-Leitung eingespeist werden soll, während eine zweite, dünnere NDR-Leitung da verwendet werden kann, wo weniger Ausgangsstrom erwartet wird. Da die erste NDR-Leitung breiter ist, kann sie dazu beitragen, Elektromigrationsprobleme für die erste NDR-Leitung auszugleichen, die auf den höheren Ausgangsstrom zurückzuführen sind, der durch die erste NDR-Leitung erwartet wird, während die zweite NDR-Leitung, da sie dünner ist, gleichwohl ausreichende Elektromigration gewährleisten kann, und gleichzeitig den Leitungsführungsraum für die Leitung verringert, und mithin Leitungsführungsraum für andere Leitungen freistellt.
  • Datenübertragungen zwischen funktionellen Elementen der Schaltung werden bei synchronisierten IC-Designs von einem oder mehreren Taktsignalen synchronisiert, die durch einen Taktbaum bereitgestellt werden. Bezüglich der 1 ist ein Taktbaum 100 zu sehen, der die Taktquelle 102 an mehrere synchrone Schaltkreiselemente 104 koppelt. Die Taktquelle 102 kann als eine Phasenregelschleife („phase-locked loop”, PLL), als ein Quarzoszillator, oder als eine andere Sorte von On-Chip- oder Off-Chip-Oszillator gebildet sein, und jedes der synchronen Schaltkreiselemente 104 empfängt das Taktsignal durch den Taktbaum 100. Die synchronen Schaltkreiselemente 104 sind als Flip-Flops 104–104f dargestellt, wobei jedes von ihnen einen Eingangsdatenanschluss (Di), einen Ausgangsdatenanschluss (Do) und einen Taktanschluss (CLK) umfasst. Verbindungen mit dem Di- und dem Do-Anschluss werden zur einfacheren Verständlichkeit und Anschaulichkeit weggelassen, aber es ist ersichtlich, dass der Di- und der Do-Anschluss an synchrone oder asynchrone Schaltungen gekoppelt sein können, um eine geeignete Schaltungsfunktion zu erreichen. Die synchronen Schaltkreiselemente 104 können in manchen Ausführungsformen flüchtige Speicher (beispielsweise SRAM, DRAM usw.) und/oder nichtflüchtige Speicher (beispielsweise Flash, MRAM, RRAM, PCRAM, FRAM usw.) umfassen.
  • Der Taktbaum 100 umfasst eine Baumwurzellinie 112, die an die Taktquelle 102 gekoppelt ist, und Verzweigungspunkte (z. B. 10a, 106b), an denen eine Taktleitung sich in eine oder mehrere Taktleitungen teilt. Eine erste Taktleitung 114 teilt oder verzweigt sich an dem Verzweigungspunkt 106a beispielsweise in drei Taktleitungen 114a, 114b, 114c, und eine zweite Taktleitung 116 teilt oder verzweigt sich an dem Verzweigungspunkt 106b in zwei Taktleitungen 116a, 116b. Es kann sein, dass manche Taktleitungen, wie beispielsweise Taktleitung 118, sich nicht teilen oder verzweigen, sondern vielmehr sich von einem Schaltkreiselement bis zu einem anderen Schaltkreiselement kontinuierlich erstrecken. Es ist ersichtlich, dass der in der 1 dargestellte Taktbaum 100 lediglich ein Beispiel darstellt, und dass eine Vielfalt von Taktbaumstrukturen als zum Gegenstand der vorliegenden Offenbarung gehörend betrachten werden, einschließlich H-Baumanordnungen, Null-Taktabweichungs-Anordnungen, Taktbäume mit mehreren Taktquellen usw., aber nicht hierauf beschränkt.
  • Taktpufferelemente 108 sind auf verschiedenen Taktleitungen innerhalb des Taktbaums 100 angeordnet. Ein erstes Taktpufferelement 108a, ein zweites Taktpufferelement 108c und ein drittes Taktpufferelement 108g werden beispielsweise gekennzeichnet und weiter unten ausführlicher beschrieben. Das erste Taktpufferelement 108a umfasst einen ersten Eingang (i1) und einen ersten Ausgang (o1), das zweite Taktpufferelement 108c umfasst einen ersten Eingang (i2) und einen zweiten Ausgang (o2) und das dritte Taktpufferelement 108g umfasst einen dritten Eingang (i3) und einen dritten Ausgang (i3), wobei Taktleitungen die Taktpufferelemente 108 wie gezeigt operativ koppeln. Andere Taktpufferelemente umfassen ebenfalls Eingänge (i) und Ausgänge (o), aber von einer ausführlichen Diskussion wird der Klarheit halber abgesehen.
  • Die Anzahl der Zweige zwischen einem Taktpufferelement und dem nächsten Niveau von Taktpuffern wird Ausgangsverzweigung („fan out”) genannt. Ein erster Taktbaumbereich 120 umfasst in der Regel mehr Zweige, die sich aus einer einzigen Taktleitung verzweigen (z. B. verzweigen sich drei Taktleitungen 114a, 114b, 114c aus der ersten Taktleitung 114), während ein zweiter Taktbaumbereich 122 in der Regel weniger Zweige zu umfasst, die sich aus einer einzigen Taktleitung verzweigen (z. B. verzweigen sich zwei Zweige aus jeder Taktleitung in dem zweiten Taktbaumbereich 122); und ein dritter Taktbaumbereich 124 keine oder eine begrenzte Anzahl von Verzweigungen/Teilungen umfasst. Der dargestellte erste Taktbaumbereich 120 weist mithin mehr Ausgangslast als der zweite Taktbaumbereich 122 auf, und der zweite Taktbaumbereich 122 weist mehr Ausgangslast als der dritte Taktbaumbereich 124 auf. Obwohl ein Mindestmaß an Ausgangslast aufgrund der Natur eines Taktbaums 100 immer vorhanden ist, kann ein besonders großer Ausgangslastfaktor, der nicht abgeschwächt wird, zu großen Kapazitätswerten an unterschiedlichen Bereichen innerhalb des Taktbaumes führen, und Triebprobleme und/oder Taktabweichungsprobleme innerhalb des Taktbaumes 100 verursachen.
  • Die Taktpufferelemente 108 sind derart bemessen, dass sie jeweils je nach Lage innerhalb des Taktbaums unterschiedliche Ausgangsströme ausgeben. Das erste Taktpufferelement 108a umfasst somit Transistoren, die derart bemessen sind, dass sie ein erstes Ausgangsstromniveau iO1 aus dem ersten Eingang o1 ausgeben. Ein Teil des ersten Ausgangsstromniveaus iO1 wird dem Eingang i2 des zweiten Taktpufferelementes 108c über die erste Taktleitung 114 eingespeist, während andere Teile von iO1 an die Taktpufferelemente 108b und 108d geleitet werden.
  • Das zweite Taktpufferelement 108c umfasst Transistoren, die derart bemessen sind, dass sie ein zweites Ausgangsstromniveau iO2 aus dem zweiten Ausgang o2 ausgeben. Ein Teil des zweiten Ausgangstromniveaus iO2 wird dem Eingang i3 des dritten Taktpufferelementes 108g über die zweite Taktleitung 116 eingespeist, während andere Teile von iO2 an das Taktpuffer 108h geleitet werden. Das zweite Ausgangsstromniveau iO2 weicht von dem ersten Ausgangsstromniveau iO1 ab. Das erste Ausgangsstromniveau iO1 kann in der in der 1 dargestellten Ausführungsform beispielsweise höher als das zweite Ausgangsstromniveau iO2 sein, um dazu beizutragen, dass die Tatsache ausgeglichen wird, dass der erste Taktbaumbereich 120 eine größere Ausgangslast als der zweite Taktbaumbereich 122 aufweist. Somit können Trieb- und oder Taktabweichung-Probleme begrenzt werden.
  • Das dritte Taktpufferelement 108g umfasst Transistoren, die derart bemessen sind, dass sie ein drittes Ausgangsstromniveau iO3 aus dem dritten Ausgang o3 ausgeben. Die dritte Taktleitung 118 koppelt das dritte Taktpufferelement 108g an ein synchrones Schaltkreiselement (z. B. Flip-Flop 104c). Das dritte Ausgangsstromniveau iO3 kann von dem ersten Ausgangsstromniveau 101 und von dem zweiten Ausgangsstromniveau iO2 abweichen. Das erste Ausgangsstromniveau iO1 und das zweite Ausgangsstromniveau iO2 sind in der in der 1 dargestellten Ausführungsform beispielsweise jeweils höher als das dritte Ausgangsstromniveau iO3, um dazu beizutragen, dass die Tatsache ausgeglichen wird, dass der erste und der zweite Taktbaumbereich 120, 122 eine größere Ausgangslast als der dritte Taktbaumbereich 124 aufweisen. Es ist jedoch ersichtlich, dass die 1 lediglich ein Beispiel darstellt, und das andere Ausführungsformen, andere Ausgangsstromniveaus und andere Ausgangslasten vorgesehen sind, die ebenfalls zum Gegenstand dieser Offenbarung gehören.
  • Die Taktleitungen (z. B. 114, 116, 118), weißen Leitungsbreiten auf, die basierend auf dem Ausgangsstromniveau eingestellt werden, das die entsprechende Taktleitung voraussichtlich leiten soll. Die erste Taktleitung 114 weist somit eine erste Leitungsbreite w1 auf, die zu dem ersten Ausgangsstromniveau iO1 direkt proportional ist, und die zweite Taktleitung 116 weist eine zweite Leitungsbreite w2 auf, die zu dem zweiten Ausgangsstromniveau iO2 direkt proportional ist. Die dritte Taktleitung 118 weist auf ähnliche Weise eine dritte Leitungsbreite w3 auf, die zu dem dritten Ausgangstromniveau iO3 direkt proportional ist. Die Breiten dieser Leitungen können auf einer Puffer-per-Puffer-Basis im Laufe der Taktbaumherstellung ausgerechnet und eingestellt werden, und jedes Taktpufferelement 108 kann mithin seine eigene Leitungsbreite an seinem Ausgang aufweisen, welches seinem eigenen Ausgangsstromniveau entspricht, und welches basierend auf der Lage des Puffers innerhalb des Taktbaums 100 einzigartig sein kann. Dies bietet einen guten Ausgleich zwischen Elektromigrationsgewährleistung und Leitungsführungsraumminimierung, und kann gemäß Leitungsführung-Techniken verwirklicht werden, die dadurch effizient sind, dass sie Standardpufferzellen verwenden können, und Leitungsbreiteneinstellungen in oberen Metallschichten ausführen, wobei die darunterliegenden Standardzellen keine oder kleine Änderungen erfordern.
  • Die 2 zeigt eine Querschnittansicht eines Teils des Taktbaums 100, der das erste Taktpufferelement 108, das zweite Taktelement 108c und das dritte Taktpufferelement 108g umfasst, die in und/oder über einem Halbleitersubstrat 200 angeordnet sind, wie beispielsweise einem Silizium- oder einem Silizium-auf-Isolator-Substrat. Halbleitervorrichtungen 202 sind in den Taktpufferelementen enthalten, und sind in und/oder über dem Substrat 200 angeordnet. Eine Verbindungsstruktur 204 ist über dem Substrat 200 angeordnet, und koppelt die Halbleitervorrichtungen operativ aneinander.
  • Die Halbleitervorrichtungen 202 sind in der Ausführungsform der 2 als Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) 202a, 202b, 202c dargestellt, obwohl andere Sorten von Vorrichtungen, wie beispielsweise Bipolartransistoren (BJT), Fin-Feldeffekttransistoren (FinFET), Dioden, Sperrschicht-Feldeffekttransistoren (JFET) unter anderem ebenfalls verwendet werden können. Die dargestellten MOSFET umfassen Source-Bereiche 206 und Drain-Bereiche 208, die einen ersten Leitfähigkeit-Typ aufweisen, und Kanalregionen 210, welche die Source-Bereiche und die Drain-Bereiche voneinander trennen, und die einen zweiten Leitfähigkeit-Typ aufweisen, der das Gegenteil des ersten Leitfähigkeit-Typs ist. Leitfähige Gate-Elektroden 212, die aus Polysilizium oder Metall sein können, wie beispielsweise Kupfer oder Aluminium, liegen über den Kanalbereichen 210, und sind durch die Gate-Dielektrika 214 von den Kanalbereichen 210 getrennt.
  • Die Verbindungsstruktur 204 umfasst mehrere leitfähige Schichten, die aufeinander gestapelt sind, und mehrere Durchkontaktierungen, die sich zwischen benachbarten leitfähigen Schichten vertikal erstrecken. Die dargestellte Verbindungsstruktur 204 umfasst zum Beispiel eine Gate-Schicht 216, eine erste Metallschicht 218, eine zweite Metallschicht 220 und eine dritte Metallschicht 222, obwohl es ersichtlich ist, dass eine beliebige Anzahl von leitfähigen Schichten vorhanden sein kann. Jede leitfähige Schicht ist typischerweise aus Polysilizium oder aus einem Metall, wie beispielsweise Kupfer oder Aluminium. Leitfähige Leitungen erstrecken sich innerhalb jeder leitfähigen Schicht horizontal in einer oder mehreren Richtungen und fungieren als Leitungen. Eine dielektrische Struktur 224, wie beispielsweise ein Siliziumdioxid oder ein Low-K-dielektrisches Material bietet elektrische Isolation zwischen den verschiedenen leitenden Schichten. Durchkontaktierungen 226 erstrecken sich vertikal zwischen benachbarten leitfähigen Schichten, um die Metallleitungen operativ zu koppeln, und Kontaktierungen 228 erstrecken sich vertikal, um die ersten Metallleitungen an die Halbleitervorrichtungen 202 elektrisch zu koppeln. Eine oder mehrere untere Metallschichten, wie beispielsweise die Schichten 218 und 220 der 2 können jeweils innerhalb der Verbindungsstruktur 204 eine erste dicke t1 aufweisen. Eine oder mehrere obere Metallschichten, wie beispielsweise die Schicht 222 können eine zweite dicke t2 aufweisen, die größer als die erste dicke t1 ist.
  • Die erste Taktleitung 114, die zweite Taktleitung 116 und die dritte Taktleitung 118 sind in manchen Ausführungsformen innerhalb der oberen Metallschichten 222 angeordnet. Das erste Taktpuffer 108a umfasst einen ersten Ausgang, der über die erste Taktleitung 114 an den zweiten Eingang des zweiten Taktpuffers 108c gekoppelt ist, und das zweite Taktpuffer 108c umfasst einen zweiten Ausgang, der über die zweite Taktleitung 116 an den dritten Eingang des dritten Taktpuffers 108g gekoppelt ist. Die erste Taktleitung 114, die zweite Taktleitung 116 und die dritte Taktleitung 118 sind so dargestellt, dass sie jeweils gemessen von einer Oberseite 200s des Halbleitersubstrats 200 auf einer ersten Höhe h1, einer zweiten Höhe h2 und einer dritten Höhe h3 angeordnet sind. In manchen Ausführungsformen sind die erste, die zweite und die dritte Höhe (h1, h2 und h3) gleich und/oder die erste, die zweite und die dritte Taktleitungen 114, 116, 118 umfassen oberste Oberflächen, die koplanar zueinander sind. Die erste, die zweite und die dritte Taktleitungen 114, 116, 118 umfassen in manchen Ausführungsformen mindestens eine Oberfläche, wobei diese Oberflächen koplanar zueinander sind.
  • Die erste Taktleitung 114 weist, wie in der 3 gezeigt, in der eine beispielhafte Grundrissdarstellung der oberen Metallschichten 222 wie von der Schnittlinie der 2 signalisiert gezeigt wird, eine erste Leitungsbreite w1 auf, die zweite Taktleitung 116 weist eine weite Leitungsbreite w2 auf, und die dritte Taktleitung 118 weist eine dritte Leitungsbreite w3 auf. In manchen Ausführungsformen ist die zweite Leitungsbreite w2 ein ganzzahliges Vielfaches der dritten Leitungsbreite w3, und die erste Leitungsbreite w1 ist ein zweites ganzzahliges Vielfaches der dritten Leitungsbreite w3; wobei das zweite ganzzahlige Vielfach in dem dargestellten Beispiel größer als das erste ganzzahlige Vielfach ist. In manchen Ausführungsformen liegt die zweite Leitungsbreite w2 zwischen 1.1 Mal die dritte Leitungsbreite w3 und ungefähr dreimal die dritte Leitungsbreite w3; und die erste Leitungsbreite w1 liegt zwischen 1.1 mal die zweite Leitungsbreite w2 und ungefähr dreimal die zweite Leitungsbreite w2. Die erste, die zweite und die dritte Leitungsbreite (w1, w2, w3) sind direkt proportional zu dem ersten, dem zweiten und dem dritten Ausgangsstromniveau (jeweils iO1, iO2, iO3) die von der ersten, der zweiten und der dritten Taktleitung voraussichtlich übertragen werden soll (jeweils 114, 116, 118). Die erste Leitungsbreite w1 ist mithin direkt proportional zu dem ersten Ausgangsstromniveau iO1; die zweite Leitungsbreite w2 ist direkt proportional zu dem zweiten Ausgangsstromniveau iO2; und die dritte Leitungsbreite w3 ist direkt proportional zu dem dritten Ausgangsstromniveau iO3. Da der erste, der zweite und der dritte Ausgangsstrom iO1, iO2, iO3, voraussichtlich unterschiedlich sind, sind die erste, die zweite und die dritte Leitungsbreite w1, w2, w3 in diesem Beispiel aufgrund von Unterschieden in der Ausgangslast unterschiedlich. In dem dargestellten Beispiel ist der erste Ausgangsstrom iO1 voraussichtlich größer als der zweite Ausgangsstrom iO2, und die erste Leitungsbreite w1 ist größer als die zweite Leitungsbreite w2; der zweite Ausgangsstrom iO2 ist voraussichtlich größer als der dritte Ausgangsstrom iO3, und die zweite Leitungsbreite w2 ist größer als die dritte Leitungsbreite w3. Diese Leitungsbreitenunterschiede tragen dazu bei, sich aus diesen Unterschieden in den Ausgangsströmen ergebende Elektromigrationsprobleme abzuschwächen, während eine dichte Leitungsführung erreicht werden kann.
  • Die Leitungsbreiten sind in manchen Ausführungsformen direkt proportional zu dem entsprechenden Ausgangsstromniveau, die sie voraussichtlich erfahren. Dies bedeutet, dass wenn der Ausgangsstrom zunimmt, der von einer bestimmten Taktleitung voraussichtlich übertragen werden soll, die Leitungsbreite dementsprechend zunehmen kann, sei es linear oder auf andere Weise. Wenn der Ausgangsstrom abnimmt, der von der Taktleitung voraussichtlich übertragen werden soll, kann die entsprechende Leitungsbreite umgekehrt abnehmen, sei es linear oder auf andere Weise.
  • Die unteren Metallschichten 218, 220 sind in manchen Ausführungsformen Standardregel-Schichten in der IC-Struktur, während Leitungen in der oberen Metallschicht 222 eine Mischung aus Standardregel-Leitungen, wie beispielsweise Nicht-Takt-Metallleitungen, und aus Nicht-Standardregel-(„non-default rule”, NDR)-Leitungen, wie beispielsweise Taktleitungen, umfassen. Die Standardregel-Leitungen (z. B. Nicht-Takt-Metallleitungen) in der oberen Metallschicht 222 können Dicken t2 aufweisen, welche die gleichen wie jene der NDR-Leitungen (z. B. Taktleitungen) in der oberen Metallschicht 222 sind, und können in manchen Ausführungsformen Metallleitungsbreiten aufweisen, die von dem Ausgangsstromniveau unabhängig sind, das sie übertragen. Insofern kann die obere Metallschicht 222 (z. B. M3) je nachdem, wie die Designsynthese ausgeführt wurde, „Standardregel”-M3-Metallleitungen umfassen (die z. B. jeweils eine breite w4 aufweisen, welche die gleiche wie jene der anderen Standardregel-Leitungen M3 ist, und von dem Ausgangsstrom für diese Leitungen unabhängig ist), sowie NDR-M3-Metallleitungen, die unterschiedliche Leitungsbreiten aufweisen, die in Abhängigkeit des Ausgangsstromniveaus variieren können, das sie voraussichtlich übertragen, (z. B. w1, w2 und w3 in der 3). Diese Standardregel-Nicht-Takt-Metallleitungen können in anderen Ausführungsformen ähnlich wie die Taktleitungen ebenfalls Metallleitungsbreiten aufweisen, die von dem Ausgangstriebstrom abhängig sind, den sie übertragen.
  • Obwohl die 1–3 in Bezug auf den Taktbaum 100 beschrieben und dargestellt worden sind, ist es ersichtlich, dass obwohl die Anwendung der vorliegenden Offenbarungsauftaktbaumstrukturen unterschiedliche Vorteile haben kann, die Offenbarung nicht auf diese Anwendung beschränkt ist. Die 4 zeigt manche Ausführungsformen einer integrierten Schaltung 400, die auf Taktbaumstrukturen anwendbar ist, aber ebenfalls auf andere synchrone Schaltungen und/oder asynchrone Schaltungen anwendbar ist. Die integrierte Schaltung 400 umfasst ein erstes Schaltkreiselement 402, ein zweites Schaltkreiselement 404 und ein drittes Schaltkreiselement 406. Eine erste Metallleitung 408 koppelt einen Ausgang (out1) des ersten Schaltkreiselements 402 an einen Eingang (in2) des zweiten Schaltkreiselements 404. Eine zweite Metallleitung 410 koppelt einen Ausgang (out2) des zweiten Schaltkreiselements 404 an einen Eingang (in3) des dritten Schaltkreiselements 406, und eine dritte Metallleitung 412 ist an einen Ausgang (out3) des dritten Schaltkreiselements 406 gekoppelt.
  • Die erste, die zweite und die dritte Metallleitungen (jeweils 408, 410, 412) weisen erste, zweite und dritte Leitungsbreiten auf (jeweils w1, w2 und w3) die unabhängig von dem ersten, dem zweiten und dem dritten Ausgangsstromniveau (jeweils iO1, iO2, iO3) sind, das sie voraussichtlich übertragen sollen. Folglich weist die erste Metallleitung 408 eine erste Leitungsbreite w1 auf, die gemäß einem Leitungsbreite-Ausgangsstrom-Verhältnis (w/io) direkt proportional zu dem ersten Ausgangsstromniveau iO1 ist. Die zweite Metallleitung 410 weist eine zweite Leitungsbreite w2 auf, die von der ersten Leitungsbreite w1 abweicht, die aber gemäß dem Leitungsbreite-Ausgangsstrom-Verhältnis (w/io) direkt proportional zu dem zweiten Ausgangsstromniveau iO2 ist. Die dritte Metallleitung 412 weist eine dritte Leitungsbreite w3 auf, die von der ersten und der zweiten Leitungsbreite w1, w2 abweicht; die aber gemäß dem Leitungsbreite-Ausgangsstrom-Verhältnis (w/io) direkt proportional zu dem dritten Ausgangsstromniveau iO3 ist.
  • Das erste Schaltkreiselement 402 wird zu Darstellungszwecken und zum einfacheren Verständnis als ein erster Umwandler dargestellt, und das zweite Schaltkreiselement 404 wird als ein zweiter Umwandler dargestellt, obwohl die Offenbarung nicht auf die Verwendung von Umwandlern für diese Schaltkreiselemente beschränkt ist. Der erste Umwandler besteht aus einem NMOS-Transistor 414 und einem ersten PMOS-Transistor 416, deren Gate-Elektroden ein erstes Eingangssignal (in1) empfangen, und deren Source/Drain-Bereiche ein erstes Ausgangssignal (out1) ausgeben. Der erste NMOS-Transistor 414 ist zu Darstellungszwecken so dargestellt, als ob er ein Breite-Länge-Verhältnis (wn1/ln1) von 3/1 aufweisen würde, während der erste PMOS-Transistor 416 so dargestellt ist, als ob er ein wp1/lp1-Verhältnis von 9/1 aufweisen würde, obwohl die w/l-Verhältnisse je nach Implementierung breit variieren können.
  • Das zweite Schaltkreiselement 404 ist ein zweiter Umwandler, der aus einem zweiten NMOS-Transistor 418 und einem zweiten PMOS-Transistor 420 besteht, deren Gate-Elektroden ein zweites Eingangssignal (in2) empfangen, und deren Source/Drain-Bereiche ein zweites Ausgangssignal (out2) ausgeben. Der zweite NMOS-Transistor 418 ist zu Darstellungszwecken so dargestellt, als ob er ein Breite-Länge-Verhältnis (wn2/ln2) von 2/1 aufweisen würde, während der zweite PMOS-Transistor 420 so dargestellt ist, als ob er ein wp2/lp2-Verhältnis von 6/1 aufweisen würde, obwohl die w/l-Verhältnisse je nach Implementierung breit variieren können. Aufgrund der vorhandenen w/l-Verhältnisse weist das zweite Ausgangssignal (out2) ein zweites Ausgangsstromniveau iO2 auf, das weniger als das erste Ausgangsstromniveau iO1 beträgt.
  • Das dritte Schaltkreiselement 406 ist ein dritter Umwandler, der aus einem Dritten NMOS-Transistor 422 und einem dritten PMOS-Transistor 424 besteht, deren Gate-Elektroden ein drittes Eingangssignal (in3) empfangen, und deren Source/Drain-Bereiche ein drittes Ausgangssignal (out3) ausgeben. Der dritte NMOS-Transistor 422 ist zu Darstellungszwecken so dargestellt, als ob er ein Breite-Länge-Verhältnis (wn3/ln3) von 1/1 aufweisen würde, während der dritte PMOS-Transistor 424 so dargestellt ist, als ob er ein wp3/lp3-Verhältnis von 3/1 aufweisen würde, obwohl die w/l-Verhältnisse je nach Implementierung breit variieren können. Das dritte Ausgangssignal (out3) weist aufgrund der vorhandenen w/l-Verhältnisse ein drittes Ausgangsstromniveau iO3 auf, das weniger als das zweite Ausgangsstromniveau (iO2) beträgt.
  • In manchen Ausführungsformen kann das erste Schaltkreiselement 402 einer ersten Taktpufferschaltung entsprechen (z. B. dem ersten Taktpufferelement 108a in der 1), das zweite Schaltkreiselement 404 kann einer zweiten Taktpufferschaltung entsprechen (z. B. dem zweiten Taktpufferelement 108c der 1), und das dritte Schaltkreiselement 406 kann einer dritten Taktpufferschaltung entsprechen (z. B. dem dritten Taktpufferelement 108g der 1). Ein Verhältnis des ersten, des zweiten und des dritten Ausgangsstroms iO1/iO2/iO3 kann zudem so eingestellt werden, dass es einem Verhältnis der Ausgangslast an den Ausgängen der jeweiligen Taktpufferelemente entspricht. Des Weiteren kann ein Verhältnis der ersten, der zweiten und der dritten Leitungsbreiten ebenfalls einem Verhältnis der Ausgangsströme und dem Verhältnis der Ausgangslast an den Ausgängen der jeweiligen Taktpufferelemente entsprechen.
  • Die 5 zeigt ein Verfahren gemäß manchen Ausführungsformen als Flussdiagramm 500. Obwohl das dargestellte Verfahren (z. B. das durch das Flussdiagramm 500 beschriebene Verfahren) als eine Reihenfolge von Handlungen oder Ereignissen dargestellt und beschrieben wird, ist es ersichtlich, dass die dargestellte Reihenfolge solcher Handlungen oder Ereignissen nicht beschränkend zu interpretieren ist. Manche Handlungen können zum Beispiel in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen stattfinden als die, die dargestellt und/oder beschrieben werden. Es kann zudem sein, dass nicht alle dargestellten Handlungen erforderlich sind, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren, und ein oder mehrere der hierin dargestellten Handlungen können in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden.
  • Bei 502 wird anfängliche Leitungsführung („Routing”) ausgeführt, um eine Vielzahl von Zellen gemäß einer anfänglichen Schaltungsanordnung zu koppeln. Die Zellen der Vielzahl von Zellen können in manchen Ausführungsformen zum Beispiel so angeordnet werden, dass deren äußeren Ränder mit äußeren Rändern von benachbarten Zellen in Kontakt stehen, so dass die Zellen der Vielzahl von Zellen zur Erreichung einer Schaltungsanordnung gekoppelt sind, so wie sie in einer elektronischen Designspezifikation, wie beispielsweise einer SPICE-Netzliste, beschrieben ist. Diese anfängliche Leitungsführung kann in manchen Ausführungsformen, in denen die Designspezifikation einer elektronischen Schaltung einem Taktbaum entspricht, und die Vielzahl von Zellen einer Vielzahl von Taktpufferelementen entspricht, als Taktbaumsynthese (CTS, „clock tree synthesis”) bezeichnet werden.
  • Bei 504 identifiziert das Verfahren eine Vielzahl von Standardregel-Leitungen und eine Vielzahl von Nicht-Standardregel-Leitungen innerhalb der anfänglichen Schaltungsanordnung. Die Standardregel-Leitungen können in manchen Ausführungsformen einer oder mehreren unteren Metallschichten entsprechen, wie beispielsweise Polysiliziumsleitungen, Metall-o-Leitungen, Metall-i-Leitungen und Metall-2-Leitungen, die vollkommen innerhalb der einzelnen Zellen angeordnet sind, während die Nicht-Standardregel-Leitungen einer oder mehreren oberen Metallschichten entsprechen können, wie beispielsweise Metallleitungen, die sich zwischen zweien oder mehreren Zellen erstrecken, um verschiedene Zellen aneinander zu koppeln. Die Nicht-Standardregel-Leitungen können zudem Leitungen sein, die eine höhere Empfindlichkeit auf Takt und/oder auf Taktabweichungen in Vergleich zu den Standardregel-Leitungen aufweisen, so dass die steigenden und fallenden Signalränder auf den Nicht-Standardregel-Leitungen näher an einem maximalen akzeptablen Auslastungsgrad sind, als jene von Signalen in den Standardregel-Leitungen, und können in manchen Beispielen Taktleitungen entsprechen. Die Nicht-Standardregel-Leitungen können gemäß einer Benennung oder einer Etikette, die ein Entwickler oder Software-Modul den Nicht-Standardregel-Leitungen zuordnet, identifiziert werden. Ein Zellenidentifizierungsindex (N kann bei Block 504 ebenfalls auf einen Anfangswert, wie beispielsweise N = 1, eingestellt werden.
  • Bei 506 wird ein erstes Elektromigrationsniveau für die Standardregel-Leitungen innerhalb einer N-ten Zelle in der anfänglichen Schaltungsanordnung ermittelt. Leitungsbreiten der Standardregel-Leitungen werden dann je nachdem, ob das erste Elektromigrationsniveau eine erste Elektromigrationsschwelle übersteigt, selektiv erhöht, wodurch eine erste modifizierte Schaltungsanordnung bereitgestellt wird. Wenn ein Breite-Länge-Verhältnis eines Transistors, der zum Beispiel eine Standardregel-Leitung der N-ten Zelle steuert, voraussichtlich ein Stromniveau steuern soll, das größer als eine stromübertragende Kapazität der Standardregel-Leitung ist, wie beispielsweise eine Polysiliziumschicht oder eine oder mehrere untere Metallschichten innerhalb des Zellenausgangs, kann die Leitungsbreite der Standardregel-Leitung der N-ten Zelle vergrößert werden, um das Elektromigrationsniveau für die N-te Zelle unter die Elektromigrationsschwelle zu reduzieren. In manchen Ausführungsformen werden nur Leitungsbreiten der Polysiliziumschichten und/oder untere Metallschichten der N-ten Zelle in diesem Block eingestellt, und Leitungsbreiten von einer oder mehreren Nicht-Standardregel-Leitungen bleiben unverändert (d. h. werden nicht eingestellt).
  • Bei 508 wird ein erster maximaler Kapazitätswert (C1) für die N-te Zelle basierend auf den Standardregel-Leitungen, inklusive beispielsweise der Polysiliziumschichten und der unteren Metallschichten für die N-te Zelle, ausgerechnet. Folglich berücksichtigt der erste maximale Kapazitätswert in manchen Ausführungsformen nicht eine oder mehrere Nicht-Standardregel-Leitungen und/oder oberen Metallschichten, welche die N-te Zelle an benachbarte oder angrenzende Zellen koppeln, und/oder berücksichtigt nicht Geometrien anderer Zellen, die außerhalb der N-ten Zelle liegen.
  • Bei 510 wird ein zweites Elektromigrationsniveau für die Nicht-Standardregel-Leitungen in der ersten modifizierten Schaltungsanordnung ermittelt. Leitungsbreiten der Nicht-Standardregel-Leitungen werden dann je nachdem selektiv erhöht, ob das zweite Elektromigrationsniveau eine zweite Elektromigrationsschwelle übersteigt, wodurch eine zweite modifizierte Schaltungsanordnung bereitgestellt wird. Wenn das zweite Elektromigrationsniveau beispielsweise die zweite vorbestimmte Elektromigrationsschwelle übersteigt, können manche Ausführungsformen des Verfahrens beispielsweise alle Leitungsbreiten der Nicht-Standardregel-Leitungen erhöhen, um das zweite Elektromigrationsniveau unter die zweite vorbestimmte Elektromigrationsschwelle zu reduzieren.
  • Bei 512 wird eine zweite maximale Kapazität (C2) für Abschnitte der Nicht-Standardregel-Leitungen ausgerechnet, welche die N-te Zelle an mindestens eine andere Zelle koppeln. Der zweite maximale Kapazitätswert kann die Geometrie der Standardregel-Leitungen zusätzlich zu den Nicht-Standardregel-Leitungen innerhalb der N-ten Zelle berücksichtigen, sowie für andere Zellen in der zweiten modifizierten Schaltungsanordnung.
  • Bei 514 bestimmt das Verfahren, ob C1 und C2 ein vorbestimmtes Verhältnis erfüllen. Das Verfahren bestimmt in manchen Ausführungsformen ob C2 größer als C1 ist.
  • Bei 516 ändert das Verfahren selektiv die Geometrie einer oder mehrerer Nicht-Standardregel-Leitungen für die N-te Zelle bis das vorbestimmte Verhältnis erfüllt ist. Das Verfahren ändert in manchen Ausführungsformen beispielsweise eine Leitungsbreite selektiv für die Nicht-Standardregel-Leitung an dem Ausgang einer Zelle, während es Leitungsbreiten der unteren Metallschichten unverändert lässt, wodurch Standard-Leitungsführung innerhalb der Zellen beibehalten wird und Datenverarbeitung vereinfacht wird.
  • Wenn C1 und C2 das vorbestimmte Verhältnis nicht erfüllen (d. h. „Nein” bei 514) wird das Verfahren beispielsweise mit 518 fortgesetzt, wo eine Geometrie einer Nicht-Standardregel-Leitung, die einen Ausgang der N-ten Zelle an eine benachbarte Zelle koppelt, eingestellt wird, bis das vorbestimmte Verhältnis erfüllt ist (d. h. bis C2 größer als C1 ist). Wenn C2 kleiner als C1 ist, kann die Breite der Nicht-Standardregel-Metallleitung beispielsweise für die N-te Zelle verringert werden, bis C2 kleiner als C1 ist.
  • Bei 520 wird ein Beispiel gezeigt, bei dem die N-te Zelle (N = 1) eine erste geänderte Leitungsbreite für die Nicht-Standardregel-Leitung aufweist, sodass das vorbestimmte Verhältnis für C1 und C2 erfüllt ist. Die erste Leitungsbreite für die Nicht-Standardregel-Leitung kann auf einem Stromausgang der N-ten Zelle basieren.
  • Nachdem die N = 1 Zelle auf diese Art und Weise bearbeitet worden ist, erhöht das Verfahren N bei 522, und das Verfahren wird auf 506 zurückgesetzt und Handlungen 506–514 werden für die nächste Zelle wiederholt, und es wird bei 514 bestimmt, ob C1 und C2 für die nächste Zelle das vorbestimmte Verhältnis erfüllen.
  • Wenn C1 und C2 für die nächste Zelle das vorbestimmte Verhältnis erfüllen (d. h. „Ja” bei 514) bleibt die Geometrie der Nicht-Standardregel-Leitung, die den Ausgang der nächsten Zelle an eine benachbarte Zelle koppelt, bei 524 unverändert. Wenn C2 zum Beispiel größer als C1 für die nächste Zelle ist, kann die Breite der Nicht-Standardregel-Leitung für die nächste Zelle unverändert bleiben.
  • Bei 526 wird ein Beispiel gezeigt, bei dem die nächste Zelle (N = 2) eine zweite Nicht-Standardregel-Leitungsbreite aufweist, sodass das vorbestimmte Verhältnis für C1 und C2 erfüllt ist. Diese zweite Nicht-Standardregel-Leitungsbreite für die zweite Nicht-Standardregel-Leitung kann auf dem Stromausgang der N = 2 Zelle basieren. Zusätzliche Zellen werden auf diese Art und Weise bearbeitet.
  • In Bezug auf die 6A–6C bis 9A–9C sind eine Reihe von Darstellungen vorhanden, um manche Ausführungsformen des Verfahrens zur Designsynthesenausführung der 5 zu erläutern. Die 6A, 7A, 8A und 9A zeigen eine schematische Ansicht einer Schaltung an unterschiedlichen Schritten der Designsynthese; die 6B, 7B, 8B und 9B zeigen Draufschichten (Grundrissansichten) der Schaltung an den verschiedenen Schritten der Designsynthese; und die 6C, 7C, 8C und 9C zeigen eine Querschnittansicht des Grundrisses an verschiedenen Schritten der Designsynthese. Obwohl die 6A–6C bis 9A–9C in Bezug auf das Verfahren 500 beschrieben werden, ist es ersichtlich, dass die 6A–6C bis 9A–9C nicht auf das Verfahren 500 beschränkt sind, sondern vielmehr einzeln betrachtet werden können. Es ist auf ähnliche Weise ersichtlich, dass obwohl das Verfahren 500 in Bezug auf die 6A–6C bis 9A–9C beschrieben wird, das Verfahren nicht auf die 6A–6C bis 9A–9C beschränkt ist, sondern vielmehr einzeln berücksichtigt werden kann.
  • In den 6A–6C, die nun nacheinander beschrieben werden, und die beispielsweise dem 502 der 5 entsprechen können, wird eine Vielzahl von Zellen bereitgestellt, die gemäß einer anfänglichen Schaltungsanordnung operativ gekoppelt werden sollten. In dem Beispiel der 6A–6C umfassen die Zellen einen ersten Umwandler 602 und einen zweiten Umwandler 604. Der erste Umwandler 602 umfasst einen ersten NMOS-Transistor 606 und einen ersten PMOS-Transistor 608, während der zweite Umwandler 604 einen zweiten NMOS-Transistor 610 und einen zweiten PMOS-Transistor 612 umfasst. Der erste NMOS-Transistor 606 weist ein Breite-Länge-Verhältnis (Wn1/Ln1) von 2/1 auf, und der erste PMOS-Transistor 608 weist ein Wp1/Lp1 von 6/1 auf, so dass ein erster Ausgangsstrom von dem Ausgang (out1) des ersten Umwandlers übertragen wird. Der zweite NMOS-Transistor 610 weist ein Breite-Länge-Verhältnis (Wn1/Ln1) von 1/1 auf, und der zweite PMOS-Transistor 612 weist ein Wp1/Lp1 von 3/1 auf, so dass ein zweiter Ausgangsstrom, der weniger als der erste Strom beträgt, während der Operation von dem Ausgang (out2) des zweiten Umwandlers übertragen wird. Der erste Ausgang (out1) umfasst eine erste Metallleitung 611, die eine erste Leitungsbreite w1 aufweist; und der zweite Ausgang (out2) umfasst eine zweite Metallleitung 615, die eine zweite Leitungsbreite w2 aufweist, die gleich wie w1 ist.
  • Die Umwandler sind, wie in den 6B–6C gezeigt, in oder über dem Substrat 614, wie beispielsweise einem mikrokristallinen Siliziumsubstrat oder einem SOI-Substrat, angeordnet. Der erste NMOS-Transistor 606 umfasst einen ersten und einen zweiten Source/Drain-Bereich (616, 618), die mit einem ersten Leitfähigkeitstyp (z. B. N+) hochdotiert sind, und die in einem leicht dotierten Muldenbereich 620 angeordnet sein können, der einen zweiten Leitfähigkeitstyp (z. B. P–) aufweist. Der erste PMOS-Transistor 608 umfasst einen dritten und einen vierten Source/Drain-Bereich (622, 624), die mit dem zweiten Leitfähigkeitstyp (z. B. P+) hochdotiert sind, und die in einem leicht datierten Muldenbereich 626 angeordnet sein können, der den ersten Leitfähigkeitstyp (z. B. N–) aufweist. Der zweite NMOS-Transistor 610 umfasst einen fünften und einen sechsten Source/Drain-Bereich (628, 630) des ersten Leitfähigkeitstyps (z. B. N+) und einen leicht dotierten Muldenbereich 632, der den zweiten Leitfähigkeitstyp (z. B. P–) aufweist; und der zweite PMOS-Transistor 612 umfasst einen siebten und einen achten Source/Drain-Bereich (634, 636) des zweiten Leitfähigkeitstyps (z. B. B Plus) und einen leicht dotierten Muldenbereich 638, der den ersten Leitfähigkeitstyp (z. B. N–) aufweist. Erste und zweite Gate-Elektroden (640, 642), die aus Metall oder Polysilizium sein können, fungieren als Dateneingangsanschlüsse für den ersten und den zweiten Umwandler, und Metallleitungen 644 und Metallleitungen 646 koppeln die Transistoren, um Umwandlerfunktionalität zu erreichen. Metallleitungen 648, welche die erste Metallleitung 611 und die zweite Metallleitung 615 umfassen können, koppeln die Umwandler aneinander. Die erste Metallleitung 611 ist, wie in der 6B gezeigt, von der in der 6C dargestellten Querschnittebene zurückversetzt. Obwohl die erste Metallleitung 611 der in der 6C dargestellten Querschnittebene eigentlich nicht zu sehen wäre, ist die erste Metallleitung 611 in der 6C mit einem gestrichelten Profil gezeichnet worden, um die operative Kopplung zwischen out1 des ersten Umwandlers 602 und in2 des zweiten Umwandlers 604 und die Höhe der ersten Metallleitung 611 bezüglich der Höhen der Schichten 644, 646 darzustellen. Die Spannung an den Gate-Elektroden koppelt im Betrieb selektiv eine Hochspannung (VDD) oder niedrige Spannung (GND) an die Ausgänge des ersten und des zweiten Umwandlers, so dass der Ausgang das logische Gegenteil des Eingangs darstellt. Wenn der Eingang eines Umwandlers zum Beispiel eine Hochspannung ist, ist der Ausgang des Umwandlers beispielsweise eine niedrige Spannung und umgekehrt.
  • Die 7A–7C, die im Folgenden gemeinsam beschrieben werden, erläutern eine erste modifizierte Schaltungsanordnung und können beispielsweise 506 der 5 entsprechen. In dem Beispiel der 7A–7C können Standardregel-Leitungen (wie beispielsweise Metallleitungen 646a, 646b, die VDD an die PMOS-Transistoren 608, 612 koppeln, und Metallleitungen 646c, 646f, die GND an die NMOS-Transistoren 606, 610 in 6A–6C koppeln) ein Elektromigrationsniveau aufweisen, das eine erste Elektromigrationsschwelle übersteigt. Somit ist die Breite dieser Standardregel-Leitungen in der ersten modifizierten Schaltungsanordnung der 7A–7C bezüglich der vorhergehenden 6A–6C erhöht worden. Die Breite der Leitung 646a' in der 7B ist zum Beispiel bezüglich der Leitung 646s in der 6B verdoppelt worden, und die Breite der Leitung 646d' in der 7B ist bezüglich der Leitung 646d in der 6B verdoppelt worden, obwohl andere Beiträge zur Breitenänderung verwendet werden könnten. Obere Metallschichten und/oder Nicht-Standardregel-Leitungen-Schichten werden in manchen Ausführungsformen während dieser Elektromigrationsverifizierung in den Zellen nicht eingestellt. Es ist wiederum so, dass obwohl die erste Metallleitung 611 in der 7B in der in der 7C dargestellten Querschnittebene eigentlich nicht zu sehen wäre, die erste Metallleitung 611 in der 7B mit einem gestrichelten Profil gezeichnet worden ist, um die operative Kopplung zwischen out1 des ersten Umwandlers 602 und in2 des zweiten Umwandlers 604 und die Höhe der ersten Metallleitung 611 bezüglich der Höhen der Schichten 644, 646 darzustellen.
  • Die 8A–8C, die im Folgenden gemeinsam beschrieben werden, zeigen eine zweite modifizierte Schaltungsanordnung und können beispielsweise 510 der 5 entsprechen. Eine oder mehrere der Nicht-Standardregel-Leitungen (z. B. 6: Metallleitungen 611, 615) können in dem Beispiel der 8A–8C ein Elektromigrationsniveau aufweisen, das eine zweite Elektromigrationsschwelle übersteigt, so dass die Breite dieser Nicht-Standardregel-Leitungen (z. B. 8: der Metallleitungen 611', 615') in der zweiten modifizierten Schaltungsanordnung der 8A–8C erhöht worden ist. Die Breite dieser NDR-Leitungen 611', 615' ist in der 8 in manchen Ausführungsformen um einen Faktor zwei oder um einen Faktor drei größer als die erste modifizierte Schaltungsanordnung in der 6. Die Breiten w1', w2' sind in der Ausführungsform der 8 in Vergleich zu jener der 6 beispielsweise verdreifacht worden, obwohl andere Faktoren zur Breitenänderung verwendet werden könnten. Untere Metallschichten und/oder Standardregel-Leitungen werden in manchen Ausführungsformen während dieser Elektromigrationsverifikation unter Zellen nicht eingestellt. Obwohl die NDR-Leitung 611' auf der in der 8C dargestellten Querschnittebene in der 8B eigentlich nicht zu sehen wäre, ist die NDR-Leitung 611' in der 8B in der 8C mit einem gestrichelten Profil gezeichnet worden, um die operative Kopplung zwischen out1 des ersten Umwandlers 602 und in2 des zweiten Umwandlers 604 und die Höhe der NDR-Leitung 611' bezüglich der Höhen der Schichten 644, 646 darzustellen.
  • Eine Geometrie einer Nicht-Standardregel-Leitung, die einen Ausgang einer Zelle an einen Eingang einer anderen Zelle koppelt, wird in den 9A–9C, die im Folgenden gemeinsam beschrieben werden, geändert, bis das vorbestimmte Verhältnis für C1 und C2 erfüllt ist. Die Breite der zweiten Nicht-Standardregel-Leitung 615'' ist in dem Beispiel der 9A–9C selektiv verringert, da ihre vorherige Breite w2' größer als notwendig war, um genug Elektromigrationsschutz angesichts des über die zweite Nicht-Standardregel-Leitung vorgesehenen Ausgangsstroms zur Verfügung zu stellen. Daher ist die Breite der zweiten Nicht-Standardregel-Leitung 615'' von einer dreifachen Breite w2' in der 8B auf eine zweifache Breite w2'' in der 9B verringert worden, wodurch Platz für weitere Leitungsführung verschaffen wird und die Kapazitanz reduziert wird. Die Breite w1' der erste Nicht-Standardregel-Leitung 611' wird andererseits in der 9B unverändert gelassen, da ein ausreichend großer Ausgangsstrom über die erste Nicht-Standardregel-Leitung 611' vorgesehen ist, um die dreifache Leitungsbreite w1' zu gewährleisten. Untere Metallschichten und/oder Standardregel-Leitungen werden in manchen Ausführungsformen während dieser Elektromigrationsverifikation unter Zellen nicht eingestellt.
  • Ein Blockdiagramm 1000 mancher Ausführungsformen eines prozessbasierten Systems zur Einstellung von Leitungsbreiten basierend auf Elektromigrationseigenschaften von Zellenverbindungen wird mit Bezug auf die 10. Dieses System, das von einem Rechnersystem gebildet werden kann, das Auto-Place-and-Route-Programme, Synthese-Programme, Zeitverifikation-Programme usw. ausführt, kann die vorhergehenden Verfahren unter Verwendung von Programm-Code auf einem oder mehreren Allgemeinzweck-Computer oder Prozessor-basierten Systemen, wie beispielsweise Elektronik-Design-Automatisierungs-Programme (EDA, „electronic design automation”) der Mentor Graphics, Corporation; der Cadence Design Systems, Inc; der Synopsis, Inc und anderer implementieren (z. B. das Verfahren der 5).
  • Das Prozessor-basierte-System ist, wie in der 10 dargestellt, eine Allgemeinzweck-Computerplattform und kann zur Implementierung der hierin beschriebenen Prozesse verwendet werden. Das Prozessor-basierte System kann eine Bearbeitungseinheit 1002, wie beispielsweise ein Desktop-Computer, eine Arbeitsstation, ein Laptop, oder eine gewidmete für eine bestimmte Anwendung eingerichtete Einheit umfassen. Das Prozessor-basierte System kann zudem mit einer Anzeige 1004 und mit einem oder mehreren Input/Output-Vorrichtungen (I/O) 1006, wie beispielsweise einer Maus, einer Tastatur oder einem Drucker, ausgestattet sein.
  • Die Bearbeitungseinheit 1002 kann eine CPU 1008, einen Speicher 1010, einen Massenspeicher 1012, einen Videoadapter 1014 und eine I/O-Schnittstelle 1016 umfassen, die mit einem Bus 1018 verbunden ist. Der Bus 1018 kann eine oder mehrere von etlichen Sorten von Busarchitekturen sein, einschließlich eines Speicherbus oder einer Speichersteuerung, eines Außenrandbus, oder eines Videobus. Die CPU 1008 kann jede Art von elektronischem Datenprozessor umfassen, und der Speicher 1010 kann jede Art von Speichersystem umfassen, wie beispielsweise einen statischen Direktzugriffsspeicher („standard random access mememory”, SRAM), einen dynamischen Direktzugriffsspeicher („dynamic random access mememory”, DRAM), oder einen Festwertspeicher („read-only mememory”, ROM). Der Massenspeicher 1012 kann jede Art von Speichervorrichtung umfassen, die zur Speicherung von Daten, Programmen und anderer Informationen konfiguriert ist, sowie um Daten, Programmen und anderer Informationen über den Bus 1018 zugänglich zu machen. Der Massenspeicher 1012 kann beispielsweise ein oder mehrere Festplattenlaufwerke, ein magnetisches Laufwerk oder ein optisches Laufwerk umfassen. Der Videoadapter 1014 und die I/O-Schnittstelle 1016 stellen Schnittstellen bereit, um externe Vorrichtungen an die Prozessoreinheit 1002 zu koppeln. Beispiele externer Vorrichtungen umfassen die Anzeige 1004, die an den Videoadapter 1014 und an die I/O-Vorrichtung 1006 gekoppelt sind, wie beispielsweise eine Maus, eine Tastatur, einen Drucker und dergleichen, die an die I/O-Schnittstelle 1016 gekoppelt sind. Andere Vorrichtungen können an die Prozessoreinheit 1002 gekoppelt sein, und zusätzliche oder wenigere Schnittstellenkarten können verwendet werden. Eine serielle Schnittstellenkarte (nicht gezeigt) kann beispielsweise verwendet werden, um eine serielle Schnittstelle für einen Drucker bereitzustellen. Die Prozessoreinheit 1002 kann ebenfalls eine Netzwerkschnittstelle 1020 umfassen, die eine Kabelverbindung mit einem LAN-(local area network)-Netzwerk, einem WAN-(wide area network)-Netzwerk und/oder eine kabellose Verbindung sein kann.
  • Man bemerke, dass das Prozessor-basierte System andere Komponenten umfassen kann. Das Prozessor-basierte System kann zum Beispiel Stromquellen, Leitungen, eine Mutterplatine, entfernbare Speicher, Hüllen und dergleichen umfassen. Diese anderen Komponenten werden als Teil des Prozessor-basierten Systems betrachtet, obwohl sie nicht gezeigt sind. Man bemerke zudem, dass die hierin beschriebenen Verfahren auf dem Prozessor-basierten System implementiert werden können, wie beispielsweise mittels eines Programms, der von der CPU 1008 ausgeführt wird.
  • Die vorliegende Offenbarung betrifft in manchen Ausführungsformen eine Taktbaumstruktur, die auf einem Halbleitersubstrat angeordnet ist. Die Taktbaumstruktur umfasst eine erste Taktleitung, die eine erste Leitungsbreite aufweist, und auf einer von einer Oberseite des Halbleitersubstrats gemessenen Höhe angeordnet ist. Die Taktbaumstruktur umfasst ebenfalls eine zweite Taktleitung, die eine zweite Leitungsbreite aufweist, die von der ersten Leitungsbreite abweicht. Die zweite Taktleitung ist auf einer zweiten von der Oberseite des Halbleitersubstrats gemessenen Höhe angeordnet, wobei die zweite Höhe gleich wie die erste Höhe ist.
  • Andere Ausführungsformen betreffen eine integrierte Schaltung (IC). Die IC umfasst ein erstes Schaltkreiselement und ein zweites Schaltkreiselement, die in oder über einem Halbleitersubstrat angeordnet sind. Das erste Schaltkreiselement umfasst einen ersten Eingang und einen ersten Ausgang, und der erste Ausgang weist ein erstes Ausgangsstromniveau auf. Eine erste Metallleitung ist an den ersten Ausgang gekoppelt, und die erste Metallleitung weist eine erste Leitungsbreite auf, die gemäß einem Leitungsbreite-Ausgangsstrom-Verhältnis proportional zu dem ersten Ausgangsstromniveau ist. Das zweite Schaltkreiselement umfasst einen zweiten Eingang und einen zweiten Ausgang, und der zweite Ausgang weist ein zweites Ausgangsstromniveau auf, das von dem ersten Ausgangsstromniveau abweicht. Eine zweite Metallleitung ist an den zweiten Ausgang gekoppelt. Die zweite Metallleitung weist eine zweite Leitungsbreite auf, die von der ersten Leitungsbreite abweicht, und die gemäß einem Leitungsbreite-Ausgangsstrom-Verhältnis direkt proportional zu dem zweiten Ausgangsstromniveau ist.
  • Weitere Ausführungsformen betreffen ein Verfahren. In diesem Verfahren wird anfängliche Leitungsführung ausgeführt, um eine Vielzahl von Zellen gemäß einer anfänglichen Schaltungsanordnung zu koppeln. Eine Vielzahl von Standardregel-Leitungen und eine Vielzahl von Nicht-Standardregel-Leitungen werden innerhalb der anfänglichen Schaltungsanordnung identifiziert. Ein erstes Elektromigrationsniveau für die Standardregel-Leitungen innerhalb einer ersten Zelle in der anfänglichen Schaltungsanordnung wird bestimmt, und die Leitungsbreiten der Standardregel-Leitungen wird je nachdem selektiv erhöht, ob das erste Elektromigrationsniveau eine erste Elektromigrationsschwelle übersteigt, wodurch eine erste modifizierte Schaltungsanordnung bereitgestellt wird. Ein zweites Elektromigrationsniveau für die Nicht-Standardregel-Leitungen in der ersten modifizierten Schaltungsanordnung wird bestimmt, und die Leitungsbreiten der Nicht-Standardregel-Leitungen wird je nachdem selektiv erhöht, ob das zweite Elektromigrationsniveau eine zweite Elektromigrationsschwelle übersteigt, wodurch eine zweite modifizierte Schaltungsanordnung bereitgestellt wird. Eine Leitungsbreite einer ersten Nicht-Standardregel-Leitung zwischen der Zelle und mindestens einer anderen Zelle wird in der zweiten modifizierten Schaltungsanordnung selektiv verringert.
  • Im Vorhergehenden sind Merkmale mehrerer Ausführungsforme oder Beispiele hervorgehoben worden, damit Aspekte der vorliegenden Offenbarung einem Fachmann verständlicher sind. Einem Fachmann sollte ersichtlich sein, dass die vorliegende Offenbarung als Ausgangspunkt verwendet werden kann, um andere Verfahren oder Strukturen zu entwerfen, oder zu modifizieren, um die gleichen Zwecken zu erfüllen, und/oder um die gleichen Vorteile zu erreichen als die hierin eingeführten Ausführungsformen. Einem Fachmann sollte ebenfalls ersichtlich sein, dass solche äquivalente Konstrukte von dem Geist und dem Umfang der vorliegenden Offenbarung nicht abweichen, und dass Änderungen, Ersetzungen und Umänderungen gemacht werden können, ohne von dem Geist und dem Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Taktbaumstruktur, die auf einem Halbleitersubstrat angeordnet ist, und die folgendes umfasst: eine erste Taktleitung, die eine erste Leitungsbreite aufweist, und auf einer von einer Oberseite des Halbleitersubstrats gemessenen ersten Höhe angeordnet ist, und eine zweite Taktleitung, die eine zweite Leitungsbreite aufweist, und von der ersten Leitungsbreite abweicht, wobei die zweite Taktleitung auf einer von der Oberseite des Halbleitersubstrats gemessenen zweiten Höhe angeordnet ist, wobei die zweite Höhe gleich wie die erste Höhe ist.
  2. Taktbaumstruktur nach Anspruch 1, wobei die erste Leitungsbreite direkt proportional zu einem ersten Stromniveau für die erste Taktleitung ist, und wobei die zweite Leitungsbreite direkt proportional zu einem zweiten Stromniveau für die zweite Taktleitung ist.
  3. Taktbaumstruktur nach Anspruch 1 oder 2, wobei die zweite Leitungsbreite ein ganzzahliges Vielfaches der ersten Leitungsbreite ist.
  4. Taktbaumstruktur nach einem der vorhergehenden Ansprüche, die ferner folgendes umfasst: eine dritte Taktleitung, die eine dritte Leitungsbreite aufweist, und von der ersten und der zweiten Leitungsbreite abweicht, wobei die dritte Taktleitung auf einer von der Oberseite des Halbleitersubstrats gemessenen dritten Höhe angeordnet ist, wobei die dritte Höhe gleich wie die erste und die zweite Höhe ist.
  5. Taktbaumstruktur nach einem der vorhergehenden Ansprüche, die ferner folgendes umfasst: ein erstes Taktpufferelement, das in oder auf dem Halbleitersubstrat angeordnet ist, und einen ersten Eingang und einen ersten Ausgang umfasst, wobei der erste Ausgang dazu konfiguriert ist, der ersten Taktleitung ein erstes Ausgangsstromniveau zu übermitteln; und ein zweites Taktpufferelement, das in oder auf dem Halbleitersubstrat angeordnet ist und einen zweiten Eingang und einen zweiten Ausgang umfasst, wobei der zweite Eingang an die erste Taktleitung gekoppelt ist, und wobei der zweite Ausgang dazu konfiguriert ist, der zweiten Taktleitung ein zweites Ausgangsstromniveau zu übermitteln, wobei das zweite Ausgangsstromniveau geringer als das erste Ausgangsstromniveau ist.
  6. Taktbaumstruktur nach Anspruch 5, wobei die erste Leitungsbreite gemäß einem Leitungen-Breiten-Verhältnis größer als die zweite Leitungsbreite ist, und wobei das erste Ausgangsstromniveau gemäß einem Ausgangsstromverhältnis größer als das zweite Ausgangsstromniveau ist, wobei das Ausgangsstromverhältnis gleich wie das Leitungen-Breiten-Verhältnis ist.
  7. Taktbaumstruktur nach einem der vorhergehenden Ansprüche, die ferner folgendes umfasst: eine erste untere Metallleitung, die eine erste Breite aufweist, und auf einer Höhe angeordnet ist, die zwischen der Oberseite des Substrats und der ersten Taktleitung liegt; eine zweite untere Metallleitung, die eine zweite Breite aufweist, und auf der Höhe angeordnet ist; und wobei die erste und die zweite Taktleitung jeweils eine in einer zu der Oberseite des Substrats senkrechten Richtung gemessene erste Dicke aufweisen, und wobei die erste und die zweite untere Metallleitung eine in einer zu der Oberseite des Substrats senkrechten Richtung gemessene zweite Dicke aufweisen, wobei die erste Dicke größer als die zweite Dicke ist.
  8. Integrierte Schaltung, die folgendes umfasst: ein Halbleitersubstrat; ein erstes Schaltkreiselement, das in oder auf dem Halbleitersubstrat angeordnet ist und das einen ersten Eingang und einen ersten Ausgang umfasst, wobei der erste Ausgang ein erstes Stromausgangsniveau aufweist; eine erste Metallleitung, die an den ersten Ausgang gekoppelt ist, wobei die erste Metallleitung eine erste Leitungsbreite aufweist, die gemäß einem Leitungsbreite-Ausgangsstrom-Verhältnis direkt proportional zu dem ersten Stromausgangsniveau ist; ein zweites Schaltkreiselement, das in oder auf dem Halbleitersubstrat angeordnet ist und das einen zweiten Eingang und einen zweiten Ausgang umfasst, wobei der zweite Ausgang ein zweites Stromausgangsniveau aufweist; und eine zweite Metallleitung, die an den zweiten Ausgang gekoppelt ist, wobei die zweite Metallleitung eine zweite Leitungsbreite aufweist, die von der ersten Leitungsbreite abweicht und gemäß dem Leitungsbreite-Ausgangsstrom-Verhältnis direkt proportional zu dem zweiten Stromausgangsniveau ist.
  9. Integrierte Schaltung nach Anspruch 8, wobei die erste Metallleitung auf einer von einer Oberseite des Halbleitersubstrats gemessenen ersten Höhe angeordnet ist, und wobei die zweite Metallleitung auf einer von einer Oberseite des Halbleitersubstrats gemessenen zweiten Höhe angeordnet ist, wobei die zweite Höhe gleich wie die erste Höhe ist.
  10. Integrierte Schaltung nach Anspruch 8 oder 9, die ferner folgendes umfasst: eine erste untere Metallleitung, die eine erste Breite aufweist, und auf einer Höhe zwischen der Oberseite des Substrats und der ersten Metallleitung angeordnet ist; und eine zweite untere Metallleitung, die eine zweite Breite aufweist, und auf der Höhe zwischen der Oberseite des Substrats und der zweiten Metallleitung angeordnet ist.
  11. Integrierte Schaltung nach Anspruch 10, wobei die erste und die zweite Metallleitung jeweils eine in einer zu der Oberseite des Substrats senkrechten Richtung gemessene erste Dicke aufweisen, und wobei die erste und die zweite untere Metallleitung jeweils eine in einer zu der Oberseite des Substrats senkrechten Richtung gemessene zweite Dicke aufweisen, wobei die erste Dicke größer als die zweite Dicke ist.
  12. Integrierte Schaltung nach einem der Ansprüche 8 bis 11, wobei die erste Leitungsbreite proportional zu einer ersten Elektromigrationsbedingung für die erste Metallleitung ist, und wobei die zweite Leitungsbreite proportional zu einer zweiten Elektromigrationsbedingung für die zweite Metallleitung ist, wobei die zweite Elektromigrationsbedingung von der ersten Elektromigrationsbedingung abweicht.
  13. Integrierte Schaltung nach einem der Ansprüche 8 bis 12, wobei das erste Schaltkreiselement ein erstes Taktpuffelement ist, und das zweite Schaltkreiselement ein zweites Taktpuffelement ist, wobei die erste Metallleitung den ersten Ausgang des ersten Taktpuffelements an den zweiten Eingang des zweiten Taktpuffelements koppelt.
  14. Integrierte Schaltung nach Anspruch 13, wobei das erste und das zweite Taktpufferelement folgendes umfassen: Transistoren, die Halbleiterbereiche umfassen, die in dem Halbleitersubstrat angeordnet sind; untere Verbindungsschichten, die an die Transistoren gekoppelt sind, wobei die Verbindungsschichten Metallleitungen umfassen, die für das erste und das zweite Taktpufferelement die gleichen Leitungsbreiten aufweisen; und obere Verbindungsschichten, die über den unteren Verbindungsschichten angeordnet sind, und an die unteren Verbindungsschichten gekoppelt sind, wobei die erste und die zweite Metallleitung in den oberen Verbindungsschichten angeordnet sind.
  15. Integrierte Schaltung nach Anspruch 13 oder 14: wobei das erste Taktpufferelement ferner folgendes umfasst: eine erste untere Metallleitung, die zwischen dem Substrat und der ersten Metallleitung angeordnet ist, und eine erste Leitungsbreite einer unteren Metallleitung aufweist; und wobei das zweite Taktpufferelement ferner folgendes umfasst: eine zweite untere Metallleitung, die zwischen dem Substrat und der zweiten Metallleitung angeordnet ist, und eine zweite Leitungsbreite aufweist, wobei die zweite Leitungsbreite gleich wie die erste Leitungsbreite und kleiner als die erste Leitungsbreite und als die zweite Leitungsbreite ist.
  16. Integrierte Schaltung nach Anspruch 15, wobei die erste und die zweite untere Metallleitung Standardregel-Leitungen sind, und wobei die erste und die zweite Metallleitung Nicht-Standardregel-Leitungen sind.
  17. Verfahren, das folgendes umfasst: Ausführen einer anfänglichen Leitungsführung („Routing”), um eine Vielzahl von Zellen gemäß einer anfänglichen Schaltungsanordnung zu koppeln; Identifizieren einer Vielzahl von Standardregel-Leitungen und einer Vielzahl von Nicht-Standardregel-Leitungen innerhalb der anfänglichen Schaltungsanordnung; Ermitteln eines ersten Elektromigrationsniveaus für die Standardregel-Leitungen innerhalb einer ersten Zelle in der anfänglichen Schaltungsanordnung und selektives Erhöhen von Leitungsbreiten der Standardregel-Leitungen je nachdem, ob das erste Elektromigrationsniveau eine erste Elektromigrationsschwelle übersteigt, wodurch eine erste geänderte Schaltungsanordnung bereitgestellt wird; Ermitteln eines zweiten Elektromigrationsniveaus für die Nicht-Standardregel-Leitungen in der ersten geänderten Schaltungsanordnung und selektives Erhöhen von Leitungsbreiten der Nicht-Standardregel-Leitungen je nachdem, ob das zweite Elektromigrationsniveau eine zweite Elektromigrationsschwelle übersteigt, wodurch eine zweite geänderte Schaltungsanordnung bereitgestellt wird; und selektives Verringern einer Leitungsbreite einer ersten Nicht-Standardregel-Leitung zwischen der Zelle und mindestens einer anderen Zelle in der zweiten geänderten Schaltungsanordnung.
  18. Verfahren nach Anspruch 17, das ferner folgendes umfasst: Ausrechnen eines ersten maximalen Kapazitätswerts für die N-te Zelle der ersten geänderten Schaltungsanordnung; Ausrechnen eines zweiten maximalen Kapazitätswerts für die N-te Zelle der zweiten geänderten Schaltungsanordnung; und selektives Verringern der Leitungsbreite der ersten Nicht-Standardregel-Leitung je nachdem, ob der erste maximale Kapazitätswert in einem vorbestimmten Verhältnis mit dem zweiten maximalen Kapazitätswert übereinstimmt.
  19. Verfahren nach Anspruch 17 oder 18, wobei die Leitungsbreite der ersten Nicht-Standardregel-Leitungen unverändert bleibt, wenn der zweite maximale Kapazitätswert größer als der erste maximale Kapazitätswert ist, und wobei die Leitungsbreite der ersten Nicht-Standardregel-Leitungen verringert wird, wenn der erste maximale Kapazitätswert größer als oder gleich wie der zweite maximale Kapazitätswert ist.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei die Nicht-Standardregel-Leitungen Taktleitungen umfassen, und wobei die Standardregel-Leitungen Nicht-Taktleitungen umfassen.
DE102016123402.8A 2015-12-29 2016-12-05 Techniken auf der basis von elektromigrationseigenschaften einer zellenverbindung Pending DE102016123402A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272148P 2015-12-29 2015-12-29
US62/272,148 2015-12-29
US15/361,970 US10157254B2 (en) 2015-12-29 2016-11-28 Techniques based on electromigration characteristics of cell interconnect
US15/361,970 2016-11-28

Publications (1)

Publication Number Publication Date
DE102016123402A1 true DE102016123402A1 (de) 2017-07-13

Family

ID=59087947

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016123402.8A Pending DE102016123402A1 (de) 2015-12-29 2016-12-05 Techniken auf der basis von elektromigrationseigenschaften einer zellenverbindung

Country Status (5)

Country Link
US (2) US10157254B2 (de)
KR (1) KR101971327B1 (de)
CN (1) CN106934090B (de)
DE (1) DE102016123402A1 (de)
TW (1) TWI659323B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157254B2 (en) * 2015-12-29 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques based on electromigration characteristics of cell interconnect
US10714484B2 (en) * 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure
US11152348B2 (en) * 2017-11-28 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with mixed row heights
US10796059B2 (en) * 2018-03-22 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout generation method and system
JP2021182567A (ja) * 2018-08-09 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路および電子機器
US11003829B2 (en) * 2018-08-10 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna protection cell
TWI714039B (zh) * 2019-03-27 2020-12-21 創意電子股份有限公司 時序模型、時序模型建立方法、與相關的頂層分析方法
US11183232B2 (en) 2020-02-25 2021-11-23 Micron Technology, Inc. Output buffer circuit with metal option
CN113065308B (zh) * 2021-03-19 2022-08-09 长江存储科技有限责任公司 金属互连线的自限制效应阈值的确定方法及其确定装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164817A (en) * 1991-08-14 1992-11-17 Vlsi Technology, Inc. Distributed clock tree scheme in semiconductor packages
US5410490A (en) * 1991-09-03 1995-04-25 Hewlett-Packard Company Electromigration verification method and apparatus
US6038383A (en) * 1997-10-13 2000-03-14 Texas Instruments Incorporated Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
US6779125B1 (en) * 2000-06-09 2004-08-17 Cirrus Logic, Inc. Clock generator circuitry
JP2002016144A (ja) 2000-06-29 2002-01-18 Toshiba Corp 上層配線端子付きセル
US6857113B2 (en) * 2002-09-11 2005-02-15 Agilent Technologies, Inc. Process and system for identifying wires at risk of electromigration
US7291923B1 (en) * 2003-07-24 2007-11-06 Xilinx, Inc. Tapered signal lines
US7603641B2 (en) * 2003-11-02 2009-10-13 Mentor Graphics Corporation Power/ground wire routing correction and optimization
JP4637512B2 (ja) * 2003-11-13 2011-02-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN2746661Y (zh) * 2004-10-26 2005-12-14 威盛电子股份有限公司 线路结构
US7761831B2 (en) * 2005-12-29 2010-07-20 Mosaid Technologies Incorporated ASIC design using clock and power grid standard cell
JP2008288559A (ja) * 2007-04-16 2008-11-27 Panasonic Corp 半導体集積回路及び半導体集積回路のレイアウト方法
US20080256380A1 (en) * 2007-04-16 2008-10-16 Masanori Tsutsumi Semiconductor integrated circuit and layout method for the same
CN101930966B (zh) * 2009-06-24 2014-07-02 联华电子股份有限公司 电路布局结构及缩小集成电路布局的方法
US9208277B1 (en) * 2011-08-19 2015-12-08 Cadence Design Systems, Inc. Automated adjustment of wire connections in computer-assisted design of circuits
US9311440B2 (en) * 2012-05-10 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration avoidance for automatic place-and-route
US9009645B2 (en) * 2012-12-26 2015-04-14 Synopsys, Inc. Automatic clock tree routing rule generation
US9786663B2 (en) * 2013-08-23 2017-10-10 Qualcomm Incorporated Layout construction for addressing electromigration
US10157254B2 (en) * 2015-12-29 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques based on electromigration characteristics of cell interconnect
US9727683B2 (en) * 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having a plurality of conductive segments

Also Published As

Publication number Publication date
US20170186691A1 (en) 2017-06-29
CN106934090B (zh) 2021-05-14
US10678990B2 (en) 2020-06-09
TWI659323B (zh) 2019-05-11
TW201734868A (zh) 2017-10-01
KR101971327B1 (ko) 2019-04-22
US20190108304A1 (en) 2019-04-11
US10157254B2 (en) 2018-12-18
KR20170078521A (ko) 2017-07-07
CN106934090A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
DE102016123402A1 (de) Techniken auf der basis von elektromigrationseigenschaften einer zellenverbindung
DE102016212796B4 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE102016113828B4 (de) Halbleitervorrichtung
DE112016007504T5 (de) Integriertes Schaltungs-Bauelement mit zinnenartigem Metall-Leiterbahn-Layout
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE102014112789B4 (de) Zellen-Layout und Struktur
DE102019113506B4 (de) Integrierte Schaltung umfassend eine Zelle mit mehrfacher Höhe
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE102014119646A1 (de) System und Verfahren einer Layoutgestaltung für integrierte Schaltungen
DE102014212359A1 (de) Halbleiterbauelement
DE102015118002A1 (de) Zellenlayout einer Halbleitervorrichtung
DE102017203568A1 (de) Verfahren zum bilden von leitfähigen strukturen mit unterschiedlichen materialzusammensetzungen in einer metallisierungsschicht
US10367053B2 (en) Apparatuses and methods for semiconductor circuit layout
DE202016008735U1 (de) Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises
DE102013106539A1 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
DE102020115994A1 (de) Hybride standardzelle und verfahren zum entwerfen einer integrierten schaltung unter verwendung dieser zelle
DE102018118440A1 (de) Einmalig programmierbarer Speicher unter Verwendung einer Ruptur der Gate-Isolierung
DE112017008087T5 (de) Energie-gemeinsame zellenarchitektur
DE102020115154A1 (de) Multiplexer
DE102012215529B4 (de) Halbleitervorrichtung
DE102018124711B4 (de) Layout-Verfahren für Standardzellenstrukturen
DE102018117704B4 (de) Lokale Verbindungsstruktur
DE102019105028A1 (de) Leistungs-gating für mehrere rückseiten-spannungsebenen
DE102016115068A1 (de) Halbleitervorrichtung und Layoutdesign
DE102020115693A1 (de) Integrierte Taktgatterschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G06F0017500000

Ipc: G06F0030000000