DE102019113408A1 - Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen - Google Patents

Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen Download PDF

Info

Publication number
DE102019113408A1
DE102019113408A1 DE102019113408.0A DE102019113408A DE102019113408A1 DE 102019113408 A1 DE102019113408 A1 DE 102019113408A1 DE 102019113408 A DE102019113408 A DE 102019113408A DE 102019113408 A1 DE102019113408 A1 DE 102019113408A1
Authority
DE
Germany
Prior art keywords
metal line
gate
slot
contacts
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019113408.0A
Other languages
English (en)
Inventor
Jiefeng Lin
Chih-Yung Lin
Dian-Sheg Yu
Hsiao-Lan Yang
Jhon Jhy Liaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019113408A1 publication Critical patent/DE102019113408A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Der erste Halbleitervorrichtungstyp umfasst eine erste Finnenstruktur, die sich in einer ersten Richtung erstreckt, ein erstes Gate und einen ersten Schlitzkontakt, der über der ersten Finnenstruktur angeordnet ist. Das erste Gate erstreckt sich in einer zweiten Richtung und weist eine erste Gateabmessung auf, die in der ersten Richtung gemessen wird. Der erste Schlitzkontakt weist eine erste Schlitzkontaktabmessung auf, die in der ersten Richtung gemessen wird. Ein zweiter Halbleitervorrichtungstyp umfasst: eine zweite Finnenstruktur, die sich in einer dritten Richtung erstreckt, ein zweites Gate und einen zweiten Schlitzkontakt, der über der zweiten Finnenstruktur angeordnet ist. Das zweite Gate erstreckt sich in einer vierten Richtung und weist eine zweite Gateabmessung auf, die in der dritten Richtung gemessen wird. Der zweite Schlitzkontakt weist eine zweite Schlitzkontaktabmessung auf, die in der dritten Richtung gemessen wird. Die zweite Schlitzkontaktabmessung ist größer als die zweite Gateabmessung und größer als die erste Schlitzkontaktabmessung.

Description

  • PRIORITÄT
  • Die vorliegende Anmeldung ist eine Patentanmeldung basierend auf der vorläufigen US-Patentanmeldung Nr. 62/736493 , eingereicht am 26. September 2018, mit dem Titel „Improved Layout Design for High Speed Transistors“, deren Offenbarung hiermit in ihrer Gesamtheit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Die Industrie für integrierte Halbleiterschaltungen (IC-Industrie) verzeichnete ein schnelles Wachstum. Technischer Fortschritt bei IC-Materialien und -Entwürfen hat Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen als die vorherige Generation aufweist. Diese Fortschritte haben jedoch die Komplexität der Verarbeitung und Herstellung von ICs erhöht, und damit diese Fortschritte realisiert werden können, sind ähnliche Entwicklungen bei der IC-Verarbeitung und Herstellung nötig. Im Verlauf der Entwicklung integrierter Schaltungen hat die Funktionsdichte (d. h. die Anzahl von miteinander verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen zugenommen, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) abgenommen hat. Herkömmliche Transistor-Layoutentwürfe wurde jedoch nicht für Hochgeschwindigkeits-IC-Anwendungen optimiert, bei denen die Leistung der Vorrichtungen durch parasitäre Kapazitäten und/oder Widerstände erheblich beeinträchtigt werden kann.
  • Daher waren bestehende Halbleiter-IC-Vorrichtungen, obwohl sie im Allgemeinen für ihre beabsichtigten Zwecke geeignet waren, nicht in jedem Aspekt vollständig zufriedenstellend.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Es wird betont, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden. Es wird auch betont, dass die beigefügten Zeichnungen nur typische Ausführungsformen dieser Erfindung zeigen und daher als den Umfang nicht einschränkend anzusehen sind, da die Erfindung ebenso gut auf andere Ausführungsformen anwendbar sein kann.
    • 1 zeigt eine Perspektivansicht einer beispielhaften FinFET-Vorrichtung.
    • Die 2, 3A bis 3B, 4A bis 4B, 5A bis 5B, 6A bis 6B, 7A bis 7B und 8A bis 8B zeigen Draufsichten eines Teils einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung.
    • Die 3C, 4C, 5C, 6C bis 6D, 7C bis 7D und 8C bis 8D zeigen Querschnittsseitenansichten eines Teils einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Offenbarung.
    • 9 zeigt ein Flussdiagramm, das ein Verfahren gemäß Ausführungsformen der vorliegenden Offenbarung zeigt.
    • 10 zeigt eine Halbleiterfertigungsanlage gemäß Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Noch weiter soll, wenn eine Zahl oder ein Bereich von Zahlen mit „etwa“, „ungefähr“ und dergleichen beschrieben wird, der Ausdruck Zahlen umfassen, die innerhalb eines vernünftigen Bereichs um die beschriebene Zahl liegen, wie z. B. innerhalb 10% der beschriebenen Zahl oder anderer Werte, wie von einem Fachmann auf dem Gebiet verstanden wird. Beispielsweise beinhaltet der Begriff „etwa 5 nm“ den Abmessungsbereich von 4,5 nm bis 5,5 nm.
  • Da die Größe von Halbleitervorrichtungen immer weiter verkleinert wird, können parasitäre Kapazitäten und/oder Widerstände eine wichtigere Rolle bei der Beeinflussung der Leistung eines Halbleitervorrichtung spielen, insbesondere für Hochgeschwindigkeitsanwendungen wie Serialisierer/Deserialisierer-Vorrichtungen oder Hochfrequenzvorrichtungen (RF-Vorrichtungen). Layoutentwürfe herkömmlicher Halbleitervorrichtungen konzentrierte sich jedoch hauptsächlich auf die Optimierung der Leistung von Nicht-Hochgeschwindigkeitsanwendungen, wie etwa Logikvorrichtungen. Ein Layoutentwurf, der ansonsten für Nicht-Hochgeschwindigkeitsanwendungen geeignet ist, kann zu übermäßigen parasitären Kapazitäten und/oder Widerständen für Hochgeschwindigkeitsvorrichtungen führen, was die Leistung der Hochgeschwindigkeitsvorrichtungen nachteilig beeinflussen könnte.
  • Um die oben beschriebenen Probleme zu lösen, betrifft die vorliegende Offenbarung neuartige und nicht offensichtliche Layoutschemata, die die Größe der verschiedenen Komponenten einer Halbleitervorrichtung ändern oder diese verschieben, einschließlich, aber nicht beschränkt auf leitfähige Kontakte, Durchkontaktierungen oder Metallleitungen, wie unten detaillierter beschrieben ist.
  • Es versteht sich, dass Ausführungsformen der vorliegenden Offenbarung auf eine Vielzahl von IC- und/oder Transistorarten angewendet werden können. Zum Beispiel kann die vorliegende Offenbarung auf planare Vorrichtungen, Vorrichtungen mit einem finnenartigen Feldeffekttransistor (FinFET) (die eine zweidimensionale Struktur oder eine dreidimensionale Struktur sein kann), vertikale Gate-All-Around-Vorrichtungen (GAA-Vorrichtungen), horizontale GAA-Vorrichtungen, Nanodrahtvorrichtungen, Nanoschichtvorrichtungen oder Kombinationen davon. Um ein Beispiel anzugeben, ist in 1 eine beispielhafte FinFET-Vorrichtung gezeigt. Es versteht sich jedoch, dass die Anwendung nicht auf eine bestimmte Vorrichtungsart beschränkt sein sollte, außer wie speziell beansprucht.
  • In 1 ist eine Perspektivansicht einer beispielhaften FinFET-Vorrichtung 10 gezeigt. Die FinFET-Vorrichtungsstruktur 10 umfasst eine n-FinFET-Vorrichtungsstruktur (NMOS) 15 und eine p-FinFET-Vorrichtungsstruktur (PMOS) 25. Die FinFET-Vorrichtungsstruktur 10 umfasst ein Substrat 102. Das Substrat 102 kann aus Silizium oder anderen Halbleitermaterialien hergestellt sein. Alternativ oder zusätzlich kann das Substrat 102 andere elementare Halbleitermaterialien wie Germanium umfassen. In einigen Ausführungsformen besteht das Substrat 102 aus einem Verbindungshalbleiter wie Siliziumkarbid, Galliumarsen, Indiumarsenid oder Indiumphosphid. In einigen Ausführungsformen besteht das Substrat 102 aus einem Legierungshalbleiter wie Siliziumgermanium, Siliziumgermaniumkarbid, Galliumarsenphosphid oder Galliumindiumphosphid. In einigen Ausführungsformen umfasst das Substrat 102 eine Epitaxieschicht. Beispielsweise kann das Substrat 102 eine Epitaxieschicht aufweisen, die über einem Bulk-Halbleiter liegt.
  • Die FinFET-Vorrichtungsstruktur 10 umfasst auch eine oder mehrere Finnenstrukturen 104 (z. B. Si-Finnen), die sich von dem Substrat 102 in Z-Richtung erstrecken und in Y-Richtung von Abstandshaltern 105 umgeben sind. Die Finnenstrukturen 104 sind in X-Richtung länglich und können optional Germanium (Ge) aufweisen. Die Finnenstruktur 104 kann unter Verwendung geeigneter Prozesse wie Photolithographie- und Ätzprozesse ausgebildet werden. In einigen Ausführungsformen wird die Finnenstruktur 104 aus dem Substrat 102 unter Verwendung von Trockenätz- oder Plasmaprozessen geätzt. In einigen weiteren Ausführungsformen kann die Finnenstruktur 104 durch einen Doppelstrukturierungs-Lithographieprozess (DPL-Prozess) ausgebildet werden. DPL ist ein Verfahren zum Erstellen einer Struktur auf einem Substrat durch Teilen der Struktur in zwei verschachtelte Strukturen. DPL ermöglicht eine verbesserte Funktionsdichte (z. B. der Finnen). Die Finnenstruktur 104 umfasst auch ein epitaktisch gezüchtetes Material 12, das (zusammen mit Teilen der Finnenstruktur 104) als Source/Drain der FinFET-Vorrichtungsstruktur 10 dienen kann. In einigen Ausführungsformen kann für einen NFET das epitaktisch gezüchtete Material SiP, SiC, SiPC, SiAs, Si oder Kombinationen davon umfassen. In einigen Ausführungsformen kann für einen PFET das epitaktisch gezüchtete Material SiGe, SiGeC, Ge, Si, ein Bor-dotiertes Material oder Kombinationen davon umfassen.
  • Eine Isolationsstruktur 108, etwa eine Flachgraben-Isolationsstruktur (STI-Struktur), ist so ausgebildet, dass sie die Finnenstruktur 104 umgibt. In einigen Ausführungsformen ist ein unterer Abschnitt der Finnenstruktur 104 von der Isolationsstruktur 108 umgeben, und ein oberer Abschnitt der Finnenstruktur 104 steht von der Isolationsstruktur 108 vor, wie in 1 gezeigt. Mit anderen Worten ist ein Teil der Finnenstruktur 104 in die Isolationsstruktur 108 eingebettet. Die Isolationsstruktur 108 verhindert elektrische Störungen oder Übersprechen.
  • Die FinFET-Vorrichtungsstruktur 10 umfasst ferner eine Gatestapelstruktur mit einer Gateelektrode 110 und einer Gatedielektrikumsschicht (nicht gezeigt) unter der Gateelektrode 110. Die Gateelektrode 110 kann Polysilizium oder Metall umfassen. Das Metall umfasst Tantalnitrid (TaN), Nickelsilizium (NiSi), Kobaltsilizium (CoSi), Molybdän (Mo), Kupfer (Cu), Wolfram (W), Aluminium (Al), Kobalt (Co), Zirkonium (Zr), Platin (Pt) oder andere geeignete Materialien. Die Gateelektrode 110 kann in einem Gate-Last-Prozess (oder Gate-Austauschprozess) ausgebildet werden. Hartmaskenschichten 112 und 114 können verwendet werden, um die Gateelektrode 110 zu definieren. Eine dielektrische Schicht 115 kann auch auf den Seitenwänden der Gateelektrode 110 und über den Hartmaskenschichten 112 und 114 ausgebildet sein.
  • Die Gatedielektrikumsschicht (nicht gezeigt) kann Dielektrika wie Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, ein oder mehrere Dielektrika mit hoher Dielektrizitätskonstante (high-k) oder Kombinationen davon umfassen. Beispiele für High-k-Dielektrika umfassen Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung, Hafniumsiliziumoxid, Hafniumsiliziumoxynitrid, Hafniumtantaloxid, Hafniumtitanoxid, Hafniumzirkoniumoxid oder Kombinationen davon.
  • In einigen Ausführungsformen umfasst die Gatestapelstruktur zusätzliche Schichten, wie Grenzflächenschichten, Deckschichten, Diffusions-/Sperrschichten oder andere anwendbare Schichten. In einigen Ausführungsformen ist die Gatestapelstruktur über einem zentralen Abschnitt der Finnenstruktur 104 ausgebildet. In einigen weiteren Ausführungsformen sind mehrere Gatestapelstrukturen über der Finnenstruktur 104 ausgebildet. In einigen weiteren Ausführungsformen umfasst die Gatestapelstruktur einen Dummy-Gatestapel und wird später durch ein Metallgate (MG) ersetzt, nachdem Prozesse mit hohem Wärmebudget durchgeführt wurden.
  • Die Gatestapelstruktur wird durch einen Abscheidungsprozess, einen Photolithographieprozess und einen Ätzprozess ausgebildet. Der Abscheidungsprozess umfasst chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), CVD im hochdichten Plasma (HDPCVD), metallorganische CVD (MOCVD), Plasma-Fern-CVD (RPCVD) und plasmaunterstützte CVD (PECVD), Plattieren, andere geeignete Verfahren und/oder Kombinationen davon. Die Photolithographieprozesse umfassen Photoresistbeschichtung (z. B. Rotationsbeschichtung), Weichbacken, Maskenausrichtung, Belichtung, Nachbelichtungsbacken, Entwickeln des Photoresists, Spülen und Trocknen (z. B. Hartbacken). Der Ätzprozess umfasst einen Trockenätzprozess oder einen Nassätzprozess. Alternativ wird der Photolithographieprozess durch andere geeignete Verfahren wie maskenlose Photolithographie, Elektronenstrahlschreiben und Ionenstrahlschreiben implementiert oder ersetzt.
  • FinFET-Vorrichtungen bieten mehrere Vorteile gegenüber herkömmlichen MetallOxid-Halbleiter-Feldeffekttransistorvorrichtungen (MOSFET-Vorrichtungen) (auch als Planartransistorvorrichtungen bezeichnet). Diese Vorteile können eine bessere Effizienz bei der Chipfläche, eine verbesserte Trägermobilität und eine Fertigungsverarbeitung umfassen, die mit der Produktionsverarbeitung von planaren Vorrichtungen kompatibel ist. Daher kann es wünschenswert sein, einen integrierten Schaltungschip (IC-Chip) unter Verwendung von FinFET-Vorrichtungen für einen Teil oder die Gesamtheit des IC-Chips zu entwerfen. Verschiedene Aspekte der vorliegenden Offenbarung werden nachstehend unter Verwendung von ICs beschrieben, die unter Verwendung von FinFET-Vorrichtungen implementiert sind. Es versteht sich jedoch, dass dies nur dazu dient, ein Beispiel anzugeben, und dass die vorliegende Offenbarung nicht auf FinFET-Vorrichtungen beschränkt ist und auf planare Vorrichtungen, GAA-Vorrichtungen, Nanodrahtvorrichtungen oder Nanoschichtvorrichtungen usw. anwendbar ist.
  • 2 zeigt eine Draufsicht einer Halbleitervorrichtung 200 gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Halbleitervorrichtung 200 kann in einigen Ausführungsformen als FinFET-Transistoren implementiert sein. Die Halbleitervorrichtung 200 kann eine Logikvorrichtung darstellen (oder umfassen), beispielsweise eine Schaltung, die NOR-Gatter, NAND-Gatter, XOR-Gatter, Inverter-Gatter usw. umfasst. Alternativ kann die Halbleitervorrichtung 200 auch nichtlogische Vorrichtungen darstellen (oder umfassen), beispielsweise Hochgeschwindigkeitsvorrichtungen, die nicht durch die verschiedenen Aspekte der vorliegenden Offenbarung optimiert wurden. Dies liegt daran, dass herkömmliche IC-Layoutentwürfe nicht zwischen Logikvorrichtungen und nichtlogischen Vorrichtungen unterscheiden. Aus Sicht des Layouts können Logikvorrichtungen und nichtlogische Vorrichtungen als solche im Wesentlichen gleich erscheinen. Dies ist jedoch gemäß der vorliegenden Offenbarung nicht der Fall, wie anhand der nachfolgenden Beschreibungen deutlicher wird.
  • Die Halbleitervorrichtung 200 umfasst eine Finnenstruktur 210. Die Finnenstruktur 210 kann auch als aktiver Bereich bezeichnet werden. Die Finnenstruktur 210 kann als eine Ausführungsform der Finnenstruktur 104 von 1 implementiert sein. Die Finnenstruktur 210 kann auch epitaktisch gezüchtete Schichten umfassen. Der Kanalbereich und der Source/Drain-Bereich der FinFET-Vorrichtungen werden durch unterschiedliche Abschnitte der Finnenstruktur 210 gebildet. Wie in 2 gezeigt, ist die Finnenstruktur 210 länglich und erstreckt sich in X-Richtung (der gleichen X-Richtung wie in 1).
  • Die Halbleitervorrichtung 200 umfasst eine Mehrzahl von Gatestrukturen 230 - 234, die jeweils die Finnenstruktur 210 teilweise umschließen. Die Gatestrukturen 230 - 234 können jeweils ein High-k-Gatedielektrikum und eine Metallgateelektrode umfassen, beispielsweise die Gateelektrode 110 von 1. Die Art und Weise, in der die Gatestrukturen 230 - 234 die Finnenstruktur 210 umschließen, ähnelt der Art und Weise, in der die Gateelektrode 110 die Finnenstruktur 104 in 1 umschließt. Wie in 2 gezeigt, sind die Gatestrukturen 230 - 234 jeweils länglich und erstrecken sich in Y-Richtung (der gleichen Y-Richtung wie in 1), die senkrecht zur X-Richtung ist.
  • Die Halbleitervorrichtung 200 umfasst eine Mehrzahl von Schlitzkontakten 250 - 253. Die Schlitzkontakte 250 - 253 umfassen jeweils eine oder mehrere elektrisch leitfähige Schichten. Beispielsweise können die elektrisch leitfähigen Schichten Ti, TiN, Pt, Co, Ru, W, TaN, Cu oder Kombinationen davon umfassen. Die Schlitzkontakte 250 - 253 erstrecken sich jeweils länglich in Y-Richtung. Wie in 2 gezeigt, kreuzen sich die Schlitzkontakte 250 - 253 mit verschiedenen Abschnitten der Finnenstruktur 210 (oder den darauf ausgebildeten Epischichten). Die Abschnitte der Finnenstruktur 210 (oder die darauf ausgebildeten Epischichten) können die Source/Drain-Bereiche der FinFET-Vorrichtungen sein, und somit können die Schlitzkontakte 250 - 253 eine elektrische Verbindung zu den Source/Drain-Bereichen herstellen.
  • Die Halbleitervorrichtung 200 umfasst auch eine Mehrzahl von Metallleitungen 260 - 263. Die Metallleitungen 260 - 263 befinden sich über der Finnenstruktur 210 und den Gatestrukturen 230 - 234 und sind Teil einer Mehrschicht-Verbindungsstruktur, die Metallleitungen und Durchkontaktierungen zum elektrischen Verbinden verschiedener Komponenten eines IC umfasst. Die Metallleitungen 260 - 263 können in der unteren Verbindungsschicht - als Mo-Schicht (oder Metall-o-Schicht) bezeichnet - der Mehrschicht-Verbindungsstruktur implementiert sein. Die Metallleitungen 260 - 263 können sich jeweils länglich in X-Richtung erstrecken.
  • Die Halbleitervorrichtung 200 umfasst eine Mehrzahl von Source/Drain-Durchkontaktierungen 270 - 273. Die Source/Drain-Durchkontaktierungen 270 - 273 sind vertikal (z. B. in der Z-Richtung von 1) zwischen den Schlitzkontakten 250 - 253 und den Metallleitungen 261 - 262 angeordnet. Beispielsweise ist die Source/Drain-Durchkontaktierung 270 zwischen dem Schlitzkontakt 250 und der Metallleitung 261 angeordnet, die Source/Drain-Durchkontaktierung 271 ist zwischen dem Schlitzkontakt 251 und der Metallleitung 262 angeordnet, die Source/Drain-Durchkontaktierung 272 ist zwischen dem Schlitzkontakt 252 und der Metallleitung 261 angeordnet und die Source/Drain-Durchkontaktierung 273 ist zwischen dem Schlitzkontakt 253 und der Metallleitung 262 angeordnet. Somit stellen die Schlitzkontakte 250 - 253, die Metallleitungen 261 - 262 und die Source/Drain-Durchkontaktierungen 270 - 273 gemeinsam eine elektrische Verbindung zu den Source/Drain-Bereichen der FinFET-Vorrichtungen her.
  • Die Halbleitervorrichtung 200 umfasst eine Mehrzahl von Gatekontakten 280 - 289. Die Gatekontakte 280 - 289 sind vertikal (z. B. in der Z-Richtung von 1) zwischen den Gatestrukturen 230 - 234 und den Metallleitungen 260 und 263 angeordnet. Beispielsweise sind die Gatekontakte 280 - 284 zwischen der Metallleitung 260 und den Gatestrukturen 230 - 234 angeordnet, und die Gatekontakte 285 - 289 sind zwischen der Metallleitung 263 und den Gatestrukturen 230 - 234 angeordnet. Somit stellen die Metallleitungen 260, 263 und die Gatekontakte 280 - 289 gemeinsam eine elektrische Verbindung zu den Gates der FinFET-Vorrichtungen her.
  • Die Abmessungen der verschiedenen oben beschriebenen Komponenten sind für Logikvorrichtungen optimiert. Beispielsweise können die Gatestrukturen 230 - 234 jeweils eine minimale Gatelänge 290 aufweisen, die in X-Richtung gemessen wird. Die minimale Gatelänge 290 kann auch als kritische Abmessung (CD) der Halbleitervorrichtung 200 bezeichnet werden. Ein kontaktierter Gate-Mittenabstand (CPP, „contacted poly pitch“) 292 wird als ein Abstand zwischen benachbarten der Gatestrukturen 230 - 234 (zum Beispiel zwischen den Gatestrukturen 230 - 231) gemessen. Die minimale Gatelänge 290 und der CPP 295 für Logikvorrichtungen sind aus Gründen von Energie/Leistung/Fläche (PPA) eng ausgelegt. In einigen Ausführungsformen kann ein Verhältnis des CPP 292 und der minimalen Gatelänge 290 in einem Bereich zwischen etwa 2:1 und etwa 4:1 liegen.
  • Die Schlitzkontakte 250 - 253 können jeweils eine Abmessung 294 aufweisen, die auch seitlich in X-Richtung gemessen wird. Um die Leistung der Logikvorrichtungen der Halbleitervorrichtung 200 zu optimieren, kann die Abmessung 294 in der Größe im Wesentlichen der minimalen Gatelänge 290 ähneln. Beispielsweise kann ein Verhältnis der Abmessung 294 und der minimalen Gatelänge 290 in einem Bereich zwischen etwa 0,8:1 und etwa 1,3:1 liegen.
  • Die Source/Drain-Durchkontaktierungen 270 - 273 können jeweils eine Abmessung 296 aufweisen, die in X-Richtung gemessen wird. Um die Leistung der Logikvorrichtungen der Halbleitervorrichtung 200 zu optimieren, kann die Abmessung 296 mit der Abmessung 294 vergleichbar sein. Beispielsweise kann ein Verhältnis der Abmessung 296 und der Abmessung 294 in einem Bereich zwischen etwa 0,7:1 und etwa 1,3:1 liegen.
  • Obwohl die Dimensionierung der verschiedenen Komponenten der Halbleitervorrichtung 200 die Leistung der Logikvorrichtungen optimiert, müssen sie nicht ideal für andere Arten von Vorrichtungen auf einem IC sein, zum Beispiel Transistoren in Hochgeschwindigkeitsanwendungen. In einigen Ausführungsformen kann eine Hochgeschwindigkeitsvorrichtung eine Vorrichtung sein, die mit einer Datenrate von mehr als 10 Gigabit pro Sekunde (Gbit/s) arbeitet, und kann als nicht einschränkende Beispiele eine Serialisierer/Deserialisierer-Vorrichtung oder eine Hochfrequenzvorrichtung (RF-Vorrichtung) umfassen.
  • Die Transistoren in Hochgeschwindigkeitsanwendungen können empfindlicher gegenüber parasitärer Kapazität und/oder parasitärem Widerstand sein. Unglücklicherweise kann das Vorrichtungs-Dimensionierungsschema, das für Logikvorrichtungen wie diejenigen in der Halbleitervorrichtung 200 verwendet wird, die parasitäre Kapazität und/oder den parasitären Widerstand erhöhen, was ein solches Vorrichtungs-Dimensionierungsschema für nichtlogische Vorrichtungen wie Hochgeschwindigkeitsvorrichtungen weniger geeignet macht. Um dieses Problem zu lösen, verwendet die vorliegende Offenbarung ein anderes Dimensionierungsschema für nichtlogische Vorrichtungen (z. B. Hochgeschwindigkeitsvorrichtungen). Es versteht sich, dass die nichtlogischen Vorrichtungen auf demselben Chip wie die Logikvorrichtungen des Halbleitervorrichtung 200 implementiert werden können.
  • Ein beispielhaftes Dimensionierungsschema ist in den 3A, 3B und 3C gezeigt. In dieser Hinsicht zeigen die 3A bis 3B verschiedene Draufsichten einer Halbleitervorrichtung 400A, die eine nichtlogische Vorrichtung (z. B. eine Hochgeschwindigkeitsvorrichtung) ist, und 3C zeigt eine Querschnitts-Seitenansicht der Halbleitervorrichtung 400A, wobei der Querschnitt entlang einer Schnittlinie A-A' von 3A genommen ist. Da sich die Schnittlinie A-A' entlang der X-Richtung erstreckt, kann 3C auch als X-Schnitt bezeichnet werden. In einigen Ausführungsformen können die Halbleitervorrichtung 200 und die Halbleitervorrichtung 400A auf demselben IC hergestellt werden (jedoch in unterschiedlichen Abschnitten oder Bereichen des IC). Es versteht sich jedoch, dass die in 2 gezeigte X-Richtung für die Halbleitervorrichtung 200 die gleiche oder eine andere sein kann als die in den 3A bis 3C für die Halbleitervorrichtung 400A gezeigte X-Richtung. Gleiches kann für die Y-Richtung gelten.
  • Bezugnehmend auf die 3A und 3C kann die Halbleitervorrichtung 400A eine Finnenstruktur 410, die der Finnenstruktur 210 von 2 ähnelt, eine Mehrzahl von Gatestrukturen 430 - 434, die den Gatestrukturen 230 - 234 von 2 ähneln, eine Mehrzahl von Schlitzkontakten 450 - 453, die den Schlitzkontakten 250 - 253 von 2 ähneln, eine Mehrzahl von Metallleitungen 460 - 463, die den Metallleitungen 260 - 263 von 2 ähneln, eine Mehrzahl von Source/Drain-Durchkontaktierungen 470 - 473, die den Source/Drain-Durchkontaktierungen 270 - 273 von 2 ähneln, und eine Mehrzahl von Gatekontakten 480 - 489 aufweisen, die den Gatekontakten 280 - 289 von 2 ähneln. Wie in der Querschnittsansicht von 3C gezeigt, kann die Finnenstruktur 410 einen kristallinen Halbleiter-Finnenabschnitt 410B und Epischicht-Abschnitte 410A umfassen, die epitaktisch auf dem Halbleiter-Finnenabschnitt 410B gezüchtet sind. Die Ähnlichkeit zwischen diesen Komponenten kann sich auf ihre Herstellungsverfahren/-prozesse, Materialzusammensetzungen, Funktionalität oder sogar bestimmte Layoutanordnungen usw. beziehen. Im Gegensatz zu den Komponenten der Halbleitervorrichtung 200 können die Komponenten der Halbleitervorrichtung 400A jedoch andere Dimensionierungsschemata aufweisen, um eine parasitäre Kapazität und/oder einen parasitären Widerstand zu minimieren.
  • Genauer können die Gatestrukturen 430 - 434 jeweils eine minimale Gatelänge 490 gemessen in X-Richtung aufweisen. Die minimale Gatelänge 490 ist in der Größe im Wesentlichen gleich der minimalen Gatelänge 290 von 2. Mit anderen Worten ähneln sich die Gatestrukturen 230 - 234 und die Gatestrukturen 430 - 434 im Wesentlichen hinsichtlich ihrer Größe. In einigen Ausführungsformen kann ein Verhältnis der minimalen Gatelänge 490 und der minimalen Gatelänge 290 in einem Bereich von etwa 1,1:1 bis etwa 0,9:1 liegen.
  • Immer noch bezugnehmend auf die 3A und 3C weist die Halbleitervorrichtung 400A im Vergleich zu der Halbleitervorrichtung 200 einen wesentlich größeren CPP 492 auf. In einigen Ausführungsformen liegt ein Verhältnis des CPP 492 und des CPP 292 in einem Bereich zwischen etwa 1,1:1 und etwa 2:1. Der vergrößerte CPP 492 ändert auch sein Verhältnis zu der minimalen Gatelänge 490. In einigen Ausführungsformen liegt ein Verhältnis des CPP 492 und der Gatelänge 490 in einem Bereich zwischen etwa 4:1 und etwa 8:1. Die Vergrößerung des CPP vergrößert effektiv einen Abstand zwischen zwei leitfähigen Platten eines parasitären Kondensators (z. B. können die leitfähigen Platten die zwei benachbarten Gatestrukturen sein). Da die Kapazität umgekehrt mit dem Abstand zwischen zwei leitfähigen Platten korreliert ist, verringert die Vergrößerung des CPP 492 die parasitäre Kapazität der Halbleitervorrichtung 400A, was wiederum ihre Leistung, wie beispielsweise die Geschwindigkeit, verbessert.
  • Die Vergrößerung des CPP 492 bietet auch mehr Raum für die Erweiterung der Schlitzkontakte 450 - 453. Wie in den 3A und 3C gezeigt, können die Schlitzkontakte 450 - 453 jeweils eine Abmessung 494 aufweisen, die in X-Richtung gemessen wird. Verglichen mit der in 2 gezeigten Abmessung 294 ist die Abmessung 494 wesentlich größer. In einigen Ausführungsformen liegt ein Verhältnis der Abmessung 494 und der Abmessung 294 in einem Bereich zwischen etwa 1,5:1 und etwa 3:1.
  • Die Erweiterung oder Vergrößerung der Schlitzkontakte 450 - 453 kann sich auch in ihrer Größe relativ zu den darauf angeordneten Source/Drain-Durchkontaktierungen widerspiegeln. Beispielsweise können die Source/Drain-Durchkontaktierungen 470 - 473 jeweils eine seitliche Abmessung 496 gemessen in X-Richtung aufweisen. Während die Source/Drain-Durchkontaktierungen 270 - 273 jeweils wesentlich größer als jeder der Schlitzkontakte 250 - 253 sein können, dürfen die Source/Drain-Durchkontaktierungen 470 - 473 nicht größer als jeder der Schlitzkontakte 450 - 453 sein, beispielsweise können sie etwa gleich groß oder kleiner als jeder der Schlitzkontakte 450 - 453 sein. In einigen Ausführungsformen liegt ein Verhältnis der Abmessung 496 und der Abmessung 494 in einem Bereich zwischen etwa 1:1 und etwa 0,8:1.
  • Die Vergrößerung der Schlitzkontakte 450 - 453 vergrößert effektiv die Grenzflächenoberfläche zwischen den Schlitzkontakten 450 - 453 und den Source/Drain-Durchkontaktierungen 470 - 473. Es kann aufgrund der Grenzfläche zwischen den Schlitzkontakten 450 - 453 und den Source/Drain-Durchkontaktierungen 470 - 473 ein parasitärer Widerstand erzeugt werden. Da der Widerstand umgekehrt mit der Größe der Grenzflächenoberfläche korreliert, verringert die Vergrößerung der Schlitzkontakte 450 - 453 den parasitären Widerstand der Halbleitervorrichtung 400A, was wiederum ihre Leistung, wie beispielsweise die Geschwindigkeit, verbessert.
  • Wie oben beschrieben, gehören die Metallleitungen 460 - 463 zu einer Metall-o-Schicht einer Mehrschicht-Verbindungsstruktur. 3B zeigt die Draufsicht einer weiteren Metallschicht der Mehrschicht-Verbindungsstruktur: der Metall-1-Schicht, die sich über der Metall-o-Schicht befindet. Zum Beispiel zeigt 3B Metallleitungen 500 - 503 der Metall-1-Schicht. Die Metallleitungen 500 - 503 verlaufen jeweils länglich in Y-Richtung (z. B. senkrecht zu den Metallleitungen 460 - 463). Die Metallleitungen 460 - 463 sind der Klarheit halber auch in 3B gezeigt. Die Metallleitungen 500 - 501 überlappen oder kreuzen sich mit den Metallleitungen 460 - 461 in der Draufsicht, und die Metallleitungen 502 - 503 überlappen oder kreuzen sich mit den Metallleitungen 462 - 463 in der Draufsicht. Die Metallleitungen 500 - 503 können auch ein leitfähiges Material umfassen, das dem der Metallleitungen 460 - 463 ähnelt, beispielsweise Materialien, die Kupfer, Aluminium, Titan, Wolfram usw. umfassen.
  • Eine Mehrzahl von Durchkontaktierungen 520 - 523 sind zwischen der Metall-o- und der Metall-1-Schicht angeordnet, um sie elektrisch miteinander zu verbinden. Genauer gesagt ist die Durchkontaktierung 520 zwischen den Metallleitungen 461 und 500 angeordnet, die Durchkontaktierung 521 ist zwischen den Metallleitungen 461 und 501 angeordnet, die Durchkontaktierung 522 ist zwischen den Metallleitungen 462 und 502 angeordnet und die Durchkontaktierung 523 ist zwischen den Metallleitungen 462 und 503 angeordnet.
  • Die 4A, 4B und 4C zeigen eine weitere Ausführungsform der vorliegenden Offenbarung. Genauer gesagt zeigen die 4A bis 4B, ähnlich den 3A bis 3B, die Draufsichten einer Halbleitervorrichtung 400B auf verschiedenen Ebenen. Und ähnlich zu 3C zeigt 4C die Querschnitts-Seitenansicht der Halbleitervorrichtung 400B, wobei der Querschnitt entlang der Schnittlinie A-A' genommen ist, obwohl der Ort der Schnittlinie A-A' in 4A sich von dem Ort der Schnittlinie A-A' in 3A unterscheidet. Aus Gründen der Konsistenz und Klarheit sind ähnliche Komponenten, die in den 3A bis 3C und den 4A bis 4C erscheinen, gleich bezeichnet, und ihre Details werden hier nicht wiederholt. Es versteht sich auch, dass die Vorrichtungsdimensionierung der Halbleitervorrichtung 400B der der Halbleitervorrichtung 400A ähneln kann (sofern nicht speziell anders angegeben). Somit erzielt die Halbleitervorrichtung 400B ähnliche Vorteile, wie von der Halbleitervorrichtung 400A geboten werden, wie z. B. einen verringerten parasitären Widerstand und/oder eine verringerte parasitäre Kapazität, was wiederum die Vorrichtungsleistung, wie z. B. die Geschwindigkeit, verbessert.
  • Ein Unterschied zwischen der Halbleitervorrichtung 400A und der Halbleitervorrichtung 400B besteht darin, dass die Halbleitervorrichtung 400B, anstatt zwei Metallleitungen 461 - 462 über den Schlitzkontakten 450 - 453 (siehe 3A) zu implementieren, eine Mehrzahl von Metall-„Inseln“ 464 - 469 über den Schlitzkontakten 450 - 453 implementiert. Diese Metallinseln 464 - 469 können immer noch in der Metall-o-Schicht ausgebildet sein und können unter Verwendung ähnlicher Herstellungsprozesse ausgebildet werden, wie um die Metallleitungen 461 - 462 auszubilden, obwohl sie unterschiedlich strukturiert sind. Die in 4C gezeigten gestrichelten Kästchen stellen die Abschnitte der Metallleitung 461 (siehe 3C) dar, die aufgrund der Implementierung der Metallinseln 465 - 568 „fehlen“. Wie in 4C deutlich gezeigt, ist die Metallinsel 465 zwischen den Durchkontaktierungen 470 und 520 angeordnet, die Metallinsel 466 ist zwischen den Durchkontaktierungen 471 und 521 angeordnet, die Metallinsel 467 ist zwischen den Durchkontaktierungen 472 und 522 angeordnet und die Metallinsel 468 ist zwischen den Durchkontaktierungen 473 und 523 angeordnet.
  • Die Implementierung der Metallinseln 464 - 469 ermöglicht, dass die Durchkontaktierungen 470 - 473 im Vergleich zu der Halbleitervorrichtung 400A „zentrierter“ sind. Beispielsweise sind in der in 3A gezeigten Halbleitervorrichtung 400A die Durchkontaktierungen 470 und 472 so angeordnet, dass sie sich in der Draufsicht mit der Metallleitung 461 schneiden, während die Durchkontaktierungen 471 und 473 so angeordnet sind, dass sie sich in der Draufsicht mit der Metallleitung 462 schneiden. Infolgedessen sind die Durchkontaktierungen 470 und 472 nicht mit den Durchkontaktierungen 471 und 473 ausgerichtet. Im Vergleich dazu sind die Durchkontaktierungen 470 - 473 in der Halbleitervorrichtung 400B im Wesentlichen in X-Richtung ausgerichtet. Die Tatsache, dass jede der Durchkontaktierungen 470 - 473 zu einer jeweiligen der Metallleitungen 500 - 503 durch eine jeweilige der Metallinseln 465 - 468 elektrisch geroutet sein kann, bedeutet, dass die Source/Drain-Bereiche (z. B. die Epischichten 410A) einen direkteren und kürzeren elektrischen Weg zu den Metallleitungen 500 - 503 haben. Dies hilft, den Widerstand (z. B. den parasitären Source/Drain-Widerstand) zu verringern und verbessert wiederum die Leistung der Halbleitervorrichtung 400B, wie z. B. die Geschwindigkeit.
  • Ein weiterer Vorteil der Halbleitervorrichtung 400B besteht darin, dass die Gatekontakte 480 - 484 nun näher an den Gatekontakten 485 - 489 angeordnet sind. Wie in 4A gezeigt, trennt ein Abstand 550 den Gatekontakt 484 vom nächstgelegenen Gatekontakt 489 in Y-Richtung. Es ist zu beachten, dass der gleiche Abstand 550 die anderen Paare von Gatekontakten 480/485, 481/486, 482/487 und 483/488 trennt.
  • Im Vergleich dazu trennt ein größerer Abstand 560 den Gatekontakt 484 von dem nächstgelegenen Gatekontakt 489 in Y-Richtung in der Halbleitervorrichtung 400A in 3A. Die Verkürzung des Abstands zwischen den Gatekontakten (d. h. der kleinere Abstand 550 gegenüber dem größeren Abstand 560) führt zu einer Verringerung des parasitären Gatewiderstands, was wiederum die Leistung der Halbleitervorrichtung 400B, wie beispielsweise die Geschwindigkeit, verbessert.
  • Ein weiterer Unterschied zwischen den Halbleitervorrichtungen 400A und 400B ist das Ausmaß der „aktiven Finnenerweiterung“, die mit dem Schlitzkontakt verbunden ist. Zum Beispiel erstreckt sich, wie in 4A gezeigt, der Schlitzkontakt 450 (als ein Beispiel eines der Schlitzkontakte 450 - 453) um einen Abstand 570 in Y-Richtung über die Finnenstruktur 410 hinaus. Im Vergleich dazu erstreckt sich bei der in 3A gezeigten Halbleitervorrichtung 400A der Schlitzkontakt 450 um einen Abstand 580, der wesentlich größer als der Abstand 570 ist, in Y-Richtung über die Finnenstruktur 410 hinaus. Die Abstände 570 oder 580 können als die „aktive Finnenerweiterung“ angesehen werden, die mit den Schlitzkontakten 450 - 453 verbunden ist, und sie tragen zur parasitären Kapazität bei. Da die „aktive Finnenerweiterung“ in der Halbleitervorrichtung 400B verkürzt ist, ist auch die parasitäre Kapazität verringert, was wiederum die Leistung der Halbleitervorrichtung 400B verbessert.
  • Die 4A bis 4C zeigen eine Ausführungsform der Halbleitervorrichtung 400B als Einzeltransistor. Die 5A bis 5C zeigen eine weitere Ausführungsform der Halbleitervorrichtung 400B als mehrere Transistoren. Wie in den 5A bis 5B gezeigt, ist die Metallleitung 460 in eine Metallleitung 460A und eine Metallleitung 460B aufgeteilt, und die Metallleitung 463 ist in eine Metallleitung 463A und eine Metallleitung 463B aufgeteilt. Dies ermöglicht, dass die Source/Drain-Bereiche für unterschiedliche Transistoren elektrisch voneinander isoliert sind, da die Metallleitungen 460A und 460B (oder die Metallleitungen 463A und 463B) nicht länger elektrisch miteinander verbunden sind. Ein erster Transistor kann die Gatestrukturen 430 - 431 und die Source/Drain-Bereiche auf einer der Seiten dieser Gatestrukturen 430 - 431 umfassen. Ein zweiter Transistor kann die Gatestrukturen 433 - 434 und die Source/Drain-Bereiche auf einer der Seiten dieser Gatestrukturen 433 - 434 umfassen. Es versteht sich, dass die Mehrtransistor-Ausführungsform der Halbleitervorrichtung 400B immer noch die gleichen Vorteile wie die Eintransistor-Ausführungsform der Halbleitervorrichtung 400B bietet.
  • Die 6A, 6B, 6C und 6D zeigen noch eine weitere Ausführungsform der vorliegenden Offenbarung. Genauer gesagt zeigen die 6A bis 6B, ähnlich den 3A bis 3B, die Draufsichten einer Halbleitervorrichtung 400C auf verschiedenen Ebenen. Und ähnlich zu 3C zeigt 6C die Querschnitts-Seitenansicht der Halbleitervorrichtung 400C, wobei der Querschnitt entlang der Schnittlinie A-A' genommen ist, obwohl der Ort der Schnittlinie A-A' in 6A sich von dem Ort der Schnittlinie A-A' in 3A unterscheidet. Weiterhin zeigt 6D die Querschnitts-Seitenansicht der Halbleitervorrichtung 400C, wobei der Querschnitt entlang einer Schnittlinie B-B' genommen ist. Aus Gründen der Konsistenz und Klarheit sind ähnliche Komponenten, die in den 3A bis 3C und den 6A bis 6C erscheinen, gleich bezeichnet, und ihre Details werden hier nicht wiederholt. Es versteht sich auch, dass die Vorrichtungsdimensionierung der Halbleitervorrichtung 400C der der Halbleitervorrichtung 400A ähneln kann (sofern nicht speziell anders angegeben). Somit erzielt die Halbleitervorrichtung 400C ähnliche Vorteile, wie von der Halbleitervorrichtung 400A geboten werden, wie z. B. einen verringerten parasitären Widerstand und/oder eine verringerte parasitäre Kapazität, was wiederum die Geschwindigkeit verbessert.
  • Ein Unterschied zwischen der Halbleitervorrichtung 400A und der Halbleitervorrichtung 400C besteht darin, dass die Halbleitervorrichtung 400C die Metallleitungen 461 - 462 nicht aufweist, sondern stattdessen eine Metallleitung 600 (die sich immer noch in der Metall-o-Schicht befindet) implementiert, um elektrische Verbindungen zu den Gatestrukturen 430 - 434 herzustellen. Zum Beispiel werden die zwei Reihen von Gatekontakten 480 - 484 und 485 - 489 in 3A zu einer einzigen Reihe von Gatekontakten 480 - 484 in 6A „konsolidiert“. Die Gatekontakte 480 - 484 sind jeweils zwischen der Metallleitung 600 und den Gatestrukturen 430 - 434 angeordnet und stellen daher eine elektrische Verbindung zu den Gatestrukturen 430 - 434 her. Dies ist räumlich auch in der Querschnittsansicht von 6C gezeigt. Durch „Zentrieren“ der Gatekontakte 480 - 484 von zwei Reihen zu einer einzigen Reihe zwischen den Metallleitungen 460 und 463 haben die Gatestrukturen 430 - 434 jeweils eine direkte Verbindung mit der Metallleitung 600. Dies hilft, den parasitären Gatewiderstand zu verringern, was einen Zweipoleffekt auf die Bandbreite der Halbleitervorrichtung 400C minimiert.
  • Die Durchkontaktierungen 470 - 473 wurden ebenfalls verschoben, um das Risiko einer elektrischen Überbrückung (z. B. einen Kurzschluss) mit den Gatekontakten 480 - 484 zu verringern. Dies wird erreicht, indem die Schlitzkontakte 450 - 453 in Y-Richtung verlängert werden. Beispielsweise kreuzen oder überlappen sich in der in 3A gezeigten Halbleitervorrichtung 400A die Schlitzkontakte 450 - 453 nicht mit den Metallleitungen 460 und 463 in der Draufsicht. In der in 6A gezeigten Halbleitervorrichtung 400C sind die Schlitzkontakte 450 - 453 jedoch lang genug, um die Metallleitungen 460 und 463 in der Draufsicht zu schneiden oder zu überlappen. Dies ermöglicht es, dass die Durchkontaktierungen 470 und 472 die Schlitzkontakte 450 und 452 mit der Metallleitung 460 elektrisch verbinden, sowie dass die Durchkontaktierungen 471 und 473 die Schlitzkontakte 451 und 453 mit der Metallleitung 463 elektrisch verbinden.
  • Die 7A, 7B, 7C und 7D zeigen noch eine weitere Ausführungsform der vorliegenden Offenbarung. Genauer gesagt zeigen die 7A bis 7B, ähnlich den 6A bis 6B, die Draufsichten einer Halbleitervorrichtung 400D auf verschiedenen Ebenen. Und ähnlich wie die 6C bis 6D, zeigen die 7C bis 7D die Querschnitts-Seitenansichten der Halbleitervorrichtung 400D, wobei der Querschnitt entlang der Schnittlinien A-A' bzw. B-B' genommen ist. Aus Gründen der Konsistenz und Klarheit sind ähnliche Komponenten, die in den 6A bis 6D und den 7A bis 7C erscheinen, gleich bezeichnet, und ihre Details werden hier nicht wiederholt. Es versteht sich auch, dass die Vorrichtungsdimensionierung der Halbleitervorrichtung 400D der der Halbleitervorrichtungen 400A oder 400C ähneln kann (sofern nicht speziell anders angegeben). Somit erzielt die Halbleitervorrichtung 400D ähnliche Vorteile, wie von der Halbleitervorrichtung 400A oder 400C geboten werden, wie z. B. einen verringerten parasitären Widerstand und/oder eine verringerte parasitäre Kapazität, was wiederum die Geschwindigkeit verbessert.
  • Ähnlich wie bei der Halbleitervorrichtung 400C wurden beispielsweise die Gatekontakte 480 - 484 für die Halbleitervorrichtung 400D ebenfalls „zentriert“. Darüber hinaus fügt die Halbleitervorrichtung 400D zusätzliche Source/Drain-Durchkontaktierungen 470 - 477 hinzu, um die Source/Drain-Bereiche elektrisch zu verbinden. Dies ist in den 7A, 7B und 7D deutlich gezeigt, wobei jeder der Schlitzkontakte 450 - 453 elektrisch mit jeweils zwei Durchkontaktierungen verbunden ist, wohingegen jeder Schlitzkontakt in den vorhergehenden Ausführungsformen elektrisch mit nur einer Durchkontaktierung verbunden ist. Die Implementierung zusätzlicher Durchkontaktierungen hilft, den parasitären Source/Drain-Widerstand zu verringern, was wiederum die Geschwindigkeit verbessert. Es versteht sich auch, dass auch zusätzliche Durchkontaktierungen 520 - 527 so zwischen der Metall-o- und der Metall-1-Schicht implementiert sind, dass sie mit den Durchkontaktierungen 470 - 477 übereinstimmen.
  • Die Halbleitervorrichtung 400D teilt die Metallleitung 460 auch in eine Mehrzahl von Metallinseln 460A bis 460F und die Metallleitung 463 in eine Mehrzahl von Metallinseln 463A bis 463F auf. Dies ermöglicht es, dass jede der Metallinseln 460A bis 460F oder 463A bis 463F einzeln über die Durchkontaktierungen 470 - 477 elektrisch mit einem anderen Source/Drain-Bereich gekoppelt ist.
  • Die 7A bis 7D zeigen eine Ausführungsform der Halbleitervorrichtung 400D als einen Einzeltransistor. Die 8A bis 8D zeigen eine weitere Ausführungsform der Halbleitervorrichtung 400D als mehrere Transistoren. Wie in den 8A bis 8B gezeigt, ist die Metallleitung 600 beispielsweise in eine Metallleitung 600A und eine Metallleitung 600B aufgeteilt. Dadurch können die Gatestrukturen für unterschiedliche Transistoren elektrisch voneinander isoliert werden, da die Metallleitungen 600A und 600B nicht mehr elektrisch miteinander verbunden sind. Ein erster Transistor kann die Gatestrukturen 430 - 431 und die Source/Drain-Bereiche auf einer der Seiten dieser Gatestrukturen 430 - 431 umfassen. Ein zweiter Transistor kann die Gatestrukturen 433 - 434 und die Source/Drain-Bereiche auf einer der Seiten dieser Gatestrukturen 433 - 434 umfassen. Es versteht sich, dass die Mehrtransistor-Ausführungsform der Halbleitervorrichtung 400D immer noch mindestens die gleichen Vorteile wie die Eintransistor-Ausführungsform der Halbleitervorrichtung 400D bietet.
  • 9 ist ein Flussdiagramm, das ein Verfahren 650 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt. Das Verfahren 650 umfasst einen Schritt 660 zum Empfangen eines Layoutentwurfs einer integrierten Schaltung (IC-Layoutentwurf). Der IC-Layoutentwurf umfasst einen aktiven Bereich, der sich in einer ersten Richtung erstreckt, eine Mehrzahl von Gates, die sich jeweils in einer zweiten Richtung erstrecken und sich mit dem aktiven Bereich in einer Draufsicht schneiden, und eine Mehrzahl von Schlitzkontakten, die sich jeweils in der Draufsicht mit dem aktiven Bereich schneiden.
  • Das Verfahren 650 umfasst einen Schritt 670 zum zumindest teilweisen Überarbeiten des IC-Layoutentwurfs durch: Vergrößern jedes der Schlitzkontakte in der ersten Richtung; oder Erhöhen eines Mittenabstands, der die Mehrzahl von Gates in der ersten Richtung trennt.
  • Das Verfahren 650 umfasst einen Schritt 680 zum Erleichtern einer Herstellung eines IC gemäß dem überarbeiteten IC-Layoutentwurf.
  • In einigen Ausführungsformen ist der IC-Layoutentwurf ein IC-Layoutentwurf für eine Serialisierer/Deserialisierer-Vorrichtung (SerDes-Vorrichtung) oder eine Hochfrequenzvorrichtung (RF-Vorrichtung).
  • In einigen Ausführungsformen wird das Überarbeiten des IC-Layouts durchgeführt, ohne die Abmessung jedes der Gates in der ersten Richtung wesentlich zu ändern.
  • In einigen Ausführungsformen umfasst der IC-Layoutentwurf ferner eine erste Metallleitung, eine zweite Metallleitung, eine dritte Metallleitung und eine vierte Metallleitung, die sich jeweils in der ersten Richtung erstrecken, wobei sich die erste Metallleitung und die zweite Metallleitung mit den Gates in der Draufsicht schneiden, und wobei sich die dritte Metallleitung und die vierte Metallleitung mit den Schlitzkontakten in der Draufsicht schneiden. Das Überarbeiten des IC-Layoutentwurfs umfasst ein Ersetzen der dritten Metallleitung und der vierten Metallleitung durch eine Reihe von Metallinseln, die in der ersten Richtung räumlich voneinander getrennt sind.
  • In einigen Ausführungsformen umfasst das Überarbeiten des IC-Layouts ferner ein Verringern eines Abstands, der die erste Metallleitung und die zweite Metallleitung in der zweiten Richtung trennt.
  • In einigen Ausführungsformen umfasst der IC-Layoutentwurf ferner eine erste Metallleitung und eine zweite Metallleitung, die die Gates in der Draufsicht schneiden, eine dritte Metallleitung und eine vierte Metallleitung, die die Schlitzkontakte in der Draufsicht schneiden, eine Mehrzahl von ersten Gatekontakten, die zwischen den Gates und der ersten Metallleitung angeordnet sind, und eine Mehrzahl von zweiten Gatekontakten, die zwischen den Gates und der zweiten Metallleitung angeordnet sind. Das Überarbeiten des IC-Layoutentwurfs umfasst ferner: Ersetzen der dritten Metallleitung und der vierten Metallleitung durch eine fünfte Metallleitung, die in der Draufsicht zwischen der ersten Metallleitung und der zweiten Metallleitung angeordnet ist; und Ersetzen der ersten Gatekontakte und der zweiten Gatekontakte durch eine Mehrzahl von dritten Gatekontakten, die zwischen den Gates und der fünften Metallleitung angeordnet sind.
  • In einigen Ausführungsformen umfasst der IC-Layoutentwurf ferner eine erste Metallleitung und eine zweite Metallleitung, die die Gates in der Draufsicht schneiden, eine dritte Metallleitung und eine vierte Metallleitung, die die Schlitzkontakte in der Draufsicht schneiden, eine Mehrzahl von ersten Source/Drain-Durchkontaktierungen, die zwischen der dritten Metallleitung und einer ersten Teilmenge der Schlitzkontakte angeordnet sind, und eine Mehrzahl von zweiten Source/Drain-Durchkontaktierungen, die zwischen der vierten Metallleitung und einer zweiten Teilmenge der Schlitzkontakte angeordnet sind. Das Überarbeiten des IC-Layoutentwurfs umfasst ferner: Ersetzen der ersten Metallleitung durch eine erste Reihe von Metallinseln; Ersetzen der zweiten Metallleitung durch eine zweite Reihe von Metallinseln; Ersetzen der ersten Source/Drain-Durchkontaktierungen durch eine Mehrzahl von dritten Source/Drain-Durchkontaktierungen, die zwischen der ersten Reihe von Metallinseln und den Schlitzkontakten angeordnet sind; und Ersetzen der zweiten Source/Drain-Durchkontaktierungen durch eine Mehrzahl von vierten Source/Drain-Durchkontaktierungen, die zwischen der zweiten Reihe von Metallinseln und den Schlitzkontakten angeordnet sind.
  • In einigen Ausführungsformen ist eine Anzahl der dritten Source/Drain-Durchkontaktierungen größer als eine Anzahl der ersten Source/Drain-Durchkontaktierungen und eine Anzahl der vierten Source/Drain-Durchkontaktierungen ist größer als eine Anzahl der zweiten Source/Drain-Durchkontaktierungen.
  • Es versteht sich, dass zusätzliche Prozesse vor, während oder nach den Schritten 660 - 680 des Verfahrens 650 durchgeführt werden können. Aus Gründen der Einfachheit werden diese zusätzlichen Schritte hier nicht im Detail beschrieben.
  • 10 zeigt ein Fabrikationssystem für integrierte Schaltungen 700 gemäß Ausführungsformen der vorliegenden Offenbarung. Das Fabrikationssystem 700 umfasst eine Mehrzahl von Einheiten 702, 704, 706, 708, 710, 712, 714, 716, ..., N, die durch ein Datenübertragungsnetzwerk 718 verbunden sind. Das Netzwerk 718 kann ein einzelnes Netzwerk sein oder kann eine Mehrzahl verschiedener Netzwerke sein, wie beispielsweise ein Intranet und das Internet, und kann sowohl drahtgebundene als auch drahtlose Kommunikationskanäle umfassen.
  • In einer Ausführungsform repräsentiert die Einheit 702 ein Dienstsystem für die Fertigungszusammenarbeit; die Einheit 704 repräsentiert einen Benutzer, wie z. B. einen Produktingenieur, der die Produkte von Interesse überwacht; die Einheit 706 repräsentiert einen Ingenieur, wie beispielsweise einen Verarbeitungsingenieur, der den Prozess und die relevanten Rezepte kontrolliert, oder einen Ausrüstungsingenieur, der die Bedingungen und Einstellungen der Verarbeitungswerkzeuge überwacht oder einstellt; die Einheit 708 repräsentiert ein Metrologiewerkzeug zum Testen und Messen von ICs; die Einheit 710 repräsentiert ein Halbleiterbearbeitungswerkzeug; die Einheit 712 repräsentiert ein virtuelles Metrologiemodul, das dem Verarbeitungswerkzeug 710 zugeordnet ist; die Einheit 714 repräsentiert ein fortgeschrittenes Verarbeitungssteuermodul, das dem Verarbeitungswerkzeug 710 und zusätzlich anderen Verarbeitungswerkzeugen zugeordnet ist; und die Einheit 716 repräsentiert ein Stichprobenmodul, das dem Verarbeitungswerkzeug 710 zugeordnet ist.
  • Jede Einheit kann mit anderen Einheiten interagieren und eine Fertigung integrierter Schaltungen, eine Verarbeitungssteuerung und/oder eine Rechenfähigkeit bereitstellen und/oder solche Fähigkeiten von den anderen Einheiten erhalten. Jede Einheit kann auch ein oder mehrere Computersysteme zum Durchführen von Berechnungen und zum Ausführen von Automatisierungen umfassen. Beispielsweise kann das fortgeschrittene Verarbeitungssteuermodul der Einheit 714 eine Mehrzahl von Computerhardwaregeräten mit darin codierten Softwarebefehlen umfassen. Die Computerhardwaregeräte können Festplatten, Flash-Laufwerke, CD-ROMs, RAM-Speicher, Anzeigegeräte (z. B. Monitore) und Eingabe/Ausgabegeräte (z. B. Maus und Tastatur) umfassen. Die Softwarebefehle können in einer beliebigen geeigneten Programmiersprache geschrieben sein und können dazu ausgelegt sein, bestimmte Aufgaben auszuführen, wie beispielsweise die Aufgaben, die mit der Optimierung der CPP-Prozesssteuerungen wie oben beschrieben verbunden sind.
  • Das Fabrikationssystem für integrierte Schaltungen 700 ermöglicht eine Interaktion zwischen den Einheiten zum Zweck der Fertigung integrierter Schaltungen (IC-Fertigung) sowie eine fortgeschrittene Verarbeitungssteuerung der IC-Fertigung. In einer Ausführungsform umfasst die fortgeschrittene Verarbeitungssteuerung das Einstellen der Verarbeitungsbedingungen, Einstellungen und/oder Rezepte eines Verarbeitungswerkzeugs, das auf die relevanten Wafer anwendbar ist, gemäß den Messergebnissen.
  • In einer weiteren Ausführungsform werden die Messergebnisse von einer Teilmenge verarbeiteter Wafer gemäß einer optimalen Stichprobenrate gemessen, die auf Grundlage der Prozessqualität und/oder Produktqualität bestimmt wird. In noch einer weiteren Ausführungsform werden die Messergebnisse aus ausgewählten Feldern und Punkten der Teilmenge von bearbeiteten Wafern gemäß einem optimalen Stichprobenfeld/punkt gemessen, der auf Grundlage verschiedener Eigenschaften der Prozessqualität und/oder Produktqualität bestimmt wird.
  • Eine der Fähigkeiten, die durch das IC-Fabrikationssystem 700 bereitgestellt werden, kann eine Zusammenarbeit und einen Informationszugriff in Bereichen wie Entwurf, Engineering und Verarbeitung, Metrologie und fortgeschrittene Verarbeitungssteuerung ermöglichen. Eine weitere Fähigkeit, die durch das IC-Fabrikationssystem 700 bereitgestellt wird, kann Systeme zwischen Einrichtungen integrieren, beispielsweise zwischen dem Messwerkzeug und dem Verarbeitungswerkzeug. Eine solche Integration ermöglicht es den Vorrichtungen, ihre Aktivitäten zu koordinieren. Beispielsweise kann das Integrieren des Messwerkzeugs und des Verarbeitungswerkzeugs es ermöglichen, dass Fertigungsinformationen effizienter in den Fertigungsprozess oder das APC-Modul integriert werden, und können Waferdaten aus der Online- oder Vor-Ort-Messung mit dem Messwerkzeug ermöglichen, das in das zugehörige Verarbeitungswerkzeug integriert ist.
  • Das Fabrikationssystem für integrierte Schaltungen 700 kann verwendet werden, um das oben unter Bezugnahme auf 9 beschriebene Verfahren 650 durchzuführen. Beispielsweise können eine oder mehrere der Einheiten 702 - 716 einen IC-Layoutentwurf von einem Entwurfsanbieter empfangen und danach den empfangenen IC-Layoutentwurf durch ein Ändern der Größe und/oder Verschieben der Schlitzkontakte, der Gates, der Source/Drain-Durchkontaktierungen und der Metallleitungen überarbeiten, wie oben unter Bezugnahme auf die 2, 3A bis 8A, 3B bis 8B, 3C bis 8C und 6D bis 8D beschrieben ist.
  • Zusammenfassend konfiguriert die vorliegende Offenbarung den IC-Layoutentwurf für eine nichtlogische Vorrichtung neu, um ihre parasitäre Kapazität und ihren parasitären Widerstand zu verringern. Die nichtlogische Vorrichtung kann Hochgeschwindigkeitsvorrichtungen wie Serialisierer-Deserialisierer-Vorrichtungen oder Hochfrequenzvorrichtungen umfassen. Das Neukonfigurieren des IC-Layoutentwurfs kann ein Erhöhen des Gate-Mittenabstands, ein Vergrößern von Schlitzkontakten, ein Zentrieren von Source/Drain-Durchkontaktierungen, ein Verkürzen des Abstands zwischen Gatekontakten, ein Verkleinern einer aktiven Finnenerweiterung, ein Zentrieren von Gatekontakten, ein Ersetzen durchgehender Metallleitungen durch nicht durchgehende Metallinseln usw. umfassen.
  • Auf Grundlage der obigen Beschreibungen ist ersichtlich, dass die vorliegende Offenbarung Vorteile gegenüber herkömmlichen Vorrichtungen bietet. Es versteht sich jedoch, dass andere Ausführungsformen zusätzliche Vorteile bieten können und nicht alle Vorteile hierin notwendigerweise offenbart sind. und dass kein bestimmter Vorteil für alle Ausführungsformen erforderlich ist. Ein Vorteil ist eine verbesserte Vorrichtungsleistung. Wie oben beschrieben, ist ein herkömmlicher IC-Layoutentwurf für Logikvorrichtungen optimiert, berücksichtigt jedoch nicht den parasitären Widerstand oder die parasitäre Kapazität, die durch den herkömmlichen IC-Layoutentwurf verursacht werden können. Bei Hochgeschwindigkeitsvorrichtungen können der parasitäre Widerstand oder die parasitäre Kapazität die Vorrichtungsleistung, z. B. die Geschwindigkeit, erheblich verschlechtern. Hier werden durch Neukonfiguration des IC-Layoutentwurfs für bestimmte nichtlogische Vorrichtungen der parasitäre Widerstand und/oder die parasitäre Kapazität verringert, was die Vorrichtungsleistung verbessert. Weitere Vorteile sind die Kompatibilität mit bestehenden Fertigungsprozessen und die einfache Implementierung.
  • Ein Aspekt der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung, die einen ersten Vorrichtungstyp und einen zweiten Vorrichtungstyp umfasst. Der erste Vorrichtungstyp umfasst eine erste Finnenstruktur, die sich in einer ersten Richtung erstreckt, ein erstes Gate, das die erste Finnenstruktur umschließt, und einen ersten Schlitzkontakt, der über der ersten Finnenstruktur angeordnet ist. Das erste Gate erstreckt sich in einer zweiten Richtung und weist eine erste Gateabmessung auf, die in der ersten Richtung gemessen wird. Der erste Schlitzkontakt weist eine erste Schlitzkontaktabmessung auf, die in der ersten Richtung gemessen wird. Der zweite Vorrichtungstyp umfasst: eine zweite Finnenstruktur, die sich in einer dritten Richtung erstreckt, ein zweites Gate, das die zweite Finnenstruktur umschließt, und einen zweiten Schlitzkontakt, der über der zweiten Finnenstruktur angeordnet ist. Das zweite Gate erstreckt sich in einer vierten Richtung und weist eine zweite Gateabmessung auf, die in der dritten Richtung gemessen wird. Der zweite Schlitzkontakt weist eine zweite Schlitzkontaktabmessung auf, die in der dritten Richtung gemessen wird. Die zweite Schlitzkontaktabmessung ist größer als die zweite Gateabmessung und größer als die erste Schlitzkontaktabmessung.
  • Noch ein weiterer Aspekt der vorliegenden Offenbarung betrifft eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Logikvorrichtung. Die Logikvorrichtung umfasst einen ersten aktiven Bereich, der sich in einer ersten Richtung erstreckt. Die Logikvorrichtung umfasst eine Mehrzahl von ersten Gates, die sich jeweils mit dem ersten aktiven Bereich in einer Draufsicht schneiden. Die ersten Gates erstrecken sich jeweils in einer zweiten Richtung, die sich von der ersten Richtung unterscheidet. Jedes Paar benachbarter erster Gates definiert einen ersten Gate-Mittenabstand. Die Logikvorrichtung umfasst eine Mehrzahl von ersten Schlitzkontakten, die über dem ersten aktiven Bereich angeordnet sind. Die ersten Schlitzkontakte weisen jeweils eine erste Schlitzkontaktbreite auf, die in der ersten Richtung gemessen wird. Die Halbleitervorrichtung umfasst auch eine nichtlogische Vorrichtung. Die nichtlogische Vorrichtung umfasst einen zweiten aktiven Bereich, der sich in der ersten Richtung erstreckt. Die nichtlogische Vorrichtung umfasst eine Mehrzahl von zweiten Gates, die sich jeweils mit dem zweiten aktiven Bereich in der Draufsicht schneiden. Die zweiten Gates erstrecken sich jeweils in der zweiten Richtung. Jedes Paar benachbarter zweiter Gates definiert einen zweiten Gate-Mittenabstand, der wesentlich größer als der erste Gate-Mittenabstand ist. Die nichtlogische Vorrichtung umfasst eine Mehrzahl von zweiten Schlitzkontakten, die über dem zweiten aktiven Bereich angeordnet sind. Die zweiten Schlitzkontakte weisen jeweils eine zweite Schlitzkontaktbreite auf, die in der ersten Richtung gemessen wird. Die zweite Schlitzkontaktbreite ist wesentlich größer als die erste Schlitzkontaktbreite.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft ein Verfahren. Ein Layoutentwurf einer integrierten Schaltung (IC-Layoutentwurf) wird empfangen. Der IC-Layoutentwurf umfasst einen aktiven Bereich, der sich in einer ersten Richtung erstreckt, eine Mehrzahl von Gates, die sich jeweils in einer zweiten Richtung erstrecken und sich mit dem aktiven Bereich in einer Draufsicht schneiden, und eine Mehrzahl von Schlitzkontakten, die sich jeweils in der Draufsicht mit dem aktiven Bereich schneiden. Der IC-Layoutentwurf wird zumindest teilweise überarbeitet durch: Erweitern jedes der Schlitzkontakte in der ersten Richtung; oder Erhöhen eines Mittenabstands, der die Mehrzahl von Gates in der ersten Richtung trennt.
  • Das Vorstehende hat Merkmale mehrerer Ausführungsformen umrissen, so dass der Fachmann die folgende detaillierte Beschreibung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um weitere Prozesse und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können durch Implementieren einer unterschiedlichen Dicke für den Bitleitungsleiter und den Wortleitungsleiter unterschiedliche Widerstände für die Leiter erzielt werden. Es können jedoch auch andere Techniken zum Variieren der Widerstände der Metallleiter verwendet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62736493 [0001]

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen ersten Vorrichtungstyp, wobei der erste Vorrichtungstyp umfasst: eine erste Finnenstruktur, die sich in einer ersten Richtung erstreckt; ein erstes Gate, das die erste Finnenstruktur umschließt, wobei sich das erste Gate in einer zweiten Richtung erstreckt, die sich von der ersten Richtung unterscheidet, und eine erste Gateabmessung aufweist, die in der ersten Richtung gemessen wird; und einen ersten Schlitzkontakt, der über der ersten Finnenstruktur angeordnet ist, wobei der erste Schlitzkontakt eine erste Schlitzkontaktabmessung aufweist, die in der ersten Richtung gemessen wird; und einen zweiten Vorrichtungstyp, wobei der zweite Vorrichtungstyp umfasst: eine zweite Finnenstruktur, die sich in einer dritten Richtung erstreckt; ein zweites Gate, das die zweite Finnenstruktur umschließt, wobei sich das zweite Gate in einer vierten Richtung erstreckt, die sich von der dritten Richtung unterscheidet, und eine zweite Gateabmessung aufweist, die in der dritten Richtung gemessen wird; und einen zweiten Schlitzkontakt, der über der zweiten Finnenstruktur angeordnet ist, wobei der zweite Schlitzkontakt eine zweite Schlitzkontaktabmessung aufweist, die in der dritten Richtung gemessen wird, wobei die zweite Schlitzkontaktabmessung größer als die zweite Gateabmessung und größer als die erste Schlitzkontaktabmessung ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei: der erste Vorrichtungstyp eine Logikvorrichtung umfasst; der zweite Vorrichtungstyp eine nichtlogische Vorrichtung umfasst; und Der erste Vorrichtungstyp und der zweite Vorrichtungstyp auf demselben integrierten Halbleiterchip (IC-Chip) hergestellt sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei: ein erstes Verhältnis zwischen der ersten Schlitzkontaktabmessung und der ersten Gateabmessung besteht; ein zweites Verhältnis zwischen der zweiten Schlitzkontaktabmessung und der zweiten Gateabmessung besteht; und das zweite Verhältnis größer als das erste Verhältnis ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei: der erste Vorrichtungstyp ferner ein drittes Gate umfasst, das durch einen ersten Gate-Mittenabstand von dem ersten Gate getrennt ist; der zweite Vorrichtungstyp ferner ein viertes Gate umfasst, das durch einen zweiten Gate-Mittenabstand von dem zweiten Gate getrennt ist; und der zweite Gate-Mittenabstand größer als der erste Gate-Mittenabstand ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei: der erste Vorrichtungstyp ferner eine erste Durchkontaktierung umfasst, die über dem ersten Schlitzkontakt angeordnet ist, wobei die erste Durchkontaktierung eine erste Durchkontaktierungsabmessung aufweist, die größer als die erste Schlitzkontaktabmessung ist; und Der zweite Vorrichtungstyp ferner eine zweite Durchkontaktierung umfasst, die über dem zweiten Schlitzkontakt angeordnet ist, wobei die zweite Durchkontaktierung eine zweite Durchkontaktierungsabmessung aufweist, die kleiner als die zweite Schlitzkontaktabmessung ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei: der erste Vorrichtungstyp ferner umfasst: eine Mehrzahl von zusätzlichen ersten Schlitzkontakten, die in der ersten Richtung voneinander beabstandet sind; und eine oder mehrere durchgehende erste Metallleitungen, die sich jeweils in der ersten Richtung erstrecken und mit jeder von mindestens einer Teilmenge der ersten Schlitzkontakte elektrisch gekoppelt sind; der zweite Vorrichtungstyp ferner umfasst: eine Mehrzahl von zusätzlichen zweiten Schlitzkontakten, die in der dritten Richtung voneinander beabstandet sind; und eine Mehrzahl von Metallinseln, die jeweils mit einem unterschiedlichen der zweiten Schlitzkontakte elektrisch gekoppelt sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei: Der erste Vorrichtungstyp ferner umfasst: eine Mehrzahl von ersten Gates, die in der ersten Richtung voneinander beabstandet sind; eine erste Metallleitung, die sich in der ersten Richtung erstreckt; eine zweite Metallleitung, die sich in der ersten Richtung erstreckt; eine erste Teilmenge einer Mehrzahl von ersten Gatekontakten, die zwischen den ersten Gates und der ersten Metallleitung angeordnet sind; und eine zweite Teilmenge der Mehrzahl von ersten Gatekontakten, die zwischen den ersten Gates und der zweiten Metallleitung angeordnet sind; und der zweite Vorrichtungstyp ferner umfasst: eine Mehrzahl von zweiten Gates, die in der dritten Richtung voneinander beabstandet sind; eine dritte Metallleitung, die sich in der dritten Richtung erstreckt; eine vierte Metallleitung, die sich in der dritten Richtung erstreckt; eine fünfte Metallleitung, die sich in der dritten Richtung erstreckt, wobei die fünfte Metallleitung in einer Draufsicht zwischen der dritten Metallleitung und der vierten Metallleitung angeordnet ist; und eine Mehrzahl von zweiten Gatekontakten, die zwischen den zweiten Gates und der fünften Metallleitung angeordnet sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei: der erste Vorrichtungstyp ferner umfasst: eine Mehrzahl von zusätzlichen ersten Schlitzkontakten, die in der ersten Richtung voneinander beabstandet sind; eine erste Metallleitung, die sich in der ersten Richtung erstreckt; eine zweite Metallleitung, die sich in der ersten Richtung erstreckt; eine erste Teilmenge einer Mehrzahl von ersten Source/Drain-Durchkontaktierungen, die zwischen der ersten Metallleitung und einer ersten Teilmenge der ersten Schlitzkontakte angeordnet sind; und eine zweite Teilmenge der Mehrzahl von ersten Source/Drain-Durchkontaktierungen, die zwischen der zweiten Metallleitung und einer zweiten Teilmenge der ersten Schlitzkontakte angeordnet sind; und der zweite Vorrichtungstyp ferner umfasst: eine Mehrzahl von zusätzlichen zweiten Schlitzkontakten, die in der dritten Richtung voneinander beabstandet sind; eine Mehrzahl von ersten Metallinseln, die als eine erste Reihe angeordnet sind und sich in der dritten Richtung erstrecken; eine Mehrzahl von zweiten Metallinseln, die als eine zweite Reihe angeordnet sind und sich in der dritten Richtung erstrecken; eine erste Teilmenge einer Mehrzahl von zweiten Source/Drain-Durchkontaktierungen, die zwischen den ersten Metallinseln und den zweiten Schlitzkontakten angeordnet sind; und eine zweite Teilmenge der Mehrzahl von zweiten Source/Drain-Durchkontaktierungen, die zwischen den zweiten Metallinseln und den zweiten Schlitzkontakten angeordnet sind.
  9. Halbleitervorrichtung nach Anspruch 8, wobei eine Anzahl der zweiten Source/Drain-Durchkontaktierungen größer als eine Anzahl der ersten Source/Drain-Durchkontaktierungen ist.
  10. Halbleitervorrichtung, umfassend: eine Logikvorrichtung, wobei die Logikvorrichtung umfasst: einen ersten aktiven Bereich, der sich in einer ersten Richtung erstreckt; eine Mehrzahl von ersten Gates, die sich jeweils mit dem ersten aktiven Bereich in einer Draufsicht schneiden, wobei sich die ersten Gates jeweils in einer zweiten Richtung erstrecken, die sich von der ersten Richtung unterscheidet, und wobei jedes Paar benachbarter erster Gates einen ersten Gate-Mittenabstand definiert; und eine Mehrzahl von ersten Schlitzkontakten, die über dem ersten aktiven Bereich angeordnet sind, wobei die ersten Schlitzkontakte jeweils eine erste Schlitzkontaktbreite aufweisen, die in der ersten Richtung gemessen wird; und eine nichtlogische Vorrichtung, wobei die nichtlogische Vorrichtung umfasst: einen zweiten aktiven Bereich, der sich in der ersten Richtung erstreckt; eine Mehrzahl von zweiten Gates, die sich jeweils mit dem zweiten aktiven Bereich in der Draufsicht schneiden, wobei sich die zweiten Gates jeweils in der zweiten Richtung erstrecken und wobei jedes Paar benachbarter zweiter Gates einen zweiten Gate-Mittenabstand definiert, der wesentlich größer als der erste Gate-Mittenabstand ist; und eine Mehrzahl von zweiten Schlitzkontakten, die über dem zweiten aktiven Bereich angeordnet sind, wobei die zweiten Schlitzkontakte jeweils eine zweite Schlitzkontaktbreite aufweisen, die in der ersten Richtung gemessen wird, wobei die zweite Schlitzkontaktbreite wesentlich größer als die erste Schlitzkontaktbreite ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei: die ersten Gates jeweils eine erste Gatebreite aufweisen, die in der ersten Richtung gemessen wird; die zweiten Gates jeweils eine zweite Gatebreite aufweisen, die in der ersten Richtung gemessen wird; und die erste Gatebreite im Wesentlichen gleich der zweiten Gatebreite ist.
  12. Verfahren, umfassend: Empfangen eines Layoutentwurfs einer integrierten Schaltung (IC-Layoutentwurf), wobei der IC-Layoutentwurf einen aktiven Bereich, der sich in einer ersten Richtung erstreckt, eine Mehrzahl von Gates, die sich jeweils in einer zweiten Richtung erstrecken und sich mit dem aktiven Bereich in einer Draufsicht schneiden, und eine Mehrzahl von Schlitzkontakten umfasst, die sich jeweils mit dem aktiven Bereich in der Draufsicht schneiden; und Überarbeiten, zumindest teilweise, des IC-Layoutentwurfs durch: Vergrößern jedes der Schlitzkontakte in der ersten Richtung; oder Erhöhen eines Mittenabstands, der die Mehrzahl von Gates in der ersten Richtung trennt.
  13. Verfahren nach Anspruch 12, das die Herstellung eines IC gemäß dem überarbeiteten IC-Layoutentwurf erleichtert.
  14. Verfahren nach Anspruch 12 oder 13, wobei der IC-Layoutentwurf ein IC-Layoutentwurf für eine Serialisierer/Deserialisierer-Vorrichtung (SerDes-Vorrichtung) oder eine Hochfrequenzvorrichtung (RF-Vorrichtung) ist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei das Überarbeiten des IC-Layouts durchgeführt wird, ohne die Abmessung jedes der Gates in der ersten Richtung wesentlich zu beeinflussen.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei der IC-Layoutentwurf ferner eine erste Metallleitung, eine zweite Metallleitung, eine dritte Metallleitung und eine vierte Metallleitung umfasst, die sich jeweils in der ersten Richtung erstrecken, wobei sich die erste Metallleitung und die zweite Metallleitung mit den Gates in der Draufsicht schneiden, und wobei die dritte Metallleitung und die vierte Metallleitung sich mit den Schlitzkontakten in der Draufsicht schneiden; und das Überarbeiten des IC-Layoutentwurfs ein Ersetzen der dritten Metallleitung und der vierten Metallleitung durch eine Reihe von Metallinseln umfasst, die in der ersten Richtung räumlich voneinander getrennt sind.
  17. Verfahren nach Anspruch 16, wobei das Überarbeiten des IC-Layouts ferner ein Verringern eines Abstands umfasst, der die erste Metallleitung und die zweite Metallleitung in der zweiten Richtung trennt.
  18. Verfahren nach einem der Ansprüche 12 bis 15, wobei der IC-Layoutentwurf ferner eine erste Metallleitung und eine zweite Metallleitung, die die Gates in der Draufsicht schneiden, eine dritte Metallleitung und eine vierte Metallleitung, die die Schlitzkontakte in der Draufsicht schneiden, eine Mehrzahl von ersten Gatekontakten, die zwischen den Gates und der ersten Metallleitung angeordnet sind, und eine Mehrzahl von zweiten Gatekontakten umfasst, die zwischen den Gates und der zweiten Metallleitung angeordnet sind; und das Überarbeiten des IC-Layoutentwurfs ferner umfasst: Ersetzen der ersten Metallleitung und der zweiten Metallleitung durch eine fünfte Metallleitung, die in der Draufsicht zwischen der dritten Metallleitung und der vierten Metallleitung angeordnet ist; und Ersetzen der ersten Gatekontakte und der zweiten Gatekontakte durch eine Mehrzahl von dritten Gatekontakten, die zwischen den Gates und der fünften Metallleitung angeordnet sind.
  19. Verfahren nach einem der Ansprüche 12 bis 15, wobei der IC-Layoutentwurf ferner eine erste Metallleitung und eine zweite Metallleitung, die die Gates in der Draufsicht schneiden, eine dritte Metallleitung und eine vierte Metallleitung, die die Schlitzkontakte in der Draufsicht schneiden, eine Mehrzahl von ersten Source/Drain-Durchkontaktierungen, die zwischen der dritten Metallleitung und einer ersten Teilmenge der Schlitzkontakte angeordnet sind, und eine Mehrzahl von zweiten Source/Drain-Durchkontaktierungen umfasst, die zwischen der vierten Metallleitung und einer zweiten Teilmenge der Schlitzkontakte angeordnet sind; und das Überarbeiten des IC-Layoutentwurfs ferner umfasst: Ersetzen der dritten Metallleitung durch eine erste Reihe von Metallinseln; Ersetzen der vierten Metallleitung durch eine zweite Reihe von Metallinseln; Ersetzen der ersten Source/Drain-Durchkontaktierungen durch eine Mehrzahl von dritten Source/Drain-Durchkontaktierungen, die zwischen der ersten Reihe von Metallinseln und den Schlitzkontakten angeordnet sind; und Ersetzen der zweiten Source/Drain-Durchkontaktierungen durch eine Mehrzahl von vierten Source/Drain-Durchkontaktierungen, die zwischen der zweiten Reihe von Metallinseln und den Schlitzkontakten angeordnet sind.
  20. Verfahren nach Anspruch 19, wobei: eine Anzahl der dritten Source/Drain-Durchkontaktierungen größer als eine Anzahl der ersten Source/Drain-Durchkontaktierungen ist; und Eine Anzahl der vierten Source/Drain-Durchkontaktierungen größer als eine Anzahl der zweiten Source/Drain-Durchkontaktierungen ist.
DE102019113408.0A 2018-09-26 2019-05-21 Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen Pending DE102019113408A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862736493P 2018-09-26 2018-09-26
US62/736,493 2018-09-26
US16/414,488 US11210447B2 (en) 2018-09-26 2019-05-16 Reconfiguring layout and sizing for transistor components to simultaneously optimize logic devices and non-logic devices
US16/414,488 2019-05-16

Publications (1)

Publication Number Publication Date
DE102019113408A1 true DE102019113408A1 (de) 2020-03-26

Family

ID=69725076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019113408.0A Pending DE102019113408A1 (de) 2018-09-26 2019-05-21 Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen

Country Status (5)

Country Link
US (1) US11210447B2 (de)
KR (1) KR102253277B1 (de)
CN (1) CN110957366B (de)
DE (1) DE102019113408A1 (de)
TW (1) TWI717031B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118574509A (zh) * 2024-08-05 2024-08-30 武汉新芯集成电路股份有限公司 半导体器件及其制程方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727761A (zh) 2019-08-20 2024-03-19 联华电子股份有限公司 半导体装置
US20220328641A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-all-around structures and manufacturing method thereof
US12113017B2 (en) * 2022-02-17 2024-10-08 Qualcomm Incorporated Packed terminal transistors
WO2023158925A1 (en) * 2022-02-17 2023-08-24 Qualcomm Incorporated Low resistance switches

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7824983B2 (en) 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8212295B2 (en) * 2010-06-30 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. ROM cell circuit for FinFET devices
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
WO2013101007A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
KR20140074673A (ko) * 2012-12-10 2014-06-18 삼성전자주식회사 반도체 소자
US9047433B2 (en) * 2013-02-27 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Cell and macro placement on fin grid
KR102089682B1 (ko) * 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9418896B2 (en) * 2014-11-12 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10269802B2 (en) * 2015-05-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10340348B2 (en) 2015-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing finFETs with self-align contacts
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN106952908B (zh) 2016-01-06 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107230677B (zh) 2016-03-24 2019-08-16 上海复旦微电子集团股份有限公司 一种nand闪存的数据单元阵列结构及其制造方法
US9748389B1 (en) 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
JP7073044B2 (ja) 2016-03-30 2022-05-23 住友化学株式会社 偏光フィルムの製造方法
CN107452680B (zh) * 2016-06-01 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR20170141552A (ko) 2016-06-15 2017-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US10552732B2 (en) * 2016-08-22 2020-02-04 Kneron Inc. Multi-layer neural network
DE102017127354A1 (de) 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-bauelement und herstellungsverfahren dafür
US10020198B1 (en) 2016-12-15 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having low-k spacer and method of manufacturing the same
US10050149B1 (en) * 2017-05-18 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor device
US10522392B2 (en) * 2017-05-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
JP6328832B2 (ja) * 2017-07-05 2018-05-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
KR102469885B1 (ko) * 2017-09-11 2022-11-22 삼성전자주식회사 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118574509A (zh) * 2024-08-05 2024-08-30 武汉新芯集成电路股份有限公司 半导体器件及其制程方法

Also Published As

Publication number Publication date
KR102253277B1 (ko) 2021-05-21
TW202032261A (zh) 2020-09-01
CN110957366B (zh) 2024-01-30
US20200097632A1 (en) 2020-03-26
KR20200035849A (ko) 2020-04-06
US11210447B2 (en) 2021-12-28
TWI717031B (zh) 2021-01-21
CN110957366A (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
DE102019113408A1 (de) Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen
DE102019103481B4 (de) Durchkontaktierungsgrößen zur Reduzierung der Brückenbildungsgefahr und zur Verbesserung der Leistung
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE112011100948T5 (de) Integrierte Schaltung mit Finfets und MIM-FIN-Kondensator
DE102015114913A1 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontkaktierungs-Einsetzschema und zugehörige Lauyout-Struktur
DE102012108665A1 (de) Halbleiterverbindungsstruktur
DE102020110781B4 (de) Hybrid-sram-design mit nano-strukturen
DE102020109271B4 (de) Integrierter Schaltkreis, der Standardzellen umfasst, Verfahren zur Herstellung des integrierten Schaltkreises, und Computersystem zum Ausführen des Verfahrens
DE102021121941A1 (de) Ansätze mit geringem widerstand für die herstellung von kontakten und der sich daraus ergebenden strukturen
DE102019129121A1 (de) Niederohmige verbindungsstrukturen
DE102016114779A1 (de) Struktur und Verfahren für ein Halbleiter-Bauelement
DE102020102814A1 (de) Selbstausgerichtete lokale Zwischenverbindungen
DE102020124250B4 (de) Zellstruktur mit Zwischenmetallschichten für Leistungsversorgungen
DE102020113894A1 (de) Selektive gate-luftabstandshalter-herstellung
DE102019212827B4 (de) Halbleitervorrichtung mit FinFETs mit Gateschnitt und Verfahren zum Herstellen derselben
DE102018124711B4 (de) Layout-Verfahren für Standardzellenstrukturen
DE102021006670B4 (de) Integrierte schaltungsvorrichtung und verfahren zu deren herstellung
DE102017116783B4 (de) Isolierte Wannen für Widerstandsvorrichtungen
DE102019125931B4 (de) Sram aufweisend unregelmässig geforme metallleitungen
DE102021107300B4 (de) Kaskodenzelle und verfahren zu deren herstellung
DE102016115068B4 (de) Halbleitervorrichtung und Layoutdesign
DE102021113645A1 (de) Back-end-of-line-vorrichtungen
DE102017120848B4 (de) Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung
TWI847137B (zh) 積體電路裝置及其修改方法和形成方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed