DE102015114913A1 - Monolithisches 3D Integrations-Zwischenebenen-Durchkontkaktierungs-Einsetzschema und zugehörige Lauyout-Struktur - Google Patents

Monolithisches 3D Integrations-Zwischenebenen-Durchkontkaktierungs-Einsetzschema und zugehörige Lauyout-Struktur Download PDF

Info

Publication number
DE102015114913A1
DE102015114913A1 DE102015114913.3A DE102015114913A DE102015114913A1 DE 102015114913 A1 DE102015114913 A1 DE 102015114913A1 DE 102015114913 A DE102015114913 A DE 102015114913A DE 102015114913 A1 DE102015114913 A1 DE 102015114913A1
Authority
DE
Germany
Prior art keywords
inter
level
level via
interconnect structure
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015114913.3A
Other languages
English (en)
Other versions
DE102015114913B4 (de
Inventor
Ta-Pen Guo
Carlos H. Diaz
Yi-Hsiung Lin
Jean-Pierre Colinge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015114913A1 publication Critical patent/DE102015114913A1/de
Application granted granted Critical
Publication of DE102015114913B4 publication Critical patent/DE102015114913B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine 3D-IC enthält eine Vorrichtung erster Ebene und eine Vorrichtung zweiter Ebene. Die Vorrichtung erster Ebene und die Vorrichtung zweiter Ebene sind vertikal gestapelt. Die Vorrichtung erster Ebene enthält eine erste Trägerschicht und eine erste Zwischenverbindungsstruktur, die über der ersten Trägerschicht gebildet ist. Die Vorrichtung zweiter Ebene enthält eine zweite Trägerschicht, ein dotiertes Gebiet, das in der zweiten Trägerschicht gebildet ist, ein Dummy-Gate, das über der Trägerschicht gebildet ist, und eine zweite Zwischenverbindungsstruktur, die über der zweiten Trägerschicht gebildet ist. Die 3D-IC enthält eine Zwischenebenen-Durchkontaktierung, die sich vertikal durch die zweite Trägerschicht erstreckt. Die Zwischenebenen-Durchkontaktierung hat ein erstes Ende und ein zweites Ende gegenüber dem ersten Ende. Das erste Ende der Zwischenebenen-Durchkontaktierung ist an die erste Zwischenverbindungsstruktur gekoppelt. Das zweite Ende der Zwischenebenen-Durchkontaktierung ist an eines von: dem dotierten Gebiet, dem Dummy-Gate oder der zweiten Zwischenverbindungsstruktur gekoppelt.

Description

  • HINTERGRUND
  • Die Industrie integrierter Halbleiterschaltungen (IC) hat ein rasches Wachstums erfahren. Technologische Fortschritte in IC-Materialien und Design haben Generationen von ICs erzeugt, wo jede Generation kleinere und komplexere Schaltungen als die vorherige Generation hervorbringt. Diese Fortschritte haben jedoch die Komplexität der Bearbeitung und Herstellung von ICs erhöht, und zum Erreichen dieser Fortschritte sind ähnliche Entwicklungen in der IC-Bearbeitung und -Herstellung erforderlich. Im Verlauf der Entwicklung integrierter Schaltung hat sich die Funktionsdichte (d. h., die Anzahl miteinander verbundener Vorrichtungen pro Chipfläche) allgemein erhöht, während die geometrische Größe (d. h., die kleinste Komponente (oder Leitung), die mit einem Herstellungsprozess geschaffen werden kann) abgenommen hat.
  • Die Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) wird durch ständige Verringerungen in der minimalen Merkmalgröße verbessert, die eine Integration mehrerer Komponenten in eine bestimmte Fläche ermöglichen. Diese kleineren elektronischen Komponenten erfordern auch kleinere Packages, die weniger Fläche einnehmen als Packages in einigen Anwendungen der Vergangenheit. Somit wurden neue Packaging-Technologien, wie ein dreidimensionales (3D) Packaging, entwickelt. Selbst für ICs mit einem 3D-Packaging (bezeichnet als 3D-ICs) ist die Layout-Fläche nicht vollkommen optimiert und eine Flexibilität beim Routing – wenn sie auch besser als beim 2D Packaging von ICs ist – bedarf weiterhin einer Verbesserung.
  • Während daher herkömmliche 3D-ICs allgemein für ihren beabsichtigten Zweck angemessen sind, sind sie nicht in jedem Aspekt vollkommen zufriedenstellend.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verständlich, wenn diese mit den beiliegenden Figuren gelesen wird. Es wird betont, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht im Maßstab gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale der deutlichen Besprechung wegen beliebig vergrößert oder verkleinert sein.
  • 1A–5A sind schematische fragmentarische Draufsichten eines Abschnitts einer 3D-IC gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 1B–5B sind schematische fragmentarische Seitenansichten im Querschnitt eines Abschnitts einer 3D-IC gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 6A–6B und 7A–7C sind schematische fragmentarische Draufsichten, die eine Aufteilung einer Schaltungszelle in separate Abschnitte, die sich auf verschiedenen Ebenen einer 3D-IC befinden, gemäß einigen Ausführungsformen der vorliegenden Offenbarung zeigen.
  • 8A–8B sind schematische fragmentarische Seitenansichten im Querschnitt, die eine Aufteilung einer Schaltungszelle in separate Abschnitte, die sich auf verschiedenen Ebenen einer 3D-IC befinden, gemäß einigen Ausführungsformen der vorliegenden Offenbarung zeigen.
  • 9A–9B sind eine schematische fragmentarische Draufsicht und eine Seitenansicht im Querschnitt, die einen PMOS und einen NMOS, die auf verschiedenen Ebenen einer 3D-IC implementiert sind, einer 3D-IC gemäß einigen Ausführungsformen der vorliegenden Offenbarung zeigen.
  • 10 ist ein Ablaufdiagramm, das ein Verfahren zur Herstellung einer 3D-IC-Vorrichtung gemäß einigen Ausführungsformen der vorliegenden Offenbarung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale des bereitgestellten Gegenstandes vor. Spezielle Beispiele von Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich lediglich Beispiele und nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sein können, so dass die ersten und zweiten Merkmale nicht in direktem Kontakt sein mögen. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und legt selbst kein Verhältnis zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen fest.
  • Ferner können raumbezogene Begriffe, wie ”unterhalb”, ”unter”, ”niedriger”, ”über”, ”oberer” und dergleichen hier zur einfachen Beschreibung verwendet werden, um ein Verhältnis eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmale(en) zu beschreiben, die in den Figuren dargestellt sind. Die raumbezogenen Begriffe sollen unterschiedliche Orientierungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung beinhalten. Die Vorrichtung kann anders orientiert (90 Grad oder in anderen Orientierungen gedreht) sein und die raumbezogenen Deskriptoren, die hier verwendet werden, können ebenso dementsprechend interpretiert werden.
  • Mit fortlaufendem Abwärtsskalierungsprozess für integrierte Halbleiterschaltungen (ICs) haben die abnehmenden Vorrichtungsgrößen zu ICs mit kleinerer Die-Fläche und höheren Vorrichtungsdichtgen geführt. In dieser Hinsicht wurden 3D-ICs entwickelt, um effektiv die Anzahl von Halbleitervorrichtungen auf einem Chip zu erhöhen, ohne die horizontalten Dimensionen des Chips zu vergrößern. In einer typischen 3D-IC sind Dies an Interposer (Zwischenträger), Package-Trägerschichten gebunden oder vertikal auf andere Dies gestapelt. Herkömmliche 3D-ICs können jedoch weiterhin an Mängeln leiden, wie an einer unzureichender Nutzung einer Siliziumfläche zur Erleichterung eines elektrischen Routings zwischen einem oberen Die und einem unteren Die, die vertikal gestapelt sind.
  • Zur Lösung der Probleme, die mit herkömmlichen 3D-ICs verbunden sind, verwendet die vorliegende Offenbarung Zwischenebenen-Durchkontaktierungen zur elektrischen Verbindung mikroelektronischer Komponenten auf einem Die der unteren Ebene mit mikroelektronischen Komponenten auf einem Die der oberen Ebene, der vertikal auf den Die der unteren Ebene gestapelt ist. Die verschiedenen Verwendungsszenarien, die Zwischenebenen-Durchkontaktierungen gemäß der vorliegenden Offenbarung betreffen, werden nun ausführlicher unter Bezugnahme auf 1A–5A, 1B–5B, 6A–6B, 7A–7C, 8A–8B, 9A–9B und 10 beschrieben.
  • 1A ist eine schematische fragmentarische Draufsicht eines Abschnitts einer 3D-IC-Vorrichtung 50 und 1B ist eine schematische fragmentarische Seitenansicht im Querschnitt eines Abschnitts einer 3D-IC-Vorrichtung 50. Der Abschnitt der 3D-IC-Vorrichtung 50, der in 1A dargestellt ist, stellt allgemein einen Abschnitt der in 1B dargestellten 3D-IC-Vorrichtung dar, ist aber so zu verstehen, dass sie der Einfachheit wegen keine exakte Eins-zu-Eins-Entsprechung haben können.
  • Wie deutlich in der Seitenansicht im Querschnitt von 1B dargestellt ist, enthält die 3D-IC-Vorrichtung 50 eine Vorrichtung der unteren Ebene 50A und eine Vorrichtung der oberen Ebene 50B- Die Vorrichtung der unteren Ebene 50A enthält eine Trägerschicht 60. Die Trägerschicht (Substrat) 60 kann verschiedene passive und aktive mikroelektronische Vorrichtungen (oder Teile davon) enthalten, wie Widerstände, Kondensatoren, Induktoren, Dioden, Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metall-Oxid-Halbleiter-(CMOS)Transistoren, Bipolartransitoren (BJZ), seitlich diffundierte MOS-(LDMOS)Transistoren, Hochleistungs-MOS-Transistoren oder andere Arten von Transistoren. In einigen Ausführungsformen ist die Trägerschicht 60 eine Siliziumträgerschicht, die mit einem Dotierungsmittel vom p-Typ wie Bor dotiert ist (zum Beispiel eine Trägerschicht vom p-Typ). In anderen Ausführungsformen könnte die Trägerschicht 60 eine Siliziumträgerschicht sein, die mit einem Dotierungsmittel vom n-Typ wie Phosphor oder Arsen dotiert ist (eine Trägerschicht vom n-Typ).
  • Wie in 1B dargestellt ist, können mehrere Source/Drains 70 in der Trägerschicht 60 gebildet sein. Mehrere Gates 80 können ebenso über der Trägerschicht 60 gebildet sein. In einigen Ausführungsformen enthalten die Gates 80 jeweils eine dielektrische Siliziumoxid-Gate-Komponente und eine Polysilizium-Gate-Elektrodenkomponenten. In anderen Ausführungsformen enthalten die Gates 80 jeweils eine dielektrische Komponente mit hoher Dielektrizitätszahl und eine Metall-Gate-Elektrodenkomponente. Ein dielektrisches Material mit hoher Dielektrizitätszahl ist ein Material mit einer Dielektrizitätszahl, die größer als eine Dielektrizitätszahl von SiO2 ist, die ungefähr 4 ist. In verschiedenen Ausführungsformen kann die dielektrische Komponente mit hoher Dielektrizitätszahl Hafniumoxid HfO2, ZrO2, Y2O3, La2O5, Bd2O5, TiO2, HfErO, HfLaO, HfYO, HfGdO, HfAlO, HfZrO, HfTiO, HfTaO oder SrTiO enthalten. Die Metall-Gate-Elektrodenkomponente kann ein Arbeitsfunktionsmetall (z. B. TiN, W, WN, W oder Wal) zum Abstimmen der Arbeitsfunktion des Gates und ein Füllmetall (z. B. Al, Ti, W oder Cu) enthalten, das als elektrisch leitendes Hauptteil der Gate-Elektrodenkomponente dient.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung ist zumindest eines der Gates 80A ein Floating-Gate. Das Floating-Gate 80A ist elektrisch potentialfrei. Zum Beispiel ist das Floating-Gate 80A nicht elektrisch an Stromversorgungsschienen VDD oder VSS gekoppelt und wird nicht als Teil eines funktionellen Transistors betrachtet. In der Ausführungsform, die in 1B dargestellt ist, befindet sich das Floating-Gate 80A am Rand der Inverterschaltung der Vorrichtung der unteren Ebene 50A. Das Floating-Gate 80A wird nicht als funktionelles Element der Inverterschaltung angesehen. In diesem Sinn kann das Floating-Gate 80A auch als ein Dummy-Gate bezeichnet werden. Da sich das Floating-Gate 80A in Bereichen der Vorrichtung der unteren Ebene 50A befindet, die sonst keine Verwendung haben – zum Beispiel außerhalb der Inverterschaltung – wird kein zusätzlicher Layout-Raum verschwendet oder verbraucht. Mit anderen Worten, die Implementierung des Floating-Gates 80A erhöht die Layout-Fläche der Vorrichtung der unteren Ebene 50A nicht unnötig. Selbst ohne das Floating-Gate 80A wäre die Layout-Fläche dieselbe, da die Source/Drains 70 der Inverterschaltung in jedem Fall von benachbarten Schaltungen (hier nicht dargestellt) getrennt werden müssten.
  • Eine oder mehrere geeignete mikroelektronische Schaltungen können durch die Source/Drains 70 und die Gates 80 gebildet werden. Zum Beispiel wird eine Inverterschaltung (dargestellt durch die Strichlinien in 1B) in dem Teil der Vorrichtung der unteren Ebene 50A gebildet, der in 1B dargestellt ist. Andere mikroelektronische Schaltungen, die in der Vorrichtung der unteren Ebene 50A gebildet werden, sind hier der Einfachheit wegen nicht im Speziellen dargestellt.
  • Eine Zwischenverbindungsstruktur 100 wird über der Trägerschicht 60 der Vorrichtung der unteren Ebene 50A gebildet. Die Zwischenverbindungsstruktur 100 enthält mehrere Metallschichten, die jeweils mehrere Metallleitungen enthalten, zum Beispiel Metallleitungen 110, wie in 1B dargestellt. Die Zwischenverbindungsstruktur 100 enthält auch mehrere Durchkontaktierungen, zum Beispiel Durchkontaktierungen 120, für eine elektrische Verbindung der Metallleitungen 110 mit den mikroelektronischen Komponenten auf der Trägerschicht 60 (z. B. Source/Drains 70 oder Gates 80). Der Einfachheit und Klarheit wegen sind nicht alle der Metallleitungen und Durchkontaktierungen im Speziellen mit ihren entsprechenden Bezugszeichen 110 und 120 in 1B bezeichnet.
  • Nach der Bildung der Vorrichtung der unteren Ebene 50A wird dann die Vorrichtung der oberen Ebene 50B auf der Vorrichtung der unteren Ebene 50A gebildet. Die Vorrichtung der oberen Ebene 50B enthält eine Trägerschicht 160. Die Trägerschicht 160 kann ein ähnliches Material wie die Trägerschicht 60 in einigen Ausführungsformen enthalten oder kann ein anderes Material als die Trägerschicht 60 in anderen Ausführungsformen enthalten. In einigen Ausführungsformen wird die Trägerschicht 160 über der Vorrichtung der unteren Ebene 50A durch einen Abscheidungsprozess gebildet. Der Abscheidungsprozess kann eine chemische Dampfphasenabscheidung (Chemical Vapor Deposition, CVD), eine Abscheidung eines dotierten amorphen Halbleiters, gefolgt von Festphasen-Expitaxialneuwachstum (Solid-Phase Epitaxial Regrowth, SPER), epitaktischer seitlicher Überwachsung (Epitaxial Lateral Obergrowth, ELO), Epitaxie oder dergleichen sein. In einigen Ausführungsformen kann die Trägerschicht 160 wesentlich dünner sein als die Trägerschicht 60.
  • Mehrere dotierte Gebiete, wie Source/Drains 170, werden in der Trägerschicht 160 gebildet und mehrere Gates 180 werden über der Trägerschicht 160 gebildet. Ähnlich den Gates 80 können die Gates 180 eine dielektrische Siliziumoxid-Gate-Komponente und eine Polysilizium-Gate-Elektrodenkomponente oder eine dielektrische Gate-Komponente mit hoher Dielektrizitätszahl und eine Metall-Gate-Elektrodenkomponente enthalten. Die Source/Drains 170 und die Gates 180 sind auch in der Draufsicht von 1A gezeigt. Es ist zu beachten, dass zumindest eines der Gates 180A ein Floating-Gate ist. Das Floating-Gate 180A ist elektrisch potentialfrei. Zum Beispiel ist das Floating-Gate 180A nicht elektrisch an Stromversorgungsschienen VDD oder VSS gekoppelt und wird nicht als Teil eines funktionellen Transistors angesehen.
  • Verschiedene mikroelektronische Schaltungskomponenten können durch die Source/Drains 170 und die Gates 180 gebildet werden, zum Beispiel eine NAND-Schaltung und eine Inverterschaltung (dargestellt durch die Strichlinien in 1B). Es ist klar, dass andere mikroelektronische Schaltungen, die in der Vorrichtung der oberen Ebene 50B gebildet sind, der Einfachheit wegen nicht im Speziellen hier dargestellt sind. Wie in 1A und 1B dargestellt, befindet sich das Floating-Gate 180A zwischen zwei mikroelektronischen Schaltungskomponenten, d. h., zwischen der NAND-Schaltung und der Inverterschaltung. Das Floating-Gate 180A wird nicht als funktionelles Element, weder der NAND-Schaltung noch der Inverterschaltung, angesehen. In diesem Sinn kann das Floating-Gate 180A auch als Dummy-Gate bezeichnet werden. Da sich das Floating-Gate 180A in Gebieten der Vorrichtung der oberen Ebene 50B befindet, die sonst keine Verwendung haben – zum Beispiel zwischen der NAND-Schaltung und der Inverterschaltung – wird kein zusätzlicher Layout-Raum verschwendet oder verbraucht. Mit anderen Worten, die Implementierung des Floating-Gates 80A erhöht die Layout-Fläche der Vorrichtung der oberen Ebene 50B nicht unnötig. Selbst ohne das Floating-Gate 80A wäre die Layout-Fläche dieselbe, da die Source/Drains 170 der NAND-Schaltung in jedem Fall von den Source/Drains 170 der Inverterschaltung getrennt werden müssten.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung werden eine oder mehrere Zwischenebenen-Durchkontaktierungen gebildet, um die elektrischen Verbindungen zwischen verschiedenen mikroelektronischen Komponenten auf der Vorrichtung der unteren Ebene 50A und der Vorrichtung der oberen Ebene 50B zu erleichtern. Im Allgemeinen ist eine Zwischenebenen-Durchkontaktierung ein leitendes Element, das sich vertikal durch eine gesamte Trägerschicht erstreckt, zum Beispiel die Trägerschicht 160 der Vorrichtung der oberen Ebene 50B. Die Zwischenebenen-Durchkontaktierung kann ein geeignetes Metallmaterial wie Wolfram, Aluminium, Kupfer oder Kombinationen davon enthalten. Die Zwischenebenen werden in der Folge ausführlicher besprochen.
  • Nach der Bildung der Zwischenebenen-Durchkontaktierungen wird eine Zwischenverbindungsstruktur 200 über der Trägerschicht 160 der Vorrichtung der oberen Ebene 50B gebildet. Die Zwischenverbindungsstruktur 200 enthält mehrere Metallschichten, die jeweils mehrere Metallleitungen enthalten, zum Beispiel Metallleitungen 210, wie in 1B dargestellt ist. Die Zwischenverbindungsstruktur 200 enthält auch mehrere Durchkontaktierungen, zum Beispiel Durchkontaktierungen 220, für eine elektrische Verbindung der Metallleitungen 210 mit den Komponenten auf der Trägerschicht 60 (z. B. Source/Drains 170 oder Gates 180). Der Einfachheit und Klarheit wegen sind nicht alle der Metallleitungen und Durchkontaktierungen im Speziellen mit ihren entsprechenden Bezugszeichen 210 und 220 in 1B bezeichnet.
  • In 1B ist eine Zwischenebenen-Durchkontaktierung 150 direkt unter dem Floating-Gate 180A der Vorrichtung der oberen Ebene 50B und direkt über einer der Metallleitungen 110 der Vorrichtung der unteren Ebene 50A gebildet. Als solches koppelt die Zwischenebenen-Durchkontaktierung 250 das Floating-Gate 180A und die Metallleitung 110 elektrisch aneinander. Da das Floating-Gate 180A auch elektrisch an eine der Metallleitungen 210 gekoppelt ist (zum Beispiel in einer Metall-1 Schicht der Zwischenverbindungsstruktur 200 auf der Vorrichtung der oberen Ebene 50B) und da die Metallleitung 110 auch elektrisch an eine oder mehrere mikroelektronische Komponente(n) (z. B. Source/Drains 70) der Inverterschaltung an der Vorrichtung der unteren Ebene 50A gekoppelt ist, ermöglichen die Zwischenebenen-Durchkontaktierung 250 und das Floating-Gate 180A effektiv der Inverterschaltung der Vorrichtung der unteren Ebene 50A einen elektrischen Zugriff auf die Zwischenverbindungsstruktur 200 der Vorrichtung der oberen Ebene 50B.
  • Wie oben besprochen, führt die Implementierung des Floating-Gates 180A nicht zu einer Verschwendung von Layout-Fläche oder Raum. Als solches führt die Verwendung des Floating-Gates 180A (und der entsprechenden darunter liegenden Zwischenebenen-Durchkontaktierung 350) zur Bereitstellung elektrischer Zwischenverbindungen zwischen den Metallschichten der Vorrichtung der oberen Ebene 50B und den mikroelektronischen Komponenten der Vorrichtung der unteren Ebene 50A weder zu einer vergrößerten Layout-Fläche noch zu einem vergrößerten Raum. Auf diese Weise stellt die vorliegende Offenbarung ein effizientes Layout und Zwischenverbindungsschema bereit, das Floating-Gates (oder Dummy-Gates) und Zwischenebenen-Durchkontaktierungen verwendet.
  • Als weiteres Beispiel ist eine Zwischenebenen-Durchkontaktierung 260 direkt unter einem der Source/Drains 170 in der Inverterschaltung der Vorrichtung der oberen Ebene 50B und direkt über einer der Metallleitungen 110 der Vorrichtung der unteren Ebene 50A implementiert. Als solches koppelt die Zwischenebenen-Durchkontaktierung 260 den Inverter der Vorrichtung der oberen Ebene 50B und die Metallleitung 110 der Vorrichtung der unteren Ebene 50B direkt elektrisch aneinander. Wie in 1B dargestellt ist auch die Metallleitung 110, die unter der Zwischenebenen-Durchkontaktierung 260 liegt, elektrisch an das Floating-Gate 80A (durch eine andere der Durchkontaktierungen 120) gekoppelt. Das Floating-Gate 80A ist auch elektrisch an den Rest der Zwischenverbindungsstruktur 100 durch eine andere der Durchkontaktierungen 120 gekoppelt. Somit ermöglichen die Zwischenebenen-Durchkontaktierung 260 und das Floating-Gate 80A gemeinsam der Inverterschaltung der Vorrichtung der oberen Ebene 50B einen elektrischen Zugriff auf die Zwischenverbindungsstruktur 100 der Vorrichtung der unteren Ebene 50A, wobei das Floating-Gate 80A hier als eine leitende Schicht oder als Leitungselement dient.
  • 2A–2B stellen eine andere beispielhafte Ausführungsform der vorliegenden Offenbarung bereit, die Zwischenebenen-Durchkontaktierungen enthält. Ähnlich wie in 1A–1B ist 2A eine schematische fragmentarische Draufsicht auf einen Abschnitt einer 3D-IC-Vorrichtung 50 und 2B ist eine schematische fragmentarische Seitenansicht im Querschnitt eines Abschnitts der 3D-IC-Vorrichtung 50. Der Abschnitt der 3D-IC-Vorrichtung 50, der in 2A dargestellt ist, stellt allgemein den Abschnitt der 3D-IC-Vorrichtung 50 dar, der in 2B dargestellt ist, aber es ist klar, dass sie der Einfachheit wegen keine exakte Eins-zu-Eins-Entsprechung haben können. Zusätzlich sind aus Gründen der Beständigkeit und Klarheit ähnliche Komponenten in 1A–1B in 2A–2B gleich bezeichnet.
  • Wie in 2B dargestellt, ist die Vorrichtung der oberen Ebene 50B über der Vorrichtung der unteren Ebene 50A gebildet. Die Vorrichtung der unteren Ebene 50A enthält eine Trägerschicht 60 und die Vorrichtung der oberen Ebene 50B enthält eine Trägerschicht 160. Source/Drains 70 sind in der Trägerschicht 60 gebildet und Source/Drains 170 sind in der Trägerschicht 160 gebildet. Gates 80 sind auf der Trägerschicht 60 gebildet und Gates 180 sind auf der Trägerschicht 160 gebildet.
  • Auf der Vorrichtung der oberen Ebene 50B sind Floating-Gates 180A und 180B zwischen benachbarten Schaltungsvorrichtungen gebildet, zum Beispiel zwischen zwei Inverterschaltungen (die Inverterschaltung an der linken Seite ist der Einfachheit wegen nur teilweise dargestellt). Wie oben unter Bezugnahme auf 1A–1B besprochen, werden die Floating-Gates 180A und 180B nicht mit VDD oder VSS verbunden oder als Teile der Inverterschaltung angesehen. In diesem Sinn werden die Floating-Gates 180A und 180B als Dummy-Gates angesehen. In vielen Situationen wäre ein solches Dummy-Gate, das zwischen benachbarten Schaltungen angeordnet ist, ausreichend. In einigen Situationen jedoch können Brüche an den Metallleitungsenden zu einem Thema werden. Zum Beispiel kann eine Durchkontaktierung, die mit einem Floating-Gate verbunden ist, Metallleitungen über eine benachbarte Schaltungsvorrichtung zu nahe kommen. Dies kann zu einem elektrischen Kurzschluss führen und daher kann ein zusätzlicher Abstand zwischen der Durchkontaktierung und den benachbarten Metallleitungen erforderlich sein. In der in 2A–2B dargestellten Ausführungsform wird das Floating-Gate 180B als zusätzliches Dummy-Gate hinzugefügt, um einen solchen zusätzlichen Abstand zu erzeugen. Als solches ist die Durchkontaktierung 220, die mit dem Floating-Gate 180A verbunden ist, ausreichend weit von der Metallleitung 210 entfernt, die über dem benachbarten Inverter (an der rechten Seite) angeordnet ist.
  • Eine Zwischenebenen-Durchkontaktierung 270 ist zum elektrischen Verbinden des Floating-Gates 180A von der Vorrichtung der oberen Ebene 50B und der Metallleitung 110 von der Vorrichtung der unteren Ebene 50A implementiert. Ähnlich wie bei der oben unter Bezugnahme auf 1A–1B besprochenen Zwischenebenen-Durchkontaktierung 250 und 260 stellt die Zwischenebenen-Durchkontaktierung 270 hier einen elektrischen Zugriff der Zwischenverbindungsstruktur 20 der Vorrichtung der oberen Ebene 50B mit den mikroelektronischen Komponenten der Vorrichtung der unteren Ebene 50A bereit, ohne zusätzliche Layout-Fläche zu verschwenden. Mit anderen Worten, durch die Zwischenebenen-Durchkontaktierung 270 und das Dummy-Gate 180A können Komponenten von der NAND-Schaltung der Vorrichtung der unteren Ebene 50A effektiv die Routing-Ressourcen der Zwischenverbindungsstruktur 200 der Vorrichtung der oberen Ebene 50B verwenden.
  • Es ist klar, dass in einigen Ausführungsformen eines der Floating-Gates 180A und 180B oder beide zum Verbinden mit den Zwischenebenen-Durchkontaktierungen verwendet werden können. Unter Bezugnahme auf 3A–3B, die eine Ausführungsform der 3D-IC 50 zeigen, die ähnlich der in 2A–2B dargestellten Ausführungsform ist, ist zum Beispiel eine Zwischenebenen-Durchkontaktierung 271 zwischen der Metallleitung 110 und dem Floating-Gate 180B implementiert. In diesem Fall duplizieren die Zwischenebenen-Durchkontaktierung 271 und das Floating-Gate 180B die Funktionalitäten der Zwischenebenen-Durchkontaktierung 270 und des Floating-Gates 180A, da beide Zwischenebenen-Durchkontaktierungen 270 und 271 elektrisch mit derselben Metallleitung 110 verbunden sind und da beide Floating-Gates 180A und 180B elektrisch (durch ihre entsprechenden Durchkontaktierungen) an dieselbe Metallleitung 210 gekoppelt sind. In anderen Ausführungsformen jedoch können die Floating-Gates 180A und 180B elektrisch an verschiedene Komponenten (z. B. verschiedene Metallleitungen) von der Vorrichtung der oberen Ebene 50B gekoppelt sein und/oder die Zwischenebenen-Durchkontaktierung 270/271 können elektrisch an verschiedene Komponenten (z. B. verschiedene Metallleitungen) von der Vorrichtung der unteren Ebene 50A gekoppelt sein. In diesen Ausführungsformen würden die Zwischenebenen-Durchkontaktierung 271 und das Floating-Gate 180B nicht einfach die Funktionalitäten der Zwischenebenen-Durchkontaktierung 270 und des Floating-Gates 180A duplizieren. Stattdessen würden die Zwischenebenen-Durchkontaktierung 271 und das Floating-Gate 180B verschiedene elektrische Zwischenverbindungsmöglichkeiten für die passenden Komponenten von der Vorrichtung der unteren Ebene 50A und der Vorrichtung der oberen Ebene 50B bieten.
  • 4A–4B stellen eine weitere beispielhafte Ausführungsform der vorliegenden Offenbarung bereit, die Zwischenebenen-Durchkontaktierungen enthält. Ähnlich 1A–1B ist 4A eine schematische fragmentarische Draufsicht eines Abschnitts einer 3D-IC-Vorrichtung 50 und 4B ist eine schematische fragmentarische Seitenansicht im Querschnitt eines Abschnitts der 3D-IC-Vorrichtung 50. Der Abschnitt der 3D-IC-Vorrichtung 50, der in 4A dargestellt ist, stellt den Abschnitt der 3D-IC-Vorrichtung 50 dar, der in 4B dargestellt ist, aber es ist klar, dass sie der Einfachheit wegen keine exakte Eins-zu-Eins-Entsprechung haben können. Zusätzlich sind aus Gründen der Beständigkeit und Klarheit ähnliche Komponenten in 1A–1B in 4A–4B gleich bezeichnet.
  • Wie in 4B dargestellt, ist die Vorrichtung der oberen Ebene 50B über der Vorrichtung der unteren Ebene 50A gebildet. Die Vorrichtung der oberen Ebene 50A enthält eine Trägerschicht 60 und die Vorrichtung der oberen Ebene 50B enthält eine Trägerschicht 160. Source/Drains 70 sind in der Trägerschicht 60 gebildet und Source/Drains 170 sind in der Trägerschicht 160 gebildet. Gates 80 sind auf der Trägerschicht 60 gebildet und Gates 180 sind auf der Trägerschicht 160 gebildet.
  • Auf der Vorrichtung der oberen Ebene 50B ist ein Floating-Gate 180A am Rand der Inverterschaltung gebildet. Zusätzlich enthält die Vorrichtung der oberen Ebene 50B eine leere Zelle 300. Im Allgemeinen enthalten leere Zellen (wie hier die leere Zelle 300) keine funktionellen Transistoren oder dotierten Gebiete. Sie sind typischerweise in Flächen der IC implementiert, wo eine Überlastung beim Routing vorliegt, so dass diese leeren Zellen einen freien Raum für ein elektrisches Routing bereitstellen können. In der in 4A dargestellten Ausführungsform enthält die leere Zelle 300 Floating-Gates 180B, 180C und 180D, die der Einfachheit wegen in der Querschnittsansicht von 4B nicht dargestellt sind (auch nicht das Floating-Gate 180A).
  • Eine Zwischenebenen-Durchkontaktierung 310 ist in der leeren Zelle 30 implementiert. Die Zwischenebenen-Durchkontaktierung 310 verbindet eine der Metallleitungen 210 von der Vorrichtung der oberen Ebene 50B mit einer der Metallleitungen 110 und wiederum mit der NAND-Schaltung von der Vorrichtung der unteren Ebene 50A. Ähnlich wie die Zwischenebenen-Durchkontaktierung 250 und 260, die oben unter Bezugnahme auf 1A–1B besprochen wurde, bietet die Zwischenebenen-Durchkontaktierung 310 hier der Zwischenverbindungsstruktur 200 der Vorrichtung der oberen Ebene 50B Zugriff auf die mikroelektronischen Komponenten der Vorrichtung der unteren Ebene 50A, ohne zusätzliche Layout-Fläche zu verschwenden (da die leere Zelle 300 in jedem Fall zur Verringerung einer Routing-Überlastung implementiert worden wäre.
  • Obwohl nicht im Speziellen dargestellt, ist auch klar, dass die Zwischenebenen-Durchkontaktierung 310 (oder zusätzliche Zwischenebenen-Durchkontaktierungen) mit jedem der Floating-Gates 180B–180D der leeren Zelle 300 verbunden werden könnte. Zusätzlich kann durch die Implementierung der Zwischenebenen-Durchkontaktierung 310 jedes der Floating-Gates 180B–180D als Leitungsschicht für die Metallleitungen 110 der Vorrichtung der unteren Ebene 50A verwendet werden.
  • 5A und 5B stellen weitere beispielhafte Ausführungsformen der vorliegenden Offenbarung bereit. 5A ist eine schematische fragmentarische Draufsicht eines Abschnitts einer 3D-IC-Vorrichtung 50 und 5B ist eine schematische fragmentarische Seitenansicht im Querschnitt eines Abschnitts der 3D-IC-Vorrichtung 50. Der Abschnitt der 3D-IC-Vorrichtung 50, der in 5A dargestellt ist, entspricht nicht unbedingt dem Abschnitt der 3D-IC-Vorrichtung 50, der in 4B dargestellt ist. Mit anderen Worten, 5A und 5B können jeweils einer anderen Ausführungsform der vorliegenden Offenbarung entsprechen. Aus Gründen der Beständigkeit und Klarheit jedoch sind Komponenten, wie Trägerschicht Source/Drains, Gates usw., die in den vorangehenden 1A–1B und 4A–4B aufscheinen, in 5A–5B gleich bezeichnet.
  • Gemäß der Ausführungsform, die in 5a dargestellt ist, kann ein Floating-Gate 180A elektrisch mit einer Zwischenebenen-Durchkontaktierung 320 verbunden sein. Die Zwischenebenen-Durchkontaktierung 320 ist auch elektrisch mit einer Metallleitung 220 verbunden, die über die Länge des länglichen Floating-Gates 180A verläuft. Mit anderen Worten, während der Rest der Metallleitung 210 in 5A entlang einer ersten Achse (z. B. horizontal in 5A) verläuft, läuft die Metallleitung 330, die mit der Zwischenebenen-Durchkontaktierung 320 verbunden ist, entlang einer zweiten Achse (z. B. vertikal in 5A), senkrecht zur ersten Achse. Diese Art von zweidimensionalem Metallschema kann Metall-0 Minimalflächenthemen oder Themen eines Abstandes von Leitung zu Leitung lösen.
  • Unter Bezugnahme nun auf die in 5B dargestellte Ausführungsform sind zwei beispielhafte Zwischenebenen-Durchkontaktierungen 350A und 350B implementiert. Die Zwischenebenen-Durchkontaktierung 359A ist elektrisch mit einer Metallleitung 210A der Vorrichtung der oberen Ebene 50B und einer Metallleitung 110 der Vorrichtung der unteren Ebene 50A verbunden. Die Zwischenebenen-Durchkontaktierung 250B ist elektrisch mit einer Metallleitung 210B der Vorrichtung der oberen Ebene 50B und der Metallleitung 110 der Vorrichtung der unteren Ebene 50A verbunden. Auf diese Weise sind die Metallleitungen 210A und 210B der Vorrichtung der oberen Ebene 50B elektrisch miteinander verbunden. Die Zwischenebenen-Durchkontaktierungen 350A und 350B dienen hier als leitende Brücken. Die oben unter Bezugnahme auf 5B beschriebene Konfiguration ist hilfreich, wenn das Routing für die Vorrichtung der oberen Ebene 50B eine Überlastung erfährt. Durch Verwendung der Zwischenebenen-Durchkontaktierungen 250A und 260B als Brücken zu den Metallleitungen in der Vorrichtung der unteren Ebene 50A bietet die Vorrichtung der oberen Ebene 50B effektiv einen Zugang zu den Routing-Ressourcen der Vorrichtung der unteren Ebene 50A. Wenn zum Beispiel die Vorrichtung der oberen Ebene 50B und die Vorrichtung der unteren Ebene 50A jeweils 8 Metallschichten haben, kann die obere Ebene mit der in 5B dargestellten Konfiguration effektiv 16 Metallschichten (d. h., die Summe von 8 + 8) für das Routing verwenden.
  • Der oben unter Bezugnahme auf 5B besprochene Ansatz kann auch verwendet werden, um der Vorrichtung der unteren Ebene 50A zu ermöglichen, auch die Routing-Ressourcen der verwendet 50B zu nutzen. Zum Beispiel können die Zwischenebenen-Durchkontaktierungen 350A und 350B mit derselben Metallleitung in der Vorrichtung der oberen Ebene 50B verbunden sein, können aber mit verschiedenen Metallleitungen in der Vorrichtung der unteren Ebene 50A verbunden sein, wobei in diesem Fall die Metallleitungen der Vorrichtung der unteren Ebene unter Verwendung der Zwischenebenen-Durchkontaktierung 350A/350B als Brücken elektrisch aneinander gekoppelt sind. Der Einfachheit wegen ist diese Ausführungsform hier nicht im Speziellen dargestellt.
  • 6A und 6B stellen weitere beispielhafte Ausführungsformen der vorliegenden Offenbarung bereit, die die Verwendung von Zwischenebenen-Durchkontaktierungen zum Aufbrechen großer Zellen beinhalten. Genauer gesagt, 6A ist eine schematische fragmentarische Draufsicht auf eine ”große Zelle” 400. Eine große Zelle kann sich auf eine Zelle oder eine Schaltung beziehen, die eine relativ große IC-Fläche einnimmt und/oder viele Transistoren beinhaltet. Zum Beispiel enthält die große Zelle 400, die in 6A dargestellt ist, mehrere Gates 410 (von welchen nur einige bezeichnet sind). Die große Zelle 400 enthält auch Schienen VD (eine beispielhafte Stromschiene) und GND (Massenschiene). Da die große Zelle 400 mehr Chipfläche einnimmt, benötigt sie mehr Elektromigrationsspielraum und ist für einen Strom/Masse-IR-Abfall empfindlicher. Eine Vergrößerung der VD/GND-Schienenbreite würde die Zellhöhe erhöhten und die Gate-Dichte verschlechtern.
  • Zur Lösung dieser Probleme wird die große Zelle 400 gemäß verschiedenen Aspekten der vorliegenden Offenbarung in zwei separate Segmente 400A und 400B geteilt. 6B ist eine schematische fragmentarische Draufsicht der ”großen Zelle”, die in zwei separate Stücke 400A und 400b gebrochen ist. Das Stück 400A entspricht einem ”linken” Abschnitt der großen Zelle 400 und das Stück 400B entspricht einem ”rechten” Abschnitt der großen Zelle 400. Die Stücke 400A und 400B werden geteilt, indem die große Zelle ungefähr in ihrer Mitte ”geschnitten” wird, wie durch die Strichlinien in 6A dargestellt ist. Das Stück 400A ist auf einer Vorrichtung der oberen Ebene einer 3D-IC implementiert, während das Stück 400B 180 Grad ”gefaltet” ist und dann auf einer unteren Ebene der 3D-IC implementiert wird, wobei die Vorrichtung der oberen Ebene vertikal über der Vorrichtung der unteren Ebene gebildet ist. Die Stücke 400A und 400B, die auf der oberen und unteren Ebene der 3D-IC-Vorrichtung implementiert sind, sind durch die oben unter Bezugnahme auf 1A–1B bis 5A–5B besprochenen Zwischenebenen-Durchkontaktierungen elektrisch miteinander verbunden.
  • Durch Teilen der großen Zelle 400 in zwei separate Stücke, die auf der oberen und unteren Ebene einer 3D-IC implementiert sind, kann der Elektromigrationsspielraum entspannt werden. Es wird auch der Durchschnittsstrom der Strom/Masseschiene verringert und die zweifache Strom/Masse-Gesamtbreite erreicht. Der Grund ist, dass die obere Ebene (auf welcher das Stück 400A implementiert ist) ihre eigenen Strom/Masseschienen VD und GND hat und die untere Ebene (auf welcher das Stück 400B implementiert ist) ebenso ihre eigenen Strom/Masseschienen VD und GND hat. Mit anderen Worten, die Strom- und Masseschienen sind beide verdoppelt. Dies wird auch ohne Erhöhung der Dichte oder Beeinträchtigung des Chiplayouts erreicht, da dieselbe große Zelle 400 effektiv in einer dreidimensionalen Weise rekonstruiert wird, indem die Stücke 400A und 400B vertikal auf der 3D-IC gestapelt werden.
  • 7A–7C sind schematische fragmentarische Draufsichten der ”großen Zelle” 400, die gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung geteilt oder zerlegt ist. Wie in 7A dargestellt, ist die große Zelle 400 (die 20 Gates enthält) im Wesentlichen gleichmäßig entlang ihrer Mitte (dargestellt durch die gestrichelte ”Schnittlinie” 410 in 7B, die auch in 7B–7C aufscheint) geteilt und somit entsprechen der linke Abschnitt 400A und der rechte Abschnitt 400B etwa 50% der Fläche der gesamten Zelle 400. Dies kann als Aufteilungsprozess bezeichnet werden. Es ist klar, dass der hier gezeigte Aufteilungsprozess die große Zelle 400 im Wesentlichen gleichmäßig über ihre Mitte teilt, die Zelle aber in anderen Ausführungsformen auf andere Weise geteilt werden kann, zum Beispiel in einer 40%/60% Teilung oder einer 55%/45% Teilung. In einigen Ausführungsformen kann die Aufteilung so ausgeführt werden, dass die ”Schnittlinie” 410 in Flächen der Zelle angeordnet ist, die sich außerhalb von Schaltungen oder mikroelektronischen Komponenten befinden, die wichtige Funktionalitäten haben, so dass sämtliche möglichen Risiken minimiert sind, die mit der Aufteilung in Zusammenhang stehen.
  • Nach dem Aufteilen müssen die Zwischenebenen-Durchkontaktierungen nahe den Rändern der geteilten Abschnitte 440A und 400B angeordnet werden, was zunächst ein ”Dehnen” der Zelle 40 beinhalten kann, um Platz für die Zwischenebenen-Durchkontaktierungen zu schaffen. In den Ausführungsformen, die in 7B dargestellt sind, wird die große Zelle 400 künstlich horizontal um eine Teilung ”gedehnt”. Da die große Zelle 400 in diesem Beispiel 20 Gates enthält, vergrößert ein Dehnen der Zelle 400 um eine Teilung die Gesamtfläche der Zelle um etwa 5%, was nicht wesentlich ist.
  • Unter weiterer Bezugnahme auf 7B sind Zwischenebenen-Durchkontaktierungen 420A, 421A und 422A am rechten Rand des geteilten Abschnitts 400A angeordnet und Zwischenebenen-Durchkontaktierung 420B, 421B und 422B sind am linken Rand des geteilten Abschnitts 400B angeordnet. Die Zwischenebenen-Durchkontaktierungen 420A und 420B sind im Wesentlichen symmetrisch an jeder Seite der ”Schnittlinie” 410 angeordnet, die Zwischenebenen-Durchkontaktierungen 421A und 421B sind im Wesentlichen symmetrisch an jeder Seite der ”Schnittlinie” 410 angeordnet, die Zwischenebenen-Durchkontaktierungen 422A und 422B sind im Wesentlichen symmetrisch an jeder Seite der ”Schnittlinie” 410 angeordnet. Der Grund ist, dass, wenn die geteilten Zellenabschnitte 400A und 400B auf den verschiedenen Ebenen der 3D-IC implementiert sind, die Zwischenebenen-Durchkontaktierung 420A vertikal mit der Zwischenebenen-Durchkontaktierung 420B ausgerichtet ist, die Zwischenebenen-Durchkontaktierung 421A vertikal mit der Zwischenebenen-Durchkontaktierung 421B ausgerichtet ist und die Zwischenebenen-Durchkontaktierung 422A vertikal mit der Zwischenebenen-Durchkontaktierung 422B ausgerichtet ist. Mit anderen Worten, wenn die Zelle 400 um die ”Schnittlinie” 410 ”gefaltet” wird, sind die Zwischenebenen-Durchkontaktierungen 420B–422B vertikal mit den Zwischenebenen-Durchkontaktierungen 420A–422A ausgerichtet. die Zwischenebenen-Durchkontaktierungen 420B–422B sind mit den Zwischenebenen-Durchkontaktierungen 420A–422A so ausgerichtet, dass elektrische Verbindungen zwischen den geteilten Zellenabschnitten 400A und 400B entstehen. Daher ist klar, dass die Zwischenebenen-Durchkontaktierungen 420A und 420B tatsächlich dieselbe Zwischenebenen-Durchkontaktierung sind, die Zwischenebenen-Durchkontaktierungen 421A und 421B tatsächlich dieselbe Zwischenebenen-Durchkontaktierung sind und die Zwischenebenen-Durchkontaktierungen 422A und 422B tatsächlich dieselbe Zwischenebenen-Durchkontaktierung sind, selbst wenn sie in den Draufsichten hier separat gezeigt werden.
  • In der in 7C dargestellten Ausführungsform wird die große Zelle 400 künstlich horizontal um zwei Teilungen ”gedehnt”. Da die große Zelle 400 in diesem Beispiel 20 Gates enthält, vergrößert eine Dehnung der Zelle 400 um zwei Teilungen die Gesamtfläche der Zelle um etwa 10%, was noch immer nicht wesentlich ist. Der Grund, warum die in 7C dargestellte Ausführungsform die Zelle 40 um zwei Teilungen dehnt, ist, mögliche Verletzungen der Layout-Regeln aufgrund einer unmittelbaren Nähe von Zwischenebenen-Durchkontaktierungen zu vermeiden, wie in der Folge besprochen wird.
  • Unter weiterer Bezugnahme auf 7C sind Zwischenebenen-Durchkontaktierungen 420A, 421A und 422A am rechten Rand des geteilten Abschnitts 400A angeordnet und Zwischenebenen-Durchkontaktierung 420B, 421B und 422B sind am linken Rand des geteilten Abschnitts 400B angeordnet. Die Zwischenebenen-Durchkontaktierungen 420A und 420B sind im Wesentlichen symmetrisch an jeder Seite der ”Schnittlinie” 410 angeordnet, die Zwischenebenen-Durchkontaktierungen 421A und 421B sind im Wesentlichen symmetrisch an jeder Seite der ”Schnittlinie” 410 angeordnet, die Zwischenebenen-Durchkontaktierungen 422A und 422B sind im Wesentlichen symmetrisch an jeder Seite der ”Schnittlinie” 410 angeordnet. Dies erfolgt wiederum so, dass, wenn die geteilten Zellenabschnitte 400A und 400B auf den verschiedenen Ebenen der 3D-IC implementiert sind, die Zwischenebenen-Durchkontaktierung 420A vertikal mit der Zwischenebenen-Durchkontaktierung 420B ausgerichtet ist, die Zwischenebenen-Durchkontaktierung 421A vertikal mit der Zwischenebenen-Durchkontaktierung 421B ausgerichtet ist und die Zwischenebenen-Durchkontaktierung 422A vertikal mit der Zwischenebenen-Durchkontaktierung 422B ausgerichtet ist, so dass elektrische Verbindungen zwischen den geteilten Zellenabschnitten 400A und 400B entstehen. Wieder ist klar, dass die Zwischenebenen-Durchkontaktierungen 420A und 420B tatsächlich dieselbe Zwischenebenen-Durchkontaktierung sind, die Zwischenebenen-Durchkontaktierungen 421A und 421B tatsächlich dieselbe Zwischenebenen-Durchkontaktierung sind und die Zwischenebenen-Durchkontaktierungen 422A und 422B tatsächlich dieselbe Zwischenebenen-Durchkontaktierung sind, selbst wenn sie in den Draufsichten hier separat gezeigt werden.
  • Anders als bei der in 7B dargestellten Ausführungsform sind die Zwischenebenen-Durchkontaktierung 421A und 421B in der in 7C dargestellten Ausführungsform horizontal von den Zwischenebenen-Durchkontaktierungen 420A/422A bzw. 420B/422B versetzt. Mit anderen Worten, die Zwischenebenen-Durchkontaktierungen 420A–422A haben eine versetzte Formation, wie auch die Zwischenebenen-Durchkontaktierungen 420B–422B. Der horizontale Versatz zwischen den Zwischenebenen-Durchkontaktierungen 420A–422A (und zwischen den Zwischenebenen-Durchkontaktierungen 420B–422B) ermöglicht, dass die Zwischenebenen-Durchkontaktierung 421A mit einem größeren Abstand zu den Zwischenebenen-Durchkontaktierungen 420A/422A liegt, und ermöglicht, dass die Zwischenebenen-Durchkontaktierung 421B mit einem größeren Abstand zu den Zwischenebenen-Durchkontaktierungen 420B/422B liegt. Der vergrößerte Abstand zwischen den Zwischenebenen-Durchkontaktierungen verhindert mögliche Verletzungen der Layout-Regeln. Mit anderen Worten, die zusätzliche Vergrößerung der Layout-Fläche (von 5% auf 10%), die zwar eine Einbuße ist, erfolgt um sicherzustellen dass keine Verletzungen der Layout-Regeln erfolgen. Dies kann in vielen Situationen ein wertvoller Kompromiss sein.
  • Unter Bezugnahme nun auf 8A und 8B ist 8A eine schematische fragmentarische Seitenansicht im Querschnitt der oben unter Bezugnahme auf 6A oder 7A besprochenen großen Zelle 400 und 8B ist eine schematische fragmentarische Seitenansicht im Querschnitt der geteilten Abschnitte 400A und 400B der Zelle 400. Der geteilte Abschnitt 400A der Zelle wird auf einer Vorrichtung der oberen Ebene 50B einer 3D-IC implementiert und der geteilte Abschnitt 400B der Zelle wird auf einer Vorrichtung der unteren Ebene 50A einer 3D-IC implementiert. Die Pfeile, die in 8A und 8B dargestellt sind, tragen dazu bei, die Direktionalität des ”Wendeprozesses” (als ein Teil der Aufteilung der Zelle 400) zu veranschaulichen. Mit anderen Worten, die Pfeile zeigen hier, wie die Zellabschnitte 400A und 400B vor und nach dem Wenden orientiert sind.
  • Wie in 8B dargestellt, sind die Zwischenebenen-Durchkontaktierungen 420 und 421 zum elektrischen Verbinden der Zellabschnitte 400A und 400B implementiert. Wie oben besprochen, ist die Zwischenebenen-Durchkontaktierung 420 als Zwischenebenen-Durchkontaktierungen 420A und 420B in 7B–7C dargestellt und die Zwischenebenen-Durchkontaktierung 421 ist als Zwischenebenen-Durchkontaktierungen 421A und 421B in 7B–7C dargestellt. Die Zwischenebenen-Durchkontaktierungen 420A und 420B sind vertikal ausgerichtet, da sie eigentlich dieselbe Zwischenebenen-Durchkontaktierung 420 sind und die Zwischenebenen-Durchkontaktierungen 421A und 421B sind vertikal ausgerichtet, da sie eigentlich dieselbe Zwischenebenen-Durchkontaktierung 421 sind. Die Zwischenebenen-Durchkontaktierung 422 ist hier der Einfachheit wegen nicht dargestellt.
  • Wie in 8B dargestellt, ist das obere Ende der Zwischenebenen-Durchkontaktierung 420 direkt mit einer der Metallleitungen 210A der Vorrichtung der oberen Ebene 50B verbunden und das untere Ende der Zwischenebenen-Durchkontaktierung 420 ist direkt mit einer der Metallleitungen 110A der Vorrichtung der unteren Ebene 50A verbunden. Das obere Ende der Zwischenebenen-Durchkontaktierung 421 ist direkt mit einer der Metallleitungen 210B der Vorrichtung der oberen Ebene 50B verbunden und das untere Ende der Zwischenebenen-Durchkontaktierung 421 ist direkt mit einer der Metallleitungen 110B der Vorrichtung der unteren Ebene 50A verbunden. Durch diese Verbindungen sind die geteilten Zellabschnitte 400A und 400B noch immer auf dieselbe Weise wie die Zelle 400 in Figur 400 elektrisch miteinander verbunden. Daher beeinträchtigt die Aufteilung der Zelle 40 die Funktionalität der Zelle 400 nicht, während sie Vorteile wie einen entspannten Elektromigrationsspielraum und einen verringerten Strom/Masseschienen-Durchschnittsstrom, usw. bietet.
  • 9A–9B zeigen eine weitere beispielhafte Ausführungsform der vorliegenden Offenbarung, die Zwischenebenen-Durchkontaktierungen enthält. Ähnlich 1A–1B ist 9A eine schematische fragmentarische Draufsicht auf einen Abschnitt einer 3D-IC-Vorrichtung 50 und 9B ist eine schematische fragmentarische Seitenansicht im Querschnitt eines Abschnitts der 3D-IC-Vorrichtung 50. Der Abschnitt der 3D-IC-Vorrichtung 50, der in 9A dargestellt ist, stellt allgemein den Abschnitt der 3D-IC-Vorrichtung 50 dar, der in 9B dargestellt ist, aber es ist klar, dass sie der Einfachheit wegen keine exakte Eins-zu-Eins-Entsprechung haben können.
  • Genauer gesagt, der Abschnitt der 3D-IC-Vorrichtung 50 enthält eine Schaltungszelle, die einen Transistor vom p–Typ enthält, der in dieser Ausführungsform ein PMOS ist, und einen n-Kanal-Transistoren, der in diesem Fall ein NMOS ist. Der PMOS ist auf der Vorrichtung der oberen Ebene 50B implementiert, während der NMOS auf der Vorrichtung der unteren Ebene 50A implementiert ist oder umgekehrt. Die ungefähren Umrisse des PMOS und des NMOS sind in gebrochenen Linien in 9A und 9B dargestellt. Ebenso ist die Draufsicht des NMOS und PMOS der zusätzlichen Klarheit wegen in 9A dargestellt, auch wenn der NMOS nicht direkt sichtbar wäre, da er vom PMOS blockiert wäre.
  • Es werden dotierte Gebiete, wie Source/Drains 70, in einer Trägerschicht 60 der Vorrichtung der unteren Ebene 50A gebildet und dotierte Gebiete, wie Source/Drains 70 werden in einer Trägerschicht 160 der Vorrichtung der oberen Ebene 50B gebildet. Während des Betriebs werden einige dieser Source/Drains an Vdd, Vss oder nach außen, usw. gebunden und sind als solche in 9A–9B bezeichnet. Gates 80 und 180 werden auch über der Trägerschicht 60 bzw. 160 gebildet. Während des Betriebs werden einige dieser Gates als Eingänge verwendet und sie sind in 9A–9B mit ein1 und ein2 bezeichnet.
  • Zumindest eines der Gates 80 ist ein Dummy-Gate 80A und zumindest eines der Gates 180 ist ein Dummy-Gate 180A, zum Beispiel ähnlich dem Floating-Gate 180A, das oben unter Bezugnahme auf 1–5 besprochen wurde. Metallleitungen, wie Metallleitung 110, werden als Teil einer Zwischenverbindungsstruktur über der Trägerschicht 60 in der Vorrichtung der unteren Ebene 50A gebildet und Metallleitungen, wie Metallleitung 210, werden als Teil einer Zwischenverbindungsstruktur über der Trägerschicht 160 in der Vorrichtung der oberen Ebene 50B gebildet.
  • Zwischenebenen-Durchkontaktierungen 500, 510 und 520 sind zum elektrischen Verbinden des PMOS von der Vorrichtung der oberen Ebene 59B mit dem NMOS von der Vorrichtung der unteren Ebene 50A implementiert. Genauer gesagt, ein oberes Ende der Zwischenebenen-Durchkontaktierung 500 ist direkt mit dem Dummy-Gate 180A verbunden und ein unteres Ende der Zwischenebenen-Durchkontaktierung 500 ist direkt mit dem Dummy-Gate 80A verbunden. Ein oberes Ende der Zwischenebenen-Durchkontaktierung 510 ist direkt mit dem Gate 180 (ein1) des PMOS verbunden und ein unteres Ende der Zwischenebenen-Durchkontaktierung 510 ist direkt mit dem Gate 80 (ein1) des NMOS verbunden. Ein oberes Ende der Zwischenebenen-Durchkontaktierung 520 ist direkt mit dem Gate 180 (ein2) des PMOS verbunden und ein unteres Ende der Zwischenebenen-Durchkontaktierung 520 ist direkt mit dem Gate 80 (ein2) des NMOS verbunden. Es ist klar, dass, obwohl die Ausführungsform in 9A–9B den PMOS auf dem NMOS gestapelt zeigt, in anderen Ausführungsformen das Umgekehrte gelten kann, was bedeutet, dass in diesen Ausführungsformen ein NMOS auf dem PMOS gestapelt sein kann.
  • Durch vertikales Stapeln des PMOS und NMOS einer Schaltungszelle auf den Vorrichtungen der oberen und unteren Ebene der 3D-IC kann eine Flächenreduktion von annähernd 50% im Vergleich zu herkömmlichen 2D-Layout-Schemata der Schaltungszelle mit dem PMOS und NMOS erreicht werden. Die Verwendung von Dummy-Gates und Zwischenebenen-Durchkontaktierungen zum elektrischen Verbinden des PMOS und NMOS bietet auch ein einfaches und effizientes elektrisches Routing.
  • 9 ist ein Ablaufdiagramm eines Verfahrens 900 zur Herstellung einer 3D-IC-Vorrichtung gemäß verschiedenen Aspekten der vorliegenden Offenbarung. Das Verfahren 900 enthält einen Schritt 910 zum Bilden mikroelektronischer Komponenten in einer unteren Trägerschicht.
  • Das Verfahren 900 enthält einen Schritt 920 zum Bilden einer unteren Zwischenverbindungsstruktur über der unteren Trägerschicht. Die untere Zwischenverbindungsstruktur enthält mehrere untere Metallschichten, die jeweils mehrere untere Metallleitungen enthalten. Die untere Trägerschicht und die untere Zwischenverbindungsstruktur bilden gemeinsam eine Vorrichtung der unteren Ebene der 3D-IC.
  • Das Verfahren 900 enthält einen Schritt 930 zum Bilden einer oberen Trägerschicht über der Vorrichtung der unteren Ebene.
  • Das Verfahren 900 enthält einen Schritt 940 zum Bilden von mikroelektronischen Komponenten in der oberen Trägerschicht.
  • Das Verfahren 900 enthält einen Schritt 950 zum Bilden einer Zwischenebenen-Durchkontaktierung, die sich vertikal durch die obere Trägerschicht erstreckt.
  • Das Verfahren 900 enthält einen Schritt 960 zum Bilden zumindest eines Dummy-Gates über der oberen Trägerschicht.
  • Das Verfahren 900 enthält einen Schritt 970 zum Bilden einer oberen Zwischenverbindungsstruktur über der oberen Trägerschicht. Die obere Zwischenverbindungsstruktur enthält mehrere obere Metallschichten, die jeweils mehrere obere Metallleitungen enthalten. Die obere Trägerschicht und die obere Zwischenverbindungsstruktur bilden gemeinsam eine Vorrichtung der oberen Ebene der 3D-IC.
  • Die Zwischenebenen-Durchkontaktierung wird gebildet, um die Vorrichtung der unteren Ebene und zumindest eines von: den mikroelektronischen Komponenten, die in der oberen Trägerschicht gebildet sind, dem zumindest einen Dummy-Gate oder der oberen Zwischenverbindungsstruktur aneinander zu koppeln.
  • In einigen Ausführungsformen umfasst das Bilden der mikroelektronischen Komponenten in der oberen Trägerschicht ein Bilden von mehreren Schaltungszellen und das Bilden des zumindest einen Dummy-Gates wird so durchgeführt, dass das zumindest eine Dummy-Gate zwischen zwei benachbarte Schaltungszellen gebildet ist. Das Dummy-Gate ist kein funktionelles Teil einer der Schaltungszellen.
  • In einigen Ausführungsformen umfasst das Bilden der mikroelektronischen Komponenten in der unteren Trägerschicht ein Bilden von mikroelektronischen Komponenten einer ersten Art von Transistor in der unteren Trägerschicht und das Bilden der mikroelektronischen Komponenten in der oberen Trägerschicht umfasst ein Bilden von mikroelektronischen Komponenten einer zweiten Art von Transistor in der unteren Trägerschicht. Die erste und zweite Art von Transistoren sind entgegengesetzte Arten. Die Zwischenebenen-Durchkontaktierung wird so gebildet, dass sie die erste Art von Transistor und die zweite Art von Transistor elektrisch aneinander koppelt.
  • In einigen Ausführungsformen umfasst das Verfahren 900 ferner einen Schritt zum Aufteilen einer Schaltungszelle in ein erstes Segment und ein zweites Segment. Das erste Segment der geteilten Schaltungszelle wird in der Vorrichtung der unteren Ebene implementiert. Das zweite Segment der geteilten Schaltungszelle wird in der Vorrichtung der oberen Ebene implementiert. Das erste Segment und das zweite Segment sind zumindest teilweise unter Verwendung der Zwischenebenen-Durchkontaktierung elektrisch miteinander verbunden.
  • Es ist klar, dass zusätzliche Prozesse vor, während oder nach den Schritten 910–970 des Verfahrens 900 durchgeführt werden können, um die Fertigung der 3D-IC-Vorrichtung zu vollenden. Der Einfachheit wegen werden diese zusätzlichen Fertigungsschritte hier nicht ausführlich besprochen.
  • Anhand der obenstehenden Erläuterungen ist erkennbar, dass die vorliegende Offenbarung Nachteile gegenüber herkömmlichen Fertigungsverfahren und Vorrichtungen aus Material mit niedriger Dielektrizitätszahl bietet. Es ist jedoch klar, dass andere Ausführungsformen zusätzliche Vorteile bieten können und nicht alle Vorteile unbedingt hier offenbart sind und dass kein besonderer Vorteil für alle Ausführungsformen erforderlich ist. Ein Vorteil ist, dass die monolithische 3D-Integration mit zwei gestapelten Vorrichtungen eine wesentliche Flächenverringerung erzielen kann. Durch Verwendung von Zwischenebenen-Durchkontaktierungen und Dummy-Gates zur Verbindung der Vorrichtungen der oberen und unteren Ebene wird keine zusätzliche Layout-Fläche verschwendet. Zwischenebenen-Durchkontaktierungen ermöglichen auch eine bessere Nutzung von Routing-Ressourcen. Durch Verwendung einer oder mehrerer Zwischenebenen-Durchkontaktierung(en) können zum Beispiel die Routing-Ressourcen (z. B. die Metallschichten) einer Vorrichtung der oberen Ebene bei einer Vorrichtung der unteren Ebene bereitgestellt werden oder umgekehrt. In anderen Fällen können Zwischenebenen-Durchkontaktierungen und Dummy-Gates auch effektiv als Leitungsschichten oder Brücken zur Erhöhung einer Routing-Flexibilität verwendet werden. Ein weiterer Vorteil ist, dass große Schaltungszellen in separate Zellabschnitte aufgeteilt werden können, die dann auf der oberen und unteren Ebene einer 3D-IC implementiert werden kann. Dieses Schema bietet einen verbesserten Elektromigrationsspielraum und ein verringerte Empfindlichkeit gegenüber einem Strom/Masse-IR-Abfall. Ein weiterer Vorteil ist, dass die p-Typ und n-Typ Transistoren einer Schaltung auf der Vorrichtung der oberen bzw. der unteren Ebene einer 3D-IC implementiert werden können. Dieser Ansatz bietet auch eine Verringerung der Layout-Fläche und ein vereinfachtes Routing.
  • Ein Aspekt der vorliegenden Offenbarung betrifft eine dreidimensionale integrierte Schaltung (3D-IC). Die 3D-IC enthält eine Vorrichtung erster Ebene, die enthält: eine erste Trägerschicht und eine erste Zwischenverbindungsstruktur, die über der ersten Trägerschicht gebildet ist. Die 3D-IC enthält auch eine Vorrichtung zweiter Ebene, die an die Vorrichtung erster Ebene gekoppelt ist. Die Vorrichtung zweiter Ebene enthält: eine zweite Trägerschicht, ein dotiertes Gebiet, das in der zweiten Trägerschicht gebildet ist, ein Dummy-Gate, das über der Trägerschicht gebildet ist, und eine zweite Zwischenverbindungsstruktur, die über der zweiten Trägerschicht gebildet ist. Die 3D-IC enthält eine Zwischenebenen-Durchkontaktierung, die sich vertikal durch die zweite Trägerschicht erstreckt. Die Zwischenebenen-Durchkontaktierung hat ein erstes Ende und ein zweites Ende gegenüber dem ersten Ende. Das erste Ende der Zwischenebenen-Durchkontaktierung ist an die erste Zwischenverbindungsstruktur gekoppelt. Das zweite Ende der Zwischenebenen-Durchkontaktierung ist an eines von: dem dotierten Gebiet, dem Dummy-Gate oder der zweiten Zwischenverbindungsstruktur gekoppelt.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft eine dreidimensionale integrierte Schaltung (3D-IC). Die 3D-IC enthält eine Vorrichtung der unteren Ebene, die enthält: eine untere Trägerschicht und eine untere Zwischenverbindungsstruktur, die über der unteren Trägerschicht liegt. Die untere Zwischenverbindungsstruktur enthält mehrere Metallschichten, die jeweils mehrere Metallleitungen enthalten. Die 3D-IC enthält eine Vorrichtung der oberen Ebene, die enthält: eine obere Trägerschicht, mehrere Schaltungszellen, die auf der oberen Trägerschicht gebildet sind, ein Dummy-Gate, das kein funktionelles Teil einer der Schaltungszellen ist, das am Rand einer der Schaltungszellen liegt, und eine obere Zwischenverbindungsstruktur, die über der oberen Trägerschicht liegt. Die obere Zwischenverbindungsstruktur enthält mehrere Metallschichten, die jeweils mehrere Metallleitungen enthalten. Die Vorrichtung der oberen Ebene ist über der Vorrichtung der unteren Ebene gebildet. Die 3D-IC enthält eine Zwischenebenen-Durchkontaktierung, die sich vertikale durch die obere Trägerschicht erstreckt. Die Zwischenebenen-Durchkontaktierung hat ein oberes Ende und ein unteres Ende gegenüber dem unteren Ende. Das untere Ende der Zwischenebenen-Durchkontaktierung ist direkt mit einer der Metallleitungen der unteren Zwischenverbindungsstruktur verbunden. Das obere Ende der Zwischenebenen-Durchkontaktierung ist direkt mit dem Dummy-Gate oder einer der Metallleitungen der oberen Zwischenverbindungsstruktur verbunden.
  • Ein weiterer Aspekt Dosisbereich betrifft ein Verfahren zur Fertigung einer dreidimensionalen integrierte Schaltung (3D-IC). Mikroelektronische Komponenten sind in einer unteren Trägerschicht gebildet. Eine untere Zwischenverbindungsstruktur ist über der unteren Trägerschicht gebildet. Die untere Zwischenverbindungsstruktur enthält mehrere untere Metallschichten, die jeweils mehrere untere Metallleitungen enthalten. Die untere Trägerschicht und die untere Zwischenverbindungsstruktur bilden gemeinsam eine Vorrichtung der unteren Ebene der 3D-IC. Eine obere Trägerschicht ist über der Vorrichtung der unteren Ebene gebildet. Mikroelektronische Komponenten sind in der oberen Trägerschicht gebildet. Eine Zwischenebenen-Durchkontaktierung ist so gebildet, dass sie sich vertikal durch die obere Trägerschicht erstreckt. Zumindest ein Dummy-Gate ist über der oberen Trägerschicht gebildet. Eine obere Zwischenverbindungsstruktur ist über der oberen Trägerschicht gebildet. Die obere Zwischenverbindungsstruktur enthält mehrere obere Metallschichten, die jeweils mehrere obere Metallleitungen enthalten. Die obere Trägerschicht und die obere Zwischenverbindungsstruktur bilden gemeinsam eine Vorrichtung der oberen Ebene der 3D-IC. Die Zwischenebenen-Durchkontaktierung ist gebildet, um die Vorrichtung der unteren Ebene und zumindest eines von: den mikroelektronischen Komponenten, die in der ersten Trägerschicht gebildet sind, das zumindest eine Dummy-Gate oder die obere Zwischenverbindungsstruktur elektrisch aneinander zu koppeln.
  • Zuvor wurden Merkmale von mehreren Ausführungsformen angeführt, so dass Fachleute auf dem Gebiet die folgende ausführliche Beschreibung besser verstehen können. Fachleute auf dem Gebiet sollten zu schätzen wissen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile der hier vorgestellten Ausführungsformen verwenden können. Fachleute auf dem Gebiet sollten auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne vom Wesen und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Dreidimensionale integrierte Schaltung, 3D-IC, umfassend: eine Vorrichtung erster Ebene, die enthält: eine erste Trägerschicht und eine erste Zwischenverbindungsstruktur, die über der ersten Trägerschicht gebildet ist; eine Vorrichtung zweiter Ebene, die an die Vorrichtung erster Ebene gekoppelt ist, wobei die Vorrichtung zweiter Ebene enthält: eine zweite Trägerschicht, ein dotiertes Gebiet, das in der zweiten Trägerschicht gebildet ist, ein Dummy-Gate, das über der Trägerschicht gebildet ist, und eine zweite Zwischenverbindungsstruktur, die über der zweiten Trägerschicht gebildet ist; und eine Zwischenebenen-Durchkontaktierung, die sich durch die zweite Trägerschicht erstreckt; wobei: die Zwischenebenen-Durchkontaktierung ein erstes Ende und ein zweites Ende gegenüber dem ersten Ende hat; das erste Ende der Zwischenebenen-Durchkontaktierung an die erste Zwischenverbindungsstruktur gekoppelt ist; und das zweite Ende der Zwischenebenen-Durchkontaktierung an eines von: dem dotierten Gebiet, dem Dummy-Gate oder der zweiten Zwischenverbindungsstruktur gekoppelt ist.
  2. 3D-IC nach Anspruch 1, wobei: das zweite Ende der Zwischenebenen-Durchkontaktierung mit dem dotierten Gebiet verbunden ist; und das dotierte Gebiet ein Source/Drain-Gebiet ist.
  3. 3D-IC nach Anspruch 1 oder 2, wobei: das zweite Ende der Zwischenebenen-Durchkontaktierung mit dem Dummy-Gate verbunden ist; und das Dummy-Gate zwischen zwei benachbarten Schaltungen der Vorrichtung zweiter Ebene angeordnet ist, aber nicht Teil einer der zwei Schaltungen ist.
  4. 3D-IC nach Anspruch 3, wobei das Dummy-Gate an einem Rand zumindest einer der zwei benachbarten Schaltungen angeordnet ist.
  5. 3D-IC nach Anspruch 3 oder 4, wobei: das Dummy-Gate ein erstes Dummy-Gate ist; und die Vorrichtung zweiter Ebene ferner ein zweites Dummy-Gate enthält, das neben dem ersten Dummy-Gate und zwischen den zwei benachbarten Schaltungen angeordnet ist.
  6. 3D-IC nach Anspruch 5, wobei: die Zwischenebenen-Durchkontaktierung eine erste Zwischenebenen-Durchkontaktierung ist; die 3D-IC des Weiteren eine zweite Zwischenebenen-Durchkontaktierung mit einem ersten Ende und einem zweiten Ende gegenüber dem ersten Ende umfasst; das erste Ende der zweiten Zwischenebenen-Durchkontaktierung an die erste Zwischenverbindungsstruktur gekoppelt ist; und das zweite Ende der zweiten Zwischenebenen-Durchkontaktierung mit dem zweiten Dummy-Gate verbunden ist.
  7. 3D-IC nach Anspruch 6, wobei: die zweite Zwischenverbindungsstruktur mehrere Zwischenverbindungsschichten enthält, die jeweils eine oder mehrere Metallleitung(en) enthalten; und das zweite Ende der Zwischenebenen-Durchkontaktierung mit einer der Metallleitungen verbunden ist.
  8. 3D-IC nach Anspruch 7, wobei: die Zwischenebenen-Durchkontaktierung eine erste Zwischenebenen-Durchkontaktierung ist; die 3D-IC des Weiteren eine zweite Zwischenebenen-Durchkontaktierung mit einem ersten Ende und einem zweiten Ende gegenüber dem ersten Ende umfasst; die ersten Enden der ersten Zwischenebenen-Durchkontaktierung und der zweiten Zwischenebenen-Durchkontaktierung jeweils an die erste Zwischenverbindungsstruktur gekoppelt sind; und die zweiten Enden der ersten Zwischenebenen-Durchkontaktierung und der zweiten Zwischenebenen-Durchkontaktierung mit verschiedenen Metallleitungen der zweiten Zwischenverbindungsstruktur verbunden sind.
  9. 3D-IC nach einem der vorangehenden Ansprüche, wobei: die Vorrichtung zweiter Ebene eine leere Zelle umfasst, wobei: sich die Zwischenebenen-Durchkontaktierung durch die leere Zelle erstreckt.
  10. 3D-IC nach einem der vorangehenden Ansprüche, wobei: die 3D-IC eine Schaltungszelle enthält, die in einen ersten Abschnitt und einen zweiten Abschnitt aufgeteilt ist; der erste Abschnitt der aufgeteilten Schaltungszelle auf der Vorrichtung der ersten Ebene implementiert ist; der zweite Abschnitt der aufgeteilten Schaltungszelle auf der Vorrichtung der zweiten Ebene implementiert ist; die Zwischenebenen-Durchkontaktierung und eine oder mehrere weitere Zwischenebenen-Durchkontaktierung(en) den ersten und zweiten Abschnitt der aufgeteilten Schaltungszelle miteinander verbinden.
  11. 3D-IC nach einem der vorangehenden Ansprüche, wobei: die Vorrichtung erster Ebene einen n-Typ Transistor enthält; die Vorrichtung zweiter Ebene einen p-Typ Transistor enthält; und der n-Typ Transistor und der p-Typ Transistor zumindest teilweise durch die Zwischenebenen-Durchkontaktierung elektrisch aneinander gekoppelt sind.
  12. Dreidimensionale integrierte Schaltung, 3D-IC, umfassend: eine Vorrichtung der unteren Ebene, die enthält: eine untere Trägerschicht und eine untere Zwischenverbindungsstruktur, die über der unteren Trägerschicht liegt, wobei die untere Zwischenverbindungsstruktur mehrere Metallschichten enthält, die jeweils mehrere Metallleitungen enthalten; eine Vorrichtung der oberen Ebene, die enthält: eine obere Trägerschicht, mehrere Schaltungszellen, die auf der oberen Trägerschicht gebildet sind, ein Dummy-Gate, das kein funktionelles Teil einer der Schaltungszellen ist, das an einem Rand einer der Schaltungszellen liegt, und eine obere Zwischenverbindungsstruktur, die über der oberen Trägerschicht liegt, wobei die obere Zwischenverbindungsstruktur mehrere Metallschichten enthält, die jeweils mehrere Metallleitungen enthalten, wobei die Vorrichtung der oberen Ebene über der Vorrichtung der unteren Ebene gebildet ist; und eine Zwischenebenen-Durchkontaktierung, die sich durch die obere Trägerschicht erstreckt; wobei: die Zwischenebenen-Durchkontaktierung ein oberes Ende und ein unteres Ende gegenüber dem oberen Ende hat; das untere Ende der Zwischenebenen-Durchkontaktierung mit einer der Metallleitungen der unteren Zwischenverbindungsstruktur verbunden ist; und das obere Ende der Zwischenebenen-Durchkontaktierung mit dem Dummy-Gate oder einer der Metallleitungen der oberen Zwischenverbindungsstruktur verbunden ist.
  13. 3D-IC nach Anspruch 12, wobei: das Dummy-Gate ein erstes Dummy-Gate ist; die Vorrichtung der oberen Ebene ferner ein zweites Dummy-Gate enthält, das neben dem ersten Dummy-Gate und an einem Rand einer anderen der Schaltungszellen liegt; die Zwischenebenen-Durchkontaktierung eine erste Zwischenebenen-Durchkontaktierung ist; die 3D-IC ferner eine zweite Zwischenebenen-Durchkontaktierung mit einem oberen Ende und einem unteren Ende, das dem oberen Ende gegenüber liegt, umfasst; die unteren Enden der ersten und der zweiten Zwischenebenen-Durchkontaktierungen beide mit derselben Metallleitung der unteren Zwischenverbindungsstruktur verbunden sind; und die oberen Enden der ersten und der zweiten Zwischenebenen-Durchkontaktierungen mit dem ersten bzw. zweiten Dummy-Gate verbunden sind.
  14. 3D-IC nach Anspruch 12, wobei: die Zwischenebenen-Durchkontaktierung eine erste Zwischenebenen-Durchkontaktierung ist; die 3D-IC des Weiteren eine zweite Zwischenebenen-Durchkontaktierung mit einem oberen Ende und einem unteren Ende gegenüber dem oberen Ende umfasst; die unteren Enden der ersten Zwischenebenen-Durchkontaktierung und der zweiten Zwischenebenen-Durchkontaktierung beide mit derselben Metallleitung der unteren Zwischenverbindungsstruktur verbunden sind; und die oberen Enden der ersten und der zweiten Zwischenebenen-Durchkontaktierungen jeweils mit verschiedenen Metallleitungen der oberen Zwischenverbindungsstruktur verbunden sind.
  15. 3D-IC nach einem der Ansprüche 12 bis 14, wobei: die Vorrichtung der oberen Ebene eine leere Zelle enthält; und die Zwischenebenen-Durchkontaktierung sich durch die leere Zelle erstreckt.
  16. 3D-IC nach einem der Ansprüche 12 bis 15, wobei: eine der Schaltungszellen in eine erstes Segment und ein zweites Segment aufgeteilt ist; das erste Segment auf der Vorrichtung der unteren Ebene implementiert ist; das zweite Segment auf der Vorrichtung der oberen Ebene implementiert ist; und das erste Segment und das zweite Segment durch die Zwischenebenen-Durchkontaktierung und eine oder mehrere weitere Zwischenebenen-Durchkontaktierung(en) elektrisch miteinander verbunden sind.
  17. Verfahren zur Fertigung einer dreidimensionalen integrierten Schaltung (3D-IC), wobei das Verfahren umfasst: Bilden mikroelektronischer Komponenten in einer unteren Trägerschicht; Bilden einer unteren Zwischenverbindungsstruktur über der unteren Trägerschicht, wobei die untere Zwischenverbindungsstruktur mehrere untere Metallschichten enthält, die jeweils mehrere untere Metallleitungen enthalten, wobei die untere Trägerschicht und die untere Zwischenverbindungsstruktur gemeinsam eine Vorrichtung der unteren Ebene der 3D-IC bilden. Bilden einer oberen Trägerschicht über der Vorrichtung der unteren Ebene; Bilden von mikroelektronischen Komponenten in der oberen Trägerschicht; Bilden einer Zwischenebenen-Durchkontaktierung, die sich durch die obere Trägerschicht erstreckt; Bilden zumindest eines Dummy-Gates über der oberen Trägerschicht; und Bilden einer oberen Zwischenverbindungsstruktur über der oberen Trägerschicht, wobei die obere Zwischenverbindungsstruktur mehrere obere Metallschichten enthält, die jeweils mehrere obere Metallleitungen enthalten, wobei die obere Trägerschicht und die obere Zwischenverbindungsstruktur gemeinsam eine Vorrichtung der oberen Ebene der 3D-IC bilden; wobei die Zwischenebenen-Durchkontaktierung gebildet wird, um die Vorrichtung der unteren Ebene und zumindest eines von: den mikroelektronischen Komponenten, die in der oberen Trägerschicht gebildet sind, dem zumindest einen Dummy-Gate oder der oberen Zwischenverbindungsstruktur aneinander zu koppeln.
  18. Verfahren nach Anspruch 17, wobei: das Bilden der mikroelektronischen Komponenten in der oberen Trägerschicht das Bilden von mehreren Schaltungszellen umfasst; und das Bilden des zumindest einen Dummy-Gates so durchgeführt wird, dass das zumindest eine Dummy-Gate zwischen zwei benachbarte Schaltungszellen gebildet ist, wobei das Dummy-Gate kein funktionelles Teil einer der Schaltungszellen ist.
  19. Verfahren nach Anspruch 17 oder 18, des Weiteren umfassend: Aufteilen einer Schaltungszelle in ein erstes Segment und ein zweites Segment; Implementieren des ersten Segments der geteilten Schaltungszelle in der Vorrichtung der unteren Ebene; Implementieren des zweiten Segments der geteilten Schaltungszelle in der Vorrichtung der oberen Ebene; und elektrisches Verbinden des ersten Segments und des zweiten Segments zumindest teilweise unter Verwendung der Zwischenebenen-Durchkontaktierung.
  20. Verfahren nach Anspruch 17, 18 oder 19, wobei: das Bilden der mikroelektronischen Komponenten in der unteren Trägerschicht das Bilden von mikroelektronischen Komponenten einer ersten Art von Transistor in der unteren Trägerschicht umfasst; das Bilden der mikroelektronischen Komponenten in der oberen Trägerschicht das Bilden von mikroelektronischen Komponenten einer zweiten Art von Transistor in der unteren Trägerschicht umfasst, wobei die erste und zweite Art von Transistoren entgegengesetzte Arten sind; und die Zwischenebenen-Durchkontaktierung so gebildet wird, dass sie die erste Art von Transistor und die zweite Art von Transistor elektrisch aneinander koppelt.
DE102015114913.3A 2015-08-31 2015-09-07 Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur Active DE102015114913B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/840,364 2015-08-31
US14/840,364 US9691695B2 (en) 2015-08-31 2015-08-31 Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure

Publications (2)

Publication Number Publication Date
DE102015114913A1 true DE102015114913A1 (de) 2017-03-02
DE102015114913B4 DE102015114913B4 (de) 2019-07-11

Family

ID=58011180

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114913.3A Active DE102015114913B4 (de) 2015-08-31 2015-09-07 Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur

Country Status (5)

Country Link
US (4) US9691695B2 (de)
KR (1) KR101840913B1 (de)
CN (1) CN106486420B (de)
DE (1) DE102015114913B4 (de)
TW (1) TWI585898B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7947601B2 (en) * 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
JP6543129B2 (ja) 2015-07-29 2019-07-10 ルネサスエレクトロニクス株式会社 電子装置
US9691695B2 (en) * 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US10559563B2 (en) * 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits
FR3069952B1 (fr) 2017-08-07 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'un transistor a structure de canal et regions de source et de drain en semi-metal
US10651153B2 (en) * 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
US20200098737A1 (en) * 2018-09-25 2020-03-26 Intel Corporation Stacked-substrate fpga semiconductor devices
WO2020092361A1 (en) * 2018-10-29 2020-05-07 Tokyo Electron Limited Architecture for monolithic 3d integration of semiconductor devices
US10950545B2 (en) 2019-03-08 2021-03-16 International Business Machines Corporation Circuit wiring techniques for stacked transistor structures
US11437376B2 (en) * 2019-05-31 2022-09-06 Tokyo Electron Limited Compact 3D stacked-CFET architecture for complex logic cells
EP4128333A1 (de) * 2020-04-03 2023-02-08 Wolfspeed, Inc. Auf gruppe-iii-nitrid basierende hochfrequenzverstärker mit rückseiten-source-, gate- und/oder drain-anschlüssen
JP2023520028A (ja) 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
US11430874B2 (en) * 2020-12-16 2022-08-30 Nxp Usa, Inc. Semiconductor device with a crossing region
US11769723B2 (en) * 2021-04-22 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit with monolithic inter-tier vias (MIV)
US20220367461A1 (en) * 2021-05-13 2022-11-17 Tokyo Electron Limited Inverted cross-couple for top-tier fet for multi-tier gate-on-gate 3di
US20230067734A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device, method and system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133339A1 (en) * 2009-12-03 2011-06-09 Meng-Jen Wang Semiconductor Structure and Method for Making the Same

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
JP3599970B2 (ja) * 1997-09-18 2004-12-08 株式会社ルネサステクノロジ 半導体記憶装置
US5864496A (en) * 1997-09-29 1999-01-26 Siemens Aktiengesellschaft High density semiconductor memory having diagonal bit lines and dual word lines
US6649505B2 (en) * 2002-02-04 2003-11-18 Matrix Semiconductor, Inc. Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
US6661691B2 (en) * 2002-04-02 2003-12-09 Hewlett-Packard Development Company, L.P. Interconnection structure and methods
US6657880B1 (en) * 2002-12-04 2003-12-02 Virtual Silicon Technology, Inc. SRAM bit line architecture
KR100587692B1 (ko) * 2004-11-05 2006-06-08 삼성전자주식회사 반도체 메모리 장치에서의 회로 배선 배치구조와 그에따른 배치방법
US7564115B2 (en) 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
US8323460B2 (en) 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
WO2009122353A1 (en) * 2008-04-04 2009-10-08 Nxp B.V. Sram cell comprising finfets
US7821039B2 (en) * 2008-06-23 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for improving circuit performance
US8278152B2 (en) 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US8158456B2 (en) 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US7919792B2 (en) * 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9406561B2 (en) 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
JP5518879B2 (ja) 2009-09-21 2014-06-11 株式会社東芝 ３次元集積回路製造方法、及び装置
US8223525B2 (en) * 2009-12-15 2012-07-17 Sandisk 3D Llc Page register outside array and sense amplifier interface
US8183579B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8183578B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Double flip-chip LED package components
US9263339B2 (en) * 2010-05-20 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching in the formation of epitaxy regions in MOS devices
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8467258B2 (en) * 2010-08-30 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for bit cell repair
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
WO2012077280A1 (ja) 2010-12-09 2012-06-14 パナソニック株式会社 三次元集積回路の設計支援装置及び設計支援方法
JP5797487B2 (ja) * 2011-07-22 2015-10-21 スタンレー電気株式会社 液晶表示装置
US8730626B2 (en) * 2011-10-04 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
JP6139187B2 (ja) * 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US8557632B1 (en) * 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9142630B2 (en) * 2012-07-25 2015-09-22 Taiwan Semiconductor Manufacturing Co. Limited Device performance enhancement
US9923101B2 (en) * 2012-09-13 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
JP6139163B2 (ja) * 2013-02-14 2017-05-31 スタンレー電気株式会社 液晶表示装置
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9171608B2 (en) * 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
US10224279B2 (en) * 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
JP6266899B2 (ja) * 2013-05-28 2018-01-24 スタンレー電気株式会社 液晶表示装置
US9929050B2 (en) * 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US9202557B2 (en) * 2013-09-23 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional two-port bit cell
US9524920B2 (en) * 2013-11-12 2016-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of three dimensional conductive lines
US9293437B2 (en) * 2014-02-20 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Functional block stacked 3DIC and method of making same
US9735245B2 (en) * 2014-08-25 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US20160079167A1 (en) * 2014-09-12 2016-03-17 Qualcomm Incorporated Tie-off structures for middle-of-line (mol) manufactured integrated circuits, and related methods
US9620454B2 (en) * 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
US10283171B2 (en) * 2015-03-30 2019-05-07 Taiwan Semicondutor Manufacturing Company, Ltd. Stacked die semiconductor device with separate bit line and bit line bar interconnect structures
KR20160133688A (ko) * 2015-05-13 2016-11-23 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9691695B2 (en) * 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US9928899B2 (en) * 2015-12-29 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Flying and twisted bit line architecture for dual-port static random-access memory (DP SRAM)
US10128234B2 (en) * 2016-11-18 2018-11-13 Taiwan Semiconductor Manufacturing Company Limited Electromigration resistant semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133339A1 (en) * 2009-12-03 2011-06-09 Meng-Jen Wang Semiconductor Structure and Method for Making the Same

Also Published As

Publication number Publication date
US20170062319A1 (en) 2017-03-02
KR20170026044A (ko) 2017-03-08
US10170404B2 (en) 2019-01-01
US10763198B2 (en) 2020-09-01
TW201709413A (zh) 2017-03-01
DE102015114913B4 (de) 2019-07-11
CN106486420A (zh) 2017-03-08
US11557532B2 (en) 2023-01-17
US20200402899A1 (en) 2020-12-24
TWI585898B (zh) 2017-06-01
US20170287826A1 (en) 2017-10-05
KR101840913B1 (ko) 2018-03-21
US9691695B2 (en) 2017-06-27
CN106486420B (zh) 2019-07-05
US20190131230A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE102016117448B4 (de) Standard-Zellen-Layout-Struktur mit Hornstrom und intelligentem Metallschnitt
DE102011001527B4 (de) Flachgrabenisolationsbereich mit vergrabenem Kondensator und Verfahren zu seiner Herstellung
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE102014101074B4 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102014119174B4 (de) Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung
DE112010004326T5 (de) Integrierter Entkopplungskondensator, bei welchem leitfähige Durchkontaktierungen durch das Substrat verwendet werden
DE102016115989A1 (de) Statischer Direktzugriffsspeicher
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102021105451B4 (de) Sram-struktur mit asymmetrischer interconnection
DE102018108199A1 (de) Integrierte Schaltung mit heterogenen Kontakten und Halbleitervorrichtung, die die integrierte Schaltung aufweist
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102016114784A1 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102014103294A1 (de) Kondensatoren in integrierten Schaltungen und Verfahren zu deren Herstellung
DE102014019447A1 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen
DE102019113408A1 (de) Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen
DE10109174A1 (de) Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben
DE102022129996A1 (de) Durchkontaktierungsstruktur
DE102016115795B4 (de) Duale leistungsstruktur mit verbindungs-pins und verfahren zum bilden derselben
DE102015107422B4 (de) Integrierter Schaltkreis mit einer Schlitzdurchkontaktierung und Verfahren zu seiner Herstellung
DE102016114779A1 (de) Struktur und Verfahren für ein Halbleiter-Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final