DE112010004326T5 - Integrierter Entkopplungskondensator, bei welchem leitfähige Durchkontaktierungen durch das Substrat verwendet werden - Google Patents

Integrierter Entkopplungskondensator, bei welchem leitfähige Durchkontaktierungen durch das Substrat verwendet werden Download PDF

Info

Publication number
DE112010004326T5
DE112010004326T5 DE112010004326T DE112010004326T DE112010004326T5 DE 112010004326 T5 DE112010004326 T5 DE 112010004326T5 DE 112010004326 T DE112010004326 T DE 112010004326T DE 112010004326 T DE112010004326 T DE 112010004326T DE 112010004326 T5 DE112010004326 T5 DE 112010004326T5
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
conductive
laterally
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112010004326T
Other languages
English (en)
Other versions
DE112010004326B4 (de
Inventor
Michael F. McAllister
Michael J. Shapiro
Tae Hong Kim
Edmund J. Sprogis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112010004326T5 publication Critical patent/DE112010004326T5/de
Application granted granted Critical
Publication of DE112010004326B4 publication Critical patent/DE112010004326B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Bei einem Kondensator (180) in einem Halbleitersubstrat (10) wird eine leitfähige Durchkontaktierung durch das Substrat (Through-Substrate Via, TSV) (80) als eine innere Elektrode und eine säulenförmige dotierte Halbleiterzone als eine äußere Elektrode verwendet. Der Kondensator (80) stellt eine große Entkopplungskapazität auf einer kleinen Fläche bereit und beeinflusst nicht die Schaltungsdichte oder einen 3DSi-Strukturentwurf. In dem Halbleitersubstrat (10) können weitere leitfähige TSVs bereitgestellt sein, um für eine elektrische Verbindung für Stromversorgungen und eine Signalübertragung durch dieses hindurch zu sorgen. Der Kondensator (180) weist eine niedrigere Induktivität als ein herkömmliches Kondensatorfeld mit vergleichbarer Kapazität auf, wodurch in dem Stromversorgungssystem gestapelter Halbleiterchips eine Verringerung des Hochfrequenzrauschens ermöglicht wird.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterstrukturen und insbesondere einen Entkopplungskondensator, bei welchem eine leitfähige Durchkontaktierung durch das Substrat verwendet wird, und Verfahren zur Herstellung desselben.
  • In den letzten Jahren wurden „dreidimensionale Siliziumstrukturen” (3DSi) vorgeschlagen, um die Verbindung mehrerer Siliziumchips und/oder Wafer zu ermöglichen, welche in einem Gehäuse oder auf einer Systemplatte befestigt sind. Die 3DSi-Strukturen erhöhen die Dichte aktiver Schaltungen, die in einen gegebenen Raum integriert sind.
  • Da sich die Schaltungsdichte je Flächeneinheit erhöht, erhöht sich die Menge der Schaltaktivität je Flächeneinheit ebenfalls. Dies führt zu einer Erhöhung des Rauschens, das auf den Referenzversorgungen erzeugt wird. Wenn sich dieses Rauschen erhöht, werden die Leistungsfähigkeiten der inneren Einheiten sowie die Leistungsfähigkeiten von Treibern außerhalb des Chips aufgrund der Verringerung der für den Systementwurf verfügbaren Rauschspielräume negativ beeinflusst.
  • Derzeit wird dieses Rauschen durch das Einbetten von Tiefgrabenkondensatoren (Deep Trench Capacitors, DTC) in aktive Siliziumeinheiten gesteuert. Um ein ausreichendes Maß an Entkopplung zu erhalten, ist ein großes Feld (oder Matrix) von DTCs erforderlich. Da in einer 3DSi-Struktur die Schaltungsdichte, die Schaltaktivität und die Stromverteilungsstrukturen erhöht sind, sind mehr DTCs erforderlich, um die Rauscherzeugung zu steuern. Ferner liegt, wenn eine Anzahl von DTC-Feldern gebildet wird, ein Anstieg der Induktivität zwischen den aktiven Schaltungen und den DTC-Feldern vor, wodurch die Bildung weiterer DTCs erforderlich wird, um die Energie zu speichern, die zu verwenden ist, um ein Hintergrundrauschen der elektromagnetischen Kraft auszugleichen.
  • Die Spannung des Rauschens Vn ist durch die folgende Gleichung gegeben: Vn = L × (dI/dt), wobei L für die Induktivität, I für die Stromstärke und t für die Zeit steht. Wenn die Stärke der Induktivität (L) steigt, oder wenn die Geschwindigkeit steigt, mit welcher sich die Stromstärke ändert (dI/dt), welche zu der Schaltgeschwindigkeit der Schaltungen proportional ist, steigt das Rauschen proportional an.
  • Die obigen Überlegungen zeigen, dass kapazitive Strukturen mit niedriger Induktivität benötigt werden, um ein in einer 3DSi-Struktur erzeugtes und in diese übertragenes Rauschen induktiv zu steuern.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird in einem Kondensator in einem Halbleitersubstrat eine leitfähige Durchkontaktierung durch das Substrat (Through-Substrate Via, TSV) als eine innere Elektrode und eine säulenförmige dotierte Halbleiterzone als eine äußere Elektrode verwendet. Der Kondensator liefert eine große Entkopplungskapazität auf einer kleinen Fläche und beeinflusst nicht die Schaltungsdichte oder einen 3DSi-Strukturentwurf. In dem Halbleitersubstrat können weitere leitfähige TSVs bereitgestellt werden, um für eine elektrische Verbindung für Stromversorgungen und die Signalübertragung durch dieses hindurch zu sorgen. Der Kondensator weist eine niedrigere Induktivität als ein herkömmliches Kondensatorfeld auf, welche eine vergleichbare Kapazität aufweist, wodurch eine Verringerung des Hochfrequenzrauschens in dem Stromversorgungssystem gestapelter Halbleiterchips ermöglicht wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Halbleiterstruktur einen Halbleiterchip auf, der ein Halbleitersubstrat aufweist; mindestens einen Kondensator, der in das Halbleitersubstrat eingebettet ist; und mindestens eine seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur. Jeder der mindestens einen Kondensatoren weist eine innere Elektrode auf, welche eine Struktur einer leitfähigen Durchkontaktierung durch das Substrat (TSV) aufweist; ein Knotendielektrikum, welches seitlich mit der inneren Elektrode in Kontakt steht und diese seitlich umschließt; und eine äußere Elektrode, welche seitlich mit einem Abschnitt des Knotendielektrikums in Kontakt steht und dieses seitlich umschließt.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung weist eine Halbleiterstruktur einen Kondensator auf, der in einem Halbleitersubstrat angeordnet ist, und eine Kontaktstruktur, die auf dem Halbleitersubstrat angeordnet ist. Der Kondensator weist eine innere Elektrode auf, ein Knotendielektrikum und eine äußere Elektrode. Die innere Elektrode weist eine Struktur einer leitfähigen Durchkontaktierung durch das Substrat (TSV), auf welche sich durchgängig mindestens von einer oberen Oberfläche des Halbleitersubstrats bis zu einer unteren Oberfläche des Halbleitersubstrats erstreckt. Das Knotendielektrikum steht seitlich mit der inneren Elektrode in Kontakt und umschließt diese seitlich und erstreckt sich durchgängig von der oberen Oberfläche bis zu der unteren Oberfläche. Die äußere Elektrode steht seitlich mit einem Abschnitt des Knotendielektrikums in Kontakt und umschließt dieses seitlich. Die Kontaktstruktur ist mit der äußeren Elektrode leitend verbunden.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden einer Halbleiterstruktur bereitgestellt. Das Verfahren weist das Bilden eines Kondensators und einer seitlich isolierten leitfähigen durch das Substrat gehenden Verbindungsstruktur in einem Halbleitersubstrat auf. Die seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur wird gebildet, indem eine dielektrische röhrenförmige Struktur um einen ersten in dem Halbleitersubstrat ausgebildeten Hohlraum durch das Substrat herum gebildet wird und ein Hohlraum in der dielektrischen röhrenförmigen Struktur mit einem leitfähigen Material gefüllt wird. Der Kondensator wird gebildet, indem eine äußere Elektrode gebildet wird, indem ein Abschnitt des Halbleitersubstrats um einen zweiten Hohlraum durch das Substrat herum dotiert wird; ein Knotendielektrikum auf einer Oberfläche des zweiten Hohlraums durch das Substrat gebildet wird; und eine innere Elektrode gebildet wird, indem der zweite Hohlraum durch das Substrat mit dem leitfähigen Material gefüllt wird.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden einer Halbleiterstruktur bereitgestellt. Das Verfahren weist das Bereitstellen eines Halbleiterchips und das elektrische Verbinden des Halbleiterchips mit einer Befestigungsstruktur unter Verwendung eines Feldes von Lötkugeln auf. Der Halbleiterchip weist ein Halbleitersubstrat; mindestens einen Kondensator auf, der in das Halbleitersubstrat eingebettet ist; und mindestens eine seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur. Der mindestens eine Kondensator weist eine innere Elektrode auf, die eine Struktur einer leitfähigen Durchkontaktierung durch das Substrat (TSV) aufweist.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • 1 bis 18 sind aufeinander folgende vertikale Querschnittsansichten über verschiedene Verarbeitungsschritte einer ersten beispielhaften Struktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 19 ist eine vertikale Querschnittsansicht einer zweiten beispielhaften Struktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 20 ist eine vertikale Querschnittsansicht einer dritten beispielhaften Struktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 21 ist ein Schaubild, welches die Ergebnisse einer Simulation zeigt, welche eine Verringerung des Rauschens bei hoher Frequenz zeigt, welche durch eine beispielhafte Struktur gemäß einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird.
  • DETAILLIERTE BESCHREIBUNG
  • Wie oben angegeben, betrifft die vorliegende Erfindung Halbleiterstrukturen und insbesondere einen Entkopplungskondensator, bei welchem eine leitfähige Durchkontaktierung durch das Substrat verwendet wird, und Verfahren zur Herstellung derselben, welche nun mit den begleitenden Figuren detailliert beschrieben werden. Über die Zeichnungen hinweg werden dieselben Bezugszahlen oder Buchstaben verwendet, um gleiche oder äquivalente Elemente zu bezeichnen. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu.
  • Wie hierin verwendet, ist mit einer „Struktur einer leitfähigen Durchkontaktierung durch das Substrat (TSV)” eine leitfähige Struktur gemeint, welche sich durch ein Substrat hindurch erstreckt, d. h. mindestens von einer oberen Oberfläche des Substrats bis zu einer unteren Oberfläche des Substrats.
  • Wie hierin verwendet, ist mit einer „seitlich isolierten leitfähigen Verbindungsstruktur durch das Substrat” eine Baugruppe aus einer leitfähigen TSV-Struktur und einer anderen Struktur gemeint, welche die leitfähige TSV-Struktur seitlich umgibt und die leitfähige TSV-Struktur elektrisch von dem Substrat isoliert.
  • Wie hierin verwendet, ist mit einer „Befestigungsstruktur” eine beliebige Struktur gemeint, an welcher ein Halbleiterchip durch Herstellung einer elektrischen Verbindung befestigt werden kann. Bei einer Befestigungsstruktur kann es sich um ein Kapselungssubstrat, eine Zwischenstruktur oder einen anderen Halbleiterchip handeln.
  • Wie hierin verwendet, steht ein erstes Element mit einem zweiten Element „seitlich in Kontakt”, wenn zwischen dem ersten Element und dem zweiten Element „in einer seitlichen Richtung”, wobei es sich um eine beliebige Richtung senkrecht zu einer oberen Oberfläche oder einer unteren Oberfläche eines Substrats handelt, ein direkter physischer Kontakt vorliegt.
  • Wie hierin verwendet, „umschließt” ein erstes Element ein zweites Element „seitlich”, wenn ein innerer Rand des ersten Elements an einem äußeren Rand oder außerhalb eines äußeren Randes des zweiten Elements angeordnet ist.
  • Wie hierin verwendet, „umkapselt” ein erstes Element ein zweites Element, wenn alle äußeren Flächen des zweiten Elements innerhalb innerer Flächen des ersten Elements angeordnet sind.
  • Wie hierin verwendet, sind zwei Elemente miteinander „leitend verbunden”, wenn zwischen den beiden Elementen ein Leitweg zum Leiten von Elektrizität vorliegt.
  • Bezug nehmend auf 1, umfasst eine erste beispielhafte Struktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung ein Halbleitersubstrat 10, welches ein Halbleitermaterial aufweist. Das Halbleitermaterial des Halbleitersubstrats 10 kann, ohne darauf beschränkt zu sein, aus Silizium, Germanium, einer Silizium-Germanium-Legierung, einer Silizium-Kohlenstoff-Legierung, einer Silizium-Germanium-Kohlenstoff-Legierung, Galliumarsenid, Indiumarsenid, Indiumphosphid, Halbleitermaterialien aus Verbindungen von Elementen der Gruppen III/V, Halbleitermaterialien aus Verbindungen von Elementen der Gruppen II/VI, organischen Halbleitermaterialien und Halbleitermaterialien aus anderen Verbindungen ausgewählt sein. Vorzugsweise handelt es sich bei dem Halbleitermaterial des Halbleitersubstrats 10 um ein monokristallines Material. Zum Beispiel kann es sich bei dem Halbleitersubstrat 10 um eine monokristalline Siliziumschicht handeln. Das Halbleitersubstrat 10 kann mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sein, der p-leitend oder n-leitend sein kann. Die Dotierstoffkonzentration des Halbleitersubstrats 10 kann 1,0 × 1014/cm3 bis 1,0 × 1017/cm3 betragen.
  • In dem Halbleitersubstrat 10 wird eine dotierte Wannenzone 12 gebildet, indem Dotierstoffe einer zweiten Leitfähigkeit durch einen Abschnitt der oberen Oberfläche des Halbleitersubstrats 10 hindurch implantiert werden. Der zweite Leitfähigkeitstyp ist das Gegenteil des ersten Leitfähigkeitstyps. Der zweite Leitfähigkeitstyp ist n-leitend, wenn der erste Leitfähigkeitstyp p-leitend ist, und umgekehrt. Die Dotierstoffkonzentration der dotierten Wannenzone 12 kann 1,0 × 1018/m3 bis 1,0 × 1021/cm3 betragen, um die Leitfähigkeit der dotierten Wannenzone 12 zu erhöhen.
  • Bezug nehmend auf 2, werden auf der oberen Oberfläche des Halbleitersubstrats 10 eine Zwischenlagen-Dielektrikumsschicht 16 und eine erste Maskierungsschicht 18 gebildet. Die Zwischenlagen-Dielektrikumsschicht 16 kann auf der Rückseite des Halbleitersubstrats 10 ausgebildet sein oder nicht. Die Zwischenlagen-Dielektrikumsschicht 16 umfasst ein dielektrisches Material wie Siliziumnitrid. Die erste Maskierungsschicht 18 kann aus einem Photoresist oder einem dielektrischen Material wie Siliziumoxid oder Siliziumnitrid bestehen.
  • Bezug nehmend auf 3, wird die erste Maskierungsschicht 18 lithographisch strukturiert, und die Struktur in der ersten Maskierungsschicht 18 wird über ein anisotropes Ätzverfahren, bei welchem die erste Maskierungsschicht 18 als Ätzmaske verwendet wird, durch das Halbleitersubstrat 10 hindurch übertragen. In dem Halbleitersubstrat 10 wird ein erster Hohlraum 47 durch das Substrat gebildet. Die seitlichen Abmessungen, z. B. der Durchmesser, eine Hauptachse, eine Nebenachse, eine Länge einer Seite, des ersten Hohlraums 47 durch das Substrat können 1 Mikrometer bis 100 Mikrometer, typischerweise 3 Mikrometer bis 30 Mikrometer, betragen, obwohl auch kleinere und größere seitliche Abmessungen verwendet werden können.
  • Bezug nehmend auf 4, kann die erste Maskierungsschicht 18 selektiv. gegenüber dem Halbleitersubstrat 10 entfernt werden. Um den ersten Hohlraum 47 durch das Substrat herum wird eine dielektrische röhrenförmige Struktur 20 gebildet, zum Beispiel durch Umwandeln frei liegender Abschnitte des Halbleitersubstrats 10 an den Seitenwänden des ersten Hohlraums 47 durch das Substrat in ein dielektrisches Material. Zum Beispiel kann der frei liegende Abschnitt des Halbleitersubstrats durch thermische Oxidation in ein dielektrisches Oxid umgewandelt werden. Die dielektrische röhrenförmige Struktur 20 kann ein Oxid des Halbleitermaterials des Halbleitersubstrats 10 umfassen. Wenn das Halbleitersubstrat 10 zum Beispiel Silizium umfasst, kann die dielektrische röhrenförmige Struktur 20 Siliziumoxid umfassen. Die Zwischenlagen-Dielektrikumsschicht 16 verhindert die Umwandlung anderer Abschnitte des Halbleitersubstrats 10 in ein dielektrisches Material. Die dielektrische röhrenförmige Struktur 20 erstreckt sich von der oberen Oberfläche des Halbleitersubstrats 10 bis zu der unteren Oberfläche des Halbleitersubstrats 10. Eine horizontale Querschnittsfläche der dielektrischen röhrenförmigen Struktur 20 umfasst ein Loch, welches dem ersten Hohlraum 47 durch das Substrat entspricht. Die Dicke der dielektrischen röhrenförmigen Struktur 20, seitlich zwischen einem inneren Rand der dielektrischen röhrenförmigen Struktur 20 und einem äußeren Rand der dielektrischen röhrenförmigen Struktur 20 gemessen, kann 100 nm bis 1 Mikrometer betragen, obwohl auch geringere und größere Dicken verwendet werden können.
  • Bezug nehmend auf 5, kann die Zwischenlagen-Dielektrikumsschicht 16 entfernt werden. Gegebenenfalls wird an den inneren Seitenwänden der dielektrischen röhrenförmigen Struktur 20 eine dielektrische Auskleidung 30 angeordnet. Die dielektrische Auskleidung 30 kann zum Beispiel einen Stapel aus einer Siliziumoxidschicht und einer Siliziumnitridschicht umfassen.
  • Bezug nehmend auf 6, wird der erste Hohlraum 47 durch das Substrat mit einem ersten Opfermaterial gefüllt, um eine erste Opfermaterialschicht 49L zu bilden. Die erste Opfermaterialschicht 49L erstreckt sich durch das Halbleitersubstrat 10 hindurch und bedeckt beide Seiten des Halbleitersubstrats 10, wodurch das Halbleitersubstrat 10 umkapselt wird. Bei dem ersten Opfermaterial kann es sich zum Beispiel um ein polykristallines Silizium-haltiges Material wie Polysilizium oder ein amorphes Silizium-haltiges Material wie amorphes Silizium handeln.
  • Bezug nehmend auf 7, wird die erste Opfermaterialschicht 49L von der Vorderseite und der Rückseite des Halbleitersubstrats 10 entfernt, zum Beispiel durch ein Verfahren des Zurückätzens oder durch chemisch-mechanisches Planarisieren (CMP). Ferner wird ein Abschnitt der ersten Opfermaterialschicht 49L um eine Rücknahmetiefe rd, welche 200 nm bis 2.000 nm betragen kann, obwohl auch geringere und größere Rücknahmetiefen rd verwendet werden können, bis unter die obere Oberfläche des Halbleitersubstrats 10 zurückgenommen. Der verbleibende Abschnitt der ersten Opfermaterialschicht 49L bildet einen ersten Opfermaterialabschnitt 49.
  • Bezug nehmend auf 8, wird durch Füllen eines Hohlraums über dem ersten Opfermaterialabschnitt 49 mit einem dielektrischen Material und durch Entfernen überschüssigen dielektrischen Materials über einer oberen Oberfläche der dielektrischen Auskleidung 30 ein dielektrischer Deckabschnitt 50 gebildet. Gegebenenfalls kann eine (nicht dargestellte) Siliziumnitrid-Deckschicht auf die obere Oberfläche des dielektrischen Deckabschnitts 50 und den Abschnitt der dielektrischen Auskleidung 30 aufgebracht werden, der an der Vorderseite des Halbleitersubstrats 10 angeordnet ist.
  • Bezug nehmend auf 9, wird über der oberen Oberfläche des Halbleitersubstrats 10 eine zweite Maskierungsschicht 51 gebildet. Die zweite Maskierungsschicht 51 kann aus einem Photoresist oder einem dielektrischen Material wie Siliziumoxid oder Siliziumnitrid bestehen. Die zweite Maskierungsschicht 51 wird lithographisch strukturiert, um eine Öffnung in einer Fläche zu bilden, die nicht über dem Opfermaterialabschnitt 49 oder der dielektrischen röhrenförmigen Struktur 20 angeordnet ist. Die Öffnung in der zweiten Maskierungsschicht 5.1 wird über oder in der Nähe der dotierten Wannenzone 12 gebildet. Die Struktur in der zweiten Maskierungsschicht 51 wird über ein anisotropes Ätzverfahren, bei welchem die zweite Maskierungsschicht 51 als Ätzmaske verwendet wird, durch das Halbleitersubstrat 10 hindurch übertragen. In dem Halbleitersubstrat 10 wird ein zweiter Hohlraum 67 durch das Substrat gebildet. Die seitlichen Abmessungen, z. B. der Durchmesser, eine Hauptachse, eine Nebenachse, eine Länge einer Seite, des zweiten Hohlraums 67 durch das Substrat können 1 Mikrometer bis 100 Mikrometer, typischerweise 3 Mikrometer bis 30 Mikrometer, betragen, obwohl auch kleinere und größere seitliche Abmessungen verwendet werden können.
  • Bezug nehmend auf 10, wird auf die frei liegenden Flächen der ersten beispielhaften Struktur, einschließlich der Seitenwände des zweiten Hohlraums 67 durch das Substrat, eine dotierte Materialschicht 52 aufgebracht. Die dotierte Materialschicht 52 umfasst Dotierstoffe des zweiten Leitfähigkeitstyps. Bei der dotierten Materialschicht 52 kann es sich zum Beispiel um eine Arsensilicatglas(ASG)-Schicht handeln. Die Dicke der dotierten Materialschicht 52 beträgt weniger als die Hälfte der kleinsten seitlichen Abmessung des zweiten Hohlraums 67 durch das Substrat, um ein Verschließen des zweiten Hohlraums 67 durch das Substrat zu verhindern. Gegebenenfalls kann über die dotierte Materialschicht 52 eine (nicht dargestellte) dielektrische Deckschicht aufgebracht werden, um einen Verlust von Dotierstoffen während einer folgenden eintreibenden Temperbehandlung zu verhindern.
  • Bezug nehmend auf 11, wird eine eintreibende Temperbehandlung durchgeführt, um das Herausdiffundieren von Dotierstoffen des zweiten Leitfähigkeitstyps in eine Zone des Halbleitersubstrats 10 hervorzurufen, welches den zweiten Hohlraum 67 durch das Substrat umgibt. Durch Dotieren eines Abschnitts des Halbleitersubstrats 10 um den zweiten Hohlraum 67 durch das Substrat herum wird eine äußere Elektrode gebildet. Speziell wird die äußere Elektrode 60 gebildet, indem eine röhrenförmige Zone, d. h. eine Zone in der Form einer Röhre, in eine dotierte Halbleiterzone umgewandelt wird, welche eine Dotierung des zweiten Leitfähigkeitstyps aufweist. Zum Beispiel kann eine Schicht eines den Dotierstoff enthaltenden Materials, z. B. eine Arsensilicatglas-Schicht, auf Seitenwände des zweiten Hohlraums 67 durch das Substrat aufgebracht werden, und die Dotierstoffe können durch eine eintreibende Temperbehandlung in das Halbleitersubstrat 10 getrieben werden. Bei der äußeren Elektrode 60 handelt es sich um einen dotierten röhrenförmigen Abschnitt, welcher ein dotiertes Halbleitermaterial umfasst, welcher also die Form einer Röhre aufweist. Der seitliche Abstand zwischen dem äußeren Rand der äußeren Elektrode 60 und dem inneren Rand der äußeren Elektrode, d. h. der Grenze zu der dotierten Materialschicht 52, kann 150 nm bis 1.000 nm betragen, obwohl auch ein geringerer und größerer seitlicher Abstand verwendet werden kann. Die Dotierstoffkonzentration der äußeren Elektrode 60 kann 1,0 × 1018/cm3 bis 1,0 × 1020/cm3 betragen, obwohl auch niedrigere und höhere Dotierstoffkonzentrationen verwendet werden können. Die dotierte Materialschicht 52 wird anschließend entfernt. In einer alternativen Ausführungsform kann die äußere Elektrode 60 durch Plasmadotierung ohne Verwendung einer dotierten Materialschicht 52 gebildet werden.
  • Bezug nehmend auf 12, wird auf allen frei liegenden Oberflächen der ersten beispielhaften Struktur, einschließlich der inneren Seitenwände der äußeren Elektrode 60, welche die Oberflächen des zweiten Hohlraums 67 durch das Substrat sind, und frei liegender Oberflächen der dielektrischen Auskleidung 30, ein Knotendielektrikum 70 gebildet. Das Knotendielektrikum 70 wird direkt an den Seitenwänden des dotierten röhrenförmigen Abschnitts gebildet, während das Opfermaterial in dem Halbleitersubstrat vorhanden ist. Die Dicke des Knotendielektrikums 70 kann 3 nm bis 30 nm betragen, obwohl auch geringere und größere Dicken verwendet werden können.
  • Bezug nehmend auf 13, wird der zweite Hohlraum 67 durch das Substrat mit einem zweiten Opfermaterial gefüllt, um eine zweite Opfermaterialschicht 77L zu bilden. Die zweite Opfermaterialschicht 77L erstreckt sich durch das Halbleitersubstrat 10 hindurch und bedeckt beide Seiten des Halbleitersubstrats 10, wodurch das Halbleitersubstrat 10 umkapselt wird. Bei dem zweiten Opfermaterial kann es sich zum Beispiel um ein polykristallines Silizium-haltiges Material wie Polysilizium oder ein amorphes Silizium-haltiges Material wie amorphes Silizium handeln.
  • Bezug nehmend auf 14, wird die zweite Opfermaterialschicht 77L von der Vorderseite und der Rückseite des Halbleitersubstrats 10 entfernt, zum Beispiel durch ein Verfahren des Zurückätzens oder durch chemisch-mechanisches Planarisieren (CMP). Der verbleibende Abschnitt der zweiten Opfermaterialschicht 77L bildet einen zweiten Opfermaterialabschnitt 77. Die obere Oberfläche des zweiten Opfermaterialabschnitts 77 kann mit einer oberen Oberfläche des Knotendielektrikums 70 an der Vorderseite des Halbleitersubstrats 20 koplanar sein.
  • An einer Seite des Halbleitersubstrat 20, vorzugsweise an der Vorderseite des Halbleitersubstrats, an welcher sich der dielektrische Deckabschnitt 50 befindet, wird eine Hartmaskenschicht 72 gebildet. Die Hartmaskenschicht 72 umfasst ein dielektrisches Material wie Siliziumoxid, Siliziumnitrid, ein dotiertes Silicatglas oder eine Kombination dieser. Die Dicke der Hartmaskenschicht 72 kann 500 nm bis 5.000 nm betragen, typischerweise 1.000 nm bis 3.000 nm, obwohl auch geringere und größere Dicken verwendet werden können.
  • Bezug nehmend auf 15, wird die Hartmaskenschicht 72 lithographisch strukturiert, um Öffnungen über dem zweiten Opfermaterialabschnitt 77 und dem ersten Opfermaterialabschnitt 49 zu bilden. Der dielektrische Deckabschnitt 50 wird entfernt, um eine obere Oberfläche des ersten Opfermaterialabschnitts 49 frei zu legen. Während des Entfernens des dielektrischen Deckabschnitts 50 kann ein oberer Abschnitt des zweiten Opfermaterialabschnitts 77 entfernt werden.
  • Bezug nehmend auf 16, werden das erste dielektrische Material des ersten Opfermaterialabschnitts 49 und das zweite dielektrische Material des zweiten Opfermaterialabschnitts 77 durch eine Ätzbehandlung entfernt, bei welcher die Hartmaskenschicht 72 als Ätzmaske verwendet wird. Durch das Entfernen des ersten Opfermaterialabschnitts 49 wird ein Hohlraum in einem Volumen gebildet, welches dem ersten Hohlraum 47 durch das Substrat in früheren Verarbeitungsschritten entspricht. Dieser Hohlraum wird hierin als neu gebildeter erster Hohlraum 79 durch das Substrat bezeichnet, d. h. als erster Hohlraum durch das Substrat, welcher zum zweiten Mal gebildet wird. In ähnlicher Weise wird durch das Entfernendes zweiten Opfermaterialabschnitts 77 ein Hohlraum in einem Volumen gebildet, welches dem zweiten Hohlraum 67 durch das Substrat in früheren Verarbeitungsschritten entspricht. Dieser Hohlraum wird hierin als neu gebildeter zweiter Hohlraum 78 durch das Substrat bezeichnet, d. h. als zweiter Hohlraum durch das Substrat, welcher zum zweiten Mal gebildet wird. Der neu gebildete erste Hohlraum 79 durch das Substrat wird innerhalb der dielektrischen röhrenförmigen Struktur 20 gebildet. Um den neu gebildeten zweiten Hohlraum 78 durch das Substrat herum werden Flächen des Knotendielektrikums 70 frei gelegt, und um den neu gebildeten ersten Hohlraum 79 durch das Substrat herum können Oberflächen der dielektrischen Auskleidung 30 frei gelegt werden. Wenn die dielektrische Auskleidung 30 nicht vorhanden ist, können in dem neu gebildeten ersten Hohlraum 79 durch das Substrat innere Oberflächen der dielektrischen röhrenförmigen Struktur 20 freigelegt werden.
  • Bezug nehmend auf 17, werdender neu gebildete erste Hohlraum 79 durch das Substrat und der neu gebildete zweite Hohlraum 78 durch das Substrat mit einem leitfähigen Material gefüllt, um eine erste Struktur 80 einer leitfähigen Durchkontaktierung durch das Substrat (TSV) bzw. eine zweite leitfähige TSV-Struktur 82 zu bilden. Das leitfähige Material der ersten leitfähigen TSV-Struktur 80, und der zweiten leitfähigen TSV-Struktur 82 kann ein dotiertes Halbleitermaterial, ein metallisches Material oder eine Kombination dieser umfassen. Das leitfähige Material der ersten leitfähigen TSV-Struktur 80 und der zweiten leitfähigen TSV-Struktur 82 kann, ohne darauf beschränkt zu sein, dotiertes Polysilizium, eine dotierte Silizium-haltige Legierung, Cu, W, Ta, Ti, WN, TaN, TiN oder eine Kombination dieser umfassen. Das leitfähige Material kann zum Beispiel durch elektrochemische Abscheidung, stromloses Plattieren, physikalische Abscheidung aus der Gasphase (Physical Vapor Deposition, PVD), chemische Abscheidung aus der Gasphase (Chemical Vapor Deposition, CVD) oder eine Kombination daraus aufgebracht werden.
  • Nach dem Aufbringen des leitfähigen Materials wird überschüssiges leitfähiges Material durch Planarisieren von der Oberseite und der Unterseite des Halbleitersubstrats 10 entfernt, wobei ein Verfahren des Zurückätzens, des chemisch-mechanischen Planarisierens oder eine Kombination dieser angewendet wird. Obere Oberflächen der ersten leitfähigen TSV-Struktur 80 und der zweiten leitfähigen TSV-Struktur 82 sind mit einer oberen Oberfläche der Hartmaskenschicht 72 koplanar. Untere Oberflächen der ersten leitfähigen TSV-Struktur 80 und der zweiten leitfähigen TSV-Struktur 82 sind mit einer unteren Oberfläche verbleibender Abschnitte der ersten beispielhaften Struktur koplanar. Bei der unteren Oberfläche der verbleibenden Abschnitte der ersten beispielhaften Struktur kann es sich zum Beispiel um eine frei liegende Oberfläche des Knotendielektrikums 70 handeln, wenn ein unterer Abschnitt des Knotendielektrikums 70 nach dem Planarisieren verbleibt, oder um beliebige andere frei liegende Oberflächen an der Unterseite der ersten beispielhaften Struktur. Die erste leitfähige TSV-Struktur 80 und die zweite leitfähige TSV-Struktur 82 werden über dasselbe Auftragsverfahren und dasselbe Planarisierungsverfahren gleichzeitig gebildet.
  • Bezug nehmend auf 18, wird eine Kontaktstruktur 90 gebildet, indem ein Graben durch die Hartmaskenschicht 72, das Knotendielektrikum 70 und die dielektrische Auskleidung 30 hindurch gebildet wird und der Graben mit einem leitfähigen Material, z. B. einem dotierten Halbleitermaterial oder einem metallischen Material, gefüllt wird. Die Kontaktstruktur 90 ist über die. dotierte Wannenzone 12 leitend mit der äußeren Elektrode 60 verbunden. Die erste leitfähige TSV-Struktur 80, das Knotendielektrikum 70 und die äußere Elektrode 60 bilden zusammen einen Kondensator 180, in welchem die erste leitfähige TSV-Struktur 80 eine innere Elektrode ist. Die zweite leitfähige TSV-Struktur 82, der Abschnitt der dielektrischen Auskleidung, der mit der zweiten leitfähigen TSV-Struktur 82 in Kontakt steht, und die dielektrische röhrenförmige Struktur 20 bilden zusammen eine seitlich isolierte leitfähige Verbindungsstruktur 182 durch das Substrat. Eine Endoberfläche der ersten leitfähigen TSV-Struktur 80, eine Endoberfläche der zweiten leitfähigen TSV-Struktur 82 und eine Endoberfläche der Kontaktstruktur 90 kann mit einer frei liegenden Fläche der Hartmaskenschicht 72 koplanar sein.
  • Die erste beispielhafte Struktur kann in einen Halbleiterchip eingebaut sein. Zum Beispiel können mehrere der Kondensatoren 180 und mehrere der seitlich isolierten leitfähigen Verbindungsstrukturen 182 durch das Substrat in dasselbe Halbleitersubstrat 10 des Halbleiterchips eingebettet sein. Der Halbleiterchip kann andere Halbleitereinheiten, z. B. Feldeffekttransistoren, Bipolartransistoren, Thyristoren und Dioden, umfassen oder nicht.
  • Jeder Kondensator 180 kann eine innere Elektrode, welche eine erste Struktur 80 einer leitfähigen Durchkontaktierung durch das Substrat (TSV) umfasst, ein Knotendielektrikum 70 und eine äußere Elektrode 60 umfassen. Die innere Elektrode erstreckt sich durchgängig mindestens von einer oberen Oberfläche des Halbleitersubstrats 10 bis zu einer unteren Oberfläche des Halbleitersubstrats 10. Das Knotendielektrikum 70 steht seitlich mit der inneren Elektrode in Kontakt und umschließt diese seitlich. Das Knotendielektrikum 70 erstreckt sich durchgängig von der oberen Oberfläche bis zu der unteren Oberfläche. Die äußere Elektrode 60 steht seitlich mit einem Abschnitt des Knotendielektrikums 70 in Kontakt und umschließt diesen seitlich. Die äußere Elektrode 60 umfasst ein dotiertes Halbleitermaterial.
  • Die seitlich isolierte leitfähige Verbindungsstruktur 182 durch das Substrat umfasst eine zweite leitfähige TSV-Struktur 82, die in dem Halbleitersubstrat 10 angeordnet ist, und eine dielektrische röhrenförmige Struktur 20, welche die zweite leitfähige TSV-Struktur 82 seitlich umgibt und in das Halbleitersubstrat 10 eingebettet ist. Die seitlich isolierte leitfähige Verbindungsstruktur 182 durch das Substrat kann einen Abschnitt der dielektrischen Auskleidung 30 umfassen.
  • Bezug nehmend auf 19, umfasst eine zweite beispielhafte Struktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ein Kapselungssubstrat 200, mehrere erste Halbleiterchips 100, mehrere zweite Halbleiterchips 300, einem Feld erster Lötkugeln 199, die jeden der ersten Halbleiterchips 100 mit dem Kapselungssubstrat 200 elektrisch verbinden, und einem Feld zweiter Lötkugeln 299, die jeden der zweiten Halbleiterchips 300 mit einem ersten Halbleiterchip 100 elektrisch verbinden. Jeder der ersten Halbleiterchips 100 umfasst mindestens einen Kondensator 180 und mindestens eine seitlich isolierte leitfähige Verbindungsstruktur 182 durch das Substrat. Die ersten Halbleiterchips 100 können weitere Halbleitereinheiten, z. B. Feldeffekttransistoren, Bipolartransistoren, Thyristoren und Dioden, umfassen oder nicht. Die zweiten Halbleiterchips 300 können beliebige Arten von Halbleitereinheiten umfassen.
  • Die Kondensatoren 180 können als Entkopplungskondensatoren fungieren, welche das Rauschen in einem Stromversorgungssystem verringern, das die Einheiten in den zweiten Halbleiterchips 300 und, falls vorhanden, die Einheiten in den ersten Halbleiterchips 100 mit Strom versorgt. Jeder Kondensator 180 kann eine Kapazität in der Größenordnung von 1 pF bis 10 nF bereitstellen, was der Kapazität von 40 bis 400.000 typischen Grabenkondensatoren entspricht. Ferner sorgt der Kondensator 180 für eine niedrigere Induktivität als ein Grabenkondensatorfeld, welche eine vergleichbare Gesamtkapazität bereitstellt. Somit verringern die Kondensatoren 180 das Rauschen in dem Stromversorgungssystem insbesondere während des Hochfrequenzbetriebs.
  • Bezug nehmend auf 20, umfasst eine dritte beispielhafte Struktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung ein Kapselungssubstrat 200, eine Zwischenstruktur 400, mehrere erste Halbleiterchips 100 und mehrere zweite Halbleiterchips 300. Ein Feld erster Lötkugeln 199 verbindet jeden der ersten Halbleiterchips 100 elektrisch mit der Zwischenstruktur 400. Ein Feld zweiter Lötkugeln 299 verbindet jeden der zweiten Halbleiterchips 300 elektrisch mit einem ersten Halbleiterchip 100. Ein Feld dritter Lötkugeln 399 verbindet die Zwischenstruktur 400 mit dem Kapselungssubstrat 200.
  • Die Zwischenstruktur 400 kann eine Zwischenstruktur-Substratschicht 410, eine untere dielektrische Materialschicht 420 und eine obere dielektrische Materialschicht 430 umfassen. Die Zwischenstruktur-Substratschicht 410 umfasst mehrere Durchkontaktierungsstrukturen durch das Substrat, die schematisch als vertikale Linien dargestellt sind. Die mehreren Durchkontaktierungsstrukturen durch das Substrat umfassen mehrere Kondensatoren 180 (siehe 18) und seitlich isolierte leitfähige Verbindungsstrukturen 182 durch das Substrat (siehe 18). Die untere dielektrische Materialschicht 420 und die obere dielektrische Materialschicht 430 können Metallleitungen umfassen, welche für eine Verdrahtung in der unteren dielektrischen Materialschicht 420 oder der oberen dielektrischen Materialschicht 430 sorgen.
  • Im Allgemeinen kann ein Halbleiterchip, welcher mindestens einen Kondensator 180 und mindestens eine seitlich isolierte leitfähige Verbindungsstruktur 182 durch das Substrat umfasst, an einer Befestigungsstruktur befestigt werden, bei welcher es sich um eine beliebige Struktur handeln kann, auf welcher der Halbleiterchip mit elektrischen Verbindungen zu dieser befestigt werden kann. Bei der Befestigungsstruktur kann es sich, ohne darauf beschränkt zu sein, um ein Kapselungssubstrat 200, eine Zwischenstruktur 400, eine Baugruppe aus einer Zwischenstruktur 400 und einem Kapselungssubstrat 200 oder einen anderen Halbleiterchip, z. B. einen zweiten Halbleiterchip 300, handeln.
  • Bezug nehmend auf 21, zeigt ein Schaubild Ergebnisse einer Simulation, welche eine Verringerung des Rauschens bei hoher Frequenz zeigt, welche durch eine beispielhafte Struktur gemäß einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird. Auf der horizontalen Achse ist die Frequenz einer Rauschkomponente in einem Stromversorgungssystem aufgetragen, und auf der vertikalen Achse ist eine äquivalente Impedanz eines Entkopplungssystems aufgetragen, welches entweder einen Kondensator 180 (siehe 18) gemäß einer Ausführungsform der vorliegenden Erfindung oder ein Feld von Grabenkondensatoren gemäß dem Stand der Technik umfasst. Das elektrische Rauschen in einem Stromversorgungssystem ist proportional zu der äquivalenten Impedanz. Die mit „TSV w/582 pF bezeichnete Kurve stellt die äquivalente Impedanz eines Kondensators 180 einer Kapazität von 582 pF dar, der gemäß einer Ausführungsform der vorliegenden Erfindung konstruiert ist, z. B. wie in 18 dargestellt. Die mit „DTC w/582 pF”, „2nF” und „4nF” bezeichneten Kurven stellen die äquivalente Impedanz von Grabenkondensator-Matrizen dar, welche eine Gesamtkapazität von 582 pF, 2 nF bzw. 4 nF aufweisen.
  • In einem Frequenzbereich von weniger als 0,1 GHz ist das Spannungsrauschen in der Systemstromversorgung durch die Gesamtkapazität eines Entkopplungskondensatorsystems begrenzt. Oberhalb von 1 GHz erhöht sich jedoch das Spannungsrauschen in den Entkopplungskondensatorsystemen, bei welchen eine der Grabenkondensatormatrizen verwendet wird, mit der Frequenz auf einer konvergierenden Kurve unabhängig von der Gesamtkapazität des Entkopplungskondensatorsystems, weil die Induktivität des Entkopplungskondensatorsystems dominiert. Das Entkopplungskondensatorsystem, bei welchem ein Kondensator 180 einer Ausführungsform der vorliegenden Erfindung verwendet wird, sorgt für ein geringeres Spannungsrauschen bei Frequenzen von mehr als 1,2 GHz, mit Ausnahme eines kleinen Frequenzbereichs von 4 GHz bis 4,5 GHz, weil der Kondensator 180 eine niedrige Induktivität aufweist. Somit sorgt das Entkopplungskondensatorsystem, bei welchem ein Kondensator 180 einer Ausführungsform der vorliegenden Erfindung verwendet wird, für eine ausgezeichnete Leistungsfähigkeit hinsichtlich der Verringerung des Rauschens und verbraucht dabei weniger Fläche der Einheit. In der zweiten oder dritten beispielhaften Struktur können, wenn die ersten Halbleiterchips 100 keine Halbleitereinheit umfassen, die Kondensatoren 180 gebildet werden, ohne dass sie eine Fläche in den dritten Halbleiterchips 300 benötigen. In der dritten beispielhaften Struktur können die Kondensatoren 180 auf einer kleineren Fläche als ein Feld von Grabenkondensatoren gebildet werden, welche eine vergleichbare Gesamtkapazität aufweisen, wodurch mehr Fläche für andere Halbleitereinheiten bereitgestellt wird, die in den ersten Halbleiterchips 100 enthalten sein können.
  • Obwohl die vorliegende Erfindung speziell unter Bezugnahme auf bevorzugte Ausführungsformen dargestellt und beschrieben worden ist, versteht der Fachmann, dass die vorstehenden und andere Veränderungen der Formen und Einzelheiten vorgenommen werden können, ohne von der Idee und dem Umfang der vorliegenden Erfindung abzuweichen. Die vorliegende Erfindung soll daher nicht auf die beschriebenen und veranschaulichten genauen Formen und Einzelheiten beschränkt sein, sondern durch den Umfang der anhängenden Patentansprüche bestimmt werden.

Claims (20)

  1. Halbleiterstruktur, welche einen Halbleiterchip aufweist, wobei der Halbleiterchip Folgendes aufweist: ein Halbleitersubstrat (10); mindestens einen Kondensator (180), der in das Halbleitersubstrat (10) eingebettet ist; und mindestens eine seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur (182), wobei jeder des mindestens einen Kondensators (180) Folgendes aufweist: eine innere Elektrode, welche eine leitfähige Durchkontaktierungsstruktur (80) durch das Substrat (TSV-Struktur) aufweist; ein Knotendielektrikum (70), welches seitlich mit der inneren Elektrode in Kontakt steht und diese seitlich umschließt; und eine äußere Elektrode (60), welche seitlich mit einem Abschnitt des Knotendielektrikums in Kontakt steht und diesen seitlich umschließt.
  2. Halbleiterstruktur nach Anspruch 1, wobei sich die innere Elektrode durchgängig mindestens von einer oberen Oberfläche des Halbleitersubstrats (10) bis zu einer unteren Oberfläche des Halbleitersubstrats (10) erstreckt, wobei sich das Knotendielektrikum (70) durchgängig von der oberen Oberfläche bis zu der unteren Fläche erstreckt und die äußere Elektrode (60) ein dotiertes Halbleitermaterial umfasst.
  3. Halbleiterstruktur nach Anspruch 1, welche ferner eine Befestigungsstruktur aufweist, die aus einem Kapselungssubstrat (200) und einer Baugruppe aus einer Zwischenstruktur (400) und einem Kapselungssubstrat (200) ausgewählt ist, wobei der Halbleiterchip auf der Befestigungsstruktur befestigt ist.
  4. Halbleiterstruktur nach Anspruch 3, welche ferner mindestens einen anderen Halbleiterchip umfasst, der auf der Befestigungsstruktur befestigt ist.
  5. Halbleiterstruktur nach Anspruch 1, wobei der Halbleiterchip ferner mindestens eine seitlich isolierte leitfähige Verbindungsstruktur (182) durch das Substrat umfasst, wobei jede der mindestens einen seitlich isolierten leitfähigen Verbindungsstruktur (182) durch das Substrat Folgendes aufweist: eine andere leitfähige TSV-Struktur (82), die in dem Halbleitersubstrat (10) angeordnet ist; und eine dielektrische röhrenförmige Struktur (20), welche die andere leitfähige TSV-Struktur (82) seitlich umgibt und in das Halbleitersubstrat (10) eingebettet ist.
  6. Halbleiterstruktur nach Anspruch 5, welche ferner ein Feld von Lötkugeln aufweist, die den Halbleiterchip elektrisch mit einer Befestigungsstruktur oder einem anderen Halbleiterchip verbinden, wobei erste Lötkugeln (199) aus dem Feld elektrisch mit den inneren Elektroden verbunden sind und zweite Lötkugeln (299) aus dem Feld elektrisch mit leitfähigen TSV-Strukturen in der mindestens einen seitlich isolierten leitfähigen durch das Substrat gehende Verbindungsstruktur (182) verbunden sind.
  7. Halbleiterstruktur, welche einen Kondensator (180), der in einem Halbleitersubstrat (10) angeordnet ist, und eine Kontaktstruktur (90) aufweist, die auf dem Halbleitersubstrat (10) angeordnet ist, wobei der Kondensator Folgendes aufweist: eine innere Elektrode, welche eine leitfähige Durchkontaktierungsstruktur (80) durch das Substrat (TSV-Struktur) umfasst, die sich durchgängig mindestens von einer oberen Oberfläche des Halbleitersubstrats (10) bis zu einer unteren Oberfläche des Halbleitersubstrats (10) hindurch erstreckt; ein Knotendielektrikum (70), welches seitlich mit der inneren Elektrode in Kontakt steht und diese seitlich umschließt und sich durchgängig von der oberen Oberfläche bis zu der unteren Oberfläche erstreckt; und eine äußere Elektrode (60), welche seitlich mit einem Abschnitt des Knotendielektrikums (70) in Kontakt steht und diesen seitlich umschließt, wobei die Kontaktstruktur (90) mit der äußeren Elektrode (60) leitend verbunden ist.
  8. Halbleiterstruktur nach Anspruch 7, wobei die äußere Elektrode (60) ein dotiertes Halbleitermaterial aufweist.
  9. Halbleiterstruktur nach Anspruch 7, welche ferner eine seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur (182) aufweist, wobei die seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur (182) Folgendes aufweist: eine andere leitfähige TSV-Struktur (82), die in dem Halbleitersubstrat (10) angeordnet ist; und eine dielektrische röhrenförmige Struktur (20), welche die andere leitfähige TSV-Struktur (82) seitlich umgibt und in das Halbleitersubstrat (10) eingebettet ist.
  10. Halbleiterstruktur nach Anspruch 9, wobei das Halbleitersubstrat (10) ein Halbleitermaterial aufweist und die dielektrische röhrenförmige Struktur (20) ein Oxid des Halbleitermaterials aufweist.
  11. Halbleiterstruktur nach Anspruch 9, welche ferner eine dielektrische Hartmaskenschicht (72) aufweist, die auf einer Seite des Halbleitersubstrats (10) angeordnet ist, wobei eine Endoberfläche der leitfähigen TSV-Struktur (80), eine Endoberfläche der anderen leitfähigen TSV-Struktur (82) und eine Endoberfläche der Kontaktstruktur (90) mit einer Fläche der Hartmaskenschicht (72) koplanar sind.
  12. Verfahren zum Bilden einer Halbleiterstruktur, wobei das Verfahren ein Bilden eines Kondensators (180) und einer seitlich isolierten leitfähigen durch das Substrat gehende Verbindungsstruktur (182) in einem Halbleitersubstrat (10) aufweist, wobei die seitlich isolierte leitfähige durch das Substrat gehende Verbindungsstruktur (182) durch Folgendes gebildet wird:. Bilden einer dielektrischen röhrenförmigen Struktur (20) um einen ersten in dem Halbleitersubstrat (10) ausgebildeten Hohlraum (47) durch das Substrat herum; Füllen eines Hohlraums in der dielektrischen röhrenförmigen Struktur (20) mit einem leitfähigen Material, wobei der Kondensator (180) durch Folgendes gebildet wird: Bilden einer äußeren Elektrode (60) durch Dotieren eines Abschnitts des Halbleitersubstrats (10) um einen zweiten Hohlraum (67) durch das Substrat herum; Bilden eines Knotendielektrikums (70) auf einer Fläche des zweiten Hohlraums (67) durch das Substrat; und Bilden einer inneren Elektrode durch Füllen des zweiten Hohlraums (67) durch das Substrat mit dem leitfähigen Material.
  13. Verfahren nach Anspruch 12, wobei die innere Elektrode eine erste leitfähige Durchkontaktierungsstruktur (80) durch das Substrat (TSV-Struktur) bildet, in dem Hohlraum, der mit dem leitfähigen Material gefüllt ist, eine zweite leitfähige TSV-Struktur (82) gebildet wird, und die erste leitfähige TSV-Struktur (80) und die zweite leitfähige TSV-Struktur (82) gleichzeitig gebildet werden.
  14. Verfahren nach Anspruch 12, welches ferner Folgendes aufweist: Füllen des ersten Hohlraums (47) durch das Substrat mit einem Opfermaterial; und Entfernen des Opfermaterials, um den Hohlraum in der dielektrischen röhrenförmigen Struktur (20) zu bilden.
  15. Verfahren nach Anspruch 14, welches ferner ein Bilden des Knotendielektrikums (70) direkt auf Seitenwänden des dotierten röhrenförmigen Abschnitts aufweist, während das Opfermaterial in dem Halbleitersubstrat (10) vorhanden ist.
  16. Verfahren nach Anspruch 14, welches ferner Folgendes aufweist: Füllen des zweiten Hohlraums (67) durch das Substrat mit einem zweiten Opfermaterial nach dem Bilden der äußeren Elektrode (60); Bilden einer Hartmaskenschicht (72) auf einer Seite des Halbleitersubstrats (10); und Entfernen des dielektrischen Materials und des zweiten dielektrischen Materials, wobei die Hartmaskenschicht (72) als Ätzmaske verwendet wird.
  17. Verfahren zum Bilden einer Halbleiterstruktur, welches Folgendes aufweist: Bereitstellen eines Halbleiterchips, welcher Folgendes aufweist: ein Halbleitersubstrat (10); mindestens einen Kondensator (180), der in das Halbleitersubstrat (10) eingebettet ist, wobei der mindestens eine Kondensator (180) eine innere Elektrode umfasst, welche eine leitfähige Durchkontaktierungsstruktur (80) durch das Substrat (TSV-Struktur) umfasst; und mindestens eine seitlich isolierte leitfähige Verbindungsstruktur (182) durch das Substrat; und elektrisches Verbinden des Halbleiterchips an einer Befestigungsstruktur unter Verwendung eines Feldes von Lötkugeln.
  18. Verfahren nach Anspruch 17, wobei erste Lötkugeln (199) aus dem feld elektrisch mit den inneren Elektroden und ersten leitfähigen Strukturen auf der Befestigungsstruktur verbunden sind und zweite Lötkugeln (299) aus dem Feld elektrisch mit leitfähigen TSV-Strukturen in der mindestens einen seitlich isolierten leitfähigen Verbindungsstruktur (182) durch das Substrat und zweiten leitfähigen Strukturen auf der Befestigungsstruktur verbunden sind.
  19. Verfahren nach Anspruch 17, wobei die Befestigungsstruktur aus einem Kapselungssubstrat (200), einer Zwischenstruktur (400) und einem anderen Halbleiterchip ausgewählt ist.
  20. Verfahren nach Anspruch 17, wobei jeder des mindestens einen Kondensators (180) ein Knotendielektrikum (70) aufweist, welches seitlich mit der inneren Elektrode in Kontakt steht und diese seitlich umschließt, und eine äußere Elektrode (60) aufweist, welche seitlich mit einem Abschnitt des Knotendielektrikums (70) in Kontakt steht und diesen seitlich umschließt, und jede der mindestens einen seitlich isolierten leitfähigen Verbindungsstruktur (182) durch das Substrat eine leitfähige TSV-Struktur (80) und eine dielektrische röhrenförmige Struktur (20) umfasst.
DE112010004326.4T 2009-11-09 2010-11-09 Verfahren zum Bilden einer Halbleiterstuktur mit einem Kondensator Active DE112010004326B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/614,883 2009-11-09
US12/614,883 US8558345B2 (en) 2009-11-09 2009-11-09 Integrated decoupling capacitor employing conductive through-substrate vias
PCT/US2010/055949 WO2011057238A2 (en) 2009-11-09 2010-11-09 Integrated decoupling capacitor employing conductive through-substrate vias

Publications (2)

Publication Number Publication Date
DE112010004326T5 true DE112010004326T5 (de) 2012-08-23
DE112010004326B4 DE112010004326B4 (de) 2017-09-21

Family

ID=43970828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010004326.4T Active DE112010004326B4 (de) 2009-11-09 2010-11-09 Verfahren zum Bilden einer Halbleiterstuktur mit einem Kondensator

Country Status (5)

Country Link
US (2) US8558345B2 (de)
CN (1) CN102598263B (de)
DE (1) DE112010004326B4 (de)
GB (1) GB2488078B (de)
WO (1) WO2011057238A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105188A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterchip, optoelektronisches Bauelement mit Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102013113678B4 (de) * 2013-11-08 2017-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionaler integrierter Schaltungskondensator

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8216936B1 (en) * 2010-10-21 2012-07-10 Xilinx, Inc. Low capacitance electrical connection via
US8766409B2 (en) * 2011-06-24 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for through-silicon via (TSV) with diffused isolation well
CN102856303B (zh) * 2011-06-27 2015-07-22 成都锐华光电技术有限责任公司 一种半导体芯片
US8546953B2 (en) * 2011-12-13 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit
US8779849B2 (en) 2012-01-27 2014-07-15 Micron Technology, Inc. Apparatuses and methods for providing capacitance in a multi-chip module
US8767408B2 (en) 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
US8697567B2 (en) 2012-05-22 2014-04-15 International Business Machines Corporation Implementing decoupling devices inside a TSV DRAM stack
US8519543B1 (en) * 2012-07-17 2013-08-27 Futurewei Technologies, Inc. Large sized silicon interposers overcoming the reticle area limitations
EP2688092A1 (de) * 2012-07-19 2014-01-22 Ipdia Halbleiterchip mit Durchkontaktierung und zugehöriges Herstellungsverfahren
TWI497661B (zh) 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
US9343393B2 (en) 2012-08-15 2016-05-17 Industrial Technology Research Institute Semiconductor substrate assembly with embedded resistance element
US9213386B2 (en) 2012-10-22 2015-12-15 Micron Technology, Inc. Apparatuses and methods and for providing power responsive to a power loss
WO2014070779A1 (en) 2012-10-30 2014-05-08 Anayas360.Com, Llc. Address based serial communication interface for control and monitoring of system-on-chip implementations
US9196671B2 (en) 2012-11-02 2015-11-24 International Business Machines Corporation Integrated decoupling capacitor utilizing through-silicon via
US9379202B2 (en) * 2012-11-12 2016-06-28 Nvidia Corporation Decoupling capacitors for interposers
WO2014089520A1 (en) * 2012-12-07 2014-06-12 Anayas360. Com, Llc On-chip calibration and built-in-self-test for soc millimeter-wave integrated digital radio and modem
TWI518864B (zh) 2012-12-26 2016-01-21 財團法人工業技術研究院 變容器
US9653615B2 (en) 2013-03-13 2017-05-16 International Business Machines Corporation Hybrid ETSOI structure to minimize noise coupling from TSV
US9595526B2 (en) * 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
US9202866B2 (en) * 2014-01-08 2015-12-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US10468381B2 (en) 2014-09-29 2019-11-05 Apple Inc. Wafer level integration of passive devices
US9548288B1 (en) * 2014-12-22 2017-01-17 Apple Inc. Integrated circuit die decoupling system with reduced inductance
EP3050843B1 (de) * 2015-01-30 2017-10-25 Honeywell International Inc. Vorrichtung zur ionenspeicherung
US9287348B1 (en) * 2015-04-14 2016-03-15 Honeywell International Inc. Devices, systems, and methods for ion trapping
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US9378778B1 (en) 2015-06-14 2016-06-28 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
US10950689B2 (en) 2015-09-23 2021-03-16 Nanyang Technological University Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor
EP3174094B1 (de) 2015-11-25 2018-09-26 IMEC vzw Integrierte schaltung mit einen metall-isolator-metall kondensator und herstellungsverfahren dafür
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US9872392B2 (en) 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
CN108987374B (zh) * 2018-06-22 2020-06-26 西安理工大学 一种基于tsv和rdl的三维电容器
CN110010588B (zh) * 2019-02-18 2020-09-22 西安电子科技大学 一种基于同轴硅通孔阵列的互补型三维宽带电容器
US11398516B2 (en) * 2019-08-29 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive contact for ion through-substrate via
CN114188311A (zh) * 2020-09-15 2022-03-15 联华电子股份有限公司 半导体结构
CN112466845B (zh) * 2020-11-24 2023-08-22 复旦大学 一种硅通孔结构及其制备方法
KR20220122889A (ko) 2021-02-26 2022-09-05 삼성전자주식회사 반도체 소자

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216591A (ja) 1988-02-25 1989-08-30 Canon Inc プリント基板
JPH03252193A (ja) 1990-03-01 1991-11-11 Matsushita Electric Ind Co Ltd 配線基板
DE4418430C1 (de) * 1994-05-26 1995-05-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
JPH10163632A (ja) 1996-11-26 1998-06-19 Sony Corp プリント配線板及びその製造方法
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6221769B1 (en) * 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
JP3503109B2 (ja) 1999-04-20 2004-03-02 清水建設株式会社 フレッシュコンクリートの塩化物含有量測定方法
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6525922B2 (en) * 2000-12-29 2003-02-25 Intel Corporation High performance via capacitor and method for manufacturing same
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US6737699B2 (en) * 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
US7880305B2 (en) * 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6989561B2 (en) * 2003-12-02 2006-01-24 Nanya Technology Corp. Trench capacitor structure
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US7705691B2 (en) * 2005-10-18 2010-04-27 Agency For Science, Technology & Research Capacitor interconnection
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
KR100806034B1 (ko) * 2006-12-05 2008-02-26 동부일렉트로닉스 주식회사 Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
US7719079B2 (en) * 2007-01-18 2010-05-18 International Business Machines Corporation Chip carrier substrate capacitor and method for fabrication thereof
US7782629B2 (en) * 2007-02-26 2010-08-24 Flextronics Ap, Llc Embedding an electronic component between surfaces of a printed circuit board
US8227847B2 (en) * 2008-02-20 2012-07-24 Nxp B.V. Ultra high density capacity comprising pillar-shaped capacitors formed on both sides of a substrate
US20090212438A1 (en) * 2008-02-26 2009-08-27 Franz Kreupl Integrated circuit device comprising conductive vias and method of making the same
US8294240B2 (en) 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8497564B2 (en) * 2009-08-13 2013-07-30 Broadcom Corporation Method for fabricating a decoupling composite capacitor in a wafer and related structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013113678B4 (de) * 2013-11-08 2017-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionaler integrierter Schaltungskondensator
DE102014105188A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterchip, optoelektronisches Bauelement mit Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US10424565B2 (en) 2014-04-11 2019-09-24 Osram Opto Semiconductor Gmbh Semiconductor chip for protecting against electrostatic discharges

Also Published As

Publication number Publication date
GB2488078A (en) 2012-08-15
GB201209593D0 (en) 2012-07-11
DE112010004326B4 (de) 2017-09-21
US8558345B2 (en) 2013-10-15
US20110108948A1 (en) 2011-05-12
CN102598263A (zh) 2012-07-18
WO2011057238A2 (en) 2011-05-12
US20130344675A1 (en) 2013-12-26
WO2011057238A3 (en) 2011-08-18
US8785289B2 (en) 2014-07-22
CN102598263B (zh) 2015-03-11
GB2488078B (en) 2014-02-26

Similar Documents

Publication Publication Date Title
DE112010004326B4 (de) Verfahren zum Bilden einer Halbleiterstuktur mit einem Kondensator
DE102009061235B3 (de) Verfahren zur Bildung einer HF-Abschirmung
DE112010005236B4 (de) Rückseitenpseudostecker für 3D-Integration
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102010029526B4 (de) Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE102011081460A1 (de) Verfahren zum bilden einer durchkontaktierung in einem halbleiterelement und halbleiterelement, das dieselbe aufweist
DE69129797T2 (de) Graben-leiter und übekreuzung-architektur
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE4314906C2 (de) Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
DE102020120002B4 (de) Wärmeableitung in halbleitervorrichtungen
DE102021111813A1 (de) Multigate-vorrichtung mit luftspaltabstandhalter und rückseitigem schienenkontakt und deren herstellungsverfahren
WO2012171742A1 (de) Herstellungsverfahren für ein halbleiterbauelement mit einer leiterschicht im halbleiterkörper und halbleiterbauelement
DE102022129996A1 (de) Durchkontaktierungsstruktur
DE102017127089B4 (de) Multi-Die-Gehäuse und Leistungswandler
DE102022129267A1 (de) Schutzringdesign für Durchkontaktierung
DE102022120326A1 (de) Integrierter isolationskondensator mit verbesserter unterer platte
DE102019125487B4 (de) Halbleitervorrichtung und herstellungsverfahren

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027020000

Ipc: H01L0027080000

R016 Response to examination communication
R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027080000

Ipc: H01L0021822000

R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: TESSERA, INC., SAN JOSE, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE