DE102010029526B4 - Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element - Google Patents

Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element Download PDF

Info

Publication number
DE102010029526B4
DE102010029526B4 DE102010029526A DE102010029526A DE102010029526B4 DE 102010029526 B4 DE102010029526 B4 DE 102010029526B4 DE 102010029526 A DE102010029526 A DE 102010029526A DE 102010029526 A DE102010029526 A DE 102010029526A DE 102010029526 B4 DE102010029526 B4 DE 102010029526B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
wiring system
configuration
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010029526A
Other languages
English (en)
Other versions
DE102010029526A1 (de
Inventor
Uwe Griebenow
Jan Hoentschel
Thilo Scheiper
Sven Beyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010029526A priority Critical patent/DE102010029526B4/de
Priority to US13/097,490 priority patent/US8759960B2/en
Publication of DE102010029526A1 publication Critical patent/DE102010029526A1/de
Application granted granted Critical
Publication of DE102010029526B4 publication Critical patent/DE102010029526B4/de
Priority to US14/270,941 priority patent/US9490189B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38Cooling arrangements using the Peltier effect
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device

Abstract

Gestapelte Halbleiterkonfiguration, mit: einem ersten Substrat; einer ersten Halbleiterschicht, die über dem ersten Substrat ausgebildet ist; ersten Schaltungselementen, die in und über der ersten Halbleiterschicht gebildet sind; mehreren ersten Halbleitergebieten und mehreren zweiten Halbleitergebieten, die in dem ersten Substrat ausgebildet sind, wobei die ersten und die zweiten Halbleitergebiete unterschiedliche Leitungsbandenergien besitzen; einem ersten Verdrahtungssystem, das über dem ersten Substrat ausgebildet ist und mehrere erste Verbindungen aufweist, wovon jede eines der mehreren ersten Halbleitergebiete mit einem der mehreren zweiten Halbleitergebiete verbindet; einem zweiten Substrat, das an dem ersten Substrat angebracht ist; und einem zweiten Verdrahtungssystem, das über dem zweiten Substrat ausgebildet ist und mehrere zweite Verbindungen aufweist, wovon jede eines der mehreren ersten Halbeleitergebiete mit einem der mehreren zweiten Halbleitergebiete verbindet.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Temperaturverwaltung in drei-dimensionalen Chipkonfigurationen.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen wird eine sehr große Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS, NMOS, PMOS-Elementen, in Form von Widerständen, Kondensatoren und dergleichen auf einer einzelnen Chipfläche vorgesehen. Typischerweise werden die Strukturgrößen dieser Schaltungselemente mit der Einführung jeder neuen Schaltungsgeneration verringert, woraus sich gegenwärtig verfügbare integrierte Schaltungen ergeben, die mittels Massenproduktionstechniken hergestellt sind und kritische Abmessungen von 50 nm oder mehr besitzen und außerdem einen verbesserten Grad an Leistungsvermögen im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme haben. Die Verringerung der Größe von Transistoren ist ein wichtiger Aspekt beim stetigen Verbessern des Bauteilverhaltens komplexer integrierter Schaltungen, etwa von CPU's. Die Verringerung der Größe ist typischerweise mit einer höheren Schaltgeschwindigkeit verknüpft, wodurch sich das Signalverarbeitungsverhalten auf Transistorebene verbessert.
  • Zusätzlich zu der großen Anzahl an Transistorelementen ist eine Vielzahl passiver Schaltungselemente, etwa von Kondensatoren, Widerständen, Verbindungsstrukturen und dergleichen in einer integrierten Schaltung ausgebildet, wie dies durch den grundlegenden Schaltungsaufbau erforderlich ist. Auf Grund der geringeren Abmessungen der aktiven Schaltungselemente wird nicht nur das Leistungsverhalten der einzelnen Transistoren verbessert, sondern es steigt auch die Packungsdichte an, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in einen einzelnen Chip zu integrieren. Aus diesem Grunde wurden sehr komplexe Schaltungen entwickelt, die unterschiedliche Arten von Schaltungen aufweisen können, etwa Analogschaltungen, Digitalschaltungen und dergleichen, wodurch vollständige Systeme auf einem einzelnen Chip (SOC) bereitgestellt werden.
  • Wenn die Anzahl an Schaltungselementen, etwa von Transistoren und dergleichen pro Einheitsfläche in der Bauteilebene eines entsprechenden Halbleiterbauelements ansteigt, wird typischerweise auch die Anzahl an elektrischen Verbindungen, die mit den Schaltungselementen in der Bauteilebene verknüpft sind, größer, sogar typischerweise in einer überproportionalen Weise, wodurch komplexe Verbindungsstrukturen erforderlich sind, die in Form von Metallisierungssystemen mit mehreren gestapelten Metallisierungsschichten vorgesehen werden. In diesen Metallisierungsschichten sind Metallleitungen, die für die elektrische Verbindung innerhalb der Ebene sorgen, und Kontaktdurchführungen, die für die Verbindung zwischen den Ebenen sorgen, auf der Grundlage gut leitender Metalle, etwa Kupfer und dergleichen in Verbindung mit geeigneten dielektrischen Materialien ausgebildet, die die parasitäre RC-(Widerstand/Kapazitäts-)Zeitkonstanten verringern, da in komplexen Halbleiterbauelementen typischerweise die Signalausbreitungsverzögerung im Wesentlichen durch das Metallisierungssystem und nicht mehr durch die Transistoren in der Bauteilebene beschränkt ist. Das Erweitern des Metallisierungssystems in Richtung der Höhe zur Bereitstellung der gewünschten Dichte an Verbindungsstrukturen ist jedoch durch die parasitären RC-Zeitkonstanten und durch die Bedingungen beschränkt, die den Materialeigenschaften komplexer Dielektrika mit kleinem ε zu eigen sind. D. h., typischerweise ist eine reduzierte dielektrische Konstante mit einer geringeren mechanischen Stabilität dieser dielektrischen Materialien verknüpft, wodurch somit die Anzahl an Metallisierungsschichten beschränkt wird, die aufeinander gestapelt werden können im Hinblick auf Ausbeuteverluste während der diversen Fertigungsschritte und im Hinblick auf eine geringere Zuverlässigkeit während des Betriebs des Halbleiterbauelements. Somit wird die Komplexität von Halbleiterbauelementen, die in einem einzelnen Halbleiterchip bereitgestellt werden können, durch die Eigenschaften des entsprechenden Metallisierungssystems und insbesondere durch die Eigenschaften komplexer dielektrischer Materialien mit kleinem ε beschränkt, da die Anzahl an Metallisierungsschichten nicht willkürlich erhöht werden kann.
  • Aus diesem Grunde wurde auch vorgeschlagen, die Gesamtdichte an Schaltungselementen bei einer vorgegebenen Größe oder eine Fläche eines entsprechenden Chipgehäuses zu erhöhen, indem zwei oder mehr einzelne Halbleiterchips gestapelt werden, die unabhängig voneinander hergestellt werden, jedoch mit einem angepassten Aufbau, so dass insgesamt ein komplexes System bereitgestellt wird, wobei viele der Probleme vermieden werden, die während der Herstellung sehr komplexer Halbleiterbauelemente auf einem einzelnen Chip angetroffen werden. Zum Beispiel werden geeignet ausgewählte Funktionseinheiten, etwa Speicherbereiche und dergleichen, auf einem einzelnen Chip gemäß gut etablierter Fertigungstechniken hergestellt, wobei die Ausbildung eines entsprechenden Metallisierungssystems enthalten ist, während andere Funktionseinheiten, etwa schnelle und leistungsfähige Logikschaltungen, etwa eine zentrale Recheneinheit (CPU) unabhängig als ein separater Chip hergestellt wird, wobei jedoch entsprechende Verbindungssysteme ein nachfolgendes Stapeln und aneinander Befestigen der einzelnen Chips ermöglichen, so dass eine gesamte funktionelle Schaltung gebildet wird, die dann als eine einzelne Einheit in ein Gehäuse eingebracht werden kann. in anderen Fällen werden Leistungsschaltungen, die bei moderat hohen Spannungen betrieben werden und die eine hohe Leistungsaufnahme besitzen, mit empfindlichen Steuerschaltungen kombiniert, wobei beide Funktionseinheiten in separaten Chips vorgesehen sind. Somit bietet eine entsprechende dreidimensionale Konfiguration eine erhöhte Volumendichte an Schaltungselementen und Metallisierungsstrukturelementen im Hinblick auf eine vorgegebene Fläche eines Gehäuses, da ein wesentlich größerer Anteil der verfügbaren Volumens in einem Gehäuse durch Stapeln der einzelnen Halbleiterchips genutzt werden kann. Obwohl diese Technik eine vielversprechende Vorgehensweise repräsentiert, um die Volumenpackungsdichte und die Funktionsvielfalt für eine vorgegebene Gehäusegröße für einen gegebenen Technologiestandard zu erhöhen, während extrem kritische Fertigungstechniken, beispielweise im Hinblick auf das Stapeln einer großen Anzahl sehr kritischer Metallisierungsschichten vermieden werden, ist die Wärmehandhabung in diesen drei-dimensionalen Chipanordnungen sehr schwierig, insbesondere wenn Chips mit hoher Leistungsaufnahme enthalten sind.
  • Beispielsweise führen in komplexen CPU-Bauelemente und statische und dynamische Leistungsaufnahme zu einer ausgeprägten Abwärme, die aus dem Bauteil abzuführen ist, was typischerweise bewerkstelligt wird, indem ein effizienter Wärmeableitpfad von dem halbleitenden Material zum Rand über ein Gehäusesubstrat bereitgestellt wird, das wiederum mit einer geeigneten Wärmesenke, etwa einem Lüfter und dergleichen, verbunden ist. In diesem Falle wird die Rückseite des Halbleitersubstrats effizient auf der Grundlage der externen Wärmesenke über das Substratmaterial und das Gehäusesubstrat gekühlt. In einer gestapelten Bauteilkonfiguration, in der Beispielsweise ein komplexes Speicherbauelement, etwa ein dynamischer RAM-Baustein, eingebaut ist, ist die effiziente thermische Kopplung der Rückseite der CPU mit der externen effizienten Wärmesenke nicht mehr verfügbar, da das Substrat der Speicherschaltung mit Hochleistungshalbleiterbauelementen in Verbindung ist, wodurch die gesamte Wärmeabfuhreigenschaft reduziert wird. In diesem Falle bietet die gestapelte Bauteilkonfiguration eine bessere Gesamtvolumenpackungsdichte, wobei das eigentliche Leistungsverhalten zumindest in der Betriebsphase verringert wird, in der eine erhebliche Leistungsaufnahme in der CPU erforderlich ist. Folglich werden in einigen konventionellen Vorgehensweisen spezielle Materialien oder Materialsysteme in gestapelte Bauteilkonfiguration eingebaut, beispielsweise zwischen den Rückseiten der Halbleitersubstrate, um damit in effizienter Weise die Wärmeableitung von dem Hochleistungsbauelement, etwa beispielsweise der CPU, in das Bauelement mit der deutlich geringeren Leistungsaufnahme, um schließlich eine Verbindung zu einer externen Wärmesenke zu erzeugen. In anderen Fällen werden zusätzliche Maßnahmen getroffen, um damit die Wärmeableiteigenschaften über ein Metallisierungssystem des Bauelements mit hoher Leistung zu verbessern, wobei insbesondere in komplexen Anwendungen entsprechende dielektrische Materialien mit kleinem ε, die in komplexen Metallisierungssystemen vorgesehen sind, wesentlich die gesamte Wärmeabfuhreigenschaft beeinträchtigen, wodurch diese Vorgehensweise zu einer weniger attraktiven Option für gestapelte Bauteilkonfigurationen wird, in denen komplexe Hochleistungsbauelemente, etwa komplexe CPU's zu verwenden sind.
  • Generell ermöglicht das Konzept des Übertragens einer größeren Menge an Wärme von dem Hochleistungsbauelement in das Bauelement mit geringerer Leistung eine gewisse Verringerung des gesamten Temperaturgradienten in der gestapelten Bauteilkonfiguration, wobei jedoch die begrenzten Wärmeableitfähigkeiten entsprechender Materialsysteme, die zwischen den Substraten des Bauelements mit hoher Leistung und des Bauelements mit geringerer Leistung vorhanden sind, in Verbindung mit der beschränkten Wärmeableiteigenschaft des Metallisierungssystems des Bauelements mit geringer Leistung zu einer insgesamt sehr begrenzten Wärmeableitfähigkeit führen, wodurch ebenfalls das Leistungsverhalten der gestapelten Bauteilkonfiguration beschränkt wird.
  • Die Druckschrift DE 10 2008 049 726 A1 beschreibt ein Halbleiterbauelement, in welchem ein thermoelektrisches Element vorgesehen ist, um die Steuerung der Wärmeverteilung in dem Halbleiterbauelement zu verbessern. Dabei ist das thermoelektrische Element auf einem einzelnen Substrat des Halbleiterbauelements vorgesehen.
  • Die Druckschrift DE 10 2007 051 312 B4 beschreibt ein Verfahren zur Herstellung eines CMOS-Bauelements mit einem Peltier-Element und einer Fotodiode, die auf einem gemeinsamen Substrat hergestellt sind, so dass beim Betrieb des CMOS-Bauelements der Dunkelstrom reduziert bzw. vermieden werden kann.
  • Die Druckschrift WO 2006/072063 A1 beschreibt ein Verfahren zur Herstellung eines mikroelektronischen Bauelements mit einem eingebauten thermoelektrischen Element, wobei diese Elemente auf einer gemeinsamen Substrat mit direktem Kontakt zueinander hergestellt sind.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Halbleiterbauelemente mit einer gestapelten Konfiguration und Techniken um diese zu betreiben, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente mit einer gestapelten Bauteilkonfiguration bereit, d. h. einer Konfiguration, in der komplexe integrierte Schaltungen in und über einzelnen Substraten hergestellt sind, etwa Halbleitermaterialien, und die in einer gestapelten Konfiguration verbunden sind, wobei ein insgesamt besseres Temperaturverhalten erreicht wird, indem ein aktives Wärmeübertragungssystem bereitgestellt wird. Wie zuvor erläutert ist, werden häufig eine integrierte Schaltung mit hoher Leistung, etwa eine CPU, oder eine andere komplexe Schaltung und eine integrierte Schaltung kombiniert, indem die Substrate dieser Halbleiterbauelemente in geeigneter Weise verbunden werden, wobei jedoch insbesondere die Wärmeableiteigenschaft der Schaltung mit hoher Leistung deutlich beschränkt ist, da beispielsweise deren Rückseite nicht mehr gekühlt wird. Um verbesserte Wärmeableiteigenschaften bereitzustellen, wird ein aktives Wärmeübertragungssystem in Form eines Peltier-Elements mit geeigneter Konfiguration eingerichtet, um damit einen insgesamt besseren thermisch leitenden Pfad innerhalb der gestapelten Bauteilkonfiguration vorzusehen. In einigen entsprechenden hierin offenbarten Aspekten wird das Peltier-Element in geeigneter Weise über zwei gestapelte Halbleiterbauelemente „verteilt”, wobei die wirksame Wärmesenke des verteilten Peltier-Elements an einem kritischen Bereich der gestapelten Bauteilkonfiguration angeordnet ist, beispielsweise nahe oder über der Halbleiterschicht, der komplexe Schaltungselemente vorgesehen sind, die typischerweise einen großen Anteil der Abwärme erzeugen. Andererseits wird der zweite thermische Kontaktbereich des verteilten Peltier-Elements in dem zweiten Halbleiterbauelement vorgesehen, beispielsweise innerhalb des Metallisierungssystems und kann effizient mit entsprechenden Halbleitergebieten des verteilten Peltier-Elements verbunden werden, um damit insgesamt einen sehr effizienten Wärmeableitpfad zu erreichen. Auf diese Weise kann folglich die Abwärme, die im Wesentlichen in einem der gestapelten Halbleiterbauelemente erzeugt wird, effizient zu dem zweiten gestapelten Halbleiterbauelement auf der Grundlage eines aktiven Wärmeübertragungsmechanismus geleitet werden, wobei die entsprechenden effektiven Temperaturreservoirs des verteilten Peltier-Elements in geeigneter Weise innerhalb er gestapelten Halbleiterbauelemente so positioniert sind, dass eine sehr effiziente Übertragung der Abwärme zu einer externen Wärmesenke einer gestapelten Bauteilkonfiguration möglich ist. Folglich kann ein Bauteil mit hoher Leistung in einer gestapelten Konfiguration thermisch mit einer externen Wärmesenke in ähnlich effizienter Weise oder in besserer Weise gebunden werden, wie in einer Einzelbauteilkonfiguration, während gleichzeitig die Möglichkeit geschaffen wird, insgesamt eine höhere Gesamtvolumenpackungsdichte zu erreichen.
  • Eine anschauliche hierin offenbarte gestapelte Halbleiterkonfiguration umfasst ein erstes Substrat, eine Halbleiterschicht, die über dem ersten Substrat ausgebildet ist und eine erste Schaltung, die in und über der ersten Halbleiterschicht ausgebildet ist. Die gestapelte Halbleiterbautekonfiguation umfasst ferner mehrere erste Halbleitergebiete und mehrere zweite Halbleitergebiete, die in dem ersten Substrat ausgebildet sind, wobei die ersten und zweiten Halbleitergebiete unterschiedliche Leitungsbandenergiepegel besitzen, Ferner ist ein erstes Verdrahtungssystem über den ersten Substrat ausgebildet und umfasst mehrere erste Verbindungen, wovon jede eines der mehreren der ersten Halbleitergebiete mit einem der mehreren zweiten Halbleitergebiete verbindet. Ferner umfasst die gestapelte Halbleiterkonfiguration ein zweites Substrat, das an dem ersten Substrat angebracht ist und ein zweites Verdrahtungssystem aufweist, das über dem zweiten Substrat ausgebildet ist. Das zweite Verdrahtungssystem umfasst mehrere zweite Verbindungen, wovon jede eines der mehreren ersten Halbleitergebiete mit einem der mehreren zweiten Halbleitergebiete verbindet.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein erstes Substrat mit einer Rückseite und einer Vorderseite. Das Halbleiterbauelement umfasst ferner ein zweites Substrat mit einer Rückseite und einer Vorderseite. Des weiteren umfasst das Halbleiterbauelement ein Peltier-Element in mehreren Halbleitergebieten, die in dem ersten Substrat ausgebildet sind. Das Peltier-Element umfasst ferner ein erstes Verdrahtungssystem, das mit den mehreren Halbleitergebieten über die Vorderseite des Substrats verbunden ist, und umfasst ferner ein zweites Verdrahtungssystem, das mit den mehreren Halbeitergebieten durch Öffnungen verbunden ist, die sich durch das zweite Substrat erstrecken.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1i schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Phasen bei der Herstellung eines Teils eines Peltier-Elements und eines Halbleiterbauelements zeigen, das das erste Halbleiterbauelement einer gestapelten Bauteilkonfiguration gemäß anschaulicher Ausführungsformen darstellt;
  • 1j schematisch eine Querschnittsansicht eines Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigt, in der ein Verdrahtungssystem so vorgesehen ist, dass dieses in geeigneter Weise die Halbleitergebiete des Peltier-Elements gemäß anschaulicher Ausführungsformen verbindet;
  • 1k bis 1n schematisch Querschnittsansichten eines Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, wobei diverse Konfigurationen des Verdrahtungssystems in Verbindung mit Schaltungselementen dargestellt sind;
  • 1o schematisch eine Querschnittesansicht eines zweiten Halbleiterbauelements zeigt, d. h. eines zweiten Teils einer gestapelten Bauteilkonfiguration mit einem zweiten Verdrahtungssystem zum Anschluss an das Peltier-Element gemäß anschaulicher Ausführungsformen;
  • 1p schematisch eine Querschnittsansicht des gesamten Halbleiterbauelements, das eine gestapelte Bauteilkonfiguration bildet und ein „verteiltes” Peltier-Element so aufweist, dass ein effizientes Wärmeübertragungssystem durch die gestapelte Bauteilkonfiguration gemäß anschaulicher Ausführungsformen bereitgestellt wird; und
  • 1q schematisch das gestapelte Halbleiterbauelement gemäß anschaulicher Ausführungsformen zeigt, in der der Betrieb des verteilten Peltier-Elements auf der Grundlage einer Steuereinheit gesteuert wird, die intern oder extern vorgesehen wird, um damit eine bessere Gesamtwärmeverwaltung in der gestapelten Bauteilkonfiguration zu erreichen.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente bereit, die eine gestapelte Bauteilkonfiguration aufweisen, wobei eine bessere Wärmeverwaltung erreicht wird, indem ein aktives Wärmeübertragungssystem in der gestapelten Bauteilkonfiguration so vorgesehen wird, dass Abwärme effizient von kritischen Bauteilbereichen, etwa einem Halbleiterbauelement mit hoher Leistungsaufnahme, zu einer externen Wärmesenke über zumindest ein weiteres Halbleiterbauelement der gestapelten Konfiguration übertragen wird. Wie beispielsweise zuvor erläutert ist, werden häufig komplexe integrierte Schaltungen mit schnell schaltenden Schaltungsbereichen mit hoher Leistungsaufnahme mit weiteren Schaltungen kombiniert, etwa Speicherschaltungen, die weniger Leistung benötigen, um damit insgesamt die Volumenpackungsdichte zu erhöhen, wodurch insgesamt eine bessere Funktionsvielfalt innerhalb einer gegebenen Gehäusegröße oder einem Volumen erreicht wird, was bessere Anwendungsmöglichkeiten, beispielsweise in mobilen Anwendungen und dergleichen, ergibt. Da die gestapelte Bauteilkonfiguration eine Kopplung der einzelnen Halbleiterbauelemente über ihre Rückseiten der Bauelemente erfordert, ist eine effiziente thermische Kühlung des Halbleiterbauelement mit hoher Leistung, etwa einer CPU, mit einer externen Wärmesenke, etwa einem Lüfter, und dergleichen, nicht mehr verfügbar. Gemäß den hierin offenbarten Prinzipien wird ein aktives Wärmeübertragungssystem, d. h. ein Peltier-Element, mit einem geeigneten Aufbau so vorgesehen, dass der „Wärmesenkenbereich” des Peltier-Elements in dem Halbleiterbauelement mit hoher Leistung liegt, während der „Wärmequellenbereich” des Peltier-Elements in dem zweiten Halbleiterbauelement an einer geeigneten Position liegt, wodurch ein effizienter gesamter thermischer leitender Pfad innerhalb er gestapelten Bauteilkonfiguration geschaffen wird.
  • Z. B. kann das Substrat eines der Halbleiterbauelement effizient verwendet werden, um darin Halbleiterelemente des Peltier-Elements vorzusehen, die geeignet mit einem metallbasierten Verdrahtungssystem verbunden sind, das somit als eine Wärmesenke oder eine Wärmequelle des Peltier-Elements dient, während die komplementäre Wärmequelle oder Wärmesenke des Peltier-Elements in und über dem zweiten Halbleiterelement der gestapelten Konfiguration vorgesehen wird. In diesem Sinne wir das Peltier-Element auch als ein „verteiltes Peltier-Element” betrachtet, da zumindest die zwei metallbasierten Verdrahtungssysteme in oder über unterschiedlichen Substraten der gestapelten Halbleiterbauelemente vorgesehen sind.
  • Die Halbleitergebiete des Peltier-Elements sind typischerweise Halbleitergebiete mit einer unterschiedlichen Leitungsbandenergie, die beispielsweise in Form invers dotierter Bereiche des gleichen grundlegenden halbleitenden Materials, etwa eines Silizium/Germanium-Materials vorgesehen sind, oder es können auch andere geeignete Halbleiterverbindungsmaterialien, etwa Wismuttellurid, und dergleichen effizient auf der Grundlage gut etablierter Prozesstechnologien eingesetzt werden, wobei die moderat große Ausdehnung dieser Halbleitergebiete keine aufwendigen Lithographie- und Strukturierungsstrategien erfordert. D. h., im Vergleich zu den kritischen Abmessungen der eigentlichen Schaltungselemente, etwa von Gateelektrodenstrukturen, und dergleichen, die 50 nm und weniger betragen können, liegen die lateralen Abmessungen sowie die Dicke jeglicher derartiger Halbleitergebiete des Peltier-Elements in einem Bereich von mehreren Mikrometern bis mehrere 10 oder 100 μm. Folglich können diese Halbleitergebiete effizient während einer beliebigen geeigneten Fertigungsstufe hergestellt werden, beispielsweise vor dem Vorsehen der eigentlichen Schaltungselemente, etwa von Transistoren, oder nach der Fertigstellung der Transistorstrukturen, wobei das entsprechende Verdrahtungssystem auf der Grundlage von Prozesstechniken hergestellt werden kann, das zur Herstellung des Verdrahtungssystems der Halbleiterbauelemente verwendet wird, etwa in Kontaktebenen, Metallisierungssystemen und dergleichen. Somit sind lediglich einige wenige zusätzliche Prozessschritte erforderlich, die auf der Grundlage weniger kritischer Prozessstrategien ausgeführt werden können, etwa auf der Grundlage von nicht-kritischen Lithographieprozessen, Strukturierungsprozessen, Abscheideprozessen und dergleichen.
  • Ferner wird in einigen anschaulichen hierin offenbarten Ausführungsformen das verteilte Peltier-Element in geeigneter Weise betrieben, beispielsweise auf der Grundlage einer Steuereinheit, die zumindest teilweise innerhalb der gestapelten Bauteilkonfiguration vorgesehen wird oder die extern von dem gestapelten Halbleiterbauelement vorgesehen wird, um damit ein besseres Leistungsverhalten hinsichtlich der gesamten Leistungsaufnahme, der Temperatursteuerung und dergleichen zu erreichen. Beispielsweise wird das Peltier-Element oder eines oder mehrere Peltier-Elemente, wenn mehrere Peltier-Elemente in der gestapelten Konfiguration vorgesehen sind, auf Verlangen betrieben, d. h. abhängig von der tatsächlichen Temperatur und der Temperaturverteilung in der gestapelten Konfiguration, wobei eine unnötige Leistungsaufnahme während jener Betriebsphasen vermieden wird, in denen ausgeprägte Wärmeübertragungseigenschaften nicht erforderlich sind. Dazu können geeignete Temperatursensoren verwendet werden oder eines oder mehrere der Peltier-Elemente kann selbst als ein Temperaturüberwachungssystem verwendet werden, das ein geeignetes Temperatursignal bereitstellt, das den Temperaturstatus in der gestapelten Konfiguration angibt. Somit kann ein geeigneter Betriebsmodus des Peltier-Elements auf der Grundlage des Temperatursignals ausgewählt werden, beispielsweise kann ein Stromfluss eingerichtet werden, indem etwa einfach das Peltier-Element aktiviert oder deaktiviert wird, während in anderen Fällen der Stromfluss in seiner Größe so eingestellt wird, dass die Wärmeübertragungseigenschaften in geeigneter Weise im Hinblick auf die Temperatursituation innerhalb der gestapelten Bauteilkonfiguration angepasst wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 120, das ein erstes Bauelement einer gestapelten Bauteilkonfiguration repräsentiert, die auf der Grundlage des Halbleiterbauelements 120 und zumindest eines weiteres Halbleiterbauelements aufgebaut wird, wie dies auch nachfolgend detaillierter beschrieben ist. Das Bauelement 120 umfasst ein Substrat 121, etwa ein Halbleitermaterial, beispielsweise in Form von Silizium und dergleichen, wobei das Substrat 121 eine Rückseite oder hintere Seite 121r und eine Vorderseite 121f aufweist, wobei die Vorderseite 121f als eine Oberfläche des Substrats zu verstehen ist, über welche halbleiterbasierte Schaltungselemente, etwa Transistoren, und dergleichen herzustellen sind. Es sollte beachtet werden, dass in 1a das Substrat 121 in einer „umgedrehten” Konfiguration dargestellt ist, wobei eine Rückseitenbearbeitung angewendet wird, um damit geeignete Halbleitergebiete eines Peltier-Elements in dem Substrat 121 nachfolgend zu bilden, ohne dass die Vorderseite 121f oder Bauteilebenen, die darüber ausgebildet sind, beeinflusst werden. Es sollte beachtet werden, dass die gesamten Abmessungen des Substrats 121 anschaulicher Natur sind und nicht maßstabsgetreu gezeigt sind. Beispielsweise liegt typischerweise die Dicke des Substrats 121 im Bereich von mehreren 100 μm, während laterale Abmessungen im Bereich von mehreren Millimetern bis mehrere 10 mm liegen, wenn ein einzelner Chipbereich betrachtet wird, wobei in der gezeigten Fertigungsphase die mehreren Bauelemente 120 als eine einzelne Scheibe vorgesehen sein können, die laterale Abmessungen von mehreren 100 mm aufweisen kann. In der gezeigten Ausführungsform ist ein vergrabenes isolierendes Material 122 „über” der Vorderseite 121f vorgesehen und ist durch ein Siliziumdioxidmaterial und dergleichen repräsentiert. Eine Bauteilebene 123 ist über der Vorderseite 121f ausgebildet und repräsentiert in der gezeigten Fertigungsphase zumindest ein Halbleitermaterial, etwa ein Siliziummaterial, möglicherweise in Verbindung mit einem dielektrischen Material einer Kontaktebene. Es sollte beachtet werden, dass das Halbleitermaterial in der Bauteilebene 123 in Verbindung mit dem vergrabenen isolierenden Material 122 eine SOI-(Halbleiter-oder-Silizium-auf-Isolator-)Konfiguration bildet, während in anderen Fällen das Material 122 weggelassen wird und das kristalline halbleitende Material der Bauteilebene 123 einen kristallinen Bereich des Substrats 121 darstellt, wodurch eine Vollsubstratkonfiguration erzeugt wird. Ferner können Schaltungselemente in der Bauteilebene 123, beispielsweise in Form von Transistoren, etwa in Form von Feldeffekttransistoren, vorgesehen sein, die vorzugsweise in komplexen Logikschaltungen, etwa CPU's und dergleichen eingesetzt werden. In anderen Fällen werden derartige Schaltungselemente in einer späteren Fertigungsphase hergestellt.
  • Wie ferner gezeigt ist, ist eine Maskenschicht 124 über der Rückseite 121r vorgesehen und besitzt geeignete Maskenöffnungen 124a, die die laterale Größe und Lage von Halbleitergebieten für ein oder mehrere Peltier-Elemente definieren, die in dem Substrat 121 herzustellen sind. Das Maskenmaterial 124 kann in Form eines Lackmaterials, eines Hartmaskenmaterials in Verbindung mit dem Lackmaterial, und dergleichen vorgesehen sein.
  • Das in 1a gezeigte Halbleiterbauelement 120 kann auf der Grundlage der folgenden Prozessstrategie hergestellt werden. In einigen anschaulichen Ausführungsformen wird die Bauteilebene 123, beispielsweise mit dem Halbleitermaterial in dieser Fertigungsphase, so bearbeitet, dass Schaltungselemente erzeugt werden, etwa Isolationsstrukturen, Transistoren, Widerstände und dergleichen, was komplexe Lithographietechniken, Ätztechniken, Abscheideprozesse, Einebnungsprozesse, Ausheizprozesse und dergleichen mit einschließen kann. Beispielsweise werden Transistoren auf der Grundlage kritischer Abmessungen von 50 nm und weniger abhängig von den Bauteilerfordernissen vorgesehen. In einigen Ausführungsformen werden jegliche Hochtemperaturausheizprozesse vor dem Ausführen einer Rückseitenbearbeitung des Bauelements 120 ausgeführt. In anderen Fällen erlauben die entsprechenden Halbleitergebiete, die für ein noch herzustellendes Peltier-Element zu verwenden sind, nicht das Ausführen nachfolgender Hochtemperaturprozesse, so dass entsprechende Schaltungselemente oder Teile davon, die Ausheizprozesse erfordern, in einer späteren Fertigungsphase hergestellt werden. Die Maske 124 kann auf der Grundlage einer beliebigen gut etablierten Prozessstrategie hergestellt werden, da, wie zuvor erläutert ist, die relativ großen Abmessungen der Maskenöffnungen 124a zu nicht-kritischen Lithographie- und Strukturierungsbedingungen führen.
  • 1b zeigt schematisch das Bauelement 120 während eines Ätzprozesses 125, etwa bei einem plasmaunterstützten Ätzprozess, wobei gut etablierte Rezepte typischerweise in Ätzprozessen für tiefe Gräben eingesetzt werden, um damit entsprechende Öffnungen 121a, 121b in dem Substrat 121 zu erzeugen. Die Öffnungen 121a, die in Form von Gräben und dergleichen, vorgesehen werden, besitzen eine geeignete Tiefe und können sich, wie gezeigt ist, zu der vergrabenen isolierenden Materialschicht 122 erstrecken, die als ein effizientes Stoppmaterial verwendet werden kann. In anderen Fällen erstrecken sich die Öffnungen 121a, 121b zu einer anderen geeigneten Tiefe innerhalb der Schicht 121, beispielsweise wenn das vergrabene isolierende Material 122 nicht vorgesehen ist. In diesem Falle wird ein zeitgesteuerter Ätzprozess angewendet, wobei auf Grund der wenig kritischen Prozessbedingungen ein hohes Maß an Gleichmäßigkeit für die Tiefe und die lateralen Abmessungen der Öffnung 121a, 121b erreicht wird. Des weiteren sollte beachtet werden, dass jegliche prozessabhängige Ungleichmäßigkeiten während des Strukturierungsprozesses 125 das Verhalten des schließlich erhaltenen Peltier-Elements wenig beeinflussen. Nach dem Ätzprozess 125 wird die Maskenschicht 124 entfernt, beispielsweise durch gut etablierte Lackabtragungsprozesse und dergleichen, möglicherweise mit zusätzlichen Reinigungsprozessen im Anschluss daran, wenn dies erforderlich ist. Es sollte beachtet werden, dass bei Bedarf eine beliebige geeignete Maskenschicht (nicht gezeigt) ebenfalls über der Bauteilebene 123 vorgesehen sein kann, um damit die Integrität von Schaltungselementen zu bewahren, die darin ausgebildet sind, oder um eine bessere Integrität zu schaffen, wenn der Kontakt mit einer reaktiven Prozessatmosphäre, etwa dem Ätzprozess 125 und zusätzlichen Reinigungsprozessen als ungeeignet erachtet wird.
  • 1c zeigt schematisch das Bauelement 120 nach dem Abscheiden eines isolierenden Materials 126 über dem Substrat 121 und den Öffnungen 121a, 121b. Das isolierende Material 126 kann in Form eines beliebigen geeigneten Materials vorgesehen werden, etwa als Siliziumdioxid, Siliziumnitrid und dergleichen, wodurch jegliche halbleitende Materialien, die in den Öffnungen 121a, 121b zu bilden sind, von dem Substrat 121 getrennt werden. Das dielektrische Material 126 kann auf der Grundlage einer beliebigen geeigneten Abscheidetechnik, etwa CVD (chemische Dampfabscheidung), und dergleichen aufgebracht werden.
  • 1d zeigt schematisch das Bauelement 120 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Abscheidemaske 127 vorgesehen, beispielsweise in Form eines beliebigen geeigneten Materials, das in einer späteren Fertigungsphase effizient selektiv in Bezug auf das Material 126 und jegliches Halbleitermaterial, das in der Öffnung 121b vorgesehen wird, zu entfernen ist. Beispielsweise ist die Maske 127 aus Siliziumnitrid und dergleichen oder anderen Materialien aufgebaut, die geeignet so behandelt werden, dass sie den Temperaturbedingungen während eines nachfolgenden Abscheideprozesses zum Vorsehen eines Halbleitermaterials in den Öffnungen 121b widerstehen. Die Abscheidemaske 127 kann auf der Grundlage geeigneter Lithographietechniken bereitgestellt werden, wobei, wie zuvor erläutert ist, die nicht-kritischen lateralen Abmessungen der Öffnungen 121a, 121b auch für unkritische Bedingungen im Hinblick auf die Justierung und die Strukturierung der Maske 127 sorgen.
  • 1e zeigt schematisch das Bauelement 120 während eines Prozesses 128 zum Bereitstellen eines geeigneten Halbleitermaterials 128b in den Öffnungen 121b. Beispielsweise ist das Halbleitermaterial 121b ein dotiertes Halbleitermaterial, das geeignet ist, um ein Peltier-Element herzustellen. Beispielsweise ist Silizium/Germanium ein geeignetes Basismaterial zur Herstellung eines Peltier-Elements. Es sollte jedoch beachtet werden, dass auch eine andere geeignete Halbleiterverbindung mit einer geeigneten Dotierstoffkonzentration verwendet werden kann, um damit eine effiziente thermoelektrische Wirkung beim Fertigstellen eines Peltier-Elements zu erreichen. Der Prozess 128 kann einen beliebigen geeigneten Abscheideprozess umfassen, der eine ausreichend hohe Abscheiderate bietet, um die damit die tiefen Gräben 121b zu füllen. Beispielsweise kann die Flüssigphasenepitaxie (LPE) angewendet werden, um vorzugsweise das Material 128 in den Öffnungen 121b abzuscheiden. Dazu werden die Abscheideparameter so festgelegt, dass eine Abscheidung von Material auf der Abscheidemaske 127 ggf. verringert wird. In anderen Fällen umfasst der Prozess 128 einen zusätzlichen Abtragungsprozess zum Entfernen von überschüssigen Material, das während der Abscheidung des Halbleitermaterials 128b auf der Abscheidemaske 127 gebildet wurde. Beispielsweise können CMP, Ätzen und dergleichen angewendet werden. Zu beachten ist, dass während des Abscheidens des Materials 128b eine Konzentration und die Art der Dotierstoffsorte so eingebaut werden können, dass das Halbleitermaterial in Form eines dotierten Halbleitermaterials vorgesehen wird, beispielsweise als ein p-dotiertes Silizium/Germanium-Halbleitermaterial, und dergleichen.
  • 1f zeigt schematisch das Bauelement 120 nach dem Entfernen der Abscheidemaske 127 (siehe 1e). Dazu wird ein geeigneter Abtragungsprozess angewendet, wobei das dielektrische Material 126 und das Halbleitermaterial 128b als Stoppmaterialien dienen. Z. B. ist eine Vielzahl an Ätzrezepten verfügbar, um Siliziumnitrid selektiv in Bezug auf Siliziumoxid, Silizium, Silizium/Germanium, und dergleichen abzutragen.
  • 1g zeigt schematisch das Halbleiterbauelement 120 in einer weiteren Abscheidemaske 129, die die Öffnungen 121a freilässt, während das zuvor hergestellte Halbleitermaterial 128b abgedeckt wird. Die Maske 129 kann auf der Grundlage ähnlicher Prozessstrategien hergestellt werden, wie dies zuvor mit Bezug zu der Abscheidemaske 127 der 1e erläutert ist.
  • 1h zeigt schematisch das Bauelement 120 während eines weiteren Prozesses 120 zum Abscheiden eines Halbleitermaterials 130a, etwa eines n-dotierten Halbleitermaterials mit der gleichen Basiskonfiguration wie das Material 128b. Folglich besitzen die Halbleitermaterialien 120 und 128b unterschiedliche Energieniveaus im Hinblick auf ihre Leitungsbändern, wie dies zum Erreichen der gewünschten thermoelektrischen Wirkung beim geeigneten Verbinden der Halbleitergebiete 128b und 130a erforderlich ist, um damit ein Peltier-Element zu erzeugen, wie dies auch nachfolgend detaillierter beschrieben ist. Im Hinblick auf den Prozess 130 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Abscheideprozess 128, der in 1e beschrieben ist, angegeben wurden.
  • In den zuvor beschriebenen Ausführungsformen wird ein Unterschied in der Leitungsbandenergie erreicht, indem das gleiche grundlegende Material vorgesehen wird und indem eine n-Dotierung und eine p-Dotierung bereitgestellt werden, wobei die Dotierstoffsorte während der entsprechenden Abscheideprozesse eingebaut wird. D. h., in diesem Falle wird eine in-situ-Dotierung angewendet, indem eine geeignete Dotierstoffsorte in die Abscheideatmosphäre des jeweiligen Abscheideprozesses eingebaut wird. In anderen Fällen werden zusätzlich oder alternativ zum Vorsehen zweier unterschiedlicher Arten von Dotierungen unterschiedliche Basismaterialien verwendet, beispielsweise mit der gleichen Art an Dotierstoffsorten, solange ein geeigneter Unterschied in der Leitungsbahnenergie erreicht wird. In noch anderen anschaulichen Ausführungsformen (nicht gezeigt) werden die Materialien 128b, 130a als nicht dotierte Materialien vorgesehen, oder nur eines dieser Materialien wird in Form eines in-situ-dotierten Materials bereitgestellt, während die Dotierstoffsorte in das andere Material oder die Dotierstoffsorten für beide Halbleitermaterialien auf der Grundlage eines Ionenimplantationsprozesses in Verbindung mit einem geeigneten Maskierungsschema eingebaut werden. Dazu können gut etablierte Ionenimplantationsrezepte angewendet werden. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird ein Teil des Substrats selbst als eine Art an Halbleitermaterial verwendet, wobei eine geeignete Dotierungskonzentration durch Ionenimplantation eingebaut wird, beispielsweise auf der Grundlage eines nicht-maskierten Implantationsprozesses vor dem Bilden jeglicher Öffnungen in dem Substrat 121. Daraufhin werden geeignete Öffnungen hergestellt, etwa die Öffnungen 121a oder die Öffnungen 121b (siehe 1b) und das isolierende Material 126 wird in die entsprechenden Öffnungen 121a oder 121b eingeführt, um damit die erforderliche elektrische Trennung des verbleibenden Materials des Substrats 121 von einem weiteren Halbleitermaterial, etwa den Materialien 120a oder 128b, zu erreichen. In diesem Falle kann einer der Abscheideprozesse 128 oder 130 weggelassen und kann somit durch einen Implantationsprozess „ersetzt” werden, wodurch die erforderliche Dotierstoffkonzentration in dem Substrat 121 bereitgestellt wird. Wenn eine nicht-maskierte Implantation einer Dotierstoffsorte in das Substrat 121 als ungeeignet erachtet wird, wird in anderen Fallen das Substrat 121 auf der Grundlage eines maskierten Ionenimplantationsprozesses so dotiert, dass lokal die gewünschte Dotierstoffkonzentration hervorgerufen wird.
  • In noch anderen anschaulichen Ausführungsformen wird das Substratmaterial 121 in Form eines geeigneten vordotierten Materials bereitgestellt, etwa als ein Silizium/Germanium-Material, wodurch ein zusätzlicher Implantationsprozess zum Erreichen einer gewünschten Dotierstoffkonzentration in dem Substrat 121 vermieden wird, das in Kombination mit einem weiteren Halbleitermaterials, das in einer der Öffnungen 121a, 121b zu bilden ist, zu der gewünschten Differenz in der Leitungsbandenergie führt.
  • 1i zeigt schematisch das Halbleiterbauelement 120 in einer weiter fortgeschrittenen Fertigungsphase, in der die Halbleitergebiete 128b, 120a als elektrisch isolierte Gebiete innerhalb des Substrats 121 vorgesehen sind, was erreicht werden kann, indem beispielsweise beginnend von der in 1h gezeigten Konfiguration durch Ausführen eines Materialabtragungsprozesses, etwa ein CMP-Prozess (chemisch-mechanischer Polier-)Prozess ausgeführt wird. Folglich kann eine im Wesentlichen ebene Oberfläche auf der Rückseite des Substrats 121 erreicht werden. Wie zuvor erläutert ist, wird in anderen anschaulichen Ausführungsformen eines der Halbleitergebiete 128b, 130 in Form eines Teils des Substrats 121 vorgesehen, wenn dieses das gewünschte thermoelektrische Verhalten mit dem anderen Material 128b oder 130a besitzt.
  • Wie zuvor angegeben ist, kann die weitere Bearbeitung fortgesetzt werden, indem Schaltungselemente, etwa Transistoren hergestellt werden, wenn die Halbleitermaterialien 130a, 128b eine erforderliche hohe Temperaturstabilität besitzen, während in anderen Fällen derartige Schaltungselemente bereits in und über der Bauteilebene 123 zumindest bis zu einem Stadium hergestellt sind, in welchem weitere Hochtemperaturprozesse nicht mehr erforderlich sind.
  • 1j zeigt schematisch das Bauelement 120 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Verdrahtungssystem 135 so vorgesehen, dass dieses in geeigneter Weise ein entsprechendes der Halbleitergebiete 128b mit einem entsprechenden der Halbleitergebiete 130a verbindet, wie dies durch die Verdrahtungskomponenten 135a bis 135b angegeben ist. Folglich stellt das Verdrahtungssystem 135 in Verbindung mit den Halbleitergebieten 128a, 130a den ersten Teil eines „verteilten” Peltier-Elements dar, das auf der Grundlage eines weiteren Halbleiterbauelements einer gestapelten Bauteilkonfiguration fertiggestellt wird, wie dies nachfolgend detaillierter beschrieben ist.
  • Das Verdrahtungssystem 125 kann auf der Grundlage von Metallmaterialien bereitgestellt werden, wie sie typischerweise in der Bauteilebene 123 verwendet werden, oder auf der Grundlage eines anderen geeigneten leitenden Materials gemäß den Prozess- und Bauteilerfordernissen. Das Verdrahtungssystem 135 repräsentiert somit eine Wärmesenke oder einen Wärmequellenbereich eines noch herzustellenden Peltier-Elements, um damit eine bessere thermische Ankopplung an kritische Bauteilbereiche in der Bauteilebene 123 zu erzeugen, beispielsweise zu schnell schaltenden Transistorelementen und dergleichen, wie sie typischerweise in komplexen Schaltungen, etwa CPU's, und dergleichen eingesetzt werden. Wie nachfolgend detaillierter beschrieben ist, kann das Verdrahtungssystem 135 zusammen mit einem Verdrahtungsnetzwerk für das Bauelement 120, etwa einer Kontaktebene oder einem Metallisierungssystem, und dergleichen, hergestellt werden, die in und über der Bauteilebene 123 herzustellen sind.
  • 1k zeigt schematisch eine Querschnittsansicht des Bauelements 120 in einer Fertigungsphase, in der Schaltungselemente 123b, 123c, 123d in und über der Halbleiterschicht 123a der Bauteilebene 123 ausgebildet sind. Die Schaltungselemente 123b, 123c, 123d können komplexe Schaltungselemente darstellen, etwa Transistoren und dergleichen, wobei zumindest einige dieser Schaltungselemente eine komplexe Schaltung bilden. Beispielsweise erzeugen die Schaltungselemente 123b, 123c eine komplexe Logikschaltung, beispielsweise in Form einer CPU, und dergleichen. In der gezeigten Ausführungsform stellen die Schaltungselemente 123d eine geeignete Steuerschaltung dar, um damit eine bessere Temperatursteuerung in dem Bauelement 120 und in einer gestapelten Bauteilkonfiguration zu erhalten, wie dies nachfolgend detaillierter beschrieben ist. Es sollte beachtet werden, dass zumindest einige der Schaltungselemente 123b, ..., 123d auf der Grundlage von kritischen Abmessungen von 50 nm und deutlich darunter hergestellt werden können. Des weiteren sind die Schaltungselemente in einem geeigneten dielektrischen Material eingebettet, etwa in Siliziumdioxid, Siliziumnitrid, wobei geeignete Kontaktelemente 123e eine Verbindung zu den Schaltungselementen 123b, ..., 123d herstellen. Ferner kann ein Teil des Verdrahtungssystems 135 in Form von Kontaktelementen 135c vorgesehen sein, die sich durch die Bauteilebene 123 erstrecken und eine Verbindung zu entsprechenden Halbleitergebieten 128b, 130a herstellen.
  • Das in 1k gezeigte Halbleiterbauelement 120 kann auf der Grundlage gut etablierter Prozessstrategien zur Herstellung der Schaltungselemente 123b, ..., 123d in Verbindung mit Kontaktprozesstechniken hergestellt werden, woran sich geeignete Strukturierungsstrategien zur Herstellung von Öffnungen für die Kontaktelemente 123e, 125c anschließen, die nachfolgend mit einem geeigneten leitenden Material, etwa Wolfram, Aluminium, gefüllt werden. Zu beachten ist, dass bei Bedarf die Kontaktelemente 135c auf Basis einer Prozessstrategie hergestellt werden können, in der ein Teil dieser Elemente in einer frühren Fertigungsphase hergestellt wird, beispielsweise durch Bilden eines Fensters in der Halbleiterschicht 123a und in dem vergrabenen isolierenden Material 122, und dergleichen.
  • 1l zeigt schematisch das Bauelement 120 gemäß weiterer anschaulicher Ausführungsformen, in denen das Verdrahtungssystem 135 innerhalb des vergrabenen isolierenden Materials 122 und in der Halbleiterschicht 123a eingerichtet werden, ohne dass diese im Wesentlichen sich zu der Kontaktebene 123b erstrecken. Dazu werden geeignete Öffnungen in dem Halbleitermaterial hergestellt und mit einem geeigneten leitenden Material gefüllt, während eine Verbindungsleitung 135d des Verdrahtungssystems 135, die geeignete Halbleitergebiete 128b und 130a verbindet, in der Halbleiterschicht 123 hergestellt wird, beispielsweise in Form eines stark dotierten Materials, möglicherweise in Verbindung mit einem Metalisilizidmaterial. Zu diesem Zweck wird die Komponente 135d mittels von Prozessen hergestellt, die auch für die Herstellung von Schaltungselementen und Kontaktbereichen der Transistoren eingesetzt werden, beispielsweise auf der Grundlage einer hohen Dotierstoffkonzentration und auf der Grundlage von Silizidierungsprozessen. Wie zuvor erläutert ist, kann in diesem Falle die eigentliche thermische Ankopplung, die durch das Verdrahtungssystem 135 geboten wird, direkt innerhalb des Halbleitermaterials der Bauteilebene 123 angeordnet wird, wodurch eine sehr effiziente thermische Kopplung zu leistungsaufnehmenden Schaltungsbereichen geschaffen wird.
  • 1m zeigt schematisch das Bauelement 120 gemäß weiterer anschaulicher Ausführungsformen, in denen die Verbindungskomponente 135 des Verdrahtungssystem 135 in der Kontaktebene 132b der Bauteilebene 123 vorgesehen wird. D. h., wie zuvor erläutert ist, wird typischerweise ein dielektrisches Material in der Kontaktebene 123b so vorgesehen, dass Schaltungselemente, etwa Gateelektroden von Transistoren und dergleichen, passiviert werden, wie dies auch zuvor mit Bezug zu 1k beschrieben ist. Beim Herstellen geeigneter Kontaktelemente in der Kontaktebene 123b kann auch die Verbindungskomponente 135b hergestellt werden, ohne dass zusätzliche Prozessschritte erforderlich sind. In diesem Falle wird ein gut leitender Pfad zwischen jeweiligen Gebieten der Hableitergebiete 128b, 130a erzeugt, wobei auch eine effiziente thermische Ankopplung an die Schaltungselemente 123c, 123b erfolgt.
  • 1n zeigt schematisch das Bauelement 120 gemäß weiterer anschaulicher Ausführungsformen, in denen die Bauteilebene 123 ein Metallisierungssystem 123m aufweist, das mit der Kontaktebene 123 in Verbindung steht, wobei die Verbindungskomponenten 135d des Verdrahtungssystems 135 in einer oder mehreren Metallisierungsschichten des Metallisierungssystems 123m vorgesehen sind. In der gezeigten Ausführungsform ist die erste Metallisierungsschicht 123m als einzige dargestellt und die Komponenten 135d sind in der ersten Metallisierungsschicht ausgebildet. Auf diese Weise wird ein gut leitender Pfad mit einer effizienten thermischen Ankopplung an die halbleiterbasierten Schaltungselemente erreicht, die in und über der Halbleiterschicht 123a ausgebildet sind. Auch in diesem Falle werden die Verbindungskomponenten 135d ohne zusätzliche Prozessschritte im Vergleich zu einem konventionellen Metallisierungssystem eines Halbleiterbauelements bereitgestellt.
  • Ferner umfasst das Halbleiterbauelement 120 eine Kontaktstruktur oder Höckerstruktur 140, die geeignete Kontaktbereiche 141 aufweist, die mit den Halbleitergebieten 128b, 130a verbunden sind, und die geeignet sind, um geeignete Elemente 142, etwa Höcker, Metallsäulen und dergleichen aufzunehmen. Dazu werden geeignete Materialien verwendet, etwa Aluminium, Wolfram, Kupfer, Titan und dergleichen gemäß jeglicher gut etablierter Prozesstechnik zur Herstellung geeigneter Höckerstrukturen. Die Elemente 142 können in Form eines Lotmaterials bereitgestellt werden, etwa als bleifreie Lotmaterialien, als Kupfer, Gold und dergleichen. Zu diesem Zweck ist eine Vielzahl an Prozesstechniken verfügbar.
  • 1o zeigt schematisch eine Querschnittsansicht eines weiteren Halbleiterbauelements 150, das in Verbindung mit dem Bauelement 120, wie es zuvor mit Bezug zu den 1a bis 1n beschrieben ist, kombiniert wird, um damit eine gestapelte Bauteilkonfiguration bereitzustellen, wie dies auch nachfolgend detaillierter beschrieben ist. Das Bauelement 150 umfasst ein Substrat 151 mit einer Rückseite 151r und einer Vorderseite 151f, über der Schaltungselemente 153c, 153d, etwa Transistoren und dergleichen, vorgesehen sind. Die Schaltungselemente 153c, 153d repräsentieren Komponenten einer Bauteilebene 153 des Bauelements 150, das zusätzlich eine Kontaktebene, ein Metallisierungssystem und dergleichen aufweisen kann, wie dies auch zuvor mit Bezug zu dem Bauelement 120 beschrieben ist. Die Schaltungselemente 153c, 153d können eine geeignete funktionelle Schaltung bilden, etwa eine Speicherschaltung etwa in Form einer dynamischen RAM-Schaltung in Verbindung mit geeigneten Speicherkondensatoren und dergleichen. In anderen Fällen bilden zusätzliche einige der Schaltungselemente, etwa die Elemente 153d, eine geeignete Steuerschaltung zum Betreiben oder Steuern eines verteilten Peltier-Elements, das auf der Grundlage der Bauelemente 120 (siehe 1a bis 1m) und des Bauelements 150 hergestellt wird. Des weiteren umfasst das Bauelement 150 ein Verdrahtungssystem 155, das mehrere metallbasierte Komponenten 155d aufweist, die in der Bauteileebene 153 ausgebildet sind, d. h. in einer Kontaktebene und/oder einem Metallisierungssystems des Bauelements 150, wodurch für eine effiziente Wärmesenke oder Wärmequelle des noch herzustellenden verteilten Peltier-Elements gesorgt ist. Das Verdrahtungssystem 155 umfasst ferner eine Kontaktstruktur 155c, die eine komplementäre Struktur in Bezug auf die Kontaktstruktur 140 repräsentiert, wie sie in 1n gezeigt ist, um damit die Verbindung der Bauelement 150 und 120 zu ermöglichen. Des weiteren ist die Kontaktstruktur 155c mit den Komponenten 155d mittels geeignet ausgebildeter Durchgangslöcher 155b verbunden, die sich durch das Substrat 151 erstrecken und die mit einem geeigneten leitenden Material gefüllt sind, etwa einem Metallbasismaterial, einem Halbleitermaterial, Kohlenstoffmaterial und dergleichen.
  • Das in 1o gezeigte Bauelement 150 kann auf der Grundlage beliebiger geeigneter Prozessstrategien zur Herstellung der Elemente 153c, 153d erzeugt werden. In ähnlicher Weise können die Komponenten des 155d des Verdrahtungssystems 155 auf der Grundlage von Fertigungstechniken hergestellt werden, die auch zum Bereitstellen einer geeigneten Kontaktebene und eines Metallisierungssystems für die Schaltungselement 153c, 153d angewendet werden, beispielsweise in ähnlicher Weise, wie dies zuvor mit Bezug zu dem Bauelement 120 erläutert ist. In ähnlicher Weise kann die Kontaktstruktur 155c des Verdrahtungssystems 155 während einer beliebigen geeigneten Fertigungsphase hergestellt werden, d. h. die Kontaktdurchführungen 155v können vor dem Bereitstellen von Schaltungselementen hergestellt werden, wenn diese Komponenten mit Hochtemperaturprozessen verträglich sind, während in anderen Fällen die Kontaktdurchführungen 155v in einer späteren Fertigungsphase, beispielsweise nach der Fertigstellung zumindest eines Teils der Schaltungselement 153c, 153d, gebildet werden. Es sollte beachtet werden, dass die Kontaktstruktur 155c und die Durchgangslöcher 155v gemäß einer beliebigen geeigneten Prozessstrategie hergestellt werden, in der auch zusätzliche Durchgangslöcher und Kontaktbereiche für das funktionsmäßige Verbinden der Schaltungselement 153c, 153d mit dem Halbeiterbauelement 120 (siehe 1a bis 1p) vorgesehen werden, wie dies zum Einrichten einer kombinierten Schaltung mit besserer Funktionsfähigkeit erforderlich ist, wie dies auch zuvor beschrieben ist.
  • 1p zeigt schematisch ein kombiniertes Halbleiterbauelement 100, das die Bauelemente 150 und 120 in einer gestapelten Bauteilkonfiguration umfasst. D. h., das Bauelement 120 ist mit dem Bauelement 150 über die Höckerstruktur 140 verbunden, wodurch das Verdrahtungssystems 155 des Bauelements 150 mit den Halbleitergebieten 128b, 130a des Bauelements 120 verbunden wird. Somit bilden das Verdrahtungssystem 155 in dem Bauelement 150 in Verbindung mit der Höckerstruktur 140, die Halbleitergebiete 130a, 128b und das Verdrahtungssystems 135 ein Peltier-Element 160, das als ein verteiltes Peltier-Element betrachtet werden kann, da die diversen Komponenten in und über den Substraten 121 bzw. 151 vorgesehen sind.
  • Die Bauelement 120 und 150 können miteinander auf der Grundlage einer beliebigen gut etablierten Kontakttechnologie verbunden werden, beispielsweise durch Wiederaufschmelzen der Höcker 141 nach der mechanischen Kontaktierung der Substrate 151 und 121. In dieser Weise können auch andere Verbindungen zwischen den Bauelementen 150 und 120 eingerichtet werden, wie dies zur Herstellung einer funktional kombinierten integrierten Schaltung des gestapelten Bauelements 100 erforderlich ist.
  • Wie gezeigt, ist das Verdrahtungssystem 155 ferner so ausgebildet, dass es zu einer Leistungsquelle 110 verbunden ist, die einen geeigneten Stromfluss durch das Peltier-Element 160 erlaubt, wobei in der gezeigten Ausführungsform das Verdrahtungssystem 135 den gekühlten Teil des Peltier-Elements 160 repräsentiert und somit als eine Wärmesenke dient, während das Verdrahtungssystems 155 als der geheizte Bereich dient und somit die Wärmequelle des Peltier-Elements 160 darstellt. Wenn folglich das Bauelement 120 einen Hochleistungsschaltungsbereich, etwa eine CPU, darstellt, kann die in der Bauteilebene 123 erzeugte Abwärme effizient in das Verdrahtungssystems 135 eingekoppelt werden und wird in das Verdrahtungssystem 155 übertragen, das als eine Wärmequelle dient, wodurch effizient Abwärme von dem Element 120 in das Bauelement 150 übertragen wird, wodurch wiederum ein verbessertes Gesamtwärmeverhalten innerhalb des gestapelten Bauelements 100 erreicht wird. Es sollte beachtet werden, dass typischerweise das Bauelement 100 in einem Gehäuse vorgesehen wird, das mit einem externen Kühlsystem verbunden ist, etwa einem Lüfter, wobei dies über das Bauelement 150 erfolgt, wodurch eine effiziente gesamte Wärmeableitung von dem Bauelement 120 mit hoher Leistung zu einem externen Kühlsystem möglich ist.
  • 1q zeigt schematisch das gestapelte Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, ist eine Steuereinheit 170 vorgesehen, beispielsweise als ein bauteileinternes Steuersystem, das in einem oder beiden Bauelementen 120 und 150 vorgesehen ist, während in anderen Fallen ein Teil der Steuereinheit 170 als eine bauteilexterne Komponente bereitgestellt wird, beispielsweise außerhalb eines Gehäuses des gestapelten Halbleiterbauelements 100. Ferner ist ein gesteuertes Schaltsystem 171 so vorgesehen, dass es in steuerbarer Weise die Energiezufuhr 110 aktiviert oder deaktiviert, die mit dem Peltier-Element 160 verbunden ist. Beispielsweise umfasst das System 171 einen elektronischen Schalter, der durch die Einheit 170 gesteuert wird, um damit die Energiezufuhr 110 zu aktivieren oder zu deaktivieren und somit die kühlende Wirkung des Peltier-Elements 160 zu steuern. In anderen anschaulichen Ausführungsformen umfasst das System 171 eine taktgradgesteuerte Schaltungskonfiguration, in der der Stromfluss durch das Peltier-Element 160 gesteuert wird, um die Wärmeübertragungseigenschaft des Peltier-Elements 160 einzustellen. Dazu erhält die Steuereinheit 170 ein geeignetes Temperatursignal 172, das die Temperatur in einem oder beiden Bauelementen 120, 150 angibt. Wenn beispielsweise das Temperatursignal 172 einen gewissen Temperaturstatus des Bauelements 100 angibt, kann die Steuereinheit 170 den Stromfluss durch das Peltier-Element deaktivieren, indem das Peltier-Element 160 von der Leistungszufuhr 110 abgetrennt wird. In anderen Fällen wird der Stromfluss auf der Grundlage des Temperatursignals 172 gesteuert, beispielsweise durch Einstellen des Taktgrades einer geschalteten Regeleinheit in dem System 171. In anderen anschaulichen Ausführungsformen wird das Temperatursignal 172 von dem Peltier-Element 160 gewonnen, beispielsweise in einer Phase, wenn das Peltier-Element 160 von der Leistungszufuhr 110 abgetrennt ist, so dass eine entsprechende Temperatur hervorgerufene Spannung von der Steuereinheit 170 als das Temperatursignal 172 erkannt werden kann.
  • Es sollte beachtet werden, dass grundsätzlich das System 171 auch ausgebildet sein kann, den Stromfluss durch das Peltier-Element 160 umzukehren, wodurch auch eine Richtung des Wärmeübertrages 111 invertiert wird, so dass Wärme von dem Bauelement 150 in das Bauelement 120 übertragen wird, wenn dies als geeignet erachtet wird. In einigen anschaulichen Ausführungsformen wird das Peltier-Element 160 auch als ein thermoelektrischer Generator verwendet, der nicht nur das Temperatursignal 172 bereitstellt, sondern der auch einen gewissen Anteil an nutzbarer elektrischer Energie bietet, die zum Betreiben des Bauelements 100 verwendet wird, solange ein nicht-kritischer Temperaturzustand innerhalb des Halbleiterbauelements 100 aufrecht erhalten wird, ohne dass ein aktiver Betrieb des Peltier-Elements 160 zum Hervorrufen des aktiven Wärmeübertrags 111 erforderlich ist.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente mit gestapelter Konfiguration bereit, wobei ein verteiltes Peltier-Element für bessere Wärmeübertragseigenschaften sorgt, beispielsweise von einer Schaltung mit hoher Leistung, etwa eine CPU, zu einer Schaltung mit geringer Leistung, etwa einer dynamischen RAM-Schaltung, und schließlich zu einer externen Wärmesenke, wodurch ein besseres Leistungsverhalten für eine gegebene gewünschte hohe Volumenpackungsdichte erreicht wird.

Claims (17)

  1. Gestapelte Halbleiterkonfiguration, mit: einem ersten Substrat; einer ersten Halbleiterschicht, die über dem ersten Substrat ausgebildet ist; ersten Schaltungselementen, die in und über der ersten Halbleiterschicht gebildet sind; mehreren ersten Halbleitergebieten und mehreren zweiten Halbleitergebieten, die in dem ersten Substrat ausgebildet sind, wobei die ersten und die zweiten Halbleitergebiete unterschiedliche Leitungsbandenergien besitzen; einem ersten Verdrahtungssystem, das über dem ersten Substrat ausgebildet ist und mehrere erste Verbindungen aufweist, wovon jede eines der mehreren ersten Halbleitergebiete mit einem der mehreren zweiten Halbleitergebiete verbindet; einem zweiten Substrat, das an dem ersten Substrat angebracht ist; und einem zweiten Verdrahtungssystem, das über dem zweiten Substrat ausgebildet ist und mehrere zweite Verbindungen aufweist, wovon jede eines der mehreren ersten Halbeleitergebiete mit einem der mehreren zweiten Halbleitergebiete verbindet.
  2. Gestapelte Halbleiterkonfiguration nach Anspruch 1, wobei die ersten Schaltungselemente eine zentrale Recheneinheit bilden.
  3. Gestapelte Halbleiterkonfiguration nach Anspruch 2, die ferner zweite Schaltungselemente umfasst, die in und über einer zweiten Halbleiterschicht hergestellt sind, die über dem zweiten Substrat ausgebildet ist, wobei die zweiten Schaltungselemente eine Speicherschaltung bilden.
  4. Gestapelte Halbleiterkonfiguration nach Anspruch 1, wobei das erste Verdrahtungssystem zumindest teilweise in der ersten Halbleiterschicht vorgesehen ist.
  5. Gestapelte Halbleiterkonfiguration nach Anspruch 4, wobei das erste Verdrahtungssystem zumindest teilweise über der ersten Halbleiterschicht ausgebildet ist.
  6. Gestapelte Halbleiterkonfiguration nach Anspruch 1, wobei das zweite Substrat an dem ersten Substrat mittels einer Höckerstruktur angebracht ist.
  7. Gestapelte Halbleiterkonfiguration nach Anspruch 6, wobei das zweite Verdrahtungssystem mehrere Durchgangslöcher aufweist, die sich durch das zweite Substrat erstrecken und mit der Hockerstruktur in Verbindung stehen.
  8. Gestapelte Halbleiterkonfiguration nach Anspruch 1, wobei die ersten und die zweiten Halbleitergebiete und das erste und das zweite Verdrahtungssystem mindestens ein Peltier-Element bilden.
  9. Gestapelte Halbleiterkonfiguration nach Anspruch 8, die ferner eine Steuerschaltung aufweist, die ausgebildet ist, das mindestens eine Peltier-Element steuerbar zu aktivieren.
  10. Gestapelte Halbleiterkonfiguration nach Anspruch 9, wobei die Steuerschaltung ferner ausgebildet ist, ein Temperatursignal von einem des mindestens einen Peltier-Elements zu erhalten.
  11. Halbleiterbauelement mit: einem ersten Substrat mit einer Rückseite und einer Vorderseite; einem zweiten Substrat mit einer Rückseite und einer Vorderseite; und einem Peltier-Element mit mehreren Halbleitergebieten, die in dem ersten Substrat ausgebildet sind, einem ersten Verdrahtungssystem, das mit den mehreren Halbleitergebieten über die Vorderseite des ersten Substrats verbunden ist, und einem zweiten Verdrahtungssystem, das mit den mehreren Halbleitergebieten durch Öffnungen verbunden ist, die sich durch das zweite Substrat erstrecken.
  12. Halbleiterbauelement nach Anspruch 11, das ferner einen ersten Schaltungsbereich aufweist, der über der Vorderseite des ersten Substrats ausgebildet ist und eine arithmetische Einheit bildet.
  13. Halbleiterbauelement nach Anspruch 12, das ferner einen zweiten Schaltungsbereich aufweist, der über der Vorderseite des zweiten Substrats ausgebildet ist und eine Speicherschaltung bildet.
  14. Halbleiterbauelement nach Anspruch 11, wobei das zweite Verdrahtungssystem eine Höckerstruktur umfasst.
  15. Halbleiterbauelement nach Anspruch 11, wobei ein Teil des ersten Verdrahtungssystems in einem ersten Metallisierungssystem ausgebildet ist, das über der Vorderseite des ersten Substrats gebildet ist.
  16. Halbleiterbauelement nach Anspruch 15, wobei ein Teil des zweiten Verdrahtungssystems in einem zweiten Metallisierungssystem gebildet ist, das über der Vorderseite des zweiten Substrats gebildet ist.
  17. Halbleiterbauelement nach Anspruch 12, wobei das erste Verdrahtungssystem so angeschlossen ist, dass es als ein Kühlbereich dient.
DE102010029526A 2010-05-31 2010-05-31 Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element Expired - Fee Related DE102010029526B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010029526A DE102010029526B4 (de) 2010-05-31 2010-05-31 Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US13/097,490 US8759960B2 (en) 2010-05-31 2011-04-29 Semiconductor device comprising a stacked die configuration including an integrated Peltier element
US14/270,941 US9490189B2 (en) 2010-05-31 2014-05-06 Semiconductor device comprising a stacked die configuration including an integrated peltier element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010029526A DE102010029526B4 (de) 2010-05-31 2010-05-31 Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element

Publications (2)

Publication Number Publication Date
DE102010029526A1 DE102010029526A1 (de) 2011-12-01
DE102010029526B4 true DE102010029526B4 (de) 2012-05-24

Family

ID=44924751

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010029526A Expired - Fee Related DE102010029526B4 (de) 2010-05-31 2010-05-31 Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element

Country Status (2)

Country Link
US (2) US8759960B2 (de)
DE (1) DE102010029526B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444027B2 (en) * 2011-10-04 2016-09-13 Infineon Technologies Ag Thermoelectrical device and method for manufacturing same
US8659903B2 (en) * 2011-12-06 2014-02-25 Palo Alto Research Center Incorporated Heat switch array for thermal hot spot cooling
US9508607B2 (en) 2012-07-20 2016-11-29 Qualcomm Incorporated Thermal management of tightly integrated semiconductor device, system and/or package
FR3000300B1 (fr) * 2012-12-26 2015-02-27 Commissariat Energie Atomique Circuit integre et procede de fabrication d'un circuit equipe d'une sonde de temperature
US20160093553A1 (en) * 2014-09-25 2016-03-31 Mani Prakash On demand cooling of an nvm using a peltier device
US9837334B2 (en) * 2015-03-30 2017-12-05 Globalfoundries Singapore Pte. Ltd. Programmable active cooling device
US10043962B2 (en) * 2016-05-05 2018-08-07 Globalfoundries Inc. Thermoelectric cooling using through-silicon vias
US20210399187A1 (en) * 2020-06-18 2021-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermoelectric structure and method
CN114400211A (zh) * 2022-01-17 2022-04-26 长鑫存储技术有限公司 一种半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006072063A1 (en) * 2004-12-27 2006-07-06 Intel Corporation Microelectronic assembly with built-in thermoelectric cooler and method of fabricating same
DE102007051312B4 (de) * 2006-12-29 2009-09-10 Dongbu Hitek Co., Ltd. Verfahren zur Herstellung einer CMOS-Einrichtung mit Peltier-Element und Fotodiode
DE102008049726A1 (de) * 2008-09-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem chipinternen aktiven Wärmeübertragungssystem

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874775A (en) * 1994-08-03 1999-02-23 Sumitomo Electric Industries, Ltd. Diamond heat sink including microchannel therein and methods for manufacturing diamond heat sinks
US5956569A (en) * 1997-10-24 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Integrated thermoelectric cooler formed on the backside of a substrate
US6121539A (en) * 1998-08-27 2000-09-19 International Business Machines Corporation Thermoelectric devices and methods for making the same
US6222113B1 (en) * 1999-12-09 2001-04-24 International Business Machines Corporation Electrically-isolated ultra-thin substrates for thermoelectric coolers
US6614109B2 (en) * 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6559538B1 (en) * 2000-10-20 2003-05-06 Bae Systems Information And Electronic Systems Integration Inc. Integrated circuit device having a built-in thermoelectric cooling mechanism
US6800933B1 (en) * 2001-04-23 2004-10-05 Advanced Micro Devices, Inc. Integrated circuit cooling device
US6613602B2 (en) * 2001-12-13 2003-09-02 International Business Machines Corporation Method and system for forming a thermoelement for a thermoelectric cooler
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Okiセミコンダクタ株式会社 半導体装置、及びその製造方法
JP2006164162A (ja) * 2004-12-10 2006-06-22 Fujitsu Ltd コピー制御装置および方法
US7833816B2 (en) * 2005-12-07 2010-11-16 Intel Corporation Forming a thin film thermoelectric cooler and structures formed thereby
US7335575B2 (en) * 2006-02-03 2008-02-26 International Business Machines Corporation Semiconductor constructions and semiconductor device fabrication methods
KR100790290B1 (ko) * 2006-12-20 2008-01-02 동부일렉트로닉스 주식회사 전자 냉각소자 및 그의 제조방법
US20080236643A1 (en) * 2007-04-02 2008-10-02 Li John H Thermoelectric composite semiconductor
US8598700B2 (en) * 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
US7893529B2 (en) * 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
JP5367413B2 (ja) * 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
US20110030754A1 (en) * 2009-08-06 2011-02-10 Laird Technologies, Inc. Thermoelectric modules and related methods
US8427833B2 (en) * 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8847382B2 (en) * 2010-12-06 2014-09-30 Stmicroelectronics Pte. Ltd. Thermoelectric cooler system, method and device
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
JP2014007376A (ja) * 2012-05-30 2014-01-16 Denso Corp 熱電変換装置
US9625186B2 (en) * 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
US9748228B2 (en) * 2013-08-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for cooling three-dimensional integrated circuits
US9099427B2 (en) * 2013-10-30 2015-08-04 International Business Machines Corporation Thermal energy dissipation using backside thermoelectric devices
US9847272B2 (en) * 2013-12-23 2017-12-19 Globalfoundries Singapore Pte. Ltd. Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006072063A1 (en) * 2004-12-27 2006-07-06 Intel Corporation Microelectronic assembly with built-in thermoelectric cooler and method of fabricating same
DE102007051312B4 (de) * 2006-12-29 2009-09-10 Dongbu Hitek Co., Ltd. Verfahren zur Herstellung einer CMOS-Einrichtung mit Peltier-Element und Fotodiode
DE102008049726A1 (de) * 2008-09-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem chipinternen aktiven Wärmeübertragungssystem

Also Published As

Publication number Publication date
US20110291269A1 (en) 2011-12-01
US9490189B2 (en) 2016-11-08
US20140238045A1 (en) 2014-08-28
US8759960B2 (en) 2014-06-24
DE102010029526A1 (de) 2011-12-01

Similar Documents

Publication Publication Date Title
DE102010029526B4 (de) Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
DE112019003640B4 (de) Thermische Extraktion von integrierten Einzellagen-Transfer-Schaltungen
DE102012219171B4 (de) Verfahren zum Bilden einer dreidimensionalen (3D) integrierten Schaltung und entsprechend gebildete dreidimensionale (3D) integrierte Schaltung
DE102008049726B4 (de) Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE112007001725B4 (de) SOI-Bauelement und Verfahren zu dessen Herstellung
DE102011004323B4 (de) Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung
DE102008044986A1 (de) Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102018215650A1 (de) Gestapelte soi-halbleiterbauelemente mit rückseitenvorspannungsmechanismus
DE112011100484B4 (de) Wärmeableitungsstruktur eines SOI-Feldeffekttransistors
DE112010004326T5 (de) Integrierter Entkopplungskondensator, bei welchem leitfähige Durchkontaktierungen durch das Substrat verwendet werden
DE102010003454B4 (de) Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε und E-Sicherungen, die in dem Halbleitermaterial hergestellt sind
DE102011004322A1 (de) Halbleiterbauelement mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
DE102010003555A1 (de) Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102013114164B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur
DE102008063416B4 (de) Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind
DE102016211222B3 (de) Transistor mit mehreren Substratgates
DE112007000964T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
DE102012217336B4 (de) Verfahren zum Ersetzen von Halbleitermaterial durch Metall bei der Herstellung von Chips mit integrierten Schaltungen
DE102014105790B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102022107308A1 (de) Wärmeableitungsstrukturen für halbleitervorrichtungen und herstellungsverfahren

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0023380000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120825

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. K, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee