DE102018108199A1 - Integrierte Schaltung mit heterogenen Kontakten und Halbleitervorrichtung, die die integrierte Schaltung aufweist - Google Patents

Integrierte Schaltung mit heterogenen Kontakten und Halbleitervorrichtung, die die integrierte Schaltung aufweist Download PDF

Info

Publication number
DE102018108199A1
DE102018108199A1 DE102018108199.5A DE102018108199A DE102018108199A1 DE 102018108199 A1 DE102018108199 A1 DE 102018108199A1 DE 102018108199 A DE102018108199 A DE 102018108199A DE 102018108199 A1 DE102018108199 A1 DE 102018108199A1
Authority
DE
Germany
Prior art keywords
gate
source
contact
integrated circuit
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018108199.5A
Other languages
English (en)
Other versions
DE102018108199B4 (de
Inventor
Tae-hyung Kim
Jung-Ho Do
Dae-Young Moon
Sang-Yeop BAECK
Jae-Hyun Lim
Jae-Seung Choi
Sang-Shin HAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018108199A1 publication Critical patent/DE102018108199A1/de
Application granted granted Critical
Publication of DE102018108199B4 publication Critical patent/DE102018108199B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vorgesehen ist eine integrierte Schaltung, welche Folgendes aufweist: eine Mehrzahl von leitfähigen Leitungen (W1, W2), welche sich in einer ersten horizontalen Richtung (X) auf einer Ebene getrennt von einer Gateleitung (GL3) erstrecken und eine erste (W2) und eine zweite leitfähige Leitung (W1) aufweisen; einen Source-/Drainkontakt (CA1), welcher eine untere Oberfläche hat, welche mit einem Source-/Drainbereich (SD) verbunden ist, und einen unteren Source-/Drainkontakt (CAL1) und einen oberen Source-/Drainkontakt (CAH1) aufweist, welche miteinander in einer vertikalen Richtung (Z) verbunden sind; und einen Gatekontakt (CB1), welcher eine untere Oberfläche hat, welche mit der Gateleitung (GL3) verbunden ist, und sich in der vertikalen Richtung (Z) erstreckt, in welcher der obere Source-/Drainkontakt (CAH1) unter der ersten leitfähigen Leitung (W2) platziert ist, und der Gatekontakt (CB1) unter der zweiten leitfähigen Leitung (W1) platziert ist. Eine obere Oberfläche des unteren Source-/Drainkontakts (CAL1) kann größer sein als eine untere Oberfläche des oberen Source-/Drainkontakts (CAH1).

Description

  • TECHNISCHES GEBIET
  • Das erfinderische Konzept bezieht sich auf eine integrierte Schaltung und genauer auf eine integrierte Schaltung, welche heterogene Kontakte hat, und eine Halbleitervorrichtung, welche die integrierte Schaltung aufweist.
  • DISKUSSION DES STANDES DER TECHNIK
  • Aufgrund der zunehmenden Komplexität und Miniaturisierung einer Halbleitervorrichtung kann es begrenzt sein, die Halbleitervorrichtung mittels eines maßgefertigten Designs zu entwerfen. Demnach kann, wenn die Halbleitervorrichtung entworfen wird, ein Layout einer integrierten Schaltung, welche eine Funktionsbedingung erfüllt, von einem höheren Code erzeugt werden, welcher gemäß einer erwünschten Funktion bereitgestellt wird, beispielsweise kann das Layout der integrierten Schaltung durch ein Platzieren und Routing von verschiedenen Standardzellen erzeugt werden. Demzufolge kann jede dieser Standardzellen eine Struktur haben müssen, welche geeignet ist, um durch exakte Halbleiterprozesse hergestellt zu werden, und um eine Zellgröße zu haben, welche verringert ist, um eine Fläche des Layout der integrierten Schaltung zu verringern.
  • KURZFASSUNG
  • Das erfinderische Konzept sieht eine integrierte Schaltung vor, welche heterogene Kontakte hat, und eine Halbleitervorrichtung, welche die integrierte Schaltung aufweist, welche ein Layout hat, welches effizient platzierte heterogene Kontakte aufweist.
  • Gemäß einem Aspekt des erfinderischen Konzepts ist eine integrierte Schaltung vorgesehen, welche Folgendes aufweist: einen ersten aktiven Bereich, welcher sich in einer ersten horizontalen Richtung auf einem Substrat erstreckt; eine Gateleitung, welche sich in einer zweiten horizontalen Richtung auf dem ersten aktiven Bereich erstreckt, wobei die zweite horizontale Richtung die erste horizontale Richtung kreuzt; einen Source-/Drainbereich, welcher an einer Seite der Gateleitung auf dem ersten aktiven Bereich gebildet ist; eine Mehrzahl von leitfähigen Leitungen, welche sich in der ersten horizontalen Richtung auf einer Ebene getrennt von der Gateleitung erstrecken und eine erste und eine zweite leitfähige Leitung aufweisen; einen Source-/Drainkontakt, welcher eine Bodenoberfläche bzw. untere Oberfläche hat, welche mit dem Source-/Drainbereich verbunden ist, und einen unteren Source-/Drainkontakt und einen oberen Source-/Drainkontakt aufweist, welche miteinander in einer vertikalen Richtung verbunden sind; und einen Gatekontakt, welcher eine untere Oberfläche hat, welche mit der Gateleitung verbunden ist und sich in der vertikalen Richtung erstreckt, in welcher der obere Source-/Drainkontakt unter der ersten leitfähigen Leitung platziert ist, und der Gatekontakt unter der zweiten leitfähigen Leitung platziert ist.
  • Gemäß einem anderen Aspekt des erfinderischen Konzepts ist eine integrierte Schaltung vorgesehen, die Folgendes aufweist: einen ersten aktiven Bereich und einen zweiten aktiven Bereich, welche sich parallel zueinander in einer ersten horizontalen Richtung auf einem Substrat erstrecken; eine Mehrzahl von Gateleitungen, welche sich in einer zweiten horizontalen Richtung auf dem ersten und zweiten aktiven Bereich erstrecken, wobei die zweite horizontale Richtung die erste horizontale Richtung kreuzt; eine Mehrzahl von Source-/Drainbereichen, welche an jeweiligen Seiten der Mehrzahl von Gateleitungen auf dem ersten und zweiten aktiven Bereich gebildet sind; eine Mehrzahl von leitfähigen Leitungen, welche sich parallel zueinander in der ersten horizontalen Richtung auf einer Ebene getrennt von der Mehrzahl von Gateleitungen erstrecken; eine Mehrzahl von Source-/Drainkontakten, von welchen jeder eine untere Oberfläche hat, welche mit einer der Mehrzahl von Source-/Drainbereichen verbunden ist und wovon sich jeder in einer vertikalen Richtung erstreckt; und eine Mehrzahl von Gatekontakten, von welchen jeder eine untere Oberfläche hat, welche mit einer der Mehrzahl von Gateleitungen verbunden ist, und wovon jeder einen unteren Gatekontakt aufweist und einen oberen Gatekontakt, welche miteinander in der vertikalen Richtung verbunden sind, in welcher die Mehrzahl von Source-/Drainkontakten und oberen Gatekontakten der Mehrzahl von Gatekontakten unter der Mehrzahl von leitfähigen Leitungen jeweils platziert sind.
  • Gemäß einem anderen Aspekt des erfinderischen Konzepts ist eine integrierte Schaltung vorgesehen, die Folgendes aufweist: einen ersten aktiven Bereich und einen zweiten aktiven Bereich, welche sich parallel zueinander in einer ersten horizontalen Richtung zu einem Substrat erstrecken; eine Mehrzahl von Gateleitungen, welche auf dem ersten und zweiten aktiven Bereich angeordnet sind und sich in einer zweiten horizontalen Richtung erstrecken, welche die erste horizontale Richtung kreuzt; eine Mehrzahl von Source-/Drainbereichen, welche an jeweiligen Seiten der Mehrzahl von Gateleitungen auf dem ersten und zweiten aktiven Bereich gebildet sind; eine Mehrzahl von leitfähigen Leitungen, welche sich parallel zueinander in der ersten horizontalen Richtung auf einer Ebene über und getrennt von der Mehrzahl von Gateleitungen erstrecken; eine Mehrzahl von Source-/Drainkontakten, von welchen jeder eine untere Oberfläche hat, welche mit einem der Mehrzahl von Source-/Drainbereichen verbunden ist, und wovon sich jeder in einer vertikalen Richtung erstreckt; und eine Mehrzahl von Gatekontakten, von welchen jeder eine untere Oberfläche hat, welche mit einer der Mehrzahl von Gateleitungen verbunden ist, und sich in der vertikalen Richtung erstreckt, in welcher die integrierte Schaltung weiterhin wenigstens eines aufweist von: jeder der Mehrzahl von Gatekontakten weist einen unteren Gatekontakt und einen oberen Gatekontakt auf, welche miteinander in der vertikalen Richtung verbunden sind; und jeder der Mehrzahl von Source-/Drainkontakten weist einen unteren Source-/Drainkontakt und einen oberen Source-/Drainkontakt auf, welche miteinander in der vertikalen Richtung verbunden sind.
  • Figurenliste
  • Beispielhafte Ausführungsformen des erfinderischen Konzepts werden deutlicher aus der folgenden detaillierten Beschreibung zusammengenommen mit den beigefügten Zeichnungen verstanden werden, in welchen:
    • 1A ein Layout einer integrierten Schaltung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht, und 1B und 1C jeweils ein Beispiel eines Querschnitts der integrierten Schaltung, aufgenommen entlang einer Linie X1-X1' der 1A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 2A ein Layout einer integrierten Schaltung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht, und 2B einen Querschnitt der integrierten Schaltung aufgenommen entlang einer Linie X2-X2' der 2A veranschaulicht;
    • 3A ein Layout einer integrierten Schaltung gemäß einem Vergleichsbeispiel veranschaulicht, und 3B einen Querschnitt der integrierten Schaltung aufgenommen entlang einer Linie X3-X3' der 3A veranschaulicht;
    • 4 eine Standardzelle gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 5 und 6 jeweils eine Standardzelle gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen;
    • 7 eine Standardzelle gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 8A ein Layout einer integrierten Schaltung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzept veranschaulicht, und 8B ein Beispiel eines Querschnitts der integrierten Schaltung, aufgenommen entlang einer Linie X8-X8' der 8A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 9A eine Standardzelle gemäß einem Vergleichsbeispiel veranschaulicht, und 9B eine Standardzelle gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 10A eine Standardzelle gemäß einem Vergleichsbeispiel veranschaulicht, und 10B eine Standardzelle gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 11 ein Flussdiagramm eines Verfahrens zum Entwerfen eines Layouts einer integrierten Schaltung, welche heterogene Kontakte gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts hat, ist; und
    • 12 ein Blockschaltbild ist, welches ein Ein-Chip-System (SoC=system on chip=Ein-Chip-System) gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist.
  • Da die Zeichnungen in den 1 bis 12 für veranschaulichende Zwecke vorgesehen sind, sind die Elemente in den Zeichnungen nicht notwendigerweise maßstabsgetreu gezeichnet. Beispielsweise können einige der Elemente vergrößert oder überhöht für Klarheitszwecke sein.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • 1A veranschaulicht ein Layout einer integrierten Schaltung 10 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Die 1B und 1C veranschaulichen jeweils ein Beispiel eines Querschnitts der integrierten Schaltung 10, aufgenommen entlang einer Linie X1-X1' der 1A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter ist 1A eine Draufsicht auf eine Ebene mit einer X-Achse und einer Y-Achse in dem Layout der integrierten Schaltung 10, und 1B und 1C sind Querschnittsansichten des Layouts der integrierten Schaltung 10 aufgenommen entlang einer Linie X1-X1' der 1A mit der Querschnittsrichtung (Ebene) parallel zu einer Z-Achse. In der vorliegenden Anmeldung kann auf die Ebene mit der X-Achse und der Y-Achse Bezug genommen werden als eine horizontale Ebene, und ein Element, welches in einer Plus-Z-Richtung relativ zu einem anderen Element platziert ist, kann beschrieben werden, um über dem anderen Element zu sein, und ein Element, welches in einer Minus-Z-Richtung relativ zu dem anderen Element platziert ist, kann als unter dem anderen Element beschrieben werden. Zusätzlich kann auf eine Oberfläche inmitten von Oberflächen eines Elements, welche in der Plus-Z-Richtung gerichtet ist, Bezug genommen werden als eine obere Oberfläche des Elements, auf eine Oberfläche, welche in die Minus-Z-Richtung gerichtet ist, kann Bezug genommen werden als eine untere Oberfläche des Elements und auf eine Oberfläche, welche in eine der X-Achsenrichtung oder der Y-Achsenrichtung gerichtet ist, kann Bezug genommen werden als eine Seitenoberfläche des Elements. Auf die X-Achsenrichtung kann Bezug genommen werden als eine erste horizontale Richtung, auf die Y-Achsenrichtung kann Bezug genommen werden als eine zweite horizontale Richtung und die zweite horizontale Richtung kreuzt die erste horizontale Richtung.
  • Bezugnehmend auf die 1A bis 1C erstreckt sich ein aktiver Bereich AC in der X-Achsenrichtung auf einem Substrat SUB, welches eine Oberfläche hat, welche parallel zu der horizontalen Ebene ist. Der aktive Bereich AC kann einen Halbleiter aufweisen wie beispielsweise Silizium (Si) oder Germanium (Ge) oder einen Verbindungshalbleiter wie beispielsweise Siliziumgermanium (SiGe), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Indiumarsenid (InAs) oder Indiumphosphid (InP). Der aktive Bereich kann einen leitfähigen Bereich beispielsweise einen Schacht, welcher mit Störstellen dotiert ist, und eine Struktur, welche mit Störstellen dotiert ist, aufweisen. Gateleitungen GL1 bis GL4 können sich in der Y-Achsenrichtung auf dem aktiven Bereich AC erstrecken, und ein Source-/Drainbereich SD kann in dem aktiven Bereich AC an einer Seite jeder der Gateleitungen GL1 bis GL4 gebildet sein. Leitfähige Leitungen W1 und W2 können sich in der X-Achsenrichtung auf einer Ebene getrennt von den Gateleitungen GL1 bis GL4 erstrecken, in welcher die Ebene über den Gateleitungen GL1 bis GL4 sein kann. Die leitfähigen Leitungen W1 und W2, auf welche als lokale Zwischenverbindungen Bezug genommen werden kann, können Kontakte verbinden, welche an unterschiedlichen Positionen platziert sind, und können mit einer oberen Struktur der leitfähigen Leitungen W1 und W2 verbunden sein.
  • Wie in 1B veranschaulicht ist, kann ein Source-/Drainkontakt CA1 eine untere Oberfläche haben, welche mit dem Source-/Drainbereich SD verbunden ist, und kann einen unteren Source-/Drainkontakt CAL1 und einen oberen Source-/Drainkontakt CAH1 aufweisen, welche miteinander in der Z-Achsenrichtung (oder einer vertikalen Richtung) verbunden sind. Aufgrund der unteren und oberen Source-/Drainkontakte CAL1 und CAH1 kann der Source-(Drainkontakt) CA1 eine verringerte horizontale Querschnittsfläche in dem Abschnitt des oberen Source-/Drainkontakts CAH1 haben. Beispielsweise wird, wenn eine Tiefe eines integral gebildeten Kontakts, das heißt eine Länge in der Z-Achsenrichtung erhöht wird, ein Flächenverhältnis einer oberen Oberfläche zu einer unteren Oberfläche erhöht, wodurch in einer unterschiedlichen Art und Weise davon was in 1B veranschaulicht ist, wenn sich der Source-/Drainkontakt CA1 von einer oberen Oberfläche des Source-/Drainbereichs SD zu einer unteren Oberfläche der leitfähigen Leitung W2 in der Z-Achsenrichtung erstreckt, der Source-/Drainkontakt CA1 einen Umriss haben kann, wie er als eine durchbrochene Linie DA veranschaulicht ist. Der obere Source-/Drainkontakt CH1 kann platziert sein unter und verbunden sein mit der leitfähigen Leitung W2, und ein Gatekontakt CB1 kann platziert sein unter und verbunden sein mit der leitfähigen Leitung W1, wie in 1B gezeigt ist. Ebenso ist, wie in 1B veranschaulicht ist, eine obere Oberfläche des unteren Source-/Drainkontakts CAL1 grösser als eine untere Oberfläche des unteren Source-/Drainkontakts CAL1 und eine obere Oberfläche des höheren Source-/Drainkontakts CAH1 ist größer als eine untere Oberfläche des höheren Source-/Drainkontakts CAH1. Wenn der untere Source-/Drainkontakt CAL1 und der höhere Source-/Drainkontakt CAH1 dieselbe oder eine ähnliche Seitenwandneigung haben, ist, um die Seitenwände des höheren Source-/Drainkontakts CAH1 innerhalb der gebrochenen Linie DA zu begrenzen, die obere Oberfläche des unteren bzw. niedrigeren Source-/Drainkontakts CAL1 größer als die untere Oberfläche des höheren Source-/Drainkontakts CAH1.
  • Aufgrund der verringerten horizontalen Querschnittsfläche des Source-/Drainkontakts CA1 in dem oberen Abschnitt kann eine Brücke (oder eine wechselseitige Kontaktbrücke, wie sie untenstehend in Bezug auf 3B beschrieben werden wird), welche zwischen dem Source-/Drainkontakt CA1 und einem Gatekontakt benachbart dazu auftreten kann, verhindert werden. Zusätzlich kann, da ein Risiko der Brücke, welches auftritt, beseitigt ist, ein Freiheitsgrad hinsichtlich des Platzierens des Source-/Drainkontakts CA1 und/oder des Gatekontakts erhöht werden, beispielsweise kann, wie in den 1A bis 1C veranschaulicht ist, der Gatekontakt CB1 über dem aktiven Bereich AC platziert werden.
  • Da keine oberen Source-/Drainkontakte, welche zu verbinden sind, an unteren Source-/Drainkontakten CAL2 und CAL3 platziert sind, von welchen jeder einen Boden verbunden mit dem Source-/Drainbereich SD hat, kann ein Source-/Drainkontakt, welcher den Source-/Drainbereich SD mit der leitfähigen Leitung W1 oder W2 verbindet, nicht für jeden der unteren Source-/Drainkontakte CAL2 und CAL3 gebildet werden. Zusätzlich können in einer beispielhaften Ausführungsform des erfinderischen Konzepts untere Source-/Drainkontakte CAL2 und CAL3, welche nicht mit oberen Source-/Drainkontakten in der integrierten Schaltung 10 verbunden sind, ausgelassen werden. Wie in den 1A bis 1C veranschaulicht ist, ist in den Zeichnungen der vorliegenden Anmeldung ein Punkt, an welchem ein Source-/Drainkontakt (beispielsweise der Source-/ Drainkontakt CA1) platziert ist, um den Source-/Drainbereich SD und eine obere Schichtstruktur (beispielsweise die leitfähige Leitung W2) miteinander zu verbinden, als „★“ markiert sein.
  • Die Gateleitungen GL1 bis GL4 können eine Austrittsarbeitsmetall-enthaltende Schicht und eine Spaltfüllmetallschicht aufweisen. Beispielsweise kann die Austrittsarbeitsmetall-enthaltende Schicht wenigstens ein Metall aus Titan (Ti), Wolfram (W), Ruthenium (Ru), Niob (Nb), Molybdän (Mo), Hafnium (Hf), Nickel (Ni), Kobalt (Co), Platin (Pt), Ytterbium (Yb), Terbium (Tb), Dysprosium (Dy), Erbium (Er) und Palladium (Pd) aufweisen, und die Spaltfüllmetallschicht kann als eine Wolfram (W)-Schicht oder eine Aluminium (Al)-Schicht gebildet sein. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die Gateleitungen GL1 bis GL4 eine Stapelstruktur von Titanaluminiumkarbid/Titannitrid/Wolfram (TiAlC/TiN/W), eine Stapelstruktur von Titannitrid/Tantalnitrid/Titanaluminiumkarbid/Titannitrid/Wolfram (TiN/TaN/TiAlC/TiN/ W) oder eine Stapelstruktur von Titannitrid/Tantalnitrid/Titannitrid/Titanaluminiumkarbid/Titannitrid/Wolfram (TiN/TaN/TiN/TiAlC/TiN/W) aufweisen.
  • Der Gatekontakt CB1 kann eine untere Oberfläche haben, welche mit der Gateleitung GL3 verbunden ist und kann sich in der Z-Achsenrichtung erstrecken. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, wie in 1B veranschaulicht ist, der Gatekontakt CB1 als ein Körper gebildet sein. Das heißt, dass der Gatekontakt CB1 der 1B nicht durch wenigstens zwei Abscheideprozesse gebildet werden kann, welche durch einen Ätzprozess getrennt sind. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann, wie in 1C veranschaulicht ist, ein Gatekontakt CB1 einen unteren Gatekontakt CBL1 und einen oberen Gatekontakt CBH1 aufweisen, welche miteinander in der Z-Achsenrichtung verbunden sind. Wie mit einer durchbrochenen Linie DB in 1C veranschaulicht ist, können der Gatekontakt CB1 der 1C, welcher den unteren Gatekontakt CBL1 und den oberen Gatekontakt CBH1 aufweist, eine verringerte horizontale Querschnittsfläche in dem Abschnitt des oberen Gatekontakts CBH1 haben, verglichen mit dem Gatekontakt CB1 der 1B, welcher als ein Körper gebildet ist. Wie in den 1A bis 1C veranschaulicht ist, ist in Zeichnungen der vorliegenden Anmeldung ein Punkt, an welchem ein Gatekontakt (beispielsweise der Gatekontakt CB1) der 1B oder ein oberer Gatekontakt (beispielsweise der obere Gatekontakt CBH1) der 1C platziert ist, um den Gatekontakt CB1 und eine obere Schichtstruktur (beispielsweise die leitfähige Leitung W1) miteinander zu verbinden, als „◆“ markiert sein. Der obere Source-/Drainkontakt CAH1 kann platziert sein unter und verbunden sein mit der leitfähigen Leitung W2, und der obere Gatekontakt CBH1 kann platziert sein unter und verbunden sein mit der leitfähigen Leitung W1, wie in 1C gezeigt ist. Ebenso ist, wie in 1C veranschaulicht ist, eine obere Oberfläche des unteren Gatekontakts CBL1 größer als eine untere Oberfläche des unteren Gatekontakts CBL1, und eine obere Oberfläche des höheren Gatekontakts CBH1 ist größer als eine untere Oberfläche des höheren Gatekontakts CBH1. Wenn der unteren bzw. niedrigere Gatekontakt CBL1 und der höhere Gatekontakt CBH1 dieselbe oder eine ähnliche Seitenwandneigung haben, ist, um die Seitenwände des höheren Gatekontakts CBH1 innerhalb der durchbrochenen Linie DB zu begrenzen, die obere Oberfläche des unteren Gatekontakts CBL1 größer als die untere Oberfläche des höheren Gatekontakts CBH1.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können, wie in 1C veranschaulicht ist, der untere Source-/Drainkontakt CAL1 und der untere Gatekontakt CBL1 sich zu unterschiedlichen Niveaus in der Z-Achsenrichtung erstrecken. Das heißt, dass die obere Oberfläche des unteren Source-/Drainkontakts CAL1 und die obere Oberfläche des unteren Gatekontakts CBL1 auf Ebenen auf unterschiedlichen Niveaus sein können. In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann sich, in einer unterschiedlichen Art und Weise davon was in 1C veranschaulicht ist, der untere Source-/Drainkontakt CAL1 und der untere Gatekontakt CBL1 jeweils zu einer Ebene auf demselben Niveau in der Z-Achsenrichtung erstrecken.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann eine integrierte Schaltung einen Abschnitt ähnlich zu der Struktur, welche in 1C gezeigt ist haben, beispielsweise kann der Gatekontakt CB1 den unteren Gatekontakt CBL1 und den oberen Gatekontakt CBH1 aufweisen, welche miteinander in der Z-Achsenrichtung verbunden sind, und kann einen Abschnitt unterschiedlich von der Struktur, welche in 1C gezeigt ist, haben, beispielsweise kann der Source-/Drainkontakt CA1 als ein Körper gebildet sein. Ebenso kann in einer beispielhaften Ausführungsform des erfinderischen Konzepts eine integrierte Schaltung wenigstens eines aufweisen davon: dass jeder einer Mehrzahl von Gatekontakten (beispielsweise CB1) einen unteren Gatekontakt (beispielsweise CBL1) hat, welcher mit einem oberen Gatekontakt (beispielsweise CBH1) in der vertikalen Richtung verbunden ist; und dass jeder einer Mehrzahl der Source-/Drainkontakte (beispielsweise CA1) einen unteren Source-/Drainkontakt (beispielsweise CAL1) hat, welcher mit einem oberen Source-/Drainkontakt (beispielsweise CAH1) in der vertikalen Richtung verbunden ist.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts kann die integrierte Schaltung 10 eine Mehrzahl von leitfähigen Leitungen aufweisen, welche parallel zueinander in einer Richtung sind, und ein Source-/Drainkontakt und/oder ein Gatekontakt kann mit der Mehrzahl von leitfähigen Leitungen verbunden sein. Beispielsweise können sich, wie in 1A veranschaulicht ist, die leitfähigen Leitungen W1 und W2 in der X-Achsenrichtung erstrecken, der Source-/Drainkontakt CA1 kann mit der leitfähigen Leitung W2 an dem Punkt „★“ verbunden sein, und der Gatekontakt CB1 kann mit der leitfähigen Leitung W1 an dem Punkt „◆“ verbunden sein. Demzufolge können der Source-/Drainkontakt und der Gatekontakt, welche einen erhöhten Freiheitsgrad hinsichtlich der Platzierung der integrierten Schaltung 10 haben, basierend auf einer bestimmten Regel platziert werden, und als ein Ergebnis kann die integrierte Schaltung 10 ein Layout einer einfachen und effizienten Prozessstruktur haben. Wie obenstehend beschrieben ist, können der Source-/Drainkontakt und der Gatekontakt (einschließlich des oberen Source-/Drainkontakts und/oder des oberen Gatekontakts) die unteren Oberflächen auf unterschiedlichen Niveaus platziert haben, oder können unterschiedliche vertikale Strukturen haben, so dass der Source-/Drainkontakt und der Gatekontakt „heterogene Kontakte“ genannt werden können.
  • 2A veranschaulicht ein Layout einer integrierten Schaltung 20 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. 2B veranschaulicht einen Querschnitt der integrierten Schaltung 20, aufgenommen entlang einer Linie X2-X2' der 2A. Detaillierter ist zur 2A eine Draufsicht auf eine Ebene mit einer X-Achse und einer Y-Achse in dem Layout der integrierten Schaltung 20, und 2B ist eine Querschnittsansicht des Layouts der integrierten Schaltung 20, aufgenommen entlang einer Linie X2-X2' der 2A mit der Querschnittsrichtung (Ebene) parallel zu einer Z-Achse. Hierin nachstehend werden Beschreibungen der integrierten Schaltung 20 in den 2A und 2B, welche dieselben sind wie die Beschreibungen der integrierten Schaltung 10a in den 1A bis 1C, ausgelassen werden.
  • Bezugnehmend auf die 2A und 2B kann ein Source-/Drainkontakt CA1 als ein Körper gebildet sein, ein Gatekontakt CB1 kann einen unteren Gatekontakt CBL und einen oberen Gatekontakt CBH1 aufweisen, welche miteinander in der Z-Achsenrichtung verbunden sind, und ein Gatekontakt CB2 und einen unteren Gatekontakt CBL und einen oberen Gatekontakt CBH2 aufweisen, welche miteinander in der Z-Achsenrichtung verbunden sind. Wie in 2B veranschaulicht ist, kann der untere Gatekontakt CBL mit zwei Gateleitungen GL3 und GL4 verbunden sein, und die zwei oberen Gatekontakte CBH1 und CBH2 können sich jeweils von einer oberen Oberfläche des unteren Gatekontakts CBL zu unteren Oberflächen von leitfähigen Leitungen W1a und W1b in der Z-Achsenrichtung erstrecken und jeweils mit den leitfähigen Leitungen W1a und W1b verbunden sein.
  • 3A veranschaulicht ein Layout einer integrierten Schaltung 30 gemäß einem Vergleichsbeispiel. 3B veranschaulicht einen Querschnitt der integrierten Schaltung 30, aufgenommen entlang einer Linie X3-X3' der 3A. Detaillierter ist 3A eine Draufsicht auf eine Ebene mit einer X-Achse und einer Y-Achse in dem Layout der integrierten Schaltung 30, und 3B ist eine Querschnittsansicht des Layouts der integrierten Schaltung 30, aufgenommen entlang einer Linie X3-X3' der 3A mit der Querschnittsrichtung (Ebene) parallel zu einer Z-Achse. In der integrierten Schaltung 30 der 3A und 3B kann ein Source-/Drainkontakt, welcher einen Source-/Drainbereich mit einer leitfähigen Leitung verbindet, als ein Körper gebildet werden, welcher unterschiedlich davon ist, was in den 1A bis 1C veranschaulicht ist.
  • Bezugnehmend auf die 3A und 3B kann sich ein aktiver Bereich AC in der X-Achsenrichtung auf einem Substrat SUB erstrecken, Gateleitungen GL1 bis GL4 können sich in der Y-Achsenrichtung des aktiven Bereichs AC erstrecken, und ein Source-/ Drainbereich SD kann an einer Seite jeder der Gateleitungen GL1 bis GL4 auf dem aktiven Bereich AC gebildet sein. Zusätzlich können sich leitfähige Leitungen W1 und W2 in der X-Achsenrichtung auf einer Ebene getrennt von den Gateleitungen GL1 bis GL4 erstrecken.
  • In dem Vergleichsbeispiel der 3A und 3B ist ein Source-/Drainkontakt als ein Körper gebildet, und ein Gatekontakt ist als ein Körper gebildet, derart, dass eine Brücke zwischen dem Source-/Drainkontakt (beispielsweise CA2' oder CA3') und dem Gatekontakt (beispielsweise CB1') auftreten kann. Dies geschieht aufgrund der großen horizontalen Querschnittsflächen der oberen Oberflächen des Source-/Drainkontakts (beispielsweise CA2' oder CA3') und dem Gatekontakt (beispielsweise CB1'). Wie in 3A gezeigt ist, sind die Source-/Drainkontakte CA1' und CA2' mit der leitfähigen Leitung W2 verbunden, und der Source-/Drainkontakt CA3' ist mit der leitfähigen Leitung W1 verbunden. Wie in 3B veranschaulicht ist, kann der Gatekontakt CB1', der eine untere Oberfläche verbunden mit der Gateleitung GL3 hat und eine obere Oberfläche verbunden mit der leitfähigen Leitung W1 hat, sehr nahe zu den Source-/Drainkontakten CA2' und CA3' in einer Peripherie einer unteren Oberfläche der leitfähigen Leitung W1 sein, derart, dass eine Brücke zwischen dem Gatekontakt CB1' und dem Source-/Drainkontakt CA2' oder CA3' auftreten kann. Da sowohl der Gatekontakt CB1' als auch der Source-/Drainkontakt CA3' mit der leitfähigen Leitung W1 verbunden sind, kann die Brücke, welche zwischen dem Gatekontakt CB1' und dem Source-/Drainkontakt CA3' auftritt, keinen funktionalen Fehler in der integrierten Schaltung 30 verursachen. Andererseits kann die Brücke, welche zwischen dem Gatekontakt CB1' und dem Source-/ Drainkontakt CA2' auftritt, einen Kurzschluss inmitten von unterschiedlichen Netzen in der integrierten Schaltung 30 verursachen, derart, dass die Brücke einen funktionalen Fehler oder einen Kriechstrom in der integrierten Schaltung 30 verursachen kann.
  • In dem Vergleichsbeispiel der 3A und 3B kann ein Gatekontakt nicht auf dem aktiven Bereich AC platziert sein, um die Bildung einer wechselseitigen Kontaktbrücke zu verhindern, und kann von dem aktiven Bereich AC um einen vorbestimmten Abstand in einer horizontalen Richtung (beispielsweise der zweiten horizontalen Richtung) getrennt sein. Demnach kann ein Layout der integrierten Schaltung 30 Extraraum zum Platzieren eines Gatekontakts zwischen aktiven Bereichen benötigen, derart, dass eine Fläche des Layouts der integrierten Schaltung 30 erhöht werden kann. Zusätzlich kann, aufgrund eines verringerten Freiheitsgrades hinsichtlich des Platzierens des Gatekontakts CB1' das Layout der integrierten Schaltung 30 eine komplizierte Struktur haben.
  • 4 veranschaulicht eine Standardzelle C04 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter ist 4 eine Draufsicht auf eine Ebene mit einer X-Achse und einer Y-Achse in der Standardzelle C04.
  • Eine Standardzelle ist eine Einheit eines Layouts, welche in einer integrierten Schaltung (beispielsweise der integrierten Schaltung 10 der 1A) eingeschlossen ist, und die integrierte Schaltung kann eine Mehrzahl von verschiedenen Standardzellen aufweisen. Die Standardzelle kann eine Struktur basierend auf einem vordefinierten Standard haben. Beispielsweise kann die Standardzelle eine Höhe, das heißt eine Länge in der Y-Achsenrichtung haben, und kann eine Gateleitung und einen aktiven Bereich aufweisen, welche in der Standardzelle basierend auf einer vorbestimmten Regel platziert sind. 4 veranschaulicht die Standardzelle C04 als ein Beispiel, das erfinderische Konzept ist jedoch nicht darauf beschränkt. Beispielsweise kann die Standardzelle eine Länge in der X-Achsenrichtung haben, welche unterschiedlich davon ist, was in 4 veranschaulicht ist, und/oder kann ein Element von Gateleitungen aufweisen mit der Nummer, welche unterschiedlich davon ist, was in 4 veranschaulicht ist.
  • Bezugnehmend auf 4 kann die Standardzelle C04 einen ersten aktiven Bereich AC1 und einen zweiten aktiven Bereich AC2 aufweisen, welche sich in der X-Achsenrichtung erstrecken und getrennt voneinander sind, und kann Gateleitungen GL1 bis GL4 aufweisen, welche sich in der Y-Achsenrichtung erstrecken, angeordnet auf und kreuzend den ersten und zweiten aktiven Bereich AC1 und AC2. Zusätzlich kann die Standardzelle C04 leitfähige Leitungen W1 bis W7 aufweisen, welche sich in der X-Achsenrichtung auf einer Ebene getrennt von der Gateleitung GL1 bis GL4 erstrecken, in welchen die Ebene über den Gateleitungen GL1 bis GL4 sein kann. Zusätzlich können, wie obenstehend unter Bezugnahme auf die 1A bis 1C veranschaulicht ist, ein Source-/Drainkontakt und/oder ein Gateleitungskontakt mit den leitfähigen Leitungen W1 bis W7 verbunden werden.
  • Der erste aktive Bereich AC1 und der zweite aktive Bereich AC2 können unterschiedliche leitfähige Typen bzw. Leitfähigkeitstypen haben. Beispielsweise kann der erste aktive Bereich AC1 aus einem n-Typ Halbleiter gebildet sein, um einen p-Kanal Metalloxidhalbleiterfeldeffekttransistor (PMOS-Transistor) mit den Gateleitungen GL1 bis GL4 zu bilden, und der zweite aktive Bereich AC2 kann aus einem p-Typ Halbleiter gebildet sein, um einen n-Kanal Metalloxidhalbleiterfeldeffekttransistor (NMOS-Transistor) mit den Gateleitungen GL1 bis GL4 zu bilden. Auf diese Art und Weise können der erste und zweite aktive Bereich AC1 und AC2, welche unterschiedliche leitfähige Typen haben, durch wenigstens einen vorbestimmten Abstand getrennt voneinander sein, um ein Problem bei Halbleiter-Herstellungsprozessen und/oder einer Verschlechterung in einer Funktion von Transistoren zu verhindern, welche jeweils in dem ersten und zweiten aktiven Bereich AC1 und AC2 gebildet sind. Das Problem kann die Bildung der wechselseitigen Kontaktbrücke, welche obenstehend beschrieben ist sein, oder kann ein anderes Problem sein. Die Verschlechterung in der Funktion der Transistoren kann aufgrund eines Kurzschlusses sein, welcher inmitten unterschiedlicher Netze in der integrierten Schaltung auftrat, verursachend einen funktionalen Fehler der Transistoren, oder kann eine andere Verschlechterung sein. Auf einen minimalen Abstand zwischen dem ersten aktiven Bereich AC1 und dem zweiten aktiven Bereich AC2 kann Bezug genommen werden als ein Aktiv-zu-Aktiv-Minimalraum. Der Aktiv-zu-Aktiv-Minimalraum kann durch ein Entwurfsregel bzw. Designregel beim Entwerfen der integrierten Schaltung definiert werden, so dass das Layout der Standardzelle der integrierten Schaltung entworfen sein kann, um die Entwurfsregel zu erfüllen. Das heißt, dass Y42 der 4, welcher ein Abstand zwischen dem ersten aktiven Bereich AC1 und dem zweiten aktiven Bereich AC2 ist, gleich oder größer als der Aktiv-zu-Aktiv-Minimalraum sein kann.
  • Bezugnehmend auf 4 kann die Standardzelle C04 die Entwurfsregel erfüllen derart, dass der erste aktive Bereich (AC1) in der Y-Achsenrichtung getrennt sein kann durch eine Hälfte des Aktiv-zu-Aktiv-Minimalraums von einer Grenze der Standardzelle C04 in einer +Y-Richtung, unter Berücksichtigung einer anderen Standardzelle, welche in der +Y-Richtung der Standardzelle C04 platziert sein kann und einer anderen Standardzelle, welche in einer -Y-Richtung der Standardzelle C04 platziert sein kann. Das heißt, dass Y41 der 4 derselbe sein kann wie die Hälfte des Aktiv-zu-Aktiv-Minimalraums. Ähnlich kann der zweite aktive Bereich AC2 ebenso durch die Hälfte des Aktiv-zu-Aktiv-Minimalraums von einer Grenze der Standardzelle C04 in der -Y-Richtung getrennt sein, und Y43 der 4 kann derselbe sein wie die Hälfte des Aktiv-zu-Aktiv-Minimalraums.
  • In dem Vergleichsbeispiel der 3A und 3B kann der Gatekontakt nicht auf dem aktiven Bereich AC platziert sein, um die Bildung der wechselseitigen Kontaktbrücke zu verhindern derart, dass der Gatekontakt in einer Standardzelle über einem Bereich zwischen den aktiven Bereichen AC platziert sein kann. Zusätzlich kann, um zusätzlich die Brücke zu verhindern, welche zwischen dem Source-/Drainkontakt und dem Gatekontakt platziert über dem aktiven Bereich AC auftreten kann, in dem Vergleichsbeispiels der 3A und 3B der Gatekontakt von dem aktiven Bereich AC um den vorbestimmten Abstand in der horizontalen Richtung getrennt sein (beispielsweise der zweiten horizontalen Richtung). In der Standardzelle, in der der Gatekontakt über dem Bereich zwischen den aktiven Bereichen AC platziert ist, können die aktiven Bereiche AC getrennt sein, um Räume für Gatekontakte hinsichtlich jedes eines PMOS-Transistors und eines NMOS-Transistors vorzusehen, welche in der Y-Achsenrichtung ausgerichtet sind, in welcher Gates nicht dazwischen gemeinsam verwendet werden, derart, dass die aktiven Bereiche AC weiter zu einem Raum größer als dem Aktiv-zu-Aktiv-Minimalraum getrennt sein können. Das heißt, dass, um die Bildung der wechselseitigen Kontaktbrücke zu verhindern, das Layout des Vergleichsbeispiels der 3A und 3B eine größere Fläche benötigen kann und eine komplexere Struktur haben kann.
  • Zusätzlich können aufgrund eines erhöhten Freiheitsgrades hinsichtlich der Platzierung des Source-/Drainkontakts und des Gatekontakts gemäß der vorliegenden beispielhaften Ausführungsform des erfinderischen Konzepts aktive Bereiche in einer Standardzelle durch den Aktiv-zu-Aktiv-Minimalraum voneinander getrennt sein. Wie obenstehend unter Bezugnahme auf die 1A bis 1C, 2A und 2B beschrieben ist, können, da der Gatekontakt über dem aktiven Bereich platziert sein kann, und ein minimaler Abstand zwischen dem Source-/Drainkontakt und dem Gatekontakt beseitigt ist, die aktiven Bereiche in einer Standardzelle voneinander durch den Aktiv-zu-Aktiv-Minimalraum getrennt sein. Das heißt, dass in der Standardzelle C04 der 4 der erste und der zweite aktive Bereich AC1 und AC2 voneinander durch den Aktiv-zu-Aktiv-Minimalraum getrennt sein können, und Y42 der 4 kann derselbe sein wie der Aktiv-zu-Aktiv-Minimalraum. Demzufolge kann die Länge der Standardzelle C04 in der Y-Achsenrichtung verringert werden derart, dass das Layout der integrierten Schaltung, welche die Mehrzahl von Standardzellen aufweist, eine verringerte Fläche haben kann. Die Standardzelle C04 der 4, welche obenstehend beschrieben ist, kann heterogene Kontakte haben, so dass die Bildung der wechselseitigen Kontaktbrücke verhindert werden kann, und als ein Ergebnis kann der Gatekontakt über dem aktiven Bereich platziert sein, wie obenstehend unter Bezugnahme auf die 1A bis 1C, 2A und 2B beschrieben ist.
  • Wie in 4 veranschaulicht ist, können sich aufgrund eines erhöhten Freiheitsgrades hinsichtlich der Platzierung des Source-/Drainkontakts und des Gatekontakts gemäß der vorliegenden beispielhaften Ausführungsform des erfinderischen Konzepts die leitfähigen Leitungen W1 bis W7, welche mit dem Source-/Drainkontakt und/oder dem Gatekontakt in der Standardzelle C04 verbunden sind, in eine Richtung erstrecken (das heißt die X-Achsenrichtung), so dass die Standardzelle C04 eine einfache Struktur haben kann. Beispielsweise kann es, wie untenstehend unter Bezugnahme auf Vergleichsbeispiele der 9A und 10A beschrieben werden wird, da Halbleiterkomponenten und Prozesse miniaturisierter und komplexer werden, nicht leicht sein, eine Struktur präzise zu bilden, welche eine Biegeform, eine Einbuchtungs- bzw. Nutform oder dergleichen hat. Demzufolge kann ein Entfernen von einem Layout einer integrierten Schaltung von Strukturen, welche eine Form haben, welche nicht leicht während Halbleiterprozessen gebildet wird, sehr effizient sein hinsichtlich des Erreichens einer Erhöhung der Zuverlässigkeit einer Funktion der integrierten Schaltung und einem Erhöhen der Produktivität der integrierten Schaltung. Gemäß der vorliegenden beispielhaften Ausführungsform des erfinderischen Konzepts kann die Standardzelle C04, welche in 4 veranschaulicht ist basierend auf dem erhöhten Freiheitsgrad hinsichtlich der Platzierung des Source-/Drainkontakts und des Gatekontakts die leitfähigen Leitungen W1 bis W7 aufweisen, welche sich in einer Richtung erstrecken, und gemäß Standardzellen können wenigstens einige der leitfähigen Leitungen W1 bis W7 über einen Ätzprozess entfernt werden. Demzufolge kann eine Zuverlässigkeit einer Funktion der integrierten Schaltung und eine Produktivität der integrierten Schaltung, in welcher die integrierte Schaltung Standardzellen aufweist, welche eine einfache Struktur haben, verbessert werden.
  • Die 5 und 6 veranschaulichen Standardzellen C05 und C06 jeweils gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter sind die 5 und 6 Draufsichten auf eine Ebene mit einer X-Achse und einer Y-Achse in den Standardzellen C05 und C06 und veranschaulichen Kandidatenpunkte, an welchen ein Source-/Drainkontakt und ein Gatekontakt mit leitfähigen Leitungen W1 bis W7 verbunden sein können. Die Standardzelle C05 der 5 und die Standardzelle C06 der 6 können im Allgemeinen dieselbe Struktur haben, und können unterschiedliche Kandidatenpunkte für den Source-/Drainkontakt und den Gatekontakt haben. Hierin nachstehend werden Beschreibungen der 6, welche dieselben sind wie Beschreibungen der 5, ausgelassen werden.
  • Bezugnehmend auf 5 kann die Standardzelle C05 einen ersten aktiven Bereich AC1 und einen zweiten aktiven Bereich AC2 aufweisen, welche sich in der X-Achsenrichtung erstrecken und getrennt voneinander sind, und kann Gateleitungen GL1 bis GL4 aufweisen, welche sich in der Y-Achsenrichtung erstrecken, angeordnet auf und kreuzend den ersten und zweiten aktiven Bereich AC1 und AC2. Zusätzlich kann die Standardzelle C05 die leitfähigen Leitungen W1 bis W7 aufweisen, welche sich in der X-Achsenrichtung auf einer Ebene getrennt von den Gateleitungen GL1 bis GL4 erstrecken (das heißt, die Ebene der leitfähigen Leitungen W1 bis W7 ist in einer +Z-Richtung der Gateleitungen GL1 bis GL4 versetzt), und der Source-/Drainkontakt und der Gatekontakt können mit den leitfähigen Leitungen W1 bis W7 verbunden sein. Wie in 5 veranschaulicht ist, können die leitfähigen Leitungen W1 bis W7 in der Standardzelle C05 voneinander durch einen vorbestimmten Abstand getrennt sein, das heißt MP, und können sich parallel in der X-Achsenrichtung erstrecken. Hier ist MP der Abstand zwischen Mittellinien (nicht der Abstand des Spalts) von zwei unmittelbar benachbarten leitfähigen Leitungen inmitten der leitfähigen Leitungen W1 bis W7.
  • Bezugnehmend auf 5 kann der Source-/Drainkontakt mit den leitfähigen Leitungen W1 bis W7 an Punkten verbunden sein, an welchen untere Source-/Drainkontakte CAL1 bis CAL6 und die leitfähigen Leitungen W1 bis W7 einander kreuzen. Beispielsweise können die unteren Source-/Drainkontakte CAL1 bis CAL6 über dem ersten und zweiten aktiven Bereich AC1 und AC2 gegenwärtig sein, und obere Source-/Drainkontakte können an Punkten platziert sein, welche als „☆“ auf den unteren Source-/Drainkontakten CAL1 bis CAL6 markiert sind. Das heißt, dass „☆“ der 5 Kandidatenpunkte repräsentieren kann, an welchen die oberen Source-/Drainkontakte platziert sein können.
  • Der Gatekontakt kann mit den leitfähigen Leitungen W1 bis W7 an Punkten verbunden sein, an welchen die Gateleitungen GL1 bis GL4 und die leitfähigen Leitungen W1 bis W7 einander kreuzen. Beispielsweise kann Gatekontakt an jedem Punkt platziert sein, welcher als „◊“ über den Gateleitungen GL1 bis GL4. Das heißt, dass „◊“ der 5 Kandidatenpunkte repräsentieren kann, an welchen die Gatekontakte platziert sein können.
  • Wie in 5 veranschaulicht ist, können die Kandidatenpunkte, an welchen die Source-/Drainkontakte mit den leitfähigen Leitungen W1 bis W7 verbunden sein können, und die Kandidatenpunkte, an welchen die Gatekontakte mit den leitfähigen Leitungen W1 bis W7 verbunden sein können, mehrere in der Standardzelle C05 sein. Demzufolge kann ein Freiheitsgrad hinsichtlich der Platzierung des Source-/Drainkontakts (oder des obere Source-/Drainkontakts) und des Gatekontakts in der Standardzelle C05 verbessert werden, so dass die Standardzelle C05, welche eine einfache Struktur hat, welche geeignet für Halbleiterprozesse ist, zur Verfügung stehen kann.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts können einige der Kandidatenpunkte in der Standardzelle C05 der 5 nicht verwendet werden. Beispielsweise können in der Standardzelle C06 der 6 Kandidatenpunkte platziert sein, um einen Fall zu beseitigen, in welchem ein oberer Source-/Drainkontakt und ein Gatekontakt benachbart zueinander platziert sind, das heißt den Fall, in welchem der obere Source-/Drainkontakt und der Gatekontakt, welche benachbart zueinander sind, mit derselben leitfähigen Leitung verbunden sind. Ebenso sind in einer beispielhaften Ausführungsform des erfinderischen Konzepts die Kandidatenpunkte unterschiedlich von der Standardzelle C06 der 6 platziert. Beispielsweise können in den Kandidatenpunkten, welche in der Standardzelle C05 der 5 platziert sind, der obere Source-/Drainkontakt und der Gatekontakt benachbart zueinander platziert sein, das heißt der obere Source-/ Drainkontakt und der Gatekontakt, welche benachbart zueinander sind, sind mit derselben leitfähigen Leitung verbunden. Zusätzlich können die Kandidatenpunkte unterschiedlich von den Standardzellen C05 der 5 und C06 der 6 platziert sein. Beispielsweise können in einer Standardzelle einige der Kandidatenpunkte in der Standardzelle C05 der 5 nicht verwendet werden, aber mehrere Kandidatenpunkte als diejenigen in der Standardzelle C06 der 6 können verwendet werden.
  • 7 veranschaulicht eine Standardzelle C07 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter ist 7 eine Draufsicht auf eine Ebene mit einer X-Achse und einer Y-Achse in der Standardzelle C07 und veranschaulicht Kandidatenpunkte, an welchen ein Source-/Drainkontakt und ein Gatekontakt mit leitfähigen Leitungen W1 bis W6 verbunden sein können.
  • Bezugnehmend auf 7 kann die Standardzelle C07 einen ersten aktiven Bereich AC1 und einen zweiten aktiven Bereich AC2 aufweisen, welche sich in der X-Achsenrichtung erstrecken und getrennt voneinander sind, und kann Gateleitungen GL1 bis GL4 aufweisen, welche sich in der Y-Achsenrichtung erstrecken, welche den ersten und zweiten aktiven Bereich AC1 und AC2 überqueren. Zusätzlich kann die Standardzelle C07 die leitfähigen Leitungen W1 bis W6 aufweisen, welche sich in der X-Achsenrichtung auf einer Ebene getrennt von den Gateleitungen GL1 bis GL4 erstrecken (beispielsweise ist die Ebene der leitfähigen Leitungen W1 bis W6 in einer +Z-Richtng der Gateleitungen GL1 bis GL4), und der Source-/Drainkontakt und der Gatekontakt können mit den leitfähigen Leitungen W1 bis W6 verbunden sein.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann der Gatekontakt nicht über dem ersten und zweiten aktiven Bereich AC1 und AC2 platziert sein. Beispielsweise können, wie in 7 veranschaulicht ist, zwei leitfähige Leitungen W3 und W4 auf einem Bereich zwischen dem ersten und dem zweiten aktiven Bereich AC1 und AC2 platziert sein, und wie als „◊“ markiert, können Gatekontakte mit den zwei leitfähigen Leitungen W3 und W4 verbunden sein. Auch wenn eine Brücke, welche zwischen dem Source-/Drainkontakt und dem Gatekontakt auftreten kann, entfernt werden kann, wie obenstehend unter Bezugnahme auf die 1A bis 1C, 2A und 2B beschrieben ist, um einen Einfluss eines benachbarten Elements (beispielsweise eines aktiven Bereichs) zu verringern, wenn der Gatekontakt gebildet wird, kann, wie in 7 veranschaulicht ist, der Gatekontakt über dem Bereich zwischen dem ersten und zweiten aktiven Bereich AC1 und AC2 platziert werden. In dieser Hinsicht kann, da eine Brücke, welche zwischen dem Source-/Drainkontakt und dem Gatekontakt auftritt, in der Standardzelle C07 der 7 verhindert werden kann, der Gatekontakt nahe zu dem ersten oder zweiten aktiven Bereich AC1 oder AC2 in einer horizontalen Richtung (das heißt der Y-Achsenrichtung) platziert werden. Demzufolge können ähnlich zu der Standardzelle C04 der 4 der erste aktive Bereich AC1 und der zweite aktive Bereich AC2 voneinander durch einen Aktiv-zu-Aktiv-Minimalraum in der Standardzelle C07 der 7 getrennt sein, und Y71 der 7 kann dasselbe sein wie der Aktiv-zu-Aktiv-Minimalraum. In anderen Worten gesagt kann die Standardzelle C07 der 7, welche obenstehend beschrieben ist, heterogene Kontakte haben wie diejenigen, welche obenstehend unter Bezugnahme auf die 1A bis 1C, 2A und 2B beschrieben sind, so dass die Bildung der wechselseitigen Kontaktbrücke verhindert werden kann, und als ein Ergebnis kann das Y71 der 7 dasselbe sein wie der Aktiv-zu-Aktiv-Minimalraum.
  • 8A veranschaulicht ein Layout einer integrierten Schaltung 80 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. 8B veranschaulicht ein Beispiel eines Querschnitts der integrierten Schaltung 80, aufgenommen entlang einer Linie X8-X8' der 8A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter ist 8A eine Draufsicht auf eine Ebene mit einer X-Achse und einer Y-Achse in dem Layout der integrierten Schaltung 80, und 8B ist eine Querschnittsansicht des Layouts der integrierten Schaltung 80, aufgenommen entlang einer Linie X8-X8' der 8A mit der Querschnittsrichtung (Ebene) parallel mit einer Z-Achse. Hierin nachstehend werden Beschreibungen der integrierten Schaltung 80 in den 8A und 8B, welche dieselben sind, wie die Beschreibungen der integrierten Schaltung 10 in den 1A bis 1C und der integrierten Schaltung 20 in den 2A und 2B ausgelassen werden.
  • Bezugnehmend auf die 8A und 8B können sich leitfähige Leitungen W11 und W12 in der X-Achsenrichtung auf einer Ebene getrennt von Gateleitungen GL1 bis GL4 erstrecken (beispielsweise ist die Ebene der leitfähigen Leitungen W11 und W12 in der +Z-Richtung der Gateleitungen GL1 bis GL4 versetzt), welche sich in der Y-Achsenrichtung erstrecken. Verglichen mit den leitfähigen Leitungen W1 und W2 der 1A und 2A können die leitfähigen Leitungen W11 oder W12 der 8A mit einem Source-/ Drainkontakt oder einem Gatekontakt durch eine Durchkontaktierung (via) verbunden sein (beispielsweise eine Durchkontaktierung V01 oder eine Durchkontaktierung V02). In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die leitfähigen Leitungen W11 und W12, auf welche Bezug genommen werden kann als eine Metallstruktur, Durchkontaktierungen miteinander verbinden, welche an unterschiedlichen Positionen platziert sind, und können mit Strukturen über die leitfähigen Leitungen W11 und W12 durch Durchkontaktierungen verbunden sein.
  • Wie in 8B veranschaulicht ist, kann ein Source-/Drainkontakt CA1 einen unteren Source-/Kontakt CAL1 und einen oberen Source-/Drainkontakt CAH1 aufweisen, welche miteinander in einer vertikalen Richtung (der Z-Achsenrichtung) verbunden sind. Wie obenstehend unter Bezugnahme auf 1B beschrieben ist, kann der Source-/Drainkontakt CA1, welcher die unteren und oberen Source-/Drainkontakte CAL1 und CAH1 aufweist, eine verringerte horizontale Querschnittsfläche in dem Abschnitt des oberen Source-/Drainkontakts CAH1 haben, und der Abschnitt der Durchkontaktierung V02 verglichen mit einem Fall, in dem er als ein Körper gebildet ist. Die Durchkontaktierung V02 kann sich von einer oberen Oberfläche des oberen Source-/Drainkontakts CAH1 zu der leitfähigen Leitung W11 in der Z-Achsenrichtung (oder der vertikalen Richtung) erstrecken und kann den Source-/Drainkontakt CA1 mit der leitfähigen Leitung W12 verbunden.
  • Ein Gatekontakt CB1 kann einen unteren Gatekontakt CBL1 und einen oberen Gatekontakt CBH1 aufweisen, welcher miteinander in der vertikalen Richtung verbunden sind. Wie obenstehend unter Bezugnahme auf 1C beschrieben ist, kann der Gatekontakt CB1, welcher den unteren Gatekontakt CBL1 und den oberen Gatekontakt CBH1 aufweist, eine verringerte horizontale Ebenenfläche in dem Abschnitt des oberen Gatekontakts CBH1 und dem Abschnitt der Durchkontaktierung V01 haben verglichen mit einem Fall, in dem er als ein Körper gebildet ist. Die Durchkontaktierung V01 kann sich von einer oberen Oberfläche des oberen Gatekontakts CBH1 zu der leitfähigen Leitung W11 in der Z-Achsenrichtung (oder der vertikalen Richtung) erstrecken und kann eine Verbindung mit dem Gatekontakt CB1 zu der leitfähigen Leitung W11 bilden.
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts kann in einer unterschiedlichen Art und Weise von dem, was in 8B veranschaulicht ist, die integrierte Schaltung 80 einen integral gebildeten Source-/Drainkontakt oder einen integral gebildeten Gatekontakt aufweisen. Zusätzlich ist, obwohl 8B veranschaulicht, dass eine obere Oberfläche des unteren Source-/Drainkontakts CAL1 und eine obere Oberfläche des unteren Gatekontakts CBL1 auf unterschiedlichen Ebenen platziert sind, das erfinderische Konzept aber nicht darauf beschränkt. Beispielsweise können in einer beispielhaften Ausführungsform des erfinderischen Konzepts die obere Oberfläche des unteren Source-/Drainkontakts CAL1 und die obere Oberfläche des unteren Gatekontakts CBL1 auf derselben Ebene platziert sein. Zusätzlich können in einer beispielhaften Ausführungsform des erfinderischen Konzepts untere Source-/Drainkontakte CAL2 und CAL3, welche nicht mit dem oberen Source-/Drainkontakt CAH1 in der integrierten Schaltung 80 verbunden sind, ausgelassen sein. Die integrierte Schaltung 80 der 8A und 8B, welche obenstehend beschrieben ist, kann heterogene Kontakte haben, so dass die Bildung der wechselseitigen Kontaktbrücke verhindert werden kann, und als ein Ergebnis kann der Gatekontakt über dem aktiven Bereich platziert sein, ähnlich zu den integrierten Schaltungen 10 und 20, welche obenstehend unter Bezugnahme auf die 1A bis 1C, 2A und 2B beschrieben sind.
  • 9A veranschaulicht eine Standardzelle C09a gemäß einem Vergleichsbeispiel und 9B veranschaulicht eine Standardzelle C09b gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter sind die 9A und 9B Draufsichten auf eine Ebene mit einer X-Achse und einer Y-Achse in jeder der Standardzellen C09a und C09b, in welchen ein Drei-Eingangs-NAND-Gatter bzw. -Gate, welches drei Eingänge A, B und C und einen Ausgang Y hat, ausgeführt ist. Die 9A und 9B veranschaulichen nur Elemente, welche notwendig sind beim Vergleichen der Standardzellen C09a und C09b.
  • Bezugnehmend auf 9A kann in der Standardzelle C09a ein Source-/Drainkontakt als ein Körper gebildet sein, und ein Gatekontakt kann ebenfalls als ein Körper gebildet sein. In der Standardzelle C09a können ein erster aktiver Bereich AC1 und ein zweiter aktiver Bereich AC2 durch Y91 voneinander getrennt sein aufgrund eines Extraraumes, welcher für Gatekontakte benötigt wird. Das heißt, dass Y91 in der Standardzelle C09a eine Y-Achsenrichtungssektion (beispielsweise eine Y-Achsen-gerichtete Länge eines Bereiches, welcher einen Punkt aufweist, an welchem ein Gatekontakt des Eingangs A platziert ist) für einen Kontakt für einen Transistor aufweisen kann, welcher durch den ersten aktiven Bereich AC1 gebildet wird, und eine andere Y-Achsenrichtungssektion (beispielsweise eine Y-Achsen-gerichtete Länge eines Bereichs, welcher Punkte aufweist, an welchen Gatekontakte der Eingänge B und C platziert sind) für einen Kontakt für einen Transistor, welcher durch den zweiten aktiven Bereich AC2 gebildet wird. Zusätzlich müssen, um eine Brücke, welche auftritt, zu verhindern, der Source-/Drainkontakt und der Gatekontakt voneinander um einen vorbestimmten Abstand, das heißt wenigstens CP getrennt sein. Demzufolge kann Y91, als ein Abstand zwischen dem ersten aktiven Bereich AC1 und dem zweiten aktiven Bereich AC2 in der Standardzelle C09a ist, größer sein als ein Aktiv-zu-Aktiv-Minimalraum.
  • Eine Struktur P1 einer leitfähigen Schicht, welche Source-/Drainkontakte in der Standardzelle C09a verbinden soll, kann eine Biegung oder eine verzweigte Form haben, wie in 9A gezeigt ist. Wie obenstehend beschrieben ist, kann es, da Halbleiterkomponenten und Prozesse miniaturisierter und komplexer werden, nicht einfach sein, die Struktur P1 mit der Form präzise zu bilden, so dass eine integrierte Schaltung, welche die Standardzelle C09a aufweist, eine niedrige Zuverlässigkeit einer Funktion und eine niedrige Produktivität vorsehen kann.
  • Bezugnehmend auf 9B kann ein Source-/Drainkontakt in der Standardzelle C09b gemäß der vorliegenden beispielhaften Ausführungsform des erfinderischen Konzepts einen unteren und einen oberen Source-/Drainkontakt bzw. untere und obere Source-/Drainkontakte aufweisen, welche miteinander in einer Z-Achsenrichtung verbunden sind, und ein Gatekontakt kann einen unteren und einen oberen Gatekontakt bzw. untere und obere Gatekontakte aufweisen, welche miteinander in der Z-Achsenrichtung verbunden sind. Wie obenstehend unter Bezugnahme auf 4 beschrieben ist, kann Y92, welches einem Trennungsabstand zwischen dem ersten aktiven Bereich AC1 und dem zweiten aktiven Bereich AC2 in der Standardzelle C09b entspricht, dasselbe sein wie ein Aktiv-zu-Aktiv-Minimalraum. Die Standardzelle C09b der 9B, welche obenstehend beschrieben ist, kann heterogene Kontakte haben, wie beispielsweise diejenigen, welche obenstehend unter Bezugnahme auf die 1A bis 1C, 2A und 2B beschrieben sind, so dass die Bildung der wechselseitigen Kontaktbrücke verhindert werden kann, und als ein Ergebnis kann das Y92 der 9B dasselbe sein wie der Aktiv-zu-Aktiv-Minimalraum. Demzufolge kann verglichen mit der Standardzelle C09a der 9A die Standardzelle C09b der 9B eine Länge haben, welche in der Y-Achsenrichtung verringert ist und kann eine Fläche haben, welche auf der Ebene mit der X-Achse und der Y-Achse verringert ist. In der Standardzelle C09b können Source-/Drainkontakte und leitfähige Leitungen miteinander an Punkten verbunden sein, welche als „★“ markiert sind, und Gatekontakte und leitfähige Leitungen können miteinander an Punkten verbunden sein, welche als „◆“ markiert sind. Wie in 9B veranschaulicht ist, können die Source-/ Drainkontakte und/oder die Gatekontakte mit einigen leitfähigen Leitungen W1, W3, W4a, W4b, W4c, W5 und W7 inmitten leitfähiger Leitungen verbunden sein, welche voneinander durch einen vorbestimmten Abstand MP getrennt sind und sich in der X-Achsenrichtung erstrecken, und eine Struktur P2 einer oberen Schicht der leitfähigen Leitungen W1, W3, W4a, W4b, W4c, W5 und W7 kann sich in der Y-Achsenrichtung erstrecken. Hier ist MP der Abstand zwischen Mittellinien (nicht der Abstand des Spalts) von zwei unmittelbar benachbarten leitfähigen Leitungen inmitten der leitfähigen Leitungen W3, W4b, W4c und W5. In einer beispielhaften Ausführungsform des erfinderischen Konzepts können die leitfähigen Leitungen W4a, W4b und W4c der 9B durch ein Ätzen einer leitfähigen Leitung gebildet werden, welche von den leitfähigen Leitungen W3 und W5 durch MP getrennt ist. Als ein Ergebnis kann, verglichen mit der Standardzelle C09a der 9A die Standardzelle C09b Strukturen aufweisen, welche eine einfache Form haben, so dass eine integrierte Schaltung, welche die Standardzelle C09b aufweist, eine hohe Zuverlässigkeit einer Funktion und eine hohe Produktivität vorsehen kann.
  • 10A veranschaulicht eine Standardzelle C10a gemäß einem Vergleichsbeispiel und 10B veranschaulicht eine Standardzelle C10b gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts. Detaillierter sind die 10A und 10B Draufsichten auf eine Ebene mit einer X-Achse und einer Y-Achse in den Standardzellen C10A und C10B, in welchen ein Invertierer, welcher einen Eingang A und einen Ausgang Y hat, ausgeführt ist. Die 10A und 10B veranschaulichen nur Elemente, welche beim Vergleichen der Standardzellen C10a und C10b nötig sind.
  • Bezugnehmend auf 10A kann in der Standardzelle C10A ein Source-/Drainkontakt als ein Körper gebildet sein, und ein Gatekontakt kann ebenso als ein Körper gebildet sein. Das heißt, dass ein Gatekontakt CB1, welcher als ein Körper gebildet ist, über einem Bereich zwischen einem ersten aktiven Bereich AC1 und einem zweiten aktiven Bereich AC2 platziert sein kann, und von dem Source-/Drainkontakt um einen Abstand von CP getrennt sein kann. Wie in 10A veranschaulicht ist, kann in der Standardzelle C10a, in welcher der Inverter, welcher vier PMOS-Transistoren und vier NMOS-Transistoren aufweist, ausgeführt ist, eine Struktur P3 für den Ausgang Y eine Biegeform haben. Wie obenstehend beschrieben ist, kann es, da Halbleiterkomponenten und Prozesse miniaturisierter und komplexer werden, nicht leicht sein, die Struktur P3 mit der Form präzise zu bilden, so dass eine integrierte Schaltung, welche die Standardzelle C10A aufweist, eine niedrige Zuverlässigkeit einer Funktion und eine niedrige Produktivität aufweisen kann.
  • Bezugnehmend auf 10B kann in der Standardzelle C10b ein Source-/Drainkontakt einen unteren und einen oberen Source-/Drainkontakt bzw. untere und obere Source-/Drainkontakte aufweisen, welche miteinander in einer Z-Achsenrichtung verbunden sind, und ein Gatekontakt kann untere und obere Gatekontakte aufweisen, welche miteinander in der Z-Achsenrichtung verbunden sind. In anderen Worten gesagt kann die Standardzelle C10b der 10B, welche obenstehend beschrieben ist, heterogene Kontakte haben, so dass die Bildung der wechselseitigen Kontaktbrücke verhindert werden kann. Die oberen Source-/Drainkontakte können an Punkten platziert sein, welche als „★“ markiert sind, an welchen die unteren Source-/Drainkontakte und leitfähigen Leitungen W1, W2, W6 und W7 einander kreuzen, und der obere Gatekontakt kann an einem Punkt platziert sein, welcher als „◆“ markiert ist, an welchem ein unterer Gatekontakt CBL1 und eine leitfähige Leitung W4 einander kreuzen. Wie in 10B veranschaulicht ist, können Source-/Drainkontakte und/oder Gatekontakte mit einigen leitfähigen Leitungen W1, W2, W4, W6 und W7 aus inmitten leitfähiger Leitungen verbunden sein, welche getrennt voneinander durch einen vorbestimmten Abstand MP sind, und sich in einer X-Achsenrichtung erstrecken, und eine Struktur P4 einer oberen Schicht der leitfähigen Leitungen W1, W2, W4, W6 und W7 kann sich in einer Y-Achsenrichtung erstrecken. Hier ist MP der Abstand zwischen Mittellinien (nicht der Abstand des Spalts) von zwei unmittelbar benachbarten leitfähigen Leitungen, beispielsweise zwischen den leitfähigen Leitungen W1 und W2 und zwischen leitfähigen Leitungen W6 und W7. Ähnlich zu der Standardzelle C09b der 9B kann verglichen mit der Standardzelle C10a der 10A die Standardzelle C10b der 10B ebenso Strukturen aufweisen, welche eine einfache Form haben, so dass eine integrierte Schaltung, welche die Standardzelle C10b aufweist, eine hohe Zuverlässigkeit einer Funktion und eine hohe Produktivität vorsehen kann.
  • 11 ist ein Flussdiagramm eines Verfahrens zum Entwerfen eines Layouts einer integrierten Schaltung, welche heterogene Kontakte gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts hat. Wie in 11 veranschaulicht ist, kann eine Standardzellbibliothek D50 Informationen über eine Mehrzahl von Standardzellen aufweisen, beispielsweise Funktionsinformationen, charakteristische Informationen, Layout-Informationen etc., und ein Layout einer Standardzelle kann Kontakte und leitfähige Leitungen aufweisen, welche gemäß den vorstehend erwähnten beispielhaften Ausführungsformen des erfinderischen Konzepts platziert sind.
  • Bezugnehmend auf 11 kann in Operation S10 eine Logiksyntheseoperation zum Erzeugen von Netzlistendaten D20 aus RTL-Daten D10 durchgeführt werden. Beispielsweise kann ein Halbleiterentwurfswerkzeug (beispielsweise ein Logiksynthesewerkzeug) Logiksynthese durch ein Berücksichtigen der Standardzellbibliothek D50 durchführen derart, dass das Halbleiterentwurfswerkzeug die Netzlistendaten D20, welche einen Bitstrom oder eine Netzliste aufweisen, aus den RTL-Daten D10 erzeugen kann, welche durch eine Hardwarebeschreibungssprache (HDL=hardware description language=Hardwarebeschreibungssprache) wie beispielsweise Very High Speed Integrated Circuit (VHSIC) Hardware Description Language (VADL) und Verilog erzeugt werden. Gemäß der vorliegenden beispielhaften Ausführungsform des erfinderischen Konzepts kann sich in der Logiksyntheseoperation das Halbleiterentwurfswerkzeug auf die Standardzellbibliothek D50 beziehen, welche die charakteristische Information über die Standardzelle aufweist, welche wenigstens einige leitfähige Leitungen, welche platziert sind, um parallel zueinander zu sein, und Kontakte, welche mit einigen der wenigstens einigen leitfähigen Leitungen verbunden sind, aufweist, und kann ein Beispiel der Standardzelle in einer integrierten Schaltung aufweisen. Die Standardzelle in der Standardzellbibliothek D50 kann beispielsweise eine oder mehrere der Standardzellen C04, C05, C06, C07, C09b und C10b gemäß der beispielhaften Ausführungsformen des erfinderischen Konzepts, welches obenstehend beschrieben ist, aufweisen.
  • In Operation S20 kann eine place and route- bzw. Platzier- und Routing (P&R)-Operation zum Erzeugen von Layoutdaten D30 aus den Netzlistendaten D20 durchgeführt werden. Beispielsweise kann das Halbleiterentwicklungswerkzeug (beispielsweise ein P&R-Werkzeug) aus den Netzlistendaten D20 die Layoutdaten D30, welche dasselbe Format haben wie GDSII, durch ein Platzieren und Routen der Mehrzahl von Standardzellen durch ein Berücksichtigen der Standardzellbibliothek D50 erzeugen. Gemäß der vorliegenden beispielhaften Ausführungsform des erfinderischen Konzepts kann das Halbleiterentwicklungswerkzeug ein Beispiel einer Standardzelle Platzieren und Routen, welche einen Kontakt und leitfähige Leitungen aufweist, welche sich in einer Richtung erstrecken und mit dem Kontakt verbunden sind, welcher einen unteren Kontakt und einen oberen Kontakt aufweist, welche vertikal miteinander verbunden sind, so dass das Halbleiterentwurfswerkzeug das Layout der integrierten Schaltung erzeugen kann, welche eine verringerte Fläche hat basierend auf einer verringerten Fläche der Standardzelle.
  • 12 ist ein Blockschaltbild, welches ein Ein-Chip-System (SoC=system on chip=Ein-Chip-System) 100 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. Das SoC 100 ist eine Halbleitervorrichtung, welche eine integrierte Schaltung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts aufweisen kann. Das SoC 100 zeigt einen Chip an, in welchem komplizierte Funktionsblöcke wie beispielsweise ein Intellectual Property (IP) ausgeführt sind, und in dieser Hinsicht kann eine Standardzelle gemäß einem oder mehrerer beispielhafter Ausführungsformen des erfinderischen Konzepts in jedem der Funktionsblöcke des SoC 100 enthalten sein, derart, dass das SoC 100 eine verringerte Fläche hat und eine hohe Zuverlässigkeit einer Funktion erreicht werden kann.
  • Bezugnehmend auf 12 kann das SoC 100 ein Modem 100, einen Anzeigecontroller 130, einen Speicher 140, einen externen Speichercontroller 150, eine zentrale Verarbeitungseinheit (CPU=Central Processing Unit=zentrale Verarbeitungseinheit) 160, eine Transaktionseinheit 170, eine integrierte Leistungsverwaltungsschaltung (PMIC=Power Management Integrated Circuit=integrierte Leistungsverwaltungsschaltung) 180 und eine Graphikverarbeitungseinheit (GPU=Graphic Processing Unit=Graphikverarbeitungseinheit) 190 haben, und die Funktionsblöcke des SoC 100 können miteinander über einen Systembus 110 kommunizieren.
  • Die CPU 160, welche in der Lage ist, allgemein einen Betrieb des SoC 100 zu steuern, kann Operationen von anderen Funktionsblöcken 120, 130, 140, 150, 170, 180 und 190 steuern. Das Modem 120 kann ein Signal demodulieren, welches von einer Quelle außerhalb des SoC 100 empfangen wird, oder kann ein Signal modulieren, welches in dem SoC 100 erzeugt wird und kann das Signal zu einer externen Quelle übertragen. Der externe Speichercontroller 150 kann einen Betrieb zum Austauschen von Daten mit einer externen Speichervorrichtung steuern, welche mit dem SoC 100 verbunden ist. Beispielsweise können ein Programm und/oder Daten, welche in der externen Speichervorrichtung gespeichert sind, für die CPU 160 oder die GPU 190 durch die Steuerung des externen Speichercontrollers 150 vorgesehen sein. Die GPU 190 kann Programmbefehle hinsichtlich einer Graphikverarbeitung ausführen. Die GPU 190 kann Graphikdaten über den externen Speichercontroller 150 empfangen und Graphikdaten, welche durch die GPU 190 verarbeitet werden, zu einer Quelle außerhalb des SoC 100 über den externen Speichercontroller 150 übertragen. Die Transaktionseinheit 170 kann eine Datentransaktion zwischen den Funktionsblöcken überwachen, und die PMIC 180 kann Leistung, welche jedem der Funktionsblöcke zuzuführen ist, durch die Steuerung der Transaktionseinheit 170 steuern. Der Anzeigecontroller 130 kann eine Anzeige (oder Anzeigevorrichtung) außerhalb des SoC 100 steuern, wodurch Daten, welche in dem SoC 100 erzeugt werden, zu der Anzeige übertragen werden.
  • Der Speicher 140 kann einen nichtflüchtigen Speicher wie beispielsweise einen elektrisch löschbaren programmierbaren Lesespeicher (EEPROM), einen Flashspeicher, einen Phasenübergangs-Direktzugriffsspeicher (PRAM), einen Widerstands-Direktzugriffsspeicher (RRAM), einen Nanofloating Gatespeicher (NFGM), einen Polymer-Direktzugriffsspeicher (PoRAM), einen magnetischen Direktzugriffsspeicher (MRAM), einen ferroelektrischen Direktzugriffsspeicher (FeRAM) oder dergleichen aufweisen, und kann einen flüchtigen Speicher wie beispielsweise einen dynamischen Direktzugriffsspeicher (DRAM), einen statischen Direktzugriffsspeicher (SRAM), einen mobilen DRAM, einen Doppeldatenraten synchronen dynamischen Direktzugriffsspeicher (DDR SD RAM), einen Niedrigleistungs-DDR (), SDRAM, einen Graphik-DDR (GDDR)-SDRAM, einen RAM-Bus dynamischen Direktzugriffsspeicher (RDRAM) oder dergleichen aufweisen.
  • Während das erfinderische Konzept insbesondere gezeigt und beschrieben wurde unter Bezugnahme auf die spezifischen beispielhaften Ausführungsformen davon, wird durch Fachleute verstanden werden, dass verschiedene Änderungen in der Form und den Details darin getätigt werden können, ohne von dem Umfang des erfinderischen Konzepts, wie es durch die beigefügten Ansprüche definiert ist, abzuweichen. Die beispielhaften Ausführungsformen sollten in einem beschreibenden Sinne ausschließlich berücksichtigt werden und nicht für Zwecke der Begrenzung.

Claims (20)

  1. Integrierte Schaltung, die Folgendes aufweist: einen ersten aktiven Bereich (AC), welcher sich in einer ersten horizontalen Richtung (X) auf einem Substrat (SUB) erstreckt; eine Gateleitung (GL3), welche sich in einer zweiten horizontalen Richtung (Y) auf dem ersten aktiven Bereich (AC) erstreckt, wobei die zweite horizontale Richtung (Y) die erste horizontale Richtung (X) kreuzt; einen Source-/Drainbereich (SD), welcher an einer Seite der Gateleitung (GL3) auf dem ersten aktiven Bereich (AC) gebildet ist; eine Mehrzahl von leitfähigen Leitungen (W1, W2; W11, W12; W2 bis W6; W3 bis W5), welche sich in der ersten horizontalen Richtung (X) auf einer Ebene getrennt von der Gateleitung (GL3) erstrecken und erste (W2; W12; W2, W3, W5, W6; W3, W6; W2, W6) und zweite leitfähige Leitungen (W2; W11; W4; W4a, W4b, W4c) aufweisen; einen Source-/Drainkontakt (CA1), welcher eine untere Oberfläche hat, welche mit dem Source-/Drainbereich (SD) verbunden ist, und einen unteren Source-/Drainkontakt (CAL1) und einen oberen Source-/Drainkontakt (CAH1) aufweist, welche miteinander in einer vertikalen Richtung (Z) verbunden sind; und einen Gatekontakt (CB1), welcher eine untere Oberfläche hat, welche mit der Gateleitung (GL3) verbunden ist, und sich in der vertikalen Richtung (Z) erstreckt, wobei der obere Source-/Drainkontakt (CAH1) unter der ersten leitfähigen Leitung (W2; W12) platziert ist, und der Gatekontakt (CB1) unter der zweiten leitfähigen Leitung (W2; W11; W4; W4a, W4b, W4c) platziert ist.
  2. Integrierte Schaltung nach Anspruch 1, wobei der Gatekontakt (CB 1) einen unteren Gatekontakt (CBL1) und einen oberen Gatekontakt (CBH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei der obere Source-/Drainkontakt (CAH1) mit der ersten leitfähigen Leitung (W2) verbunden ist, und der Gatekontakt (CB1) mit der zweiten leitfähigen Leitung (W1) verbunden ist.
  4. Integrierte Schaltung nach Anspruch 1 oder 2, ferner aufweisend: eine erste Durchkontaktierung (V02), welche den oberen Source-/Drainkontakt (CH1) mit der ersten leitfähigen Leitung (W12) verbindet; und eine zweite Durchkontaktierung (V01), welche den Gatekontakt (CB1) mit der zweiten leitfähigen Leitung (W11) verbindet.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, wobei die zweite leitfähige Leitung (W2; W11) über dem ersten aktiven Bereich (AC) platziert ist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, ferner aufweisend: einen zweiten aktiven Bereich (AC2), welcher sich in der ersten horizontalen Richtung (X) auf dem Substrat (SUB) erstreckt, welcher einen zweiten leitfähigen Typ unterschiedlich von einem ersten leitfähigen Typ des ersten aktiven Bereichs (AC1) hat, und welcher die Gateleitung (GL3) kreuzt, wobei der erste aktive Bereich (AC1) und der zweite aktive Bereich (AC2) voneinander auf dem Substrat (SUB) durch einen Aktiv-zu-Aktiv-Minimalraum (Y42; Y71; Y92) getrennt sind, welcher durch eine Entwurfsregel definiert ist.
  7. Integrierte Schaltung nach Anspruch 6, wobei die zweite leitfähige Leitung (W4; W4a, W4b, W4c) auf einem Bereich zwischen dem ersten aktiven Bereich (AC1) und dem zweiten aktiven Bereich (AC2) platziert ist.
  8. Integrierte Schaltung nach Anspruch 7, wobei die Mehrzahl von leitfähigen Leitungen (W1 bis W6) eine dritte leitfähige Leitung (W3) aufweisen, welche benachbart zu der zweiten leitfähigen Leitung (W4) angeordnet ist und zwischen dem ersten aktiven Bereich (AC1) und dem zweiten aktiven Bereich (AC2) platziert ist, und die integrierte Schaltung ferner einen anderen Gatekontakt aufweist, welcher an einem Punkt platziert ist, an welchem die Gateleitung (GL3) oder eine andere Gateleitung (GL1, GL2, GL4) die dritte leitfähige Leitung (W3) kreuzt.
  9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei eine obere Oberfläche des unteren Source-/Drainkontakts (CAL1) größer ist als eine untere Oberfläche des oberen Source-/Drainkontakts (CAH1).
  10. Integrierte Schaltung, die Folgendes aufweist: einen ersten aktiven Bereich (AC1) und einen zweiten aktiven Bereich (AC2), welche sich parallel zueinander in einer ersten horizontalen Richtung (X) auf einem Substrat (SUB) erstrecken; eine Mehrzahl von Gateleitungen (GL1 bis GL4), welche sich in einer zweiten horizontalen Richtung (Y) auf dem ersten und zweiten aktiven Bereich (AC1, AC2) erstrecken, wobei die zweite horizontale Richtung (Y) die erste horizontale Richtung (X) kreuzt; eine Mehrzahl von Source-/Drainbereichen (SD), welche an jeweiligen Seiten der Mehrzahl von Gateleitungen (GL1 bis GL4) auf dem ersten und zweiten aktiven Bereich (AC1, AC2) gebildet sind; eine Mehrzahl von leitfähigen Leitungen (W2 bis W6), welche sich parallel zueinander in der ersten horizontalen Richtung (X) auf einer Ebene getrennt von der Mehrzahl von Gateleitungen (GL1 bis GL4) erstrecken; eine Mehrzahl von Source-/Drainkontakten (CA1), von welchen jeder eine untere Oberfläche hat, welche mit einem der Mehrzahl von Source-/Drainbereichen (SD) verbunden ist, und wovon sich jeder in einer vertikalen Richtung (Z) erstreckt; und eine Mehrzahl von Gatekontakten (CB1), von welchen jeder eine untere Oberfläche hat, welche mit einer der Mehrzahl von Gateleitungen (GL1 bis GL4) verbunden ist, und von welchen jeder einen unteren Gatekontakt (CBL1) und einen oberen Gatekontakt (CBH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind, wobei die Mehrzahl von Source-/Drainkontakten und obere Gatekontakte (CAH1) der Mehrzahl von Gatekontakten (CB1) unter der Mehrzahl von leitfähigen Leitungen (W2 bis W6) jeweils platziert sind.
  11. Integrierte Schaltung nach Anspruch 10, wobei jeder der Mehrzahl von Source-/Drainkontakten (CA1) einen unteren Source-/Drainkontakt (CAL1) und einen oberen Source-/Drainkontakt (CAH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind.
  12. Integrierte Schaltung nach Anspruch 10 oder 11, wobei jeder der Mehrzahl von Source-/Drainkontakten (CA1) und jeder der oberen Gatekontakte (CBH1) der Mehrzahl von Gatekontakten (CB1) mit wenigstens einer der Mehrzahl von leitfähigen Leitungen (W2 bis W6) verbunden ist.
  13. Integrierte Schaltung nach Anspruch 10 oder 11, ferner aufweisend: eine Mehrzahl von ersten Durchkontaktierungen (V02), welche jeweils die Mehrzahl von Source-/Drainkontakten (CA1) mit einer oder mehreren der Mehrzahl von leitfähigen Leitungen (W1 bis W6) verbinden; und eine Mehrzahl von zweiten Durchkontaktierungen (V01), welche jeweils die oberen Gatekontakte (CBH1) der Mehrzahl von Gatekontakten (CB1) mit einer oder mehreren der Mehrzahl von leitfähigen Leitungen (W2 bis W6) verbinden.
  14. Integrierte Schaltung nach einem der Ansprüche 10 bis 13, wobei wenigstens einer der oberen Gatekontakte (CBH1) der Mehrzahl von Gatekontakten (CB1) auf dem ersten aktiven Bereich (AC1) platziert ist.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei der erste aktive Bereich (AC1) und der zweite aktive Bereich (AC2) voneinander auf dem Substrat (SUB) durch einen Aktiv-zu-Aktiv-Minimalraum (Y42; Y71; Y92) getrennt sind, welcher durch eine Entwurfsregel definiert ist.
  16. Integrierte Schaltung nach einem der Ansprüche 10 bis 15, wobei wenigstens ein unterer Gatekontakt (CBL) der Mehrzahl von Gatekontakten (CB1) sich in der ersten horizontalen Richtung (X) erstreckt und wenigstens zwei der Mehrzahl von leitfähigen Leitungen (W1a, W1b) verbindet.
  17. Integrierte Schaltung nach Anspruch 10, wobei eine obere Oberfläche des unteren Gatekontakts (CBL; CBL1, CBL2) größer ist als eine untere Oberfläche des oberen Gatekontakts (CBH1, CBH2).
  18. Integrierte Schaltung, die Folgendes aufweist: einen ersten aktiven Bereich (AC1) und einen zweiten aktiven Bereich (AC2), welche sich parallel zueinander in einer ersten horizontalen Richtung (X) auf einem Substrat (SUB) erstrecken; eine Mehrzahl von Gateleitungen (GL1 bis GL4), welche auf dem ersten und zweiten aktiven Bereich (AC1, AC2) angeordnet sind und sich in einer zweiten horizontalen Richtung (Y) erstrecken, welche die erste horizontale Richtung (X) kreuzt; eine Mehrzahl von Source-/Drainbereichen (SD), welche an jeweiligen Seiten der Mehrzahl von Gateleitungen (GL1 bis GL4) auf dem ersten und zweiten aktiven Bereich (AC1, AC2) gebildet sind; eine Mehrzahl von leitfähigen Leitungen (W1 bis W6), welche sich parallel zueinander in der ersten horizontalen Richtung (X) auf einer Ebene über und getrennt von der Mehrzahl von Gateleitungen (GL1 bis GL4) erstrecken; eine Mehrzahl von Source-/Drainkontakten (CA1), von welchen jeder eine untere Oberfläche hat, welche mit einem der Mehrzahl von Source-/Drainbereichen (SD) verbunden ist, und von welchen sich jeder in einer vertikalen Richtung (Z) erstreckt; und eine Mehrzahl von Gatekontakten (CB1), von welchen jeder eine untere Oberfläche hat, welche mit einer der Mehrzahl von Gateleitungen (GL1 bis GL4) verbunden ist, und sich in der vertikalen Richtung (Z) erstreckend, wobei jeder der Mehrzahl von Gatekontakten (CA1) einen unteren Gatekontakt (CAL1) und einen oberen Gatekontakt (CAH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind; und/oder jeder der Mehrzahl von Source-/Drainkontakten (CB1) einen unteren Source-/Drainkontakt (CBL1) und einen oberen Source-/Drainkontakt (CBH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind.
  19. Integrierte Schaltung nach Anspruch 18, wobei jeder der Mehrzahl von Source-/Drainkontakten (CB1) einen unteren Source-/Drainkontakt (CBL1) und einen oberen Source-/Drainkontakt (CBH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind, und wobei eine obere Oberfläche des unteren Source-/Drainkontakts (CBL1) größer ist eine untere Oberfläche des oberen Source-/Drainkontakts (CBH1).
  20. Integrierte Schaltung nach Anspruch 18 oder 19, wobei jeder der Mehrzahl von Gatekontakten (CA1) einen unteren Gatekontakt (CAL1) und einen oberen Gatekontakt (CAH1) aufweist, welche miteinander in der vertikalen Richtung (Z) verbunden sind, und wobei eine obere Oberfläche des unteren Gatekontakts (CAL1) größer ist als eine untere Oberfläche des oberen Gatekontakts (CAH1).
DE102018108199.5A 2017-04-10 2018-04-06 Integrierte Schaltung mit heterogenen Kontakten Active DE102018108199B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170046296A KR102308779B1 (ko) 2017-04-10 2017-04-10 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
KR10-2017-0046296 2017-04-10

Publications (2)

Publication Number Publication Date
DE102018108199A1 true DE102018108199A1 (de) 2018-10-11
DE102018108199B4 DE102018108199B4 (de) 2022-07-14

Family

ID=63588116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018108199.5A Active DE102018108199B4 (de) 2017-04-10 2018-04-06 Integrierte Schaltung mit heterogenen Kontakten

Country Status (6)

Country Link
US (2) US10580733B2 (de)
JP (1) JP7071195B2 (de)
KR (1) KR102308779B1 (de)
CN (2) CN108695319B (de)
DE (1) DE102018108199B4 (de)
TW (1) TWI763823B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308779B1 (ko) 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10319826B2 (en) * 2017-04-12 2019-06-11 International Business Machines Corporation Replacement metal gate stack with oxygen and nitrogen scavenging layers
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10672770B2 (en) * 2018-08-14 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
KR102565822B1 (ko) * 2018-12-04 2023-08-11 에스케이하이닉스 주식회사 반도체 장치
CN112234077B (zh) * 2019-07-15 2024-03-22 联华电子股份有限公司 磁性存储单元及其制作方法
US10854604B1 (en) * 2019-09-20 2020-12-01 Qualcomm Incorporated Offset gate contact
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
KR20220132139A (ko) * 2021-03-23 2022-09-30 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280471A (ja) * 1991-03-08 1992-10-06 Matsushita Electron Corp マスタースライス方式の半導体集積回路装置
US5420447A (en) * 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
JP4623885B2 (ja) * 2001-08-16 2011-02-02 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2007027666A (ja) * 2005-07-21 2007-02-01 Toshiba Corp 不揮発性半導体記憶装置
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
JP2008091898A (ja) * 2006-09-07 2008-04-17 Nec Electronics Corp 半導体装置
US7936001B2 (en) 2006-09-07 2011-05-03 Renesas Electronics Corporation Semiconductor device
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
KR101490429B1 (ko) 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
JP5230251B2 (ja) 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
JP5552775B2 (ja) * 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
TW201304133A (zh) * 2011-03-10 2013-01-16 Sumitomo Chemical Co 主動矩陣型顯示裝置及其製造方法
JP5847549B2 (ja) * 2011-11-16 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置
US8809184B2 (en) * 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
WO2013171908A1 (ja) * 2012-05-18 2013-11-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法及び半導体装置
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
KR101382422B1 (ko) * 2012-11-05 2014-04-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US9245076B2 (en) 2013-06-03 2016-01-26 International Business Machines Corporation Orthogonal circuit element routing
KR102066925B1 (ko) * 2013-08-30 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20150033998A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9443851B2 (en) * 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
US9147576B2 (en) 2014-01-23 2015-09-29 International Business Machines Corporation Gate contact with vertical isolation from source-drain
US9379058B2 (en) * 2014-02-14 2016-06-28 Qualcomm Incorporated Grounding dummy gate in scaled layout design
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9553028B2 (en) 2014-03-19 2017-01-24 Globalfoundries Inc. Methods of forming reduced resistance local interconnect structures and the resulting devices
US10177133B2 (en) * 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
KR102310122B1 (ko) * 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
US9640444B2 (en) * 2014-07-23 2017-05-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9449970B2 (en) * 2014-08-22 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of forming the same
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
JP5917738B2 (ja) * 2015-02-24 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体チップ
KR102352153B1 (ko) * 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102258112B1 (ko) * 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102316247B1 (ko) * 2015-04-14 2021-10-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9761572B2 (en) * 2015-04-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device layout, semiconductor device, and method of manufacturing memory device
US9780178B2 (en) * 2015-06-05 2017-10-03 Globalfoundries Inc. Methods of forming a gate contact above an active region of a semiconductor device
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
US9431300B1 (en) * 2015-08-27 2016-08-30 Globalfoundries Inc. MOL architecture enabling ultra-regular cross couple
US9887210B2 (en) * 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
KR102480219B1 (ko) * 2015-09-16 2022-12-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9691897B2 (en) * 2015-09-28 2017-06-27 Globalfoundries Inc. Three-dimensional semiconductor transistor with gate contact in active region
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
US10424574B2 (en) * 2017-01-23 2019-09-24 International Business Machines Corporation Standard cell architecture with at least one gate contact over an active area
KR102308779B1 (ko) 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US9947589B1 (en) * 2017-05-22 2018-04-17 Globalfoundries Inc. Methods of forming a gate contact for a transistor above an active region and the resulting device

Also Published As

Publication number Publication date
US20200168542A1 (en) 2020-05-28
CN108695319A (zh) 2018-10-23
CN117423698A (zh) 2024-01-19
US11437315B2 (en) 2022-09-06
CN108695319B (zh) 2023-11-14
US20180294219A1 (en) 2018-10-11
DE102018108199B4 (de) 2022-07-14
JP2018182316A (ja) 2018-11-15
KR20180114478A (ko) 2018-10-18
KR102308779B1 (ko) 2021-10-05
JP7071195B2 (ja) 2022-05-18
TWI763823B (zh) 2022-05-11
US10580733B2 (en) 2020-03-03
TW201904006A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
DE102018108199B4 (de) Integrierte Schaltung mit heterogenen Kontakten
DE102018101652B4 (de) Integrierte Schaltungsvorrichtung und Verfahren zum Herstellen derselben
DE102016113828B4 (de) Halbleitervorrichtung
DE102018130328B4 (de) Integrierte Schaltungen mit Überkreuz-Kopplungskonstrukten und Halbleitervorrichtungen, die integrierte Schaltungen enthalten
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE102015117142B4 (de) Kontakte für stark skalierte Transistoren und Verfahren zu ihrer Herstellung
DE102016116001B4 (de) Lokale verbindung in einem halbleiter-bauelement und verfahren zur herstellung einer solchen
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102019113506B4 (de) Integrierte Schaltung umfassend eine Zelle mit mehrfacher Höhe
DE102016117156A1 (de) Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung
DE102014119660A1 (de) Vertikale vorrichtungsarchitektur
DE102013102427A1 (de) Dual-Port-SRAM-Verbindungsstruktur
DE102019103481B4 (de) Durchkontaktierungsgrößen zur Reduzierung der Brückenbildungsgefahr und zur Verbesserung der Leistung
DE102016115989A1 (de) Statischer Direktzugriffsspeicher
DE102016114784B4 (de) Verbesserte IC-Dichte mit aktivem Atomreservoir
DE102013112895A1 (de) Integrierte Nanotransistoren mit und ohne Übergang
DE102020109271B4 (de) Integrierter Schaltkreis, der Standardzellen umfasst, Verfahren zur Herstellung des integrierten Schaltkreises, und Computersystem zum Ausführen des Verfahrens
DE102021105451A1 (de) Sram-struktur mit asymmetrischer interconnection
DE102019114224A1 (de) SRAM-Struktur und -Verbindung
DE102018122529A1 (de) Halbleiterbauelement
DE102020110781B4 (de) Hybrid-sram-design mit nano-strukturen
DE102021115959A1 (de) Interconnect-struktur zur verbesserung von speicherleistung und/oder logikleistung
DE102016100055A1 (de) Aktives Atomreservoir zum Verbessern der Elektromigrationszuverlässigkeit in integrierten Schaltungen
DE102019113408A1 (de) Transistorlayout und dimensionierung für hochgeschwindigkeitsanwendungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final