DE102016117156A1 - Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung - Google Patents

Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung Download PDF

Info

Publication number
DE102016117156A1
DE102016117156A1 DE102016117156.5A DE102016117156A DE102016117156A1 DE 102016117156 A1 DE102016117156 A1 DE 102016117156A1 DE 102016117156 A DE102016117156 A DE 102016117156A DE 102016117156 A1 DE102016117156 A1 DE 102016117156A1
Authority
DE
Germany
Prior art keywords
layer
forming
dummy structures
dummy
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016117156.5A
Other languages
English (en)
Inventor
Jhon Jhy Liaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016117156A1 publication Critical patent/DE102016117156A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

Bei einem Verfahren zur Herstellung einer SRAM-Vorrichtung wird eine Isolierschicht über einem Substrat gebildet. Über der Isolierschicht werden erste Dummy-Strukturen gebildet. An Seitenwänden der ersten Dummy-Strukturen werden Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen gebildet. Die ersten Dummy-Strukturen werden entfernt, wodurch die zweiten Dummy-Strukturen über der Isolierschicht zurückbelassen werden. Nach dem Entfernen der ersten Dummy-Strukturen werden die zweiten Dummy-Strukturen geteilt. Über der Isolierschicht und zwischen den geteilten zweiten Dummy-Strukturen wird eine Maskenschicht gebildet. Nach dem Bilden der Maskenschicht werden die geteilten zweiten Dummy-Strukturen entfernt, wodurch eine Hartmaskenschicht gebildet wird, die Öffnungen aufweist, welche den strukturierten zweiten Dummy-Strukturen entsprechen. Die Isolierschicht wird unter Verwendung der Hartmaskenschicht als Ätzmaske gebildet, wodurch in der Isolierschicht Durchkontaktierungsöffnungen gebildet werden. In die Durchkontaktierungsöffnungen wird ein leitendes Material gefüllt, wodurch Kontaktschienen gebildet werden.

Description

  • TECHNISCHES GEBIET
  • Die Offenbarung betrifft eine Halbleitervorrichtung und genauer ein Verfahren zur Herstellung einer SRAM(statische Direktzugriffsspeicher)-Vorrichtung mit Fin-Feldeffekttransistor(FinFET)-Vorrichtungen.
  • ALLGEMEINER STAND DER TECHNIK
  • Mit dem Vordringen der Haltleiterindustrie in Nanometertechnologie-Prozessknoten, um eine höhere Vorrichtungsdichte, eine höhere Leistungsfähigkeit, einen geringeren Stromverbrauch und geringere Kosten zu erreichen, haben Herausforderungen sowohl durch Herstellungs- als auch durch Entwurfsprobleme zu der Entwicklung dreidimensionaler Gestaltungen wie etwa einem Fin-Feldeffekttransistor (FinFET) geführt. In einer FinFET-Vorrichtung ist es möglich, zusätzliche Seitenwände zu verwenden und einen Kurzkanaleffekt zu unterdrücken.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung wird am besten aus der folgenden ausführlichen Beschreibung verstanden, wenn diese mit den beilegenden Figuren gelesen wird. Es wird betont, dass verschiedene Merkmale gemäß der Standardpraxis in der Industrie nicht maßstabsgetreu gezeichnet sind und nur zu Erläuterungszwecken verwendet werden. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Besprechung beliebig vergrößert oder verkleinert sein.
  • 1 ist ein beispielhafter Schaltplan einer SRAM-Einheitszelle.
  • 2 ist eine beispielhafte Gestaltung einer SRAM-Einheitszelle nach einer Ausführungsform der vorliegenden Offenbarung.
  • 3 ist eine beispielhafte Anordnung von mehreren SRAM-Einheitszellen.
  • 4 ist eine beispielhafte Anordnung von mehreren SRAM-Einheitszellen nach einer Ausführungsform der vorliegenden Offenbarung.
  • 5A zeigt eine beispielhafte perspektivische Ansicht eines Fin-Feldeffekttransistors.
  • 5B zeigt eine beispielhafte Schnittansicht entlang der Linie X1-X1 in 2.
  • 5C ist eine beispielhafte Schnittansicht, die vertikale Schichten veranschaulicht.
  • 6 und 7 sind beispielhafte Gestaltungen einer SRAM-Einheitszelle nach einer anderen Ausführungsform der vorliegenden Offenbarung.
  • 8A bis 12C zeigen beispielhafte aufeinanderfolgende Prozesse zur Herstellung von Finnenaufbauten für eine SRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Offenbarung.
  • 13 bis 17B zeigen beispielhafte aufeinanderfolgende Prozesse zur Herstellung von Gateaufbauten für eine SRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Offenbarung.
  • 18 bis 28B zeigen beispielhafte aufeinanderfolgende Prozesse zur Herstellung von Kontaktschienenaufbauten für eine SRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es versteht sich, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zur Ausführung verschiedener Merkmale der Erfindung bereitstellt. Nachstehend werden spezifische Ausführungsformen oder Beispiele für Bestandteile und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel sind Abmessungen von Elementen nicht auf den offenbarten Bereich oder die offenbarten Werte beschränkt, sondern können sie von Prozessbedingungen und/oder gewünschten Proportionen der Vorrichtung abhängen. Überdies kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen beinhalten, bei denen das erste und das zweite Merkmal in einem direkten Kontakt gebildet sind, und auch Ausführungsformen beinhalten, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale gebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in einem direkten Kontakt stehen. Zur Einfachheit und Klarheit können verschiedene Merkmale beliebig in unterschiedlichen Maßstäben gezeichnet sein.
  • Ferner können räumlich bezogene Ausdrücke wie ”unter”, ”unterhalb”, ”darunter”, ”über”, ”oberhalb” und dergleichen hier zur Erleichterung der Beschreibung verwendet sein, um die wie in den Figuren veranschaulichte Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben. Die räumlich bezogenen Ausdrücke sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad oder in andere Ausrichtungen gedreht) sein, und die hier verwendeten räumlich bezogenen Beschreibungsausdrücke können ebenfalls entsprechend interpretiert werden. Zudem kann der Ausdruck ”bestehend aus” entweder ”umfassend” oder ”bestehend aus” bedeuten.
  • Ferner sind die Gestaltungsaufbauten, die in der vorliegenden Offenbarung gezeigt sind, Entwurfsgestaltungen, und zeigen sie nicht notwendigerweise genaue physische Aufbauten, die als Halbleitervorrichtung hergestellt sind.
  • 1 ist ein beispielhafter Schaltplan einer SRAM-Einheitszelle. Eine SRAM-Einheitszelle umfasst zwei kreuzgekoppelte Inverter mit einem Datenspeicherknoten und einem komplementären Datenspeicherknoten. Der Ausgang des ersten Inverters ist mit dem Eingang des zweiten Inverters gekoppelt, und der Ausgang des zweiten Inverters ist mit dem Eingang des ersten Inverters gekoppelt. Der SRAM umfasst ferner eine erste Durchlassgatter-FET-Vorrichtung PG1, die mit dem Ausgang des ersten Inverters und dem Eingang des zweiten Inverters gekoppelt ist, und eine zweite Durchlassgatter-FET-Vorrichtung PG2, die mit dem Ausgang des zweiten Inverters und dem Einlass des ersten Inverters gekoppelt ist. Die Gates der ersten und der zweiten Durchlassgatter-FET-Vorrichtung sind mit einer Wortleitung WL gekoppelt, eine Source/ein Drain der ersten Durchlassgatter-FET-Vorrichtung PG1 ist mit einer ersten Bitleitung BL gekoppelt, und eine Source/ein Drain der zweiten Durchlassgatter-FET-Vorrichtung PG2 ist mit einer zweiten Bitleitung BLB gekoppelt, die das Komplement der ersten Bitleitung BL ist. Bei der vorliegenden Offenbarung können eine Source und ein Drain einer FET-Vorrichtung austauschbar verwendet werden.
  • Der erste Inverter umfasst eine erste FET-Vorrichtung von einem ersten leitfähigen Typ PU1 und eine erste FET-Vorrichtung von einem zweiten leitfähigen Typ PD1. Der zweite Inverter umfasst eine zweite FET-Vorrichtung von einem ersten leitfähigen Typ PU2 und eine zweite FET-Vorrichtung von einem zweiten leitfähigen Typ PD2. Die erste Durchlassgatter-Vorrichtung PG1 und die zweite Durchlassgatter-Vorrichtung PG2 sind Vorrichtungen vom zweiten leitfähigen Typ. Bei der Ausführungsform ist der erste leitfähige Typ ein P-Typ und der zweite leitfähige Typ ein N-Typ. Natürlich ist es bei einer anderen Ausführungsform möglich, dass der erste leitfähige Typ ein N-Typ ist und der zweite leitfähige Typ ein P-Typ ist, und in einem solchen Fall werden die restlichen Elemente in dem SRAM gemäß dem allgemeinen Wissen in der Technik passend modifiziert.
  • Der SRAM umfasst ferner eine erste P-Typ-Wanne PW1, eine zweite P-Typ-Wanne PW2 und eine N-Typ-Wanne NW. Wie in 1 gezeigt sind die erste Durchlassgatter-Vorrichtung PG1 (N-Typ) und die erste N-Typ-FET-Vorrichtung PD1 in der ersten P-Typ-Wanne PW1 angeordnet, sind die zweite Durchlassgatter-FET-Vorrichtung PG2 (N-Typ) und die zweite N-Typ-FET-Vorrichtung PD2 in der zweiten P-Typ-Wanne PW2 angeordnet, und sind die erste P-Typ-FET-Vorrichtung PU1 und die zweite P-Typ-FET-Vorrichtung PU2 in der N-Typ-Wanne NW angeordnet.
  • 2 ist eine beispielhafte Gestaltung einer SRAM-Einheitszelle nach einer Ausführungsform der vorliegenden Offenbarung. in 2 sind nur einige der Elemente der unteren Schicht veranschaulicht.
  • Die SRAM-Einheitszelle ist durch eine Zellgrenze CELB definiert und umfasst einen ersten bis vierten Finnenaufbau F1, F2, F3 und F4, die sich jeweils in die Y-Richtung (Spaltenrichtung) erstrecken und in der X-Richtung (Zeilenrichtung) angeordnet sind. Die vier Finnenaufbauten F1, F2, F3 und F4 sind in dieser Reihenfolge in der X-Richtung angeordnet. Die Zellengrenze CELB weist eine Unterseite, die sich in der X-Richtung erstreckt, eine Oberseite, die sich in der X-Richtung erstreckt und der Unterseite gegenüberliegt, eine linke Seite, die sich in der Y-Richtung erstreckt, und eine rechte Seite, die sich in der Y-Richtung erstreckt und der linken Seiten gegenüberliegt, auf.
  • Die SRAM-Einheitszelle umfasst sechs Transistoren. Die erste Durchlassgatter-Vorrichtung PG1 ist ein Fin-Feldeffekttransistor (FinFET) (PG1), der durch eine erste Gateelektrode GA1 und den ersten Finnenaufbau F1 gebildet ist. Die erste N-Typ-FET-Vorrichtung PD1 ist ein FinFET, der durch eine zweite Gateelektrode GA2 und den ersten Finnenaufbau F1 gebildet ist. Die erste P-Typ-FET-Vorrichtung PU1 ist ein FinFET, der durch die zweite Gateelektrode GA2 und den dritten Finnenaufbau F3 gebildet ist. Die zweite Durchlassgatter-Vorrichtung PG2 ist ein FinFET, der durch eine dritte Gateelektrode GA3 und den zweiten Finnenaufbau F2 gebildet ist. Die zweite N-Typ-FET-Vorrichtung PD2 ist ein FinFET, der durch eine vierte Gateelektrode GA4 und den zweiten Finnenaufbau F2 gebildet ist. Die zweite P-Typ-FET-Vorrichtung PU2 ist ein FinFET, der durch die vierte Gateelektrode GA4 und den vierten Finnenaufbau F4 gebildet ist. Jeder der sechs FinFETs in der SRAM-Einheitszelle umfasst nur einen aktiven Finnenaufbau, der als Kanal und Source/Drain wirkt.
  • Die SRAM-Einheitszelle der Ausführungsform umfasst ferner eine erste Kontaktschiene CB1, die über der Source des FinFET PD1 gebildet ist, welche eine epitaktische Source/Drain(S/D)-Schicht umfasst, die über dem ersten Finnenaufbau gebildet ist, und eine zweite Kontaktschiene CB2, die über der Source des FinFET PD2 gebildet ist, welche eine epitaktische S/D-Schicht umfasst, die über dem zweiten Finnenaufbau gebildet ist. Die erste und die zweite Kontaktschiene CB1 und CB2 sind elektrisch an eine erste Stromversorgungsleitung, zum Beispiel Vss, angeschlossen. Die epitaktische S/D-Schicht besteht aus einer oder mehreren Schichten aus SiP, SiC, SiCP, Si, Ge oder einem Material der Gruppe III-V. Die Kontaktschienen können aus einer oder mehreren Schichten aus Cu, W, Al, AlCu, TiN, TiW, Ti, Co, Ni, TaN, Ta oder einem anderen hochschmelzenden Metall, oder Kombinationen davon bestehen.
  • Wie in 2 gezeigt erstrecken sich der erste und der zweite Finnenaufbau F1 und F2 in der Y-Richtung von einer Unterseite der Zellengrenze CELB und einer Oberseite der Zellengrenze CELB, die der Unterseite gegenüberliegt. Der dritte Finnenaufbau F3 erstreckt sich in der Y-Richtung von der Unterseite der Zellengrenze CELB und ist kürzer als der erste und der zweite Finnenaufbau. Der vierte Finnenaufbau F4 erstreckt sich in der Y-Richtung von der Oberseite der Zellengrenze CELB und ist kürzer als der erste und der zweite Finnenaufbau.
  • Die SRAM-Einheitszelle umfasst ferner eine dritte bis achte Kontaktschiene (Kontaktstecker) CB3 bis CB8. Die dritte Kontaktschiene CB3 verbindet einen Drain des FinFET PG1 und einen Drain des FinFET PD1 mit einem Drain des FinFET PU1 und ist elektrisch an die Wortleitung angeschlossen. Die vierte Kontaktschiene CB4 verbindet einen Drain des FinFET PG2 und einen Drain des FinFET PD2 mit einem Drain des FinFET PU2 und ist elektrisch an die Wortleitung angeschlossen. Die fünfte Kontaktschiene CB5 ist über einer Source des FinFET PG1 angeordnet und elektrisch an eine Bitleitung angeschlossen. Die sechste Kontaktschiene CB6 ist über einer Source des FinFET PU1 angeordnet und elektrisch an eine zweite Stromversorgungsleitung, zum Beispiel Vdd, angeschlossen. Die siebente Kontaktschiene CB7 ist über einer Source des FinFET PU2 angeordnet und elektrisch an die zweite Stromversorgungsleitung angeschlossen. Die achte Kontaktschiene CB8 ist über einer Source des FinFET PG2 angeordnet und elektrisch an eine komplementäre Bitleitung angeschlossen.
  • Der SRAM umfasst mehrere SRAM-Einheitszellen, die in der X(Zeilen)- und in der Y(Spalten)-Richtung angeordnet sind. 3 zeigt eine beispielhafte Gestaltung von vier SRAM-Einheitszellen, einer ersten bis vierten SRAM-Einheitszelle SR1, SR2, SR3 und SR4. Der erste SRAM SR1 weist zum Beispiel die durch 2 gezeigten Gestaltungsaufbauten auf. Der zweite SRAM SR2 weist eine Gestaltung auf, die eine in Bezug auf eine parallel zu der Y-Richtung verlaufende Achse horizontal umgedrehte Gestaltung des ersten SRAM SR1 ist. Der dritte SRAM SR3 weist eine Gestaltung auf, die eine in Bezug auf eine parallel zu der X-Richtung verlaufende Achse vertikal umgedrehte Gestaltung des ersten SRAM SR1 ist. Der vierte SRAM SR4 weist eine Gestaltung auf, die eine in Bezug auf eine parallel zu der Y-Richtung verlaufende Achse horizontal umgedrehte Gestaltung des dritten SRAM SR3 ist. Entlang der Spaltenrichtung (Y) sind mehrere erste SRAMs SR1 und mehrere dritte SRAMs SR3 abwechselnd angeordnet.
  • 4 zeigt eine SRAM-Anordnung, die drei Reihen und zwei Spalten zeigt. Die einzelnen SRAM-Einheitszellen weisen den Gestaltungsaufbau von 2 und dessen wie oben dargelegte umgedrehte Aufbauten auf.
  • Wie in 4 gezeigt befindet sich die erste Kontaktschiene CB1 an einer ersten Seite (der linken Seite) der Zellengrenze CELB einer SRAM-Einheitszelle (z. B. SR1) und verbindet die Source des FinFET PD1 in der SRAM-Einheitszellen und die Sourcen der FinFETs PD1 in den benachbarten SRAM-Einheitszellen (z. B. SR2 bis SR4) elektrisch. Die zweite Kontaktschiene CB2 befindet sich an einer rechten Seite und einer oberen Seite der Zellengrenze CELB einer SRAM-Einheitszelle (z. B. SR1) und verbindet die Source des FinFET PD2 in der SRAM-Einheitszelle und die Sourcen der FinFETS PD2 in den benachbarten SRAM-Einheitszellen (z. B. SR2 bis SR4) elektrisch. Die erste und die zweite Kontaktschiene CB1 und CB2 werden von den benachbarten vier SRAM-Einheitszellen gemeinsam verwendet.
  • Die fünfte Kontaktschiene CB5 befindet sich an der oberen Seite der Zellengrenze in einer SRAM-Einheitszelle (z. B. SR1) und verbindet die Source des FinFET PG2 in der SRAM-Einheitszelle und der Source des FinFET PG2 in der benachbarten SRAM-Einheitszelle in der Y-Richtung. Die sechste Kontaktschiene CB6 befindet sich an der unteren Seite der Zellengrenze in einer SRAM-Zelleneinheit (z. B. SR1) und verbindet die Source des FinFET PU1 in der SRAM-Einheitszelle und die Source des FinFET PU1 in der benachbarten SRAM-Einheitszelle in der Y-Richtung. Die siebente Kontaktschiene CB7 befindet sich an der oberen Seite der Zellengrenze in einer SRAM-Einheitszelle (z. B. SR1) und verbindet die Source des FinFET PU2 in der SRAM- Einheitszelle und die Source des FinFET PU2 in der benachbarten SRAM-Einheitszelle in der Y-Richtung. Die achte Kontaktschiene CB8 befindet sich an der unteren Seite der Zellengrenze in einer SRAM-Zelle (z. B. SR1) und verbindet die Source des FinFET PG2 und die Source des FinFET PG2 in der benachbarten SRAM-Einheitszelle in der Y-Richtung.
  • Alternativ lässt sich sagen, dass die erste und die zweite Kontaktschiene CB1 und CB2 an Ecken angeordnet sind, an denen vier benachbarte SRAM-Einheitszellen SR1 bis SR4 zusammentreffen, und von vier SRAM-Einheitszellen gemeinsam verwendet werden, und die fünfte bis achte Kontaktschiene CB5 bis CB8 durch benachbarte SRAM-Einheiten in der Y-Richtung gemeinsam verwendet werden.
  • 5A zeigt eine beispielhafte perspektivische Ansicht eines FinFET. Der FinFET 1 umfasst neben anderen Merkmalen ein Substrat 10, einen Finnenaufbau 20, ein Gate-Dielektrikum 30 und eine Gateelektrode 40. Bei dieser Ausführungsform ist das Substrat 10 ein Siliziumsubstrat. Alternativ kann das Substrat 10 einen anderen elementaren Halbleiter wie etwa Germanium; einen Verbindungshalbleiter, der Verbindungshalbleiter der Gruppe IV-IV wie etwa Sic und SiGe, Verbindungshalbleiter der Gruppe III-V wie etwa GaAs, GaP, GAN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP, und/oder GaInAsP beinhaltet; oder Kombinationen davon umfassen. Der Finnenaufbau 20 ist über dem Substrat angeordnet. Der Finnenaufbau 20 kann aus dem gleichen Material wie das Substrat 10 bestehen und kann sich fortlaufend von dem Substrat 10 erstrecken. Bei dieser Ausführungsform besteht der Finnenaufbau aus Si. Die Siliziumschicht des Finnenaufbaus 20 kann intrinsisch sein oder passend mit einer n-Typ Verunreinigung oder einer p-Typ-Verunreinigung dotiert sein.
  • Der untere Teil des Finnenaufbaus 20 unter der Gateelektrode 40 wird als Wannenbereich bezeichnet, und der obere Teil des Finnenaufbaus 20 wird als Kanalbereich bezeichnet. Unter der Gateelektrode 40 ist der Wannenbereich in die Isolationsisolierschicht 50 eingebettet, und der Kanalbereich ragt von der Isolationsisolierschicht 50 vor. Räume zwischen den Finnenaufbauten 20 und/oder ein Raum zwischen einem Finnenaufbau und einem anderen Element, das über dem Substrat 10 gebildet sind, sind mit einer Isolationsisolierschicht 50 (oder einer sogenannten ”Grabenisolations(STI)”-Schicht, die ein Isoliermaterial enthält, gefüllt. Das Isoliermaterial für die Isolationsisolierschicht 50 kann Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid (SiON), SiOCN, fluordotiertes Silikatglas (FSG) oder ein dielektrisches Low-k-Material umfassen.
  • Der Kanalbereich, der von der Isolationsisolierschicht 50 ragt, ist von einer Gatedielektrikumsschicht 30 bedeckt, und die Gatedielektrikumsschicht 30 ist ferner von einer Gateelektrode 40 bedeckt. Ein Teil des Kanalbereichs, der nicht von der Gateelektrode 40 bedeckt ist, wirkt als Source und/oder Drain des MOSFET.
  • Bei bestimmten Ausführungsformen umfasst die Gatedielektrikumsschicht 30 ein dielektrisches Material wie etwa Siliziumoxid, Siliziumnitrid, oder ein dielektrisches High-k-Material, ein anderes geeignetes dielektrisches Material, und/oder Kombinationen davon. Beispiele für dielektrische High-k-Materialien beinhalten HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, Zirconiumoxid, Aluminiumoxid, Titanoxid, Hafniumdioxid-Alumina (HfO2-Al2O3), andere geeignete dielektrische High-k-Materialien, und/oder Kombinationen davon.
  • Die Gateelektrode 40 umfasst jedes beliebige geeignete Material wie etwa Polysilizium, Aluminium, Kupfer, Titan, Tantal, Wolfram, Kobalt, Molybdän, Tantalnitrid, Nickelsilizid, Kobaltsilizid, TiN, WN, TiAl, TiAlN, TaCN, TaC, TaSiN, Metalllegierungen, andere geeignete Materialien, und/oder Kombinationen davon. Der Gateaufbau kann unter Verwendung einer ”Gate last”- oder ”Replacement Gate”-Methodologie gebildet werden.
  • Bei einigen Ausführungsformen können eine oder mehrere Austrittsarbeitsregulierungsschichten (nicht gezeigt) zwischen die Gatedielektrikumsschicht und die Gateelektrode eingefügt werden. Die Austrittsarbeitsregulierungsschichten bestehen aus einem leitenden Material wie etwa einer einzelnen Schicht aus TiN, TaN, TaAlC, TiC, TaC, Co, Al, TiAl, HfTi, TiSi, TaSi, NiSi, PtSi oder TiAlC, oder beliebigen anderen geeigneten Materialien, oder einer Mehrfachschicht aus zwei oder mehreren dieser Materialien. Für den n-Kanal-FinFET werden eines oder mehrere aus TaN, TaAlC, TiN, TiC, Co, TiAl, HfTi, TiSi und TaSi, oder beliebige andere geeignete Materialien als die Austrittsarbeitsregulierungsschicht verwendet, und für den p-Kanal-FinFET werden eines oder mehrere aus TiAlC, Al, TiAl, TaN, TaAlC, TiN, TiC und Co, oder beliebige andere geeignete Materialien als die Austrittsarbeitsregulierungsschicht verwendet. Die Austrittsarbeitsregulierungsschicht kann für den n-Kanal-FinFET und den p-Kanal-FinFET, die unterschiedliche Metallschichten verwenden können, gesondert gebildet werden.
  • Der Source- und der Drain-Bereich werden durch passendes Dotieren von Verunreinigungen in den Source- und den Drain-Bereich oder Epitaxialwachstum eines passenden Materials ebenfalls in dem nicht durch die Gateelektrode 40 bedeckten Finnenaufbau 20 gebildet. Auf dem Source- und dem Drain-Bereich kann eine Legierung aus Si oder Ge und einem Metall wie Co, Ni, W, Ti oder Ta gebildet werden.
  • 5B zeigt eine beispielhafte Schnittansicht entlang der Linie X1-X1 in 2. Auf jedem der Finnenaufbauten F1, F4 und F2 ist eine epitaktische S/D-Schicht 25 gebildet. Ferner ist die zweite Kontaktschiene CB2 auf den S/D-Schichten des zweiten Finnenaufbaus F2 gebildet. Die fünfte und die siebente Kontaktschiene CB5 und CB7 sind auf dem ersten Finnenaufbau F1 bzw. dem vierten Finnenaufbau F4 gebildet.
  • 5C zeigt eine beispielhafte Schnittansicht, die eine vertikale Schichtanordnung des SRAM veranschaulicht. 5 zeigt nicht notwendigerweise einen bestimmten Querschnitt der SRAM-Einheitszelle, die mittels 2 bis 4 beschrieben wurde.
  • In der Substratschicht sind die Finnenaufbauten und die Source/Drain-Aufbauten angeordnet. In der Gateschicht sind Gateaufbauten, die Gateelektroden und Gatedielektrikumsschichten umfassen, angeordnet. Die Gatekontaktschicht befindet sich über der Gateschicht. Die Kontaktschienen sind in der Kontaktschienenschicht, die sich von der Gateschicht zu der Gatekontaktschicht erstreckt, angeordnet. In der ersten Durchkontaktierungsschicht, die sich über der Gatekontaktschicht und der Kontaktschienenschicht befindet, sind erste Durchkontaktierungen angeordnet. In der ersten Metallschicht sind die ersten Metallverdrahtungen angeordnet. In der zweiten Durchkontaktierungsschicht sind die zweiten Durchkontaktierungen angeordnet. In der Ebene der zweiten Metallschicht sind zweite Metallverdrahtungen angeordnet.
  • 6 und 7 zeigen eine beispielhafte Gestaltung der oberen Schicht einer SRAM-Einheitszelle nach der Ausführungsform der vorliegenden Offenbarung.
  • Wie in 6 gezeigt umfasst die SRAM-Einheitszelle ferner einen ersten bis vierten Gatekontakt GC1 bis GC4. Der erste Gatekontakt GC1 ist auf der ersten Gateelektrode GA1 angeordnet, und ein zweiter Gatekontakt GC2 ist auf der dritten Gateelektrode GA3 angeordnet. Der dritte Gatekontakt GC3 ist über der vierten Gateelektrode GA4 und der dritten Kontaktschiene CB3 angeordnet und verbindet die vierte Gateelektrode GC4 und die dritte Kontaktschiene CB3 elektrisch. Der vierte Gatekontakt GC4 ist über der dritten Gateelektrode GA3 und der vierten Kontaktschiene CB4 angeordnet und verbindet die dritte Gateelektrode GA3 und die vierte Kontaktschiene CB4 elektrisch. Wie in 6 gezeigt befinden sich der erste und der zweite Gatekontakt GC1 und GC2 auf der Zellengrenze CELB, und werden sie von benachbarten SRAM-Einheitszellen gemeinsam verwendet.
  • Die SRAM-Einheitszelle umfasst ferner eine erste bis achte Durchkontaktierung V1 bis V8. Die erste Durchkontaktierung V1 ist über dem ersten Gatekontakt GC1 angeordnet, und die zweite Durchkontaktierung V2 ist über dem zweiten Gatekontakt GC2 angeordnet. Die dritte Durchkontaktierung V3 ist über der ersten Kontaktschiene CB1 angeordnet, und die vierte Durchkontaktierung V4 ist über der zweiten Kontaktschiene CB2 angeordnet. Die fünfte Durchkontaktierung V5 ist über der fünften Kontaktschiene CB5 angeordnet, die sechste Durchkontaktierung V6 ist über der sechsten Kontaktschiene CB6 angeordnet, die siebente Durchkontaktierung V7 ist über der siebenten Kontaktschiene CB7 angeordnet, und die achte Durchkontaktierung V8 ist über der achten Kontaktschiene CB8 angeordnet. Wie in 6 gezeigt befinden sich die Durchkontaktierungen V1 bis V8 auf der Zellengrenze CELB, und werden sie von benachbarten SRAM-Einheitszellen gemeinsam verwendet. Die Durchkontaktierungen V1 bis V8 sind in der ersten Durchkontaktierungsschicht, die in 5C gezeigt ist, gebildet.
  • 6 zeigt auch die Bitleitung BL, die zweite Stromversorgungsleitung VDD und die komplementäre Bitleitung BLB, die sich in der Y-Richtung über mehrere SRAM-Einheitszellen erstrecken. Die Bitleitung BL ist durch die fünfte Durchkontaktierung V5 und die fünfte Kontaktschiene CB5 elektrisch mit der Source des FinFET PG1 (auf dem ersten Finnenaufbau F1 gebildet) verbunden, und die komplementäre Bitleitung BLB ist durch die achte Durchkontaktierung V8 und die achte Kontaktschiene CB8 elektrisch mit der Source des FinFET PG2 (auf dem zweiten Finnenaufbau F2 gebildet) verbunden. Die zweite Stromversorgungsleitung VDD ist durch die sechste und die siebente Durchkontaktierung V6 und V7 und die sechste und die siebente Kontaktschiene CB6 und CB7 jeweils elektrisch mit der Source des FinFET PU1 (auf dem dritten Finnenaufbau F3 gebildet) und der Source des FinFET PU2 (auf dem vierten Finnenaufbau F4 gebildet) verbunden.
  • Zudem sind eine erste bis vierte lokale Platte LP1 bis LP4 bereitgestellt. Die erste lokale Platte LP1 ist durch die erste Durchkontaktierung V1 und den ersten Gatekontakt GC1 elektrisch mit der ersten Gateelektrode verbunden, und die zweite lokale Platte LP2 ist durch die zweite Durchkontaktierung V2 und den zweiten Gatekontakt GC2 elektrisch mit der dritten Gateelektrode GC3 verbunden. Die dritte lokale Platte LP3 ist durch die dritte Durchkontaktierung V3 und die erste Kontaktschiene CB1 elektrisch mit der Source des FinFET PD1 verbunden, und die vierte lokale Platte LP4 ist durch die vierte Durchkontaktierung V4 und die zweite Kontaktschiene CB2 elektrisch mit der Source des FinFET PD2 verbunden. Die Bitleitung BL, die komplementäre Bitleitung BLB, die zweite Stromversorgungsleitung VDD und die erste bis vierte lokale Platte sind in der ersten Metallschicht, die in 5C gezeigt ist, gebildet.
  • 7 zeigt eine beispielhafte Gestaltung einer oberen Schicht einer SRAM-Einheitszelle. Eine Wortleitung WL, die sich in der X-Richtung erstreckt, ist bereitgestellt und durch eine erste obere Durchkontaktierung VA1 und eine zweite obere Durchkontaktierung VA2 elektrisch mit der ersten und der zweiten lokalen Platte LP1 und LP2 verbunden. Ebenfalls bereitgestellt sind zwei erste Stromversorgungsleitungen VS1 und VS2, die sich in der X-Richtung erstrecken und durch eine dritte obere Durchkontaktierung VA3 und eine vierte obere Durchkontaktierung VA4 jeweils an die dritte und die vierte lokale Platte LP3 und LP4 angeschlossen sind.
  • Wie in 7 gezeigt befinden sich die erste und die zweite obere Durchkontaktierung VA1 und VA2 auf der Zellengrenze CELB, und werden sie durch benachbarte SRAM-Einheitszellen gemeinsam verwendet, und befinden sich die dritte und die vierte obere Durchkontaktierung VA3 und VA4 an der Ecke der Zellengrenze CELB, und werden sie von vier benachbarten SRAM-Einheitszellen gemeinsam verwendet. Wie in 5C gezeigt sind die oberen Durchkontaktierungen VA1 bis VA4 in der zweiten Durchkontaktierungsschicht gebildet, und sind die Wortleitungen WL und die ersten Stromversorgungsleitungen VS1 und VS2 in der zweiten Metallschicht gebildet.
  • Die Durchkontaktierungs- und Metallschichten bestehen aus einer oder mehreren Schichten aus Cu, W, Al, AlCu, TiN, TiW, Ti, Co, Ni, TaN, Ta, oder einem anderen hochschmelzenden Metall, oder Kombinationen davon.
  • 8A bis 12C zeigen beispielhafte aufeinanderfolgende Prozesse zur Herstellung von Finnenaufbauten für eine SRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Offenbarung. 8A, 9A, ... 12A sind alle die gleiche Figur und veranschaulichen die Finnenaufbaugestaltung in vier anschließend gebildeten aneinander benachbarten SRAM-Einheitszellen. 8B, 9B, ... 12B zeigen Draufsichten in jedem Herstellungsstadium, und 8C, 9C, ... 12C zeigen Schnittansichten entlang von X1-X1 oder X2-X2 in 8B, 9B, ... 12B in jedem Herstellungsstadium. Es versteht sich, dass vor, während und nach den Prozessen, die durch 8A bis 12A gezeigt sind, zusätzliche Tätigkeiten bereitgestellt sein können, und dass einige der nachstehend beschriebenen Tätigkeiten bei zusätzlichen Ausführungsformen des Verfahrens ersetzt oder beseitigt werden können.
  • 8A zeigt die Finnenaufbaugestaltung in vier anschließend gebildeten aneinander benachbarten SRAM-Einheitszellen. Die Gestaltung der vier SRAM-Einheitszellen ist die gleiche wie in 4.
  • In einer SRAM-Einheitszellen, zum Beispiel SR1, sind vier Finnenaufbauten 22, 24, 26 und 28, die jeweils dem ersten bis vierten Finnenaufbau von 2 entsprechen, bereitgestellt. Die Finnenaufbauten erstrecken sich in der zweiten Richtung (Y-Richtung) und sind in der ersten Richtung (X-Richtung) angeordnet.
  • In einer Zelle, d. h., innerhalb einer Zellengrenze, erstreckt sich der erste Finnenaufbau 22 zwischen einer Unterseite der Zellengrenze und einer Oberseite der Zellengrenze, die der Unterseite gegenüber liegt. Der zweite Finnenaufbau 24 erstreckt sich zwischen der Unterseite der Zellengrenze und der Oberseite der Zellengrenze, die der Unterseite gegenüber liegt. Der dritte Finnenaufbau 26 erstreckt sich von der Unterseite und ist kürzer als der erste Finnenaufbau. Der vierte Finnenaufbau 28 erstreckt sich von der Oberseite und ist kürzer als der zweite Finnenaufbau. Der erste bis vierte Finnenaufbau sind mit einem vorherbestimmten Abstand in der X-Richtung angeordnet. Bei dieser Ausführungsform ist der vorherbestimmte Abstand konstant. Der Abstand zwischen dem ersten und dem dritten Finnenaufbau kann sich von dem Abstand zwischen dem dritten und dem vierten Finnenaufbau unterscheiden.
  • Die Breite der Finnenaufbauten liegt bei einigen Ausführungsformen in einem Bereich von etwa 5 nm bis etwa 30 nm, und liegt bei anderen Ausführungsformen in einem Bereich von etwa 7 nm bis etwa 15 nm. Der Abstand S1 zwischen benachbarten Finnenaufbauten liegt bei einigen Ausführungsformen in einem Bereich von etwa 20 nm bis etwa 50 nm und bei anderen Ausführungsformen in einem Bereich von etwa 30 nm bis etwa 40 nm.
  • Wie in 8B und 8C gezeigt wird eine erste Dummy-Struktur 110 über einem Substrat 10 gebildet. Die erste Dummy-Struktur 110 besteht aus anorganischen Materialien wie etwa Siliziumoxid und/oder Siliziumnitrid. Über dem Substrat 10 wird eine Deckschicht aus einem ersten Material gebildet, und dann eine Strukturierungstätigkeit, die einen Lithographievorgang und/oder eine Ätztätigkeit umfasst, vorgenommen, um die ersten Dummy-Strukturen 110 zu bilden.
  • Wenn die erste Dummy-Struktur 110 aus einem anorganischen Material hergestellt wird, kann eine chemische Gasphasenabscheidung (CVD), eine physikalische Gasphasenabscheidung (PVD) oder eine Atomlagenabscheidung (ALD) verwendet werden, um die Deckschicht zu bilden.
  • Die ersten Dummy-Strukturen 110 werden linien- und stufenförmig so gebildet, dass sie sich in der Y-Richtung erstrecken. Die Breite der ersten Dummy-Struktur 110 ist im Wesentlichen dem Abstand S2 gleich. Wie in 8A und 8B gezeigt entspricht der linke Rand der ersten Dummy-Struktur 110 im Wesentlichen dem rechten Rand des dritten Finnenaufbaus 26 und entspricht der rechte Rand der ersten Dummy-Struktur 110 im Wesentlichen dem linken Rand des vierten Finnenaufbaus 28. Die ersten Dummy-Strukturen, die Dummy-Strukturen 111, 112, 119, 114 und 117 umfassen, welche sich in der Y-Richtung erstrecken, werden in dieser Reihenfolgen in der X-Richtung gebildet.
  • Die Dicke der ersten Dummy-Struktur 110 liegt in einem Bereich von etwa 100 nm bis etwa 300 nm.
  • Dann wird über den ersten Dummy-Strukturen 110 eine zweite Deckschicht 120 aus einem zweiten Material gebildet. Das zweite Material ist ein anorganisches Material wie etwa Siliziumoxid und Siliziumnitrid und unterscheidet sich von dem ersten Material. Bei dieser Ausführungsform wird durch CVD gebildetes Siliziumoxid verwendet. Die Dicke des zweiten Materials von der oberen Fläche des Substrats 10 liegt in einem Bereich von etwa 5 nm bis etwa 20 nm.
  • Da die Dicke der zweiten Materialschicht ausreichend kleiner als die Räume 121, 123, 127 und 129 der ersten Dummy-Strukturen ist, füllt die zweite Materialschicht die Räume nicht vollständig aus und ist sie oberflächengetreu über den ersten Dummy-Strukturen gebildet.
  • Als nächstes wird eine anisotrope Ätzung an der Deckschicht aus dem zweiten Material vorgenommen. Wie in 9B und 9C gezeigt bleibt das zweite Material als Seitenwand-Spacer an der linken und der rechten Seite der ersten Dummy-Strukturen zurück und sind nach dem Entfernen der ersten Dummy-Strukturen Maskenstrukturen 121B, 122A, 123A, 125B, 124A und 127A gebildet.
  • Die Breite einer jeden der Maskenstrukturen 121B, 122A, 123A, 125B, 124A und 127A ist im Wesentlichen gleich oder etwas größer als die Breite der anschließend gebildeten Finnenstrukturen. Die Breite liegt in einem Bereich von etwa 7 nm bis etwa 20 nm.
  • Durch das Regulieren der Dicke und/oder der Abmessungen der Deckschichten aus dem ersten und dem zweiten Material und der ersten Dummy-Strukturen können die gewünschte Breite und die gewünschten Stellen der Maskenstruktur erhalten werden.
  • Als nächstes wird über den Maskenstrukturen wie in 10B und 10C gezeigt eine Resiststruktur 130 mit Öffnungen 135 gebildet. 10C ist eine Schnittansicht entlang der Linie X2-X2 in 10B. Ein Teil der Maskenstrukturen 122A und 124B ist über die Öffnungen 135 freigelegt.
  • Dann werden die freiliegenden Abschnitte der Maskenstrukturen durch Ätztätigkeiten entfernt und wird die Resiststruktur 130 entfernt. Wie in 11B und 11C gezeigt bleiben die Maskenstrukturen 121B, 122A, 122B, 123A, 125B, 124A, 124B und 127A, die den zu bildenden Finnenaufbauten entsprechen, auf dem Substrat 10 zurück. Bei dieser Ausführungsform ist der Abstand zwischen benachbarten Maskenstrukturen innerhalb der Zellengrenze konstant.
  • Unter Verwendung der Maskenstrukturen 121B, 122A, 122B, 123A, 125B, 124A, 124B und 127A als Ätzmasken wird an dem Substrat 10 eine Grabenätzung vorgenommen, wodurch wie in 12B und 12C gezeigt die Finnenaufbauten 20 gebildet werden. Zuletzt werden die Maskenstrukturen entfernt.
  • 13 bis 17B zeigen beispielhafte aufeinanderfolgende Prozesse zur Herstellung von Gateaufbauten für eine SRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Offenbarung. In 13 sind SRAM-Einheitszellen, die in zwei Reihen und drei Spalten angeordnet sind, veranschaulicht.
  • Nach der Bildung der Finnenaufbauten 20 wird über dem Substrat eine Isolationsisolierschicht 200 (siehe 14B) so gebildet, dass obere Abschnitte der Finnenstrukturen aus der Isolationsisolierschicht 200 freiliegen. Dann werden über den freiliegenden Finnenaufbauten und der Isolationsisolierschicht 200 Deckschichten für eine Gatedielektrikumsschicht (nicht gezeigt) und eine Gateelektrodenschicht 210 (siehe 14B) gebildet.
  • Dann werden wie in 13 gezeigt zweite Dummy-Strukturen 220 über der Gateelektrodenschicht 210 gebildet. 13 ist eine Draufsicht (ein Grundriss), und zum Zweck der Erklärung der relativen Stellen des Finnenaufbaus und der Gateaufbauten sind bei einer der SRAM-Einheitszellen die darunterliegenden Finnenstrukturen 20 gezeigt.
  • Über der Gateelektrodenschicht wird eine Deckschicht aus einem dritten Material gebildet und eine Strukturierungstätigkeit vorgenommen, um die zweiten Dummy-Strukturen 220 aus dem dritten Material zu erhalten. Bei dem dritten Material handelt es sich um eine oder mehrere Schichten aus Siliziumoxid und/oder Siliziumnitrid.
  • Bei der Strukturierungstätigkeit werden Gestaltungsdaten mit einer dünnen rechteckigen Struktur, die sich innerhalb einer SRAM-Einheitszelle in der X-Richtung erstreckt, vorbereitet und wird eine Photomaske mit opaken Strukturen, die der dünnen rechteckigen Struktur entspricht, vorbereitet (wenn ein positives Photoresist verwendet wird). Bei der vorliegenden Ausführungsform ist die dünne rechteckige Struktur an der Mittellinie CL der SRAM-Einheitszelle in der Y-Richtung angeordnet. Mit anderen Worten ist an der Photomaske (oder in den Gestaltungsdaten) in einer SRAM-Einheitszelle nur eine Struktur enthalten. Unter Verwendung dieser Photomaske werden auf der Deckschicht aus dem dritten Material Resiststrukturen, die den Dummy-Strukturen 220 entsprechen, gebildet, und werden die zweiten Dummy-Strukturen 220 durch eine Trockenätztätigkeit erhalten.
  • Nach der Bildung der zweiten Dummy-Strukturen 220 wird über den zweiten Dummy-Strukturen 220 und der Gateelektrodenschicht 210 eine Deckschicht aus einem vierten Material gebildet und wird an der vierten Deckschicht eine anisotrope Ätzung vorgenommen, wodurch eine erste Hartmaskenschicht 230 als Seitenwand-Spacer-Schichten erhalten wird, wie in 14A und 14B gezeigt. ist. 14A ist eine Draufsicht, und 14B ist eine Schnittansicht entlang der Linien Y1-Y1 in 14A.
  • Dann werden wie in 15A und 15B gezeigt die zweiten Dummy-Strukturen 220 entfernt, wodurch die ersten Hartmaskenstrukturen 230 zurückbelassen werden. 15A ist eine Draufsicht, und 15B ist eine Schnittansicht entlang der Linien Y1-Y1 in 15A. Die Breite der ersten Hartmaskenstruktur 230 an ihrer Unterseite liegt in einem Bereich von etwa 5 nm bis etwa 15 nm.
  • Wie in 16 gezeigt wird eine Strukturierungstätigkeit vorgenommen, um die ersten Hartmaskenstrukturen so in mehrere Stücke aus ersten Hartmaskenstrukturen 235 zu ”schneiden” oder zu ”teilen”, dass sie der gewünschten Gateelektrodenstruktur entsprechen.
  • Unter Verwendung der ”geschnittenen” ersten Hartmaskenstruktur 235 wird die Gateelektrodenschicht 210 durch Trockenätzen in eine Gateelektrodenstruktur 215 strukturiert, wie in 17A und 17B gezeigt ist. 17A ist eine Draufsicht, und 17B ist eine Schnittansicht entlang der Linien X3-X3 in 17A. Wie in 17B gezeigt ist die Gatedielektrikumsschicht 217 über den freigelegten Finnenaufbauten 20 angeordnet und ist die Gateelektrode 215 über der Gatedielektrikumsschicht 217 angeordnet.
  • Wenn eine Gateaustauschtechnologie verwendet wird, werden die Gateelektrode 215 und die Gatedielektrikumsschicht 217 als Dummy-Schichten behandelt, die anschließend durch eine tatsächliche Gateelektrode und eine tatsächliche Gatedielektrikumsschicht ersetzt werden.
  • Nach der Bildung der Gateelektroden 215 werden Abschnitte der Finnenaufbauten 20, die nicht von dem Gateaufbau bedeckt sind, vertieft und in und über den vertieften Abschnitten epitaktische Source/Drain(S/D)-Schichten 25 gebildet.
  • 18 bis 28B zeigen beispielhafte aufeinanderfolgende Prozesse zur Herstellung von Kontaktschienenaufbauten für eine SRAM-Vorrichtung nach einer Ausführungsform der vorliegenden Offenbarung. In 18 sind SRAM-Einheitszellen, die in zwei Reihen und drei Spalten angeordnet sind, veranschaulicht.
  • Nach der Bildung der Gateaufbauten und der epitaktischen S/D-Schichten wird über den Gateaufbauten und der epitaktischen S/D-Schicht eine dielektrische Zwischenschicht (ILD) 250 gebildet. 18 ist eine Schnittansicht, die der Linie Y2-Y2 in 17A entspricht. Ferner wird über der ILD-Schicht 250 eine Deckschicht 300 für eine zweite Hartmaskenschicht gebildet und darüber hinaus über der Schicht 300 eine Deckschicht 320 für eine dritte Dummy-Struktur gebildet. Die Dicke der ILD-Schicht 250 liegt bei einigen Ausführungsformen in einem Bereich von etwa 20 nm bis etwa 600 nm und bei anderen Ausführungsformen in einem Bereich von etwa 50 nm bis etwa 300 nm.
  • Die ILD-Schicht 250 besteht zum Beispiel aus einer oder mehreren Schichten aus einem dielektrischen Low-k-Material. Dielektrische Low-k-Materialien weisen einen k-Wert (dielektrische Konstante) von weniger als etwa 4,0 auf. Einige dielektrische Low-k-Materialien weisen einen k-Wert von weniger als etwa 3,5 auf und können einen k-Wert von weniger als etwa 2,5 aufweisen. Die Materialien für die ILD-Schicht 250 können Verbindungen enthalten, die Si, O, C und/oder H umfassen, wie etwa SiCOH und SiOC. Für die ILD-Schicht 250 können organische Materialien wie etwa Polymere verwendet werden. Zum Beispiel besteht die ILD-Schicht 250 bei bestimmten Ausführungsformen aus einer oder mehreren Schichten eines kohlenstoffhaltigen Materials, Organosilikatglas, eines porogenhaltigen Materials und/oder Kombinationen davon. Die ILD-Schicht 250 kann zum Beispiel unter Verwendung der plasmaunterstützten chemischen Abscheidung aus der Dampfphase (PECVD), der Niederdruck-CVD (LPCVD), der Atomlagen-CVD (ALCVD) und/oder einer Aufschleudertechnologie gebildet werden.
  • Die Schicht 300 für die zweite Hartmaskenschicht enthält eine oder mehrere Schichten von dielektrischen Materialien oder Metallmaterialien wie etwa TiN, Poly-Si, amorphes Si, Siliziumoxid oder Siliziumnitrid. Die Dicke jeder Schicht der Schicht 300 liegt bei einigen Ausführungsformen in einem Bereich von etwa 2 nm bis etwa 200 nm und bei anderen Ausführungsformen in einem Bereich von etwa 5 nm bis etwa 50 nm.
  • Die Schicht 330 für die dritte Dummy-Schicht enthält eine oder mehrere Schichten von dielektrischen Materialien oder Metallmaterialien wie etwa TiN, Poly-Si, amorphes Si, Siliziumoxid oder Siliziumnitrid. Die Dicke jeder Schicht der Schicht 330 liegt bei einigen Ausführungsformen in einem Bereich von etwa 2 nm bis etwa 200 nm und bei anderen Ausführungsformen in einem Bereich von etwa 5 nm bis etwa 50 nm.
  • Die Schichten 300, 320 und 330 können zum Beispiel unter Verwendung der physikalischen Abscheidung aus der Dampfphase (PVD), Sputtern, der plasmaunterstützten chemischen Abscheidung aus der Dampfphase (PECVD), der Niederdruck-CVD (LPCVD) und/oder der Atomlagen-CVD (ALCVD) gebildet werden.
  • Dann werden wie in 19 gezeigt die dritten Dummy-Strukturen 325 gebildet. 19 ist eine Draufsicht (ein Grundriss), und zum Zweck der Erklärung der relativen Stellen des Finnenaufbaus und der Gateaufbauten sind bei einer der SRAM-Einheitszellen die darunterliegenden Finnenstrukturen 20 und Gateelektroden 215 gezeigt. Eine Strukturierungstätigkeit, die Lithographie und eine Trockenätzung umfasst, wird vorgenommen, um die dritten Dummy-Strukturen 325 zu erhalten.
  • Bei der Strukturierungstätigkeit für die dritte Dummy-Struktur 325 werden Gestaltungsdaten mit einer dünnen rechteckigen Struktur, die sich innerhalb einer SRAM-Einheitszelle in der X-Richtung erstreckt, vorbereitet und wird eine Photomaske mit opaken Strukturen, die der dünnen rechteckigen Struktur entspricht, vorbereitet (wenn ein positives Photoresist verwendet wird). Bei der vorliegenden Ausführungsform wird die dünne rechteckige Struktur in der unteren Hälfte der SRAM-Einheitszelle in der Y-Richtung angeordnet Mit anderen Worten ist an der Photomaske (oder in den Gestaltungsdaten) in einer SRAM-Einheitszelle nur eine Struktur enthalten. Unter Verwendung dieser Photomaske werden auf der Deckschicht 300 Resiststrukturen, die den dritten Dummy-Strukturen 325 entsprechen, gebildet, und werden die dritten Dummy-Strukturen 325 durch eine Trockenätztätigkeit erhalten.
  • Nach der Bildung der dritten Dummy-Strukturen 325 wird über den dritten Dummy-Strukturen 325 und der ILD-Schicht 250 eine Deckschicht aus einem fünften Material für eine Dummy-Hartmaskenschicht gebildet und wird an der fünften Deckschicht eine anisotrope Ätzung vorgenommen, wodurch eine zweite Hartmaskenschicht 330 als Seitenwand-Spacer-Schicht erhalten wird, wie in 20 gezeigt ist. Die Dicke der fünften Materialschicht liegt bei einigen Ausführungsformen in einem Bereich von etwa 2 nm bis etwa 70 nm.
  • Dann werden wie in 21 gezeigt die dritten Dummy-Strukturen 325 entfernt, wodurch die Dummy-Hartmaskenstrukturen 330 über der ILD-Schicht 250 zurückbelassen werden. Die Breite der Dummy-Hartmaskenstruktur 330 an ihrer Unterseite in der Y-Richtung liegt bei einigen Ausführungsformen in einem Bereich von etwa 2 nm bis etwa 70 nm und bei anderen Ausführungsformen in einem Bereich von etwa 10 nm bis etwa 40 nm.
  • Wie in 21 gezeigt sind die Dummy-Hartmaskenstrukturen auf der Zellengrenze CELB in der X-Richtung (obere Seite und untere Seite der Zellengrenze) und im Inneren jeder SRAM-Einheitszelle gebildet. Mit anderen Worten umfasst jede SRAM-Einheitszelle eine Dummy-Hartmaskenstruktur mit einer gesamten Breite und zwei Dummy-Hartmaskenstrukturen mit der Hälfte der gesamten Breite.
  • Wie in 22, 23A und 23B gezeigt wird eine Strukturierungstätigkeit vorgenommen, um die Dummy-Hartmaskenstrukturen 330 so ”schneiden” oder zu ”teilen”, dass sie der gewünschten Kontaktschienenstruktur entsprechen.
  • Über den zweiten Hartmaskenstrukturen 330 wird eine Resistschicht gebildet, und an der Resistschicht wird ein Lithographievorgang vorgenommen, um Öffnungen 340 zu bilden, wie in 22 gezeigt ist.
  • Bei dem Lithographievorgang werden Gestaltungsdaten mit Öffnungsstrukturen, die im Wesentlichen den Öffnungen 360 entsprechen, vorbereitet und wird eine Photomaske mit transparenten Strukturen, die den Öffnungsstrukturen entsprechen, vorbereitet (wenn ein positives Photoresist verwendet wird).
  • Dann wird eine Trockenätztätigkeit vorgenommen, um die Dummy-Hartmaskenstrukturen 330 zu schneiden (oder zu teilen), wodurch eine endgültige ”geschnittene” Dummy-Hartmaskenstruktur (mehrere Stücke der Dummy-Hartmaskenstrukturen) 335 gebildet werden, wie in 23A und 23B gezeigt ist. 23B ist eine Schnittansicht entlang der Linie Y3-Y3 in 23A. Die Formen und Stellen der ”geschnittenen” Dummy-Hartmaskenstrukturen 335 entsprechen im Wesentlichen den anschließend gebildeten Kontaktschienen.
  • Dann wird wie in 24 gezeigt eine Umkehrschicht 350 über der Schicht 330 und zwischen den Dummy-Hartmaskenstrukturen 335 gebildet. Der Ablagerungsprozess ist so konzipiert, dass der obere Abschnitt der Dummy-Hartmaskenstrukturen 335 freigelegt behalten wird, wie in 24 gezeigt ist. Die Umkehrschicht 350 umfasst eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumcarbid (SiC), oder SiON. Alternativ kann die Umkehrschicht 350 Polysilizium, ein Photoresist, ein Polymer, eine untere Antireflexbeschichtung (BARC), Metalle oder andere geeignete Materialien umfassen. Bei der vorliegenden Ausführungsform wird das Material der Umkehrschicht 350 so gewählt, dass es einem anschließenden Ätzprozess zum Entfernen der Dummy-Hartmaskenstruktur 335 widerstehen kann. Die Ablagerung der Umkehrschicht 350 wird durch Techniken wie CVD, PVD, Schleuderbeschichten, Epitaxialwachstum, thermisches Wachstum oder andere angemessene Ablagerungstechniken vorgenommen.
  • Um den oberen Abschnitt der Dummy-Hartmaskenstruktur 335 freizulegen, kann der Ablagerungsprozess ein selektiver Ablagerungsprozess mit einer geeigneten Zieldicke sein. Bei dem selektiven Ablagerungsprozess wird die Umkehrschicht 350 auf der Schicht 300 zwischen den Dummy-Hartmaskenstrukturen 335 gebildet, aber nicht auf den Dummy-Hartmaskenstrukturen 335 gebildet. Und die Dicke der Umkehrschicht 350 wird so gesteuert, dass sichergestellt wird, dass der obere Abschnitt der Dummy-Hartmaskenstruktur 335 freigelegt bleibt. Alternativ kann ein nicht selektiver Ablagerungsprozess wie etwa ein Schleuderbeschichtungsprozess vorgenommen werden. Beispielsweise kann der obere Abschnitt der Dummy-Hartmaskenstruktur 335 bei einer passenden Zieldicke des Schleuderbeschichtungsprozesses freigelegt bleiben. Bei dem Schleuderbeschichtungsprozess kann die Dicke des Schleuderbeschichtungsmaterials durch mehrere Faktoren wie etwa die Art des aufgeschleuderten Materials und die Schleudergeschwindigkeit gesteuert werden.
  • Als weitere Alternative kann ein nicht selektiver und nicht schleuderbeschichtender Ablagerungsprozess vorgenommen werden, um die Umkehrschicht 350 über der Schicht 300 und der Dummy-Hartmaskenstruktur 335 abzulagern. Ein Rückätzprozess kann eingesetzt werden, um die überschüssige Umkehrschicht 350 zu entfernen und den oberen Abschnitt der Dummy-Hartmaskenstruktur 335 freizulegen. Als ein Beispiel wird ein chemisch-mechanischer Polierprozess (CMP) vorgenommen, um einen Teil der Umkehrschicht 350 so zu entfernen, dass die Dummy-Hartmaskenstruktur 335 freigelegt ist. Bei der dargestellten Ausführungsform umfasst die Umkehrschicht 350 Polysilizium, amorphes Si oder ein hochschmelzendes Metall, das durch eine Ablagerungstechnik wie CVD oder PVD gebildet wurde. Danach kann ein Rückätz- oder ein CMP-Prozess vorgenommen werden, um den oberen Abschnitt der Dummy-Hartmaskenstruktur 335 freigelegt zu behalten.
  • Als nächstes werden wie in 25A und 25B gezeigt die Dummy-Hartmaskenstrukturen 335 entfernt, wodurch Öffnungen 360 gebildet werden. 25A ist eine Draufsicht und 25B eine Schnittansicht entlang der Linie Y3-Y3 in 25A.
  • Die Dummy-Hartmaskenstruktur 335 kann durch Trockenätzen, Nassätzen oder eine Kombination davon entfernt werden. Eine angemessene Ätzselektivität des Entfernungsprozesses verringert den Verlust der Seitenwand der Umkehrschicht 350 auf ein Mindestmaß und führt zu einem verhältnismäßig vertikalen Profil für die Öffnungen 360 mit im Wesentlichen der gleichen Breite wie jener der entfernten Dummy-Hartmaskenstruktur 335. Die Abmessungen der Öffnungen 360 definieren im Wesentlichen die Abmessungen der Kontaktschienen in einem anschließenden Prozess.
  • Dann wird die Schicht 300 unter Verwendung der Umkehrschicht 350 mit den Öffnungen 360 als Ätzmaske in eine dritte Hartmaskenschicht 305 mit Öffnungen 365 strukturiert, wie in 26 gezeigt ist. Der Ätzprozess kann ein anisotropes Ätzen sein, das ein verhältnismäßig vertikales Profil mit im Wesentlichen der gleiche Breite/Länge wie jenen der Öffnungen 360 sein, wodurch die dritte Hartmaskenschicht 305 zurückbelassen wird. Dann wird die Umkehrschicht 350 durch Trockenätzen oder Nassätzen entfernt.
  • Als nächstes wird wie in 27A und 27B gezeigt die ILD-Schicht 250 unter Verwendung der dritten Hartmaskenschicht 305 als Ätzmaske geätzt, wodurch Durchkontaktierungslöchern/Öffnungen 375 gebildet werden, die die epitaktische S/D-Schicht 25 erreichen.
  • Nach der Bildung der Durchkontaktierungslöcher/Öffnungen 375 wird ein leitendes Material, das eines oder mehrere aus Cu, W, Al, AlCu, TiN, TiW, Co, Ni, TaN, Ta oder ein anderes hartschmelzendes Metall umfasst, in die Durchkontaktierungslöcher/Öffnungen 375 gefüllt. Nach einer Planarisierungstätigkeit wie etwa CMP sind die Kontaktschienen 380 gebildet, wie in 28A und 28B gezeigt ist.
  • Bei der obigen Ausführungsform wird die Schicht 300 über der ILD-Schicht 250 gebildet und anschließend als dritte Hartmaskenschicht verwendet. Bei anderen Ausführungsformen wird die Schicht 300 nicht gebildet und die ILD-Schicht 250 unter Verwendung der Umkehrschicht 350 mit den Öffnungen 360 als Ätzmaske geätzt.
  • Die verschiedenen Ausführungsformen oder Beispiele, die hier beschrieben wurden, bieten mehrere Vorteile gegenüber der bestehenden Technik. Zum Beispiel können bei der vorliegenden Offenbarung durch die Verwendung von zwei Photomasken bei zwei Photolithographievorgängen Gateelektrodenstrukturen und/oder Öffnungen in der ILD-Schicht für Kontaktschienen mit kleineren Abmessungen gleichmäßig gebildet werden.
  • Es wird sich verstehen, dass hier nicht notwendigerweise alle Vorteile besprochen wurden und kein bestimmter Vorteil für alle Ausführungsformen oder Beispiele nötig ist, und andere Ausführungsformen oder Beispiele unterschiedliche Vorteile bieten können.
  • Nach einem Gesichtspunkt der vorliegenden Offenbarung umfasst ein Verfahren zur Herstellung eines statischen Direktzugriffsspeichers (SRAM), der mehrere SRAM-Zellen umfasst, die folgenden Tätigkeiten. Eine Isolierschicht wird über einem Substrat gebildet. Über der Isolierschicht werden erste Dummy-Strukturen gebildet. An Seitenwänden der ersten Dummy-Strukturen werden Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen gebildet. Die ersten Dummy-Strukturen werden entfernt, wodurch die zweiten Dummy-Strukturen über der Isolierschicht zurückbelassen werden. Nach dem Beseitigen der ersten Dummy-Strukturen wird jede der zweiten Dummy-Strukturen in mehrere Stücke der zweiten Dummy-Strukturen geteilt. Über der Isolierschicht und zwischen den mehreren Stücken der zweiten Dummy-Strukturen wird eine Maskenschicht gebildet. Nach dem Bilden der Maskenschicht werden die mehreren Stücke der zweiten Dummy-Strukturen entfernt, wodurch eine Hartmaskenschicht gebildet wird, die Öffnungen aufweist, welche den mehreren Stücken der zweiten Dummy-Strukturen entsprechen. Die Isolierschicht wird unter Verwendung der Hartmaskenschicht als Ätzmaske strukturiert, wodurch in der Isolierschicht Durchkontaktierungsöffnungen gebildet werden. In die Durchkontaktierungsöffnungen wird ein leitendes Material gefüllt, wodurch Kontaktschienen gebildet werden.
  • Nach einem anderen Gesichtspunkt der vorliegenden Offenbarung umfasst ein Verfahren zur Herstellung eines statischen Direktzugriffsspeichers (SRAM), der mehrere SRAM-Zellen umfasst, die folgenden Tätigkeiten. Eine Isolierschicht wird über einem Substrat gebildet. Über der Isolierschicht wird eine erste Maskenschicht gebildet. Über der ersten Maskenschicht werden erste Dummy-Strukturen gebildet. An Seitenwänden der ersten Dummy-Strukturen werden Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen gebildet. Die ersten Dummy-Strukturen werden entfernt, wodurch die zweiten Dummy-Strukturen über der ersten Maskenschicht zurückbelassen werden. Nach dem Entfernen der ersten Dummy-Strukturen wird jede der zweiten Dummy-Strukturen in mehrere Stücke der zweiten Dummy-Strukturen geteilt. Über der ersten Maskenschicht und zwischen den mehreren Stücken der zweiten Dummy-Strukturen wird eine zweite Maskenschicht gebildet. Nach dem Bilden der zweiten Maskenschicht werden die mehreren Stücke der zweiten Dummy-Strukturen entfernt, wodurch eine erste Hartmaskenschicht gebildet wird, die Öffnungen aufweist, welche den mehreren Stücken der zweiten Dummy-Strukturen entsprechen. Die erste Maskenschicht wird unter Verwendung der ersten Hartmaskenschicht als Ätzmaske strukturiert, wodurch eine zweite Maskenschicht gebildet wird. Die Isolierschicht wird unter Verwendung der zweiten Hartmaskenschicht als Ätzmaske strukturiert, wodurch in der Isolierschicht Durchkontaktierungsöffnungen gebildet werden. In die Durchkontaktierungsöffnungen wird ein leitendes Material gefüllt, wodurch Kontaktschienen gebildet werden.
  • Nach einem anderen Gesichtspunkt der vorliegenden Offenbarung umfasst ein Verfahren zur Herstellung eines statischen Direktzugriffsspeichers (SRAM), der mehrere SRAM-Zellen umfasst, die folgenden Tätigkeiten. Eine erste Isolierschicht wird über einem Substrat gebildet. Über der ersten Isolierschicht wird eine erste Schicht gebildet. Über der ersten Schicht werden erste Dummy-Strukturen gebildet. An Seitenwänden der ersten Dummy-Strukturen werden Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen gebildet. Die ersten Dummy-Strukturen werden entfernt, wodurch die zweiten Dummy-Strukturen über der ersten Maskenschicht zurückbelassen werden. Nach dem Entfernen der ersten Dummy-Strukturen wird jede der zweiten Dummy-Strukturen in mehrere Stücke der zweiten Dummy-Strukturen geteilt. Die erste Schicht wird unter Verwendung der mehreren Stücke der zweiten Dummy-Strukturen als Ätzmaske strukturiert, wodurch Gatestrukturen gebildet werden.
  • Das Obige umreißt Merkmale mehrerer Ausführungsformen oder Beispiele, damit Fachleute die Gesichtspunkte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Abwandlung anderer Prozesse und Aufbauten zur Erfüllung der gleichen Zwecke und/oder zur Erzielung der gleichen Vorteile wie die hier vorgestellten Ausführungsformen oder Beispiele verwenden können. Fachleute sollten auch erkennen, dass derartige gleichwertige Aufbauten nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie hier verschiedene Änderungen, Ersetzungen und Umänderungen vornehmen können, ohne von dem Geist und dem Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zur Herstellung einer statischen Direktzugriffsspeicher(SRAM)-Vorrichtung, die mehrere SRAM-Zellen umfasst, wobei das Verfahren Folgendes umfasst: Bilden einer Isolierschicht über einem Substrat; Bilden von ersten Dummy-Strukturen über der Isolierschicht; Bilden von Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen an Seitenwänden der ersten Dummy-Strukturen; Entfernen der ersten Dummy-Strukturen, wodurch die zweiten Dummy-Strukturen über der Isolierschicht zurückbelassen werden; nach dem Entfernen der ersten Dummy-Strukturen, Teilen einer jeden der zweiten Dummy-Strukturen in mehrere Stücke der zweiten Dummy-Strukturen; Bilden einer Maskenschicht über der Isolierschicht und zwischen den mehreren Stücken der zweiten Dummy-Strukturen; nach dem Bilden der Maskenschicht, Entfernen der mehreren Stücke der zweiten Dummy-Strukturen, wodurch eine Hartmaskenschicht gebildet wird, die Öffnungen aufweist, welche den mehreren Stücken der zweiten Dummy-Strukturen entsprechen; Strukturieren der Isolierschicht unter Verwendung der Hartmaskenschicht als Ätzmaske, wodurch in der Isolierschicht Durchkontaktierungsöffnungen gebildet werden; und Füllen eines leitenden Materials in die Durchkontaktierungsöffnungen, wodurch Kontaktschienen gebildet werden.
  2. Verfahren nach Anspruch 1, wobei das Bilden der ersten Dummy-Strukturen Folgendes aufweist: Bilden einer ersten Materialschicht über der Isolierschicht; Bilden einer Resistschicht über der ersten Materialschicht; Strukturieren der Resistschicht unter Verwendung einer ersten Photomaske; und Strukturieren der ersten Materialschicht unter Verwendung der strukturierten Resistschicht als Ätzmaske, wodurch die erste Dummy-Struktur gebildet wird, und wobei in der ersten Photomaske in einem Bereich, der einer jeden von mehreren SRAM-Einheitszellen entspricht, nur eine rechteckige Struktur enthalten ist, die sich in einer Zeilenrichtung der SRAM-Vorrichtung erstreckt.
  3. Verfahren nach Anspruch 1 oder 2, wobei in einem Bereich, der einem jeden der mehreren SRAM-Einheitszellen entspricht, eine zweite Dummy-Struktur in dem Bereich angeordnet ist, und zwei zweite Dummy-Strukturen über einer oberen und einer unteren Grenze des Bereichs, die sich in einer Zeilenrichtung erstrecken, angeordnet sind.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei jede der SRAM-Einheitszellen sechs Fin-Feldeffekttransistoren (FinFETs) enthält; und die Kontaktschienen mit Sourcen und Drains der FinFETS verbunden sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die ersten Dummy-Strukturen aus einem anderen Material als die zweiten Dummy-Strukturen bestehen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweiten Dummy-Strukturen aus einem anderen Material als die Maskenschicht bestehen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Durchkontaktierungsöffnungen unter Verwendung von zwei Photomasken in zwei Lithographievorgängen gebildet werden.
  8. Verfahren zur Herstellung einer statischen Direktzugriffsspeicher(SRAM)-Vorrichtung, die mehrere SRAM-Zellen umfasst, wobei das Verfahren Folgendes umfasst: Bilden einer Isolierschicht über einem Substrat; Bilden einer ersten Maskenschicht über der Isolierschicht; Bilden von ersten Dummy-Strukturen über der ersten Maskenschicht; Bilden von Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen an Seitenwänden der ersten Dummy-Strukturen; Entfernen der ersten Dummy-Strukturen, wodurch die zweiten Dummy-Strukturen über der ersten Maskenschicht zurückbelassen werden; nach dem Entfernen der ersten Dummy-Strukturen, Teilen einer jeden der zweiten Dummy-Strukturen in mehrere Stücke der zweiten Dummy-Strukturen; Bilden einer zweiten Maskenschicht über der ersten Maskenschicht und zwischen den mehreren Stücken der zweiten Dummy-Strukturen; nach dem Bilden der zweiten Maskenschicht, Entfernen der mehreren Stücke der zweiten Dummy-Strukturen, wodurch eine erste Hartmaskenschicht gebildet wird, die Öffnungen aufweist, welche den mehreren Stücken der zweiten Dummy-Strukturen entsprechen; Strukturieren der ersten Maskenschicht unter Verwendung der ersten Harzmaskenschicht als Ätzmaske, wodurch eine zweite Maskenschicht gebildet wird; Strukturieren der Isolierschicht unter Verwendung der zweiten Hartmaskenschicht als Ätzmaske, wodurch Durchkontaktierungsöffnungen in der Isolierschicht gebildet werden; und Füllen eines leitenden Materials in die Durchkontaktierungsöffnungen, wodurch Kontaktschienen gebildet werden.
  9. Verfahren nach Anspruch 8, wobei das Bilden der ersten Dummy-Strukturen Folgendes aufweist: Bilden einer ersten Materialschicht über der ersten Maskenschicht; Bilden einer Resistschicht über der ersten Materialschicht; Strukturieren der Resistschicht unter Verwendung einer ersten Photomaske; und Strukturieren der ersten Materialschicht unter Verwendung der strukturierten Resistschicht als Ätzmaske, wodurch die erste Dummy-Struktur gebildet wird, und wobei in der ersten Photomaske in einem Bereich, der einer jeden von mehreren SRAM-Einheitszellen entspricht, nur eine rechteckige Struktur enthalten ist, die sich in einer Zeilenrichtung der SRAM-Vorrichtung erstreckt.
  10. Verfahren nach Anspruch 8 oder 9, wobei in einem Bereich, der einer jeden der mehreren SRAM-Einheitszellen entspricht, eine zweite Dummy-Struktur in dem Bereich angeordnet ist, und zwei zweite Dummy-Strukturen über einer oberen und einer unteren Grenze des Bereichs, die sich in einer Zeilenrichtung erstrecken, angeordnet sind.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei jede der SRAM-Einheitszellen sechs Fin-Feldeffekttransistoren (FinFETs) enthält; und die Kontaktschienen mit Sourcen und Drains der FinFETS verbunden sind.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei die ersten Dummy-Strukturen aus einem anderen Material als die zweiten Dummy-Strukturen bestehen.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei die zweiten Dummy-Strukturen aus einem anderen Material als die erste Maskenschicht bestehen.
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei die erste Maskenschicht aus einem anderen Material als die zweite Maskenschicht besteht.
  15. Verfahren nach einem der Ansprüche 8 bis 14, wobei die Durchkontaktierungsöffnungen unter Verwendung von zwei Photomasken in zwei Lithographievorgängen gebildet werden.
  16. Verfahren zur Herstellung einer statischen Direktzugriffsspeicher(SRAM)-Vorrichtung, die mehrere SRAM-Zellen umfasst, wobei das Verfahren Folgendes umfasst: Bilden einer ersten Isolierschicht über einem Substrat; Bilden einer ersten Schicht über der ersten Isolierschicht; Bilden von ersten Dummy-Strukturen über der ersten Schicht; Bilden von Seitenwand-Spacer-Schichten als zweite Dummy-Strukturen an Seitenwänden der ersten Dummy-Strukturen; Entfernen der ersten Dummy-Strukturen, wodurch die zweiten Dummy-Strukturen über der ersten Schicht zurückbelassen werden; Teilen einer jeden der zweiten Dummy-Strukturen in mehrere Stücke der zweiten Dummy-Strukturen; Strukturieren der ersten Schicht unter Verwendung der mehreren Stücke der zweiten Dummy-Strukturen als Ätzmaske, wodurch Gatestrukturen gebildet werden.
  17. Verfahren nach Anspruch 16, wobei das Bilden der ersten Dummy-Strukturen Folgendes aufweist: Bilden einer ersten Materialschicht über der ersten Schicht; Bilden einer Resistschicht über der ersten Materialschicht; Strukturieren der Resistschicht unter Verwendung einer ersten Photomaske; und Strukturieren der ersten Materialschicht unter Verwendung der strukturierten Resistschicht als Ätzmaske, wodurch die erste Dummy-Struktur gebildet wird, und wobei in der ersten Photomaske in einem Bereich, der einer jeden von mehreren SRAM-Einheitszellen entspricht, nur eine rechteckige Struktur enthalten ist, die sich in einer Zeilenrichtung der SRAM-Vorrichtung erstreckt.
  18. Verfahren nach Anspruch 16 oder 17, wobei in einem Bereich, der einer jeden der mehreren SRAM-Einheitszellen entspricht, nur eine erste Dummy-Struktur auf einer Mittellinie des Bereichs, die sich in einer Zeilenrichtung erstreckt, angeordnet ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die erste Schicht, die ersten Dummy-Strukturen und die zweiten Dummy-Strukturen aus Materialien gebildet sind, die voneinander verschieden sind.
  20. Verfahren nach einem der Ansprüche 16 bis 19, ferner umfassend: vor dem Bilden der ersten Materialschicht, Bilden von Finnenaufbauten über dem Substrat; nach dem Bilden der Gateelektrode; Bilden von Source/Drain-Bereichen in den Finnenaufbauten; Bilden einer zweiten Isolierschicht über den Gateelektroden und den Source/Drain-Bereichen; Bilden einer ersten Maskenschicht über der zweiten Isolierschicht; Bilden von dritten Dummy-Strukturen über der ersten Maskenschicht; Bilden von Seitenwand-Spacer-Schichten als vierte Dummy-Strukturen an Seitenwänden der dritten Dummy-Strukturen; Entfernen der dritten Dummy-Strukturen, wodurch die vierten Dummy-Strukturen über der ersten Maskenschicht zurückbelassen werden; nach dem Entfernen der dritten Dummy-Strukturen, Teilen einer jeden der vierten Dummy-Strukturen in mehrere Stücke der vierten Dummy-Strukturen; Bilden einer zweiten Maskenschicht über der ersten Maskenschicht und zwischen dem mehreren Stücken der vierten Dummy-Strukturen; nach dem Bilden der zweiten Maskenschicht, Entfernen der mehreren Stücke der vierten Dummy-Strukturen, wodurch eine erste Hartmaskenschicht gebildet wird, die Öffnungen aufweist, welche den mehreren Stücken der vierten Dummy-Strukturen entsprechen; Strukturieren der ersten Maskenschicht unter Verwendung der ersten Hartmaskenschicht als Ätzmaske, wodurch eine zweite Hartmaskenschicht gebildet wird; Strukturieren der zweiten Isolierschicht unter Verwendung der zweiten Hartmaskenschicht als Ätzmaske, wodurch Durchkontaktierungsöffnungen in der zweiten Isolierschicht gebildet werden; und Füllen eines leitenden Materials in die Durchkontaktierungsöffnungen, wodurch Kontaktschienen gebildet werden, die jeweils mit den Source/Drain-Bereichen in Kontakt stehen.
DE102016117156.5A 2015-12-03 2016-09-13 Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung Pending DE102016117156A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/958,592 2015-12-03
US14/958,592 US9842843B2 (en) 2015-12-03 2015-12-03 Method for manufacturing static random access memory device

Publications (1)

Publication Number Publication Date
DE102016117156A1 true DE102016117156A1 (de) 2017-06-08

Family

ID=58722919

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016117156.5A Pending DE102016117156A1 (de) 2015-12-03 2016-09-13 Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung

Country Status (5)

Country Link
US (4) US9842843B2 (de)
KR (1) KR101853539B1 (de)
CN (1) CN107068619B (de)
DE (1) DE102016117156A1 (de)
TW (1) TWI619146B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842843B2 (en) * 2015-12-03 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing static random access memory device
US9812363B1 (en) * 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10170309B2 (en) * 2017-02-15 2019-01-01 Globalfoundries Inc. Dummy pattern addition to improve CD uniformity
US10411020B2 (en) 2017-08-31 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Using three or more masks to define contact-line-blocking components in FinFET SRAM fabrication
CN111354739A (zh) * 2018-12-21 2020-06-30 芯恩（青岛）集成电路有限公司 一种三维有结半导体存储器件及其制造方法
US10727236B2 (en) 2018-12-21 2020-07-28 Globalfoundries Inc. Circuits constructed from stacked field-effect transistors
JP7528072B2 (ja) * 2019-05-31 2024-08-05 株式会社半導体エネルギー研究所 半導体装置
US11315874B2 (en) * 2020-09-15 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure with intermediate metal layers for power supplies
US11799001B2 (en) * 2021-03-09 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back-end-of-line devices
TWI828598B (zh) * 2023-06-27 2024-01-01 力晶積成電子製造股份有限公司 形成圖案的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1146034C (zh) * 2001-05-14 2004-04-14 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
US8486287B2 (en) * 2004-03-19 2013-07-16 The Regents Of The University Of California Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US7390750B1 (en) * 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US20060084243A1 (en) * 2004-10-20 2006-04-20 Ying Zhang Oxidation sidewall image transfer patterning method
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
KR100955265B1 (ko) * 2007-08-31 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
WO2009099769A2 (en) * 2008-02-08 2009-08-13 Lam Research Corporation Double mask self-aligned double patterning technology (sadpt) process
JP2010010587A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 半導体素子及び半導体素子の製造方法
KR101532012B1 (ko) 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US7923305B1 (en) * 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
US8822137B2 (en) * 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US8486840B2 (en) 2011-11-11 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Inverse spacer processing
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8912070B2 (en) * 2012-08-16 2014-12-16 The Institute of Microelectronics Chinese Academy of Science Method for manufacturing semiconductor device
US9275911B2 (en) * 2012-10-12 2016-03-01 Globalfoundries Inc. Hybrid orientation fin field effect transistor and planar field effect transistor
US8877642B2 (en) * 2013-02-01 2014-11-04 Globalfoundries Inc. Double-pattern gate formation processing with critical dimension control
US8853095B1 (en) * 2013-05-30 2014-10-07 International Business Machines Corporation Hybrid hard mask for damascene and dual damascene
US9437443B2 (en) * 2013-06-12 2016-09-06 Globalfoundries Inc. Low-temperature sidewall image transfer process using ALD metals, metal oxides and metal nitrides
US9224654B2 (en) * 2013-11-25 2015-12-29 International Business Machines Corporation Fin capacitor employing sidewall image transfer
KR102224525B1 (ko) 2014-02-03 2021-03-08 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용하여 제조한 반도체 장치 및 그 반도체 장치의 제조 방법
US9312354B2 (en) * 2014-02-21 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact etch stop layers of a field effect transistor
US9842843B2 (en) * 2015-12-03 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing static random access memory device

Also Published As

Publication number Publication date
CN107068619B (zh) 2020-07-17
US9842843B2 (en) 2017-12-12
US20170162580A1 (en) 2017-06-08
US20220302132A1 (en) 2022-09-22
TW201732878A (zh) 2017-09-16
US11832431B2 (en) 2023-11-28
US11355501B2 (en) 2022-06-07
CN107068619A (zh) 2017-08-18
KR20170065423A (ko) 2017-06-13
US20180069012A1 (en) 2018-03-08
KR101853539B1 (ko) 2018-04-30
US10763266B2 (en) 2020-09-01
US20210050356A1 (en) 2021-02-18
TWI619146B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
DE102016117156A1 (de) Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung
DE102017119760B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE102012108290B4 (de) Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
DE102017122830B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102016117043B4 (de) Layout einer static random access memory-zelle
DE102016113828B4 (de) Halbleitervorrichtung
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE102016116001B4 (de) Lokale verbindung in einem halbleiter-bauelement und verfahren zur herstellung einer solchen
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE102018108199B4 (de) Integrierte Schaltung mit heterogenen Kontakten
DE102019113506B4 (de) Integrierte Schaltung umfassend eine Zelle mit mehrfacher Höhe
DE102018218869A1 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102014110957A1 (de) Statische Dual-Port-RAM-Zelle
DE102014207415A1 (de) Dicht gepackte Standardzellen für integrierte Schaltungsprodukte und Verfahren zu deren Herstellung
DE102013102427A1 (de) Dual-Port-SRAM-Verbindungsstruktur
DE102017123047B4 (de) Herstellungsverfahren für FINFETs mit unterschiedlichen Finnenkanalhöhen
DE102016115989A1 (de) Statischer Direktzugriffsspeicher
DE10330072A1 (de) Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung
DE102019103481A1 (de) Durchkontaktierungsgrössen zur reduzierung der brückenbildungsgefahr und zur verbesserung der leistung
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE102020110781B4 (de) Hybrid-sram-design mit nano-strukturen
DE102020111488A1 (de) Pick-up-zellen mit niedrigem widerstand für einen sram
DE102020124250B4 (de) Zellstruktur mit Zwischenmetallschichten für Leistungsversorgungen
DE102020113894A1 (de) Selektive gate-luftabstandshalter-herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824400

Ipc: H10B0010000000