DE102013102427A1 - Dual-Port-SRAM-Verbindungsstruktur - Google Patents

Dual-Port-SRAM-Verbindungsstruktur Download PDF

Info

Publication number
DE102013102427A1
DE102013102427A1 DE102013102427.0A DE102013102427A DE102013102427A1 DE 102013102427 A1 DE102013102427 A1 DE 102013102427A1 DE 102013102427 A DE102013102427 A DE 102013102427A DE 102013102427 A1 DE102013102427 A1 DE 102013102427A1
Authority
DE
Germany
Prior art keywords
gate
sram cell
pull
contact element
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013102427.0A
Other languages
English (en)
Other versions
DE102013102427B4 (de
Inventor
Jhon-Jhy Liaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102013102427A1 publication Critical patent/DE102013102427A1/de
Application granted granted Critical
Publication of DE102013102427B4 publication Critical patent/DE102013102427B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Offenbarung stellt eine statische Schreib-Lesespeicherzelle (SRAM) bereit. Die SRAM-Zelle weist auf: einen ersten und einen zweiten Inverter, die für die Datenspeicherung über Kreuz verbunden sind, wobei jeder Inverter zumindest ein Pull-up-Bauteil und zumindest zwei Pull-down-Bauteile aufweist; zumindest vier Pass-Gate-Bauteile, die mit den zwei über Kreuz verbundenen Invertern konfiguriert sind; zumindest zwei Anschlüsse, die mit den zumindest vier Pass-Gate-Bauteilen für das Lesen und das Schreiben verbunden sind; ein erstes Kontaktelement, das erste zwei Pull-down-Bauteile (PD-11 und PD-12) des ersten Inverters kontaktiert; sowie ein zweites Kontaktelement, das zweite zwei Pull-down-Bauteile (PD-21 und PD-22) des zweiten Inverters kontaktiert.

Description

  • HINTERGRUND
  • Im unteren Sub-Mikrobereich integrierter Schaltkreise sind eingebettete, statische Halb-Lese-Speicher (SRAM) eine beliebte Speichereinheit für die Hochgeschwindigkeitskommunikation, die Bildverarbeitung und für System-auf-Chip(SOC)-Produkte geworden. Beispielsweise erlaubt ein Dual-Port(DP)-SRAM-Bauteil in einem Arbeitsgang parallele Operationen, etwa 1R(lesen), 1W(schreiben), oder 2R(lesen), wodurch es eine höhere Bandbreite als SRAM-Bauteile mit Einzelport aufweist. Bei den fortschrittlichen Technologien mit verringerter Bauteilgröße und erhöhter Packungsdichte sind für eingebettete Speicher- und SOC-Produkte eine niedrige Belastung und eine hohe Geschwindigkeit der Zellenstruktur wichtige Faktoren. Es werden verschiedene Gate-Strukturen angewendet, um eine hohe Packungsdichte und eine hohe Geschwindigkeit zu erreichen. Beispielsweise wird eine U-förmige Gate-Struktur in der SRAM-Struktur angewendet. Die U-förmige Gate-Struktur bedingt jedoch Potentialprobleme, einschließlich der Pull-down(PD)-Bauteilabweichung, sowie Integrationsprobleme der Fin-like-Feldeffekttransistor(FinFET)-Struktur. Darüber hinaus führt die Einförmigkeit der kritischen Abmessungen (CDU) bei der U-förmigen Gate-Struktur ebenso zu Einschnürproblemen und Kriechverlusten. Demgemäß beeinflusste die U-förmige Gate-Struktur die SRAM-Zellenstabilität und begrenzte ihre Skalierungs-(oder Verkleinerungs-)Fähigkeit. Es besteht daher Bedarf nach einer neuartigen Struktur sowie einem Verfahren, welche sich der zuvor genannten Probleme annehmen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der nachstehenden genauen Beschreibung verstanden, wenn diese in Verbindung mit den begleitenden Figuren gelesen wird. Es wird betont, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht immer stabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen verschiedener Merkmale zur Klarstellung der Diskussion willkürlich vergrößert oder verkleinert sein.
  • 1 ist eine schematische Ansicht einer statischen Schreib-Lesespeicher(DP-SRAM)-Zelle, welche gemäß einer Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 2 ist eine schematische Ansicht einer DP-SRAM-Zelle, welche gemäß einer anderen Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 3 ist eine schematische Ansicht einer DP-SRAM-Zelle, welche gemäß einer anderen Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • Die 4, 5, 6, 7 und 9 sind Draufsichten einer DP-SRAM-Zelle, welche gemäß einer Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 8 ist eine Schnittansicht einer Verbindungsstruktur, die gemäß einer Ausführungsform in die DP-SRAM-Zellenstruktur gemäß 7 eingebunden ist.
  • 10 ist eine Draufsicht auf eine DP-SRAM-Zelle, die gemäß verschiedenen Ausführungsformen entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 11 ist eine Draufsicht auf eine DP-SRAM-Zelle, die gemäß verschiedenen Ausführungsformen, die entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 12 ist eine Draufsicht auf eine DP-SRAM-Zelle gemäß verschiedenen Ausführungsformen entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 13 ist eine Schnittansicht einer DP-SRAM-Struktur, die eine Mehrzahl Zellen aufweist, die gemäß einer Ausführungsform aufgebaut sind.
  • 14 ist eine Draufsicht auf eine DP-SRAM-Zelle oder einen Teil dieser, die gemäß verschiedenen Ausführungsformen entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 15 ist eine schematische Ansicht einer DP-SRAM-Struktur, die gemäß einer Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 16 ist eine schematische Ansicht einer DP-SRAM-Struktur, die gemäß einer anderen Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • 17 ist eine schematische Ansicht einer DP-SRAM-Struktur, die gemäß noch einer anderen Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist.
  • GENAUE BESCHREIBUNG
  • Es sollte verstanden werden, dass die nachstehende Offenbarung viele unterschiedliche Ausführungsformen oder Beispiele für die Umsetzung unterschiedlicher Merkmale verschiedener Ausführungsformen bereitstellt. Es werden spezifische Beispiele für Komponenten und Anordnungen nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und nicht dazu vorgesehen, einzuschränken. Darüber hinaus kann die vorliegenden Offenbarung Bezugszeichen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • 1 ist eine schematische Ansicht einer (DP) SRAM-Zelle 100 mit Dual-Port, die gemäß einer Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist. Bei einer Ausführungsform weist die DP-SRAM-Zelle 100 Fin-Feldeffekttransistoren (FinFETs) auf. Bei einer anderen Ausführungsform weist die DP-SRAM-Zelle 100 planare Feldeffekttransistoren (FETs) auf. Die DP-SRAM-Zelle 100 weist einen ersten und einen zweiten Inverter auf, welche über Kreuz miteinander verbunden sind. Der erste Inverter weist ein erstes Pull-up-Bauteil auf, das mit einem Feldeffekttransistor des p-Typs (pFET) ausgebildet ist, bezeichnet als PU-1. Der erste Inverter weist ebenso eine erste Mehrzahl Pull-down-Bauteile auf, die mit Feldeffekttransistoren des n-Typs (nFETs) ausgebildet und im Parallelmodus konfiguriert sind. Insbesondere sind die Drains der ersten Mehrzahl Pull-down-Bauteile elektrisch miteinander verbunden, wobei auch die entsprechenden Sources und die entsprechenden Gates jeweils untereinander elektrisch miteinander verbunden sind. Der zweite Inverter weist ein zweites Pull-up-Bauteil auf, welches mit einem pFET ausgebildet ist, bezeichnet als PU-2. Der zweite Inverter weist ebenso eine zweite Mehrzahl Pull-down-Bauteile auf, die mit nFETs ausgebildet und im Parallelmodus konfiguriert sind. Die Anzahl der ersten Mehrzahl Pull-down-Bauteile und die Anzahl der zweiten Mehrzahl Pull-down-Bauteile ist für eine ausgeglichene Zellstruktur gleich. Bei einer Ausführungsform weist die erste Mehrzahl Pull-down-Bauteile zwei nFETs auf, bezeichnet als PD-11 beziehungsweise als PD-12. Bei einer Ausführungsform weist die zweite Mehrzahl Pull-down-Bauteile zwei nFETs auf, welche als PD-21 beziehungsweise PD-22 bezeichnet sind.
  • Die Drains der PU-1, PD-11 und PD-12 sind elektrisch miteinander verbunden, wodurch sie einen ersten Drain-Knoten (oder einen ersten Knoten) festlegen. Die Drains der PU-2, PD-21 und PD-22 sind elektrisch miteinander verbunden, wodurch sie einen zweiten Drain-Knoten (oder einen zweiten Knoten) festlegen. Die Gates der PU-1, PD-11 und PD-12 sind mit dem zweiten Knoten elektrisch verbunden. Die Gates des PU-2, des PD-21 und des PD-22 sind mit dem ersten Knoten elektrisch verbunden. Die Sources des PU-1 und des PU-2 sind mit der Stromleitung (Vcc-Leitung) elektrisch verbunden. Die Sources des PD-11, des PD-12, des PD-21 und des PD-22 sind mit einer komplementären Stromleitung (Vss-Leitung) elektrisch verbunden. Bei einer Ausführungsform des DP-SRAM-Zellenlayouts sind die Sources des PD-11 und des PD-12 mit einer ersten Vss-Leitung verbunden, während die Sources des PD-21 und des PD-22 mit einer zweiten Vss-Leitung verbunden sind.
  • Die DP-SRAM-Zelle 100 weist weiterhin einen ersten Port (Port-A) und einen zweiten Port (Port-B) auf. Bei einer Ausführungsform weisen der Port-A und der Port-B zumindest vier Pass-Gate-Bauteile auf, bezeichnet als PG-1, PG-2, PG-3 beziehungsweise PG-4. Der Port-A weist ein erstes Pass-Gate-Bauteil (PG-1) und ein zweites Pass-Gate-Bauteil (PG-2) auf. Der Port-B weist ein drittes Pass-Gate-Bauteil (PG-3) und ein viertes Pass-Gate-Bauteil (PG-4) auf. Der Drain des PG-1 ist mit einer ersten Bitleitung (bezeichnet als A_BL) elektrisch verbunden. Die Source des PG-1 ist mit dem ersten Knoten elektrisch verbunden. Die Gate des PG-1 ist mit einer ersten Word-Leitung (bezeichnet als Port-A WL) elektrisch verbunden. Der Drain des PG-2 ist mit einem ersten Bitleitungsstab (A_BLB) elektrisch verbunden. Die Source des PG-2 ist mit dem zweiten Knoten elektrisch verbunden. Die Gate des PG-2 ist mit einer ersten Word-Leitung (Port-A WL) elektrisch verbunden. Der Drain des PG-2 ist mit einer zweiten Bitleitung (B_BL) elektrisch verbunden. Die Source des PG-3 ist mit dem ersten Knoten elektrisch verbunden. Die Gate des PG-3 ist mit der zweiten Word-Leitung (Port-B WL) elektrisch verbunden. Der Drain des PG-4 ist mit einem zweiten Bitleitungsstab (B_BLB) elektrisch verbunden. Die Source des PG-4 ist mit dem zweiten Knoten elektrisch verbunden. Die Gate des PG-4 ist mit der zweiten Word-Leitung (Port-B WL) elektrisch verbunden.
  • Die Zelle 100 kann weitere Bauteile, wie zusätzliche Pull-down-Bauteile und Pass-Gate-Bauteile aufweisen. Insbesondere kann der erste Inverter eine Anzahl Pull-down-Bauteile aufweisen, die parallel konfiguriert sind, ähnlich der Konfiguration des PD-11 und des PD-12. Genauer sind die Drains der Pull-down-Bauteile in dem ersten Inverter elektrisch miteinander verbunden. Die Sources der Pull-down-Bauteile in dem ersten Inverter sind elektrisch miteinander verbunden. Die Gates der Pull-down-Bauteile in dem ersten Inverter sind elektrisch miteinander verbunden. Zum Ausgleich weist der zweite Inverter dieselbe Anzahl Pull-Down-Bauteile auf, welche parallel konfiguriert sind, ähnlich der Konfiguration des PD-21 und des PD-22. Insbesondere sind die Drains der Pull-down-Bauteile in dem zweiten Inverter elektrisch miteinander verbunden. Die Sources der Pull-down-Bauteile in dem zweiten Inverter sind elektrisch miteinander verbunden. Die Gates der Pull-down-Bauteile in dem zweiten Inverter sind elektrisch miteinander verbunden.
  • Der erste Port weist das erste Pass-Gate-Bauteil oder eine Mehrzahl erster Pass-Gate-Bauteile (weiterhin als PG-1 bezeichnet) auf, die parallel konfiguriert sind. Insbesondere ist die Mehrzahl der ersten Pass-Gate-Bauteile derart konfiguriert, dass die Drains, die Sources beziehungsweise die Gates elektrisch miteinander verbunden sind. Insbesondere sind die Drains des ersten Pass-Gate-Bauteils (PG-1) mit einer ersten Bitleitung (A_BL) elektrisch verbunden. Die Sources des PG-1 sind mit dem ersten Knoten elektrisch verbunden. Die Gates des PG-1 sind mit einer ersten Word-Leitung (Port-A WL) elektrisch verbunden.
  • Auf ähnliche Weise weist der erste Port das zweite Pass-Gate-Bauteil oder dieselbe Anzahl zweiter Pass-Gate-Bauteile (weiterhin als PG-2 bezeichnet) auf, welche parallel konfiguriert sind. Insbesondere ist die Mehrzahl der zweiten Pass-Gate-Bauteile derart konfiguriert, dass die Drains, die Sources beziehungsweise die Gates elektrisch miteinander verbunden sind.
  • Insbesondere sind die Drains des PG-2 mit einem ersten Bitleitungsstab (A_BLB) elektrisch verbunden. Dies Sources des PG-2 sind mit dem zweiten Knoten elektrisch verbunden. Die Gates des PG-2 sind mit einer ersten Word-Leitung (Port-A WL) elektrisch verbunden.
  • Der zweite Port weist das dritte Pass-Gate-Bauteil oder dieselbe Anzahl dritter Pass-Gate-Bauteile (weiterhin als PG-3 bezeichnet) auf, welche parallel konfiguriert sind. Insbesondere ist die Mehrzahl dritter Pass-Gate-Bauteile derart konfiguriert, dass die Drains, die Sources beziehungsweise die Gates elektrisch miteinander verbunden sind. Insbesondere sind die Drains des PG-3 mit einer zweiten Bitleitung (B_BL) elektrisch verbunden. Die Sources des PG-3 sind mit dem ersten Knoten elektrisch verbunden. Die Gates des PG-3 sind mit der zweiten Word-Leitung (Port-B WL) elektrisch verbunden.
  • Der zweite Port weist das vierte Pass-Gate-Bauteil oder dieselbe Anzahl vierter Pass-Gate-Bauteile (weiterhin als PG-4 bezeichnet) auf, welche parallel konfiguriert sind. Insbesondere ist die Anzahl der vierten Pass-Gate-Bauteile derart konfiguriert, dass die Drains, die Sources beziehungsweise die Gates elektrisch miteinander verbunden sind. Insbesondere sind die Drains des PG-4 mit einem zweiten Bitleitungsstab (B_BLB) elektrisch verbunden. Die Sources des PG-4 sind mit dem zweiten Knoten elektrisch verbunden. Die Gates des PG-4 sind mit der zweiten Word-Leitung (Port-B WL) elektrisch verbunden.
  • Bei der vorliegenden Ausführungsform der SRAM-Zelle 100 beträgt die Gesamtzahl der FETs in der Zelle mehr als 12.
  • 2 ist eine schematische Ansicht einer SRAM-Zelle 102 mit Dual-Port (DP), die gemäß einer anderen Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist. Die SRAM-Zelle 102 ähnelt der SRAM-Zelle 100 gemäß 1, jedoch mit sich unterscheidendem Verlauf und sich unterscheidender Konfiguration, wie es in 2 gezeigt ist.
  • 3 ist eine schematische Ansicht einer SRAM-Zelle 104 mit Dualport (DP), die gemäß noch einer anderen Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung aufgebaut ist. Die SRAM-Zelle 104 ähnelt einer Ausführungsform der SRAM-Zelle 100 gemäß 1, wobei die Anzahl der Pull-down-Bauteile und die Anzahl der Pass-Gate-Bauteile mehr als 4 beträgt. Bei der SRAM-Zelle 104 weist der erste Inverter sechs Pull-down-Bauteile PD-11, PD-12, PD-13, PD-14, PD-15 und PD-16 auf. Der zweite Inverter weist sechs Pull-down-Bauteile PD-21, PD-22, PD-23, PD-24, PD-25 und PD-26 auf. Zusätzlich weist die SRAM-Zelle 104 acht Pass-Gate-Bauteile auf, die darauf ausgelegt sind, den ersten und den zweiten Port auszubilden. Insbesondere weist der Port-A vier Pass-Gate-Bauteile PG-11, PG-12, PG-21 und PG-22 auf. Der Port-B weist vier Pass-Gate-Bauteile PG-31, PG-32, PG41 und PG-42 auf. Die Drains des PG-11 und des PG-12 sind mit einer ersten Bitleitung (A_BL) elektrisch verbunden. Die Sources des PG-11 und des PG-12 sind mit dem ersten Knoten elektrisch verbunden. Die Gates des PG-11 und des PG-12 sind mit einer ersten Word-Leitung (bezeichnet als Port-A WL) elektrisch verbunden. Die Drains des PG-21 und des PG 22 sind mit einem ersten Bitleitungsstab (A_BLB) elektrisch verbunden. Die Sources des PG-21 und des PG-22 sind mit dem zweiten Knoten elektrisch verbunden. Die Gates des PG-21 und des PG-22 sind mit einer ersten Word-Leitung (Port-A WL) elektrisch verbunden. Die Drains des PG-31 und des PG-32 sind mit einer zweiten Bitleitung (B_BL) elektrisch verbunden. Die Sources der PG-31 und des PG-32 sind mit dem ersten Knoten elektrisch verbunden. Die Gates des PG-31 und des PG-32 sind mit der zweiten Word-Leitung (Port-B WL) elektrisch verbunden. Die Drains des PG-41 und des PG-42 sind mit einem zweiten Bitleitungsstab (B_BLB) elektrisch verbunden. Die Sources des PG-41 und des PG-42 sind mit dem zweiten Knoten elektrisch verbunden. Die Gates des PG-41 und des PG-42 sind mit der zweiten Word-Leitung (Port-B WL) elektrisch verbunden.
  • Bei der SRAM-Zelle 104 beträgt die Anzahl der Pull-down-Bauteile mehr als die Anzahl der Pass-Gate-Bauteile. Insbesondere ist ein Verhältnis „R” bestimmt als R = Npd/Npg, wobei Npd eine Anzahl der Pull-down-Bauteile in einer SRAM-Zelle und Npd eine Anzahl der Pass-Gate-Bauteile in der SRAM-Zelle ist. Das Verhältnis R ist größer als 1, um den Abflussstrom, die Zugangsgeschwindigkeit und die Bauteilzuverlässigkeit der SRAM-Zelle zu erhöhen. Das Verhältnis R kann gemäß verschiedenen Beispielen 3/2, 2, oder 5/4 betragen. Die Gesamtzahl der nFETs und der pFETs in der Zelle ist größer als 12, so dass das Verhältnis R darauf abgestimmt ist, größer als 1 zu sein. Bei der vorliegenden Ausführungsform, welche in 3 gezeigt ist, beträgt das Verhältnis R 3/2 und die Gesamtzahl der FETs 22.
  • Bei einer Ausführungsform weist die SRAM-Zelle 104 (oder 100, oder 102) rippenartige („fin-like”) aktive Bereiche sowie FinFETs mit verbesserter Leistungsfähigkeit und erhöhter Packungsdichte auf. Verschiedene FinFETs des n-Typs (nFinFETs) und des p-Typs (pFinFETs) können mit Hilfe irgendeiner geeigneten Technologie ausgebildet sein. Bei einer Ausführungsform sind die verschiedenen nFinFETs und pFinFETs mit Hilfe eine Prozesses ausgebildet, der aufweist: Ätzen eines Halbleiters, um Gräben auszubilden, teilweises Füllen der Gräben, um Shallow-Trench-Isolation(STI)-Bauteile und aktive Rippenbereiche auszubilden. Zur Förderung der vorliegenden Ausführungsform ist eine epitaktische Halbleiterschicht in dem aktiven Rippenbereich selektiv ausgebildet. Bei einer anderen Ausführungsform sind die verschiedenen FinFETs mit Hilfe eines Prozesses ausgebildet, der aufweist: Abscheiden einer dielektrischen Materialschicht auf dem Halbleitersubstrat, Ätzen der dielektrischen Materialschicht, um Öffnungen darin auszubilden, selektives, epitaktisches Aufwachsen eines Halbleitermaterials (etwa Silizium) auf dem Halbleitersubstrat innerhalb der Öffnungen, um aktive Rippenbereiche und STI-Elemente auszubilden. Bei einer anderen Ausführungsform können die verschiedenen FinFETs verspannte Elemente aufweisen, für eine verbesserte Mobilität und Bauteilleistungsfähigkeit. Beispielsweise weisen die pFinFETs epitaktisch aufgewachsenes Silizium-Germanium auf einem Siliziumsubstrat auf. Gemäß einem anderen Beispiel weisen die pFinFETs epitaktisch aufgewachsenes Siliziumcarbid auf dem Siliziumsubstrat auf. Bei einer anderen Ausführungsform sind die verschiedenen FinFETs unter Verwendung einer Metallgate mit hohem k-Wert ausgebildet, wobei die Gate ein Gate-Dielektrikum aufweist, das ein dielektrisches Material mit hohem k-Wert aufweist sowie eine Gate-Elektrode, welche Metall aufweist.
  • In der DP-SRAM-Zelle 100, 102 und 104 (welche gemeinsam als DP-SRAM-Zelle bezeichnet werden) sind verschiedene FETs über eine Verbindungsstruktur miteinander verbunden, die Kontakte, Durchkontaktierungen und Metallleitungen aufweist. Insbesondere weist die DP-SRAM-Zelle Kontaktelemente und/oder Durchkontaktierungselemente auf, die dazu ausgebildet und ausgelegt sind, die in der Beschreibungseinleitung genannten Probleme auszuräumen. Bei einer Ausführungsform weist die DP-SRAM-Zelle ein langes Kontaktelement auf, welches an den Gates von zwei oder mehr Pull-down-Bauteilen anliegt und diese kontaktiert. Darüber hinaus sind bei dieser Ausführungsform die Gates des Pull-down-Bauteils entlang einer ersten Richtung ausgerichtet, während das lange Kontaktelement entlang einer zweiten Richtung, welche sich rechtwinklig zu der ersten Richtung erstreckt, ausgerichtet ist. Bei einer anderen Ausführungsform sind die jeweiligen Kontaktelemente, welche die Pass-Gate-Bauteile kontaktieren, asymmetrisch zueinander angeordnet. Darüber hinaus sind bei dieser Ausführungsform in einer Anordnung von DP-SRAM-Zellen die Pass-Gate-Bauteilen zugeordneten Kontaktelemente der mehreren Zellen in einer Zickzack-Anordnung ausgebildet. Bei noch einer anderen Ausführungsform weist die DP-SRAM-Zelle ein langes, sich selbst ausrichtendes Kontaktelement auf, welches mit zwei aneinandergrenzenden, parallelen Gates selbstausgerichtet zwischen den aneinandergrenzenden, parallelen Gates orientiert ist. Bei noch einer anderen Ausführungsform weist die DP-SRAM-Zelle eine Null-Durchkontaktierungsschicht (Via-0 Layer) auf, welche vertikal zwischen der Kontaktschicht und der ersten Metallschicht (M1 Layer) angeordnet ist. Die Via-0-Schicht weist verschiedene Durchkontaktierungselemente (Via-0 Features) auf, um vertikale Verbindungen zwischen den Kontaktelementen in der Kontaktschicht und der Metallleitung in der M1-Schicht zur Vergrößerung des Freiraums und zur Verbesserung der Packungsdichte bereitzustellen. Verschiedene Ausführungsformen sind mit Bezug auf die 4 bis 17 nachstehend genauer beschrieben.
  • Die 4 ist eine Draufsicht einer DP-SRAM-Zelle 110, welche gemäß einer Ausführungsform entsprechend verschiedenen Aspekten der vorliegenden Offenbarung ausgebildet ist. Bei einer Ausführungsform ist die DP-SRAM-Zelle 110 ein Anteil der DP-SRAM-Zelle 100 einer bestimmten Konfiguration. Die DP-SRAM-Zelle 110 weist eine Zelle einer DP-SRAM-Anordnung auf und ist auf einem Halbleitersubstrat ausgebildet. Das Halbleitersubstrat weist Silizium auf. Alternativ weist das Substrat Germanium, Silizium-Germanium oder andere geeignete Halberleitermaterialien auf. Das Halbleitermaterial kann andere geeignete Elemente und Strukturen aufweisen. Bei einer Ausführungsform umfasst das Halbleitersubstrat eine Schicht eines Halbleitermaterials, welches über einer Isolatorschicht auf einem darunter liegenden massiven Wafer für Isolationszwecke ausgebildet ist. Diese Technologie und Struktur werden als Halbleiter-auf-Isolator (SOI) bezeichnet. Die SOI-Struktur kann mit Hilfe verschiedener Techniken, einschließlich Separation by Implanted Oxygen (SIMOX), Bonding and Etching Back (BESOI) und Zone Melting and Recrystallization (ZMR) ausgebildet sein.
  • Die DP-SRAM-Zelle 110 ist in einem Einheitszellenbereich 112 des Halbleitersubstrates ausgebildet. Der Einheitszellenbereich 112 wird durch die Einheitszellengrenze 114 festgelegt. Bei einer Ausführungsform ist der Einheitszellenbereich 112 mit einer rechtwinkligen Form, welche sich in einer ersten Richtung um eine erste Abmessung 116 und welche sich in einer zweiten Richtung, rechtwinklig zu der ersten Richtung, um eine zweite Abmessung 118 erstreckt, festgelegt. Die erste Abmessung 116 ist größer als die zweite Abmessung 118. Die erste und die zweite Abmessung (116 und 118) werden als langer Abstand bzw. als kurzer Abstand bezeichnet. Bei einer Ausführungsform weist die SRAM-Anordnung eine Mehrzahl Zellen auf, die in einer zweidimensionalen, periodischen Struktur ausgebildet sind, mit periodischen Konstanten entsprechend dem langen Abstand und dem kurzen Abstand in der ersten bzw. in der zweiten Richtung. Die erste und die zweite Richtung werden ebenso mit dem Bezugszeichen 116 bzw. 118 bezeichnet. Die SRAM-Zelle 110 weist einen N-Wallbereich 120, der in dem Zentralbereich der Zelle angeordnet ist, auf. Die SRAM-Zelle 110 weist weiterhin einen P-Wallbereich 122 auf, der an beiden Seiten des N-Walls 120 angeordnet ist. Bei einer Ausführungsform sind der N-Wall 120 und der P-Wall 122 bis zu mehreren Zellen über die Einheitszellengrenze hinaus erweitert. Beispielsweise sind der N-Wall 120 und der P-Wall 122 in der zweiten Richtung bis hin zu 4 oder mehr Zellen erweitert. Bei einer anderen Ausführungsform weist der N-Wall 120 oder der P-Wall keine zusammenhängende Struktur auf und kann in ihm zugeordneten aktiven Bereich festgelegt sein.
  • Mit Hilfe von Isolatorelementen sind verschiedene aktive Bereich in dem Substrat festgelegt und voneinander isoliert. Die Isolatorelemente sind in dem Halbleitersubstrat mit einer geeigneten Technologie ausgebildet. Bei einer Ausführungsform sind die Isolatorelemente mit Hilfe einer Shallow-Trench-Isolation(STI)-Technologie ausgebildet. Bei einer anderen Ausführungsform sind die Isolatorelemente alternativ durch eine Local-Oxidation-of-Silicon(LOCOS)-Technologie ausgebildet. Bei noch einer anderen Ausführungsform weist die Ausbildung der STI-Elemente das Ätzen eines Grabens in einem Substrat und das Füllen des Grabens mit einem oder mit mehreren Isolatormaterialien wie Siliziumoxid, Siliziumnitrit oder Siliziumoxinitrit auf. Der gefüllte Graben kann eine Mehrschichtstruktur aufweisen, etwa eine thermische Oxidabdeckschicht mit Siliziumnitrit, das den Graben füllt. Die aktiven Bereiche werden in dem Halbleitersubstrat durch die Ausbildung der Isolationselemente festgelegt. Bei der vorliegenden Ausführungsform sind die FETs in der SRAM-Zelle 110 planare Transistoren, die in den planaren, aktiven Bereichen ausgebildet sind.
  • Bei einer Ausführungsform weist die DP-SRAM-Zelle 110 einen ersten aktiven Bereich 124, einen zweiten aktiven Bereich 126, einen dritten aktiven Bereich 128 und einen vierten aktiven Bereich 130 auf, die in dem P-Wall 122 ausgebildet sind. Die DP-SRAM-Zelle 110 weist weiterhin einen fünften aktiven Bereich 132 und einen sechsten aktiven Bereich 134 auf, die in dem N-Wall 120 ausgebildet sind. Der erste aktive Bereich 124 bis zu dem sechsten aktiven Bereich 134 weisen längliche Formen auf und sind in der zweiten Richtung ausgerichtet sowie entlang der ersten Abmessung verteilt. Der erste bis sechste Bereich oder eine Teilmenge dieser kann sich über mehrere Zellen erstrecken, etwa über vier oder mehr Zellen in der zweiten Richtung.
  • In jedem aktiven Rippenelement können ein oder mehrere Pull-down-Bauteile (PD), ein oder mehrere Pass-Gate-Bauteile (PG) oder eine Kombination dieser ausgebildet sein. Insbesondere weist jedes aktive Element ein PD, ein PG, zwei PDs, zwei PGs oder ein PD/PG (ein PD und ein PG) auf. Bei der vorliegenden Ausführungsform sind die Pass-Gates PG-1 und PG-3 auf dem aktiven Bereich 124 ausgebildet. Die Pull-down-Bauteile PD-11 und PD-12 sind auf dem aktiven Bereich 126 ausgebildet. Auf ähnliche Weise sind für eine ausgeglichene Struktur der SRAM-Zelle 110 die Pass-Gates PG-2 und PG-4 auf dem aktiven Bereich 128 ausgebildet. Die Pull-down-Bauteile PD-21 und PD-22 sind auf dem aktiven Rippenbereich 130 ausgebildet. Hinsichtlich der Pull-up-Bauteile sind der fünfte und der sechste aktive Bereich 132 und 134 in dem N-Wall 120 ausgebildet. Das Pull-up-Bauteil PU-1 ist auf dem fünften aktiven Bereich 132 und das Pull-up-Bauteil PU-2 ist auf dem sechsten aktiven Bereich 134 ausgebildet.
  • Verschiedene Gate-Elemente (oder Gates) sind innerhalb der DP-SRAM-Zelle 110 für verschiedene nFETs und pFETs ausgebildet. Ein Gate-Element weist eine dielektrische Gate-Schicht (etwa Siliziumoxid) und eine Gate-Elektrode (etwa dotiertes Polysilizium) auf, die auf der dielektrischen Gate-Schicht angeordnet ist. Bei einer anderen Ausführungsform weist das Gate-Element alternativ oder zusätzlich andere geeignete Materialien zum Zwecke der Schaltkreisleistungsfähigkeit und der Herstellungsintegration auf. Beispielsweise weist die dielektrische Gate-Schicht eine dielektrische Materialschicht mit hohem k-Wert auf. Die Gate-Elektrode weist ein Metall, etwa Aluminium, Kupfer, Wolfram oder ein anderes geeignetes leitfähiges Material auf. Verschiedene Gates sind in der ersten Richtung 116 ausgerichtet und mit den verschiedenen aktiven Bereichen für die Ausbildung entsprechender Pull-up-Bauteile, Pull-down-Bauteile und Pass-Gate-Bauteile ausgerichtet.
  • Bei der vorliegenden Ausführungsform ist ein langes Gate 136 über dem aktiven Bereich 126 angeordnet und erstreckt sich weiterhin über den fünften aktiven Bereich 132, um das PD-11 bzw. das PU-1 auszubilden. Auf ähnliche Weise ist eine weiteres langes Gate 137 oberhalb des aktiven Bereichs 130a angeordnet und erstreckt sich über dem sechsten aktiven Bereich 134, um das PD-21 bzw. das PU-2 auszubilden. Ein kurzes Gate 128 ist auf dem aktiven Bereich 126 angeordnet und darauf ausgelegt, das PD-12 auszubilden. Auf ähnliche Weise ist ein weiteres kurzes Gate 139 auf dem aktiven Bereich 130 angeordnet und darauf ausgelegt, das PD-22 auszubilden. Weitere vier Gates 141, 142, 143 und 144 sind auf aktiven Bereichen 124 und 128 angeordnet, um die Pass-Gate-Bauteile PG-1, PG-2, PG-3 bzw. PG-4 auszubilden.
  • Bei der vorliegenden Ausführungsform teilen sich das PD-11 und das PD-12 einen ersten gemeinsamen Drain, das PD-21 und das PD-22 teilen sich einen zweiten gemeinsamen Drain, das PG-1 und das PG-3 teilen sich einen dritten gemeinsamen Drain und das PG-2 und das PG-4 teilen sich einen vierten gemeinsamen Drain.
  • Bei einer anderen Ausführungsform der in 4 gezeigten Konfiguration sind der erste bis vierte aktive Bereich 124, 130 in dem P-Wall 122 sowie die dazugehörigen Pull-down-Bauteile und Pass-Gate-Bauteile symmetrisch auf zwei Seiten des N-Walls 120 angeordnet.
  • Die 5 veranschaulicht eine Draufsicht auf die DP-SRAM-Zelle 110, einschließlich Verbindungselementen. Verschiedene Verbindungsstrukturen können dazu verwendet werden, um die nFETs und die pFETs miteinander zu verbinden, um die funktionale SRAM-Zelle auszubilden. Die aktive Bereiche kontaktierenden Kontaktelemente werden ebenso als aktive Kontaktelemente bezeichnet. Die Gates kontaktierenden Kontaktelemente werden ebenso als Gate-Kontaktelemente bezeichnet. Bei einer Ausführungsform weist die SRAM-Zelle 110 Gate-Kontaktelemente 146-1, 146-2, 146-3 und 146-4 auf, welche an den Gates 141, 142, 143 bzw. 144 anliegen. Die SRAM-Zelle 110 weist ebenso aktive Kontaktelemente 148 auf, welche auf den aktiven Bereichen 124, 126, 128, 130, 132 und 134 angeordnet sind und unmittelbar an den entsprechenden aktiven Bereichen anliegen, wie es in 5 gezeigt ist. Insbesondere kontaktieren diese aktiven Kontaktelemente Sources, Drains oder gemeinsame Drains des entsprechenden FETs. Bei der vorliegenden Ausführungsform weisen die aktiven Kontaktelemente 148 eine längliche Form auf, wobei die Abmessungen in Längsrichtung entlang der ersten Richtung ausgerichtet sind. Die aktiven Kontaktelemente 148 sind der Einfachheit halber in 5 nicht individuell gezeichnet. Beispielhaft sind lediglich zwei gezeichnet. Mit 148-1 ist einer der aktiven Kontaktelemente 148 bezeichnet, der auf dem aktiven Bereich 126 zwischen den Gates 136 und 138 angeordnet ist. Mit 148-2 ist einer der aktiven Kontaktelemente 148 bezeichnet, der auf dem aktiven Bereich 130 zwischen den Gates 137 und 139 angeordnet ist. Insbesondere kontaktiert das aktive Kontaktelement 148-1 den gemeinsamen Drain des PD-11 und des PD-12, und er ist weiterhin bis zu dem Drain des PU-1 verlängert. Das aktive Kontaktelement 148-2 kontaktiert den gemeinsamen Drain des PD-21 und des PD-22, und es ist weiterhin bis zu dem Drain des PU-2 verlängert.
  • Die SRAM-Zelle 110 weist weitere Kontaktelemente auf, welche in 6 gezeigt sind. Diese weiteren Kontaktelemente sind in 6 (anstelle von 5) lediglich zum besseren Verständnis und zur Klarstellung dargestellt. Dies soll nicht bedeuten, dass diese weiteren Kontaktelemente anschließend ausgebildet werden. Insbesondere werden bei einer Ausführungsform die Kontaktelemente in 5 und andere Kontaktelemente, die erstmals gezeigt sind, gleichzeitig während desselben Herstellungsprozesses ausgebildet. Die 6 veranschaulicht eine Draufsicht der DP-SRAM-Zelle 110. Die SRAM-Zelle 110 weist ein (oder mehrere) längliches Gate-Kontaktelement 150 auf, welches darauf ausgelegt ist, die angrenzenden Gates zu kontaktieren und miteinander zu verbinden. Das längliche Gate-Kontaktelement 150 weist eine längliche Form auf, wobei sich seine Länge in der zweiten Richtung erstreckt, während die angrenzenden Gates in der ersten Richtung orientiert sind. Bei der vorliegenden Ausführungsform weist die SRAM-Zelle 110 längliche Gate-Kontaktelemente 150-1 und 150-2 auf. Das längliche Gate-Kontaktelement 150-1 ist darauf ausgelegt, sowohl auf dem Gate 136 als auch auf dem Gate 138 anzuliegen, so dass die Gates 136 und 138 elektrisch miteinander verbunden sind. Mit Hilfe des länglichen Gate-Kontaktelements 150-1 werden eine U-förmige Gate-Struktur und das damit verbundene Rundungsproblem ausgeschaltet. Auf ähnliche Weise ist das längliche Gate-Kontaktelement 150-2 darauf ausgelegt, sowohl auf dem Gate 137 als auch auf dem Gate 139 anzuliegen, derart, dass die Gates 137 und 139 elektrisch miteinander verbunden sind.
  • Die SRAM-Zelle 110 weist ebenso ein (oder mehrere) Gate-Kontaktelement 152 auf, das in dem N-Wall 120 angeordnet und darauf ausgelegt ist, eine Gate in dem N-Wall 120 zu kontaktieren. Bei einer Ausführungsform weist das Gate-Kontaktelement 152 eine längliche Form auf, mit einer Länge, welche sich in der zweiten Richtung erstreckt. Bei der vorliegenden Ausführungsform weist die SRAM-Zelle 110 zwei Gate-Kontaktelemente 152-1 und 152-2 auf. Das Gate-Kontaktelement 152-1 liegt an der Gate 136 an und verbindet diese. Das Gate-Kontaktelement 152-2 liegt an der Gate 137 an und verbindet diese. Bei einer Ausführungsform ist das Gate-Kontaktelement 152 darauf ausgelegt, eine Gate zu kontaktieren, wobei es verlängert ist, um weiterhin einen aktiven Bereich zu kontaktieren. Beispielsweise ist das Gate-Kontaktelement 152-1 darauf ausgelegt, die Gate 136, welche mit dem PU-1 verbunden ist, zu kontaktieren, und es ist in der zweiten Richtung verlängert, um weiterhin den Drain des PU-2 zu kontaktieren. Auf ähnliche Weise ist das Gate-Kontaktelement 152-2 darauf ausgelegt, die Gate 137, die mit dem PU-2 verbunden ist, zu kontaktieren, und es ist in der zweiten Richtung verlängert, um weiterhin den Drain des PU-1 zu kontaktieren. Bei einer anderen Ausführungsform ist das aktive Kontaktelement 148-1 verlängert, um mit dem zweiten Kontaktelement 152-2 vereinigt zu werden, derart, dass die entsprechenden Elemente (der gemeinsame Drain des PD-11 und des PD-12, der Drain des PU-1 und die Gate des PU-2) über das vereinigte Kontaktelement elektrisch miteinander verbunden sind. Bei einer anderen Ausführungsform ist auf ähnliche Weise das aktive Kontaktelement 148-2 verlängert, um mit dem Gate-Kontaktelement 152-1 vereinigt zu werden, derart, dass die entsprechenden Elemente (der gemeinsame Drain des PD-21 und des PD-22, der Drain des PU-2 und die Gate des PU-1) über das vereinigte Kontaktelement elektrisch miteinander verbunden sind.
  • Die SRAM-Zelle 110 weist weiterhin andere Verbindungselemente auf, die in 7 in einer Draufsicht gezeigt und gemäß verschiedenen Ausführungsformen ausgebildet sind. Bei einer Ausführungsform weist die SRAM-Zelle 110 eine Durchkontaktierungs-Null(Via-0)-Schicht unterhalb der ersten Metallschicht (M1) auf, die zwischen der Kontaktschicht und der M1-Schicht angeordnet ist. Die Via-0-Schicht weist verschiedene Via-0-Elemente 156 auf, die zwischen einem darunter liegenden Kontaktelement in der Kontaktschicht und einer darüber liegenden Metallleitung in der M1-Schicht angeordnet sind und kontaktiert das darunter liegende Kontaktelement und die darüber liegende Metallleitung. Die Via-0-Schicht ist in der SRAM-Zelle 110 aufgenommen, um eine Raumerweiterung zu erreichen, derart, dass verschiedene Elemente bei einer hohen Packungsdichte vernünftig miteinander verbunden sind.
  • Die Via-0-Schicht und die Via-0-Elemente werden weiterhin mit Bezug auf 8 in einer Querschnittsansicht einer Verbindungsstruktur 160, die auf einem Substrat 162 ausgebildet ist, beschrieben. Das Substrat 162 weist verschiedene darin ausgebildete Isolatorelemente (etwa das STI, bezeichnet als „STI” in 8), welche verschiedene aktive Bereiche, die über Isolatorelemente voneinander getrennt sind, festlegen. Verschiedene Gates (gekennzeichnet als „Gate”) sind auf den aktiven Bereichen des Substrates 162 ausgebildet. Die Verbindungsstruktur 160 weist Kontaktelemente auf, etwa aktive Kontaktelemente (gekennzeichnet als „CO”) sowie Gate-Kontaktelemente (gekennzeichnet als „Gate_CO”). Die aktiven Kontaktelemente liegen an entsprechenden aktiven Bereichen und die Gate-Kontaktelemente liegen an entsprechenden Gates an.
  • Die Verbindungsstruktur 160 weist ebenso verschiedene Metallschichten auf, etwa die erste Metallschicht („M1”), die zweite Metallschicht („M2”) sowie die dritte Metallschicht („M3”), die nacheinander auf dem Substrat 162 aufgebracht und vertikal über Durchkontaktierungselemente in entsprechenden Durchkontaktierungsschichten verbunden sind, etwa die erste Durchkontaktierungsschicht („Via1”) zwischen den Schichten M1 und M2, sowie die zweite Durchkontaktierungsschicht („Via2”) zwischen den Schichten M2 und M3.
  • Insbesondere weist die Verbindungsstruktur 160 zusätzlich eine Durchkontaktierungs-Null-Schicht („Via-0”) auf, die zwischen der Kontaktschicht und der M1-Schicht angeordnet ist. Die Via-0-Elemente in der Via-0-Schicht sind darauf ausgelegt, das darunterliegende Kontaktelement in der Kontaktschicht sowie die darüberliegende Metallleitung in der M1-Schicht zu kontaktieren. Die Via-0-Elemente in der Via-0-Schicht stellen zusätzlichen Freiraum bereit, derart, dass Kontaktelemente mit entsprechenden Metallleitungen in der M1-Schicht vernünftig elektrisch verbunden sind, insbesondere bei einem Layout mit hoher Packungsdichte. Beispielsweise liegen die angrenzenden Gates dicht beieinander, wodurch nur ein begrenzter Freiraum zwischen den angrenzenden Gates verbleibt. Ein Kontaktelement kann in der Draufsicht eine kleine Abmessung aufweisen, derart, dass das Kontaktelement in der Lage ist, in den begrenzten Freiraum hinein zu passen. Das entsprechende Via-0-Element kann eine größere Abmessung aufweisen, um auf dem darunterliegenden Kontaktelement zu liegen, wobei es eine Abmessung aufweist, die immer noch groß genug ist, dass die darüberliegende Metallleitung in der Lage ist, auf dem Via-0-Element anzuliegen.
  • Noch einmal mit Bezug auf 7 weist die SRAM-Zelle 110 Via-0-Elemente 156 auf, die auf entsprechenden Kontaktelementen angeordnet sind. Die Via-0-Elemente 156 sind in 7 als ⊠ gekennzeichnet, welche denen für die Kontaktelemente ähneln, jedoch zur besseren Unterscheidung schattiert sind. Die Via-0-Elemente 156 sind zur Vereinfachung in 7 nicht einzeln bezeichnet.
  • Mit Bezug auf 9 weist die SRAM-Zelle 110 weiterhin Metallleitungen auf, etwa Metallleitungen 135 in der M1-Schicht, um an entsprechenden Via-0-Elementen anzuliegen. Die Metallleitungen 158 sind in 9 als Rechtecke gezeigt, mit Strichlinien zur Unterscheidung. Die Metallleitungen 158 sind in 9 zur Vereinfachung nicht einzeln bezeichnet. Die Metallleitungen 158 können eine gestreckte Form aufweisen. Bei einer Ausführungsform sind die Metallleitungen 158 in der ersten Richtung 116 orientiert.
  • Die 10 ist eine Draufsicht auf eine DP-SRAM-Zelle 170, die gemäß einer oder mehreren Ausführungsformen ausgebildet ist. Die DP-SRAM-Zelle 170 ähnelt der DP-SRAM-Zelle 110. Die DP-SRAM-Zelle 170 weist Pull-down-Bauteile (PD-11, PD-12, PD-21 und PD-22), Pull-up-Bauteile (PU-1 und PU-2) sowie Pass-Gate-Bauteile (PG-1, PG-2, PG-3 und PG-4) auf, welche derart konfiguriert sind, dass sie zwei Inverter für die Datenspeicherung und zwei Anschlüsse für das Lesen und das Schreiben über Kreuz verbinden. Insbesondere weist die DP-SRAM-Zelle 170 ein (oder mehrere) langes Gate-Kontaktelement 150 auf, das darauf ausgelegt ist, angrenzende Gates zu kontaktieren und verbinden. Das lange Gate-Kontaktelement 150 weist eine gestreckte Form auf und seine Länge erstreckt sich in der zweiten Richtung 118, während die angrenzenden Gates in der ersten Richtung orientiert sind. Bei der vorliegenden Ausführungsform weist die SRAM-Zelle 170 lange Gate-Kontaktelemente 150-1 und 150-2 auf. Das lange Gate-Kontaktelement 150-1 ist darauf ausgelegt, an den angrenzenden Gates, welche den Pull-down-Bauteilen PD-11 und PD-12 zugewiesen sind, anzuliegen, derart, dass die angrenzenden Gates elektrisch verbunden sind. Mit Hilfe des langen Gate-Kontaktelementes 150-1 werden eine U-förmige Gate-Struktur sowie die damit verbundenen Rundungsprobleme unterbunden. Auf ähnliche Weise ist das lange Gate-Kontaktelement 150-2 darauf ausgelegt, an den angrenzenden Gates, welche den Pull-down-Bauteilen PD-21 und PD-22 zugewiesen sind, anzuliegen, derart, dass die angrenzenden Gates elektrisch verbunden sind. Bei einer anderen Ausführungsform weist die SRAM-Zelle 170 Via-0-Elemente auf, die auf entsprechenden Kontaktelementen angeordnet sind.
  • Die 11 ist eine Draufsicht auf eine DP-SRAM-Zelle 180, die gemäß einer oder mehreren Ausführungsformen ausgebildet ist. Die DP-SRAM-Zelle 180 ähnelt der DP-SRAM-Zelle 110, welche zwei Anschlüsse und lange Kontaktelemente aufweist, die dazu ausgebildet sind, an zwei angrenzenden Gates anzuliegen und zu verbinden. Die Beschreibungen ähnlicher Elemente und Konfigurationen werden hier nicht wiederholt.
  • Bei der vorliegenden Ausführungsform weist die DP-SRAM-Zelle 180 rippenartige aktive Elemente 182 auf. Dementsprechend sind verschiedene Pull-up-Bauteile, Pull-down-Bauteile und Pass-Gate-Bauteile in der DP-SRAM-Zelle 180 FinFETs. FinFETs weisen eine verbesserte Leistungsfähigkeit aufgrund mehrerer Gate-Verbindungen (bezeichnet als Doppel- oder Dreifach-Gate) sowie eine hohe Packungsdichte auf. Jeder aktive Bereich kann ein oder mehrere rippenartige aktive Elemente aufweisen. Bei der vorliegenden Ausführungsform weist jeder aktive Bereich für die Pull-down-Bauteile und die Pass-Gate-Bauteile zwei rippenartige aktive Elemente auf. Beispielsweise weist der aktive Bereich für die Pull-down-Bauteile PD-11 und PD-12 zwei rippenartige aktive Bereiche 182 auf. Auf ähnliche Weise weist der aktive Bereich für die Pull-down-Bauteile PD-21 und PD-22 zwei rippenartige aktive Elemente 182 auf. Der aktive Bereich für die Pass-Gate-Bauteile PG-1 und PG-3 weist zwei rippenartige aktive Elemente 182 auf. Der aktive Bereich für die Pass-Gate-Bauteile PG-2 und PG-4 weist ebenso zwei rippenartige aktive Elemente 182 auf.
  • Die DP-SRAM-Zelle 180 weist Pull-down-Bauteile (PD-11, PD-12, PD-21 und PD-22), Pull-up-Bauteile (PU-1 und PU-2) sowie Pass-Gate-Bauteile (PG-1, PG-2, PG-3 und PG-4) auf, die darauf ausgelegt sind, zwei Inverter für die Datenspeicherung und zwei Anschlüsse für das Lesen und das Schreiben über Kreuz zu verbinden.
  • Insbesondere weist die DP-SRAM-Zelle 180 ein (oder mehrere) langes Gate-Kontaktelement 150 auf, das darauf ausgelegt ist, angrenzende Gates zu kontaktieren und zu verbinden. Das lange Gate-Kontaktelement 150 weist eine gestreckte Form auf und seine Länge erstreckt sich entlang der zweiten Richtung 118, während die angrenzenden Gates in der zweiten Richtung orientiert sind. Bei der vorliegenden Ausführungsform weist die SRAM-Zelle 180 lange Gate-Kontaktelemente 150-1 und 150-2 auf. Das lange Gate-Kontaktelement 150-1 ist darauf ausgelegt, an den angrenzenden Gates, die mit den Pull-down-Bauteilen PD-11 und PD-12 zugeordnet sind, anzuliegen, so dass die angrenzenden Gates elektrisch verbunden sind. Auf ähnliche Weise ist das lange Gate-Kontaktelement 150-2 darauf ausgelegt, auf den angrenzenden Gates, die den Pull-down-Bauteilen PD-21 und PD-22 zugeordnet sind, anzuliegen, so dass die angrenzenden Gates elektrisch verbunden sind. Wie zuvor bereits festgestellt wurde, führt eine U-förmige Gate zum Rundungseffekt, welcher die Gate-Qualität herabsetzt. Der Rundungseffekt in der FinFET-Struktur ist stärker ausgeprägt, weil die FinFET-Struktur nicht planar, sondern dreidimensional ist. Durch die Verwendung des langen Kontaktelementes 150 für die Verbindung der angrenzenden Gates wird eine geeignete Gate-Verbindung erreicht, ohne die Verwendung einer U-förmigen Gate.
  • Bei einer anderen Ausführungsform weist die SRAM-Zelle 180 Via-0-Elemente auf, die auf entsprechenden Kontaktelementen angeordnet sind. Jedes Via-0-Element kontaktiert das darunterliegende Kontaktelement in der Kontaktschicht und die darüberliegende Metallleitung in der M1-Schicht.
  • Die 12 ist eine Draufsicht auf eine DP-SRAM-Zelle 190, welche gemäß einer oder mehreren Ausführungsformen ausgebildet ist. Die DP-SRAM-Zelle 190 ähnelt der DP-SRAM-Zelle 110 in manchen Gesichtspunkten, sie weist jedoch keine asymmetrische Gate-Kontaktstruktur für die Gate-Verbindungen der Pass-Gate-Bauteile auf. Die Beschreibungen der ähnlichen Elemente und Konfigurationen werden hier der Einfachheit halber nicht wiederholt. Die DP-SRAM-Zelle 190 weist Pull-down-Bauteile (PD-11, PD-12, PD-21 und PD-22), Pull-up-Bauteile (PU-1 und PU-2) sowie Pass-Gate-Bauteile (PG-1, PG-2, PG-3 und PG-4) auf, die darauf ausgelegt sind, zwei Inverter für die Datenspeicherung und zwei Anschlüsse für das Lesen und das Schreiben über Kreuz zu verbinden. Die 12 veranschaulicht die DP-SRAM-Zelle 190 lediglich teilweise. Beispielsweise sind die aktiven Bereiche der Einfachheit halber nicht gezeigt. Die aktiven Bereiche können den aktiven Bereichen gemäß 10 ähneln (planare aktive Bereiche), oder den aktiven Bereichen gemäß 11 (rippenartige aktive Bereiche). Verschiedene Verbindungselemente sind in 12 gezeigt und nachstehend weiter beschrieben.
  • Die SRAM-Zelle 190 weist verschiedene Kontaktelemente, Durchkontaktierungselemente und Metallleitungen auf. Bei einer Ausführungsform weist die DP-SRAM-Zelle 190 ein (oder mehrere) langes Gate-Kontaktelement 150 auf, welches darauf ausgelegt ist, angrenzende Gates zu kontaktieren und zu verbinden. Das lange Gate-Kontaktelement 150 weist eine gestreckte Form auf und seine Länge erstreckt sich in die zweite Richtung 118, während die angrenzenden Gates in die erste Richtung orientiert sind. Bei der vorliegenden Ausführungsform weist die SRAM-Zelle 190 lange Kontaktelemente 150-1 und 150-2 auf. Das lange Gate-Kontaktelement 150-1 ist darauf ausgelegt, auf den angrenzenden Gates, die den Pull-down-Bauteilen PD-11 und PD-12 zugewiesen sind, anzuliegen, derart, dass die angrenzenden Gates elektrisch verbunden sind. Mit Hilfe des langen Gate-Kontaktelementes 150-1 wird eine U-förmige Gate-Struktur und das damit verbundene Rundungsproblem unterbunden. Auf ähnliche Weise ist das lange Gate-Kontaktelement 150-2 darauf ausgelegt, auf den angrenzenden Gates, die den Pull-down-Bauteilen PD-21 und PD-22 zugewiesen sind, anzuliegen, derart, dass die angrenzenden Gates elektrisch verbunden sind. Bei einer anderen Ausführungsform weist die SRAM-Zelle 190 Via-0-Elemente auf, die auf entsprechenden Kontaktelementen angeordnet sind.
  • Insbesondere weist die SRAM-Zelle 190 asymmetrische Gate-Kontaktelemente für die Gate-Verbindungen mit den Pass-Gate-Bauteilen auf. Die SRAM-Zelle 190 weist Gate-Kontaktelemente 192-1, 192-2, 192-3 und 192-4 auf, die darauf ausgelegt sind, an den Gates für die Pass-Gate-Bauteile PG-1, PG-2, PG-3 bzw. PG-4 anzuliegen und diese zu kontaktieren. Die Gate-Kontaktelemente 192-1, 192-2, 192-3 und 192-4 sind in einer asymmetrischen Konfiguration angeordnet. Die Gate-Kontaktelemente 192-1 und 192-3 sind auf einer ersten Kante und die Gate-Kontaktelemente 192-2 und 192-4 sind auf einer zweiten Kante angeordnet. Die erste und die zweite Kante erstrecken sich in die erste Richtung (X-Richtung). Die Gate-Kontaktelemente 192-1 und 192-3 sind in der ersten Richtung voneinander beabstandet. Auf ähnliche Weise sind die Gate-Kontaktelemente 192-2 und 192-4 in der ersten Richtung voneinander beabstandet.
  • Insbesondere sind die Gate-Kontaktelemente 192-1, 192-2, 192-3 und 192-4 jeweils auf die angrenzenden Zellen verteilt. Die asymmetrische Konfiguration der Gate-Kontaktelemente 192 der Pass-Gate-Bauteile wird in 13 weiter veranschaulicht, welche eine Draufsicht einer SRAM-Struktur 200 zeigt. Die SRAM-Struktur weist beispielhaft vier SRAM-Zellen (Zelle 1-1, Zelle 1-2, Zelle 2-1 und Zelle 2-2) auf, anteilig, mit Zellengrenzen, die als Strichlinien veranschaulicht sind. Vier Gate-Kontaktelemente 202, 204, 206 und 208 sind in den vier Zellen angeordnet, um Gate-Verbindungen der Pass-Gate-Bauteile der vier SRAM-Zellen bereitzustellen. Beim Vergleich der Mitten der Gate-Kontaktelemente füllt auf, dass die Gate-Kontaktelemente 202, 204, 206 und 208 in einer Zickzack-Konfiguration angeordnet sind. Falls die SRAM-Zelle in 12 die Zelle 2-2 ist, sind die Gate-Kontaktelemente 202 und 204 die Gate-Kontaktelemente 192-4 bzw. 192-2. Genauer ist das Gate-Kontaktelement 202 in der SRAM-Zelle 2-2 angeordnet und wird mit der SRAM-Zelle 1-2 geteilt, während das Gate-Kontaktelement 204 in der SRAM-Zelle 1-2 angeordnet und mit der SRAM-Zelle 2-2 geteilt ist.
  • Die Pass-Gate-Kontaktelemente 202–208 sind in einer Zickzack-Konfiguration durch eine Mehrzahl SRAM-Zellen hindurch angeordnet. Die Pass-Gate-Kontaktelemente sind zickzackförmig angeordnet und wiederholen sich entlang der zweiten Richtung (Y-Richtung). Eine dritte Richtung Z ist als eine Richtung definiert, welche sich rechtwinklig zu dem Substrat (rechtwinklig zu sowohl der X- als auch zu der Y-Richtung) erstreckt. Bei einer Ausführungsform wird eine derartige Zickzack-Konfiguration entlang der Z-Richtung durch die Durchkontaktierungsschichten hindurch wiederholt. Die Metallleitungen sind auf ähnliche Weise konfiguriert, so dass sie entlang der entsprechenden Durchkontaktierungselemente ausgerichtet sind.
  • Wieder mit Bezug auf 12 weist die SRAM-Zelle 190 weiterhin Via-0-Elemente auf, welche darauf ausgelegt sind, eine vertikale Verbindung zwischen den darunterliegenden Kontaktelementen und den darüber liegenden Metallleitungen in der M1-Schicht zum Zwecke der Freiraumvergrößerung bereitzustellen.
  • Die SRAM-Zelle weist weiterhin erste Metallleitungen („M1”) in der M1-Schicht und zweite Metallleitungen („M2”) in der M2-Schicht auf, welche darauf ausgelegt sind, eine elektrische Leitung zu der SRAM-Zelle für verschiedene Operationen, einschließlich dem Lesen und dem Schreiben, bereitzustellen. Bei der vorliegenden Ausführungsform sind die ersten Metallleitungen in der M1-Schicht in der ersten Richtung (X-Richtung) orientiert, wobei die zweiten Metallleitungen in der M2-Schicht in der zweiten Richtung (Y-Richtung) orientiert sind. Die ersten Metallleitungen sind darauf ausgelegt, vertikal die jeweiligen Via-0-Elemente zu kontaktieren. Die zweiten Metallleitungen (bezeichnet als 196-1 bis 196-9) sind darauf ausgelegt, die ersten Metallleitungen durch jeweilige Durchkontaktierungselemente („Via-1”) zu verbinden und sind weiterhin mit verschiedenen Eingaben, einschließlich Stromleitungen, verbunden. Beispielsweise wird die zweite Metallleitung 196-5 zu der Stromleitung Vdd. geleitet. Bei einem anderen Beispiel werden die zweiten Leitungen 196-4 und 196-6 zu der komplementären Stromleitung Vss geleitet.
  • 14 ist eine Draufsicht auf eine DP-SRAM-Zelle 210, die gemäß einer oder mehreren Ausführungsformen ausgebildet ist. Die DP-SRAM-Zelle 180 weist Pull-down-Bauteile (PD-11, PD-12, PD-21 und PD-22), Pull-up-Bauteile (PU-1 und PU-2) sowie Pass-Gate-Bauteile (PG-1, PG-2, PG-3 und PG-4) auf, die darauf ausgelegt sind, zwei Inverter für die Datenspeicherung und zwei Anschlüsse für das Lesen und das Schreiben über Kreuz zu verbinden. Die ähnlichen Elemente und Konfigurationen der DP-SRAM-Zelle 210 werden zur Vereinfachung hier nicht wiederholt.
  • Bei der SRAM-Zelle 210 sind die verschiedenen FETs zur Ausbildung von Pull-down-Bauteilen, Pull-up-Bauteilen sowie Pass-Gate-Bauteilen unter Verwendung planarer aktiver Bereiche ausgebildet. In diesem Fall wird eine U-förmige Gate-Struktur mit länglichen, selbstausgerichteten Kontaktelementen verwendet, um verschiedene Bedenken, einschließlich des Problems, welches mit dem beschränkten Freiraum verbunden ist, zu lindern.
  • Wie in 14 gezeigt ist, sind zwei U-förmige Gates 212 ausgebildet und auf der SRAM-Zelle 210 angeordnet. Eine erste U-förmige Gate 212-1 ist auf einem ersten Abschnitt (dem rechten Abschnitt in diesem Fall) der SRAM-Zelle angeordnet, wobei eine zweite U-förmige Gate 212-1 auf einem zweiten Abschnitt (dem linken Abschnitt in diesem Fall) der SRAM-Zelle angeordnet ist. Jede U-förmige Gate weist drei Segmente auf (ein erstes, ein zweites und ein drittes Segment), die miteinander verbunden sind. Das erste und das dritte Segment sind in der ersten Richtung orientiert. Das zweite Segment ist in einer zweiten Richtung orientiert. Das zweite Segment ist unmittelbar an einem Ende mit dem ersten Segment und an einem anderen Ende mit dem dritten Segment verbunden.
  • Die erste U-förmige Gate 212-1 ist auf dem P-Wall 122 angeordnet, wobei das erste Segment bis in den N-Wall 120 verlängert ist. Die erste U-förmige Gate 212-1 bildet eine zusammenhängende Gate für das PD-11, das PD-12, und das PU-1. Die zweite U-förmige Gate 212-2 ist auf dem P-Wall 122 angeordnet, wobei das erste Segment der U-förmigen Gate 212-2 bis in den N-Wall 120 verlängert ist. Die zweite U-förmige Gate 212-2 bildet eine zusammenhängende Gate für das PD-21, das PD-22 und das PU-2.
  • Insbesondere weist die DP-SRAM-Zelle 210 ein oder mehrere selbstausgerichtete Kontaktelemente 214 auf. Die langen selbstausgerichteten Kontaktelemente 214 sind auf jeweiligen aktiven Bereichen angeordnet und kontaktieren den jeweiligen aktiven Bereich. Die langen selbstausgerichteten Kontaktelemente 214 sind zwischen den jeweiligen Gates selbstausgerichtet. Bei der vorliegenden Ausführungsform weist die SRAM-Zelle 210 lange selbstausgerichtete Kontaktelemente 214-1 und 214-2 auf. Betrachtet man beispielsweise das lange, selbstausgerichtete Kontaktelement 214-1, so ist dieses lange, selbstausgerichtete Kontaktelement 214-1 in der ersten Richtung orientiert und zwischen den Gates des PG-1 und des PG-3 angeordnet, welche parallel angeordnet und in dieselbe Richtung orientiert sind. Das lange selbstausgerichtete Kontaktelement 214-1 erstreckt sich weiterhin zwischen den beiden parallelen Segmenten (das erste und das zweite Segment sind in die erste Richtung orientiert) der langen U-förmigen Gates 212-1. Bei einem Verfahren zur Ausbildung des langen, selbstausgerichteten Kontaktelements 214-1 wird eine Zwischenschicht-Dielektrikums(ILD)-Schicht auf den Gates und dem Substrat aufgebracht. Ein Ätzprozess wird auf die ILD-Schicht durch eine Ätzmaske angewendet (beispielsweise eine strukturierte Fotolackschicht oder eine Hartmaske). Der Ätzprozess ätzt selektiv das ILD-Material ohne die jeweiligen Gates zu ätzen, so dass der Kontaktgraben entlang den aktiven Bereichen in den Spalten zwischen den parallelen Gates ausgerichtet ist. Obwohl die in der Ätzmaske festgelegten Öffnungen nicht vollständig entlang den aktiven Bereichen ausgerichtet sind, ist der Kontaktgraben entlang den aktiven Bereichen zwischen den parallelen Gates (beispielsweise die aktiven Bereiche zwischen den Gates des PG-1 und des PG-3) wegen der Ätzselektivität des Ätzprozesses selbstausgerichtet.
  • Bei einer anderen Ausführungsform werden die aktiven Kontaktgräben und die Gate-Kontaktgräben separat strukturiert, wenn eine Doppelstrukturierung (oder eine Mehrfachstrukturierung) angewendet wird. Der Ätzprozess für das Ätzen des aktiven Kontaktgrabens wird darauf abgestimmt, dass er das ILD-Material selektiv ätzt, jedoch nicht das Gate-Material (die obere Materialschicht auf der Gate ist die Gate-Strukturierungshartmaske, wobei die Seitenwandmaterialschicht der Gate-Abstandshalter ist). Daher ist das lange, selbstausgerichtete Kontaktelement 214-1 selbstausgerichtet zwischen den Gate-Abstandshaltern und es kontaktiert die Gate-Abstandshalter körperlich.
  • Bei einer anderen Ausführungsform weist die SRAM-Zelle 110 eine Durchkontaktierungs-0(Via-d)-Schicht auf, unterhalb der ersten Metallschicht (M1), wobei sie zwischen der Kontaktschicht und der M1-Schicht angeordnet ist. Die Via-0-Schicht weist verschiedene Via-0-Elemente auf, die zwischen einem unterliegenden Kontaktelement in der Kontaktschicht und einer darüber liegenden Metallleitung in der M1-Schicht angeordnet sind, wobei sie das darunter liegende Kontaktelement und die darüber liegende Metallleitung kontaktieren. Die Via-0-Elemente vergrößern den Anlagebereich derart, dass die darüber liegenden Metallleitungen auf einfache Weise an den darüber liegenden, selbstausgerichteten Kontakten anliegen und diese kontaktieren.
  • 15 ist eine Draufsicht einer SRAM-Struktur 220, die gemäß einer Ausführungsform ausgebildet ist. Die SRAM-Struktur 220 weist einen Anteil einer Verbindungsstruktur auf, die auf einer SRAM-Zelle, etwa auf der SRAM-Zelle 110, angeordnet ist. Die SRAM-Struktur 220 weist Metallleitungen in einer zweiten Metallschicht (M2) und Metallleitungen in der dritten Metallschicht (M3) auf, und sie weist weiterhin Durchkontaktierungselemente in der Durchkontaktierungsschicht zwischen den Schichten M2 und M3 auf. Die Metallleitungen in der M2-Schicht sind in die zweite Richtung (Y-Richtung) orientiert, und die Metallleitung in der M3-Schicht sind in die erste Richtung (X-Richtung) orientiert. Die Metallleitungen in der M2-Schicht sind jeweils mit Stromleitungen (Vdd, Vss, oder Leitungen mit konstanter Spannung, etwa Vss oder Vdd) und mit Bitleitungen (A_BLB, B_BLB, A_BL und B_BL), wie es in 15 gezeigt ist, verbunden. Die Metallleitungen in der M3-Schicht werden jeweils mit Word-Leitungen (WL-A und WL-B) verbunden.
  • Die 16 ist eine Draufsicht einer SRAM-Struktur 230, die gemäß einer Ausführungsform ausgebildet ist. Die SRAM-Struktur 230 weist einen Anteil einer Verbindungsstruktur auf, die auf einer SRAM-Zelle angeordnet ist, etwa auf der SRAM-Zelle 110. Die SRAM-Struktur 230 weist Metallleitungen in einer ersten Metallschicht (M1), Metallleitungen in einer zweiten Metallschicht (M2) und Metallleitungen in der dritten Metallschicht (M3) auf. Bei der vorliegenden Ausführungsform ist die Metallleitung 232 in der M1-Schicht mit einer Stromleitung Vdd verbunden und in der zweiten Richtung (Y-Richtung) orientiert. Es können weitere Metallleitungen in der M1-Schicht vorliegen, um lokale Zellenverbindungen und Anlagekontakte bereitzustellen. Die Metallleitungen in der M2-Schicht sind in der zweiten Richtung (Y-Richtung) orientiert. Die Metallleitungen in der M2-Schicht sind jeweils mit Stromleitungen (Vdd, Vss), mit Abschirmleitungen und mit Bitleitungen (A_BLB, B_BLB, A_BL und B_BL) verbunden, wie es in 16 gezeigt ist. Die Metallleitungen in der M2-Schicht sind in der ersten Richtung (X-Richtung) orientiert. Die Metallleitungen in der M3-Schicht sind jeweils mit Word-Leitungen (WL-A und WL-B) verbunden.
  • 17 ist eine Draufsicht einer SRAM-Struktur 240, die gemäß einer Ausführungsform ausgebildet ist. Die SRAM-Struktur 240 weist einen Anteil einer Verbindungsstruktur auf, die auf einer SRAM-Zelle, etwa auf der SRAM-Zelle 110, angeordnet ist. Die SRAM-Struktur 240 weist Metallleitungen in einer ersten Metallschicht (M1), Metallleitungen in einer zweiten Metallschicht (M2) sowie Metallleitungen in der dritten Metallschicht (M3) auf. Bei der vorliegenden Ausführungsform sind die Metallleitungen 232 in der M1-Schicht jeweils mit Stromleitungen (Vdd und Vss) verbunden und in der zweiten Richtung (Y-Richtung) orientiert. Es können weitere Metallleitungen in der M1-Schicht vorliegen, um lokale Zellenverbindungen, Vss-Stromleitungen und Anlagekontakte bereitzustellen. Die Metallleitungen in der M2-Schicht sind in der zweiten Richtung (Y-Richtung) orientiert. Die Metallleitungen in der M2-Schicht sind jeweils mit Stromleitungen (Vdd, Vss), mit Abschirmleitungen und mit Bitleitungen (A_BLB, B_BLB, A_BL und B_BL) verbunden, wie es in 17 gezeigt ist. Die Metallleitungen in der M3-Schicht sind in der ersten Richtung (X-Richtung) orientiert. Die Metallleitungen in der M3-Schicht sind jeweils mit Word-Leitungen (WL-A und WL-B) verbunden.
  • Bei verschiedenen Ausführungsformen befassen sich die offenbarten DP-SRAM-Bauteile mit den verschiedenen in der Beschreibungseinleitung genannten Problemen. Die vorliegende Offenbarung stellt eine SRAM-Zelle mit Dual-Port sowie ein Layout mit mehreren Pull-down-Bauteilen und mehreren Pass-Gate-Bauteilen bereit, die für verschiedene Kontaktelemente ausgelegt und mit diesen gemäß verschiedenen Ausführungsformen verbunden sind. Die offenbarte Struktur und das Layout sind ebenfalls für Metallgates mit hohem k-Wert geeignet. Die verschiedenen Ausführungsformen können einen oder mehrere weitere Vorteile aufweisen. Bei einer Ausführungsform stellen die langen Gate-Kontaktelemente eine lokale Verbindung mit den angrenzenden Gates bei wesentlich verbesserter Verarbeitung des Lithographiemusters bereit. Gemäß einem anderen Beispiel verringern die asymmetrischen Gate-Kontaktelemente das Problem, welches von der Freiraumverengung verursacht wird, wodurch der Freiraum verbessert und ein Layout bereit gestellt wird, welches für die Verkleinerung der Zellen und eine Layout-Skalierung bei fortschrittlichen Technologieknoten geeignet ist. Gemäß einem anderen Beispiel sind die aktiven Rippenelemente gerade und einige davon sind länglich und zusammenhängend, um zwei FinFETs auszubilden, etwa Pull-down-Bauteile und/oder Pass-Gate-Bauteile, um eine bessere Nachverfolgung/Anpassung zwischen den Pass-Gate-Bauteilen und den Pull-down-Bauteilen über einen breiteren Betriebsspannungsbereich bereitzustellen (von dem höchsten bis zu dem niedrigsten Vdd-Arbeitsschritt). Gemäß einem anderen Beispiel löst die einfache Form der aktiven Bereiche das Problem des Pull-down-Bauteils aufgrund der Stromverdrängung, ebenso wie den Naheffekt bei der Lithographie.
  • Verschiedene Elemente und Konfigurationen bei verschiedenen Ausführungsformen können miteinander verbunden sein, um eine SRAM-Zelle darzustellen. Beispielsweise weist eine SRAM-Zelle einen langen Gate-Kontakt auf, um die Gates des PD-11 und des PD-12 miteinander zu verbinden (ein weiteres, langes Gate-Kontaktelement, um ebenso die Gates des PD-11 und des PD-12 zu verbinden), und weiterhin weist sie ein asymmetrisches Gate-Kontaktelement auf, um die Gates der Pass-Gate-Bauteile zu kontaktieren. Gemäß einem anderen Beispiel weist die SRAM-Zelle einen langen Gate-Kontakt auf, um die Gates des PD-11 und des PD-12 zu verbinden (ebenso ein weiteres, langes Gate-Kontaktelement, um die Gates des PD-11 und des PD-12 zu verbinden); weiterhin ein asymmetrisches Gate-Kontaktelement, um die Gates der Pass-Gate-Bauteile zu kontaktieren; sowie selbstausgerichtete Kontaktelemente.
  • Die vorliegende Offenbarung stellt somit eine Ausführungsform einer statischen Schreib-Lese-Speicher(SRAM)-Zelle bereit, die einen ersten und einen zweiten Inverter aufweist, die für die Datenspeicherung über Kreuz verbunden sind, wobei jeder Inverter zumindest ein Pull-up-Bauteil und zumindest zwei Pull-down-Bauteile aufweist; zumindest vier Pass-Gate-Bauteile, die mit den zwei über Kreuz verbundenen Inverter konfiguriert sind; zumindest zwei Anschlüsse (einen Dual-Port), die mit den zumindest vier Pass-Gate-Bauteilen für das Lesen und das Schreiben verbunden sind; ein erstes Kontaktelement, dass erste zwei Pull-down-Bauteile (PD-11 und PD-12) des ersten Inverters kontaktiert; und ein zweites Kontaktelement, dass zweite zwei Pull-down-Bauteile (PD-21 und PD-22) des zweiten Inverters kontaktiert.
  • Die vorliegende Offenbarung stellt ebenfalls eine weitere Ausführungsform einer statischen Schreib-Lese-Speicher(SRAM)-Zellenstruktur bereit, die einen ersten und einen zweiten Inverter aufweist, die für die Datenspeicherung über Kreuz verbunden sind, wobei jeder Inverter zumindest ein Pull-up-Bauteil und zumindest zwei Pull-down-Bauteile aufweist; weiterhin zumindest vier Pass-Gate-Bauteile (PG1, PG2, PG3 und PG4), die mit den zwei über Kreuz verbundenen Inverter konfiguriert sind; zumindest zwei Anschlüsse (einen Dual-Port), die mit den zumindest vier Pass-Gate-Bauteilen für das Lesen und das Schreiben verbunden sind; und vier Kontaktelemente (C1, C2, C3 und C4), welche das PG1, das PG2, das PG3 beziehungsweise das PG4 kontaktieren. Die SRAM-Zelle weist eine längliche Form auf, die in einer ersten Richtung orientiert ist, wobei C1, C2, C3 und C4 derart konfiguriert sind, dass jedes von C1, C2, C3 und C4 in der ersten Richtung zu jedem anderen beabstandet ist.
  • Die vorliegende Offenbarung stellt ebenso eine weitere Ausführungsform einer statischen Schreib-Lese-Speicher(SRAM)-Zelle zur Verfügung, die einen ersten und einen zweiten Inverter aufweist, die für die Datenspeicherung über Kreuz verbunden sind. Der erste Inverter weist ein erstes Pull-up-Bauteil (PU1) und zwei Pull-down-Bauteile (PD-11 und PD-12) auf, wobei der zweite Inverter ein zweites Pull-up-Bauteil (PU2) und zwei weitere Pull-down-Bauteile (PD-21 und PD-22) aufweist. Die SRAM-Zelle weist ebenso eine erste U-förmige Gate auf, die Gate-Anschlüsse des PD-11 und des PD-12 körperlich verbindet; eine zweite U-förmige Gate, die Gate-Anschlüsse des PD-21 und des PD-22 körperlich verbindet; ein erstes langes Kontaktelement, welches einen Drain des PU1 und einen ersten gemeinsamen Drain des PD-11 und des PD-12 kontaktiert; sowie ein zweites langes Kontaktelement, welches einen Drain des PU2 und einen zweiten gemeinsamen Drain des PD-21 und des PD-22 kontaktiert.
  • Die vorangegangenen Ausführungen haben Elemente verschiedener Ausführungsformen dargelegt. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung ohne Weiteres als Basis für die Herstellung oder Modifizierung anderer Prozesse und Strukturen zur Ausführung derselben Zwecke und/oder zum Erreichen derselben Vorteile, wie die der hierin beschriebenen Ausführungsformen, verwenden kann. Der Fachmann wird ebenso feststellen, dass derartige, äquivalente Konstruktionen nicht aus dem Umfang der vorliegenden Offenbarung heraustreten und dass er verschiedene Abweichungen, Ersetzungen und Abwandlungen davon machen kann, ohne aus dem Umfang der vorliegenden Offenbarung herauszutreten.

Claims (20)

  1. Statische Schreib-Lesespeicherzelle (SRAM), die aufweist: einen ersten und einen zweiten Inverter, die für die Datenspeicherung über Kreuz verbunden sind, wobei jeder Inverter zumindest ein Pull-up-Bauteil und zumindest zwei Pull-down-Bauteile aufweist; zumindest vier Pass-Gate-Bauteile, die mit den zwei über Kreuz verbundenen Invertern konfiguriert sind; zumindest zwei Anschlüsse, die mit den zumindest vier Pass-Gate-Bauteilen für das Lesen und das Schreiben verbunden sind; ein erstes Kontaktelement, das erste zwei Pull-down-Bauteile (PD-11, PD-12) des ersten Inverters kontaktiert; und ein zweites Kontaktelement, das zweite zwei Pull-down-Bauteile (PD-21, PD-22) des zweiten Inverters kontaktiert.
  2. SRAM-Zelle nach Anspruch 1, bei der das PD-11 eine erste Gate aufweist; das PD-12 eine zweite Gate aufweist; das PD-21 eine dritte Gate aufweist; das PD-22 eine vierte Gate aufweist; wobei das erste Kontaktelement unmittelbar an der ersten und der zweiten Gate anliegt; und wobei das zweite Kontaktelement unmittelbar an der dritten und der vierten Gate anliegt.
  3. SRAM-Zelle nach Anspruch 1 oder 2, bei der das PD-11 und das PD-12 einen ersten gemeinsamen Drain aufweisen; und bei der das PD-21 und das PD-22 einen zweiten gemeinsamen Drain aufweisen.
  4. SRAM-Zelle nach einem der vorangegangenen Ansprüche, bei der die erste, die zweite, die dritte und die vierte Gate gestreckt und in eine erste Richtung verlängert sind; und bei der das erste und das zweite Kontaktelement gestreckt und in eine zweite Richtung, die sich senkrecht zu der ersten Richtung erstreckt, verlängert sind.
  5. SRAM-Zelle nach Anspruch 4, die weiterhin aktive Bereiche aufweist, die gestreckt und in der zweiten Richtung verlängert sind, wobei die aktiven Bereiche aufweisen: einen ersten aktiven Bereich, der unter der ersten und der zweiten Gate liegt; und einen zweiten aktiven Bereich, der unter der dritten und der vierten Gate liegt.
  6. SRAM-Zelle nach Anspruch 5, bei der die aktiven Bereiche weiterhin aufweisen: einen dritten aktiven Bereich, der nahe dem ersten aktiven Bereich angeordnet ist; einen vierten aktiven Bereich, der nahe dem zweiten aktiven Bereich angeordnet ist; wobei das erste und das zweite Pass-Gate-Bauteil auf dem dritten aktiven Bereich ausgebildet sind; und wobei das dritte und das vierte Pass-Gate-Bauteil auf dem vierten aktiven Bereich ausgebildet sind.
  7. SRAM-Zelle nach Anspruch 6, bei der die SRAM-Zelle eine gestreckte Form aufweist, die sich um eine erste Abmessung in die erste Richtung und um eine zweite Abmessung in die zweite Richtung erstreckt; wobei die erste Abmessung größer als die zweite Abmessung ist; und wobei der erste, der zweite, der dritte und der vierte aktive Bereich entlang der ersten Abmessung angeordnet sind, derart, dass der erste und der zweite aktive Bereich zwischen dem dritten und dem vierten aktiven Bereich liegen.
  8. SRAM-Zelle nach Anspruch 7, die weiterhin ein erstes, ein zweites, ein drittes und ein viertes Pass-Gate-Kontaktelement aufweist, welche das erste, das zweite, das dritte beziehungsweise das vierte Pass-Gate-Bauteil kontaktieren, wobei: sich die SRAM-Zelle in der ersten Richtung von einer ersten Kante zu einer zweiten Kante erstreckt; das erste und das zweite Pass-Gate-Kontaktelement auf der ersten Kante der SRAM-Zelle angeordnet und derart konfiguriert sind, dass sie in der ersten Richtung voneinander beabstandet sind; und das dritte und das vierte Pass-Gate-Kontaktelement auf der zweiten Kante der SRAM-Zelle angeordnet und derart konfiguriert sind, dass sie in der ersten Richtung voneinander beabstandet sind.
  9. SRAM-Zelle nach Anspruch 7 oder 8, die weiterhin ein selbstausgerichtetes Kontaktelement aufweist, das gestreckt und in die erste Richtung orientiert ist, wobei das selbstausgerichtete Kontaktelement den ersten gemeinsamen Drain und einen weiteren gemeinsamen Drain, der zwischen dem ersten und dem zweiten Pass-Gate-Bauteil aufgeteilt ist, kontaktiert.
  10. SRAM-Zelle nach Anspruch 9, die weiterhin ein Durchkontaktierungselement (Via-0) aufweist, das das selbstausgerichtete Kontaktelement sowie eine Metallleitung in einer ersten Metallschicht vertikal kontaktiert.
  11. SRAM-Zelle nach einem der vorangegangenen Ansprüche, bei der das PD-11, das PD-12, das PD-21 sowie das PD-22 rippenartige Feldeffekttransistoren (FinFETs) aufweisen.
  12. Statische Schreib-Lesespeicherzellenstruktur (SRAM), die aufweist: einen ersten und einen zweiten Inverter, die für die Datenspeicherung über Kreuz verbunden sind, wobei jeder Inverter zumindest ein Pull-up-Bauteil und zumindest zwei Pull-down-Bauteile aufweist; zumindest vier Pass-Gate-Bauteile (PG1, PG2, PG3 und PG4), die mit den zwei über Kreuz verbundenen Invertern konfiguriert sind; zumindest zwei Anschlüsse, die mit den zumindest vier Pass-Gate-Bauteilen für das Lesen und das Schreiben verbunden sind; und vier Kontaktelemente (C1, C2, C3 und C4), die das PG1, das PG2, das PG3 beziehungsweise das PG4 kontaktieren, wobei die SRAM-Zelle eine gestreckte Form aufweist, die in eine erste Richtung orientiert ist, und wobei C1, C2, C3 und C4 derart konfiguriert sind, dass jedes von C1, C2, C3 und C4 in der ersten Richtung von jedem anderen dieser beabstandet ist.
  13. SRAM-Zellenstruktur nach Anspruch 12, bei der sich die SRAM-Zelle in der ersten Richtung um eine erst Abmessung von einer ersten Kante zu einer zweiten Kante, und um eine zweite Abmessung in einer zweiten Richtung senkrecht zu der ersten Richtung, erstreckt; die zweite Abmessung kleiner als die erste Abmessung ist; C1 und C3 an der ersten Kante angeordnet und in der ersten Richtung voneinander beabstandet sind; und C2 und C4 and er zweiten Kante angeordnet und in der ersten Richtung voneinander beabstandet sind.
  14. SRAM-Zellenstruktur nach Anspruch 13, bei der PG1, PG2, PG3 und PG4 eine erste, eine zweite, eine dritte beziehungsweise eine vierte Gate aufweisen; die erste, die zweite, die dritte und die vierte Gate jeweils eine gestreckte Form aufweist, die in der ersten Richtung orientiert ist; und C1, C2, C3 und C4 die erste, die zweite, die dritte beziehungsweise die vierte Gate kontaktieren.
  15. SRAM-Zellenstruktur nach einem der Ansprüche 12 bis 14, bei der C1, C2, C3 und C4 mit Word-Leitungen verbunden sind.
  16. Statische Schreib-Lesespeicherzelle (SRAM), die aufweist: einen ersten und einen zweiten Inverter, die für die Datenspeicherung über Kreuz verbunden sind, wobei der erste Inverter ein erstes Pull-up-Bauteil (PU1) und zwei Pull-down-Bauteile (PD11 und PD12) aufweist, und wobei der zweite Inverter ein zweites Pull-up-Bauteil (PU2) sowie zwei weitere Pull-down-Bauteile (PD-21 und PD-22) aufweist; wobei eine erste U-förmige Gate Gate-Anschlüsse des PD-11 und des PD-12 körperlich kontaktiert; wobei eine zweite U-förmige Gate Gate-Anschlüsse des PD-21 und des PD-22 körperlich kontaktiert; wobei ein erstes langes Kontaktelement einen Drain des PU1 und einen ersten gemeinsamen Drain des PD-11 und des PD-12 kontaktiert; und wobei ein zweites langes Kontaktelement einen Drain des PU2 sowie einen zweiten gemeinsamen Drain des PD-21 und des PD-22 kontaktiert.
  17. SRAM-Zellenstruktur nach Anspruch 16, die weiterhin aufweist: vier Pass-Gate-Bauteile (PG1, PG2, PG3 und PG4) die mit zwei über Kreuz verbundenen Invertern konfiguriert sind; und zwei Anschlüsse, die mit den vier Pass-Gate-Bauteilen für das Lesen und das Schreiben verbunden sind, wobei das erste lange Kontaktelement einen dritten gemeinsamen Drain des PG1 und des PG3 kontaktiert, und wobei ein zweites langes Kontaktelement einen vierten gemeinsamen Drain des PG2 und des PG4 kontaktiert.
  18. SRAM-Zellenstruktur nach Anspruch 16 oder 17 die weiterhin eine Durchkontaktierungsschicht (Via-0) unterhalb einer ersten Metallschicht aufweist, wobei die Via-0-Schicht aufweist: ein erstes Durchkontaktierungselement, das unmittelbar das erste lange Kontaktelement sowie eine erste Metallleitung in der ersten Metallschicht kontaktiert; und ein zweites Durchkontaktierungselement, welches unmittelbar das zweite lange Kontaktelement sowie eine zweite Metallleitung in der ersten Metallschicht kontaktiert.
  19. SRAM-Zellenstruktur nach einem der Ansprüche 16 bis 18, bei der die SRAM-Zelle eine gestreckte Form aufweist, die in eine erste Richtung orientiert ist und wobei das erste und das zweite lange Kontaktelement in der ersten Richtung orientiert sind.
  20. SRAM-Zellenstruktur nach Anspruch 19, bei der die erste U-förmige Gate ein erstes, ein zweites und ein drittes Segment aufweist, wobei das erste und das dritte Segment in der ersten Richtung orientiert sind, wobei das zweite Segment in einer zweiten Richtung rechtwinklig zu der ersten Richtung orientiert ist, und wobei das zweite Segment an einem Ende das erste Segment und an einem anderen Ende das dritte Segment unmittelbar kontaktiert; und wobei das erste lange Kontaktelement zwischen dem ersten und dem dritten Segment selbstausgerichtet ist.
DE102013102427.0A 2013-01-02 2013-03-12 Dual-Port-SRAM-Verbindungsstruktur Active DE102013102427B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/732,980 2013-01-02
US13/732,980 US9099172B2 (en) 2013-01-02 2013-01-02 Dual-port SRAM connection structure

Publications (2)

Publication Number Publication Date
DE102013102427A1 true DE102013102427A1 (de) 2014-07-03
DE102013102427B4 DE102013102427B4 (de) 2017-08-03

Family

ID=50928550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013102427.0A Active DE102013102427B4 (de) 2013-01-02 2013-03-12 Dual-Port-SRAM-Verbindungsstruktur

Country Status (5)

Country Link
US (3) US9099172B2 (de)
KR (1) KR101508425B1 (de)
CN (1) CN103915112B (de)
DE (1) DE102013102427B4 (de)
TW (1) TWI527159B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105970B4 (de) 2014-09-15 2021-11-04 Taiwan Semiconductor Mfg. Co., Ltd. SRAM-Zellen mit Vertikal-Rundumgate-MOSFETs

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099172B2 (en) 2013-01-02 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM connection structure
US9202552B2 (en) * 2013-12-13 2015-12-01 Globalfoundries Inc. Dual port SRAM bitcell structures with improved transistor arrangement
CN104795395B (zh) * 2014-01-20 2018-08-10 中芯国际集成电路制造(上海)有限公司 静态随机存储器及其形成方法
US9418728B2 (en) * 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
JP6449082B2 (ja) * 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
CN105448326B (zh) * 2014-09-01 2018-08-10 中芯国际集成电路制造(上海)有限公司 静态随机存储器及其布局和存取方法
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
CN105575420B (zh) * 2014-10-13 2018-08-03 中芯国际集成电路制造(上海)有限公司 静态随机存储器
CN105575421B (zh) * 2014-10-13 2018-09-18 中芯国际集成电路制造(上海)有限公司 静态随机存储器
KR102193633B1 (ko) * 2014-12-30 2020-12-21 삼성전자주식회사 듀얼 포트 에스램 장치 및 그 제조 방법
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
US10127951B2 (en) * 2015-11-09 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with reduced-resistance interconnect
US9704564B2 (en) * 2015-11-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with reduced capacitance and resistance
US9646974B1 (en) * 2016-03-25 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port static random access memory
TWI681542B (zh) * 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US10020312B2 (en) * 2016-05-18 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory
KR102256055B1 (ko) 2017-04-06 2021-05-27 삼성전자주식회사 반도체 소자
US9935112B1 (en) * 2017-05-19 2018-04-03 Globalfoundries Inc. SRAM cell having dual pass gate transistors and method of making the same
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
CN109244074B (zh) * 2017-07-10 2020-10-16 中芯国际集成电路制造(北京)有限公司 一种双端口sram器件及其制作方法、电子装置
US10522528B2 (en) 2017-09-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device layout
CN110010169B (zh) * 2018-01-04 2022-03-29 联华电子股份有限公司 双端口静态随机存取存储器单元
US10439064B1 (en) * 2018-05-29 2019-10-08 Globalfoundries Inc. Dual port vertical transistor memory cell
CN110570888A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 静态存储单元、阵列及器件
US10741566B2 (en) * 2018-06-26 2020-08-11 Micron Technology, Inc. Integrated arrangements of pull-up transistors and pull-down transistors, and integrated static memory
TWI771484B (zh) * 2018-09-07 2022-07-21 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US10726909B1 (en) 2019-03-20 2020-07-28 Marvell International Ltd. Multi-port memory arrays with integrated worldwide coupling mitigation structures and method
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
US11417375B2 (en) 2019-12-17 2022-08-16 Micron Technology, Inc. Discharge current mitigation in a memory array
US11100986B2 (en) * 2019-12-17 2021-08-24 Micron Technology, Inc. Discharge current mitigation in a memory array
TW202141703A (zh) 2020-02-25 2021-11-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體單元
US11444072B2 (en) 2020-02-25 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM structure
US11521676B2 (en) * 2020-04-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with asymmetric interconnection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043487A1 (en) * 2000-05-16 2001-11-22 Koji Nii Semiconductor memory device
US8009463B2 (en) * 2009-07-31 2011-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
US20110317477A1 (en) * 2010-06-25 2011-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port sram

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405994B2 (en) 2005-07-29 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dual port cell structure
WO2008046179A1 (en) * 2006-01-10 2008-04-24 Manoj Sachdev Asymmetric four-transistor sram cell
US9099172B2 (en) 2013-01-02 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM connection structure
CN101677016B (zh) * 2008-09-17 2012-02-08 中国科学院微电子研究所 一种双端口静态随机存取存储器单元
US8189368B2 (en) * 2009-07-31 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
US8315084B2 (en) 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043487A1 (en) * 2000-05-16 2001-11-22 Koji Nii Semiconductor memory device
US8009463B2 (en) * 2009-07-31 2011-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
US20110317477A1 (en) * 2010-06-25 2011-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port sram

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105970B4 (de) 2014-09-15 2021-11-04 Taiwan Semiconductor Mfg. Co., Ltd. SRAM-Zellen mit Vertikal-Rundumgate-MOSFETs

Also Published As

Publication number Publication date
TW201428894A (zh) 2014-07-16
DE102013102427B4 (de) 2017-08-03
US9773545B2 (en) 2017-09-26
US20140185365A1 (en) 2014-07-03
CN103915112A (zh) 2014-07-09
KR101508425B1 (ko) 2015-04-07
US9916893B2 (en) 2018-03-13
US9099172B2 (en) 2015-08-04
US20150340083A1 (en) 2015-11-26
KR20140088488A (ko) 2014-07-10
TWI527159B (zh) 2016-03-21
US20180012650A1 (en) 2018-01-11
CN103915112B (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
DE102013102427B4 (de) Dual-Port-SRAM-Verbindungsstruktur
DE102014110957B4 (de) Statische Dual-Port-RAM-Zelle
DE102012108290B4 (de) Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
US11031073B2 (en) SRAM cells with vertical gate-all-round MOSFETs
DE102013103400B4 (de) Sram-zelle, die finfets umfasst
DE102014119162B4 (de) Speicherzelle
DE102014110425B4 (de) Halbleitervorrichtung
DE102010053571B4 (de) SRAM-Struktur mit FinFETs mit mehreren Rippen
DE102005001134B4 (de) Knotenpunkt-Kontaktstrukturen in Halbleitervorrichtungen, insbesondere SRAM-Vorrichtungen, und Verfahren zur Herstellung derselben
DE102014207415B4 (de) Verfahren zur Herstellung dicht gepackter Standardzellen für integrierte Schaltungsprodukte
KR101357921B1 (ko) 메모리 셀
DE102013101816B4 (de) Vorrichtung für SRAM-Zellen
DE102016114698A1 (de) SRAM-Struktur mit verringerter Kapazität und verringertem Widerstand
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE102013105020A1 (de) SRAM-Zelle, die FinFETs umfasst
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE102013104983A1 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE112012002662T5 (de) 6F2-DRAM-Zelle
DE10252845A1 (de) Halbleiterspeichervorrichtung
DE102008006525A1 (de) Schaltungslayout für unterschiedliche Leistungsanforderungen und entsprechendes Verfahren
DE102019128275A1 (de) 4cpp-sram-zelle und array
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE102019114224A1 (de) SRAM-Struktur und -Verbindung
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE102021105451A1 (de) Sram-struktur mit asymmetrischer interconnection

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027110000

Ipc: H10B0010000000