TW201428894A - 靜態隨機存取記憶胞及結構 - Google Patents

靜態隨機存取記憶胞及結構 Download PDF

Info

Publication number
TW201428894A
TW201428894A TW102142003A TW102142003A TW201428894A TW 201428894 A TW201428894 A TW 201428894A TW 102142003 A TW102142003 A TW 102142003A TW 102142003 A TW102142003 A TW 102142003A TW 201428894 A TW201428894 A TW 201428894A
Authority
TW
Taiwan
Prior art keywords
gate
pull
random access
access memory
memory cell
Prior art date
Application number
TW102142003A
Other languages
English (en)
Other versions
TWI527159B (zh
Inventor
Jhon-Jhy Liaw
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201428894A publication Critical patent/TW201428894A/zh
Application granted granted Critical
Publication of TWI527159B publication Critical patent/TWI527159B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種靜態隨機存取記憶胞，包括一第一及第二反相器、至少四通閘裝置、至少二埠、一第一接觸特徵以及一第二接觸特徵。第一及第二反相器交錯耦接，用以儲存資料。第一及第二反相器均具有至少一上拉裝置以及至少二下拉裝置。至少四通閘裝置耦接該兩交錯耦接的反相器。該二埠耦接該至少四通閘裝置，用以進行資料存取。第一接觸特徵接觸該第一反相器的至少二下拉裝置。第二接觸特徵接觸該第二反相器的至少二下拉裝置。

Description

靜態隨機存取記憶胞及結構
本發明係有關於一種記憶胞，特別是有關於一種靜態隨機存取記憶胞及其結構。
在深次微米積體電路的技術中，一埋入的靜態隨機存取記憶體(SRAM)裝置變成一較佳的儲存裝置，其應用於高速傳輸產品、影像處理產品及系統晶片(system-on-chip；SOC)產品中。舉例而言，一雙埠(dual port；DP)靜態隨機存取記憶體允許並列操作，如在一週期中，一讀一寫或是二讀，因此，相較於單埠靜態隨機存取記憶體而言，雙埠靜態隨機存取記憶體具有較高的頻寬。為了降低晶片尺寸並增加封裝密度，在埋入式記憶體以及系統晶片產品中，低負載以及高速的記憶胞結構係為重要的課題。藉由許多閘極結構，便可達到高封裝密度及高速的效果。舉例而言，一U形閘極結構被實現在靜態隨機存取記憶體結構中。然而，U形閘極結構具有潛在的問題，如下拉裝置的變化以及鰭狀場效電晶體的整合關係。另外，U形閘極結構的關鍵尺寸一致性(critical dimension uniformity；CDU)引起狹窄及漏電流問題。因此，靜態隨機存取記憶體內的U形閘極結構限制了縮放(或收縮)能力。為了克服上述問 題，必須提供一種新的結構及方法。
本發明提供一種靜態隨機存取記憶胞，其包括一第一反相器、一第二反相器、至少四通閘裝置、至少二埠、一第一接觸特徵以及一第二接觸特徵。第一反相器包括至少一第一上拉裝置、至少一第一下拉裝置以及至少一第二下拉裝置。第二反相器交錯耦接第一反相器，用以儲存資料，並具有至少一第二上拉裝置、至少一第三下拉裝置以及至少一第四下拉裝置。四通閘裝置耦接該第一及第二反相器。至少二埠耦接該至少四通閘裝置，用以進行資料存取。第一接觸特徵接觸第一反相器的第一及第二下拉裝置。第二接觸特徵接觸第二反相器的第三及第四下拉裝置。
本發明另提供一種靜態隨機存取記憶胞結構，包括一第一反相器、一第二反相器、至少四通閘裝置、至少二埠、一第一接觸特徵、一第二接觸特徵、一第三接觸特徵以及一第四接觸特徵。第一反相器包括至少一第一上拉裝置、至少一第一下拉裝置以及至少一第二下拉裝置。第二反相器交錯耦接該第一反相器，用以儲存資料，並具有至少一第二上拉裝置、至少一第三下拉裝置以及至少一第四下拉裝置。至少四通閘裝置耦接第一及第二反相器。至少二埠耦接該至少四通閘裝置，用以存取資料。第一接觸特徵接觸該至少四通閘裝置中之一第一通閘裝置。第二接觸特徵接觸該至少四通閘裝置中之一第二通閘裝置。第三接觸特徵接觸該至少四通閘裝置中之一第三通閘裝置。第四接觸特徵接觸該至少四通閘裝置中之一第四通閘裝 置。該靜態隨機存取記憶胞結構具有一延伸形狀，該延伸形狀往一第一方向延伸，該第一、第二、第三及第四接觸特徵在該第一方間相互補償。
本發明另提供一種靜態隨機存取記憶胞，包括一第一反相器、一第二反相器、一第一U形閘極、一第二U形閘極、一第一長接觸特徵以及一第二長接觸特徵。第一反相器包括至少一第一上拉裝置、至少一第一下拉裝置以及至少一第二下拉裝置。第二反相器交錯耦接該第一反相器，用以儲存資料。第二反相器具有至少一第二上拉裝置、至少一第三下拉裝置以及至少一第四下拉裝置。第一U形閘極物理性地連接第一及第二下拉裝置的閘極端。第二U形閘極物理性地連接第三及第四下拉裝置的閘極端。第一長接觸特徵接觸第一上拉裝置的一汲極以及第一及第二下拉裝置的一第一共用汲極。第二長接觸特徵接觸第二上拉裝置的一汲極以及第三及第四下拉裝置的一第二共用汲極。
為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100、102、104、110、170、180、190、cell 1-1~cell 2-2、210、220、230、240‧‧‧雙埠靜態隨機存取記憶胞
PU-1、PU-2‧‧‧上拉裝置
PD-11~PD-16、PD-21~PD-26‧‧‧下拉裝置
PG-1~PG-4、PG-11、PG-12、PG-21、PG-22、PG-31、PG-32、PG-41、PG-42‧‧‧通閘裝置
Node、Node-bar‧‧‧節點
Vcc、Vss‧‧‧電源線
A-BL、A-BLB、B-BL、B-BLB‧‧‧位元線
Port-A WL、Port-B WL、WL-A、WL-B‧‧‧字元線
Node、Node-bar、Node-1、Node-2‧‧‧節點
120、122‧‧‧井區
116、118‧‧‧方向
144‧‧‧邊界
124、126、128、130、132、134‧‧‧主動區
141~144、gate‧‧‧閘極
136、137‧‧‧長閘極
112‧‧‧單位胞區域
150-1、150-2‧‧‧長閘接觸特徵
148-1、148-2、CO‧‧‧主動接觸特徵
146-1~146-4、152-1、152-2、Gate_CO、192-1~192-4、202、204、206、208‧‧‧閘接觸特徵
156、Via0~Via2‧‧‧貫孔特徵
160‧‧‧相互連接結構
162‧‧‧基底
STI‧‧‧淺溝渠隔離
M1~M3‧‧‧金屬層
158、M1L、M2L、232‧‧‧金屬線
182‧‧‧鰭狀主動特徵
212-1、212-2‧‧‧U形閘極
214-1、214-2‧‧‧長自對準接觸特徵
第1圖係為本發明之雙埠靜態隨機存取記憶胞之一可能實施例。
第2-3圖係為本發明之雙埠靜態隨機存取記憶胞另一可能實施例。
第4-7、9-12及15-17圖係為本發明之雙埠靜態隨機存取記憶 胞之可能俯視圖。
第8圖係為第7圖所示的雙埠靜態隨機存取記憶胞的連接結構之剖面圖。
第13圖係為具有複數記憶胞的雙埠靜態隨機存取記憶體結構的剖面圖。
第14圖係為本發明之雙埠靜態隨機存取記憶胞或雙埠靜態隨機存取記憶胞之部分的俯視圖。
第1圖係為本發明之雙埠(Dual-Port；DP)靜態隨機存取記憶胞100的結構示意圖。在一可能實施例中，雙埠靜態隨機存取記憶胞100包括多個鰭式場效電晶體(fin field-effect transistor)。在另一可能實施例中，雙埠靜態隨機存取記憶胞100包括多個平坦場效電晶體。雙埠靜態隨機存取記憶胞100包括第一及第二反相器。第一及第二反相器交叉耦接。第一反相器包括一第一上拉裝置。第一上拉裝置係由一P型場效電晶體所構成，如符號PU-1所示。第一反相器也包括複數第一下拉裝置。該等第一下拉裝置係由N型場效電晶體所構成，並以並聯方式連接。具體而言，該等第一下拉裝置的汲極彼此電性連接，該等第一下拉裝置的源極彼此電極連接，並且該等第一下拉裝置的閘極彼此電性連接。第二反相器包括一第二上拉裝置。第二上拉裝置係由一P型場效電晶體所構成，如符號PU-2所示。第二反相器也包括複數第二下拉裝置。該等二下拉裝置係由N型場效電晶體所構成，並以並聯方式連接。該等第一下拉裝置的數量與該等第二下拉裝置的數量相同，用以形成一平 衡的胞結構。在一可能實施例中，該等第一上拉裝置包括兩N型場效電晶體，如符號PD-11及PD-12所示。在一可能實施例中，該等第二上拉裝置包括兩N型場效電晶體，如符號PD-21及PD-22所示。
電晶體PU-1、PD-11及PD-12的汲極彼此電性連接，作為一第一汲極節點(或稱為第一節點)。電晶體PU-2、PD-21及PD-22的汲極彼此電性連接，作為一第二汲極節點(或稱為第二節點)。電晶體PU-1、PD-11及PD-12的閘極彼此電性連接，並耦接第二節點。電晶體PU-2、PD-21及PD-22的閘極彼此電性連接，並耦接第一節點。電晶體PU-1及PU-2的源極均電性連接電源線Vcc。電晶體PD-11、PD-12、PD-21及PD-22的源極均電性連接一互補電源線Vss。在雙埠靜態隨機存取記憶胞的一可能佈局實施例中，當電晶體PD-21及PD-22的源極均電性連接至一第二電源線Vss時，電晶體PD-11及PD-12的源極均電性連接至一第一電源線Vss。
雙埠靜態隨機存取記憶胞100更包括一第一埠(如埠A)以及一第二埠(如埠B)。在一可能實施例中，埠A及B具有至少四通閘裝置(pass-gate device)，分別如符號PG-1、PG-2、PG-3及PG-4所示。埠A包括通閘裝置PG-1及PG-2。埠B包括通閘裝置PG-3及PG-4。通閘裝置PG-1的汲極電性連接至一第一位元線(如符號A_BL所示)。通閘裝置PG-1的源極電性連接第一節點。通閘裝置PG-1的閘極電性連接至一第一字元線(如符號port-A WL所示)。通閘裝置PG-2的汲極電性連接至第一互補位元線(如符號A_BLB所示)。通閘裝置PG-2的源極電性連接第二 節點。通閘裝置PG-2的閘極電性連接第一字元線(port-A WL)。通閘裝置PG-3的汲極電性連接一第二位元線(B_BL)。通閘裝置PG-3的源極電性連接第一節點。通閘裝置PG-3的閘極電性連接第二字元線(port-B WL)。通閘裝置PG-4的汲極電性連接第二互補位元線(B_BLB)。通閘裝置PG-4的源極電性連接第二節點。通閘裝置PG-4的閘極電性連接第二字元線(port-B WL)。
雙埠靜態隨機存取記憶胞100可能包括額外裝置，如額外下拉裝置及額外通閘裝置。具體而言，第一反相器具有一些下拉裝置，該等下拉裝置並聯連接，並相似於電晶體PD-11及PD-12的配置。特別來說，第一反相器的下拉裝置的汲極電性連接在一起。第一反相器的下拉裝置的源極電性連接在一起。第一反相器的下拉裝置的閘極電性連接在一起。第二反相器具有相同數量的下拉裝置，該等下拉裝置並聯連接，並相似於電晶體PD-21及PD-22的配置。特別來說，第二反相器的下拉裝置的汲極電性連接在一起。第二反相器的下拉裝置的源極電性連接在一起。第二反相器的下拉裝置的閘極電性連接在一起。
第一埠具有一通閘裝置PG-1或是多個通閘裝置(全部都稱為PG-1)。當第一埠具有複數通閘裝置PG-1時，該等通閘裝置PG1係以並聯方式排列。具體而言，所有通閘裝置PG-1的汲極、源極及閘極分別電性連接在一起。特別來說，所有通閘裝置PG-1的汲極電性連接第一位元線(A_BL)。所有通閘裝置PG-1的源極電性連接第一節點。所有通閘裝置PG-1的閘極電性連接第一字元線(port-A WL)。
同樣地，第一埠包括單一通閘裝置PG-2或是多個通閘裝置(全部都稱為PG-2)。當第一埠具有複數通閘裝置PG-2時，該等通閘裝置PG-2係以並聯方式排列。具體而言，該等通閘裝置PG-2的汲極、源極及閘極分別電性連接在一起。特別來說，所有通閘裝置PG-2的汲極電性連接第一互補位元線(A_BLB)。所有通閘裝置PG-2的源極電性連接第二節點。所有通閘裝置PG-2的閘極電性連接第一字元線(port-A WL)。
第二埠包括單一通閘裝置PG3或是複數通閘裝置(全部均稱為PG-3)。當第二埠具有複數通閘裝置PG-3時，該等通閘裝置PG-3係以並聯方式排列。具體而言，該等通閘裝置PG-3的汲極、源極及閘極分別電性連接在一起。特別來說，所有通閘裝置PG-3的汲極電性連接第二位元線(B_BL)。所有通閘裝置PG-3的源極電性連接第一節點。所有通閘裝置PG-3的閘極電性連接第二字元線(port-B WL)。
同樣地，第二埠包括單一通閘裝置PG-4或是複數通閘裝置PG-4(總稱為PG-4)。當第二埠具有複數通閘裝置PG-4時，該等通閘裝置PG-4係以並聯方式排列。具體而言，該等通閘裝置PG-4的汲極、源極及閘極分別電性連接在一起。特別來說，所有通閘裝置PG-4的汲極電性連接第二互補位元線(B_BLB)。所有通閘裝置PG-4的源極電性連接第二節點。所有通閘裝置PG-4的閘極電性連接第二字元線(port-B WL)。
在雙埠靜態隨機存取記憶胞100的實施例中，場效電晶體的總數量大於12。
第2圖係為本發明的雙埠靜態隨機存取記憶胞102 的另一實施例。雙埠靜態隨機存取記憶胞102與第1圖的雙埠靜態隨機存取記憶胞100相似，但不同的連接及配置如第2圖所示。
第3圖係為本發明之雙埠靜態隨機存取記憶胞104的一可能實施例，雙埠靜態隨機存取記憶胞104與第1圖的雙埠靜態隨機存取記憶胞100相似，不同之處在於第4圖的下拉裝置及通閘裝置的數量均大於4。在雙埠靜態隨機存取記憶胞104中，第一反相器包括六個下拉裝置PD-11、PD-12、PD-13、PD-14、PD-15及PD-16。第二反相器包括六個下拉裝置PD-21、PD-22、PD-23、PD-24、PD-25及PD-26。另外，雙埠靜態隨機存取記憶胞104包括八個通閘裝置，用以形成第一及第二埠。具體而言，埠A具有通閘裝置PG-11、PG-12、PG-21及PG-22。埠B具有通閘裝置PG-31、PG-32、PG-41及PG-42。通閘裝置PG-11及PG-12的汲極均電性連接第一位元線(A_BL)。通閘裝置PG-11及PG-12的源極均電性連接第一節點。通閘裝置PG-11及PG-12的閘極均電性連接第一字元線(稱為port-A WL)。通閘裝置PG-21及PG-22的汲極電性連接第一互補位元線(A_BLB)。通閘裝置PG-21及PG-22的源極電性連接第二節點。通閘裝置PG-21及PG-22的閘極電性連接第一字元線(port-A WL)。通閘裝置PG-31及PG-32的汲極電性連接第二位元線(B_BL)。通閘裝置PG-31及PG-32的源極電性連接第一節點。通閘裝置PG-31及PG-32的閘極電性連接第二字元線(port-B WL)。通閘裝置PG-41及PG-42的汲極電性連接第二互補位元線(B_BLB)。通閘裝置PG-41及PG-42的源極電性連接第二節點。 通閘裝置PG-41及PG-42的閘極電性連接第二字元線(port-B WL)。
在雙埠靜態隨機存取記憶胞104中，下拉裝置的數量大於通閘裝置的數量。特別來說，一比例R係被定義成R=Npd/Npg，其中Npd係為一靜態隨機存取記憶胞內的下拉裝置的數量，Npg係為該靜態隨機存取記憶胞內的通閘裝置。比例R大於1，用以增加流入電流(sink current)、存取速度及靜態隨機存取記憶胞的裝置可靠度。在不同的實施例中，比例R可能為3/2、2或是5/4。靜態隨機存取記憶胞的N型及P型場效電晶體的總數量大於12，因此，比例R被調整成大於1。在第3圖的實施例中，比例R等於3/2，並且場效電晶體的總數量等於22。
在本實施例中，靜態隨機存取記憶胞104(或是100、102)包括鰭狀主動區，並且鰭式場效電晶體的效能及封裝密度均被增加。可能利用任何適當的技術，便可形成許多N型的鰭式場效電晶體及P型的鰭式場效電晶體。在一可能實施例中，藉由一製程便可形成許多N型及P型鰭式場效電晶體，該製程包括蝕刻一半導體，用以形成溝渠、部分地填滿溝渠，用以形成淺溝渠隔離(shallow trench isolation；STI)特徵以及鰭狀主動區。在本發明的推動下，一磊晶半導體層(epitaxy semiconductor layer)選擇性地被形成在鰭狀主動區上。在其它實施例中，利用一製形成許多鰭式場效電晶體，該製程包括沈澱一介電材料層在半導體基底上，蝕刻該介電材料層，用以形成開口，選擇性地將磊晶成長在具有開口的半導體的表面，用以形成鰭狀主動區及淺溝渠隔離特徵。在其它實施例中，許多 鰭式場效電晶體可能包括應力特徵(strained features)，用以增加移動率及裝置效能。舉例而言，P型場效電晶體具有磊晶成長矽鍺，其係形成在矽基底上。在其它實施例中，P型場效電晶體具有磊晶成長矽碳化物，其係形成在矽基底上。在另一實施例中，利用高介電質金屬閘極技術(high k/metal gate technology)，形成許多場效電晶體，其中閘極具有閘介電質以及一閘電極，閘介電質具有高介電材料，閘電極具有金屬。
在雙埠靜態隨機存取記憶胞100、102及104(整體稱為一雙埠靜態隨機存取記憶胞)中，利用接觸(contact)、貫孔及金屬線便可使許多場效電晶體相互連接在一起。特別來說，雙埠靜態隨機存取記憶胞具有接觸特徵以及/或是貫孔特徵，用以滿足先前技術所討論的問題。在一實施例中，雙埠靜態隨機存取記憶胞具有一長接觸特徵，其接觸兩個或更多的下拉裝置的閘極。在此實施例的推進下，下拉裝置的閘極往一第一方向排列，並且長接觸特徵往一第二方向排列。第一方向垂直第二方向。在另一實施例中，接觸特徵分別連接通閘裝置，並且以一不對稱架構配置。在此實施例的推進下，在一雙埠靜態隨機存取記憶胞的陣列中，許多記憶胞的通閘裝置的接觸特徵係被設計成一鋸齒形架構。在另一實施例中，雙埠靜態隨機存取記憶胞包括一長自對準接觸特徵，其可藉由兩相鄰平行的閘極定位，並且自對準於兩相鄰平行閘極之間。在其它實施例中，雙埠靜態隨機存取記憶胞具有一零號貫孔層。零號貫孔層垂直設置在接觸層及第一金屬層(M1)之間。零號貫孔層包括許多貫孔特徵(Via0)，用以垂直連接接觸層的接觸特徵與第一金屬層M1 的金屬線，用以增加空間以及封裝密度。在以下的第4-17號中，將詳細說明許多實施例。
第4圖係為本發明之雙埠靜態隨機存取記憶胞110的一可能俯視圖。在本實施例中，在一特定架構中，雙埠靜態隨機存取記憶胞110係為雙埠靜態隨機存取記憶胞100的一部分。雙埠靜態隨機存取記憶胞110包括一雙埠靜態隨機存取記憶陣列的一記憶胞，並且形成在一半導體基底上。此半導體基底包括矽。另外，基底包括鍺、矽化鍺或是其它適合的半導體材料。半導體基底可能包括其它適合的特徵及結構。在一可能實施例中，半導體基底使用一半導體材料層，用以隔離，其中該半導體材料層形成在一隔離層上，該隔離層在一支撐大晶圓上。這種技術及結構均稱為絕緣半導體(semiconductor on isolation；SOI)。藉由注氧隔離(SIMOX)、貼合與蝕刻絕緣(bonding and etching back SOI；BESOI)以及再結晶技術(zone melting and recrystallization；ZMR)便可形成SOI結構。
雙埠靜態隨機存取記憶陣列110形成在半導體基底的一單位胞區域112之中。單位胞區域112係由單元胞邊界114所定義。在一可能實施例中，單位胞區域112被定義成矩形形狀，往一第一方向橫跨一第一尺寸116，並往一第二方向橫跨一第二尺寸118。第一方向垂直第二方向。第一尺寸116大於第二尺寸118。第一及第二尺寸(116及118)分別為一長距離以及一短距離。在一可能實施例中，靜態隨機存取記憶體陣列具有許多記憶胞，用以形成二維週期性結構，其係以第一及第二方向延伸，並根據長距離與短距離連續配置。第一及第二方向分 別如符號116及118所示。雙埠靜態隨機存取記憶胞110具有N井區120。N井區120設置在記憶胞的中心位置。雙埠靜態隨機存取記憶胞110更包括P井區122。P井區122設置在N井120的兩側。在一可能實施例中，N井120與P井122均延伸至許多記憶胞，並超出單元胞邊界114。舉例而言，N井120及P井122往第二方向延伸至四個或更多胞。在其它實施例中，N井120或是P井並非連續結構，並且可能由相關聯的主動區所定義。
藉由隔離特徵，可定義出基底中的許多主動區，該等主動區由隔離特徵所隔離。藉由一較佳的技術，可將隔離特徵形成在半導體基底中。在另一實施例中，藉由局部矽氧化(local oxidation of silicon；LOCOS)技術，便可形成隔離特徵。在其它實施例中，淺溝渠隔離特徵的結構包括，蝕刻基底的溝渠，並將一或多種絕緣材料填入溝渠中，如二氧化矽、氮化矽或是氮氧化矽。被填入的溝渠可能具有多層結構，如具有氮化矽的熱氧化襯墊層(thermal oxide liner layer)，用以填充溝渠。根據隔離特徵的結構，便可在半導體基底中，定義出主動區。在本實施例中，靜態隨機存取記憶胞110內的場效電晶體均為平坦電晶體，其形成在平坦主動區中。
在一可能實例中，雙埠靜態隨機存取記憶胞110包括一第一主動區124、第二主動區126、一第三主動區128以及一第四主動區130。第一主動區124、第二主動區126、第三主動區128以及第四主動區130形成在P井122中。雙埠靜態隨機存取記憶胞110更包括一第五主動區132以及一第六主動區134。第五主動區132以及第六主動區134形成在N井120之中。第一至 第六主動區124、126、128、130、132及134往第二方向延伸，並依第一方向被配置。第一至第六主動區或是第一至第六主動區的次設定(subset)可能延伸至許多記憶胞，如在第二方向的四個或更多的記憶胞。
在每一鰭狀主動特徵中，可形成一個或更多的下拉裝置(PD)、一個或更多的通閘裝置(PG)或是上述裝置間的組合。具體而言，每一主動特徵包括，一下拉裝置、一通閘裝置、兩下拉裝置、兩通閘裝置、或是下拉裝置與通閘裝置間的組合(如一下拉裝置以及一通閘裝置)。在本實施例中，通閘裝置PG-1及PG-3均形成在主動區124之上。下拉裝置PD-11及PD-12均形成在主動區126之上。同樣地，為了達到雙埠靜態隨機存取記憶胞110的平衡結構，通閘裝置PG-2及PG-4均形成在主動區128之上。下拉裝置PD-21及PD-22均形成在鰭狀主動區130之上。至於上拉裝置PU-1、PU-2、第五主動區132及第六主動區134設置在N井120之中。上拉裝置PU-1形成在第五主動區132之上，並且上拉裝置PU-2形成在第主動區134之上。
許多閘極特徵(如閘極)形成在雙埠靜態隨機存取記憶胞110之中，如許多N型及P型場效電晶體。一閘極特徵包括一閘介電層(如矽氧化物)以及一閘電極(如摻雜多晶矽)。閘介電層及閘電極設置在閘介電層之中。在其它實施例中，根據電路效能及製造整合，閘極特徵可能更包括其它材料。舉例而言，閘介電層包括高介電質材料層。閘電極包括金屬，如鋁、銅、鎢或其它適合的導電材料。許多閘極依第一方向116定位，並且具有許多主動區，用以形成各別的上拉裝置、下拉裝置以 及通閘裝置。
在本實施例中，一長閘極136設置在主動區126之上(over)，並且延伸超過第五主動區132之上，分別形成下拉裝置PD-11及上拉裝置PU-1。同樣地，其它長閘極137設置在主動區130之上，並延伸超過第六主動區134之上，分別形成下拉裝置PD-21及上拉裝置PU-2。一短閘極138設置在主動區126之上，用以形成下拉裝置PD-12。同樣地，另一短閘極139設置在主動區130之上，用以形成下拉裝置PD-22。閘極141及143均設置在主動區124之上，分別形成通閘裝置PG-1及PD-3。閘極142及144均設置在主動區128之上，分別形成通閘裝置PG-2及PD-4。
在本實施例中，下拉裝置PD-11及PD-12共用一第一共用汲極，下拉裝置PD-21及PD-22共用一第二共用汲極，通閘裝置PG-1及PG-3共用一第三共用汲極，並且通閘裝置PG-2及PG-4共用一第四共用汲極。
在第4圖所示的另一實施例中，P井122內的第一至第四主動區124、126、128及130以及相關的下拉裝置及通閘裝置均對稱地設置在N井120的兩側之上。
第5圖顯示雙埠靜態隨機存取記憶胞110的俯視圖。雙埠靜態隨機存取記憶胞110包括相互連接特徵。可能利用許多相互連接結構耦接N型及P型場效電晶體，用以形成實用的靜態隨機存取記憶胞。接觸主動區的這些接觸特徵亦可稱為主動接觸特徵。接觸閘極的這些接觸特徵也可稱為閘接觸特徵。在一可能實施例中，靜態隨機存取記憶胞110包括閘接觸 特徵146-1、146-2、146-3及146-4分別接觸閘極141、142、143及144。靜態隨機存取記憶胞110也更包括主動接觸特徵148。主動接觸特徵148設置在主動區124、126、128、130、132及134之上，並且直接地接觸相對應主動區，如第5圖所示。具體而言，這些主動接觸特徵接觸相對應場效電晶體的源極、汲極或是共用汲極。在本實施例中，主動接觸特徵148具有延伸形狀，並且往第一方向延伸。為了簡單說明，主動接觸特徵148並未單獨地標示在第5圖中。第5圖只有標示兩個實施例。符號148-1係為一主動接觸特徵148，其設置在主動區126之上，並位於閘極136與138之間。符號148-2係為一主動接觸特徵148，其設置在主動區130之上，並位於閘極137與139之間。具體而言，主動接觸特徵148-1接觸下拉裝置PD-11及PD-12的共用汲極，並且往上拉裝置PU-1的汲極延伸。主動接觸特徵148-2接觸下拉裝置PD-21及PD-22的共用汲極，並且往上拉裝置PU-2的汲極延伸。
第6圖顯示靜態隨機存取記憶胞110的其它接觸特徵。為了方便理解及說明，第6圖顯示其它的接觸特徵，而這些其它的接觸特徵並未呈現在第5圖中。這並不是表示這些其它的接觸特徵是後來被形成的。具體而言，在一可能實施例中，第5圖的接觸特徵與目前的其它新的接觸特徵係在同一製造程序中形成。第6圖顯示雙埠靜態隨機存取記憶胞110的俯視圖。靜態隨機存取記憶胞110包括一個(或更多)長閘接觸特徵150。長閘接觸特徵150接觸並連接相鄰閘極。長閘接觸特徵150具有一延伸形狀。在相鄰閘極被定位在第一方向的同時，長閘 接觸特徵150往第二方向延伸。在本實施例中，靜態隨機存取記憶胞110具有長閘接觸特徵150-1及150-2。長閘接觸特徵150-1落於閘極136及138之上，用以電性連接閘極136及138。藉由長閘接觸特徵150-1，可消除一U形閘結構及相對的佈局問題(rounding issue)。同樣地，長閘接觸特徵150-2在閘極137及139之上，用以電性連接閘極137及139。
靜態隨機存取記憶胞110也具有一(或多)閘接觸特徵152。閘接觸特徵152設置在N井120之中，用以接觸N井120中的一閘極。在一可能實施例中，閘接觸特徵152具有一延伸形狀，並且往第二方向延伸。在本實施例中，靜態隨機存取記憶胞110具有兩閘接觸特徵152-1及152-2。閘接觸特徵152-1在閘極136之上並接觸閘極136。閘接觸特徵152-2在閘極137之上並接觸閘極137。在一可能實施例中，閘接觸特徵152接觸一閘極，並被延伸，用以接觸一主動區。舉例而言，閘接觸特徵152-1用以接觸閘極136，其中閘極136與上拉裝置PU-1相關聯。閘接觸特徵152-1往第二方向延伸，用以接觸上拉裝置PU-2的汲極。同樣地，閘接觸特徵152-2用以接觸閘極137，其中閘極137與上拉裝置PU-2有關。閘接觸特徵152-2往第二方向延伸，用以接觸上接裝置PU-1的汲極。在其它實施例中，藉由延伸主動接觸特徵148-1，用以合併閘接觸特徵152-2，使得相對應的特徵(下拉裝置PD-11及PD-12的共用汲極、上拉裝置PU-1的汲極以及上拉裝置PU-2的閘極)藉由被合併的接觸特徵均被電性連接在一起。在另一實施例中，同樣地，藉由延伸主動接觸特徵148-2，用以合併閘接觸特徵152-1，使得相對應的特徵(下拉裝 置PD-21及PD-22的共用汲極、上拉裝置PU-2的汲極以及上拉裝置PU-1的閘極)藉由被合併的接觸特徵均被電性連接在一起。
第7圖係為靜態隨機存取記憶胞110的一可能俯視圖，靜態隨機存取記憶胞110更包括其它相互連接特徵。在一可能實施例中，靜態隨機存取記憶胞110包括一貫孔零號層。貫孔零號層在第一金屬層(M1)之下，並且位於接觸層及第一金屬層M1之間。貫孔零號層具有許多貫孔特徵156，其位於下方的接觸層的一接觸特徵與上方的第一金屬層M1的一金屬線之間，並接觸下方的接觸特徵以及上方的金屬線。貫孔零號層形成在靜態隨機存取記憶胞110之中，用以增加空間，使得許多特徵可適當地耦接在一高封裝佈局中。
以下將利用第8圖詳細敍述貫孔零號層與貫孔特徵Via0。第8圖係為相互連接結構160的剖面圖，相互連接結構160形成在基底162之上。基底162包括許多隔離特徵(如淺溝渠隔離，如第8圖的符號STI所示)，並定義許多主動區域，該等主動區域藉由隔離特徵彼此隔離。許多閘極(標示為gate)形成在基底162的主動區之上。相互連接結構160具有接觸特徵，如主動接觸特徵(如符號CO所示)及閘接觸特徵(如符號Gate_CO所示)。主動接觸特徵落在相對應的主動區之上，並且閘接觸特徵落在相對應的閘極之上。
相互連接結構160也包括許多金屬層，如第一金屬層(M1)、第二金屬層(M2)以及第三金屬層(M3)依序設置在基底162之上，並藉由相對應的貫孔層的貫孔特徵垂直連接，如第一貫孔層的貫孔特徵Via1垂直連接於第一金屬層M1與第二金 屬層M2之間，以及第二貫孔層的貫孔特徵Via2垂直連接於第二金屬層M2與第三金屬層M3之間。
具體而言，相互連接結構160包括額外的一貫孔零號層，其設置在接觸層與第一金屬層M1之間。貫孔零號層的貫孔特徵Via0接觸下方的接觸層的接觸特徵及上方的第一金屬層M1的金屬線。貫孔零號層的貫孔特徵Via0增加空間，使得接觸特徵透過第一金屬層M1的相對金屬線作適當地電性連接，特別是在一高封裝佈局中。舉例而言，相鄰閘極彼此接近，並不受限於相鄰閘極間的空間。在俯視圖中，一接觸特徵可能具有小尺寸，使得接觸特徵可實現在受限的空間中。相對應的貫孔特徵Via0可能具有較大尺寸，用以落在最下方的接觸特徵之上，並且仍具有足夠大的尺寸，使得上方的金屬線可連接貫孔特徵Via0。
請參考第7圖，靜態隨機存取記憶胞110包括貫孔特徵156。貫孔特徵156係位於貫孔零號層之中。貫孔特徵156設置在相對應的接觸特徵之上。第7圖裡的貫孔特徵156相似於接觸特徵，但用斜線標示，以區別接觸特徵。為了簡潔起見，第7圖並非只顯示貫孔零號層的貫孔特徵156。
請參考第9圖，靜態隨機存取記憶胞110更具有金屬線，如在第一金屬層M1的金屬線158，第一金屬線M1落在相對應的貫孔特徵Via0之上。為了方便辨視，第9圖係以矩形虛線表示金屬線158。為簡潔起見，第9圖並未只顯示金屬線158。金屬線158可能具有一延伸形狀。在一可能實施例中，金屬線158往第一方向116延伸。
第10圖係為雙埠靜態隨機存取記憶胞170的一可能俯視圖。雙埠靜態隨機存取記憶胞170與雙埠靜態隨機存取記憶胞110相似。雙埠靜態隨機存取記憶胞170包括下拉裝置(PD-11、PD-12、PD-21及PD-22)、上拉裝置(PU-1及PU-2)及通閘裝置(PG-1、PG-2、PG-3及PG-4)，用以構成交錯耦接的兩反相器，並透過兩個埠，進行資料的存取。具體而言，雙埠靜態隨機存取記憶胞170包括一(或更多)長閘接觸特徵150。長閘接觸特徵150接觸並連接相鄰閘極。長閘接觸特徵150具有一延伸形狀。在相鄰閘極往第一方向延伸的同時，長閘接觸特徵150的延伸形狀往第二方向118延伸。在本實施例中，靜態隨機存取記憶胞170包括長閘接觸特徵150-1及150-2。長閘接觸特徵150-1在相鄰閘極之上，其中相鄰閘極與下拉裝置PD-11及PD-12有關。藉由長閘接觸特徵150-1，U形閘結構及相對的佈局問題均會被消除。同樣地，長閘接觸特徵150-2落在相鄰閘極之上，用以電性連接相鄰閘極，其中相鄰閘極與下拉裝置PD-21及PD-22有關。在其它實施例中，靜態隨機存取記憶胞170包括貫孔特徵Via0，其設置在相對應的接觸特徵之上。
第11圖顯示雙埠靜態隨機存取記憶胞180的一可能俯視圖。雙埠靜態隨機存取記憶胞180與靜態隨機存取記憶胞110相似，均括雙埠以及長接觸特徵，其中長接觸特徵接觸兩相鄰閘極。相同的特徵及架構均不再贅述。
在本實施例中，雙埠靜態隨機存取記憶胞180包括鰭狀主動特徵182。因此，在雙埠靜態隨機存取記憶胞180內的許多上拉裝置、下拉裝置以及通閘裝置均為鰭式場效電晶體。 由於多閘極耦接(稱為雙閘極或三閘極)以及具有高封裝密度，鰭式場效電晶體具有增強的效能。每一主動區可能包括一或以上的鰭狀主動特徵。在本實施例中，下拉裝置及通閘裝置的每一主動區包括兩鰭狀主動特徵。舉例而言，下拉裝置PD-11及PD-12的主動區包括兩鰭狀主動特徵182。同樣地，下拉裝置PD-21及PD-22的主動區包括兩鰭狀主動特徵182。通閘裝置PG-1及PG-3的主動區包括兩鰭狀主動特徵182。通閘裝置PG-2及PG-4的主動區一樣包括兩鰭狀主動特徵182。
雙埠靜態隨機存取記憶胞180包括下拉裝置(PD-11、PD-12、PD-21及PD-22)、上拉裝置(PU-1及PU-2)及通閘裝置(PG-1、PG-2、PG-3及PG-4)，用以構成交錯耦接的兩反相器，並藉由兩個埠進行資料的存取。
具體來說，雙埠靜態隨機存取記憶胞180包括一或以上長閘接觸特徵150。長閘接觸特徵150具有一延伸形狀。在相鄰閘極被定位成往第一方向延伸時，長閘接觸特徵150的延伸形狀往第二方向118延伸。在本實施例中，靜態隨機存取記憶胞180包括長閘接觸特徵150-1及150-2。長閘接觸特徵150-1落在相鄰閘極之上，其中相鄰閘極與下拉裝置PD-11及PD-12有關，因此，相鄰閘極彼此電性連接。同樣地，長閘接觸特徵150-2落在相鄰閘極之上，其中相鄰閘極與下拉裝置PD-21及PD-22有關，因此，相鄰閘極彼此電性連接。如上所述，U形閘極所引起的佈局問題將會降低閘極的效能。由於鰭式場效電晶體結構並非平坦，但為三度空間，因此在鰭式場效電晶結構的佈局效應相當重要。藉由長接觸特徵150連接相鄰閘極，可完 成適合的閘極連接，並且不需使用U形閘極。
在其它實施例中，靜態隨機存取記憶胞180包括貫孔特徵Via0。貫孔特徵Via0設置在相對應的接觸特徵上。每一貫孔特徵Via0接觸下方的接觸層的接觸特徵以及上方的第一金屬層M1的金屬線。
第12圖係為雙埠靜態隨機存取記憶胞190的一可能俯視圖。雙埠靜態隨機存取記憶胞190與雙埠靜態隨機存取記憶胞110部分相似，不同之處在於雙埠靜態隨機存取記憶胞190的通閘裝置的閘連接具有不對稱的閘接觸結構。為簡潔起見，相同的特徵及架構便不再贅述。雙埠靜態隨機存取記憶胞190包括下拉裝置(PD-11、PD-12、PD-21及PD-22)、上拉裝置(PU-1及PU-2)及通閘裝置(PG-1、PG-2、PG-3及PG-4)，用以構成交錯耦接的兩反相器，並利用兩個埠進行資料取存。第12圖僅顯示部分的雙埠靜態隨機存取記憶胞190。舉例而言，為方便說明，第12圖並未顯示主動區。主動區可能相似於第10圖的主動區(平坦主動區)或是第11圖的主動區(鰭狀主動區)。許多相互連接特徵呈現於第12圖之中，並說明如下。
靜態隨機存取記憶胞190包括許多接觸特徵、貫孔特徵以及金屬線。在一可能實施例中，雙埠靜態隨機存取記憶胞190包括一(或更多)長閘接觸特徵150。長閘接觸特徵150接觸並連接相鄰閘極。長閘接觸特徵150具有一延伸形狀。當相鄰閘極被定位往第一方向延伸時，長閘接觸特徵150的延伸形狀往第二方向118延伸。在本實施例中，靜態隨機存取記憶胞190具有長閘接觸特徵150-1及150-2。長閘接觸特徵150-1落在相鄰 閘極之上，其中相鄰閘極與下拉裝置PD-11及PD-12有關。長閘接觸特徵150-1使得相鄰閘極彼此電性連接。藉由長閘接觸特徵150-1，可排除U形閘極結構以及相對應的佈局問題。同樣地，長閘接觸特徵150-2落在相鄰閘極之上，其中相鄰閘極與下拉裝置PD-21及PD-22相關。長閘接觸特徵150-2使得相鄰閘極彼此電性連接。在其它實施例中，靜態隨機存取記憶胞190具有貫孔特徵Via0。貫孔特徵Via0設置在相對應的接觸特徵之上。
具體而言，對於通閘裝置的閘連接而言。靜態隨機存取記憶胞190具有不對稱的閘接觸特徵。靜態隨機存取記憶胞190具有閘接觸特徵192-1、192-2、192-3及192-4。閘接觸特徵192-1、192-2、192-3及192-4分別落在通閘裝置PG-1、PG-2、PG-3及PG-4的閘極之上，並接觸通閘裝置PG-1、PG-2、PG-3及PG-4的閘極。閘接觸特徵192-1、192-2、192-3及192-4具有不對稱架構。閘接觸特徵192-1及192-3設置在第一邊緣之上，閘接觸特徵192-2及192-4設置在第二邊緣之上。第一及第二邊緣往第一方向(X方向)延伸。閘接觸特徵192-1及192-3在第一方向彼此補償。同樣地，閘接觸特徵192-2及192-4在第一方向彼此補償。
特別來說，閘接觸特徵192-1、192-2、192-3及192-4各自共用相鄰記憶胞。通閘裝置的閘接觸特徵192的不對稱架構均呈現於第13圖的靜態隨機存取記憶體結構200的俯視圖中。靜態隨機存取記憶體結構200包括示範性的四靜態隨機存取記憶胞(cell 1-1、cell 1-2、cell 2-1以及cell 2-2)的部分，並 且記憶胞的邊界係以虛線顯示。四閘接觸特徵202、204、206及208分別設置在四記憶胞之中，用以提供四靜態隨機存取記憶胞的通閘裝置的閘連接。由這些閘接觸特徵的中心可知，閘接觸特徵202、204、206及208依鋸齒結構配置。若第12圖的靜態隨機存取記憶胞係為cell 2-2時，閘接觸特徵202及204分別係為閘接觸特徵192-4及192-2。特別而言，當閘接觸特徵204係設置在靜態隨機存取記憶胞cell 1-2之中，並被靜態隨機存取記憶胞cell 2-2共同使用時，閘接觸特徵202係設置在靜態隨機存取記憶胞cell 2-2之中，並被靜態隨機存取記憶胞cell 1-2共同使用。
閘接觸特徵202-208依鋸齒架構配置，並穿透複數靜態隨機存取記憶胞。閘接觸特徵係為鋸齒架構，並沿第二方向(Y方向)重覆設置。一第三方向Z被定義成一與基底垂直的方向(垂直X及Y方向)。在一可能實施例中，透過貫孔層，鋸齒架構沿第三方向Z重覆設置。金屬線同樣對準相對應的貫孔特徵。
請參考第12圖，靜態隨機存取記憶胞190更包括貫孔特徵Via0，垂直連接下方的接觸特徵及上方的第一金屬層M1的金屬線，用以增加空間。
靜態隨機存取記憶胞更包括第一金屬線M1L及第二金屬線M2L。第一金屬線M1L位於第一金屬層M1。第二金屬線M2L位於第二金屬層M2。為了完成讀取及寫入操作，第一金屬線M1L及第二金屬線M2L提供電性走線。在本實施例中，在第一金屬層M1之中的第一金屬線被定位在第一方向(X方向)，在第二金屬層M2之中的第二金屬線被定位在第二方向(Y方 向)。第一金屬線垂直接觸貫孔特徵Via0。第二金屬線(如符如196-1~196-9所示)連接在第一金屬線與相對應的貫孔特徵(Via-1)之間，並耦接許多輸入，該等輸入包括電源線。舉例而言，第二金屬線196-5連接至電源線Vdd。在其它實施例中，第二金屬線196-4及196-6連接互補電源線Vss。
第14圖係為本發明之雙埠靜態隨機存取記憶胞210之一可能俯視圖。雙埠靜態隨機存取記憶胞210包括下拉裝置(PD-11、PD-12、PD-21及PD-22)、上拉裝置(PU-1及PU-2)及通閘裝置(PG-1、PG-2、PG-3及PG-4)，用以提供交錯耦接的兩反相器，用以提供兩個埠作為資料存取。雙埠靜態隨機存取記憶胞210的特徵及架構與上述的靜態隨機存取記憶胞相似，故不再贅述。
在靜態隨機存取記憶胞210中，許多場效電晶體形成下拉裝置、上拉裝置及通閘裝置，並使用平坦主動區。在本實施例中，利用一U形閘結構與長自對準接特徵，減少許多接觸，如與空間限制相關聯的問題。
如第14圖所示，形成兩U形閘極212，並設置在靜態隨機存取記憶胞210之上。第一U形閘極212-1設置在靜態隨機存取記憶胞的第一部分(在此例中係為右部分)之上，並且第二U形閘極212-2設置在靜態隨機存取記憶胞的第二部分(在此例中係為左部分)之上。每一U形閘極具有三區段(第一至第三區段)。第一至第三區段彼此連接。第一及第三區段被定位往第一方向延伸。第二區段被定位往第二方向延伸。第二區段的一端直接連接第一區段，而第二區段的另一端直接連接第三區 段。
第一U形閘極212-1設置在P井122之上，並且第一U形閘極212-1的第一區段延伸進入N井120。對下拉裝置PD-11、PD-12及上拉裝置PU-1而言，第一U形閘極212-1形成一連續閘極。第二U形閘極212-2設置在P井122之上，並且第二U形閘極212-2的第一區段延伸進入N井120。對下拉裝置PD-21、PD-22及上拉裝置PU-2而言，第二U形閘極212-2形成一連續閘極。
具體而言，雙埠靜態隨機存取記憶胞210包括一或更多的長自對準接觸特徵214。長自對準接觸特徵214設置在相對應的主動區之上，並接觸相對應的主動區。長自對準接觸特徵214係自對準於相對應的閘極之間。在本實施例中，靜態隨機存取記憶胞210包括長自對準接觸特徵214-1及214-2。以長自對準接觸特徵214-1為例，長自對準接觸特徵214-1被定位往第一方向延伸，並設置在通閘裝置PG-1及PG-3的閘極之間。通閘裝置PG-1及PG-3的閘極互相平行，並定位於相同方向延伸。長自對準接觸特徵214-1更往長U形閘極212-1的兩平行的區段間延伸(往第一方向定位的第一及第三區段)。為了形成長自對準接觸特徵214-1，一層間介電(interlayer dielectric；ILD)層設置在閘極與基底之上。利用一蝕刻遮罩，對層間介電層進行一蝕刻處理(如圖案化光阻層或是硬質遮罩)。該蝕刻處理選擇性地蝕刻層間介電材料，並沒有蝕刻相對應的閘極，因此，接觸溝渠係對準主動區，主動區係位在平行閘極間的間隔中。雖然被定義在蝕刻遮罩的開口並未完全地對準主動區，但由於選擇性地進行蝕刻，因此，接觸溝渠係自對準平行閘極間的主動區(例 如位於通閘裝置PG-1及PG-3的閘極間的主動區)。
在其它實施例中，當使用雙圖案化(或多圖案化)技術時，主動接觸溝渠及閘極接觸溝渠將分別被圖案化。每一主動接觸溝渠的蝕刻處理將選擇性地蝕刻層間介電材料，而不會蝕刻閘極材料(在閘極之上的頂部材料層係為閘圖案化硬質遮罩，側井材料層係為閘極空間)。因此，長自對準接觸特徵214-1係自對準於閘極空間之間，並物理性地接觸閘極空間。
在其它實施例中，靜態隨機存取記憶胞110包括一貫孔零號層。貫孔零號層在第一金屬層(M1)之下，並設置在接觸層及第一金屬層M1之間。貫孔零號層包括許多貫孔特徵Via0。貫孔特徵Via0設置在下方的接觸層的接觸特徵與上方的第一金屬層的金屬線之間，並接觸下方的接觸特徵以及上方的金屬線。貫孔特徵Via0增加著陸(landing)區域，使得下方的接觸特徵易於落在並接觸上方的自對準接觸。
第15圖係為本發明之靜態隨機存取記憶胞220的一可能俯視圖。靜態隨機存取記憶胞220包括一部分的相互連接結構。該部分的相互連接結構設置在一靜態隨機存取記憶胞之上，如靜態隨機存取記憶胞110。靜態隨機存取記憶胞220包括第二金屬層M2上的金屬線及第三金屬層M3上的金屬線，並更包括貫孔特徵。貫孔特徵位於第二金屬層M2及第三金屬層M3之間的貫孔層。第二金屬層M2的金屬線被定位往第二方向(Y方向)延伸，並且第三金屬層M3的金屬線被定位往第一方向(X方向)延伸。如第15圖所示，第二金屬層M2的金屬線分別連接至電源線(Vdd、Vss或是接觸電壓線，如Vss或Vdd)以及位元 線(A_BLB、B_BLB、A_BL及B_BL)。在第三金屬層M3的金屬線分別連接至字元線(WL-A及WL-B)。
第16圖係為本發明之靜態隨機存取記憶胞之另一可能俯視圖。靜態隨機存取記憶胞230包括一部分的相互連接結構。該部分的相互連接結構設置在一靜態隨機存取記憶胞之上，如靜態隨機存取記憶胞110。靜態隨機存取記憶胞230包括第一金屬層M1的金屬線、第二金屬層M2的金屬線及第三金屬層M3的金屬線。在本實施例中，第一金屬層M1的連接至一電源線Vdd，並且被定位往第二方向(Y方向)延伸。第一金屬層M1的其它金屬線可能提供記憶胞局部的連接以及降落接合墊。第二金屬層M2的金屬線被定位往第二方向(Y方向)延伸。如第16圖所示，第二金屬層M2的金屬線分別連接至電源線(Vdd及Vss)、保護線及位元線(A_BLB、B_BLB、A_BL、B_BL)。第三金屬層M3的金屬線被定位往第一方向(X方向)延伸。第三金屬層M3的金屬線分別連接至字元線(WL-A及WL-B)。
第17圖係為本發明之靜態隨機存取記憶胞240之另一可能俯視圖。靜態隨機存取記憶胞240包括一部分的相互連接結構。該部分的相互連接結構設置在一靜態隨機存取記憶胞之上，如靜態隨機存取記憶胞110。靜態隨機存取記憶胞240包括第一金屬層M1的金屬線、第二金屬層M2的金屬線及第三金屬層M3的金屬線。在本實施例中，第一金屬層M1的金屬線232分別連接至電源線(Vdd及Vss)，並被定位往第二方向(Y方向)延伸。第一金屬層M1的其它金屬線可能提供記憶胞的局部連接、電源線Vss及降落接合墊。第二金屬層M2的金屬線被定 位往第二方向(Y方向)延伸。如第17圖所示，第二金屬層M2的金屬線分別連接至電源線(Vdd及Vss)、保護線及位元線(A_BLB、B_BLB、A_BL、B_BL)。第三金屬層M3的金屬線被定位往第一方向(X方向)延伸。第三金屬層M3的金屬線分別連接至字元線(WL-A及WL-B)。
在許多實施例中，上述的雙埠靜態隨機存取記憶胞可解決先前技術所述的各種問題。本發明提供雙埠靜態隨機存取記憶胞以及許多下拉裝置與許多通閘裝置間的不同佈局方式。上述的各種結構及佈局係有益於高介電質金屬閘極。不同的實施例具有一或更多的優點。在一實施例中，藉由平版印刷圖案的許多重要的製程可使長閘接觸特徵對相鄰閘極提供局部連接。在另一實施例中，不對稱的閘極接觸特徵降低許多空間所引起的問題，其可增強空間並對先前的技術節點的記憶胞收縮及佈局比例提供適合的佈局。在其它實施例中，鰭式主動特徵係為筆直的，並且一些鰭式主動特徵係為長的，並連續的，用以形成兩鰭式場效電晶體，如下拉裝置及/或通閘裝置，用以在一大範圍的操作電壓中，提供一較佳裝置，用以提供通閘裝置與下拉裝置間的連接與相稱，其中該大範圍的操作電壓係指最大的操作電壓與最小的操作電壓間的範圍。在另一實施例中，主動區的簡單形狀不但解決下拉裝置的電流擁擠問題，也解決平版印刷的接近效應。
在不同實施例中的許多特徵及架構可能被整合在一靜態隨機存取記憶胞中。舉例而言，一靜態隨機存取記憶胞具有一長閘接觸特徵，用以接觸下拉裝置PD-11與PD-12的閘極 (另一長閘接觸特徵接觸下拉裝置PD-21與PD-22的閘極)，並更具有一不對稱閘接觸特徵，用以接觸通閘裝置的閘極。在另一實施例中，靜態隨機存取記憶胞具有一長閘接觸特徵，用以接觸下拉裝置PD-11與PD-12的閘極(另一長閘接觸特徵接觸下拉裝置PD-21與PD-22的閘極)，一不對稱閘接觸特徵，用以接觸通閘裝置的閘極，以及一自對準接觸特徵。
因此，本發明提供一靜態隨機存取記憶胞的實施例，其具有第一及第二反相器、至少四通閘裝置以及至少兩埠。第一及第二反相器交錯耦接，用以儲存資料。每一反相器具有至少一上拉裝置及至少兩下拉裝置。通閘裝置耦接交錯耦接的反相器。該兩埠耦接該四通閘裝置，用以進行取存動作。第一反相器具有一第一接觸特徵，其接觸第一兩下拉裝置(如PD-11、PD-12)。第二反相器具有一第二接觸特徵，其接觸第二兩下拉裝置(如PD-21、PD-22)。
本發明也提供靜態隨機存取記憶胞的其它實施例，其包括交錯耦接的第一及第二反相器、至少四通閘裝置(PG1~PG4)、至少二埠以及四接觸特徵(C1~C4)。第一及第二反相器用以儲存資料。每一反相器具有至少一上拉裝置及至少二下拉裝置。至少四通閘裝置(PG1~PG4)耦接交錯耦接的反相器。至少二埠耦接至少四通閘裝置，用以進行資料的存取。接觸特徵(C1~C4)分別接觸至少四通閘裝置(PG1~PG4)。靜態隨機存取記憶胞具有一延伸形狀，其往一第一方向延伸，並且接觸特徵(C1~C4)的配置使得接觸特徵(C1~C4)的每一者與另一者在第一方向相互補償。
本發明也提供靜態隨機存取記憶胞的另一實施例，其具有交錯耦接的第一及第二反相器，用以儲存資料。第一反相器具有一第一上拉裝置(PU-1)及兩下拉裝置(PD-11及PD-12)。第二反相器具有一第二上拉裝置(PU-2)及兩下拉裝置(PD-21及PD-22)。靜態隨機存取記憶胞更具有一第一U形閘極、一第二U形閘極、一第一長接觸特徵以及一第二長接觸特徵。第一U形閘極物理性接觸下拉裝置PD-11及PD-12的閘極端。第二U形閘極物理性接觸下拉裝置PD-21及PD-22的閘極端。第一長接觸特徵接觸上拉裝置PU-1的汲極以及下拉裝置PD-11及PD-12的共用汲極。第二長接觸特徵接觸上拉裝置PU-2的汲極以及下拉裝置PD-21及PD-22的共用汲極。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧雙埠靜態隨機存取記憶胞
120、122‧‧‧井區
146-1~146-4‧‧‧閘接觸特徵
136~139、141~144‧‧‧閘極
124、126、128、130、132及134‧‧‧主動區
148-1、148-2‧‧‧主動接觸特徵
116、118‧‧‧方向
112‧‧‧單位胞區域
114‧‧‧單元胞邊界
PU-1、PU-2‧‧‧上拉裝置
PD-11、PD-12、PD-21、PD-22‧‧‧下拉裝置
PG-1~PG-4‧‧‧通閘裝置

Claims (10)

  1. 一種靜態隨機存取記憶胞，包括：一第一反相器，包括至少一第一上拉裝置、至少一第一下拉裝置以及至少一第二下拉裝置；一第二反相器，交錯耦接該第一反相器，用以儲存資料，該第二反相器具有至少一第二上拉裝置、至少一第三下拉裝置以及至少一第四下拉裝置；至少四通閘裝置，耦接該第一及第二反相器；至少二埠，耦接該至少四通閘裝置，用以進行資料存取；一第一接觸特徵，接觸該第一反相器的該第一及第二下拉裝置；以及一第二接觸特徵，接觸該第二反相器的該第三及第四下拉裝置。
  2. 如申請專利範圍第1項所述之靜態隨機存取記憶胞，其中該第一下拉裝置具有一第一閘極，該第二下拉裝置具有一第二閘極，該第三下拉裝置具有一第三閘極，該第四下拉裝置具有一第四閘極，該第一接觸特徵直接落在該第一及第二閘極之上，並且該第二接觸特徵直接落在該第三及第四閘極之上，該第一及第二下拉裝置具有一第一共用汲極，並且該第三及第四下拉裝置具有一第二共用汲極，該第一、第二、第三及第四閘極往一第一方向延伸，並且該第一及第二接觸特徵往一第二方向延伸，該第二方向垂直該第一方向，該第一、第二、第三及第四下拉裝置均具有鰭狀場效電晶體。
  3. 如申請專利範圍第2項所述之靜態隨機存取記憶胞，更包括：複數主動區，該等主動區往該第二方向延伸，並包括：一第一主動區，位於該第一及第二閘極之下；一第二主動區，位於該第三及第四閘極之下；一第三主動區，接近該第一主動區；一第四主動區，接近該第二主動區；該至少四通閘極裝置中的一第一及第二通閘裝置形成在該第三主動區之上；以及該至少四通閘極裝置中的一第三及第四通閘裝置形成在該第四主動區之上。
  4. 如申請專利範圍第3項所述之靜態隨機存取記憶胞，其中該靜態隨機存取記憶胞具有一延伸形狀，並往該第一方向延伸一第一尺寸以及往該第二方向延伸一第二尺寸；該第一尺寸大於該第二尺寸，並且該第一、第二、第三及第四主動區沿著該第一尺寸配置，使得該第一及第二主動區位於該第三及第四主動區之間。
  5. 如申請專利範圍第4項所述之靜態隨機存取記憶胞，更包括：一第一通閘接觸特徵，接觸該第一通閘裝置；一第二通閘接觸特徵，接觸該第二通閘裝置；一第三通閘接觸特徵，接觸該第三通閘裝置；一第四通閘接觸特徵，接觸該第四通閘裝置；一自對準接觸特徵，往該第一方向延伸，其中該自對準 接觸特徵接觸該第一共用汲極以及該第一及第二通閘裝置之間所共用的其它共用汲極；以及一貫孔特徵，垂直接觸該自對準接觸特徵以及一第一金屬層的一金屬線；其中該靜態隨機存取記憶胞往該第一方向的一第一邊緣延伸至一第二邊緣，該第一及第二通閘接觸特徵設置在該靜態隨機存取記憶胞的該第一邊緣之上，並在該第一方向相互補償，該第三及第四通閘接觸特徵設置在該靜態隨機存取記憶胞的該第二邊緣之上，並在該第二方向相互補償。
  6. 一種靜態隨機存取記憶胞結構，包括：一第一反相器，包括至少一第一上拉裝置、至少一第一下拉裝置以及至少一第二下拉裝置；一第二反相器，交錯耦接該第一反相器，用以儲存資料，該第二反相器具有至少一第二上拉裝置、至少一第三下拉裝置以及至少一第四下拉裝置；至少四通閘裝置，耦接該第一及第二反相器；至少二埠，耦接該至少四通閘裝置，用以存取資料；一第一接觸特徵，接觸該至少四通閘裝置中之一第一通閘裝置；一第二接觸特徵，接觸該至少四通閘裝置中之一第二通閘裝置；一第三接觸特徵，接觸該至少四通閘裝置中之一第三通閘裝置； 一第四接觸特徵，接觸該至少四通閘裝置中之一第四通閘裝置；其中該靜態隨機存取記憶胞結構具有一延伸形狀，該延伸形狀往一第一方向延伸，該第一、第二、第三及第四接觸特徵在該第一方間相互補償。
  7. 如申請專利範圍第6項所述之靜態隨機存取記憶胞結構，其中該靜態隨機存取記憶胞結構往該第一方向的一第一邊緣延伸至一第二邊緣，該第一及第二邊緣間具有一第一尺寸，並且該靜態隨機存取記憶胞結構往第二方向延伸一第二尺寸，該第二方向垂直該第一方向，該第二尺寸小於該第一尺寸，該第一及第三接觸特徵設置在該第一邊緣，並在該第一方向相互補償，該第二及第四接觸特徵設置在該第二邊緣，並在該第一方向相互補償，該第一通閘裝置具有一第一閘極，該第二通閘裝置具有一第二閘極，該第三通閘裝置具有一第三閘極，該第四通閘裝置具有一第四閘極，該第一、第二、第三及第四閘極往該第一方向延伸，該第一接觸特徵接觸該第一閘極，該第二接觸特徵接觸該第二閘極，該第三接觸特徵接觸該第三閘極，該第四接觸特徵接觸該第四閘極，該第一、第二、第三及第四接觸特徵連接複數字元線。
  8. 一種靜態隨機存取記憶胞，包括一第一反相器，包括至少一第一上拉裝置、至少一第一下拉裝置以及至少一第二下拉裝置； 一第二反相器，交錯耦接該第一反相器，用以儲存資料，該第二反相器具有至少一第二上拉裝置、至少一第三下拉裝置以及至少一第四下拉裝置；一第一U形閘極，物理性地連接該第一及第二下拉裝置的閘極端，其中該第一U形閘極具有一第一區段、一第二區段以及一第三區段，該第一及第三區段往該第一方向延伸，該第二區段往一第二方向延伸，該第二方向垂直該第一方向，該第二區段的一端直接地連接該第一區段，該第二區段的另一端直接地連接該第三區段，該第一長接觸特徵自對準於該第一及第三區段之間；一第二U形閘極，物理性地連接該第三及第四下拉裝置的閘極端；一第一長接觸特徵，接觸該第一上拉裝置的一汲極以及該第一及第二下拉裝置的一第一共用汲極；以及一第二長接觸特徵，接觸該第二上拉裝置的一汲極以及該第三及第四下拉裝置的一第二共用汲極。
  9. 如申請專利範圍第8項所述之靜態隨機存取記憶胞，更包括：四通閘裝置，耦接該第一及第二反相器；二埠，耦接該至少四通閘裝置，用以存取資料，其中該第一長接觸特徵接觸該四通閘裝置中的一第一及第三通閘裝置，該第二長接觸特徵接觸該四通閘裝置中的一第二及第四通閘裝置。
  10. 如申請專利範圍第8項所述之靜態隨機存取記憶胞，更 包括：一第一貫孔層，設置在一第一金屬層之下，並包括：一第一貫孔特徵，直接地接觸該第一長接觸特徵以及該第一金屬層中的一第一金屬線；以及一第二貫孔特徵，直接地接觸該第二長接觸特徵以及該第一金屬層中的一第二金屬線，其中該靜態隨機存取記憶胞往一第一方向延伸，並且該第一及第二長接觸特徵往該第一方向延伸。
TW102142003A 2013-01-02 2013-11-19 靜態隨機存取記憶胞及結構 TWI527159B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/732,980 US9099172B2 (en) 2013-01-02 2013-01-02 Dual-port SRAM connection structure

Publications (2)

Publication Number Publication Date
TW201428894A true TW201428894A (zh) 2014-07-16
TWI527159B TWI527159B (zh) 2016-03-21

Family

ID=50928550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142003A TWI527159B (zh) 2013-01-02 2013-11-19 靜態隨機存取記憶胞及結構

Country Status (5)

Country Link
US (3) US9099172B2 (zh)
KR (1) KR101508425B1 (zh)
CN (1) CN103915112B (zh)
DE (1) DE102013102427B4 (zh)
TW (1) TWI527159B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576963B (zh) * 2014-07-24 2017-04-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體單元

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099172B2 (en) 2013-01-02 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM connection structure
US9202552B2 (en) * 2013-12-13 2015-12-01 Globalfoundries Inc. Dual port SRAM bitcell structures with improved transistor arrangement
CN104795395B (zh) * 2014-01-20 2018-08-10 中芯国际集成电路制造(上海)有限公司 静态随机存储器及其形成方法
JP6449082B2 (ja) * 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
CN105448326B (zh) * 2014-09-01 2018-08-10 中芯国际集成电路制造(上海)有限公司 静态随机存储器及其布局和存取方法
US9251888B1 (en) 2014-09-15 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
CN105575420B (zh) * 2014-10-13 2018-08-03 中芯国际集成电路制造(上海)有限公司 静态随机存储器
CN105575421B (zh) * 2014-10-13 2018-09-18 中芯国际集成电路制造(上海)有限公司 静态随机存储器
KR102193633B1 (ko) * 2014-12-30 2020-12-21 삼성전자주식회사 듀얼 포트 에스램 장치 및 그 제조 방법
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
US10127951B2 (en) * 2015-11-09 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with reduced-resistance interconnect
US9704564B2 (en) * 2015-11-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with reduced capacitance and resistance
US9646974B1 (en) * 2016-03-25 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port static random access memory
TWI681542B (zh) * 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US10020312B2 (en) * 2016-05-18 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory
KR102256055B1 (ko) 2017-04-06 2021-05-27 삼성전자주식회사 반도체 소자
US9935112B1 (en) * 2017-05-19 2018-04-03 Globalfoundries Inc. SRAM cell having dual pass gate transistors and method of making the same
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
CN109244074B (zh) * 2017-07-10 2020-10-16 中芯国际集成电路制造(北京)有限公司 一种双端口sram器件及其制作方法、电子装置
US10522528B2 (en) 2017-09-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device layout
CN110010169B (zh) * 2018-01-04 2022-03-29 联华电子股份有限公司 双端口静态随机存取存储器单元
US10439064B1 (en) * 2018-05-29 2019-10-08 Globalfoundries Inc. Dual port vertical transistor memory cell
CN110570888A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 静态存储单元、阵列及器件
US10741566B2 (en) * 2018-06-26 2020-08-11 Micron Technology, Inc. Integrated arrangements of pull-up transistors and pull-down transistors, and integrated static memory
TWI771484B (zh) * 2018-09-07 2022-07-21 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US10726909B1 (en) 2019-03-20 2020-07-28 Marvell International Ltd. Multi-port memory arrays with integrated worldwide coupling mitigation structures and method
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
US11100986B2 (en) * 2019-12-17 2021-08-24 Micron Technology, Inc. Discharge current mitigation in a memory array
US11417375B2 (en) 2019-12-17 2022-08-16 Micron Technology, Inc. Discharge current mitigation in a memory array
TW202141703A (zh) 2020-02-25 2021-11-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體單元
US11444072B2 (en) 2020-02-25 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM structure
US11521676B2 (en) * 2020-04-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with asymmetric interconnection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4885365B2 (ja) * 2000-05-16 2012-02-29 ルネサスエレクトロニクス株式会社 半導体装置
US7405994B2 (en) 2005-07-29 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dual port cell structure
WO2008046179A1 (en) * 2006-01-10 2008-04-24 Manoj Sachdev Asymmetric four-transistor sram cell
US9099172B2 (en) 2013-01-02 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM connection structure
CN101677016B (zh) * 2008-09-17 2012-02-08 中国科学院微电子研究所 一种双端口静态随机存取存储器单元
US8189368B2 (en) * 2009-07-31 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
US8009463B2 (en) 2009-07-31 2011-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
US8315084B2 (en) 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell
US8675397B2 (en) * 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576963B (zh) * 2014-07-24 2017-04-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體單元

Also Published As

Publication number Publication date
US9773545B2 (en) 2017-09-26
US20150340083A1 (en) 2015-11-26
CN103915112A (zh) 2014-07-09
TWI527159B (zh) 2016-03-21
US9916893B2 (en) 2018-03-13
DE102013102427B4 (de) 2017-08-03
DE102013102427A1 (de) 2014-07-03
KR101508425B1 (ko) 2015-04-07
CN103915112B (zh) 2017-12-05
US20180012650A1 (en) 2018-01-11
US9099172B2 (en) 2015-08-04
US20140185365A1 (en) 2014-07-03
KR20140088488A (ko) 2014-07-10

Similar Documents

Publication Publication Date Title
TWI527159B (zh) 靜態隨機存取記憶胞及結構
US10163495B2 (en) Two-port SRAM connection structure
US9911744B2 (en) Methods and apparatus for SRAM cell structure
USRE47207E1 (en) Cell structure for dual-port SRAM
KR101531795B1 (ko) ＦｉｎＦＥＴ를 위한 구조
KR101357921B1 (ko) 메모리 셀
JP5232201B2 (ja) デュアルポートｓｒａｍセルの構造
US9892781B2 (en) Cell structure for dual-port static random access memory
US10032782B2 (en) Static random access memory and manufacturing method thereof
WO2016117288A1 (ja) 半導体集積回路装置
JP2001358232A (ja) 半導体記憶装置
US10559573B2 (en) Static random access memory structure