DE102014110957A1 - Statische Dual-Port-RAM-Zelle - Google Patents

Statische Dual-Port-RAM-Zelle Download PDF

Info

Publication number
DE102014110957A1
DE102014110957A1 DE102014110957.0A DE102014110957A DE102014110957A1 DE 102014110957 A1 DE102014110957 A1 DE 102014110957A1 DE 102014110957 A DE102014110957 A DE 102014110957A DE 102014110957 A1 DE102014110957 A1 DE 102014110957A1
Authority
DE
Germany
Prior art keywords
line
metal layer
inverter
sram cell
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014110957.0A
Other languages
English (en)
Other versions
DE102014110957B4 (de
Inventor
Jhon-Jhy Liaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014110957A1 publication Critical patent/DE102014110957A1/de
Application granted granted Critical
Publication of DE102014110957B4 publication Critical patent/DE102014110957B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Offenbarung sieht eine statische RAM-(SRAM)-Zelle vor, die einen ersten Inverter umfasst, der eine erste Pull-Up-(PU)-Vorrichtung, eine erste Pull-Down-(PD)-Vorrichtung und eine zweite PD-Vorrichtung umfasst; einen zweiten Inverter, der mit dem ersten Inverter über Kreuz gekoppelt ist, wobei der zweite Inverter eine zweite PU-Vorrichtung, eine dritte PD-Vorrichtung und eine vierte PD-Vorrichtung umfasst; eine erste und eine zweite Pass-Gate-(PG)-Vorrichtung, die mit dem ersten Inverter verbunden sind, um einen ersten Anschluss auszubilden; und eine dritte und eine vierte PG-Vorrichtung, die mit dem zweiten Inverter verbunden sind, um einen zweiten Anschluss auszubilden. Die erste und die zweite PG-Vorrichtung, die erste PD-Vorrichtung des ersten Inverters und die dritte PD-Vorrichtung des zweiten Inverters sind auf einem ersten aktiven Bereich konfiguriert. Die dritte und die vierte PG-Vorrichtung, die zweite PD-Vorrichtung des ersten Inverters und die vierte PD-Vorrichtung des zweiten Inverters sind auf einem zweiten aktiven Bereich konfiguriert.

Description

  • HINTERGRUND
  • Bei der integrierten Schaltungstechnolgie weit unterhalb der Mikrometerschwelle ist eine eingebettete statische RAM-(SRAM)-Vorrichtung eine beliebte Speichereinheit für Hochgeschwindigkeits-Kommunikation, Bildverarbeitung und System-on-Chip-(SOC)-Produkte geworden. Eine Dual-Port-(DP)-SRAM-Vorrichtung erlaubt beispielsweise einen parallelen Betrieb, etwa 1R (lesen) 1W (schreiben) oder 2R (lesen) in einem Zyklus, und hat daher eine höhere Bandbreite als ein Single-Port-SRAM. In fortschrittlichen Technologien mit verringerter Merkmalgröße und erhöhter Packungsdichte sind niedrige Ladungszeiten und hohe Geschwindigkeit der Zellenstruktur wichtige Faktoren bei eingebettetem Speicher und SOC-Produkten. Die SRAM-Zellenstruktur im dünnen Stil mit kurzer Bitleitung (BL) stellt bessere Leistungsfähigkeit bei BL-Widerstands-Kapazitäts-Verzögerung bereit. Die Zellenstruktur im dünnen Stil leidet jedoch an manchen Schwierigkeiten einschließlich Datenknoten-Leckstrom, Vorrichtungsanpassung von Pull-Down-(PD)-/Pass-Gate-(PG)-Vorrichtungen und Stromverdrängung (engl. „current crowding”) etc. Der Spezialbetriebs-Modus (paralleler Betrieb) des DP-SRAMs erfordert höhere Pull-Down-Ansteuerleistung, um zwei Anschlüsse des ON-Betriebsmodus abzudecken. Dies erfordert weiter die Doppel-Beta-Verhältnis-Einstellung für die Störsignalgrenze („static noise margin”, SNM). Als solche ist die Breite der DP-Vorrichtung etwa 2x die der Single-Port-Zelle. Dies führt zu einem Layout in L-Form oder T-Form des Drain-Knotens der DP-Vorrichtung und kann daher zu den obigen Schwierigkeiten führen. Zusätzliche kann die SRAM-Zelle auf viele Schwierigkeiten während des Lithographieverfahrens treffen. Es ist daher wünschenswert, eine neue Struktur zu erhalten, um die obigen Probleme zu lösen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht im Maßstab gezeichnet sind. In Wirklichkeit können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1–2 sind schematische Ansichten einer Dual-Port-SRAM-(DP-SRAM)-Vorrichtung, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist.
  • 3A ist eine Draufsicht einer Metall-Routing-Struktur, die in einer DP-SRAM-Zelle gemäß einigen Ausführungsformen der vorliegenden Offenbarung ausgebildet ist.
  • 3B–3C sind Draufsichten von einer oder mehreren Metallschichten einschließlich Metall-Routing-Strukturen in einer DP-SRAM-Zelle gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 4A–4C sind Draufsichten einer DP-SRAM-Zelle, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist.
  • 5A–5C sind Draufsichten einer DP-SRAM-Zelle, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist.
  • 6A–6B sind Draufsichten eines Abschnitts einer DP-SRAM-Zelle, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist.
  • 7A–7B sind Draufsichten eines Abschnitts einer DP-SRAM-Zelle, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist.
  • 8 ist eine Schnittansicht eines Abschnitts einer DP-SRAM-Zelle, die mehrere Metallschichten umfasst, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt sind.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und Ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • 1–2 sind schematische Ansichten einer Dual-Port-(DP)-SRAM-Zelle 100, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist. Die DP-SRAM-Zelle 100 umfasst einen ersten Inverter 110 und einen zweiten Inverter 120, die über Kreuz gekoppelt sind. Der erste Inverter 110 umfasst eine erste Pull-Up-(PU)-Vorrichtung, die mit einem p-Metalloxid-Halbleiter-Feldeffekttransistor (PMOSFET) ausgebildet ist, der als PU-1 bezeichnet wird. Der erste Inverter 110 umfasst auch eine Mehrzahl von ersten Pull-Down-(PD)-Vorrichtungen, die mit n-MOSFETs (NMOSFETs) ausgebildet sind und im parallelen Modus konfiguriert sind und die als PD1-1 und PD1-2 bezeichnet werden. Der zweite Inverter 120 umfasst eine zweite PU-Vorrichtung, die mit einem PMOSFET ausgebildet ist und als PU-2 bezeichnet wird. Der zweite Inverter 120 umfasst auch eine Mehrzahl von zweiten PD-Vorrichtungen, die mit NMOSFETs ausgebildet und im parallelen Modus konfiguriert sind und als PD2-1 und PD2-2 bezeichnet werden.
  • Immer noch mit Bezug auf 1–2 sind die Drains von PU-1, PD1-1 und PD1-2 elektrische miteinander verbunden, was einen ersten Drain-Knoten (oder ersten Knoten, auch als 1. Knoten bezeichnet) definiert. Die Drains von PU-2, PD2-1 und PD2-2 sind elektrisch miteinander verbunden, was einen zweiten Drain-Knoten (oder zweiten Knoten, auch als 2. Knoten bezeichnet) definiert. Die Gates von PU1, PD1-1 und PD1-2 sind elektrisch verbunden und mit dem zweiten Knoten (2. Knoten) verbunden. Die Gates von PU-2, PD2-1 und PD2-2 sind elektrisch verbunden und mit dem ersten Knoten (1. Knoten) verbunden. Die Sources von PU-1 und PU-2 sind mit der Netzleitung (Vcc-Leitung) elektrisch verbunden. Die Sources von PD1-1, PD1-2, PD2-1 und PD2-2 sind mit der komplementären Netzleitung (Vss-Leitung) elektrisch verbunden. In manchen Ausführungsformen sind die Sources von PD1-1 und PD1-2, wie in 2 gezeigt ist, mit einer ersten Vss-Leitung elektrisch verbunden, während die Sources von PD2-1 und PD2-2 mit einer zweiten Vss-Leitung elektrisch verbunden sind.
  • Wie in 2 gezeigt ist, umfasst die DP-SRAM-Zelle 100 weiter einen ersten Anschluss (Port-A) und einen zweiten Anschluss (Port-B). In manchen Ausführungsformen umfasst Port-A mindestens zwei Pass-Gate-(PG)-Vorrichtungen, die als PG-1 und PG-2 bezeichnet werden, und Port-B umfasst mindestens zwei PG-Vorrichtungen, die als PG-3 und PG-4 bezeichnet werden. Jede der PG-Vorrichtungen kann einen NMOSFET umfassen. In manchen Ausführungsformen ist der Drain von PG-1 mit einer ersten Bitleitung (als BL-A bezeichnet) elektrisch verbunden, die Source von PG-1 ist mit dem ersten Knoten (1. Knoten) elektrisch verbunden und das Gate von PG-1 ist mit einer ersten Wortleitung (als Port-A WL bezeichnet) elektrisch verbunden. Der Drain von PG-2 ist mit einer ersten Bitleitung-Bar (engl. „bit line bar”; bezeichnet als BL-A Bar) elektrisch verbunden, die Source von PG-2 ist mit dem zweiten Knoten (2. Knoten) elektrisch verbunden und das Gate von PG-2 ist mit der ersten Wortleitung (Port-A WL) elektrisch verbunden. Der Drain von PG-3 ist mit einer zweiten Bitleitung (BL-B) elektrisch verbunden, die Source von PG-3 ist mit dem ersten Knoten (1. Knoten) elektrisch verbunden und das Gate von PG-3 ist mit einer zweiten Wortleitung (Port-B WL) elektrisch verbunden. Der Drain von PG-4 ist mit einer zweiten Bitleitung-Bar (BL-B Bar) elektrisch verbunden, die Source von PG-4 ist mit dem zweiten Knoten (2. Knoten) elektrisch verbunden und das Gate von PG-4 ist mit der zweiten Wortleitung (Port-B WL) elektrisch verbunden. Die Wortleitungen und die Bitleitungen können für Lese- und/oder Schreib-Funktionen dienen.
  • Verschiedene NMOSFETs und PMOSFETs können durch jede geeignete Technik ausgebildet werden. In manchen Ausführungsformen können die NMOSFETs und PMOSFETs herkömmliche MOSFETs sein. Die verschiedenen NMOSFETs und PMOSFETs können mittels High-k-/Metallgate-Techniken ausgebildet werden. In manchen alternativen Ausführungsformen können die verschiedenen NMOSFETs und PMOSFETs Fin-Feldeffekttransistoren (FinFETs) umfassen. Die FinFETs können durch ein Verfahren ausgebildet werden, das das Abscheiden einer Schicht aus dielektrischem Material auf dem Halbleitersubstrat, das Ätzen der Schicht aus dielektrischem Material, um Öffnungen darin auszubilden, das selektive epitaktische Aufwachsen eines Halbleitermaterials (etwa Silizium) auf dem Halbleitersubstrat in den Öffnungen, um aktive Grat-Bereiche und STI-Merkmale auszubilden, umfasst. Die verschiedenen FinFETs können auch gestreckte Merkmale zur verbesserten Beweglichkeit und Vorrichtungsleistung umfassen. Die p-FinFETs können beispielsweise epitaktisch aufgewachsenes Silizium-Germanium auf einem Siliziumsubstrat umfassen. In manchen Ausführungsformen kann die DP-SRAM-Zelle 100 zusätzliche Vorrichtungen umfassen, etwa zusätzliche PD-Vorrichtungen und PG-Vorrichtungen.
  • 3A ist eine Draufsicht einer Metall-Routing-Struktur 200, die in einer Metallschicht (z. B. M1) der DP-SRAM-Zelle 100 ausgebildet ist, gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. Mit Bezug auf 3A kann eine Mehrzahl von Metallleitungen 202–222 in der ersten Metallschicht M1 ausgebildet und im Wesentlichen entlang einer ersten Abmessung 294 ausgerichtet sein.
  • Immer noch mit Bezug auf 3A umfasst in manchen Ausführungsformen die erste Metallschicht M1 der DP-SRAM-Zelle 100 eine erste Wortleitungs-Landungsleitung (WL-A Landungsleitung) 202, eine erste lokale Verbindung (LI) 204, eine erste Bitleitung (BL-A) 206, eine erste Vss-Leitung 208, eine erste Bitleitung-Bar (BL-A Bar), eine erste Vdd-Leitung 212, eine zweite Bitleitung (BL-B) 214, eine zweite Vss-Leitung 216, eine zweite Bitleitung-Bar (BL-B Bar) 218, eine zweite lokale Verbindung (LI) 220 und eine zweite Wortleitungs-Landungsleitung (WL-B Landungsleitung) 222. In manchen Ausführungsformen sind die Metallleitungen 202–222 in der ersten Metallschicht M1 in einer Reihenfolge angeordnet, die mit Bezug auf 3 beschrieben ist. Die Metallleitungs-Routing-Struktur 200 von 3 kann auf die DP-SRAM-Zelle anwendbar sein, die die mehreren PD-Vorrichtungen von dem gleichen Inverter aufweist, die getrennt in unterschiedlichen aktiven Bereichen angeordnet sind. Wie später in der vorliegenden Offenbarung beschrieben ist, kann die erste PD-Vorrichtung PD1-1 des ersten Inverters Inverter-1 beispielsweise auf einem ersten aktiven Bereich ausgebildet sein und die zweite PD-Vorrichtung PD1-2 des ersten Inverters Inverter-1 kann in einem zweiten aktiven Bereich ausgebildet sein. Die Metallleitungen der Metallleitungs-Routing-Struktur 200 in der ersten Metallschicht M1 sind gerade Leitungen, was für Lithographiestrukturierung nützlich sein kann, um für eine gleichmäßige Dichte und eindimensionales Routing in den Strukturen zu sorgen.
  • In manchen Ausführungsformen können die erste Wortleitungs-Landungsleitung (WL-A Landungsleitung) 202 und die zweite Wortleitungs-Landungsleitung (WL-B Landungsleitung) 222 verwendet werden, um die Gate-Strukturen, die unter der ersten Metallschicht M1 ausgebildet sind, mit der einen oder den mehreren Wortleitungen elektrisch zu verbinden, die in der zweiten Metallschicht M2 und über der ersten Metallschicht M1 ausgebildet sind. Die erste Wortleitungs-Landungsleitung (WL-A Landungsleitung) 202 und die zweite Wortleitungs-Landungsleitung (WL-B Landungsleitung) 222 können auf dem Rand 201 der Zelle ausgebildet sein, wie in 3A gezeigt ist. Die erste Vdd-Leitung 212 kann im Wesentlichen in dem mittleren Abschnitt der DP-SRAM-Zelle 100 in der ersten Metallschicht M1 angeordnet sein. In manchen Ausführungsformen sind die Metallleitungen 202–222 in der ersten Metallschicht M1 im Wesentlichen entlang der ersten Abmessung 294 ausgerichtet. In der vorliegenden Ausführungsform sind die Vdd-Leitung und/oder die Vss-Leitung zwischen den beiden angrenzenden Bitleitungen in der ersten Metallschicht M1 zur Rauschschirmung konfiguriert. Die erste Vss-Leitung 208 ist beispielsweise zwischen der ersten Bitleitung (BL-A) 206 und der ersten Bitleitung-Bar (BL-A Bar) 210 ausgebildet, die erste Vdd-Leitung 212 ist zwischen der ersten Bitleitung-Bar (BL-A Bar) 210 und der zweiten Bitleitung (BL-B) 214 ausgebildet, und die zweite Vss-Leitung 216 ist zwischen der zweiten Bitleitung (BL-B) 214 und der zweiten Bitleitung-Bar (BL-B Bar) 218 ausgebildet.
  • 3B–3C sind Draufsichten von einer oder mehreren Metallschichten, die Metall-Routing-Strukturen umfassen, die über der ersten Metallschicht M1 in der DP-SRAM-Zelle ausgebildet sind, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In manchen Ausführungsformen umfasst, wie in 3B gezeigt ist, die DP-SRAM-Zelle 100 mindestens zwei Verbindungsschichten, d. h. eine erste Metallschicht M1 und eine zweite Metallschicht M2, die über der ersten Metallschicht M1 ausgebildet ist. Eine Metall-Routing-Struktur 270 kann eine Mehrzahl von Metallleitungen 250–258 umfassen, die in der zweiten Metallschicht M2 über der ersten Metallschicht M1 ausgebildet sind. Die Metallleitungen 250–258 können im Wesentlichen entlang einer zweiten Abmessung 292 ausgerichtet sein. Die zweite Abmessung 292 kann im Wesentlichen rechtwinklig zu der ersten Abmessung 294 sein, wie in 3B–3C gezeigt ist.
  • In manchen Ausführungsformen umfasst, wie in 3B gezeigt ist, die zweite Metallschicht M2 der DP-SRAM-Zelle 100 eine dritte Vss-Leitung 250, eine erste Wortleitung 252 (WL-A), eine zweite Vdd-Leitung 254, eine zweite Wortleitung 256 (WL-B) und eine vierte Vss-Leitung 258. Die dritte Vss-Leitung 250 und die vierte Vss-Leitung 258 können auf dem Rand 201 der Bitzelle ausgebildet sein. Die zweite Vdd-Leitung 254 kann im Wesentlichen in dem mittleren Abschnitt der DP-SRAM-Zelle 100 in der zweiten Metallschicht M2 angeordnet sein. In manchen Ausführungsformen sind die Metallleitungen 250–258 in der zweiten Metallschicht M2 alle im Wesentlichen entlang der zweiten Abmessung 292 ausgerichtet, die im Wesentlichen rechtwinklig zu der erste Abmessung 294 ist. In manchen Ausführungsformen sind die Metallleitungen 250–258 in der zweiten Metallschicht M2 in einer Reihenfolge angeordnet, die in 3B gezeigt ist. In der vorliegenden Ausführungsform ist die Vdd-Leitung und/oder die Vss-Leitung zwischen zwei angrenzenden Wortleitungen in der zweiten Metallschicht M2 konfiguriert. Die zweite Vdd-Leitung 254 kann beispielsweise zwischen der ersten Wortleitung 252 (WL-A) und der zweiten Wortleitung 256 (WL-B) ausgebildet sein. Die Vss-Leitungen und die Vdd-Leitungen können als Netzleitungen dienen, um Strom in der DP-SRAM-Zelle bereitzustellen und zu routen. In verschiedenen Ausführungsformen können die Metallleitungen in der ersten Metallschicht M1 und/oder der zweiten Metallschicht M2 andere Konfigurationen aufweisen.
  • Immer noch mit Bezug auf 3B sind verschiedene Durchkontaktierungen (Vias) zur Verbindung der ersten Metallschicht M1 mit der zweiten Metallschicht M2 richtig konfiguriert und auf der ersten Metallschicht M1 ausgebildet. In manchen Ausführungsformen umfassen die Durchkontaktierungen auf der ersten Metallschicht M1 eine erste Durchkontaktierung 230 und eine zweite Durchkontaktierung 232, die auf der ersten Vss-Leitung 208 bzw. der zweiten Vss-Leitung 216 landen, um die dritte Vss-Leitung 250 mit der ersten Vss-Leitung 208 bzw. der zweiten Vss-Leitung 216 zu verbinden. Eine dritte Durchkontaktierung 234 kann auf der ersten Wortleitungs-Landungsleitung (WL-A Landungsleitung) landen, um die erste Wortleitung 252 (WL-A) mit der ersten Wortleitungs-Landungsleitung 202 (WL-A Landungsleitung) zu verbinden. Eine vierte Durchkontaktierung 236 kann auf der ersten Vdd-Leitung 212 landen, um die erste Vdd-Leitung 212 mit der zweiten Vdd-Leitung 254 zu verbinden. Eine fünfte Durchkontaktierung 238 kann auf der zweiten Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung) landen, um die zweite Wortleitung 256 (WL-B) mit der zweiten Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung) zu verbinden. Eine sechste Durchkontaktierung 240 und eine siebte Durchkontaktierung 242 können auf der ersten Vss-Leitung 208 und der zweiten Vss-Leitung 216 landen, um die vierte Vss-Leitung 258 mit der ersten Vss-Leitung 208 bzw. der zweiten Vss-Leitung 216 zu verbinden. Die verschiedenen Metallleitungen können anders konfiguriert und/oder zugeordnet sein, gemäß den Konfigurationen der verschiedenen PU-Vorrichtungen, PD-Vorrichtungen und PG-Vorrichtungen. Man beachte, dass die Durchkontaktierungen 230–242 zwischen den Metallschichten M1 und M2 angeordnet sind, um als Verbindungsweg zu dienen. Somit landen diese Durchkontaktierungen auf M1 und unter M2.
  • 3C ist eine Draufsicht einer Metall-Routing-Struktur 300, die auf einer oder mehreren Metallschichten (z. B. der Metallschicht M1) der DP-SRAM-Zelle 100 ausgebildet ist, gemäß einigen beispielhaften Ausführungsformen der vorliegenden Offenbarung. In einigen Ausführungsformen umfasst, wie in 3C gezeigt ist, die DP-SRAM-Zelle 100 mindestens zwei Verbindungsschichten, d. h. eine erste Metallschicht M1 und eine zweite Metallschicht M2, die über der ersten Metallschicht M1 ausgebildet ist. Eine Metall-Routing-Struktur 300 kann eine Mehrzahl von Metallleitungen 310–318 umfassen, die in der zweiten Metallschicht M2 über der ersten Metallschicht M1 ausgebildet sind. Die Metallleitungen 310–318 können im Wesentlichen entlang einer zweiten Abmessung 292 ausgerichtet sein. Die zweite Abmessung 292 kann im Wesentlichen rechtwinklig zu der ersten Abmessung 294 sein, wie in 3B–3C gezeigt ist.
  • In einer Ausführungsform, die in 3C gezeigt ist, umfasst die zweite Metallschicht M2 der DP-SRAM-Zelle 100 eine zweite Vdd-Leitung 310, eine erste Wortleitung 312 (WL-A), eine dritte Vss-Leitung 314, eine zweite Wortleitung 316 (WL-B) und eine dritte Vdd-Leitung 318. Die zweite Vdd-Leitung 310 und die dritte Vdd-Leitung 318 können auf dem Rand 301 der Bitzelle liegen, wie in 3C gezeigt ist. Die dritte Vss-Leitung 314 kann im Wesentlichen in dem mittleren Abschnitt der DP-SRAM-Zelle 100 auf der zweiten Metallschicht M2 der Zelle angeordnet sein. In manchen Ausführungsformen sind die Metallleitungen 310–318 in der zweiten Metallschicht M2 alle im Wesentlichen entlang der zweiten Abmessung 292 ausgerichtet, die im Wesentlichen rechtwinklig zu der ersten Abmessung 294 ist. In manchen Ausführungsformen sind die Metallleitungen 310–318 in der zweiten Metallschicht M2 in einer Reihenfolge angeordnet, die mit Bezug auf 3C beschrieben ist. In verschiedenen Ausführungsformen können die Metallleitungen in der ersten Metallschicht M1 und/oder der zweiten Metallschicht M2 andere Konfigurationen haben. In der vorliegenden Ausführungsform sind die Vdd-Leitung und/oder die Vss-Leitung zwischen zwei angrenzenden Wortleitungen in der zweiten Metallschicht M2 konfiguriert. Die dritte Vss-Leitung 314 ist beispielsweise zwischen der ersten Wortleitung 312 (WL-A) und der zweiten Wortleitung 316 (WL-B) konfiguriert.
  • Immer noch mit Bezug auf 3C sind verschiedene Durchkontaktierungen zur Verbindung der ersten Metallschicht M1 mit der zweiten Metallschicht M2 richtig konfiguriert und auf der ersten Metallschicht M1 ausgebildet. In manchen Ausführungsformen umfassen die Durchkontaktierungen auf der ersten Metallschicht M1 eine erste Durchkontaktierung 330, die auf der ersten Vdd-Leitung 212 landet, um die zweite Vdd-Leitung 310 in der zweiten Metallschicht M2 mit der ersten Vdd-Leitung 212 in der ersten Metallschicht M1 zu verbinden. Eine zweite Durchkontaktierung 332 kann auf der ersten Wortleitungs-Landungsleitung 202 (WL-A Landungsleitung) landen, um die erste Wortleitung 312 (WL-A) in der zweiten Metallschicht M2 mit der ersten Wortleitungs-Landungsleitung 202 (WL-A Landungsleitung) zu verbinden. Eine dritte Durchkontaktierung 334 und eine vierte Durchkontaktierung 336 können auf der ersten Vss-Leitung 208 und der zweiten Vss-Leitung 216 landen, um die dritte Vss-Leitung 314 in der zweiten Metallschicht M2 mit der ersten Vss-Leitung 208 bzw. der zweiten Vss-Leitung 216 zu verbinden. Eine fünfte Durchkontaktierung 338 kann auf der zweiten Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung) landen, um die zweite Wortleitung 316 (WL-B) mit der zweiten Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung) zu verbinden. Eine sechste Durchkontaktierung 340 kann auf der ersten Vdd-Leitung 212 landen, um die dritte Vdd-Leitung 320 mit der ersten Vdd-Leitung 212 zu verbinden. Man beachte, dass die Durchkontaktierungen 330–340 zwischen den Metallschichten M1 und M2 angeordnet sind, um als Verbindungsweg zu dienen. Somit landen diese Durchkontaktierungen auf der Metallschicht M1 und unter der Metallschicht M2.
  • 4A ist eine Draufsicht einer DP-SRAM-Zelle 400, die verschiedene Vorrichtungen umfasst, die gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung entworfen sind. In einer Ausführungsform kann die DP-SRAM-Zelle 400 ein Teil der DP-SRAM-Zelle 100 von 2 in einer Ausführungsform sein. Die DP-SRAM-Zelle 400 umfasst eine Zelle von DP-SRAM und ist auf einem Halbleitersubstrat ausgebildet. Das Halbleitersubstrat kann Silizium umfassen. Alternativ kann das Substrat Germanium, Silizium-Germanium oder andere geeignete Halbleitermaterialien umfassen. Das Halbleitersubstrat kann andere geeignete Merkmale und Strukturen umfassen. In einer Ausführungsform verwendet das Halbleitersubstrat eine Schicht aus Halbleitermaterial, die über eine Isolierschicht auf einem stützenden Bulk-Wafer zur Isolierung ausgebildet ist. Die Technik und Struktur wird als Halbleiter-auf-Isolator (501) bezeichnet. Die SOI-Struktur kann durch unterschiedliche Techniken ausgebildet werden, einschließlich Abtrennung durch implantierten Sauerstoff (SIMOX), Bonden und Zurückätzen (BESOI) und Zonenschmelzen und Rekristallisierung (ZMR).
  • Mit Bezug auf 4A ist die DP-SRAM-Zelle 400 in einem Einheitszellen-Bereich ausgebildet, der durch den Einheitszellen-Rand 401 definiert ist. In einer Ausführungsform ist der Einheitszellen-Bereich in einer rechteckigen Form mit einer ersten Abmessung 492 entlang einer ersten Richtung und einer zweiten Abmessung 494 entlang einer zweiten Richtung definiert, die im Wesentlichen rechtwinklig zu der ersten Richtung ist. In manchen Ausführungsformen kann die erste Abmessung 492 länger als die zweite Abmessung 494 sein. Die erste Abmessung 492 und die zweite Abmessung 494 können als ein längerer Abstand bzw. ein kürzerer Abstand bezeichnet werden. Die SRAM-Zelle 400 umfasst einen N-Wannenbereich 402, der in dem mittleren Abschnitt der Zelle angeordnet ist. Die SRAM-Zelle 400 umfasst weiter P-Wannenbereiche 404 und 406, die auf zwei Seiten des N-Wannenbereichs 402 angeordnet sind. In manchen Ausführungsformen können der N-Wannenbereich 402 und die P-Wannenbereiche 404 und 406 auch auf mehrere Zellen über den Einheitszellen-Rand hinaus erweitert sein. Der N-Wannenbereich 402 und die P-Wannenbereiche 404, 406 können beispielsweise auf mehr als eine Zelle in der zweiten Richtung erweitert sein.
  • Verschiedene aktive Bereiche sind in dem Substrat durch Isoliereinrichtungen definiert und sind voneinander durch die Isoliereinrichtungen isoliert. Die Isoliereinrichtungen werden in dem Halbleitersubstrat mit einer geeigneten Technik ausgebildet. In einer Ausführungsform werden die Isoliereinrichtungen durch eine Grabenisolations-(STI)-Technik ausgebildet. In einer anderen Ausführungsform werden die Isoliereinrichtungen alternativ durch eine lokale Oxidation von Silizium-(LOCOS)-Technik ausgebildet. In noch einer anderen Ausführungsform umfasst das Ausbilden der SIT-Einrichtungen das Ätzen eines Grabens in einem Substrat und das Füllen des Grabens mit einem oder mehreren Isoliermaterialien, etwa Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid. Der gefüllte Graben kann eine Mehrschicht-Struktur haben, etwa eine thermische Oxid-Auskleideschicht, wobei Siliziumnitrid den Graben füllt. Die aktiven Bereiche sind in dem Halbleitersubstrat durch das Ausbilden der Isoliereinrichtungen definiert.
  • In manchen Ausführungsformen umfasst die DP-SRAM-Zelle 400 aktive Grat-Bereiche (aktive Grat-Einrichtungen), um Fin-Transistoren auszubilden, etwa FinFETs. Die aktiven Grat-Bereiche sind auf dem Halbleitersubstrat ausgebildet und in der SRAM-Zelle 400 definiert. Die aktiven Grat-Bereiche werden durch eine geeignete Technik ausgebildet und können in einem Verfahren ausgebildet werden, um sowohl die STI-Einrichtungen als auch die aktiven Grat-Bereiche auszubilden. In einer Ausführungsform werden die aktiven Grat-Bereiche durch ein Verfahren ausgebildet, das das Ätzen eines Halbleiters, um Gräben auszubilden, das teilweise Füllen der Gräben, um Grabenisolations-(STI)-Einrichtungen auszubilden, umfasst. In Fortführung der vorliegenden Ausführungsform wird eine epitaktische Halbleiterschicht selektiv auf den aktiven Grat-Bereichen ausgebildet. In einer anderen Ausführungsform werden die aktiven Grat-Bereiche durch ein Verfahren ausgebildet, das das Abscheiden einer Schicht aus dielektrischem Material auf einem Halbleitersubstrat, das Ätzen der Schicht aus dielektrischem Material, um Öffnungen darin auszubilden, und das selektive epitaktische Aufwachsen eines Halbleitermaterials (etwa Silizium) auf dem Halbleitersubstrat in den Öffnungen, um aktive Grat-Bereiche und die Isoliereinrichtungen auszubilden, umfasst. In noch einer anderen Ausführungsform können die verschiedenen FinFETs gestreckte Einrichtungen für verbesserte Beweglichkeit und Vorrichtungsleistung umfassen. Die p-FinFETs umfassen beispielsweise epitaktisch aufgewachsenes Germanium auf einem Siliziumsubstrat. Die n-FinFETs umfassen epitaktisch aufgewachsenes Siliziumkarbid auf dem Siliziumsubstrat.
  • Immer noch mit Bezug auf 4A umfasst die DP-SRAM-Zelle 400 einen ersten aktiven Bereich 412, der in dem P-Wannenbereich 404 ausgebildet ist, und einen zweiten aktiven Bereich 414, der in dem P-Wannenbereich 406 ausgebildet ist. Ein dritter aktiver Bereich 416 ist in dem N-Wannenbereich 402 ausgebildet und zwischen dem ersten aktiven Bereich 412 und dem zweiten aktiven Bereich 414 angeordnet. In manchen Ausführungsformen erstrecken sich sowohl der erste aktive Bereich 412, der zweite aktive Bereich 414 als auch der dritte aktive Bereich 416 entlang der zweiten Abmessung 494. In manchen Ausführungsformen können der erste aktive Bereich 412, der zweite aktive Bereich 414 und der dritte aktive Bereich 416 oder eine Untermenge davon sich auf mehrere Zellen erstrecken, etwa vier oder mehr Zellen in der zweiten Abmessung 494.
  • In manchen Ausführungsformen umfassen, wie in 4A gezeigt ist, sowohl der erste aktive Bereich 412 als auch der zweite aktive Bereich 414 ein oder mehrere aktive Grat-Einrichtungen, die so konfiguriert sind, dass sie verschiedene FinFETs bilden. Die eine oder die mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 412, die eine oder die mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 414 und die aktive Grat-Einrichtung des dritten aktiven Bereichs 416 können sich entlang der zweiten Abmessung 494 in der DP-SRAM-Zelle 400 erstrecken.
  • Immer noch mit Bezug auf 4A sind in manchen Ausführungsformen verschiedene Gate-Einrichtungen auf den aktiven Bereichen in der DP-SRAM-Zelle 400 ausgebildet, um verschiedene n-FinFETs und p-FinFETs auszubilden. Eine Gate-Einrichtung kann eine dielektrische Gate-Schicht (etwa Siliziumoxid) und eine Gate-Elektrode (etwa dotiertes Polysilizium) umfassen, die auf der dielektrischen Gate-Schicht angeordnet ist. In einer anderen Ausführungsform umfasst die Gate-Einrichtung alternativ oder zusätzlich andere geeignete Materialien für die Schaltungs-Leistungsfähigkeit und Herstellungsintegration. Die dielektrische Gate-Schicht kann beispielsweise eine dielektrische High-k-Materialschicht umfassen. Die Gate-Elektrode kann Metall umfassen, etwa Aluminium, Kupfer, Wolfram oder ein anderes geeignetes leitendes Material.
  • Wie in 4A gezeigt ist, sind verschiedene Gates ausgebildet, um sich entlang der ersten Abmessung 492 zu erstrecken, und so mit den aktiven Bereichen konfiguriert, dass sie die PU-Vorrichtungen, PD-Vorrichtungen und PG-Vorrichtungen bilden. In der vorliegenden Ausführungsform ist ein Gate 420 über der einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 412 angeordnet, um PG-1 auszubilden. Ein Gate 424 ist über dem einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 414 angeordnet, um PG-3 auszubilden. Ein Gate 430 ist über dem einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 412 angeordnet, um PG-2 auszubilden. Ähnlich ist ein Gate 430 über dem einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 414 angeordnet, um PG-4 auszubilden. Ein langes Gate 426 ist so ausgebildet, dass es sich über den ersten aktiven Bereich 412, den dritten aktiven Bereich 416 und den zweiten aktiven Bereich 414 erstreckt, um PD1-1, PU-1 bzw. PD1-2 auszubilden. Ähnlich ist ein langes Gate 428 so ausgebildet, dass es sich über den ersten aktiven Bereich 412, den dritten aktiven Bereich 416 und den zweiten aktiven Bereich 414 erstreckt, um PD2-1, PU-2 bzw. PD2-2 auszubilden. In manchen Ausführungsformen ist, wie in 4A gezeigt ist, die Länge der Gates 420, 464, 430 und 434 jeweils wesentlich kürzer als die jeweilige Länge der Gates 426 und 428. Wie in 4A gezeigt ist, sind PG-1, PD1-1, PD2-1 und PG-2 in dem ersten aktiven Bereich 412 ausgebildet, PG-3, PD1-2, PD2-2 und PG-4 in dem zweiten aktiven Bereich 414 ausgebildet und PU-1 und PU-2 in dem dritten aktiven Bereich 416 ausgebildet, der zwischen dem ersten aktiven Bereich 412 und dem zweiten aktiven Bereich 414 angeordnet ist. In manchen Ausführungsformen haben eine oder mehrere PU-Vorrichtungen ein Hilfsgate (z. B. Vorrichtungen 422 und 432 auf Drain-Seite), was die Stabilität verbessern kann.
  • Immer noch mit Bezug auf 4A können verschiedene Verbindungsstrukturen verwendet werden, um die n-FinFETs und p-FinFETs zu verbinden, um die funktionale DP-SRAM-Zelle auszubilden. In manchen Ausführungsformen kann der Drain von PG-1 elektrisch und physisch mit dem Drain von PD1-1 verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat-Einrichtungen des aktiven Bereichs 412 definiert ist und zwischen PG-1 und PD1-1 angeordnet ist. Der Drain von PG-2 kann elektrisch und physisch mit dem Drain von PD2-1 verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat-Einrichtungen des aktiven Bereichs 412 definiert ist und zwischen PG-2 und PD2-1 angeordnet ist. Die Source von PD1-1 und PD2-1 kann als ein gemeinsamer dotierter Source-Bereich ausgebildet sein, der in dem einen oder den mehreren aktiven Grat-Einrichtungen des aktiven Bereichs 412 definiert ist und zwischen PD1-1 und PD2-1 angeordnet ist.
  • Ähnlich können in manchen Ausführungsformen, wie in 4A gezeigt ist, der Drain von PG-3 elektrisch und physisch mit dem Drain von PD1-2 verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat Einrichtungen des aktiven Bereichs 414 definiert ist und zwischen PG-3 und PD1-2 angeordnet ist. Der Drain von PG-4 kann elektrisch und physisch mit dem Drain von PD2-2 verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat Einrichtungen des aktiven Bereichs 414 definiert ist und zwischen PG-4 und PD2-2 angeordnet ist. Die Source von PD1-2 und PD2-2 können als ein gemeinsamer dotierter Source-Bereich ausgebildet sein, der in der einen oder den mehreren aktiven Grat-Einrichtungen des aktiven Bereichs 414 definiert ist und zwischen PD1-2 und PD2-2 angeordnet ist.
  • 4B ist eine Draufsicht einer DP-SRAM-Zelle 400, die verschiedene Vorrichtungen und Kontakteinrichtungen umfasst und die gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung entworfen ist. Mit Bezug auf 4B umfasst die DP-SRAM-Zelle 400 weiter verschiedene Kontakte auf Gates, Source-Bereichen und/oder Drain-Bereichen. Die Kontakteinrichtungen sind für Routing angeordnet und konfiguriert, einschließlich des elektrischen Verbindens der dotierten Bereiche oder der Gates mit einer Metallschicht. Zusätzlich oder alternativ sind die Kontakteinrichtungen so entworfen, dass sie verschiedene Geometrien aufweisen, um als lokale Verbindungen zu wirken. In manchen Ausführungsformen kann eine Silizid-Einrichtung (nicht gezeigt) verwendet werden, um den Kontakt für das Gate, den Source-Bereich und/oder den Drain-Bereich auszubilden. Die Silizid-Einrichtung kann durch ein Verfahren ausgebildet werden, das in der Branche als selbstausgerichtetes Silizid (Salizid) bekannt ist, und kann zusammen mit anderen Kontakt-Siliziden in dem gleichen Verarbeitungsvorgang ausgebildet werden.
  • In manchen Ausführungsformen sind eine oder mehrere Kontakteinrichtungen über dem zugehörigen aktiven Bereich und den zugehörigen dotierten Bereichen ausgebildet, um die dotierten Bereiche der PG-Vorrichtungen, PD-Vorrichtungen und/oder der PU-Vorrichtung elektrisch zu verbinden. Ein Kontakt 440 kann beispielsweise als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-1 mit der Bitleitung 206 (BL-A) in der ersten Metallschicht M1 zu verbinden, wie später in 4B beschrieben ist. Ein Kontakt 442 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-2 mit der Bitleitung-Bar 210 (BL-A Bar) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 444 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-3 mit der Bitleitung 214 (BL-B) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 446 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-4 mit der Bitleitung-Bar 218 (BL-B Bar) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 448 kann als Source-Kontakt dienen, um PD1-1 und PD2-1 elektrisch zu verbinden, und der Kontakt 448 kann verwendet werden, um den dotierten Source-Bereich mit der ersten Vss-Leitung 208 in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 450 kann als Source-Kontakt dienen, um PU-1 und PU-2 elektrisch zu verbinden, und der Kontakt 450 kann verwendet werden, um den dotierten Source-Bereich mit der ersten Vdd-Leitung 212 in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 452 kann als Source-Kontakt dienen, um PD1-2 und PD2-2 elektrisch zu verbinden, und der Kontakt 452 kann verwendet werden, um den dotierten Source-Bereich mit der zweiten Vss-Leitung 216 in der ersten Metallschicht M1 zu verbinden.
  • In manchen Ausführungsformen können eine oder mehrere Kontakteinrichtungen auch als lange Kontakte in einer länglichen rechteckigen Form mit einer ersten Abmessung entlang der ersten Richtung 492 entworfen sein, die wesentlich länger als eine zweite Abmessung entlang der zweiten Richtung 494 ist. Der lange Kontakt kann als Drain-Kontakt dienen, um die Drains der PD-Vorrichtungen mit dem entsprechenden Drain der PU-Vorrichtung in dem gleichen Inverter elektrisch zu verbinden. Der lange Kontakt kann sich über den ersten aktiven Bereich 412, den dritten aktiven Bereich 416 und den zweiten aktiven Bereich 414 erstrecken. Ein langer Kontakt 454 kann beispielsweise als langer Drain-Kontakt 454 dienen, um die Drains von PD1-1, PU-1 und PD1-2 elektrisch zu verbinden. Der lange Kontakt 454 kann einen ersten Datenknoten (Knoten-1 oder Datenknoten) definieren. Ein langer Kontakt 456 kann als langer Drain-Kontakt 456 dienen, um die Drains von PD2-1, PU-2 und PD2-2 elektrisch zu verbinden. Der lange Kontakt 456 kann einen zweiten Datenknoten (Knoten-2 oder Datenknoten-Bar) definieren. In manchen Ausführungsformen ist die erste Abmessung entlang der ersten Richtung 492 des langen Kontakts, z. B. des Kontakts 454 und/oder des Kontakts 456, wesentlich länger als die erste Abmessung entlang der ersten Richtung 492 des anderen Kontakts, z. B. der Kontakte 440, 442, 444, 446, 448, 450 und/oder 452.
  • Immer noch mit Bezug auf 4B sind in manchen Ausführungsformen ein oder mehrere Kontakteinrichtungen in der SRAM-Zelle 400 in einer Quadratform für normale Kontaktfunktionen entworfen, etwa Gate-Kontakteinrichtungen 462, 464, 466, 468, 470 und 472. In manchen Ausführungsformen verbinden die Gate-Kontakteinrichtungen 462, 464, 466, 468, 470 und 472 die Gate-Einrichtungen mit den zugehörigen Metallleitungen in der ersten Metallschicht M1 oder der zweiten Metallschicht M2. Die Gate-Kontakteinrichtungen 462 und 466 verbinden beispielsweise die Gate-Einrichtungen 420 bzw. 430 mit der ersten Wortleitungs-Landungsleitung 202 (WL-A Landungsleitung) in der ersten Metallschicht M1. Die Gate-Kontakteinrichtungen 468 und 472 verbinden die Gate-Einrichtungen 424 bzw. 434 mit der zweiten Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung) in der ersten Metallschicht M1. Die Gate-Kontakteinrichtung 464 verbindet das Gate-Merkmal 426 mit der ersten lokalen Verbindung 204 (1. LI), und die Gate-Kontakteinrichtung 470 verbindet das Gate-Merkmal 428 mit der zweiten lokalen Verbindung 220 (2. LI).
  • 4C ist eine Draufsicht einer DP-SRAM-Zelle 400, die verschiedene Vorrichtungen, Kontakteinrichtungen und eine Metall-Routing-Struktur umfasst, gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. In einer Ausführungsform umfasst die DP-SRAM-Zelle 400 eine Metallschicht M1, die eine Metall-Routing-Struktur umfasst, wie in 3A–3B beschrieben ist. In manchen Ausführungsformen können eine oder mehrere Durchkontaktierungen 470–484 (Via-1) über der ersten Metallschicht M1 ausgebildet sein, um die erste Metallschicht M1 mit der zweiten Metallschicht M2 elektrisch zu verbinden.
  • In manchen Ausführungsformen kann der lange Kontakt/Datenknoten 456 mit dem Gate 426 durch die erste lokale Verbindung 204 (1. LI) verbunden sein. Der Gate-Kontakt 464 kann beispielsweise verwendet werden, um das Gate 426 mit der ersten lokalen Verbindung 204 (1. LI) in der ersten Metallschicht M1 zu verbinden, und die erste lokale Verbindung 204 (1. LI) kann mit dem langen Kontakt 456 elektrisch verbunden sein. Ähnlich kann der lange Kontakt/Datenknoten 454 mit dem Gate 428 durch die zweite lokale Verbindung 220 (2. LI) verbunden sein. Der Gate-Kontakt 470 kann beispielsweise verwendet werden, um das Gate 428 mit der zweiten lokalen Verbindung 220 (1. LI) in der ersten Metallschicht M1 zu verbinden, und die zweite lokale Verbindung 220 (2. LI) kann mit dem langen Kontakt 454 elektrisch verbunden sein. Die erste lokale Verbindung 204 (1. LI) und die zweite lokale Verbindung 220 (2. LI), die in der ersten Metallschicht M1 ausgebildet sind, können dazu nützlich sein, eindimensionale Routing-Strukturen mit gleichmäßiger Dichte mittels Lithographieverfahren auszubilden.
  • Wie in 4C gezeigt ist, sind die eine oder die mehreren Gate-Einrichtungen und die eine oder die mehreren Kontakteinrichtungen so ausgebildet, dass sie sich entlang der ersten Richtung 492 erstrecken. Die eine oder mehreren aktiven Grat-Leitungen und die eine oder mehreren Metallleitungen in der Metallschicht sind so ausgebildet, dass sie sich entlang der zweiten Richtung 494 erstrecken, die im Wesentlichen rechtwinklig zu der ersten Richtung 492 ist.
  • 5A–5C sind Draufsichten einer DP-SRAM-Zelle 500, die gemäß manchen Ausführungsformen der vorliegenden Offenbarung erstellt ist. Die DP-SRAM-Zelle 500 kann Halbleitermerkmale und -vorrichtungen umfassen, die im Wesentlichen denen der DP-SRAM-Zelle 400 ähneln. Abweichend von der DP-SRAM-Zelle 400, die in 4A–4C beschrieben ist, umfasst die DP-SRAM-Zelle 500 einen n-Wannenbereich 502, der auf einer Seite der Zelle angeordnet ist, und einen p-Wannenbereich 504, der angrenzend an den n-Wannenbereich 502 in der Zelle angeordnet ist. Der n-Wannenbereich 502 und der p-Wannenbereich 504 können auf mehrere Zellen über die Einheitszellen-Grenze hinaus erweitert sein. Der n-Wannenbereich 502 und der p-Wannenbereich 504 können beispielsweise auf mehr als eine Zelle entlang der Richtung 594 erweitert sein.
  • Immer noch mit Bezug auf 5A kann die DP-SRAM-Zelle 500 einen ersten aktiven Bereich 512 und einen zweiten aktiven Bereich 514 umfassen, die in dem p-Wannenbereich 504 ausgebildet sind, und einen dritten aktiven Bereich 516, der in dem n-Wannenbereich 502 ausgebildet und auf einer Seite der Zelle angeordnet ist. Sowohl der erste aktive Bereich 512 als auch der zweite aktive Bereich 514 können eine oder mehrere aktive Grat-Einrichtungen umfassen, um verschiedene FinFETs auszubilden. Die eine oder die mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs, die eine oder die mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs und die aktive Grat-Einrichtung des dritten aktiven Bereichs können sich entlang der zweiten Richtung 594 in der DP-SRAM-Zelle 500 erstrecken.
  • Weiter sind, wie in 5A gezeigt ist, verschiedene Gates so ausgebildet, dass sie in der ersten Richtung 592 ausgerichtet und mit den aktiven Bereichen konfiguriert sind, um die PU-Vorrichtungen, PD-Vorrichtungen und PG-Vorrichtungen auszubilden. In der vorliegenden Ausführungsform ist ein Gate 520 über der einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 512 angeordnet, um PG-1 auszubilden, ein Gate 524 ist über der einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 514 angeordnet, um PG-3 auszubilden, ein Gate 530 ist über der einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 512 angeordnet, um PG-2 auszubilden, und ein Gate 534 ist über der einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 514 angeordnet, um PG-4 auszubilden. Ein langes Gate 526 ist so ausgebildet, dass es sich über den dritten aktiven Bereich 516, den ersten aktiven Bereich 512 und den zweiten aktiven Bereich 514 erstreckt, um PU-1, PD1-1 bzw. PD1-2 des ersten Inverters auszubilden. Ähnlich ist langes Gate 528 so ausgebildet, dass es sich über den dritten aktiven Bereich 516, den ersten aktiven Bereich 512 und den zweiten aktiven Bereich 514 erstreckt, um PU-2, PD2-1 bzw. PD2-2 des zweiten Inverters auszubilden. In manchen Ausführungsformen sind, wie in 5A gezeigt ist, die Längen der Gates 520, 524, 530 und 534 im Wesentlichen jeweils kürzer als beide Längen der Gates 526 und 528. Wie in 5A–5C gezeigt ist, sind PU-1 und PU-2 in dem dritten aktiven Bereich 516 ausgebildet, PG-1, PD1-1, PD2-1 und PG-2 sind in dem ersten aktiven Bereich 512 ausgebildet und PG-3, PD1-2, PD2-2 und PG-4 sind in dem zweiten aktiven Bereich 514 ausgebildet.
  • Immer noch mit Bezug auf 5A können verschiedene Verbindungsstrukturen verwendet werden, um die n-FinFETs und p-FinFETs zu verbinden, um die funktionale DP-SRAM-Zelle auszubilden. In manchen Ausführungsformen kann der Drain von PG-1 mit dem Drain von PD1-1 elektrisch verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 512 definiert und zwischen PG-1 und PD1-1 angeordnet ist. Der Drain von PG-2 kann elektrisch mit dem Drain von PD2-1 verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 512 definiert ist und zwischen PG-2 und PD2-1 angeordnet ist. Die Source von PD1-1 und PD2-1 kann als ein gemeinsamer dotierter Source-Bereich ausgebildet sein, der in der einen oder den mehreren aktiven Grat-Einrichtungen des ersten aktiven Bereichs 512 definiert ist und zwischen PD1-1 und PD2-1 angeordnet ist.
  • Ähnlich kann in manchen Ausführungsformen der Drain von PG-3 mit dem Drain von PD1-2 elektrisch verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 514 definiert ist und zwischen PG-3 und PD1-2 angeordnet ist. Der Drain von PG-4 kann mit dem Drain von PD2-2 elektrisch verbunden sein, indem ein gemeinsamer dotierter Bereich geteilt wird, der in der einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 514 definiert ist und zwischen PG-4 und PD2-2 angeordnet ist. Die Source von PD1-2 und PD2-2 kann als ein gemeinsamer dotierter Source-Bereich ausgebildet sein, der in der einen oder den mehreren aktiven Grat-Einrichtungen des zweiten aktiven Bereichs 514 definiert ist und zwischen PD1-2 und PD2-2 angeordnet ist.
  • Mit Bezug auf 5B umfasst die DP-SRAM-Zelle 500 weiter verschiedene Kontakte auf Gates, Source-Bereichen und/oder Drain-Bereichen. In manchen Ausführungsformen sind ein oder mehrere Kontakteinrichtungen in einer rechteckigen Form entworfen und in der ersten Richtung 592 ausgerichtet, um als Source-Kontakte zu dienen, um die dotierten Bereich mit einer oder mehreren Metallleitungen elektrisch zu verbinden. Der Kontakt 540 kann beispielsweise als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-1 mit der ersten Bitleitung (BL-A) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 542 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-2 mit der ersten Bitleitung-Bar (BL-A Bar) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 544 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-3 mit der zweiten Bitleitung (BL-B) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 546 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PG-4 mit der zweiten Bitleitung-Bar (BL-B Bar) in der ersten Metallschicht M1 zu verbinden. Ein Kontakt 548 kann als Source-Kontakt dienen, um den dotierten Source-Bereich von PU-1 und PU-2 mit der ersten Vdd-Leitung zu verbinden. Ein Source-Kontakt 550 kann ausgebildet sein, um die dotierten Source-Bereiche von PD1-1, PD2-1, PD1-2 und PD2-2 elektrisch zu verbinden und um die dotierten Source-Bereiche mit der ersten Vss-Leitung und der zweiten Vss-Leitung in der ersten Metallschicht M1 zu verbinden. Der Source-Kontakt 550 kann sich über den ersten aktiven Bereich 512 und den zweiten aktiven Bereich 514 hinaus erstrecken. Der Source-Kontakt 550 kann länger als jeder der Kontakte 540–546 sein.
  • In manchen Ausführungsformen können ein oder mehrere lange Kontakte so entworfen sein, dass sie sich entlang der ersten Richtung 592 über den dritten aktiven Bereich 516, den ersten aktiven Bereich 512 und den zweiten aktiven Bereich 514 erstrecken. Die langen Kontakte können als Drain-Kontakte dienen, um die Drains der PD-Vorrichtungen und/oder der PU-Vorrichtung in dem gleichen Inverter elektrisch zu verbinden. Ein langer Kontakt 554 kann beispielsweise die Drains von PD1-1, PU-1 und PD1-2 elektrisch verbinden und kann einen ersten Datenknoten (Knoten-1 oder Datenknoten) definieren. Ein langer Kontakt 556 kann die Drains von PD2-1, PU-2 und PD2-2 elektrisch verbinden und kann einen zweiten Datenknoten (Knoten-2 oder Datenknoten-Bar) definieren.
  • In manchen Ausführungsformen können ein oder mehrere quadratförmige Gate-Kontakte auch ausgebildet sein, um die Gate-Merkmale mit den entsprechenden Metallleitungen in der ersten Metallschicht M1 oder der zweiten Metallschicht M2 zu verbinden. Der Gate-Kontakt 562 und der Gate-Kontakt 566 können beispielsweise das Gate 520 bzw. das Gate 530 mit der ersten Wortleitung WL-A verbinden. Der Gate-Kontakt 568 und der Gate-Kontakt 572 können das Gate 524 bzw. das Gate 534 mit der zweiten Wortleitung WL-B verbinden. Der Gate-Kontakt 564 kann das lange Gate 526 mit der ersten lokalen Verbindung verbinden und der Gate-Kontakt 570 kann das lange Gate 528 mit der zweiten lokalen Verbindung verbinden.
  • 5C ist eine Draufsicht einer DP-SRAM-Zelle 500, die das Vorrichtungslayout vorsieht, das in den 5A–5B beschrieben ist, und eine Metallschicht, die eine Metall-Routing-Struktur umfasst, die demgemäß erstellt ist. In manchen Ausführungsformen können eine oder mehrere Durchkontaktierungen (Via-1) über der ersten Metallschicht M1 ausgebildet sein, um die erste Metallschicht M1 und die zweite Metallschicht M2 elektrisch zu verbinden.
  • In manchen Ausführungsformen können, wie in 5C gezeigt ist, da das Layout der n-Wanne und der p-Wanne sich von dem der 4C unterscheidet, die Metallleitungen, die in der ersten Metallschicht M1 der DP-SRAM-Zelle 500 ausgebildet sind, eine andere Layoutabfolge als die der 4C haben. In manchen Ausführungsformen kann das Routing der Metallleitungen in der ersten Metallschicht M1 eine erste Wortleitungs-Landungsleitung 202 (WL-A Landungsleitung) umfassen, eine erste lokale Verbindung 204 (LI), eine erste Vdd-Leitung 212, eine erste Bitleitung 206 (BL-A), eine erste Bitleitung-Bar 208 (BL-A Bar) eine erste Vss-Leitung 208, eine zweite Bitleitung 214 (BL-B), eine zweite Bitleitung-Bar 218 (BL-B Bar), eine zweite lokale Verbindung 220 (LI) und eine zweite Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung). Die erste Wortleitungs-Landungsleitung 202 (WL-A Landungsleitung) und die zweite Wortleitungs-Landungsleitung 222 (WL-B Landungsleitung) können auf dem Rand 501 der Bitzelle 500 liegen, wie in 5C gezeigt ist. Die erste Vdd-Leitung 212 kann in der n-Wanne 502 der DP-SRAM-Zelle 500 angeordnet sein. In manchen Ausführungsformen kann die erste Vss-Leitung 208 zwischen dem ersten Anschluss (Port-A) und dem zweiten Anschluss (Port-B) angeordnet sein, um Übersprechen zwischen den beiden Anschlüssen zu vermeiden. In manchen Ausführungsformen sind die Metallleitungen in der ersten Metallschicht M1 in einer Reihenfolge angeordnet, wie sie mit Bezug auf 5C beschrieben ist.
  • In manchen Ausführungsformen gibt es, wie in 4A–4C und 5A–5C gezeigt ist, in jeder Einheitszelle im Wesentlichen drei Gruppen von aktiven Grat-Bereichen entlang der ersten Richtung 492 oder 592 (X-Richtung) und vier Reihen von Gates entlang der zweiten Richtung 494 oder 594 (Y-Richtung). Daher kann die Zellenhöhe entlang der zweiten Richtung (Y-Richtung) im Wesentlichen gleich vier Gate-Mittenabständen sein.
  • Wie in 5C gezeigt ist, sind die eine oder die mehreren Gate-Einrichtungen und die eine oder die mehreren Kontakteinrichtungen so ausgebildet, dass sie sich entlang der ersten Richtung 592 erstrecken. Die eine oder mehreren aktiven Grat-Leitungen und die eine oder mehreren Metallleitungen in der Metallschicht sind so ausgebildet, dass sie sich entlang der zweiten Richtung 594 erstrecken, die im Wesentlichen rechtwinklig zu der ersten Richtung 592 ist.
  • 6A–6B sind Draufsichten eines Teils einer DP-SRAM-Zelle, die gemäß einigen Ausführungsformen der vorliegenden Offenbarung erstellt ist. Mit Bezug auf 6A umfasst eine Metall-Routing-Struktur 600 der DP-SRAM-Zelle mehr als eine Metallschicht, z. B. die erste Metallschicht M1 und die zweite Metallschicht M2, die jeweils Metallleitungen für das Wortleitungs-Routing haben. Wie in 6A gezeigt ist, sind die Metallleitungen in der ersten Metallschicht M1 im Wesentlichen entlang einer ersten Richtung 692 ausgerichtet. Die Metallleitungen in der ersten Metallschicht M1 können im Wesentlichen parallel zueinander sein. Die Metallleitungen in der ersten Metallschicht M1 können eine erste Wortleitung 602 (WL-A) und eine zweite Wortleitung 604 (WL-B) umfassen. Eine oder mehrere kurze Metallleitungen 612–634 können auch in der ersten Metallschicht M1 ausgebildet sein. Die eine oder mehreren kurzen Metallleitungen 612–634, die erste Wortleitung 602 und die zweite Wortleitung 604 können mit der zweiten Metallschicht M2 mittels der einen oder den mehreren ersten Durchkontaktierungen 660–670 (Via-1) elektrisch verbunden sein, die über der ersten Metallschicht M1 ausgebildet sind.
  • In manchen Ausführungsformen kann, wie in 6A gezeigt ist, eine zweite Metallschicht M2 über der ersten Metallschicht M1 ausgebildet sein. Die Metallleitungen in der zweiten Metallschicht M2 sind im Wesentlichen entlang einer zweiten Richtung 694 ausgerichtet, die im Wesentlichen rechtwinklig zu der ersten Richtung 692 ist. Die Metallleitungen in der zweiten Metallschicht M2 können parallel zueinander sein. In manchen Ausführungsformen kann das Layout der Metallleitungen in der zweiten Metallschicht M2 in der folgenden Reihenfolge erfolgen: die erste lokale Verbindung 642 (1. LI), die erste Bitleitung 644 (BL-A), die erste Vss-Leitung 646, die erste Bitleitung-Bar 648 (BL-A Bar), die erste Vdd-Leitung 650, die zweite Bitleitung 652 (BL-B), die zweite Vss-Leitung 654, die zweite Bitleitung-Bar 656 (BL-B Bar) und die zweite lokale Verbindung 658 (2. LI). Eine oder mehrere zweite Durchkontaktierungen 680–690 (Via-2) können über der zweiten Metallschicht M2 ausgebildet sein, um die zweite Metallschicht M2 mit den Metallschichten elektrisch zu verbinden, die darüber ausgebildet sind.
  • Mit Bezug auf 6B umfasst die DP-SRAM-Zelle 700 eine oder mehrere Gate-Einrichtungen, die entlang der gleichen Richtung ausgebildet sind wie die Metallleitungen in der ersten Metallschicht M1. In manchen Ausführungsformen ähnelt die Ausbildung der PG-Vorrichtungen, der PU-Vorrichtungen, der PD-Vorrichtungen und des einen oder der mehreren Kontakte im Wesentlichen den entsprechenden Vorrichtungen und/oder Kontakten, die in 4A–4B beschrieben sind.
  • Wie in 6B gezeigt ist, sind die eine oder die mehreren Gate-Einrichtungen, die eine oder die mehreren Kontakteinrichtungen und die Metallleitungen in der ersten Metallschicht M1 so ausgebildet, dass sie sich entlang der ersten Richtung 792 erstrecken. Die eine oder mehreren aktiven Grat-Leitungen und die eine oder mehreren Metallleitungen in der zweiten Metallschicht M2 sind so ausgebildet, dass sie sich entlang der zweiten Richtung 794 erstrecken, die im Wesentlichen rechtwinklig zu der ersten Richtung 792 ist.
  • 7A–7B sind Draufsichten eines Teils einer DP-SRAM-Zelle, die gemäß manchen Ausführungsformen der vorliegenden Offenbarung erstellt ist. Mit Bezug auf 7A umfasst die Metall-Routing-Struktur 800 einer DP-SRAM-Zelle mehr als eine Metallschicht, die jeweils verschiedene Metallleitungen zum Wortleitungs-Routing umfassen. Wie in 7A gezeigt ist, sind die Metallleitungen in der ersten Metallschicht M1 im Wesentlichen entlang der ersten Richtung 892 ausgerichtet. Die Metallleitungen in der ersten Metallschicht M1 können im Wesentlichen parallel zu einander sein. Die Metallleitungen in der ersten Metallschicht M1 können eine oder mehrere kurze Metallleitungen umfassen, die mit der zweiten Metallschicht M2 mittels der einen oder den mehreren ersten Durchkontaktierungen (Via-1) elektrisch verbunden sind, die über der ersten Metallschicht M1 ausgebildet sind. Die eine oder mehreren kurzen Metallleitungen in der ersten Metallschicht M1 und die eine oder mehreren ersten Durchkontaktierungen 661–669 (Via-1) ähneln im Wesentlichen den kurzen Metallleitungen und den ersten Durchkontaktierungen, die in 6A beschrieben sind.
  • In manchen Ausführungsformen kann, wie in 7A gezeigt ist, eine zweite Metallschicht M2 über der ersten Metallschicht M1 ausgebildet sein. Die Metallleitungen in der zweiten Metallschicht M2 sind im Wesentlichen entlang einer zweiten Richtung 894 ausgerichtet, die im Wesentlichen rechtwinklig zu der ersten Richtung 892 ist. Die Metallleitungen in der zweiten Metallschicht M2 können im Wesentlichen parallel zueinander sein. In manchen Ausführungsformen kann das Layout der Metallleitungen in der zweiten Metallschicht M2 in der folgenden Reihenfolge erfolgen: die erste Wortleitungs-Landungsleitung 641 (WL-A Landungsleitung), die erste lokale Verbindung 642 (1. LI), die erste Bitleitung 644 (BL-A), die erste Vss-Leitung 646, die erste Bitleitung-Bar 648 (BL-A Bar), die erste Vdd-Leitung 650, die zweite Bitleitung 652 (BL-B), die zweite Vss-Leitung 654, die zweite Bitleitung-Bar 656 (BL-B Bar), die zweite lokale Verbindung 658 (2. LI) und die zweite Wortleitungs-Landungsleitung 659 (WL-B Landungsleitung). Eine oder mehrere zweite Durchkontaktierungen 810–825 (Via-2) können über der zweiten Metallschicht M2 ausgebildet sein, um die zweite Metallschicht M2 mit den Metallschichten elektrisch zu verbinden, die darüber ausgebildet sind. Die zweite Metallschicht M2 und die Metallleitungen, die in der zweiten Metallschicht M2 ausgebildet sind, können im Wesentlichen denen der 6A ähneln.
  • Immer noch mit Bezug auf 7A kann eine dritte Metallschicht M3 über der zweiten Metallschicht M2 ausgebildet sein. In manchen Ausführungsformen kann die dritte Metallschicht M3 eine erste Wortleitung 802 (WL-A) von Anschluss A und eine zweite Wortleitung 804 (WL-B) von Anschluss B umfassen. Die erste Wortleitung 802 und die zweite Wortleitung 804 können entlang der ersten Richtung 892 ausgebildet sein, die im Wesentlichen parallel zu den Metallleitungen in der ersten Metallschicht M1 und im Wesentlichen rechtwinklig zu den Metallleitungen in der zweiten Metallschicht M2 sind. Eine oder mehrere dritte Durchkontaktierungen 830 und 832 (Via-3) können über der dritten Metallschicht M3 ausgebildet sein.
  • Mit Bezug auf 7B umfasst die DP-SRAM-Zelle 900 eine oder mehrere Gate-Einrichtungen, die entlang der gleichen Richtung 892 ausgebildet sind wie die Metallleitungen in der ersten Metallschicht M1 und die erste Wortleitung 802 und die zweite Wortleitung 804 in der dritten Metallschicht M3. In diesen Ausführungsformen ähnelt die Ausbildung der PG-Vorrichtung, der PU-Vorrichtungen, der PD-Vorrichtungen und des einen oder der mehreren Kontakte im Wesentlichen den entsprechenden Vorrichtungen, die in 4A–4B beschrieben sind.
  • Wie in 7B gezeigt ist, sind die eine oder die mehreren Gate-Einrichtungen, das eine oder die mehreren Kontakteinrichtungen, die Metallleitungen in der ersten Metallschicht M1 und die erste und zweite Wortleitung in der dritten Metallschicht M3 so ausgebildet, dass sie sich entlang der ersten Richtung 892 erstrecken. Die eine oder mehreren aktiven Grat-Leitungen und die eine oder mehreren Metallleitungen in der zweiten Metallschicht M2 sind so ausgebildet, dass sie sich entlang der zweiten Richtung 894 erstrecken, die im Wesentlichen rechtwinklig zu der ersten Richtung 892 ist.
  • 8 ist eine schematische Schnittansicht eines Teils einer DP-SRAM-Zelle, die mehrere Metallschichten umfasst, z. B. die erste Metallschicht M1, die zweite Metallschicht M2 und die dritte Metallschicht M3. Eine oder mehrere Durchkontaktierung und Kontakte können auch in der Schnittansicht der 8 gezeigt sein.
  • Die vorliegende Offenbarung sieht verschiedene Ausführungsformen von DP-SRAM-Zellen-Strukturen und -Layouts vor. Ein oder mehrere Vorteile können in den verschiedenen Ausführungsformen der vorliegenden Offenbarung erreicht werden. In manchen Beispielen sind alle aktive Grat-Bereiche, Gate-Elektroden, lange Kontakte und Metall-Routing-Leitungen in jeder der Metallschichten in Form von geraden Linien entlang einer ersten Richtung und einer zweiten Richtung, die rechtwinklig zu der ersten Richtung ist, ausgeführt. Dies ist lithographiefreundlich und hilft beim Lithographieverfahren der Abstandhalter. Keine großen Inseln oder gebogene Metallleitungen sind bei dem Metall-Routing-Layout nötig. In manchen Beispielen umfasst die DP-SRAM-Zelle ein vollständig balanciertes Vorrichtungslayout, um Verbesserungen bei der Zellenstabilität bereitzustellen. In manchen Beispielen kann das gleiche Metall-Routing-Schema für sowohl logische Schaltungen als auch die Dual-Port-Zellen verwendet werden. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können zukünftige Metall-Routing-Erfordernisse mit einer einzigen Orientierung unterstützen. Die Metall-Routing-Struktur, die in der vorliegenden Offenbarung beschrieben ist, kann für Lithographiestrukturierung nützlich sein, um gleichmäßige Dichte und eindimensionales Routing in den Strukturen bereitzustellen.
  • Die vorliegende Offenbarung sieht eine statische RAM-(SRAM)-Zelle vor. Die SRAM-Zelle umfasst einen ersten Inverter, der eine erste Pull-Up-(PU)-Vorrichtung, eine erste Pull-Down-(PD)-Vorrichtung und eine zweite PD-Vorrichtung umfasst; einen zweiten Inverter, der mit dem ersten Inverter über Kreuz gekoppelt ist, wobei der zweite Inverter eine zweite PU-Vorrichtung, eine dritte PD-Vorrichtung und eine vierte PD-Vorrichtung umfasst; eine erste und eine zweite Pass-Gate-(PG)-Vorrichtung, die mit dem ersten Inverter verbunden sind, um einen ersten Anschluss auszubilden; eine dritte und eine vierte PG-Vorrichtung, die mit dem zweiten Inverter verbunden sind, um einen zweiten Anschluss auszubilden. Die erste und die zweite PG-Vorrichtung, die erste PD-Vorrichtung des ersten Inverters und die dritte PD-Vorrichtung des zweiten Inverters sind auf einem ersten aktiven Bereich konfiguriert. Die dritte und die vierte PG-Vorrichtung, die zweite PD-Vorrichtung des ersten Inverters und die vierte PD-Vorrichtung des zweiten Inverters sind in einem zweiten aktiven Bereich konfiguriert. Die erste PU-Vorrichtung und die zweite PU-Vorrichtung sind in einem dritten aktiven Bereich konfiguriert.
  • Die vorliegende Offenbarung sieht eine statische RAM-(SRAM)-Zelle vor. Die SRAM-Zelle umfasst einen ersten Inverter, der mit einem zweiten Inverter über Kreuz gekoppelt ist; eine erste und eine zweite Pass-Gate-(PG)-Vorrichtung, die mit dem ersten Inverter verbunden sind, um einen ersten Anschluss auszubilden; eine dritte und eine vierte PG-Vorrichtung, die mit dem zweiten Inverter verbunden sind, um einen zweiten Anschluss auszubilden; eine erste Menge von Metallleitungen, die in einer ersten Metallschicht ausgebildet und mit dem ersten Inverter, dem zweiten Inverter, der ersten PG-Vorrichtung, der zweiten PG-Vorrichtung, der dritten PG-Vorrichtung und der vierten PG-Vorrichtung verbunden sind. Die erste Menge von Metallleitungen sind parallel zueinander ausgebildet und entlang einer ersten Richtung in einer Reihenfolge einer ersten Wortleitungs-(WL)-Landungsleitung, einer ersten lokalen Verbindungs-(LI)-Leitung, einer ersten Bitleitung (BL), einer ersten Vss-Leitung, einer ersten Bitleitung-(BL)-Bar, einer ersten Vdd-Leitung, einer zweiten BL, einer zweiten Vss-Leitung, einer zweiten BL-Bar, einer zweiten LI-Leitung und einer zweiten Wortleitungs-(WL)-Landungsleitung angeordnet.
  • Die vorliegende Offenbarung sieht eine statische RAM-(SRAM)-Zelle vor. Die SRAM-Zelle umfasst eine erste Pull-Up-(PU)-Vorrichtung, eine erste Pull-Down-(PD)-Vorrichtung und eine zweite PD-Vorrichtung, die in einer ersten durchgängigen Einrichtung ausgebildet sind, die sich entlang einer ersten Abmessung erstreckt; eine zweite PU-Vorrichtung, eine dritte PD-Vorrichtung und eine vierte PD-Vorrichtung, die in einer zweiten durchgängigen Einrichtung ausgebildet sind, die sich entlang der ersten Abmessung erstreckt; eine erste Pass-Gate-(PG)-Vorrichtung und eine zweite PG-Vorrichtung, die mit der ersten PU-Vorrichtung, der ersten PD-Vorrichtung und der zweiten PD-Vorrichtung verbunden sind, um einen ersten Anschluss auszubilden; und eine dritte PG-Vorrichtung und eine vierte PG-Vorrichtung, die mit der zweiten PU-Vorrichtung, der dritten PD-Vorrichtung und der vierten PD-Vorrichtung verbunden sind, um einen zweiten Anschluss auszubilden. Eine Abmessung der SRAM-Zelle entlang einer zweiten Richtung ist im Wesentlichen gleich vier Gate-Mittenabständen, und die zweite Richtung ist im Wesentlichen rechtwinklig zu der ersten Richtung.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Statische RAM-(SRAM)-Zelle, die Folgendes umfasst: einen ersten Inverter, der eine erste Pull-Up-(PU)-Vorrichtung, eine erste Pull-Down-(PD)-Vorrichtung und eine zweite PD-Vorrichtung umfasst; einen zweiten Inverter, der mit dem ersten Inverter über Kreuz gekoppelt ist, wobei der zweite Inverter eine zweite PU-Vorrichtung, eine dritte PD-Vorrichtung und eine vierte PD-Vorrichtung umfasst; eine erste und eine zweite Pass-Gate-(PG)-Vorrichtung, die mit dem ersten Inverter verbunden sind, um einen ersten Anschluss auszubilden; und eine dritte und eine vierte PG-Vorrichtung, die mit dem zweiten Inverter verbunden sind, um einen zweiten Anschluss auszubilden; wobei die erste und die zweite PG-Vorrichtung, die erste PD-Vorrichtung des ersten Inverters und die dritte PD-Vorrichtung des zweiten Inverters auf einem ersten aktiven Bereich konfiguriert sind, wobei die dritte und die vierte PG-Vorrichtung, die zweite PD-Vorrichtung des ersten Inverters und die vierte PD-Vorrichtung des zweiten Inverters auf einem zweiten aktiven Bereich konfiguriert sind, und wobei die erste PU-Vorrichtung und die zweite PU-Vorrichtung auf einem dritten aktiven Bereich konfiguriert sind.
  2. SRAM-Zelle nach Anspruch 1, wobei der erste aktive Bereich, der zweite aktive Bereich und der dritte aktive Bereich parallel zueinander entlang einer ersten Richtung angeordnet sind, wobei eine erste p-Wanne in dem ersten aktiven Bereich konfiguriert ist, eine zweite p-Wanne in dem zweiten aktiven Bereich konfiguriert ist und eine n-Wanne in dem dritten aktiven Bereich konfiguriert ist, und wobei der dritte aktive Bereich zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich angeordnet ist.
  3. SRAM-Zelle nach Anspruch 2, wobei ein erster langer Kontakt ausgebildet ist, um Drains der ersten PG-Vorrichtung, der ersten PD-Vorrichtung, der ersten PU-Vorrichtung, der zweiten PD-Vorrichtung und der dritten PG-Vorrichtung elektrisch zu verbinden, wobei der erste lange Kontakt eine erste Abmessung aufweist, die sich entlang der ersten Richtung über der ersten p-Wanne, der n-Wanne und der zweiten p-Wanne erstreckt, und eine zweite Abmessung ausweist, die sich entlang einer zweiten Richtung erstreckt, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, und wobei die erste Abmessung größer als die zweite Abmessung ist.
  4. SRAM-Zelle nach Anspruch 3, wobei ein zweiter langer Kontakt ausgebildet ist, um Drains der zweiten PG-Vorrichtung, der dritten PD-Vorrichtung, der zweiten PU-Vorrichtung, der vierten PD-Vorrichtung und der vierten PG-Vorrichtung elektrisch zu verbinden, wobei der zweite lange Kontakt eine erste Abmessung aufweist, die sich entlang der ersten Richtung über die erste p-Wanne, die n-Wanne und die zweite p-Wanne erstreckt, und eine zweite Abmessung aufweist, die sich entlang der zweiten Richtung erstreckt, und wobei die erste Abmessung größer als die zweite Abmessung ist.
  5. SRAM-Zelle nach einem der vorangegangenen Ansprüche, wobei die erste PU-Vorrichtung, die zweite PU-Vorrichtung, die erste PD-Vorrichtung, die zweite PD-Vorrichtung, die dritte PD-Vorrichtung, die vierte PD-Vorrichtung, die erste PG-Vorrichtung, die zweite PG-Vorrichtung, die dritte PG-Vorrichtung und die vierte PG-Vorrichtung jeweils einen Fin-Feldeffekttransistor (FinFET) umfassen.
  6. SRAM-Zelle nach einem der vorangegangenen Ansprüche, wobei die erste PG-Vorrichtung, die zweite PG-Vorrichtung, die erste PD-Vorrichtung, die zweite PD-Vorrichtung, die dritte PD-Vorrichtung und die vierte PD-Vorrichtung jeweils einen n-FinFET umfassen.
  7. SRAM-Zelle nach einem der vorangegangenen Ansprüche, die weiter eine erste Metallschicht umfasst, die über dem ersten Inverter und dem zweiten Inverter ausgebildet ist, wobei die erste Metallschicht mehrere Metallleitungen umfasst, die parallel zueinander entlang der ersten Richtung angeordnet sind, wobei die mehreren Metallleitungen in der folgenden Reihenfolge angeordnet sind: eine erste Wortleitungs-(WL)-Landungsleitung, eine erste lokale Verbindungs-(LI)-Leitung, eine erste Bitleitung (BL), eine erste Vss-Leitung, eine erste Bitleitung-(BL)-Bar, eine erste Vdd-Leitung, eine zweite BL, eine zweite Vss-Leitung, eine zweite BL-Bar, eine zweite LI-Leitung und eine zweite Wortleitungs-(WL)-Landungsleitung.
  8. SRAM-Zelle nach Anspruch 7, die weiter eine zweite Metallschicht umfasst, die über der ersten Metallschicht ausgebildet ist, wobei die zweite Metallschicht mehrere Metallleitungen umfasst, die parallel zueinander entlang einer zweiten Richtung angeordnet sind, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, wobei die mehreren Metallleitungen in der zweiten Metallschicht Folgendes umfassen: mindestens zwei Wortleitungen, mindestens eine Vss-Leitung, und mindestens eine Vdd-Leitung.
  9. SRAM-Zelle nach einem der vorangegangenen Ansprüche, wobei eine n-Wanne in dem dritten aktiven Bereich konfiguriert ist und eine p-Wanne in dem ersten aktiven Bereich und dem zweiten aktiven Bereich konfiguriert ist, wobei die p-Wanne angrenzend an die n-Wanne angeordnet ist, und wobei die SRAM-Zelle weiter eine erste Metallschicht umfasst, die mehrere Metallleitungen umfasst, die parallel zueinander in der folgenden Reihenfolge angeordnet sind: eine erste Wortleitungs-(WL)-Landungsleitung, eine erste lokale Verbindungs-(LI)-Leitung, eine erste Vdd-Leitung, eine erste Bitleitung (BL), eine erste Bitleitung-(BL)-Bar, eine erste Vss-Leitung, eine zweite BL, eine zweite BL-Bar, eine zweite LI-Leitung und eine zweite Wortleitungs-(WL)-Landungsleitung.
  10. Statische RAM-(SRAM)-Zelle, die Folgendes umfasst: einen ersten Inverter, der mit einem zweiten Inverter über Kreuz gekoppelt ist; eine erste und eine zweite Pass-Gate-(PG)-Vorrichtung, die mit dem ersten Inverter verbunden sind, um einen ersten Anschluss auszubilden; eine dritte und eine vierte PG-Vorrichtung, die mit dem zweiten Inverter verbunden sind, um einen zweiten Anschluss auszubilden; eine erste Menge von Metallleitungen, die in einer ersten Metallschicht ausgebildet und mit dem ersten Inverter, dem zweiten Inverter, der ersten PG-Vorrichtung, der zweiten PG-Vorrichtung, der dritten PG-Vorrichtung und der vierten PG-Vorrichtung verbunden sind, wobei die erste Menge von Metallleitungen parallel zueinander ausgebildet sind und entlang einer ersten Richtung in der folgenden Reihenfolge ausgebildet sind: eine erste Wortleitungs-(WL)-Landungsleitung, eine erste lokale Verbindungs-(LI)-Leitung, eine erste Bitleitung (BL), eine erste Vss-Leitung, eine erste Bitleitung-(BL)-Bar, eine erste Vdd-Leitung, eine zweite BL, eine zweite Vss-Leitung, eine zweite BL-Bar, eine zweite LI-Leitung und eine zweite Wortleitungs-(WL)-Landungsleitung.
  11. SRAM-Zelle nach Anspruch 10, wobei: der erste Inverter eine erste Pull-Up-(PU)-Vorrichtung und eine erste Pull-Down-(PD)-Vorrichtung und eine zweite PD-Vorrichtung umfasst; der zweite Inverter, der mit dem ersten Inverter über Kreuz gekoppelt ist, eine zweite PU-Vorrichtung, eine dritte PD-Vorrichtung und eine vierte PD-Vorrichtung umfasst; die erste und die zweite PG-Vorrichtung, die erste PD-Vorrichtung des ersten Inverters und die dritte PD-Vorrichtung des zweiten Inverters auf einem ersten aktiven Bereich konfiguriert sind, die dritte und die vierte PG-Vorrichtung, die zweite PD-Vorrichtung des ersten Inverters und die vierte PD-Vorrichtung des zweiten Inverters auf einem zweiten aktiven Bereich konfiguriert sind, und die erste PU-Vorrichtung und die zweite PU-Vorrichtung auf einem dritten aktiven Bereich konfiguriert sind.
  12. SRAM-Zelle nach Anspruch 11, die weiter Folgendes umfasst: einen ersten langen Kontakt, der ausgebildet ist, um Drains der ersten PG-Vorrichtung, der ersten PD-Vorrichtung, der ersten PU-Vorrichtung, der zweiten PD-Vorrichtung und der dritten PG-Vorrichtung elektrisch zu verbinden, und einen zweiten langen Kontakt, der ausgebildet ist, um Drains der zweiten PG-Vorrichtung, der dritten PD-Vorrichtung, der zweiten PU-Vorrichtung, der vierten PD-Vorrichtung und der vierten PG-Vorrichtung elektrisch zu verbinden, wobei sowohl der erste lange Kontakt als auch der zweite lange Kontakt eine erste Abmessung aufweisen, die sich entlang der ersten Richtung über den ersten aktiven Bereich, den zweiten aktiven Bereich und den dritten aktiven Bereich erstreckt, und eine zweite Abmessung aufweisen, die sich entlang einer zweiten Richtung erstreckt, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, wobei die erste Abmessung im Wesentlichen größer als die zweite Abmessung ist, wobei die erste LI-Leitung mit dem zweiten langen Kontakt elektrisch verbunden ist, und wobei die zweite LI-Leitung mit dem ersten langen Kontakt elektrisch verbunden ist.
  13. SRAM-Zelle nach Anspruch 11 oder 12, wobei ein erstes Gate der ersten PD-Vorrichtung, ein zweites Gate der ersten PU-Vorrichtung und ein drittes Gate der zweiten PD-Vorrichtung in einer ersten durchgängigen Einrichtung konfiguriert sind, die eine erste Abmessung entlang der ersten Richtung und eine zweite Abmessung entlang der zweiten Richtung aufweist, wobei die erste Abmessung der ersten durchgängigen Einrichtung im Wesentlichen größer als die zweite Abmessung der ersten durchgängigen Einrichtung ist, und wobei ein viertes Gate der dritten PD-Vorrichtung, ein fünftes Gate der zweiten PU-Vorrichtung und ein sechstes Gate der vierten PD-Vorrichtung in einer zweiten durchgängigen Einrichtung konfiguriert sind, die eine erste Abmessung entlang der ersten Richtung und eine zweite Abmessung entlang der zweiten Richtung aufweist, wobei die erste Abmessung der zweiten durchgängigen Einrichtung im Wesentlichen größer als die zweite Abmessung der zweiten durchgängigen Einrichtung ist.
  14. SRAM-Zelle nach einem der Ansprüche 10 bis 13, die weiter eine zweite Menge von Metallleitungen umfasst, die in einer zweiten Metallschicht über der ersten Metallschicht ausgebildet sind, wobei die zweite Menge von Metallleitungen parallel zueinander sind und entlang einer zweiten Richtung angeordnet sind, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, wobei die zweite Menge von Metallleitungen Folgendes umfasst: eine dritte Vss-Leitung, die erste WL, eine zweite Vdd-Leitung, die zweite WL und eine vierte Vss-Leitung und wobei die dritte Vss-Leitung und die vierte Vss-Leitung an Rändern der SRAM-Zelle angeordnet sind und von einer angrenzenden SRAM-Zelle geteilt werden.
  15. SRAM-Zelle nach einem der Ansprüche 10 bis 14, wobei die erste WL in der zweiten Metallschicht mit einem ersten Gate elektrisch verbunden ist, das unter der ersten Metallschicht mittels der ersten WL-Landungsleitung in der ersten Metallschicht ausgebildet ist, und wobei die zweite WL in der zweiten Metallschicht mit einem zweiten Gate verbunden ist, das unter der ersten Metallschicht mittels der zweiten WL-Landungsleitung in der ersten Metallschicht ausgebildet ist.
  16. SRAM-Zelle nach Anspruch 12, wobei der erste lange Kontakt so konfiguriert ist, dass er ein Datenknoten ist, und der zweite lange Kontakt so konfiguriert ist, dass er ein Datenknoten-Bar ist, wobei Sources der ersten PD-Vorrichtung und der dritten PD-Vorrichtung physisch und elektrisch verbunden sind, um einen ersten Source-Kontakt auszubilden, der so konfiguriert ist, dass er mit der ersten Vss-Leitung verbunden ist, wobei Sources der zweiten PD-Vorrichtung und der vierten PD-Vorrichtung physisch und elektrisch verbunden sind, um einen zweiten Source-Kontakt auszubilden, der so konfiguriert ist, dass er mit der zweiten Vss-Leitung verbunden ist, und wobei Sources der ersten PU-Vorrichtung und der zweiten PU-Vorrichtung physisch und elektrisch verbunden sind, um einen dritten Source-Kontakt auszubilden, der so konfiguriert ist, dass er mit der ersten Vdd-Leitung verbunden ist.
  17. SRAM-Zelle nach einem der Ansprüche 10 bis 16, die eine zweite Menge von Metallleitungen umfasst, die in einer zweiten Metallschicht über der ersten Metallschicht ausgebildet, wobei die zweite Menge von Metallleitungen parallel zueinander sind und entlang einer zweiten Richtung angeordnet sind, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, wobei die zweite Menge von Metallleitungen Folgendes umfasst: eine zweite Vdd-Leitung, die erste WL, eine dritte Vss-Leitung, die zweite WL und eine dritte Vdd-Leitung, wobei die zweite Vdd-Leitung und die dritte Vdd-Leitung an Rändern der SRAM-Zelle liegen und von einer angrenzenden SRAM-Zelle geteilt werden.
  18. SRAM-Zelle nach einem der Ansprüche 10 bis 17, die Folgendes umfasst: eine zweite Metallschicht, die unter der ersten Metallschicht ausgebildet ist; und eine dritte Metallschicht, die über der ersten Metallschicht ausgebildet ist, wobei die erste Metallschicht mehrere kurze Metallleitungen umfasst, die entlang einer zweiten Richtung angeordnet sind, die im Wesentlichen rechtwinklig zu der ersten Richtung ist, wobei die kurzen Metallleitungen sich entlang der ersten Richtung erstrecken und mindestens eine Vss-Leitung und mindestens eine Vdd-Leitung umfassen; und wobei die dritte Metallschicht eine erste WL und eine zweite WL umfasst, die entlang der zweiten Richtung angeordnet sind und sich entlang der ersten Richtung erstrecken.
  19. Statische RAM-(SRAM)-Zelle, die Folgendes umfasst: eine erste Pull-Up-(PU)-Vorrichtung, eine erste Pull-Down-(PD)-Vorrichtung und eine zweite PD-Vorrichtung, die in einer ersten durchgängigen Einrichtung ausgebildet sind, die sich entlang einer ersten Dimension erstreckt; eine zweite PU-Vorrichtung, eine dritte PD-Vorrichtung und eine vierte PD-Vorrichtung, die in einer zweiten durchgängigen Einrichtung ausgebildet sind, die sich entlang der ersten Dimension erstreckt; eine erste Pass-Gate-(PG)-Vorrichtung und eine zweite PG-Vorrichtung, die mit der ersten PU-Vorrichtung, der ersten PD-Vorrichtung und der zweiten PD-Vorrichtung verbunden sind, um einen ersten Anschluss auszubilden; und eine dritte PG-Vorrichtung und eine vierte PG-Vorrichtung, die mit der zweiten PU-Vorrichtung, der dritten PD-Vorrichtung und der vierten PD-Vorrichtung verbunden sind, um einen zweiten Anschluss auszubilden, wobei eine Abmessung der SRAM-Zelle entlang einer zweiten Richtung im Wesentlichen gleich vier Gate-Mittenabständen ist, wobei die zweite Richtung im Wesentlichen rechtwinklig zu der ersten Richtung ist, wobei die erste PU-Vorrichtung und/oder die zweite PU-Vorrichtung ein Hilfsgate aufweisen.
  20. SRAM-Zelle nach Anspruch 19, wobei: die erste PG-Vorrichtung ein Gate umfasst, das über aktiven Einrichtungen eines aktiven Bereichs angeordnet ist; und die zweite PG-Vorrichtung ein Gate umfasst, das über aktiven Einrichtungen des aktiven Bereichs angeordnet ist.
DE102014110957.0A 2014-07-24 2014-08-01 Statische Dual-Port-RAM-Zelle Active DE102014110957B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/339,883 2014-07-24
US14/339,883 US9418728B2 (en) 2014-07-24 2014-07-24 Dual-port static random-access memory cell

Publications (2)

Publication Number Publication Date
DE102014110957A1 true DE102014110957A1 (de) 2016-01-28
DE102014110957B4 DE102014110957B4 (de) 2018-02-15

Family

ID=55065321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014110957.0A Active DE102014110957B4 (de) 2014-07-24 2014-08-01 Statische Dual-Port-RAM-Zelle

Country Status (5)

Country Link
US (2) US9418728B2 (de)
KR (1) KR101643473B1 (de)
CN (1) CN105321556B (de)
DE (1) DE102014110957B4 (de)
TW (1) TWI576963B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114779A1 (de) * 2016-05-19 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur und Verfahren für ein Halbleiter-Bauelement
DE102016118811A1 (de) * 2016-06-02 2017-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltung mit versetzten leitenden merkmalen
US10177133B2 (en) 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
DE102018117704B4 (de) 2017-09-28 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Lokale Verbindungsstruktur

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242148B2 (en) * 2014-08-25 2019-03-26 Mediatek Inc. Integrated circuit and routing design of the same
US10354952B2 (en) * 2014-10-30 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having multi-level word line
US9859286B2 (en) * 2014-12-23 2018-01-02 International Business Machines Corporation Low-drive current FinFET structure for improving circuit density of ratioed logic in SRAM devices
JP6396834B2 (ja) * 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
KR20160136715A (ko) * 2015-05-20 2016-11-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9786685B2 (en) * 2015-08-26 2017-10-10 Samsung Electronics Co., Ltd. Power gate switching system
KR20170026077A (ko) * 2015-08-26 2017-03-08 삼성전자주식회사 파워 게이트 스위칭 시스템
US9484349B1 (en) * 2015-10-28 2016-11-01 Powerchip Technology Corporation Static random access memory
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
US9721948B1 (en) * 2016-02-02 2017-08-01 Globalfoundries Inc. Switch improvement using layout optimization
US9748226B1 (en) * 2016-02-27 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor
US10276579B2 (en) * 2016-03-17 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Layout design for manufacturing a memory cell
US9646974B1 (en) * 2016-03-25 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port static random access memory
TWI681542B (zh) 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
US10515969B2 (en) 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN108122976B (zh) * 2016-11-29 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
US9972571B1 (en) 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
US9812324B1 (en) * 2017-01-13 2017-11-07 Globalfoundries Inc. Methods to control fin tip placement
TWI698873B (zh) * 2017-03-28 2020-07-11 聯華電子股份有限公司 半導體記憶元件
US9935112B1 (en) * 2017-05-19 2018-04-03 Globalfoundries Inc. SRAM cell having dual pass gate transistors and method of making the same
US11545495B2 (en) * 2017-06-29 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Preventing gate-to-contact bridging by reducing contact dimensions in FinFET SRAM
US10692808B2 (en) * 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
US10727343B2 (en) * 2017-09-28 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures
US11018157B2 (en) 2017-09-28 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Local interconnect structure
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
US11152376B2 (en) * 2017-12-26 2021-10-19 Stmicroelectronics International N.V. Dual port memory cell with improved access resistance
US10515954B2 (en) * 2018-03-18 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures of varying dimensions
US11302787B2 (en) * 2018-10-31 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layouts with source and drain contacts of different widths
DE102019121626A1 (de) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Finnen-basierte bandzellenstruktur zur verbesserung der speicherleistung
US11916055B2 (en) * 2019-02-22 2024-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having logic cells with multiple cell heights
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
US11145660B2 (en) * 2019-07-31 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM cell structure
US11087831B2 (en) * 2019-08-22 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around memory devices
KR20210077189A (ko) 2019-12-17 2021-06-25 삼성전자주식회사 반도체 집적 회로
US11444072B2 (en) * 2020-02-25 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port SRAM structure
TW202141703A (zh) 2020-02-25 2021-11-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體單元
US20230165160A1 (en) * 2021-11-24 2023-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026580A1 (en) * 2011-07-26 2013-01-31 Renesas Elelctronics Corporation Semiconductor device
US20140151812A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Contact Plugs in SRAM Cells and the Method of Forming the Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357101B2 (ja) * 2000-08-23 2009-11-04 株式会社ルネサステクノロジ 半導体記憶装置
US9099172B2 (en) * 2013-01-02 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port SRAM connection structure
US7738282B2 (en) 2007-02-15 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure of dual port SRAM
US8009463B2 (en) 2009-07-31 2011-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
US8189368B2 (en) * 2009-07-31 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Cell structure for dual port SRAM
JP5596335B2 (ja) 2009-12-24 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US8315084B2 (en) * 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell
US8183639B2 (en) * 2010-10-07 2012-05-22 Freescale Semiconductor, Inc. Dual port static random access memory cell layout
US9041115B2 (en) * 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8830732B2 (en) * 2012-11-30 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
US9076552B2 (en) * 2013-07-08 2015-07-07 Globalfoundries Inc. Device including a dual port static random access memory cell and method for the formation thereof
US9257439B2 (en) * 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9412742B2 (en) * 2014-06-10 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for manufacturing a memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026580A1 (en) * 2011-07-26 2013-01-31 Renesas Elelctronics Corporation Semiconductor device
US20140151812A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Contact Plugs in SRAM Cells and the Method of Forming the Same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177133B2 (en) 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
US10833061B2 (en) 2014-05-16 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
US11581300B2 (en) 2014-05-16 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
US11862623B2 (en) 2014-05-16 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
DE102016114779A1 (de) * 2016-05-19 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur und Verfahren für ein Halbleiter-Bauelement
DE102016118811A1 (de) * 2016-06-02 2017-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltung mit versetzten leitenden merkmalen
US10312192B2 (en) 2016-06-02 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having staggered conductive features
DE102016118811B4 (de) * 2016-06-02 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung
US10777505B2 (en) 2016-06-02 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating integrated circuit having staggered conductive features
DE102018117704B4 (de) 2017-09-28 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Lokale Verbindungsstruktur

Also Published As

Publication number Publication date
DE102014110957B4 (de) 2018-02-15
TWI576963B (zh) 2017-04-01
CN105321556A (zh) 2016-02-10
US20160351249A1 (en) 2016-12-01
TW201606942A (zh) 2016-02-16
US20160027499A1 (en) 2016-01-28
KR20160012873A (ko) 2016-02-03
US9824747B2 (en) 2017-11-21
CN105321556B (zh) 2018-06-26
KR101643473B1 (ko) 2016-07-27
US9418728B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
DE102014110957B4 (de) Statische Dual-Port-RAM-Zelle
US20210295903A1 (en) SRAM Cells with Vertical Gate-All-Round MOSFETs
DE102013102427B4 (de) Dual-Port-SRAM-Verbindungsstruktur
DE102013103400B4 (de) Sram-zelle, die finfets umfasst
DE102013105020B4 (de) SRAM-Zelle
DE102012108290B4 (de) Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
DE102015105970B4 (de) SRAM-Zellen mit Vertikal-Rundumgate-MOSFETs
DE102005001134B4 (de) Knotenpunkt-Kontaktstrukturen in Halbleitervorrichtungen, insbesondere SRAM-Vorrichtungen, und Verfahren zur Herstellung derselben
DE102013104983B4 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE102014119162B4 (de) Speicherzelle
DE102016114698A1 (de) SRAM-Struktur mit verringerter Kapazität und verringertem Widerstand
DE102016117457A1 (de) Statische direktzugriffspeichervorrichtung mit vertikalen fet- vorrichtungen
DE102017125036A1 (de) Statische Direktzugriffsspeichervorrichtung
DE102017117936A1 (de) SRAM-Zelle mit ausgeglichenem Schreibanschluss
DE112012002662T5 (de) 6F2-DRAM-Zelle
DE102015111771A1 (de) Integrierte Schaltung, die zwei Arten von Speicherzellen hat
DE102021105451B4 (de) Sram-struktur mit asymmetrischer interconnection
DE102016115989A1 (de) Statischer Direktzugriffsspeicher
DE102017109004A1 (de) Finfet-sram mit diskontinuierlichen pmos-rippenleitungen
DE102019114224A1 (de) SRAM-Struktur und -Verbindung
DE102019128275A1 (de) 4cpp-sram-zelle und array
DE102019117897B4 (de) Halbleitervorrichtung zur logik- und speicher-co-optimierung sowie schaltung
DE102020121306A1 (de) Rundum-gate-feldeffekttransistoren in integrierten schaltungen
DE102017120848B4 (de) Verwendung von drei oder mehr Masken zum Definieren von Kontaktleitungs-Sperrkomponenten bei der FinFET-SRAM-Herstellung
DE102016114779A1 (de) Struktur und Verfahren für ein Halbleiter-Bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027110000

Ipc: H10B0010000000