DE102015111771A1 - Integrierte Schaltung, die zwei Arten von Speicherzellen hat - Google Patents

Integrierte Schaltung, die zwei Arten von Speicherzellen hat Download PDF

Info

Publication number
DE102015111771A1
DE102015111771A1 DE102015111771.1A DE102015111771A DE102015111771A1 DE 102015111771 A1 DE102015111771 A1 DE 102015111771A1 DE 102015111771 A DE102015111771 A DE 102015111771A DE 102015111771 A1 DE102015111771 A1 DE 102015111771A1
Authority
DE
Germany
Prior art keywords
memory cell
type
type memory
word line
reference line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015111771.1A
Other languages
English (en)
Other versions
DE102015111771B4 (de
Inventor
Jhon Jhy Liaw
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015111771A1 publication Critical patent/DE102015111771A1/de
Application granted granted Critical
Publication of DE102015111771B4 publication Critical patent/DE102015111771B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein integrierter Schaltungs-Chip umfasst eine Speicherzelle ersten Typs und eine Speicherzelle zweiten Typs. Die Speicherzelle ersten Typs umfasst eine erste Referenzleitungs-Kontaktstelle und eine erste Wortleitungs-Kontaktstelle. Die erste Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs sind entlang einer ersten Richtung ausgerichtet. Die Speicherzelle zweiten Typs umfasst ein erstes Referenzleitungs-Segment, das sich entlang der ersten Richtung erstreckt, und eine erste Wortleitungs-Kontaktstelle. Die erste Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs und das erste Referenzleitungs-Segment der Speicherzelle zweiten Typs haben voneinander entlang einer Richtung einen Abstand, der sich von der ersten Richtung unterscheidet.

Description

  • VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung betrifft die U.S.-Patentanmeldung mit dem Titel „METHODS AND APPARATUS FOR FINFET SRAM ARRAYS IN INTEGRATED CIRCUITS”, eingereicht am 6. Dezember 2011, U.S.-Anmeldungsnr. 13/312 810, jetzt U.S.-Patentnr. 8 693 235. Der gesamte Inhalt der oben beschriebenen Anmeldung ist durch Bezugnahme aufgenommen.
  • HINTERGRUND
  • Die integrierte Halbleiterschaltungs-(IC)-Branche hat eine breite Vielfalt von digitalen Vorrichtungen erzeugt, um Probleme in verschiedenen Bereichen zu lösen. Einige dieser digitalen Vorrichtungen sind mit statischen Arbeitsspeicher-(SRAM)-Vorrichtungen zur Speicherung von digitalen Daten verbunden. In einigen Anwendungen eines IC-Chips werden mehrere SRAM-Vorrichtungen implementiert, basierend auf verschiedenen Designanforderungen. Mindestens eine SRAM-Vorrichtung der mehreren SRAM-Vorrichtungen ist so entworfen, dass sie einen schnelleren Datenzugriff als alle anderen SRAM-Vorrichtung(en) der mehreren SRAM-Vorrichtungen aufweist; und mindestens eine SRAM-Vorrichtung der mehreren SRAM-Vorrichtungen ist so entworfen, dass sie weniger Fläche je gespeichertem Bit belegt als alle anderen SRAM-Vorrichtung(en) der mehreren SRAM-Vorrichtungen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Es wird betont, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1 ist ein Blockdiagramm eines integrierten Schaltungs-(IC)-Chips, der zwei statische Arbeitsspeicher-(SRAM)-Vorrichtungen aufweist, in Übereinstimmung mit einigen Ausführungsformen.
  • 2 ist ein schematisches Schaltungsdiagramm einer Speicherzelle in Übereinstimmung mit einigen Ausführungsformen.
  • 3 ist eine Draufsicht einer ersten Art von Speicherzelle, wobei alle Beschreibungen mit Bezug auf Komponenten an und über einer ersten Metallschicht eines Chips fehlen, in Übereinstimmung mit einigen Ausführungsformen.
  • 4 ist eine Draufsicht einer zweiten Art von Speicherzelle, wobei alle Beschreibungen mit Bezug auf Komponenten an und über einer ersten Metallschicht eines Chips fehlen, in Übereinstimmung mit einigen Ausführungsformen.
  • 5 ist eine Draufsicht der ersten Art von Speicherzelle in 3 mit dem Fokus auf Komponenten an der ersten Metallschicht und einer zweiten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen.
  • 6 ist eine Draufsicht der zweiten Art von Speicherzelle in 4 mit dem Fokus auf Komponenten an der ersten Metallschicht und der zweiten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen.
  • 7 ist eine Draufsicht der ersten Art von Speicherzelle in 3 mit dem Fokus auf Komponenten an einer dritten Metallschicht und einer vierten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen.
  • 8 ist eine Schnittansicht eines Abschnitts eines Chips in Übereinstimmung mit einigen Ausführungsformen.
  • 9 ist eine Draufsicht eines Abschnitts einer ersten Speichervorrichtung mit Betonung der Komponenten einer ersten Metallschicht eines Chips in Übereinstimmung mit einigen Ausführungsformen.
  • 10 ist ein Layoutdiagramm eines Abschnitts eines Layoutdesigns zum Ausbilden der leitenden Einrichtungen der ersten Metallschicht in 9 in Übereinstimmung mit einigen Ausführungsformen.
  • 11A–11E sind Draufsichten eines Abschnitts der ersten Speichervorrichtung in 9 in verschiedenen Stufen zum Ausbilden der ersten Metallschicht des Chips gemäß eines ersten Herstellungsverfahrens in Übereinstimmung mit einigen Ausführungsformen.
  • 12A–12E sind Draufsichten eines Abschnitts der ersten Speichervorrichtung in 9 in verschiedenen Stufen zum Ausbilden der ersten Metallschicht des Chips gemäß eines zweiten Herstellungsverfahrens in Übereinstimmung mit einigen Ausführungsformen.
  • 13 ist eine Draufsicht eines Abschnitts einer zweiten Speichervorrichtung mit dem Fokus auf Komponenten an der ersten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen.
  • 14 ist ein Layoutdiagramm eines Abschnitts eines Layoutdesigns zum Ausbilden der leitenden Einrichtungen der ersten Metallschicht in 13 in Übereinstimmung mit einigen Ausführungsformen.
  • 15 ist ein Flussdiagramm eines Verfahrens zum Ausbilden eines IC-Chips gemäß des ersten Herstellungsverfahrens in den 11A–11E in Übereinstimmung mit einigen Ausführungsformen.
  • 16 ist ein Flussdiagramm eines Verfahrens zum Ausbilden eines IC-Chips gemäß des zweiten Herstellungsverfahrens in den 12A–12E in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • In Übereinstimmung mit einigen Ausführungsformen umfasst eine integrierte Schaltung eine erste Art von Speicherzelle und eine zweite Art von Speicherzelle. Die erste Art von Speicherzelle umfasst eine erste Referenzleitungs-Kontaktstelle (Landing Pad) und eine erste Wortleitungs-Kontaktstelle. Die erste Referenzleitungs-Kontaktstelle der ersten Art von Speicherzelle und die erste Wortleitungs-Kontaktstelle der ersten Art von Speicherzelle sind entlang einer ersten Richtung ausgerichtet. Die zweite Art von Speicherzelle umfasst einen ersten Referenzleitungs-Abschnitt, der sich entlang der ersten Richtung erstreckt, und eine erste Wortleitungs-Kontaktstelle. Die erste Wortleitungs-Kontaktstelle der zweiten Art von Speicherzelle und der erste Referenzleitungs-Abschnitt der zweiten Art von Speicherzelle haben einen Abstand entlang einer zweiten Richtung, die sich von der ersten Richtung unterscheidet.
  • 1 ist ein Blockdiagramm eines IC-Chips 100, der zwei Speichervorrichtungen 110 und 140 aufweist, in Übereinstimmung mit einigen Ausführungsformen. Andere Vorrichtungen und Komponenten des IC-Chips 100 sind nicht in 1 gezeigt. Die Speichervorrichtungen 110 und 140 sind SRAM-Vorrichtungen, die aus SRAM-Speicherzellen ausgebildet sind. Zur Klarheit sind einige Details der Speichervorrichtungen 110 und 140 in 1 nicht gezeigt.
  • Die Speichervorrichtung 110 umfasst einen Speicherzellen-Array 112, mehrere Schreib-Hilfsschaltungen 114 und mehrere Leiterbahnen, die den Speicherzellen-Array 112 mit den mehreren Schreib-Hilfsschaltungen 114 elektrisch verbinden. Der Speicherzellen-Array 112 umfasst mehrere Speicherzellen eines ersten Typs, die in Reihen entlang einer Richtung X und Spalten entlang einer Richtung Y angeordnet sind. Jede Spalte der Spalten der Speicherzellen des ersten Typs 112 hat mindestens eine Leiterbahn der mehreren Leiterbahnen 116, die sich entlang der Richtung Y erstrecken und die Spalten und eine entsprechende Schreib-Hilfsschaltung der Schreib-Hilfsschaltungen 114 elektrisch verbinden.
  • In einigen Ausführungsformen sind die mehreren Leiterbahnen 116 Bitleitungen der Speichervorrichtung 110 und jede Schreib-Hilfsschaltung der mehreren Schreib-Hilfsschaltungen 114 ist so konfiguriert, dass sie einen Spannungspegel der zugehörigen Bitleitung der Speichervorrichtung 110 so einstellt, dass er kleiner als ein Erd-Referenzpegel ist. In einigen Ausführungsformen sind die mehreren Leiterbahnen 116 Bitleitungen der Speichervorrichtung 110 und jede Schreib-Hilfsschaltung der mehreren Schreib-Hilfsschaltungen 114 ist eine Versorgungsspannungs-Leitung der Speichervorrichtung 110 und jede Schreib-Hilfsschaltung der mehreren Schreib-Hilfsschaltungen 114 ist so konfiguriert, dass ein Spannungspegel der zugehörigen Versorgungsspannungs-Leitung der Speichervorrichtung 110 geringer als ein Versorgungsspannungs-Pegel ist.
  • Die Speichervorrichtung 140 umfasst einen Speicherzellen-Array 142. Der Speicherzellen-Array 142 umfasst mehrere Speicherzellen zweiten Typs, die in Reihen entlang der Richtung X und Spalten entlang der Richtung Y angeordnet sind. Die Speichervorrichtung 140 hat keine entsprechende Schaltung in der Schreib-Hilfsschaltung 114 der Speichervorrichtung 110.
  • In einigen Ausführungsformen besetzt eine Speicherzelle ersten Typs, die verwendet wird, um die Speichervorrichtung 110 zu implementieren, eine Fläche, die kleiner als die einer Speicherzelle zweiten Typs ist, die verwendet wird, um die Speichervorrichtung 140 zu implementieren. In einigen Ausführungsformen weist eine Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs, die verwendet wird, um die Speichervorrichtung 140 zu implementieren, eine Steuerungsfähigkeit auf, die größer als die einer Pass-Gate-Vorrichtung der Speicherzelle ersten Typs ist, die verwendet wird, um die Speichervorrichtung 110 zu implementieren. In einigen Ausführungsformen bei einem einzelnen Chip wird die Speicherzelle ersten Typs als kleinere Speicherzelle bezeichnet und die Speicherzelle zweiten Typs als eine schnellere Speicherzelle bezeichnet.
  • Weitere Details mit Bezug auf die Speicherzelle ersten Typs sind in Zusammenhang mit den 2, 3, 5 und 7 beschrieben. Weitere Details mit Bezug auf die Speicherzellen zweiten Typs sind in Zusammenhang mit den 2, 4 und 6 beschrieben.
  • 2 ist ein schematisches Schaltungsdiagramm einer Speicherzelle 200 in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen entspricht die Speicherzelle 200 der Speicherzelle ersten Typs oder der Speicherzelle zweiten Typs in 1.
  • Die Speicherzelle 200 umfasst eine Speicherschaltung 210, die Datenknoten ND und NDB, zwei Pass-Gate-Vorrichtungen PG1 und PG2, einen Versorgungsspannungs-Knoten NVDD, einen Referenzspannungs-Knoten NVSS, eine ersten Bitleitung BL, eine zweite Bitleitung BLB und eine Wortleitung WL aufweist. Die Speicherschaltung 210 ist zwischen dem Versorgungsspannungs-Knoten NVDD und dem Referenzspannungs-Knoten NVSS elektrisch verbunden. Die Pass-Gate-Vorrichtung PG1 ist mit dem Datenknoten ND, der Bitleitung BL und der Wortleitung WL elektrisch verbunden. Die Pass-Gate-Vorrichtung PG2 ist mit dem Datenknoten NDB, der Bitleitung BLB und der Wortleitung WL elektrisch verbunden.
  • Die Speicherschaltung 210 umfasst zwei P-Metalloxid-Halbleiter-(PMOS)-Transistoren P1 und P2 und zwei N-Metalloxid-Halbleiter-(NMOS)-Transistoren N1 und N2. Die Transistoren P1, P2, N1 und N2 bilden ein Cross-Latch, das zwei über Kreuz gekoppelte Inverter aufweist. Die Transistoren P1 und N1 bilden einen ersten Inverter während die Transistoren P1 und N2 einen zweiten Inverter bilden. Die Drains der Transistoren P1 und N1 sind mit einander verbunden und bilden den Datenknoten ND. Die Drains der Transistoren P2 und N2 sind mit einander verbunden und bilden den Datenknoten NDB. Die Gates der Transistoren P1 und N1 sind mit einander und mit den Drains der Transistoren P2 und N2 verbunden. Die Gates der Transistoren P2 und N2 sind mit einander und mit den Drains der Transistoren P1 und N1 verbunden. Die Sources der Transistoren P1 und P2 sind einem Versorgungsspannungs-Knoten verbunden. In einigen Ausführungsformen ist der Versorgungsspannungs-Knoten NVDD so konfiguriert, dass er eine Versorgungsspannung VDD empfängt. Die Sources der Transistoren N1 und N2 sind mit dem Referenzspannungs-Knoten verbunden. In einigen Ausführungsformen ist der Referenzspannungs-Knoten NVSS so konfiguriert, dass er eine Erd-Referenzspannung VSS empfängt.
  • Die Pass-Gate-Vorrichtungen PG1 und PG2 sind N-Transistoren. Ein Drain der Pass-Gate-Vorrichtung PG1 ist mit der Bitleitung BL am Knoten NBL verbunden. Eine Source der Pass-Gate-Vorrichtung PG1 ist mit dem Datenknoten ND elektrisch verbunden. Ein Drain der Pass-Gate-Vorrichtung PG2 ist mit der Bitleitung BLB am Knoten NBLB elektrisch verbunden. Ein Gate der Pass-Gate-Vorrichtung PG1 und ein Gate der Pass-Gate-Vorrichtung PG2 sind mit der Wortleitung WL elektrisch verbunden. Die Gates der Pass-Gate-Vorrichtungen PG1 und PG2 sind ihre Steueranschlüsse, die so konfiguriert sind, dass sie ein Steuersignal empfangen, um die Pass-Gate-Vorrichtungen PG1 und PG2 an- und abzuschalten.
  • In einigen Ausführungsformen sind in einem Speicherarray, etwa dem Speicherzellen-Array 112 oder dem Speicherzellen-Array 142, die mehrere Speicherzellen aufweisen, die jeweils eine schematische Darstellung der Schaltung aufweisen, die der Speicherzelle 200 gleicht, die Bitleitungen BL und BLB mit jedem der Drains der Pass-Gate-Vorrichtung PG1 und PG2 der Speicherzellen in einer Spalte des Speicherarrays verbunden und die Wortleitung WL ist mit jedem Gate der Pass-Gate-Vorrichtungen PG1 und PG2 der Speicherzellen in einer Reihe des Speicherarrays verbunden.
  • Die Speicherzelle 200 ist eine Single-Port-SRAM-Zellen, die als Beispiel gezeigt ist. In einigen Ausführungsformen ist die vorliegende Anmeldung auf eine Multi-Port-SRAM-Zelle anwendbar, die eine oder mehrere Schreibanschlüsse und/oder mehrere Leseanschlüsse aufweist.
  • 3 ist eine Draufsicht einer Speicherzelle ersten Typs 300, wobei alle Abbildungen bezüglich Komponenten an und über einer ersten Metallschicht eines Chips fehlen, in Übereinstimmung mit einigen Ausführungsformen. Weiter fehlen die Abbildungen mit Bezug auf Durchkontaktierungen, die verschiedene Komponenten verbinden, die in 3 gezeigt sind, und die erste Metallschicht fehlt. Die erste Metallschicht des Chips wird weiter zusammen mit 8 gezeigt. In einigen Ausführungsformen ist die Speicherzelle ersten Typs 300 eine Implementierung einer Speicherzelle ersten Typs in 1, die einen Schaltplan als Speicherzelle 200 aufweist, der in 2 gezeigt ist. Einige Komponenten der Speicherzelle ersten Typs 300 sind zur Klarheit der 3 nicht in 3 gezeigt.
  • Die Speicherzelle 300 umfasst ein Substrat (nicht gekennzeichnet), das P-Wannenbereiche 302 und 304 und einen N-Wannenbereich 306 aufweist. Die Speicherzelle 300 umfasst mehrere aktive Strukturen 312, 314, 316 und 318, die sich entlang einer Richtung Y erstrecken; mehrere Gatestrukturen 322, 324, 326 und 328, die sich entlang einer Richtung X erstrecken; mehrere aktive Kontaktstrukturen 332, 334, 336, 338, 342, 344, 346 und 348; und mehrere Gate-Kontaktstrukturen 352, 354, 356 und 358.
  • Die aktiven Strukturen 312 und 314 liegen in den P-Wannenbereichen 302 und 304 zum Ausbilden von NMOS-Transistoren. Die aktiven Strukturen 316 und 318 liegen in dem N-Wannenbereich 306 zum Ausbilden von PMOS-Transistoren. Die aktiven Strukturen 312, 314, 316 und 318 sind Halbleitergrate, die auf dem Substrat ausgebildet sind. Die Zahl der Grate für jeden der Transistoren, die in 3 gezeigt sind, ist als Beispiel angegeben. In einigen Ausführungsformen liegt jede Zahl von Graten in dem Schutzumfang von verschiedenen Ausführungsformen. In einigen Ausführungsformen sind die aktiven Strukturen 312, 314, 316 und 318 gemeinsam mit dem Substrat ausgebildet.
  • Die Gatestruktur 326 überlappt die aktive Struktur 316 und dient als Gate des Transistors P1. Aktive Kontaktstrukturen 346 und 342 überlappen die aktive Struktur 316 und entsprechen einer Source und einem Drain des Transistors P1. Die Gatestruktur 328 überlappt die aktive Struktur 318 und dient als Gate des Transistors P2. Die aktiven Kontaktstrukturen 348 und 344 überlappen die aktive Struktur 318 und entsprechen einer Source und einem Drain des Transistors P2. Die Gate-Kontaktstruktur 356 verbindet die Gatestruktur 328 und die aktiven Kontaktstrukturen 342. Die Gate-Kontaktstruktur 358 verbindet die Gatestruktur 326 und die aktiven Kontaktstrukturen 344. Die Gatestruktur 326 überlappt auch die aktive Struktur 312 und dient als Gate des Transistors N1. Die aktiven Kontaktstrukturen 334 und 342 überlappen die aktive Struktur 312 und entsprechen einer Source und einem Drain des Transistors N1. Die Gatestruktur 328 überlappt die aktive Struktur 314 und dient als Gate des Transistors N2. Die aktiven Kontaktstrukturen 338 und 336 überlappen die aktive Struktur 314 und entsprechen einer Source und einem Drain des Transistors N2.
  • Somit entsprechen die aktiven Kontaktstrukturen 346 und 348 dem Knoten NVDD; und die aktiven Kontaktstrukturen 334 und 338 entsprechen dem Knoten NVSS.
  • Die Gatestruktur 322 überlappt die aktive Struktur 312 und dient als Gate der Pass-Gate-Vorrichtung PG1. Die aktiven Kontaktstrukturen 332 und 342 überlappen die aktive Struktur 312 und dienen als Source und Drain der Pass-Gate-Vorrichtung PG1. Die Gate-Kontaktstruktur 352 ist mit der Gatestruktur 322 verbunden und dient als Kontaktstelle für die Gatestruktur 322. Die Gatestruktur 324 überlappt die aktive Struktur 314 und dient als Gate der Pass-Gate-Vorrichtung PG2. Die aktiven Kontaktstrukturen 336 und 344 überlappen die aktive Struktur 314 und entsprechen einer Source und einem Drain der Pass-Gate-Vorrichtung PG2. Die Gate-Kontaktstruktur 354 ist mit der Gatestruktur 324 in Kontakt und dient als Kontaktstelle für die Gatestruktur 324.
  • Somit entspricht die aktive Kontaktstruktur 332 dem Knoten NBL und die aktive Kontaktstruktur 336 entspricht dem Knoten NBLB.
  • Die Speicherzelle 300 hat eine Zellenbreite X1, gemessen entlang der Richtung X, und eine Zellenhöhe Y1, gemessen entlang der Richtung Y. In einigen Ausführungsformen wird ein Speichermakro ausgebildet, indem Speicherzellen wiederholt und aneinander gereiht werden, die eine Konfiguration haben, die der Speicherzelle 300 entspricht oder spiegelbildlich entspricht, und daher wird die Zellenbreite X1 auch als Zellen-Mittenabstand entlang der Richtung X bezeichnet und die Zellenhöhe Y1 als Zellen-Mittenabstand entlang der Richtung Y bezeichnet. In einigen Ausführungsformen ist ein Verhältnis der Zellenbreite X1 zu der Zellenhöhe Y1 größer als Eins.
  • 4 ist eine Draufsicht einer Speicherzelle zweiten Typs 400, wobei alle Abbildungen mit Bezug auf Komponenten an oder über der ersten Metallschicht des Chips fehlen, in Übereinstimmung mit einigen Ausführungsformen. Weiter fehlen alle Abbildungen mit Bezug auf Durchkontaktierungen, die verschiedene Komponenten verbinden, die in 4 gezeigt sind, und die erste Metallschicht fehlt. In einigen Ausführungsformen ist die Speicherzelle zweiten Typs 400 eine Implementierung einer Speicherzelle zweiten Typs in 1, die einen Schaltplan wie die Speicherzelle 200 aufweist, die in 2 gezeigt ist. Einige Komponenten der Speicherzelle ersten Typs 400 sind zur Klarheit der 4 nicht in 4 gezeigt.
  • Die Speicherzelle 400 umfasst ein Substrat (nicht gekennzeichnet), das P Wannenbereiche 402 und 404 und N-Wannenbereiche 406 aufweist. Die Speicherzelle 400 umfasst mehrere aktive Strukturen 412a, 412b, 414a, 414b, 416 und 418, die sich entlang der Richtung Y erstrecken; mehrere Gatestrukturen 422, 424, 426 und 428, die sich entlang einer Richtung X erstrecken; mehrere aktive Kontaktstrukturen 432, 434, 436, 438, 442, 444, 446 und 448; und mehrere aktive Kontaktstrukturen 452, 454, 456 und 458. Außer den aktiven Strukturen 412a, 412b, 414a und 414b entsprechen alle Komponenten, die in 4 gezeigt sind, und entsprechende Komponenten, die in 3 gezeigt sind, die die gleiche letzte zweistellige Referenznummer haben, einander und ihre detaillierte Beschreibung wird daher weggelassen.
  • Verglichen mit der Speicherzelle ersten Typs 300 ersetzt die Speicherzelle zweiten Typs 400 die aktive Struktur 312 mit den aktiven Strukturen 412a und 412b und ersetzt die aktive Struktur 314 mit den aktiven Strukturen 414a und 414b.
  • Die Gatestruktur 422 überlappt die aktiven Strukturen 412a und 412b und dient als Gate der Pass-Gate-Vorrichtung PG1. Die aktiven Kontaktstrukturen 432 und 442 überlappen die aktiven Strukturen 412a und 412b und entsprechen einer Source und einem Drain der Pass-Gate-Vorrichtung PG1. Die Gatestruktur 422, die aktiven Strukturen 412a und 412b und die aktiven Kontaktstrukturen 432 und 442 sind als zwei Transistoren konfiguriert, die parallel geschaltet sind. In einigen Ausführungsformen ist die Pass-Gate-Vorrichtung PG1 der Speicherzelle zweiten Typs 400 so konfiguriert, dass sie eine Steuerungsfähigkeit hat, die größer als die der Pass-Gate-Vorrichtung PG1 der Speicherzelle ersten Typs 300 ist. In einigen Ausführungsformen ist die Steuerungsfähigkeit der Pass-Gate-Vorrichtung PG1 der Speicherzelle zweiten Typs 400 etwa doppelt so groß wie die Steuerungsfähigkeit der Pass-Gate-Vorrichtung PG1 der Speicherzelle ersten Typs 300.
  • Die Gate-Kontaktstruktur 452 berührt die Gatestruktur 422 und dient als eine Kontaktstelle für die Gatestruktur 422. Die Gatestruktur 424 überlappt die aktiven Strukturen 414a und 414b und dient als Gate der Pass-Gate-Vorrichtung PG2. Die aktiven Kontaktstrukturen 436 und 444 überlappen die aktiven Strukturen 414a und 414b und entsprechen einer Source und einem Drain der Pass-Gate-Vorrichtung PG2. Die Gate-Kontaktstruktur 454 berührt die Gatestruktur 424 und dient als Kontaktstelle für die Gatestruktur 424. In einigen Ausführungsformen ist die Pass-Gate-Vorrichtung PG2 der Speicherzelle zweiten Typs 400 so konfiguriert, dass sie eine Steuerungsfähigkeit hat, die größer als die der Pass-Gate-Vorrichtung PG2 der Speicherzelle ersten Typs 300 auf eine Weise ist, die der der Pass-Gate-Vorrichtung PG1 ähnelt. In einigen Ausführungsformen ist die Steuerungsfähigkeit der Pass-Gate-Vorrichtung PG2 der Speicherzelle zweiten Typs 400 etwa doppelt so groß wie die Steuerungsfähigkeit der Pass-Gate-Vorrichtung PG2 der Speicherzelle ersten Typs 300.
  • Die Gatestruktur 426 überlappt auch die aktiven Strukturen 412a und 412b und dient als Gate des Transistors N1. Die aktiven Kontaktstrukturen 434 und 442 überlappen die aktiven Strukturen 412a und 412b und entsprechen einer Source und einem Drain des Transistors N1. Die Gatestruktur 428 überlappt die aktiven Strukturen 414a und 414b und dient als Gate des Transistors N2. Die aktiven Kontaktstrukturen 438 und 436 überlappen die aktiven Strukturen 414a und 414b und entsprechen einer Source und einem Drain des Transistors N2. In einigen Ausführungsformen ist der Transistor N1 der Speicherzelle zweiten Typs 400 so konfiguriert, dass er eine Steuerungsfähigkeit hat, die größer als die des Transistors N1 der Speicherzelle ersten Typs 300 ist. In einigen Ausführungsformen ist der Transistor N2 der Speicherzelle zweiten Typs so konfiguriert, dass er eine Steuerungsfähigkeit hat, die größer als die des Transistors N2 der Speicherzelle ersten Typs 300 ist.
  • Die Speicherzelle 400 hat eine Zellenbreite X2, gemessen entlang der Richtung X, und eine Zellenhöhe Y1, gemessen entlang der Richtung Y. In einigen Anwendungen wird ein Speichermakro ausgebildet, indem Speicherzellen wiederholt und aneinander gereiht werden, die eine Konfiguration haben, die der Speicherzelle 300 entspricht oder spiegelbildlich entspricht, und daher wird die Zellenbreite X2 auch als Zellen-Mittenabstand entlang der Richtung X bezeichnet und die Zellenhöhe Y2 als Zellen-Mittenabstand entlang der Richtung Y bezeichnet. In einigen Ausführungsformen ist ein Verhältnis der Zellenbreite X2 zu der Zellenhöhe Y2 größer als Eins.
  • In einigen Ausführungsformen ist die Zellenhöhe Y1 gleich der Zellenhöhe Y2. In einigen Ausführungsformen ist ein Verhältnis der Zellenbreite X2 zu der Zellenbreite X1 größer als 1,15. In einigen Ausführungsformen liegt das Verhältnis der Zellenbreite X2 zu der Zellenbreite X1 zwischen 1,23 und 1,25. In einigen Ausführungsformen kann in einem gegebenen Herstellungsverfahren das Verhältnis der Zellenbreite X2 zu der Zellenbreite X1 basierend auf der zusätzlichen Breite bestimmt werden, die verwendet werden kann, um das Ausbilden von zusätzlichen aktiven Strukturen aufzunehmen, etwa der aktiven Strukturen 412a/412b verglichen mit der aktiven Struktur 312 für den Transistor N1 und die Pass-Gate-Vorrichtung PG1 oder den aktiven Strukturen 414a/414b verglichen mit der aktiven Struktur 314 für den Transistor N2 und die Pass-Gate-Vorrichtung PG2.
  • 5 ist eine Draufsicht der Speicherzelle ersten Typs 300 in 3 mit Betonung auf die Komponenten bei der ersten Metallschicht und einer zweiten Metallschicht des Chips, in Übereinstimmung mit einigen Ausführungsformen. Komponenten in 5, die denen in 3 gleichen oder ähneln, haben die gleichen Bezugszeichen und ihre detaillierte Beschreibung fehlt daher. Einige Komponenten der Speicherzelle 300 sind in 5 nicht gezeigt oder in gestrichelten Linien gezeigt oder zur Klarheit der 5 nicht gekennzeichnet.
  • Die Speicherzelle 300 umfasst mehrere Leiterbahn-Segmente 502, 504, 506, 512, 514, 516, 518, 522, 524 und 526. Die Leiterbahn-Segmente 502, 504 und 506 erstrecken sich entlang der Richtung Y in einer ersten Metallschicht eines Chips, in der die Speicherzelle ersten Typs 300 und die Speicherzelle zweiten Typs 400 ausgebildet werden. Die Leiterbahn-Segmente 512, 514, 516 und 518 dienen als Kontaktstellen und liegen auch in der ersten Metallschicht. Die Leiterbahnen 512, 514, 516 und 518 werden in dieser Offenbarung auch als Kontaktstellen bezeichnet. Die Leiterbahn-Segmente 522, 524 und 526 erstrecken sich entlang der Richtung X in einer zweiten Metallschicht des Chips. Die zweite Metallschicht liegt über der ersten Metallschicht. In einigen Ausführungsformen ist jedes Segment der Leiterbahn-Segmente 522, 524 und 526 ein Abschnitt einer zugehörigen Referenzleitung oder Wortleitung, die sich entlang der Richtung X erstreckt und mit allen Speicherzellen der gleichen Reihe elektrisch verbunden ist. Die Speicherzelle 300 umfasst mehrere Durchkontaktierungen V0, die Leiterbahn-Segmente der ersten Metallschicht mit zugehörigen aktiven Kontaktstrukturen 332, 334, 336 und 338 und Gate-Kontaktstrukturen 352 und 354 verbinden. Die Speicherzelle 300 umfasst weiter mehrere Durchkontaktierungen V1, die verschiedene Kontaktstellen 512, 514, 516 und 518 der ersten Metallschicht mit verschiedenen Leiterbahn-Segmenten 522, 524 und 526 der zweiten Metallschicht verbinden.
  • Die zweite Metallschicht des Chips, die Durchkontaktierungen V0 und die Durchkontaktierungen V1 werden weiter in Zusammenhang mit 8 beschrieben.
  • Das Leiterbahn-Segment 502 erstreckt sich entlang der Richtung Y und ist mit der aktiven Kontaktstruktur 332 über eine zugehörige Durchkontaktierung V0 verbunden. Das Leiterbahn-Segment 502 ist daher mit dem Knoten NBL der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 502 ein Bitleitungs-Segment, das einen Teil einer Bitleitung BL einer Spalte von Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet wird. Das Leiterbahn-Segment 504 erstreckt sich entlang der Richtung Y und ist mit der aktiven Kontaktstruktur 336 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Das Leiterbahn-Segment 504 ist daher mit dem Knoten NBLB der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 504 ein Bitleitungs-Segment, das einen Teil einer Bitleitung BLB der Spalte von Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist.
  • Das Leiterbahn-Segment 506 erstreckt sich entlang der Richtung Y und ist mit den aktiven Kontaktstrukturen 346 und 348 über zugehörige Durchkontaktierungen V0 elektrisch verbunden. Das Leiterbahn-Segment 506 ist somit mit dem Knoten NVDD der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 506 ein Versorgungsspannungs-Leitungssegment, das einen Teil einer Versorgungsspannungs-Leitung der Spalte der Speicherzelle ersten Typs bildet, wo eine Speicherzelle ersten Typs 300 angeordnet ist.
  • Die Kontaktstelle 512 und die Kontaktstelle 514 sind entlang der Richtung Y angeordnet. Die Kontaktstelle 512 ist mit der Gate-Kontaktstruktur 352 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Die Kontaktstelle 512 ist daher mit dem Gate oder Steueranschluss der Pass-Gate-Vorrichtung PG1 der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen wird die Kontaktstelle 512 auch als Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs 300 bezeichnet. Die Kontaktstelle 514 ist mit der aktiven Kontaktstruktur 334 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Die Kontaktstelle 514 ist somit mit dem Knoten NVSS der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen wird die Kontaktstelle 514 auch als Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs 300 bezeichnet.
  • Die Kontaktstelle 516 und die Kontaktstelle 518 sind entlang der Richtung Y ausgerichtet. Die Kontaktstelle 516 ist mit der Gate-Kontaktstruktur 354 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Die Kontaktstelle 516 ist daher mit dem Gate oder Steueranschluss der Pass-Gate-Vorrichtung PG2 der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen wird die Kontaktstelle 516 auch als eine weitere Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs 300 beschrieben. Die Kontaktstelle 518 ist mit der aktiven Kontaktstruktur 338 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Die Kontaktstelle 518 ist daher mit dem Knoten NVSS der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen wird die Kontaktstelle 514 auch als weitere Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs 300 bezeichnet.
  • Das Leiterbahn-Segment 522 erstreckt sich entlang der Richtung X und ist mit der Referenzleitungs-Kontaktstelle 514 über einen zugehörige Durchkontaktierung V1 elektrisch verbunden. Das Leiterbahn-Segment 522 ist daher mit dem Knoten NVSS der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 522 ein Referenzleitungs-Segment, das einen Teil einer Referenzspannungs-Leitung einer Reihe von Speicherzellen des ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist. Das Leiterbahn-Segment 524 erstreckt sich entlang der Richtung X und ist mit der Referenzleitungs-Kontaktstelle 518 über eine zugehörige Durchkontaktierung V1 elektrisch verbunden. Das Leiterbahn-Segment 524 ist daher auch mit dem Knoten NVSS der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 524 ein weiteres Referenzleitungs-Segment, das einen Teil einer weiteren Referenzspannungs-Leitung der Reihe von Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist.
  • Das Leiterbahn-Segment 526 erstreckt sich entlang der Richtung X und ist mit den Wortleitungs-Kontaktstellen 512 und 516 über zugehörige Durchkontaktierungen V1 elektrisch verbunden. Das Leiterbahn-Segment 526 ist daher mit den Steueranschlüssen der Pass-Gate-Vorrichtungen PG1 und PG2 der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 526 ein Wortleitungs-Segment, das einen Teil einer Wortleitung der Reihe von Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist. Das Leiterbahn-Segment 526 hat eine Leitungsbreite W1, die entlang der Richtung Y gemessen wird.
  • 6 ist eine Draufsicht der Speicherzelle zweiten Typs 400 in 4 mit Betonung der Komponenten an der ersten Metallschicht und der zweiten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen. Komponenten in 6, die denen in 4 gleichen oder ähneln, haben die gleichen Bezugszeichen und ihre detaillierte Beschreibung fehlt daher. Einige Komponenten der Speicherzelle 400 sind in 6 nicht gezeigt oder in gestrichelten Linien gezeigt oder zur Klarheit von 6 nicht gekennzeichnet.
  • Die Speicherzelle 400 umfasst mehrere Leiterbahn-Segmente 602, 604, 606, 607, 608, 612, 622 und 626. Die Leiterbahn-Segmente 602, 604, 606, 607 und 608 erstrecken sich entlang der Richtung Y in der ersten Metallschicht des Chips, in der die Speicherzelle ersten Typs 300 und die Speicherzelle zweiten Typs 400 ausgebildet werden. Die Leiterbahn-Segmente 612 und 616 dienen als Kontaktstellen und liegen auch in der ersten Metallschicht. Die Leiterbahnen 612 und 616 werden auch als in dieser Offenbarung als Kontaktstellen bezeichnet. Die Leiterbahn-Segmente 622 und 626 erstrecken sich entlang der Richtung X in der zweiten Metallschicht des Chips. In einigen Ausführungsformen ist jedes Segment der Leiterbahn-Segmente 622 und 626 ein Teil der zugehörigen Referenzleitung oder Wortleitung, die sich entlang der Richtung X erstreckt und mit allen Speicherzellen der gleichen Reihe elektrisch verbunden ist. Die Speicherzelle 400 umfasst mehrere Durchkontaktierungen V0, die Leiterbahn-Segmente der ersten Metallschicht mit zugehörigen aktiven Kontaktstrukturen 432, 434, 436 und 438 und Gate-Kontaktstrukturen 452 und 454 verbinden. Die Speicherzelle 400 umfasst weiter mehrere Durchkontaktierungen V1, die verschiedene Kontaktstellen 612 und 616 und Leiterbahnen 607 und 608 der ersten Metallschicht mit verschiedenen Leiterbahn-Segmenten 622 und 626 der zweiten Metallschicht verbindet.
  • Das Leiterbahn-Segment 602 erstreckt sich entlang der Richtung Y und ist mit der aktiven Kontaktstruktur 432 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Das Leiterbahn-Segment 602 ist daher mit dem Knoten NBL der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 602 ein Bitleitungs-Segment, das einen Teil einer Bitleitung BL einer Spalte der Speicherzelle zweiten Typs bildet, wo die Speicherzelle zweiten Typs 400 angeordnet ist. Das Leiterbahn-Segment 604 erstreckt sich entlang der Richtung Y und ist mit der aktiven Kontaktstruktur 436 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Das Leiterbahn-Segment 604 ist daher mit dem Knoten NBLB der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 604 ein Bitleitungs-Segment, das einen Teil einer Bitleitung BLB der Spalte der Speicherzelle zweiten Typs bildet, wo die Speicherzelle zweiten Typs 400 angeordnet ist.
  • Das Leiterbahn-Segment 606 erstreckt sich entlang der Richtung Y und ist mit den aktiven Kontaktstrukturen 446 und 448 über zugehörige Durchkontaktierungen V0 elektrisch verbunden. Das Leiterbahn-Segment 606 ist daher mit dem Knoten NVDD der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 606 ein Versorgungsspannungs-Leitungssegment, das einen Teil einer Versorgungsspannungs-Leitung der Spalte der Speicherzelle zweiten Typs bilden, wo die Speicherzelle zweiten Typs 400 angeordnet ist.
  • Das Leiterbahn-Segment 607 erstreckt sich entlang der Richtung Y und ist mit der aktiven Kontaktstruktur 434 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Das Leiterbahn-Segment 607 ist daher mit dem Knoten NVSS der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 607 ein Referenzleitungs-Segment, das einen Teil einer Referenzleitung einer Spalte der Speicherzellen zweiten Typs bildet, wo eine Speicherzelle zweiten Typs 400 angeordnet ist. Das Leiterbahn-Segment 608 erstreckt sich entlang der Richtung Y und ist mit der aktiven Kontaktstruktur 438 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Das Leiterbahn-Segment 608 ist daher auch mit dem Knoten NVSS der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 608 ein weiteres Referenzleitungs-Segment, das einen Teil einer weiteren Referenzleitung der Spalte der Speicherzellen zweiten Typs bildet, wo die Speicherzelle zweiten Typs 400 angeordnet ist.
  • Die Kontaktstelle 612 ist mit der Gate-Kontaktstruktur 452 ist über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Die Kontaktstelle 612 ist somit mit dem Gate oder dem Steueranschluss der Pass-Gate-Vorrichtung PG1 der Speicherzelle zweiten Typs 400 elektrisch verbunden. Die Kontaktstelle 616 ist mit der Gate-Kontaktstruktur 454 über eine zugehörige Durchkontaktierung V0 elektrisch verbunden. Die Kontaktstelle 616 ist daher mit dem Gate oder dem Steueranschluss der Pass-Gate-Vorrichtung PG2 der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen werden die Kontaktstelle 612 und die Kontaktstelle 616 auch als Wortleitungs-Kontaktstellen der Speicherzelle zweiten Typs 400 bezeichnet.
  • Verglichen mit der Wortleitungs-Kontaktstelle 512 und der Referenzleitungs-Kontaktstelle 514 der Speicherzelle ersten Typs 400 haben die Wortleitungs-Kontaktstelle 612 und das Referenzleitungs-Segment 607 entlang der Richtung X einen Abstand. Zudem haben, verglichen mit der Wortleitungs-Kontaktstelle 516 und der Referenzleitungs-Kontaktstelle 518 der Speicherzelle ersten Typs 400 die Wortleitungs-Kontaktstelle 616 und die Referenzleitungs-Kontaktstelle 608 einen Abstand entlang der Richtung X.
  • Das Leiterbahn-Segment 622 erstreckt sich entlang der Richtung X und ist mit den Referenzleitungs-Segmenten 607 und 608 über zugehörige Durchkontaktierungen V1 elektrisch verbunden. Das Leiterbahn-Segment 622 ist daher mit dem Knoten NVSS der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 622 ein Referenzleitungs-Segment, das einen Teil einer Referenzspannungs-Leitung einer Reihe von Speicherzellen zweiten Typs bildet, wo die Speicherzelle zweiten Typs 400 angeordnet ist.
  • Das Leiterbahn-Segment 626 erstreckt sich entlang der Richtung X und ist mit den Wortleitungs-Kontaktstellen 612 und 616 über zugehörige Durchkontaktierungen V1 elektrisch verbunden. Das Leiterbahn-Segment 626 ist daher mit den Steueranschlüssen der Pass-Gate-Vorrichtungen PG1 und PG2 der Speicherzelle zweiten Typs 400 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 626 ein Wortleitungs-Segment, das einen Teil einer Wortleitung der Reihe von Speicherzellen zweiten Typs bildet, wo die Speicherzelle zweiten Typs 400 angeordnet ist. Das Leiterbahn-Segment 626 hat eine Leitungsbreite W2, die entlang der Richtung Y gemessen wird.
  • In einigen Ausführungsformen ist die Zellenhöhe Y1 der Speicherzelle ersten Typs 300 gleich groß wie die Zellenhöhe Y2 der Speicherzelle zweiten Typs 400. In einigen Ausführungsformen ist für die gleiche Zellenhöhe die Speicherzelle ersten Typs 300 so konfiguriert, dass sie zwei Referenzleitungs-Segmenten 522 und 524 und einem Wortleitungs-Segment 526 entspricht, während die Speicherzelle zweiten Typs 400 so konfiguriert ist, dass sie nur einem Referenzleitungs-Segment 622 und einem Wortleitungs-Segment 626 entspricht. Als solche ist in einigen Ausführungsformen die Leitungsbreite W2 des Wortleitungs-Segments 626 der Speicherzelle zweiten Typs 400 so festgelegt, dass sie größer als die Leitungsbreite W1 des Wortleitungs-Segments 526 der Speicherzelle ersten Typs 300 ist. In einigen Ausführungsformen ist ein Verhältnis der Leitungsbreite W2 zu der Leitungsbreite W1 größer als etwa 1,5.
  • Weiter hat ein Referenzleitungs-Segment 622 eine Leitungsbreite W3, die entlang der Richtung Y gemessen wird. In einigen Ausführungsformen ist die Leitungsbreite W2 so festgelegt, dass sie größer als die Leitungsbreite W3 ist. Das Referenzleitungs-Segment 607 hat eine Leitungsbreite W4, die entlang der Richtung X gemessen wird; und das Bitleitungs-Segment 602 hat eine Leitungsbreite W5, die entlang der Richtung X gemessen wird. In einigen Ausführungsformen ist die Leitungsbreite W5 so festgelegt, dass sie größer als die Leitungsbreite W4 ist. In einigen Ausführungsformen ist ein Verhältnis der Leitungsbreite W5 zu der Leitungsbreite W4 größer als 1,1.
  • 7 ist eine Draufsicht einer Speicherzelle ersten Typs 300 in 3 mit Betonung auf die Komponenten einer dritten Metallschicht und einer vierten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen. Komponenten in 7, die denen in 5 gleichen oder ähneln, erhalten die gleichen Bezugszeichen und ihre detaillierte Beschreibung fehlt hier. Einige Komponenten der Speicherzelle 300 sind in 7 nicht gezeigt oder in gestrichelten Linien gezeigt oder zur Klarheit von 7 nicht gekennzeichnet.
  • Die Speicherzelle 300 umfasst mehrere Leiterbahn-Segmente 712, 716, 722 und 726. Das Leiterbahn-Segment 712 erstreckt sich entlang der Richtung Y in der dritten Metallschicht des Chips, in der die Speicherzelle ersten Typs 300 und die Speicherzelle zweiten Typs 400 ausgebildet werden. Das Leiterbahn-Segment 716 dient als Kontaktstelle und liegt auch in der dritten Metallschicht. Das Leiterbahn-Segment 716 wird auch in dieser Offenbarung als Kontaktstelle bezeichnet. Die Leiterbahn-Segmente 722 und 726 erstrecken sich entlang der Richtung X in der vierten Metallschicht des Chips. In einigen Ausführungsformen ist jedes Segment der Leiterbahn-Segmente 722 und 726 ein Teil einer zugehörigen Referenzleitung oder Wortleitung, die sich entlang der Richtung X erstreckt und mit allen Speicherzellen der gleichen Reihe elektrisch verbunden ist. Die Speicherzelle 300 umfasst mehrere Durchkontaktierungen V2, die die Leiterbahn-Segmente der zweiten Metallschicht mit zugehörigen Leiterbahn-Segmenten der dritten Metallschicht verbinden. Die Speicherzelle 300 umfasst weiter mehrere Durchkontaktierungen V3, die Leiterbahn-Segmente der dritten Metallschicht mit zugehörigen Leiterbahn-Segmenten der vierten Metallschicht verbindet.
  • Die dritte Metallschicht des Chips, die vierte Metallschicht des Chips, die Durchkontaktierungen V2 und die Durchkontaktierungen V3 werden weiter in Zusammenhang mit 8 beschrieben.
  • Das Leiterbahn-Segment 712 erstreckt sich entlang der Richtung Y und ist mit den Leiterbahnen 522 und 524 über zugehörige Durchkontaktierungen V2 elektrisch verbunden. Das Leiterbahn-Segment 712 ist daher mit dem Knoten NVSS der Speicherzelle zweiten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 712 ein Referenzleitungs-Segment, das einen Teil einer Referenzleitung einer Spalte der Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist.
  • Die Kontaktstelle 716 ist mit dem Leiterbahn-Segment 526 über eine zugehörige Durchkontaktierung V2 elektrisch verbunden. Die Kontaktstelle 716 ist daher mit den Gates oder Steueranschlüssen der Pass-Gate-Vorrichtungen PG1 und PG2 der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen wird die Kontaktstelle 716 als eine weitere Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs 300 bezeichnet.
  • Das Leiterbahn-Segment 722 erstreckt sich entlang der Richtung X und ist mit dem Referenzleitungs-Segment 712 über eine zugehörige Durchkontaktierung V2 elektrisch verbunden. Das Leiterbahn-Segment 722 ist daher mit dem Knoten NVSS der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Referenzleitungs-Segment 722 ein Referenzleitungs-Segment, das einen Teil einer Referenzspannungs-Leitung einer Reihe von Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist.
  • Das Leiterbahn-Segment 726 erstreckt sich entlang der Richtung X und ist mit der Wortleitungs-Kontaktstelle 716 über eine zugehörige Durchkontaktierung V2 elektrisch verbunden. Das Leiterbahn-Segment 726 ist daher mit Steueranschlüssen der Pass-Gate-Vorrichtungen PG1 und PG2 der Speicherzelle ersten Typs 300 elektrisch verbunden. In einigen Ausführungsformen ist das Leiterbahn-Segment 726 ein Wortleitungs-Segment, das einen Teil einer Wortleitung der Reihe von Speicherzellen ersten Typs bildet, wo die Speicherzelle ersten Typs 300 angeordnet ist.
  • Das Leiterbahn-Segment 726 hat eine Leitungsbreite W6, die entlang der Richtung Y gemessen wird. Das Leiterbahn-Segment 722 hat eine Leitungsbreite W7, die entlang der Richtung Y gemessen wird. In einigen Ausführungsformen ist die Leitungsbreite W6 so festgelegt, dass sie größer als die Leitungsbreite W7 ist.
  • Die Speicherzelle ersten Typs 300 und die Speicherzelle zweiten Typs 400, die zusammen mit den 3–7 gezeigt sind, sind als Beispiel angegeben. In einigen Ausführungsformen fehlen einige der verschiedenen Leiterbahnen und/oder Kontaktstellen, solange die sich ergebende Speicherzelle ersten Typs 300 und die Speicherzelle zweiten Typs 400 immer noch mit dem Schaltplan vereinbar sind, der in 1 gezeigt ist.
  • 8 ist eine Schnittansicht eines Teils eines Chips 800, bei dem die Speicherzelle ersten Typs und die Speicherzelle zweiten Typs, wie sie in der vorliegenden Anmeldung gezeigt sind, in Übereinstimmung mit einigen Ausführungsformen ausgebildet sind. Einige Komponenten des Chips 800 sind zur Klarheit nicht gezeigt.
  • Der Chip 800 umfasst ein Substrat 802, verschiedene Isoliereinrichtungen 804, die in dem Substrat 802 vergraben sind, mehrere Gatestrukturen 812, die über dem Substrat 802 ausgebildet sind, mehrere aktive Kontaktstrukturen 814 über dem Substrat 802 und mehrere Gate-Kontaktstrukturen 816 über verschiedenen Gatestrukturen 812. Der Chip 800 umfasst auch mehrere leitende Schichten, die auch in dieser Offenbarung als Metallschichten bezeichnet werden, und mehrere Durchkontaktierungsschichten über dem Substrat 802.
  • Die leitenden Schichten des Chips 800 umfassen eine erste Metallschicht, die leitende Einrichtungen M1 aufweist, eine zweite Metallschicht, die leitende Einrichtungen M2 aufweist, eine dritte Metallschicht, die leitende Einrichtungen M3 aufweist, und eine vierte Metallschicht, die leitende Einrichtungen M4 aufweist. Die Durchkontaktierungsschichten des Chips 800 umfassen eine Basis-Durchkontaktierungsschicht, die Durchkontaktierungen V0 aufweist, eine erste Durchkontaktierungsschicht, die Durchkontaktierungen V1 aufweist, eine zweite Durchkontaktierungsschicht, die Durchkontaktierungen V2 aufweist, und eine dritte Durchkontaktierungsschicht, die Durchkontaktierungen V3 aufweist. Die Durchkontaktierungen V0 sind so angeordnet, dass sie zumindest einige der aktiven leitenden Strukturen 814 und/oder der leitenden Gatestrukturen 816 mit zugehörigen ersten leitenden Metallschichteinrichtungen M1 verbindet. Die Durchkontaktierungen V1 sind so angeordnet, dass sie zumindest einige der ersten leitenden Metallschichteinrichtungen M1 mit zugehörigen zweiten leitenden Metallschichteinrichtungen M2 verbindet. Die Durchkontaktierungen V2 sind so angeordnet, dass sie zumindest einige der zweiten leitenden Metallschichteinrichtungen M2 mit zugehörigen dritten leitenden Metallschichteinrichtungen M3 verbindet. Die Durchkontaktierung V3 ist so angeordnet, dass sie eine dritte leitende Metallschichteinrichtung M3 mit einer zugehörigen vierten leitenden Metallschichteinrichtung M4 verbindet.
  • 8 wird verwendet, um die räumliche Beziehung zwischen verschiedenen Metallschichten und Durchkontaktierungsschichten zu zeigen. In einigen Ausführungsformen ist die Zahl von leitenden Einrichtungen an verschiedenen Schichten nicht auf das Beispiel beschränkt, das in 8 gezeigt ist. In einigen Ausführungsformen gibt es mehr Metallschichten und eine oder mehrere Durchkontaktierungsschichten über der vierten leitenden Metallschichtstruktur M4.
  • 9 ist eine Draufsicht eines Teils einer ersten Speichervorrichtung 900 mit Betonung auf die Komponenten an einer ersten Metallschicht eines Chips in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen entspricht die erste Speichervorrichtung 900 der ersten Speichervorrichtung 110, die in 1 gezeigt ist.
  • Die Speichervorrichtung 900 umfasst Speicherzellen 910a, 910b, 910c und 910d. Die Speichervorrichtung 900 umfasst auch mehrere Kontaktstellen 922a, 922b, 922c, 922d, 924a, 924b, 924c, 924d, 926ab, 926cd und 928; mehrere Leitungssegmente 932a, 932b, 932c, 932d, 934a, 934b, 934c, 934d, 936a, 936b, 936c und 936d.
  • Weiter umfasst die Speichervorrichtung 900 die Bitleitungen 942, 944, 952 und 954 und die Versorgungsspannungs-Leitungen 946 und 956. Die Bitleitung 942 ist zumindest aus den Leiterbahn-Segmenten 932a und 932c ausgebildet; die Bitleitung 944 ist aus zumindest den Leiterbahn-Segmenten 934a und 934c ausgebildet; die Bitleitung 952 ist aus zumindest den Leiterbahn-Segmenten 932b und 932d ausgebildet; die Bitleitung 952 ist aus zumindest den Leiterbahn-Segmenten 932b und 932d ausgebildet; und die Bitleitung 954 ist aus zumindest den Leiterbahn-Segmenten 934b und 934d ausgebildet. Die Versorgungsspannungs-Leitung 946 ist aus zumindest den Leiterbahn-Segmenten 936a und 936c ausgebildet; und die Versorgungsspannungs-Leitung 956 ist aus zumindest den Leiterbahn-Segmenten 936b und 936d ausgebildet.
  • Jede Speicherzelle der Speicherzellen 910a, 910b, 910c und 910d ist eine Speicherzelle ersten Typs und hat eine Konfiguration, die der der Speicherzelle ersten Typs 300 ähnelt, die in Zusammenhang mit den 3, 5 und 7 gezeigt ist. Für die Speicherzelle 910a entsprechen die Kontaktstellen 922a, 924a, 926ab und 928 den Kontaktstellen 512, 514, 516 und 518 in 5; und die Leiterbahn-Segmente 932a, 934a und 936a entsprechen den Leiterbahn-Segmenten 502, 504 und 506 in 5. Für die Speicherzelle 910b entsprechen die Kontaktstellen 922b, 924b, 926ab und 928 den Kontaktstellen 512, 514, 516 und 518 in 5; und die Leiterbahn-Segmente 932b, 934b und 936b entsprechen den Leiterbahn-Segmenten 502, 504 und 506 in 5. Für die Speicherzelle 910c entsprechen die Kontaktstellen 922c, 924c, 926cd und 928 den Kontaktstellen 512, 514, 516 und 518 in 5; und die Leiterbahn-Segmente 932c, 934c und 936c entsprechen den Leiterbahn-Segmenten 502, 504 und 506 in 5. Für die Speicherzelle 910d entsprechen die Kontaktstellen 922d, 924d, 926cd und 928 den Kontaktstellen 512, 514, 516 und 518 in 5; und die Leiterbahn-Segmente 932d, 934d und 936d entsprechen den Leiterbahn-Segmenten 502, 504 und 506 in 5.
  • Daher fehlt die detaillierte Beschreibung der verschiedenen Kontaktstellen und leitenden Segmente, die in 9 gezeigt sind.
  • 10 ist ein Layoutdiagramm eines Teils eines Layoutdesigns 1000 zum Ausbilden der leitenden Einrichtungen der ersten Metallschicht in 9 in Übereinstimmung mit einigen Ausführungsformen.
  • Das Layoutdesign 1000 umfasst eine erste Menge von leitenden Layoutstrukturen 1012, 1014, 1016 und 1018; eine zweite Menge von leitenden Layoutstrukturen 1022, 1024, 1032, 1034 und 1036; eine erste Menge von Schnitt-Layoutstrukturen 1042a–1042h und eine zweite Menge von Schnitt-Layoutstrukturen 1044a-1044f. Die leitenden Layoutstrukturen 1012, 1014, 1016 und 1018 erstrecken sich entlang der Richtung Y und können verwendet werden, um die Leiterbahnen 942, 944, 954 und 952 in 9 auszubilden. Die leitenden Layoutstrukturen 1022, 1024, 1032, 1034 und 1036 erstrecken sich entlang der Richtung Y und können verwendet werden, um die Leiterbahnen 946 und 956 in 9 und die Leiterbahnen auszubilden, auf denen die Kontaktstellen 924a–928 basieren. Die erste Menge von leitenden Layoutstrukturen 1012, 1014, 1016 und 1018 und die zweite Menge von leitenden Layoutstrukturen 1022, 1024, 1032, 1034 und 1036 werden während zwei getrennten Strukturierverfahren verwendet. Die erste Menge von Schnitt-Layoutstrukturen 1042a–1042h und die zweite Menge von Schnitt-Layoutstrukturen erstrecken sich jeweils entlang der Richtung X und sind entlang der Richtung Y abwechselnd angeordnet. Die erste Menge von Schnitt-Layoutstrukturen 1042a–1042h und die zweite Menge von Schnitt-Layoutstrukturen werden zusammen mit den leitenden Layoutstrukturen 1032, 1034 und 1036 verwendet, um verschiedene Kontaktstellen auszubilden, indem die sich ergebenden Leiterbahnen basierend auf den leitenden Layoutstrukturen 1032, 1034 und 1036 verkürzt werden oder indem Sperrstrukturen ausgebildet werden, um das Ausbilden der Leiterbahnen, basierend auf den leitenden Layoutstrukturen 1032, 1034 und 1036 zu verhindern.
  • Die 11A–11E sind Draufsichten eines Teils der Speicherzelle ersten Typs 900 in 9 in verschiedenen Stadien des Ausbildens der ersten Metallschicht des Chips gemäß eines ersten Herstellungsverfahrens in Übereinstimmung mit einigen Ausführungsformen. Das Ausbilden der Kontaktstellen 926ab, 926cd und 928 basierend auf der leitenden Layoutstruktur 1034 und den Schnitt-Layoutstrukturen 1042d, 1042e, 1044c und 1044d sind in Zusammenhang mit den 11a–11E als Beispiel gezeigt.
  • In 11A wird eine Leiterbahn 1102 über einem Substrat basierend auf einer Leiterbahn-Struktur 1034 ausgebildet. In 11B wird ein erstes lithographisches Verfahren ausgeführt, um in einer Photoresistschicht 1104 eine Menge von Öffnungen basierend auf dem Schneiden von Layoutstrukturen 1044c und 1044d auszubilden. Die Öffnungen in der Fotoresistschicht 1104 werden auf eine Maskenschicht 1112 (11D) übertragen, um eine erste Menge von Ätzfenstern in der Maskenschicht 1112 auszubilden. In 11C wird ein zweites lithographisches Verfahren ausgeführt, um in einer Fotoresistschicht 1106 eine Menge von Öffnungen basierend auf dem Schneiden von Layoutstrukturen 1042d und 1042e auszubilden. Die Öffnungen in der Fotoresistschicht 1106 werden auf die Maskenschicht 1112 übertragen, um eine zweite Menge von Ätzfenstern in der Maskenschicht 1112 auszubilden. In 11D umfasst die sich ergebende Maskenschicht 1112 nun vier Ätzfenster, die basierend auf dem Schneiden der Layoutstrukturen 1042d, 1042e, 1044c und 1044d definiert sind.
  • In 11E werden Teile der Leiterbahn 1102, die durch die Menge von Ätzfenstern in der Maskenschicht 1112 freigelegt wurden, entfernt, um die Leiterbahn 1102 in Kontaktstellen 1112a, 1112b, 1112c, 1112d und 1112e zu verkleinern. In dieser Ausführungsform entsprechen die Kontaktstellen 1112b, 1112c und 1112d den Kontaktstellen 926cd, 928 und 926ab in 9.
  • Die 12A–12E sind Draufsichten von Teilen der ersten Speichervorrichtung 900 in 9 in verschiedenen Stadien des Ausbildens der ersten Metallschicht des Chips gemäß eines zweiten Herstellungsverfahrens in Übereinstimmung mit einigen Ausführungsformen. Das Ausbilden der Kontaktstellen 926ab, 926cd und 928 basierend auf der leitenden Layoutstruktur 1034 und den Schnitt-Layoutstrukturen 1042d, 1042e, 1044c und 1044d sind in Zusammenhang mit den 12A–12E als Beispiel gezeigt.
  • In 12A wird ein erstes lithographisches Verfahren ausgeführt, um eine erste Menge von Sperrstrukturen 1212 über einer dielektrischen Schicht 1202 basierend auf einer ersten Menge von Schnitt-Layoutstrukturen 1044c und 1044d auszubilden. In 12B wird ein zweites lithographisches Verfahren ausgeführt, um eine zweite Menge von Sperrstrukturen 1214 über der dielektrischen Schicht 1202 basierend auf einer zweiten Menge von Schnitt-Layoutstrukturen 1042d und 1042e auszubilden. In 12C wird eine Maskenschicht 1222 über den Sperrstrukturen 1212 und 1214 ausgebildet. Die Maskenschicht 1222 hat eine Öffnung 1224 und die Öffnung 1224 ist basierend auf der Leiterbahn-Layoutstruktur 1034 ausgebildet.
  • In 12D werden Vertiefungen 1232a–1232e in Abschnitten der dielektrischen Schicht 1202 ausgebildet, die durch die Öffnung 1224 der Maskenschicht 1222 freigelegt sind und nicht von den Sperrstrukturen 1212 und 1214 bedeckt sind. In 12E werden die Vertiefungen mit einem leitenden Material gefüllt, um Kontaktstellen 1234a, 1234b, 1234c, 1234d und 1234e auszubilden. In einigen Ausführungsformen umfasst das leitende Material Cu, Ni, TaN, TiN, W oder eine Kombination daraus. In dieser Ausführungsform entsprechen die Kontaktstellen 1234b, 1234c und 1234d den Kontaktstellen 926cd, 928 und 926ab in 9.
  • 13 ist eine Draufsicht eines Teils einer zweiten Speichervorrichtung 1300 mit Betonung auf den Komponenten an der ersten Metallschicht des Chips in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen entspricht die zweite Speichervorrichtung 1300 der zweiten Speichervorrichtung 140, die in 1 gezeigt ist.
  • Die Speichervorrichtung 1300 umfasst die Speicherzellen 1310a, 1310b, 1310c und 1310d. Die Speichervorrichtung 1300 umfasst auch mehrere Kontaktstellen 1322a, 1322b, 1322c, 1322d, 1324ab und 1324cd; mehrere Leitungssegmente 1332a–1322d, 1334a–1334d, 1336a–1336d, 1342a–1342d und 1344a–1344d.
  • Weiter umfasst die Speichervorrichtung 1300 Bitleitungen 1352, 1354, 1362 und 1364; Versorgungsspannungs-Leitungen 1356 und 1366; und Referenzleitungen 1357, 1358, 1367 und 1368. Die Bitleitung 1352 wird aus zumindest aus den Leiterbahn-Segmenten 1342a und 1342c ausgebildet; die Bitleitung 1354 wird aus zumindest aus den Leiterbahn-Segmenten 1344a und 1344c ausgebildet; die Bitleitung 1362 wird aus zumindest aus den Leiterbahn-Segmenten 1342b und 1342d ausgebildet; und die Bitleitung 1364 wird aus zumindest aus den Leiterbahn-Segmenten 1344b und 1344d ausgebildet. Die Versorgungsspannungs-Leitung 1356 wird zumindest aus den Leiterbahn-Segmenten 1336a und 1336c ausgebildet; und die Versorgungsspannungs-Leitung 1366 wird zumindest aus den Leiterbahn-Segmenten 1336b und 1336d ausgebildet. Die Referenzleitung 1357 wird zumindest aus den Leiterbahn-Segmenten 1332a und 1332c ausgebildet; die Referenzleitung 1358 wird zumindest aus den Leiterbahn-Segmenten 1334a und 1334c ausgebildet; die Referenzleitung 1367 wird zumindest aus den Leiterbahn-Segmenten 1332b und 1332d ausgebildet; und die Referenzleitung 1368 wird zumindest aus den Leiterbahn-Segmenten 1344b und 1344d ausgebildet.
  • Jede Speicherzelle der Speicherzellen 1310a, 1310b, 1310c und 1310d ist eine Speicherzelle zweiten Typs und hat eine Konfiguration, die der Speicherzelle zweiten Typs 400 ähnelt, die in Zusammenhang mit den 4 und 6 gezeigt ist. Für die Speicherzelle 1310a entsprechen die Kontaktstellen 1322a und 1324ab den Kontaktstellen 612 und 616 in 6; die Leiterbahn-Segmente 1342a, 1344a und 1336a entsprechen den Leiterbahn-Segmenten 602, 604 und 606 in 6; und die Leiterbahn-Segmente 1332a und 1334a entsprechen den Leiterbahn-Segmenten 607 und 608 in 6. Für die Speicherzelle 1310b entsprechen die Kontaktstellen 1322b und 1324ab den Kontaktstellen 612 und 616 in 6; die Leiterbahn-Segmente 1342b, 1344b und 1336b entsprechen den Leiterbahn-Segmenten 602, 604 und 606 in 6; und die Leiterbahn-Segmente 1342b und 1334b entsprechen den Leiterbahn-Segmenten 607 und 608 in 6. Für die Speicherzelle 1310c entsprechen die Kontaktstellen 1322c und 1324cd den Kontaktstellen 612 und 616 in 6; die Leiterbahn-Segmente 1342c, 1344c und 1336c entsprechen den Leiterbahn-Segmenten 602, 604 und 606 in 6; und die Leiterbahn-Segmente 1332c und 1334c entsprechen den Leiterbahn-Segmenten 607 und 608 in 6. Für die Speicherzelle 1310d entsprechen die Kontaktstellen 1322d und 1324cd den Kontaktstellen 612 und 616 in 6; die Leiterbahn-Segmente 1342d, 1344d und 1336d entsprechen den Leiterbahn-Segmenten 602, 604 und 606 in 6; und die Leiterbahn-Segmente 1342d und 1334d entsprechen den Leiterbahn-Segmenten 607 und 608 in 6. Daher fehlt die detaillierte Beschreibung von verschiedenen Kontaktstellen und Leiterbahn-Segmenten, die in 13 gezeigt sind.
  • 14 ist ein Layoutdiagramm eines Teils eines Layoutdesigns 1400 zum Ausbilden der leitenden Einrichtungen der ersten Metallschicht in 13 in Übereinstimmung mit einigen Ausführungsformen.
  • Das Layoutdesign 1400 umfasst eine erste Menge von leitenden Layoutstrukturen 1412, 1414, 1416, 1418, 1422, 1424 und 1426; eine zweite Menge von leitenden Layoutstrukturen 1432, 1434, 1436, 1442, 1444 und 1446; und eine Menge von Schnitt-Layoutstrukturen 1452a–1452g. Die erste Menge von leitenden Layoutstrukturen 1412, 1414, 1416, 1418, 1422, 1424 und 1426 erstreckt sich entlang der Richtung Y und kann verwendet werden, um Leiterbahnen 1352, 1354, 1362 und 1364 in 13 und Leiterbahnen auszubilden, auf denen die Kontaktstellen 1322a–1324cd basieren. Die zweite Menge von leitenden Layoutstrukturen 1432, 1434, 1436, 1442, 1444 und 1446 erstreckt sich entlang der Richtung Y und kann verwendet werden, um die Leiterbahnen 1357, 1358, 1356, 1367, 1368 und 1366 in 13 auszubilden. Die erste Menge von leitenden Layoutstrukturen 1412, 1414, 1416, 1418, 1422, 1424 und 1426 und die zweite Menge von leitenden Layoutstrukturen 1432, 1434, 1436, 1442, 1444 und 1446 werden während zwei getrennten Strukturierverfahren verwendet. Die Schnitt-Layoutstrukturen 1452a–1452g erstrecken sich entlang der Richtung X und werden in Zusammenhang mit den leitenden Layoutstrukturen 1422, 1424 und 1426 verwendet, um verschiedene Kontaktstellen auszubilden, indem die sich ergebenden Leiterbahnen basierend auf den leitenden Layoutstrukturen 1422, 1424 und 1426 verkleinert werden, oder indem Sperrstrukturen ausgebildet werden, um das Ausbilden von Leiterbahnen basierend auf den leitenden Layoutstrukturen 1422, 1424 und 1426 zu verhindern. In einigen Ausführungsformen werden verschiedene Leiterbahnen und Kontaktstellen in einer Weise ausgebildet, die der ähnelt, die in Zusammenhang mit den 11A–11E oder den 12A–12E gezeigt ist.
  • 15 ist ein Flussdiagramm eines Verfahrens 1500 zum Ausbilden eines IC-Chips gemäß des ersten Herstellungsverfahrens in den 11A–11E in Übereinstimmung mit einigen Ausführungsformen. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem Verfahren 1500 ausgeführt werden können, das in 15 gezeigt ist, und dass einige andere Verfahren hier nur kurz beschrieben sein können.
  • Das Verfahren 1500 beginnt mit Vorgang 1510, in dem verschiedene Transistoren der Speichervorrichtungen 110 und 120 (1) ausgebildet werden. Der Vorgang 1510 umfasst das Ausbilden von Pass-Gate-Vorrichtungen PG1/PG2 für Speicherzellen ersten Typs der ersten Speichervorrichtung 110 (Vorgang 1512) und das Ausbilden von Pass-Gate-Vorrichtungen PG1/PG2 für Speicherzellen zweiten Typs der zweiten Speichervorrichtung 120 (Vorgang 1514). In einigen Ausführungsformen hat jede Pass-Gate-Vorrichtung der Pass-Gate-Vorrichtungen der Speicherzellen ersten Typs eine erste Steuerungsfähigkeit; und jede Pass-Gate-Vorrichtung der Pass-Gate-Vorrichtungen der Speicherzellen zweiten Typs hat eine zweite Steuerungsfähigkeit. In einigen Ausführungsformen ist die zweite Steuerungsfähigkeit größer als die erste Steuerungsfähigkeit.
  • Das Verfahren 1500 fährt mit Vorgang 1520 fort, in dem Leiterbahnen an einer ersten Metallschicht des Chips basierend auf Leiterbahn-Layoutstrukturen ausgebildet werden. Vorgang 1520 umfasst beispielsweise Vorgang 1522, in dem Leiterbahnen der Speicherzellen ersten Typs der ersten Speichervorrichtung 110 basierend auf den Leiterbahn-Layoutstrukturen 1012–1036 (10) ausgebildet werden. Vorgang 1520 umfasst Vorgang 1524, in dem Leiterbahnen für Speicherzellen zweiten Typs der zweiten Speichervorrichtung 120 basierend auf den Leiterbahn-Layoutstrukturen 1412–1446 (14) ausgebildet werden. Eine sich ergebende Leiterbahn 1102 ist in 11A als Beispiel gezeigt.
  • Das Verfahren 1500 fährt mit Vorgang 1530 fort, in dem ein erstes lithographisches Verfahren ausgeführt wird, um eine erste Menge von Ätzfenstern in einer Maskenschicht basierend auf einer ersten Menge von Schnitt-Layoutstrukturen auszubilden. Zwei Ätzfenster in der Maskenschicht 1112 (11D) werden beispielsweise basierend auf den Schnitt-Layoutstrukturen 1044c und 1044d (10) ausgebildet. Vorgang 1530 umfasst das Ausbilden der Maskenschicht 1112 der Speicherzellen ersten Typs der ersten Speichervorrichtung 110 in Vorgang 1532 und das Ausbilden der Maskenschicht 1112 für Speicherzellen zweiten Typs der zweiten Speichervorrichtung 120.
  • Das Verfahren 1500 fährt mit Vorgang 1540 fort, in dem ein zweites lithographisches Verfahren ausgeführt wird, um eine zweite Menge von Ätzfenstern in der Maskenschicht basierend auf einer zweiten Menge von Schnitt-Layoutstrukturen auszubilden. Zwei weitere Ätzfenster werden beispielsweise in der Maskenschicht 1112 (11D) basierend auf den Schnitt-Layoutstrukturen 1042d und 1042e (10) ausgebildet. Vorgang 1540 umfasst das Ausbilden der Maskenschicht 1112 für Speicherzellen ersten Typs der ersten Speichervorrichtung 110 in Vorgang 1542. In einigen Ausführungsformen wird Vorgang 1534 als Teil von Vorgang 1540 ausgeführt und ist nicht Teil von Vorgang 1530.
  • Das Verfahren 1500 fährt mit Vorgang 1550 fort, in dem Teile der Leiterbahnen, die durch die Ätzfenster in der Maskenschicht 1112 freigelegt sind, entfernt werden. Mehrere Kontaktstellen werden als Ergebnis des Verkleinerns der Leiterbahnen basierend auf den Vorgängen 1530–1550 ausgebildet. Als Beispiel ist 11E ein Diagramm von mehreren sich ergebenden Kontaktstellen 1112a–1112e.
  • 16 ist ein Flussdiagramm eines Verfahrens zum Ausbilden eines IC-Chips gemäß des zweiten Herstellungsverfahrens in den 12A–12E in Übereinstimmung mit einigen Ausführungsformen. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem Verfahren 1600 ausgeführt werden können, das in 16 gezeigt ist, und dass einige andere Verfahren hier nur kurz beschrieben sein können.
  • Das Verfahren 1600 beginnt mit Vorgang 1610, in dem verschiedene Transistoren der Speichervorrichtungen 110 und 120 (1) ausgebildet werden. Der Vorgang 1610 umfasst das Ausbilden von Pass-Gate-Vorrichtungen PG1/PG2 für Speicherzellen ersten Typs der ersten Speichervorrichtung 110 (Vorgang 1612) und das Ausbilden von Pass-Gate-Vorrichtungen PG1/PG2 für Speicherzellen zweiten Typs der zweiten Speichervorrichtung 120 (Vorgang 1614). In einigen Ausführungsformen hat jede Pass-Gate-Vorrichtung der Pass-Gate-Vorrichtungen der Speicherzellen ersten Typs eine erste Steuerungsfähigkeit und jede Pass-Gate-Vorrichtung der Pass-Gate-Vorrichtungen der Speicherzellen zweiten Typs hat eine zweite Steuerungsfähigkeit. In einigen Ausführungsformen ist die zweite Steuerungsfähigkeit größer als die erste Steuerungsfähigkeit.
  • Das Verfahren 1600 fährt mit Vorgang 1620 fort, in dem ein erstes lithographisches Verfahren ausgeführt wird, um eine erste Menge von Sperrstrukturen über einer dielektrischen Schicht auszubilden, etwa indem Sperrstrukturen 1212 über einer dielektrischen Schicht 1202 in 12 basierend auf der ersten Menge von Schnitt-Layoutstrukturen, etwa der Schnitt-Layoutstrukturen 1044c und 1044d, ausgebildet werden. Vorgang 1620 umfasst das Ausbilden von Sperrstrukturen für Speicherzellen ersten Typs der ersten Speichervorrichtung 110 in Vorgang 1622 und das Ausbilden von Sperrstrukturen für Speicherzellen zweiten Typs der zweiten Speichervorrichtung 120 in Vorgang 1624. In einigen Ausführungsformen wird Vorgang 1622 basierend auf den Schnitt-Layoutstrukturen 1044a–1044f in 10 ausgeführt. In einigen Ausführungsformen wird Vorgang 1624 basierend auf den Schnitt-Layoutstrukturen 1452a–1452g in 14 ausgeführt.
  • Das Verfahren 1600 fährt mit Vorgang 1630 fort, in dem ein zweites lithographisches Verfahren ausgeführt wird, um eine zweite Menge von Sperrstrukturen über der dielektrischen Schicht auszubilden, etwa indem Sperrstrukturen 1214 über einer dielektrischen Schicht 1202 in 12 basierend auf der zweiten Menge von Schnitt-Layoutstrukturen, etwa der Schnitt-Layoutstrukturen 1042d und 1042e, ausgebildet werden. Vorgang 1630 umfasst das Ausbilden von zusätzlichen Sperrstrukturen für Speicherzellen ersten Typs der ersten Speichervorrichtung 110 in Vorgang 1632. In einigen Ausführungsformen wird Vorgang 1632 basierend auf den Schnitt-Layoutstrukturen 1042a–1044h in 10 ausgeführt. In einigen Ausführungsformen wird Vorgang 1624 als Teil von Vorgang 1630 ausgeführt und ist nicht Teil von Vorgang 1620.
  • Das Verfahren 1600 fährt mit Vorgang 1640 fort, in dem eine Maskenschicht über den Sperrstrukturen ausgebildet wird. Eine Maskenschicht 1222 wird beispielsweise über den Sperrstrukturen 1212 und 1214 ausgebildet, wie in 12C gezeigt ist. Die Maskenschicht 1222 hat eine Öffnung 1224 und die Öffnung 1224 ist basierend auf einer Leiterbahn-Layoutstruktur ausgebildet. Vorgang 1640 umfasst beispielsweise das Ausbilden von Öffnungen basierend auf den Leiterbahn-Layoutstrukturen 1032, 1034 und 1036 in 10 für Speicherzellen ersten Typs der ersten Speichervorrichtung 110 (Vorgang 1642). Weiter umfasst Vorgang 1640 das Ausbilden von Öffnungen basierend auf den Leiterbahn-Layoutstrukturen 1422, 1424 und 1426 in 14 für Speicherzellen zweiten Typs der zweiten Speichervorrichtung 120 (Vorgang 1644).
  • Das Verfahren 1600 fährt mit Vorgang 1650 fort, in dem Vertiefungen in Abschnitten der dielektrischen Schicht ausgebildet werden, die durch die Öffnungen der Maskenschicht freigelegt sind und nicht durch die Sperrstrukturen bedeckt sind. Es werden beispielsweise Vertiefungen 1232a–1232e in Abschnitten der dielektrischen Schicht 1202 ausgebildet, wie in 12D gezeigt ist.
  • Das Verfahren 1600 fährt mit Vorgang 1660 fort, in dem die Vertiefungen mit einem leitenden Material gefüllt werden, um Kontaktstellen auszubilden. Es werden beispielsweise die Kontaktstellen 1234a, 1234b, 1234c, 1234d und 1234e ausgebildet, indem die Vertiefungen 1232a–1232e gefüllt werden, wie in 12E gezeigt ist. In einigen Ausführungsformen umfasst das leitende Material Cu, Ni, TaN, TiN, W oder eine Kombination daraus.
  • Die oben beschriebenen Konfigurationen und Vorgänge sind als einzelne Beispiele beschrieben. In einigen Ausführungsformen wird eine Speicherzelle oder Speichervorrichtung implementiert, indem die Einrichtungen von einer oder mehreren der oben beschriebenen einzelnen Beispiele übernommen werden.
  • In Übereinstimmung mit einer Ausführungsform umfasst ein integrierter Schaltungs-Chip eine Speicherzelle ersten Typs und eine Speicherzelle zweiten Typs. Die Speicherzelle ersten Typs umfasst eine Speicherschaltung, die einen ersten Datenknoten, einen zweiten Datenknoten, einen Versorgungsspannungs-Knoten und einen Referenzspannungs-Knoten aufweist; eine erste Pass-Gate-Vorrichtung, die einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss aufweist; eine erste Referenzleitungs-Kontaktstelle, die mit dem Referenzspannungs-Knoten der Speicherzelle ersten Typs elektrisch verbunden ist; und eine erste Wortleitungs-Kontaktstelle, die mit dem Steueranschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs elektrisch verbunden ist. Der erste Anschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs ist mit dem ersten Datenknoten der Speicherzelle ersten Typs elektrisch verbunden. Die erste Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs sind entlang einer ersten Richtung ausgerichtet. Die Speicherzelle zweiten Typs umfasst eine Speicherschaltung, die einen ersten Datenknoten, einen zweiten Datenknoten, einen Versorgungsspannungs-Knoten und einen Referenzspannungs-Knoten aufweist; eine erste Pass-Gate-Vorrichtung, die einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss aufweist; ein erstes Referenzleitungs-Segment, das sich entlang der ersten Richtung erstreckt und mit dem Referenzspannungs-Knoten der Speicherzelle zweiten Typs elektrisch verbunden ist; und eine erste Wortleitungs-Kontaktstelle, die mit dem Steueranschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs elektrisch verbunden ist. Der erste Anschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs ist mit dem ersten Datenknoten der Speicherzelle zweiten Typs elektrisch verbunden. Die erste Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs und die erste Referenzleitungs-Kontaktstelle der Speicherzelle zweiten Typs haben entlang einer zweiten Richtung, die sich von der ersten Richtung unterscheidet, einen Abstand.
  • In Übereinstimmung mit einer weiteren Ausführungsform umfasst ein integrierter Schaltungs-Chip eine erste Speichervorrichtung und eine zweiten Speichervorrichtung. Die erste Speichervorrichtung umfasst eine Reihe von Speicherzellen ersten Typs, eine erste Referenzleitung, eine zweite Referenzleitung und eine erste Wortleitung. Jede Speicherzelle der Reihe von Speicherzellen ersten Typs umfasst eine erste Referenzleitungs-Kontaktstelle; eine zweite Referenzleitungs-Kontaktstelle; eine erste Wortleitungs-Kontaktstelle und eine zweite Wortleitungs-Kontaktstelle. Die erste Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs sind entlang einer ersten Richtung ausgerichtet. Die zweite Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und die zweite Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs sind entlang der ersten Richtung ausgerichtet. Die erste Referenzleitung erstreckt sich entlang einer zweiten Richtung, die sich von der ersten Richtung unterscheidet, und ist mit der ersten Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden. Die zweite Referenzleitung erstreckt sich entlang der zweiten Richtung und ist mit der zweiten Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden. Die erste Wortleitung erstreckt sich entlang der zweiten Richtung und ist mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und mit der zweiten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden. Die zweite Speichervorrichtung umfasst eine Reihe von Speicherzellen zweiten Typs, eine erste Referenzleitung und eine erste Wortleitung. Jede Speicherzelle der Reihe von Speicherzellen zweiten Typs umfasst ein erstes Referenzleitungs-Segment, ein zweites Referenzleitungs-Segment, eine erste Wortleitungs-Kontaktstelle und eine zweite Wortleitungs-Kontaktstelle. Das erste Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs haben entlang der zweiten Richtung einen Abstand. Das zweite Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs und das zweite Wortleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs haben entlang der zweiten Richtung einen Abstand. Die zweite Referenzleitung erstreckt sich entlang der zweiten Richtung und ist mit dem ersten Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs und dem zweiten Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs elektrisch verbunden. Die erste Wortleitung erstreckt sich entlang der zweiten Richtung und ist mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs elektrisch verbunden.
  • In Übereinstimmung mit einer weiteren Ausführungsform ist ein Verfahren zur Herstellung eines integrierten Schaltungs-Chips offenbart. Das Verfahren umfasst das Ausbilden einer ersten Speichervorrichtung, die mehrere Speicherzellen ersten Typs aufweist, und das Ausbilden einer zweiten Speichervorrichtung, die mehrere Speicherzellen zweiten Typs aufweist. Das Ausbilden der ersten Speichervorrichtung umfasst das Ausbilden von mehreren ersten Referenzleitungs-Kontaktstellen und mehreren ersten Wortleitungs-Kontaktstellen der mehreren Speicherzellen ersten Typs basierend auf einer ersten Leiterbahn-Layoutstruktur, einer ersten Menge von Schnitt-Layoutstrukturen und einer zweiten Menge von Schnitt-Layoutstrukturen. Die erste Leiterbahn-Layoutstruktur erstreckt sich entlang einer ersten Richtung. Jede der ersten Menge von Schnitt-Layoutstrukturen und jede der zweiten Menge von Schnitt-Layoutstrukturen erstreckt sich entlang einer zweiten Richtung, die sich von der ersten Richtung unterscheidet. Die erste Menge von Schnitt-Layoutstrukturen und die zweite Menge von Schnitt-Layoutstrukturen sind entlang der ersten Richtung abwechselnd angeordnet. Das Ausbilden der zweiten Speichervorrichtung umfasst das Ausbilden von mehreren ersten Wortleitungs-Kontaktstellen der mehreren Speicherzellen zweiten Typs basierend auf einer zweiten Leiterbahn-Layoutstruktur und einer dritten Menge von Schnitt-Layoutstrukturen. Die zweite Leiterbahn-Layoutstruktur erstreckt sich entlang der ersten Richtung und jede der dritten Menge von Schnitt-Layoutstrukturen erstreckt sich entlang der zweiten Richtung.
  • Es werden verschiedene Arten von Transistoren in dieser Offenbarung als Beispiel beschrieben. In einigen Ausführungsformen liegen die Implementierungen unter Verwendung von anderen Arten von Transistoren, die sich von denen unterscheiden, die in der vorliegenden Offenbarung beschrieben sind, in dem Schutzumfang der Anmeldung.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Integrierter Schaltungs-Chip, der Folgendes umfasst: eine Speicherzelle ersten Typs, die Folgendes umfasst: eine Speicherschaltung, die einen ersten Datenknoten, einen zweiten Datenknoten, einen Versorgungsspannungs-Knoten und einen Referenzspannungs-Knoten aufweist; eine erste Pass-Gate-Vorrichtung, die einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss aufweist, wobei der erste Anschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs mit dem ersten Datenknoten der Speicherzelle ersten Typs elektrisch verbunden ist; eine erste Referenzleitungs-Kontaktstelle, die mit dem Referenzspannungs-Knoten der Speicherzelle ersten Typs elektrisch verbunden ist; und eine erste Wortleitungs-Kontaktstelle, die mit dem Steueranschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs elektrisch verbunden ist, wobei die erste Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs entlang einer ersten Richtung ausgerichtet sind; und eine Speicherzelle zweiten Typs, die Folgendes umfasst: eine Speicherschaltung, die einen ersten Datenknoten, einen zweiten Datenknoten, einen Versorgungsspannungs-Knoten und einen Referenzspannungs-Knoten aufweist; eine erste Pass-Gate-Vorrichtung, die einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss aufweist, wobei der erste Anschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs mit dem ersten Datenknoten der Speicherzelle zweiten Typs elektrisch verbunden ist; ein erstes Referenzleitungs-Segment, das sich entlang der ersten Richtung erstreckt und mit dem Referenzspannungs-Knoten der Speicherzelle zweiten Typs elektrisch verbunden ist; und eine erste Wortleitungs-Kontaktstelle, die mit dem Steueranschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs elektrisch verbunden ist, wobei die erste Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs und das erste Referenzleitungs-Segment der Speicherzelle zweiten Typs in einer zweiten Richtung, die sich von der ersten Richtung unterscheidet, einen Abstand haben.
  2. Integrierter Schaltungs-Chip nach Anspruch 1, wobei die erste Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs eine Steuerungsfähigkeit hat, die größer als die der ersten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs ist.
  3. Integrierter Schaltungs-Chip nach Anspruch 1 oder 2, wobei: die Speicherzelle ersten Typs eine Zellenhöhe hat, die entlang der ersten Richtung gemessen wird, und eine Zellenbreite, die entlang der zweiten Richtung gemessen wird; die Speicherzelle zweiten Typs eine Zellenhöhe hat, die entlang der ersten Richtung gemessen wird, und eine Zellenbreite, die entlang der zweiten Richtung gemessen wird; und die Zellenbreite der Speicherzelle zweiten Typs größer als die Zellenbreite der Speicherzelle ersten Typs ist.
  4. Integrierter Schaltungs-Chip nach Anspruch 3, wobei die Zellenhöhe der Speicherzelle ersten Typs gleich groß wie die Zellenhöhe der Speicherzelle zweiten Typs ist; die Speicherzelle ersten Typs weiter Folgendes umfasst: ein erstes Referenzleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist; und ein erstes Wortleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist, wobei das erste Wortleitungs-Segment der Speicherzelle ersten Typs eine Leitungsbreite aufweist, die entlang der ersten Richtung gemessen wird; die Speicherzelle zweiten Typs weiter Folgendes umfasst: ein drittes Referenzleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit dem ersten Referenzleitungs-Segment der Speicherzelle zweiten Typs elektrisch verbunden ist; und ein erstes Wortleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs elektrisch verbunden ist, wobei das erste Wortleitungs-Segment der Speicherzelle zweiten Typs eine Leitungsbreite hat, die entlang der ersten Richtung gemessen wird; und die Leitungsbreite des ersten Wortleitungs-Segments der Speicherzelle zweiten Typs größer als die Leitungsbreite des ersten Wortleitungs-Segments der Speicherzelle ersten Typs ist.
  5. Integrierter Schaltungs-Chip nach einem der vorangegangenen Ansprüche, wobei die Speicherzelle ersten Typs weiter Folgendes umfasst: eine zweite Pass-Gate-Vorrichtung, die einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss aufweist, wobei der erste Anschluss der zweiten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs mit dem zweiten Datenknoten der Speicherzelle ersten Typs elektrisch verbunden ist; eine zweite Referenzleitungs-Kontaktstelle, die mit dem Referenzspannungs-Knoten der Speicherzelle ersten Typs elektrisch verbunden ist; und eine zweite Wortleitungs-Kontaktstelle, die mit dem Steueranschluss der zweiten Pass-Gate-Vorrichtung der Speicherzelle ersten Typs elektrisch verbunden ist, wobei die zweite Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs und die zweite Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs entlang der ersten Richtung ausgerichtet sind; und die Speicherzelle zweiten Typs weiter Folgendes umfasst: eine zweite Pass-Gate-Vorrichtung, die einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss aufweist, wobei der erste Anschluss der zweiten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs mit dem zweiten Datenknoten der Speicherzelle zweiten Typs elektrisch verbunden ist; ein zweites Referenzleitungs-Segment, das sich entlang der ersten Richtung erstreckt und mit dem Referenzspannungs-Knoten der Speicherzelle zweiten Typs elektrisch verbunden ist; und eine zweite Wortleitungs-Kontaktstelle, die mit dem Steueranschluss der zweiten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs elektrisch verbunden ist, wobei die zweite Wortleitungs-Kontaktstelle und das zweite Referenzleitungs-Segment entlang der zweiten Richtung, die sich von der ersten Richtung unterscheidet, einen Abstand haben.
  6. Integrierter Schaltungs-Chip nach Anspruch 5, wobei: die Speicherzelle ersten Typs weiter Folgendes umfasst: ein erstes Referenzleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist; ein zweites Referenzleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der zweiten Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist; und ein erstes Wortleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist; und die Speicherzelle zweiten Typs weiter Folgendes umfasst: ein drittes Referenzleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit dem ersten Referenzleitungs-Segment der Speicherzelle zweiten Typs und dem zweiten Referenzleitungs-Segment der Speicherzelle zweiten Typs elektrisch verbunden ist; und ein erstes Wortleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle zweiten Typs elektrisch verbunden ist.
  7. Integrierter Schaltungs-Chip nach einem der vorangegangenen Ansprüche, wobei die Speicherzelle zweiten Typs weiter ein erstes Bitleitungs-Segment umfasst, das sich entlang der ersten Richtung erstreckt und mit dem zweiten Anschluss der ersten Pass-Gate-Vorrichtung der Speicherzelle zweiten Typs elektrisch verbunden ist, wobei das erste Bitleitungs-Segment eine Leitungsbreite hat, die entlang der zweiten Richtung gemessen wird; das erste Referenzleitungs-Segment eine Leitungsbreite hat, die entlang der zweiten Richtung gemessen wird; und die Leitungsbreite des ersten Bitleitungs-Segments der Speicherzelle zweiten Typs größer als die Leitungsbreite des ersten Referenzleitungs-Segments der Speicherzelle zweiten Typs ist.
  8. Integrierter Schaltungs-Chip nach einem der vorangegangenen Ansprüche, wobei die Speicherzelle ersten Typs weiter Folgendes umfasst: ein erstes Referenzleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Referenzleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist; und ein erstes Wortleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle ersten Typs elektrisch verbunden ist; ein zweites Referenzleitungs-Segment, das sich entlang der ersten Richtung erstreckt und mit dem ersten Referenzleitungs-Segment der Speicherzelle ersten Typs elektrisch verbunden ist, wobei das zweite Referenzleitungs-Segment der Speicherzelle ersten Typs über dem ersten Referenzleitungs-Segment der Speicherzelle ersten Typs liegt; und ein zweites Wortleitungs-Segment, das sich entlang der zweiten Richtung erstreckt und mit dem ersten Wortleitungs-Segment der Speicherzelle ersten Typs elektrisch verbunden ist, wobei das zweite Wortleitungs-Segment der Speicherzelle ersten Typs über dem zweiten Referenzleitungs-Segment der Speicherzelle ersten Typs und dem ersten Wortleitungs-Segment der Speicherzelle ersten Typs liegt.
  9. Integrierter Schaltungs-Chip, der Folgendes umfasst: eine erste Speichervorrichtung, die Folgendes umfasst: eine Reihe von Speicherzellen ersten Typs, wobei jede Speicherzelle der Reihe von Speicherzellen ersten Typs Folgendes umfasst: eine erste Referenzleitungs-Kontaktstelle; eine zweite Referenzleitungs-Kontaktstelle; eine erste Wortleitungs-Kontaktstelle, wobei die erste Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs entlang einer ersten Richtung ausgerichtet sind; und eine zweite Wortleitungs-Kontaktstelle, wobei die zweite Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und die zweiten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs entlang der ersten Richtung ausgerichtet sind; eine erste Referenzleitung, die sich entlang einer zweiten Richtung erstreckt, die sich von der ersten Richtung unterscheidet, und mit der ersten Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden ist; eine zweite Referenzleitung, die sich entlang der zweiten Richtung erstreckt und mit der zweiten Referenzleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden ist; und Eine erste Wortleitung, die sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs und mit der zweiten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden ist; und eine zweite Speichervorrichtung, die Folgendes umfasst: eine Reihe von Speicherzellen zweiten Typs, wobei jede Speicherzelle der Reihe von Speicherzellen zweiten Typs Folgendes umfasst: ein erstes Referenzleitungs-Segment; ein zweites Referenzleitungs-Segment; eine erste Wortleitungs-Kontaktstelle, wobei das erste Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs und die erste Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs entlang der zweiten Richtung einen Abstand haben; und eine zweite Wortleitungs-Kontaktstelle, wobei das zweite Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs und die zweite Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs entlang der zweiten Richtung einen Abstand haben; eine erste Referenzleitung, die sich entlang der zweiten Richtung erstreckt und mit dem ersten Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs und dem zweiten Referenzleitungs-Segment der Speicherzelle der Reihe von Speicherzellen zweiten Typs elektrisch verbunden ist; und eine erste Wortleitung, die sich entlang der zweiten Richtung erstreckt und mit der ersten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs und der zweiten Wortleitungs-Kontaktstelle der Speicherzelle der Reihe von Speicherzellen zweiten Typs elektrisch verbunden ist.
  10. Integrierter Schaltungs-Chip nach Anspruch 9, wobei: eine Speicherzelle der Reihe von Speicherzellen ersten Typs eine Zellenhöhe hat, die entlang der ersten Richtung gemessen wird, und eine Zellenbreite, die entlang der zweiten Richtung gemessen wird; eine Speicherzelle der Reihe von Speicherzellen zweiten Typs eine Zellenhöhe, die entlang der ersten Richtung gemessen wird, und eine Zellenbreite hat, die entlang der zweiten Richtung gemessen wird; und die Zellenbreite der Speicherzelle der Reihe von Speicherzellen ersten Typs kleiner als die Zellenbreite der Speicherzelle der Reihe von Speicherzellen ersten Typs ist.
  11. Integrierter Schaltungs-Chip nach Anspruch 9 oder 10, wobei: die erste Wortleitung der ersten Speichervorrichtung eine Leitungsbreite hat, die entlang der ersten Richtung gemessen wird; die erste Wortleitung der zweiten Speichervorrichtung eine Leitungsbreite hat, die entlang der ersten Richtung gemessen wird; und die Leitungsbreite der zweiten Wortleitung der ersten Speichervorrichtung größer als die Leitungsbreite der ersten Wortleitung der ersten Speichervorrichtung ist.
  12. Integrierter Schaltungs-Chip jedes der Ansprüche 9 bis 11, wobei die erste Speichervorrichtung weiter Folgendes umfasst: eine dritte Referenzleitung, die sich entlang der zweiten Richtung über der ersten Referenzleitung der ersten Speichervorrichtung und der zweiten Referenzleitung der ersten Speichervorrichtung erstreckt und mit der ersten Referenzleitung der ersten Speichervorrichtung der zweiten Referenzleitung der ersten Speichervorrichtung elektrisch verbunden ist; und eine zweite Wortleitung, die sich entlang der zweiten Richtung über der ersten Wortleitung der ersten Speichervorrichtung erstreckt und mit der ersten Wortleitung der ersten Speichervorrichtung elektrisch verbunden ist.
  13. Integrierter Schaltungs-Chip nach einem der Ansprüche 9 bis 12, wobei die zweite Speichervorrichtung weiter Folgendes umfasst: eine zweite Referenzleitung, die sich entlang der ersten Richtung erstreckt, wobei die zweite Referenzleitung aus zumindest dem ersten Referenzleitungs-Segment einer Speicherzelle der Reihe von Speicherzellen zweiten Typs hergestellt ist; eine erste Bitleitung, die sich entlang der ersten Richtung erstreckt und mit der Speicherzelle der Reihe von Speicherzellen zweiten Typs elektrisch verbunden ist; wobei die zweite Referenzleitung der zweiten Speichervorrichtung eine Leitungsbreite hat, die entlang der zweiten Richtung gemessen wird; wobei die erste Bitleitung der zweiten Speichervorrichtung eine Leitungsbreite hat, die entlang der zweiten Richtung gemessen wird; und wobei die Leitungsbreite der ersten Bitleitung der zweiten Speichervorrichtung größer als die Leitungsbreite der zweiten Referenzleitung der zweiten Speichervorrichtung ist.
  14. Der integrierte Schaltungs-Chip nach einem der Ansprüche 9 bis 13, wobei die erste Speichervorrichtung weiter Folgendes umfasst: eine Versorgungsspannungs-Leitung, die sich entlang der ersten Richtung erstreckt und mit einer Speicherzelle der Reihe von Speicherzellen ersten Typs erstreckt; eine Bitleitung, die sich entlang der ersten Richtung erstreckt und mit der Speicherzelle der Reihe von Speicherzellen ersten Typs elektrisch verbunden ist; und eine Schreib-Hilfsschaltung, die mit der Versorgungsspannungs-Leitung der ersten Speichervorrichtung oder der Bitleitung der ersten Speichervorrichtung elektrisch verbunden ist; und die zweite Speichervorrichtung keine entsprechende Schaltung der Schreib-Hilfsschaltung der ersten Speichervorrichtung hat.
  15. Integrierter Schaltungs-Chip nach Anspruch 14, wobei die Schreib-Hilfsschaltung so konfiguriert ist, dass ein Spannungspegel der Bitleitung der ersten Speichervorrichtung auf weniger als einen Erd-Referenzpegel festgelegt wird oder ein Spannungspegel der Versorgungsspannungs-Leitung der ersten Speichervorrichtung auf weniger als einen Versorgungsspannungs-Pegel festgelegt wird.
  16. Verfahren zur Herstellung eines integrierten Schaltungs-Chips, wobei das Verfahren Folgendes umfasst: Ausbilden einer ersten Speichervorrichtung, die mehrere Speicherzellen ersten Typs aufweist, das Folgendes umfasst: Ausbilden von mehreren ersten Referenzleitungs-Kontaktstellen und mehreren ersten Wortleitungs-Kontaktstellen der mehreren Speicherzellen ersten Typs basierend auf einer ersten Leiterbahn-Layoutstruktur, einer ersten Menge von Schnitt-Layoutstrukturen und einer zweiten Menge von Schnitt-Layoutstrukturen, wobei die erste Leiterbahn-Layoutstruktur sich entlang einer ersten Richtung erstreckt, wobei jede der ersten Menge von Schnitt-Layoutstrukturen und jede der zweiten Menge von Schnitt-Layoutstrukturen sich entlang einer zweiten Richtung erstreckt, die sich von der ersten Richtung unterscheidet, wobei die erste Menge von Schnitt-Layoutstrukturen und die zweite Menge von Schnitt-Layoutstrukturen sind entlang der ersten Richtung abwechselnd angeordnet sind; und Ausbilden einer zweiten Speichervorrichtung, die mehrere Speicherzellen zweiten Typs aufweist, das Folgendes umfasst: Ausbilden von mehreren ersten Wortleitungs-Kontaktstellen der mehreren Speicherzellen zweiten Typs basierend auf einer zweiten Leiterbahn-Layoutstruktur und einer dritten Menge von Schnitt-Layoutstrukturen, wobei die zweite Leiterbahn-Layoutstruktur sich entlang der ersten Richtung erstreckt und jede der dritten Menge von Schnitt-Layoutstrukturen sich entlang der zweiten Richtung erstreckt.
  17. Das Verfahren nach Anspruch 16, wobei das Ausbilden der mehreren ersten Referenzleitungs-Kontaktstellen und der mehreren ersten Wortleitungs-Kontaktstellen der mehreren Speicherzellen ersten Typs Folgendes umfasst: Ausbilden einer ersten Leiterbahn basierend auf der ersten Leiterbahn-Layoutstruktur; Ausführen eines ersten lithographischen Verfahrens, um eine erste Menge von Ätzfenstern in einer Maskenschicht basierend auf der ersten Menge von Schnitt-Layoutstrukturen auszubilden; Ausführen eines zweiten lithographischen Verfahrens, um eine zweite Menge von Ätzfenstern in der Maskenschicht basierend auf der zweiten Menge von Schnitt-Layoutstrukturen auszubilden; Entfernen von Teilen der ersten Leiterbahn, die durch die erste Menge von Ätzfenstern in der Maskenschicht und die zweite Menge von Ätzfenstern in der Maskenschicht freigelegt sind.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Ausbilden der mehreren ersten Referenzleitungs-Kontaktstellen und der mehreren ersten Wortleitungs-Kontaktstellen der mehreren Speicherzellen ersten Typs Folgendes umfasst: Ausführen eines ersten lithographischen Verfahrens, um eine erste Menge von Sperrstrukturen über einer dielektrischen Schicht basierend auf der ersten Menge von Schnitt-Layoutstrukturen auszubilden; Ausführen eines zweiten lithographischen Verfahrens, um eine zweite Menge von Sperrstrukturen über der dielektrischen Schicht basierend auf der zweiten Menge von Schnitt-Layoutstrukturen auszubilden; Ausbilden einer Maskenschicht über der ersten Menge von Sperrstrukturen und der zweiten Menge von Sperrstrukturen, wobei die Maskenschicht eine Öffnung hat, wobei die Öffnung basierend auf der ersten Leiterbahn-Layoutstruktur ausgebildet wird; Ausbilden von Vertiefungen in Teilen der dielektrischen Schicht, die durch die Öffnung der Maskenschicht bedeckt sind und nicht durch die erste Menge von Sperrstrukturen und die zweite Menge von Sperrstrukturen bedeckt sind; und Füllen der Vertiefungen mit einem leitenden Material.
  19. Verfahren nach Anspruch 18, wobei das leitende Material Cu, Ni, TaN, TiN, W oder eine Kombination daraus umfasst.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei: Ausbilden der ersten Speichervorrichtung weiter das Ausbilden von mehreren Pass-Gate-Vorrichtungen der mehreren Speicherzellen ersten Typs umfasst, wobei jede der Pass-Gate-Vorrichtungen der mehreren Pass-Gate-Vorrichtungen der mehreren Speicherzellen ersten Typs eine erste Steuerungsfähigkeit hat; Ausbilden der zweiten Speichervorrichtung weiter das Ausbilden von mehreren Pass-Gate-Vorrichtungen der mehreren Speicherzellen zweiten Typs umfasst, wobei jede der Pass-Gate-Vorrichtungen der mehreren Pass-Gate-Vorrichtungen der mehreren Speicherzellen zweiten Typs eine zweite Steuerungsfähigkeit hat; und die zweite Steuerungsfähigkeit größer als die erste Steuerungsfähigkeit ist.
DE102015111771.1A 2015-04-27 2015-07-21 Integrierte Schaltung, die zwei Arten von Speicherzellen hat Active DE102015111771B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562153053P 2015-04-27 2015-04-27
US62/153,053 2015-04-27
US14/792,865 2015-07-07
US14/792,865 US9576644B2 (en) 2015-04-27 2015-07-07 Integrated circuit chip having two types of memory cells

Publications (2)

Publication Number Publication Date
DE102015111771A1 true DE102015111771A1 (de) 2016-11-10
DE102015111771B4 DE102015111771B4 (de) 2020-06-04

Family

ID=57146901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015111771.1A Active DE102015111771B4 (de) 2015-04-27 2015-07-21 Integrierte Schaltung, die zwei Arten von Speicherzellen hat

Country Status (5)

Country Link
US (2) US9576644B2 (de)
KR (1) KR101789880B1 (de)
CN (1) CN106098095B (de)
DE (1) DE102015111771B4 (de)
TW (1) TWI588974B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
US10403384B2 (en) 2016-06-22 2019-09-03 Darryl G. Walker Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor
US9940999B2 (en) 2016-06-22 2018-04-10 Darryl G. Walker Semiconductor devices, circuits and methods for read and/or write assist of an SRAM circuit portion based on voltage detection and/or temperature detection circuits
KR102630392B1 (ko) * 2016-12-06 2024-01-29 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 설계 방법, 및 반도체 장치의 제조 방법
KR20230132607A (ko) 2017-06-20 2023-09-15 인텔 코포레이션 메모리 비트 셀들을 위한 내부 노드 점퍼
US10276581B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
JP2019114764A (ja) * 2017-12-21 2019-07-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10727237B2 (en) 2018-09-27 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US10978460B2 (en) 2019-04-15 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11508735B2 (en) 2019-08-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Cell manufacturing
US11296080B2 (en) 2020-06-15 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions of semiconductor devices and methods of forming the same
US11805636B2 (en) * 2020-06-18 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device
US11587872B2 (en) * 2021-02-12 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for improving memory performance and/or logic performance
US11659703B2 (en) 2021-02-26 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with embedded high-density and high-current SRAM macros
US11990511B2 (en) 2021-08-27 2024-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain device and method of forming thereof
US11972793B2 (en) 2021-09-15 2024-04-30 Mavagail Technology, LLC Integrated circuit device including an SRAM portion having end power select circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253171A1 (en) * 2007-04-12 2008-10-16 Yutaka Terada Semiconductor integrated circuit
US20130181297A1 (en) * 2012-01-12 2013-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM Cells and Arrays
US20140054716A1 (en) * 2012-08-24 2014-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM Cells with Dummy Insertions

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2697109B1 (fr) * 1992-10-20 1996-05-24 Fujitsu Ltd Circuit a semiconducteurs ayant une configuration d'implantation perfectionnee.
DE19740695C2 (de) 1997-09-16 2002-11-21 Infineon Technologies Ag Datenspeicher mit Mehrebenenhierarchie
JP2002015565A (ja) * 2000-06-29 2002-01-18 Mitsubishi Electric Corp 半導体記憶装置
US7499315B2 (en) 2003-06-11 2009-03-03 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US6934182B2 (en) 2003-10-03 2005-08-23 International Business Machines Corporation Method to improve cache capacity of SOI and bulk
SG117524A1 (en) 2004-05-10 2005-12-29 Taiwan Semiconductor Mfg Memory device having shielded access lines
TWI470628B (zh) 2005-12-24 2015-01-21 Ovonyx Inc 具硫屬化物材料之可程式化矩陣陣列
US7269056B1 (en) * 2006-04-27 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid design for split-word line style memory cell
US8435802B2 (en) 2006-05-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Conductor layout technique to reduce stress-induced void formations
GB0721940D0 (en) 2007-11-08 2007-12-19 Icera Inc Memory cells
US8421205B2 (en) 2010-05-06 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Power layout for integrated circuits
US9768119B2 (en) 2010-07-28 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
US8445384B2 (en) * 2011-03-15 2013-05-21 International Business Machines Corporation High density six transistor FinFET SRAM cell layout
US8661389B2 (en) 2011-04-12 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of designing integrated circuits
US8816444B2 (en) * 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8726220B2 (en) 2011-04-29 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9165677B2 (en) * 2011-05-17 2015-10-20 Maxlinear, Inc. Method and apparatus for memory fault tolerance
US8797813B2 (en) 2011-05-17 2014-08-05 Maxlinear, Inc. Method and apparatus for memory power and/or area reduction
US8693235B2 (en) * 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US8947902B2 (en) 2012-03-06 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory and method of making the same
US8698205B2 (en) 2012-05-25 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US8826212B2 (en) 2012-12-06 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a layout including cells having different threshold voltages, a system of implementing and a layout formed
US9147029B2 (en) 2013-03-11 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US9563731B2 (en) 2013-03-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253171A1 (en) * 2007-04-12 2008-10-16 Yutaka Terada Semiconductor integrated circuit
US20130181297A1 (en) * 2012-01-12 2013-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM Cells and Arrays
US20140054716A1 (en) * 2012-08-24 2014-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM Cells with Dummy Insertions

Also Published As

Publication number Publication date
DE102015111771B4 (de) 2020-06-04
US20160314831A1 (en) 2016-10-27
KR20160127622A (ko) 2016-11-04
TWI588974B (zh) 2017-06-21
US20170098573A1 (en) 2017-04-06
US9935001B2 (en) 2018-04-03
CN106098095B (zh) 2018-12-07
TW201639124A (zh) 2016-11-01
KR101789880B1 (ko) 2017-10-25
CN106098095A (zh) 2016-11-09
US9576644B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
DE102015111771B4 (de) Integrierte Schaltung, die zwei Arten von Speicherzellen hat
DE102014110957B4 (de) Statische Dual-Port-RAM-Zelle
DE102015105970B4 (de) SRAM-Zellen mit Vertikal-Rundumgate-MOSFETs
DE102014119162B4 (de) Speicherzelle
DE102015122157B4 (de) Gestapelte Metallschichten mit verschiedenen Dicken
DE102016114698A1 (de) SRAM-Struktur mit verringerter Kapazität und verringertem Widerstand
DE102014112789B4 (de) Zellen-Layout und Struktur
DE102012108290B4 (de) Struktur für FinFETs sowie System von SRAM-Zellen und Speicherzelle mit einer solchen Struktur
DE10330072B4 (de) Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung
DE102017125036A1 (de) Statische Direktzugriffsspeichervorrichtung
DE102015102522B4 (de) Mehrport-SRAM-Bauelement
DE102015105957A1 (de) SRAM-Zellen mit Vertigal-Rundumgate-MOSFETs
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE102017119760A1 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102013102427A1 (de) Dual-Port-SRAM-Verbindungsstruktur
DE102016101764A1 (de) Antifuse-Zellenstruktur
DE4407210A1 (de) Halbleiterspeicherbauelementschaltung und diese realisierender Halbleiterspeicherbauelementaufbau
DE112012002662T5 (de) 6F2-DRAM-Zelle
DE102019128275A1 (de) 4cpp-sram-zelle und array
DE102016117156A1 (de) Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung
DE102007008989B4 (de) Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE10316567A1 (de) Statische Halbleiterspeichervorrichtung
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE3927143C2 (de) Gate-Array

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027110000

Ipc: H10B0010000000