CN108695319B - 具有异质接触件的集成电路 - Google Patents

具有异质接触件的集成电路 Download PDF

Info

Publication number
CN108695319B
CN108695319B CN201810315561.9A CN201810315561A CN108695319B CN 108695319 B CN108695319 B CN 108695319B CN 201810315561 A CN201810315561 A CN 201810315561A CN 108695319 B CN108695319 B CN 108695319B
Authority
CN
China
Prior art keywords
gate
source
contacts
drain
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810315561.9A
Other languages
English (en)
Other versions
CN108695319A (zh
Inventor
金兑衡
都桢湖
文大英
白尚叶
林哉炫
崔在承
韩相信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202311388943.1A priority Critical patent/CN117423698A/zh
Publication of CN108695319A publication Critical patent/CN108695319A/zh
Application granted granted Critical
Publication of CN108695319B publication Critical patent/CN108695319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。

Description

具有异质接触件的集成电路
相关申请的交叉引用
本申请主张2017年4月10日在韩国知识产权局提交的韩国专利申请第10-2017-0046296号的权益，所述申请的揭露内容以全文引用的方式并入本文中。
技术领域
本发明概念涉及集成电路，且更明确地说涉及具有异质接触件的集成电路和包含所述集成电路的半导体器件。
背景技术
随着半导体器件变得越来越复杂且越来越小，经由定制设计来设计半导体器件可能受到限制。因此，在设计半导体器件时，可以从根据所要功能制备的大量上层结构来生成满足功能条件的集成电路的布局，例如可以通过放置并布线各种标准单元来生成集成电路的布局。因此，这些标准单元中的每一个可能需要具有适合于通过微小半导体工艺制造的结构，并且需要减小单元尺寸以减少集成电路布局的面积。
发明内容
本发明概念提供具有异质接触件的集成电路，和包含集成电路的半导体器件，所述集成电路具有包含高效放置的异质接触件的布局。
根据本发明概念的方面，提供一种集成电路，其包含：第一有源区域，其在衬底上在第一水平方向上延伸；栅极线，其在第一有源区域上在第二水平方向上延伸，第二水平方向与第一水平方向交叉；源极/漏极区域，其在第一有源区域上形成于栅极线的一侧处；多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。
根据本发明概念的另一方面，提供一种集成电路，其包含：第一有源区域和第二有源区域，其在衬底上在第一水平方向上彼此平行地延伸；多个栅极线，其在第一有源区域和第二有源区域上在第二水平方向上延伸，第二水平方向与第一水平方向交叉；多个源极/漏极区域，其在第一有源区域和第二有源区域上形成于多个栅极线的相应侧处；多个导电线，其在与多个栅极线分离的平面上在第一水平方向上彼此平行地延伸；多个源极/漏极接触件，其各自具有连接到多个源极/漏极区域中的一个的底部表面，且各自在竖直方向上延伸；以及多个栅极接触件，其各自具有连接到多个栅极线中的一个的底部表面，且各自包含在竖直方向上彼此连接的下部栅极接触件和上部栅极接触件，其中多个源极/漏极接触件和多个栅极接触件的上部栅极接触件分别放置在多个导电线下方。
根据本发明概念的另一方面，提供一种集成电路，其包含：第一有源区域和第二有源区域，其在衬底上在第一水平方向上彼此平行地延伸；多个栅极线，其设置在第一有源区域和第二有源区域上且在与第一水平方向交叉的第二水平方向上延伸；多个源极/漏极区域，其在第一有源区域和第二有源区域上形成于多个栅极线的相应侧处；多个导电线，其在多个栅极线上方且与多个栅极线分离的平面上在第一水平方向上彼此平行地延伸；多个源极/漏极接触件，其各自具有连接到多个源极/漏极区域中的一个的底部表面，且各自在竖直方向上延伸；以及多个栅极接触件，其各自具有连接到多个栅极线中的一个的底部表面，且在竖直方向上延伸，其中集成电路更包含以下中的至少一个：多个栅极接触件中的每一个包含在竖直方向上彼此连接的下部栅极接触件和上部栅极接触件；且多个源极/漏极接触件中的每一个包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件。
附图说明
从以下结合附图进行的详细描述中将更清楚地理解本发明概念的示范性实施例，在附图中：
图1A说明根据本发明概念的示范性实施例的集成电路的布局，且图1B和1C各自说明根据本发明概念的示范性实施例的集成电路沿着图1A的线X1-X1'截取的横截面的实例。
图2A说明根据本发明概念的示范性实施例的集成电路的布局，且图2B说明沿着图2A的线X2-X2'截取的集成电路的横截面。
图3A说明根据比较例的集成电路的布局，且图3B说明沿着图3A的线X3-X3'截取的集成电路的横截面。
图4说明根据本发明概念的示范性实施例的标准单元。
图5和6各自说明根据本发明概念的示范性实施例的标准单元。
图7说明根据本发明概念的示范性实施例的标准单元。
图8A说明根据本发明概念的示范性实施例的集成电路的布局，且图8B说明根据本发明概念的示范性实施例的集成电路沿着图8A的线X8-X8'截取的横截面的实例。
图9A说明根据比较例的标准单元，且图9B说明根据本发明概念的示范性实施例的标准单元。
图10A说明根据比较例的标准单元，且图10B说明根据本发明概念的示范性实施例的标准单元。
图11是设计根据本发明概念的示范性实施例的具有异质接触件的集成电路的布局的方法的流程图。
图12是说明根据本发明概念的示范性实施例的芯片上系统(system on chip；SoC)的框图。
由于图1到12中的图式预期用于说明性目的，因此图式中的元件未必按比例绘制。举例来说，为了清楚起见，元件中的一些可能被放大或夸大。
具体实施方式
图1A说明根据本发明概念的示范性实施例的集成电路10的布局。图1B和1C各自说明根据本发明概念的示范性实施例的集成电路10沿着图1A的线X1-X1'截取的横截面的实例。更详细地说，图1A是具有X轴和Y轴的平面在集成电路10的布局中的平面图，且图1B和1C是集成电路10的布局沿着图1A的线X1-X1'截取的横截面图，其中横截面方向(平面)与Z轴平行。在本申请中，具有X轴和Y轴的平面可以被称为水平面，并且相对于另一元件放置在+Z方向上的元件可以被描述为在另一元件上方，且相对于另一元件放置在-Z方向上的元件可以被描述为在另一元件下方。另外，来自元件的表面当中且在+Z方向上的表面可以被称为元件的顶部表面，在-Z方向上的表面可以被称为元件的底部表面，且在X轴方向或Y轴方向上的表面可以被称为元件的侧表面。X轴方向可以被称为第一水平方向，Y轴方向可以被称为第二水平方向，且第二水平方向与第一水平方向交叉。
参考图1A到1C，有源区域AC在表面平行于水平面的衬底SUB上在X轴方向上延伸。有源区域AC可以包含例如硅(Si)或锗(Ge)的半导体，或例如锗化硅(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体。有源区域AC可以包含例如掺杂有杂质的阱的导电区域和掺杂有杂质的结构。栅极线GL1到GL4可以在有源区域AC上在Y轴方向上延伸，且源极/漏极区域SD可以在有源区域AC中形成于栅极线GL1到GL4中的每一个的一侧处。导电线W1和W2可以在与栅极线GL1到GL4分离的平面上在X轴方向上延伸，其中所述平面可以在栅极线GL1到GL4上方。导电线W1和W2(可以被称为局部互连件)可以互连放置在不同位置处的接触件，且可以连接到导电线W1和W2的上部图案。
如图1B中所说明，源极/漏极接触件CA1可以具有连接到源极/漏极区域SD的底部表面，且可以包含在Z轴方向(或竖直方向)上彼此连接的下部源极/漏极接触件CAL1和上部源极/漏极接触件CAH1。由于存在下部源极/漏极接触件CAL1和上部源极/漏极接触件CAH1，源极/漏极接触件CA1可以在上部源极/漏极接触件CAH1部分中具有减小的水平横截面积。举例来说，当一体式形成的接触件的深度(即，在Z轴方向上的长度)增大时，顶部表面与底部表面的面积比增大，因此，不同于图1B中所说明的方式，当源极/漏极接触件CA1在Z轴方向上从源极/漏极区域SD的顶部表面延伸到导电线W2的底部表面时，源极/漏极接触件CA1可以具有如使用虚线DA所说明的轮廓。上部源极/漏极接触件CAH1可以放置在导电线W2下方并连接到所述导电线，且栅极接触件CB1可以放置在导电线W1下方并连接到所述导电线，如图1B中所示。并且，如图1B中所说明，下部源极/漏极接触件CAL1的顶部表面大于下部源极/漏极接触件CAL1底部表面，且高源极/漏极接触件CAH1的顶部表面大于较高的源极/漏极接触件CAH1的底部表面。当下部源极/漏极接触件CAL1和较高的源极/漏极接触件CAH1具有相同或类似的侧壁斜率时，为将较高的源极/漏极接触件CAH1的侧壁约束在虚线DA内，下部源极/漏极接触件CAL1的顶部表面大于较高的源极/漏极接触件CAH1的底部表面。
由于源极/漏极接触件CA1在上部部分中的水平横截面积减小，可以防止可能在源极/漏极接触件CA1与邻近栅极接触件之间存在的桥接(或如下文参考图3B将描述的接触件相互桥接)。另外，因为免除了存在桥接的风险，所以源极/漏极接触件CA1和/或栅极接触件的放置自由度可增大，例如如图1A到1C中所说明，栅极接触件CB1可以放置在有源区域AC上方。
因为在各自具有连接到源极/漏极区域SD的底部的下部源极/漏极接触件CAL2和CAL3处并未放置待连接的上部源极/漏极接触件，所以对于下部源极/漏极接触件CAL2和CAL3中的每一个，可能未形成连接源极/漏极区域SD与导电线W1或W2的源极/漏极接触件。另外，在本发明概念的示范性实施例中，可以省略并未在集成电路10中连接到上部源极/漏极接触件的下部源极/漏极接触件CAL2和CAL3。如图1A到1C中所说明，在本申请的图式中，放置源极/漏极接触件(例如，源极/漏极接触件CA1)，以互连源极/漏极区域SD与上层图案(例如，导电线W2)所处的点可以被标记为‘★’。
栅极线GL1到GL4可以包含功含数金属层和间隙填充金属层。举例来说，功含数金属层可以包含以下金属中的至少一个：钛(Ti)、钨(W)、钌(Ru)、铌(Nb)、钼(Mo)、铪(Hf)、镍(Ni)、钴(Co)、铂(Pt)、镱(Yb)、铽(Tb)、镝(Dy)、铒(Er)和钯(Pd)，且间隙填充金属层可以形成为钨(W)层或铝(Al)层。在本发明概念的示范性实施例中，栅极线GL1到GL4可以包含碳化钛铝/氮化钛/钨(TiAlC/TiN/W)的堆叠结构、氮化钛/氮化钽/碳化钛铝/氮化钛/钨(TiN/TaN/TiAlC/TiN/W)的堆叠结构或氮化钛/氮化钽/氮化钛/碳化钛铝/氮化钛/钨(TiN/TaN/TiN/TiAlC/TiN/W)的堆叠结构。
栅极接触件CB1可以具有连接到栅极线GL3的底部表面，且可以在Z轴方向上延伸。在本发明概念的示范性实施例中，如图1B中所说明，栅极接触件CB1可以形成为一个主体。也就是说，图1B的栅极接触件CB1可能并非是从由蚀刻工艺分隔的至少两个沉积工艺形成。在本发明概念的示范性实施例中，如图1C中所说明，栅极接触件CB1可以包含在Z轴方向上彼此连接的下部栅极接触件CBL1和上部栅极接触件CBH1。如图1C中用虚线DB所说明，相比于图1B的形成为一个主体的栅极接触件CB1，图1C的包含下部栅极接触件CBL1和上部栅极接触件CBH1的栅极接触件CB1可以在上部栅极接触件CBH1部分中具有减小的水平横截面积。如图1A到1C中所说明，在本申请的图式中，放置图1B的栅极接触件(例如，栅极接触件CB1)或图1C的上部栅极接触件(例如，上部栅极接触件CBH1)，以互连栅极接触件CB1与上层图案(例如，导电线W1)所处的点可以被标记为‘◆’。上部源极/漏极接触件CAH1可以放置在导电线W2下方并连接到所述导电线，且上部栅极接触件CBH1可以放置在导电线W1下方并连接到所述导电线，如图1C中所示。并且，如图1C中所说明，下部栅极接触件CBL1的顶部表面大于下部栅极接触件CBL1的底部表面，且较高的栅极接触件CBH1的顶部表面大于较高的栅极接触件CBH1的底部表面。当下部栅极接触件CBL1和较高的栅极接触件CBH1具有相同或类似的侧壁斜率时，为将较高的栅极接触件CBH1的侧壁约束在虚线DB内，下部栅极接触件CBL1的顶部表面大于较高的栅极接触件CBH1的底部表面。
在本发明概念的示范性实施例中，如图1C中所说明，下部源极/漏极接触件CAL1和下部栅极接触件CBL1可以在Z轴方向上延伸到不同层级。也就是说，下部源极/漏极接触件CAL1的顶部表面和下部栅极接触件CBL1的顶部表面可以处在不同层级的平面处。在本发明概念的示范性实施例中，不同于图1C中所说明的方式，下部源极/漏极接触件CAL1和下部栅极接触件CBL1可以各自在Z轴方向上延伸到处在相同层级的平面。
在本发明概念的示范性实施例中，集成电路可以具有类似于图1C中所示结构的某一部分，例如栅极接触件CB1可以包含在Z轴方向上彼此连接的下部栅极接触件CBL1和上部栅极接触件CBH1，且集成电路可以具有不同于图1C中所示结构的某一部分，例如源极/漏极接触件CA1可以形成为一个主体。并且，在本发明概念的示范性实施例中，集成电路可以包含以下接触件中的至少一个：多个栅极接触件(例如，CB1)中的每一个，其具有在竖直方向上连接到上部栅极接触件(例如，CBH1)的下部栅极接触件(例如，CBL1)；和多个源极/漏极接触件(例如，CA1)中的每一个，其具有在竖直方向上连接到上部源极/漏极接触件(例如，CAH1)的下部源极/漏极接触件(例如，CAL1)。
根据本发明概念的示范性实施例，集成电路10可以包含在一个方向上彼此平行的多个导电线，且源极/漏极接触件和/或栅极接触件可以连接到所述多个导电线。举例来说，如图1A中所说明，导电线W1和W2可以在X轴方向上延伸，源极/漏极接触件CA1可以在点‘★’处连接到导电线W2，且栅极接触件CB1可以在点‘◆’处连接到导电线W1。因此，可以基于一定规则来放置在集成电路10中具有更大放置自由度的源极/漏极接触件和栅极接触件，且结果，集成电路10可以具有简单且高效的工艺结构布局。如上文所描述，源极/漏极接触件和栅极接触件(包含上部源极/漏极接触件和/或上部栅极接触件)可以具有放置在不同层级处的底部表面或可以具有不同竖直结构，从而使得源极/漏极接触件和栅极接触件可以被称为‘异质接触件’。
图2A说明根据本发明概念的示范性实施例的集成电路20的布局。图2B说明集成电路20沿着图2A的线X2-X2'截取的横截面。更详细地说，图2A是具有X轴和Y轴的平面在集成电路20的布局中的平面图，且图2B是集成电路20的布局沿着图2A的线X2-X2'截取的横截面图，其中横截面方向(平面)与Z轴平行。在下文中，将针对图1A到1C中的集成电路10的描述，省略对图2A和2B中的集成电路20的相同描述。
参考图2A和2B，源极/漏极接触件CA1可以形成为一个主体，栅极接触件CB1可以包含在Z轴方向上彼此连接的下部栅极接触件CBL和上部栅极接触件CBH1，且栅极接触件CB2可以包含在Z轴方向上彼此连接的下部栅极接触件CBL和上部栅极接触件CBH2。如图2B中所说明，下部栅极接触件CBL可以连接到两个栅极线GL3和GL4，且两个上部栅极接触件CBH1和CBH2可以在Z轴方向上从下部栅极接触件CBL的顶部表面分别延伸到导电线W1a和W1b的底部表面，并分别连接到导电线W1a和W1b。
图3A说明根据比较例的集成电路30的布局。图3B说明集成电路30沿着图3A的线X3-X3'截取的横截面。更详细地说，图3A是具有X轴和Y轴的平面在集成电路30的布局中的平面图，且图3B是集成电路30的布局沿着图3A的线X3-X3'截取的横截面图，其中横截面方向(平面)与Z轴平行。在图3A和3B的集成电路30中，连接源极/漏极区域与导电线的源极/漏极接触件可以形成为一个主体，这不同于图1A到1C中所说明的内容。
参考图3A和3B，有源区域AC可以在衬底SUB上在X轴方向上延伸，栅极线GL1到GL4可以在有源区域AC上在Y轴方向上延伸，且源极/漏极区域SD可以在有源区域AC上形成于栅极线GL1到GL4中的每一个的一侧处。另外，导电线W1和W2可以在与栅极线GL1到GL4分离的平面上在X轴方向上延伸。
在图3A和3B的比较例中，源极/漏极接触件形成为一个主体，且栅极接触件形成为一个主体，使得在源极/漏极接触件(例如，CA2'或CA3')与栅极接触件(例如，CB1')之间可能存在桥接。这是由于源极/漏极接触件(例如，CA2'或CA3')和栅极接触件(例如，CB1')的顶部表面的水平横截面积较大。如图3A中所示，源极/漏极接触件CA1'和CA2'连接到导电线W2，且源极/漏极接触件CA3'连接到导电线W1。如图3B中所说明，底部表面连接到栅极线GL3且顶部表面连接到导电线W1的栅极接触件CB1'可以在导电线W1的底部表面的外围中极接近于源极/漏极接触件CA2'和CA3'，使得在栅极接触件CB1'与源极/漏极接触件CA2'或CA3'之间可能存在桥接。因为栅极接触件CB1'和源极/漏极接触件CA3'都连接到导电线W1，所以存在于栅极接触件CB1'与源极/漏极接触件CA3'之间的桥接不会在集成电路30中带来功能错误。另一方面，存在于栅极接触件CB1'与源极/漏极接触件CA2'之间的桥接可能在集成电路30中的不同网络(net)中带来短路，使得桥接可能在集成电路30中带来功能错误或泄漏电流。
在图3A和3B的比较例中，栅极接触件可以不放置在有源区域AC上，以便防止形成接触件相互桥接，且可以在水平方向(例如，第二水平方向)上与有源区域AC分离预定距离。因此，集成电路30的布局可能需要额外空间以用于在有源区域之间放置栅极接触件，使得集成电路30的布局的面积可能增大。另外，由于栅极接触件CB1'的放置自由度减小，集成电路30的布局可能具有复杂的结构。
图4说明根据本发明概念的示范性实施例的标准单元C04。更详细地说，图4是具有X轴和Y轴的平面在标准单元C04中的平面图。
标准单元是包含在集成电路(例如，图1A的集成电路10)中的布局单元，且集成电路可以包含多个各种标准单元。标准单元可以具有基于预定义标准的结构。举例来说，标准单元可以具有高度(即，Y轴方向上的长度)，且可以包含基于预定规则放置在标准单元中的栅极线和有源区域。图4将标准单元C04说明为实例，但本发明概念不限于此。举例来说，标准单元可以在X轴方向上具有不同于图4中所说明长度的长度，和/或可以包含数个栅极线，其中所述数目不同于图4中所说明的数目。
参考图4，标准单元C04可以包含在X轴方向上延伸且彼此分离的第一有源区域AC1和第二有源区域AC2，且可以包含在Y轴方向上延伸的栅极线GL1到GL4，所述栅极线设置在第一有源区域AC1和第二有源区域AC2上且与所述有源区域交叉。另外，标准单元C04可以包含在与栅极线GL1到GL4分离的平面上在X轴方向上延伸的导电线W1到W7，其中所述平面可以在栅极线GL1到GL4上方。另外，如上文参考图1A到1C所描述，源极/漏极接触件和/或栅极线接触件可以连接到导电线W1到W7。
第一有源区域AC1和第二有源区域AC2可以具有不同的导电类型。举例来说，第一有源区域AC1可以由n型半导体形成，以便形成具有栅极线GL1到GL4的p沟道金属氧化物半导体场效应晶体管(PMOS晶体管)，且第二有源区域AC2可以由p型半导体形成，以便形成具有栅极线GL1到GL4的n沟道金属氧化物半导体场效应晶体管(NMOS晶体管)。以此方式，具有不同导电类型的第一有源区域AC1和第二有源区域AC2可以彼此分离至少预定距离，以便防止半导体制造工艺中出现问题，和/或防止分别形成于第一有源区域AC1和第二有源区域AC2中的晶体管的功能减退。所述问题可以是形成上文所描述的接触件相互桥接，或者可以是其它问题。晶体管的功能减退可能是由于在集成电路中的不同网络当中发生的短路，所述短路会导致晶体管发生功能错误，或者可以是其它减退。第一有源区域AC1与第二有源区域AC2之间的最小距离可以被称为有源至有源最小空间(active-to-active minimumspace)。有源至有源最小空间可以由设计规则在设计集成电路时界定，从而使得集成电路的布局或标准单元可以被设计成满足设计规则。也就是说，图4的Y42(其是第一有源区域AC1与第二有源区域AC2之间的距离)可以等于或大于有源至有源最小空间。
参考图4，考虑到可以放置在标准单元C04的+Y方向上的另一标准单元和可以放置在标准单元C04的-Y方向上的另一标准单元，标准单元C04可以满足设计规则，使得第一有源区域AC1可以在Y轴方向上与标准单元C04的处在+Y方向上的边界分离有源至有源最小空间的一半。也就是说，图4的Y41可以与有源至有源最小空间的一半相同。类似地，第二有源区域AC2也可以在-Y方向上与标准单元C04的边界分离有源至有源最小空间的一半，且图4的Y43可以与有源至有源最小空间的一半相同。
在图3A和3B的比较例中，栅极接触件可以不放置在有源区域AC上，以便防止形成接触件相互桥接，使得标准单元中的栅极接触件可以放置在有源区域AC之间的区域上方。另外，为了另外防止可能存在于放置在有源区域AC上方的源极/漏极接触件与栅极接触件之间的桥接，在图3A和3B的比较例中，栅极接触件可以在水平方向(例如，第二水平方向)上与有源区域AC分离预定距离。在栅极接触件放置在有源区域AC之间的区域上方的标准单元中，有源区域AC可以是分离的，以相对于在Y轴方向上对准的PMOS晶体管和NMOS晶体管中的每一个提供用于栅极接触件的空间，其中在所述晶体管之间并不共享栅极，使得有源区域AC可以进一步分离大于有源至有源最小空间的空间。也就是说，为防止形成接触件相互桥接，图3A和3B的比较例中的布局可能需要更大的面积，且可能具有更复杂的结构。
另外，由于根据本发明概念的当前示范性实施例的源极/漏极接触件和栅极接触件的放置自由度增大，标准单元中的有源区域可以彼此分离有源至有源最小空间。如上文参考图1A到1C、2A和2B所描述，因为栅极接触件可以放置在有源区域上方，并去除源极/漏极接触件与栅极接触件之间的最小距离，所以标准单元中的有源区域可以彼此分离有源至有源最小空间。也就是说，在图4的标准单元C04中，第一有源区域AC1和第二有源区域AC2可以彼此分离有源至有源最小空间，且图4的Y42可以与有源至有源最小空间相同。因此，标准单元C04在Y轴方向上的长度可以减小，使得包含多个标准单元的集成电路的布局可以具有减小的面积。图4的上文所描述标准单元C04可以具有异质接触件，从而使得可以防止形成接触件相互桥接，且结果，栅极接触件可以放置在有源区域上方，如上文参考图1A到1C、2A和2B所描述。
如图4中所说明，由于根据本发明概念的当前示范性实施例的源极/漏极接触件和栅极接触件的放置自由度增大，在标准单元C04中连接到源极/漏极接触件和/或栅极接触件的导电线W1到W7可以在一个方向(即，X轴方向)上延伸，从而使得标准单元C04可以具有简单的结构。举例来说，如下文参考图9A和10A的比较例将描述，因为半导体组件和工艺变得更小且更复杂，所以精确地形成具有弯曲形状、切口形状等的图案可能并不容易。因此，就提高集成电路的功能可靠性和增大集成电路的生产率来说，从集成电路的布局去除形状并不易于在半导体工艺期间形成的图案可能是极高效的。根据本发明概念的当前示范性实施例，图4中基于源极/漏极接触件和栅极接触件的增大放置自由度所说明的标准单元C04可以包含在一个方向上延伸的导电线W1到W7，且根据标准单元，可以经由蚀刻工艺去除导电线W1到W7中的至少一些。因此，可以提高集成电路的功能可靠性和集成电路的生产率，其中所述集成电路包含具有简单结构的标准单元。
图5和6分别说明根据本发明概念的示范性实施例的标准单元C05和C06。更详细地说，图5和6是具有X轴和Y轴的平面在标准单元C05和C06中的平面图，且其说明源极/漏极接触件和栅极接触件可以连接到导电线W1到W7所处的候选点。图5的标准单元C05和图6的标准单元C06一般来说可以具有相同结构，且可以具有用于源极/漏极接触件和栅极接触件的不同候选点。在下文中，将省略与图5的描述相同的图6描述。
参考图5，标准单元C05可以包含在X轴方向上延伸且彼此分离的第一有源区域AC1和第二有源区域AC2，且可以包含在Y轴方向上延伸的栅极线GL1到GL4，所述栅极线设置在第一有源区域AC1和第二有源区域AC2上且与所述有源区域交叉。另外，标准单元C05可以包含在与栅极线GL1到GL4分离的平面上在X轴方向上延伸的导电线W1到W7(即，导电线W1到W7的平面处在栅极线GL1到GL4的+Z方向上)，且源极/漏极接触件和栅极接触件可以连接到导电线W1到W7。如图5中所说明，标准单元C05中的导电线W1到W7可以彼此分离预定距离(即，MP)，且可以在X轴方向上平行延伸。此处，MP是导电线W1到W7当中的两个紧邻导电线的中心线之间的距离(而非间隙距离)。
参考图5，源极/漏极接触件可以在如下点处连接到导电线W1到W7：下部源极/漏极接触件CAL1到CAL6与导电线W1到W7在所述点处彼此交叉。举例来说，下部源极/漏极接触件CAL1到CAL6可以呈现在第一有源区域AC1和第二有源区域AC2上方，且上部源极/漏极接触件可以在下部源极/漏极接触件CAL1到CAL6上放置在标记为‘☆’的点处。也就是说，图5的‘☆’可以表示可以放置上部源极/漏极接触件的候选点。
栅极接触件可以在如下点处连接到导电线W1到W7：栅极线GL1到GL4与导电线W1到W7在所述点处彼此交叉。举例来说，栅极接触件可以在栅极线GL1到GL4上方放置在标记为‘◇’的每个点处。也就是说，图5的‘◇’可以表示可以放置栅极接触件的候选点。
如图5中所说明，源极/漏极接触件可以连接到导电线W1到W7所处的候选点和栅极接触件可以连接到导电线W1到W7所处的候选点在标准单元C05中可以是多个。因此，可以增大在标准单元C05中放置源极/漏极接触件(或上部源极/漏极接触件)和栅极接触件的自由度，从而使得可以获得具有适合于半导体工艺的简单结构的标准单元C05。
在本发明概念的示范性实施例中，可以不使用图5的标准单元C05中的候选点中的一些。举例来说，在图6的标准单元C06中，可以将候选点放置成去除了上部源极/漏极接触件与栅极接触件被放置成彼此邻近的情况，即，彼此邻近的上部源极/漏极接触件和栅极接触件连接到相同导电线的情况。并且，在本发明概念的示范性实施例中，能不同于图6的标准单元C06地放置候选点。举例来说，在放置在图5的标准单元C05中的候选点中，上部源极/漏极接触件与栅极接触件可以被放置成彼此邻近，即，彼此邻近的上部源极/漏极接触件和栅极接触件连接到相同导电线。另外，可以不同于图5的标准单元C05和图6的C06地放置候选点。举例来说，在标准单元中，可以不使用图5的标准单元C05中的候选点中的一些，但可以使用比图6的标准单元C06中的那些候选点多的候选点。
图7说明根据本发明概念的示范性实施例的标准单元C07。更详细地说，图7是具有X轴和Y轴的平面在标准单元C07中的平面图，且其说明源极/漏极接触件和栅极接触件可以连接到导电线W1到W6所处的候选点。
参考图7，标准单元C07可以包含在X轴方向上延伸且彼此分离的第一有源区域AC1和第二有源区域AC2，且可以包含在第一有源区域AC1和第二有源区域AC2上方交叉并在Y轴方向上延伸的栅极线GL1到GL4。另外，标准单元C07可以包含在与栅极线GL1到GL4分离的平面上在X轴方向上延伸的导电线W1到W6(例如，导电线W1到W6的平面处在栅极线GL1到GL4的+Z方向上)，且源极/漏极接触件和栅极接触件可以连接到导电线W1到W6。
在本发明概念的示范性实施例中，栅极接触件可以不放置在第一有源区域AC1和第二有源区域AC2上方。举例来说，如图7中所说明，两个导电线W3和W4可以放置在第一有源区域AC1与第二有源区域AC2之间的区域上，且在如标记为‘◇’处，栅极接触件可以连接到两个导电线W3和W4。即使可以去除可能存在于源极/漏极接触件与栅极接触件之间的桥接，如上文参考图1A到1C、2A和2B所描述，以便在形成栅极接触件时减少对邻近元件(例如，有源区域)的影响，但如图7中所说明，栅极接触件可以放置在第一有源区域AC1与第二有源区域AC2之间的区域上方。就此来说，因为在图7的标准单元C07中可以防止源极/漏极接触件与栅极接触件之间存在桥接，所以栅极接触件可以放置成在水平方向(即，Y轴方向)上接近于第一有源区域AC1或第二有源区域AC2。因此，类似于图4的标准单元C04，第一有源区域AC1和第二有源区域AC2可以在图7的标准单元C07中彼此分离有源至有源最小空间，且图7的Y71可以与有源至有源最小空间相同。换句话说，图7的上文所描述标准单元C07可以具有例如上文参考图1A到1C、2A和2B所描述的那些异质接触件的异质接触件，从而使得可以防止形成接触件相互桥接，且结果，图7的Y71可以与有源至有源最小空间相同。
图8A说明根据本发明概念的示范性实施例的集成电路80的布局。图8B说明根据本发明概念的示范性实施例的集成电路80沿着图8A的线X8-X8'截取的横截面的实例。更详细地说，图8A是具有X轴和Y轴的平面在集成电路80的布局中的平面图，且图8B是集成电路80的布局沿着图8A的线X8-X8'截取的横截面图，其中横截面方向(平面)与Z轴平行。在下文中，将针对图1A到1C中的集成电路10和图2A和2B中的集成电路20的描述，省略对图8A和8B中的集成电路80的相同描述。
参考图8A和8B，导电线W11和W12可以在与栅极线GL1到GL4分离的平面上在X轴方向上延伸(例如，导电线W11和W12的平面处在栅极线GL1到GL4的+Z方向上)，所述栅极线在Y轴方向上延伸。相比于图1A和2A的导电线W1和W2，图8A的导电线W11或W12可以通过通孔(例如，通孔V01或通孔V02)连接到源极/漏极接触件或栅极接触件。在本发明概念的示范性实施例中，可以被称为金属图案的导电线W11和W12可以互连放置在不同位置处的通孔，且可以通过通孔连接到导电线W11和W12上方的图案。
如图8B中所说明，源极/漏极接触件CA1可以包含在竖直方向(Z轴方向)上彼此连接的下部源极/漏极接触件CAL1和上部源极/漏极接触件CAH1。如上文参考图1B所描述，相比于源极/漏极接触件形成为一个主体的情况，包含下部源极/漏极接触件CAL1和上部源极/漏极接触件CAH1的源极/漏极接触件CA1可以在上部源极/漏极接触件CAH1部分和通孔V02部分中具有减小的水平横截面积。通孔V02可以在Z轴方向(或竖直方向)上从上部源极/漏极接触件CAH1的顶部表面延伸到导电线W12，且可以将源极/漏极接触件CA1连接到导电线W12。
栅极接触件CB1可以包含在竖直方向上彼此连接的下部栅极接触件CBL1和上部栅极接触件CBH1。如上文参考图1C所描述，相比于栅极接触件形成为一个主体的情况，包含下部栅极接触件CBL1和上部栅极接触件CBH1的栅极接触件CB1可以在上部栅极接触件CBH1部分和通孔V01部分中具有减小的水平面积。通孔V01可以在Z轴方向(或竖直方向)上从上部栅极接触件CBH1的顶部表面延伸到导电线W11，且可以将栅极接触件CB1连接到导电线W11。
在本发明概念的示范性实施例中，不同于图8B中所说明的方式，集成电路80可以包含一体式形成的源极/漏极接触件或一体式形成的栅极接触件。另外，尽管图8B说明下部源极/漏极接触件CAL1的顶部表面和下部栅极接触件CBL1的顶部表面放置在不同平面上，但本发明概念不限于此。举例来说，在本发明概念的示范性实施例中，下部源极/漏极接触件CAL1的顶部表面和下部栅极接触件CBL1的顶部表面可以放置在相同平面上。另外，在本发明概念的示范性实施例中，可以省略并未在集成电路80中连接到上部源极/漏极接触件CAH1的下部源极/漏极接触件CAL2和CAL3。图8A和8B的上文所描述集成电路80可以具有异质接触件，从而使得可以防止形成接触件相互桥接，且结果，类似于上文参考图1A到1C、2A和2B所描述的集成电路10和20，栅极接触件可以放置在有源区域上方。
图9A说明根据比较例的标准单元C09a，且图9B说明根据本发明概念的示范性实施例的标准单元C09b。更详细地说，图9A和9B是具有X轴和Y轴的平面在标准单元C09a和C09b中的每一个中的平面图，其中体现了具有三个输入端A、B和C以及输出端Y的三输入端NAND栅极。图9A和9B仅说明比较标准单元C09a与C09b的必要元件。
参考图9A，在标准单元C09a中，源极/漏极接触件可以形成为一个主体，且栅极接触件也可以形成为一个主体。在标准单元C09a中，由于栅极接触件需要额外空间，第一有源区域AC1与第二有源区域AC2可以彼此分离Y91。也就是说，标准单元C09a中的Y91可以包含用于由第一有源区域AC1形成的晶体管的接触件的一个Y轴方向部分(例如，包含放置输入端A的栅极接触件的点的区域的Y轴方向长度)和用于由第二有源区域AC2形成的晶体管的接触件的另一Y轴方向部分(例如，包含放置输入端B和C的栅极接触件的点的区域的Y轴方向长度)。另外，为了防止存在桥接，源极/漏极接触件和栅极接触件必须彼此分离预定距离，即至少CP。因此，标准单元C09a中的第一有源区域AC1与第二有源区域AC2之间的距离Y91会大于有源至有源最小空间。
在标准单元C09a中连接到源极/漏极接触件的导电层的图案P1可以具有如图9A中所说明的弯曲或分支形状。如上文所描述，因为半导体组件和工艺变得更小且更复杂，所以精确地形成具有所述形状的图案P1可能并不容易，使得包含标准单元C09a的集成电路可能提供较低功能可靠性和生产率。
参考图9B，根据本发明概念的当前示范性实施例的标准单元C09b中的源极/漏极接触件可以包含在Z轴方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件，且栅极接触件可以包含在Z轴方向上彼此连接的下部栅极接触件和上部栅极接触件。如上文参考图4所描述，对应于标准单元C09b中的第一有源区域AC1与第二有源区域AC2之间的分离距离的Y92可以与有源至有源最小空间相同。图9B的上文所描述标准单元C09b可以具有例如上文参考图1A到1C、2A和2B所描述的那些异质接触件的异质接触件，从而使得可以防止形成接触件相互桥接，且结果，图9B的Y92可以与有源至有源最小空间相同。因此，相比于图9A的标准单元C09a，图9B的标准单元C09b可以具有在Y轴方向上减小的长度，且可以具有在具有X轴和Y轴的平面上减小的面积。在标准单元C09b中，源极/漏极接触件和导电线可以在标记为‘★’的点处彼此连接，且栅极接触件和导电线可以在标记为‘◆’的点处彼此连接。如图9B中所说明，源极/漏极接触件和/或栅极接触件可以连接到导电线当中的一些导电线W1、W3、W4a、W4b、W4c、W5和W7，所述导电线彼此分离预定距离MP且在X轴方向上延伸，且导电线W1、W3、W4a、W4b、W4c、W5和W7的上层的图案P2可以在Y轴方向上延伸。此处，MP是导电线W3、W4b、W4c和W5当中的两个紧邻导电线的中心线之间的距离(而非间隙距离)。在本发明概念的示范性实施例中，图9B的导电线W4a、W4b和W4c可以通过蚀刻与导电线W3和W5分离MP的导电线来形成。结果，相比于图9A的标准单元C09a，标准单元C09b可以包含具有简单形状的图案，从而使得包含标准单元C09b的集成电路可以提供较高功能可靠性和生产率。
图10A说明根据比较例的标准单元C10a，且图10B说明根据本发明概念的示范性实施例的标准单元C10b。更详细地说，图10A和10B是具有X轴和Y轴的平面在标准单元C10a和C10b中的平面图，其中体现了具有输入端A和输出端Y的反相器。图10A和10B仅说明比较标准单元C10a与C10b的必要元件。
参考图10A，在标准单元C10a中，源极/漏极接触件可以形成为一个主体，且栅极接触件也可以形成为一个主体。也就是说，形成为一个主体的栅极接触件CB1可以放置在第一有源区域AC1与第二有源区域AC2之间的区域上方，且可以与源极/漏极接触件分离距离CP。如图10A中所说明，在体现了包含四个PMOS晶体管和四个NMOS晶体管的反相器的标准单元C10a中，用于输出端Y的图案P3可以具有弯曲形状。如上文所描述，因为半导体组件和工艺变得更小且更复杂，所以精确地形成具有所述形状的图案P3可能并不容易，使得包含标准单元C10a的集成电路可能提供较低功能可靠性和生产率。
参考图10B，在标准单元C10b中，源极/漏极接触件可以包含在Z轴方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件，且栅极接触件可以包含在Z轴方向上彼此连接的下部栅极接触件和上部栅极接触件。换句话说，图10B的上文所描述标准单元C10b可以具有异质接触件，从而使得可以防止形成接触件相互桥接。上部源极/漏极接触件可以放置在标记为‘★’的点处，下部源极/漏极接触件与导电线W1、W2、W6和W7在所述点处彼此交叉，且上部栅极接触件可以放置在标记为‘◆’的点处，下部栅极接触件CBL1与导电线W4在所述点处彼此交叉。如图10B中所说明，源极/漏极接触件和/或栅极接触件可以连接到导电线当中的一些导电线W1、W2、W4、W6和W7，所述导电线彼此分离预定距离MP且在X轴方向上延伸，且导电线W1、W2、W4、W6和W7的上层的图案P4可以在Y轴方向上延伸。此处，MP是两个紧邻导电线的中心线之间(例如，导电线W1与W2之间和导电线W6与W7之间)的距离(而非间隙距离)。类似于图9B的标准单元C09b，相比于图10A的标准单元C10a，图10B的标准单元C10b也可以包含具有简单形状的图案，从而使得包含标准单元C10b的集成电路可以提供较高功能可靠性和生产率。
图11是设计根据本发明概念的示范性实施例的具有异质接触件的集成电路的布局的方法的流程图。如图11中所说明，标准单元库D50可以包含关于多个标准单元的信息，例如功能信息、特性信息、布局信息等，且标准单元的布局可以包含根据本发明概念的前述示范性实施例放置的接触件和导电线。
参考图11，在操作S10中，可以执行从RTL数据D10生成网表数据D20的逻辑合成操作。举例来说，半导体设计工具(例如，逻辑合成工具)可以通过考虑标准单元库D50来执行逻辑合成，使得半导体设计工具可以从RTL数据D10生成包含位流或网表的网表数据D20，所述RTL数据由例如极高速集成电路(Very High Speed Integrated Circuit；VHSIC)硬件描述语言(Hardware Description Language；VHDL)和Verilog的硬件描述语言(HDL)生成。根据本发明概念的当前示范性实施例，在逻辑合成操作中，半导体设计工具可以参考包含关于标准单元的特性信息的标准单元库D50，所述标准单元包含放置成彼此平行的至少一些导电线和连接到至少一些导电线中的一些的接触件，且所述标准单元库可以包含集成电路中的标准单元的例子。标准单元库D50中的标准单元可以包含(例如)根据本发明概念的上文所描述示范性实施例的标准单元C04、C05、C06、C07、C09b和C10b中的一个或多个。
在操作S20中，可以执行从网表数据D20生成布局数据D30的放置与布线(P&R)操作。举例来说，半导体设计工具(例如，P&R工具)可以通过考虑标准单元库D50来通过放置并布线多个标准单元而从网表数据D20生成具有与GDSII相同格式的布局数据D30。根据本发明概念的当前示范性实施例，半导体设计工具可以放置并布线标准单元的例子，所述标准单元包含接触件和在一个方向上延伸且连接到所述接触件的导电线，所述接触件包含竖直地彼此连接的下部接触件和上部接触件，从而使得半导体设计工具可以基于标准单元的减小面积生成具有减小面积的集成电路的布局。
图12是说明根据本发明概念的示范性实施例的芯片上系统(SoC)100的框图。SoC100是可以包含根据本发明概念的示范性实施例的集成电路的半导体器件。SoC 100指示其中体现例如知识产权(IP)的复杂功能块的芯片，且就此来说，根据本发明概念的一个或多个示范性实施例的标准单元可以包含在SoC 100的功能块中的每一个中，使得可以实现具有减小面积和较高功能可靠性的SoC 100。
参考图12，SoC 100可以包含调制解调器120、显示器控制器130、存储器140、外部存储器控制器150、中央处理单元(central processing unit；CPU)160、事务单元170、电源管理集成电路(power management integrated circuit；PMIC)180和图形处理单元(graphic processing unit；GPU)190，且SoC 100的功能块可以经由系统总线110彼此通信。
能够大体上控制SoC 100的操作的CPU 160可以控制其它功能块(调制解调器120、显示器控制器130、存储器140、外部存储器控制器150、事务单元170、电源管理集成电路180和图形处理单元190)的操作。调制解调器120可以解调从SoC 100外部的源接收的信号，或者可以调变SoC 100中生成的信号且可以将信号传输到外部源。外部存储器控制器150可以控制与连接到SoC 100的外部存储器器件的数据交换操作。举例来说，可以通过控制外部存储器控制器150来将存储在外部存储器器件中的程序和/或数据提供到CPU 160或GPU 190。GPU 190可以执行关于图形处理的程序指令。GPU 190可以经由外部存储器控制器150接收图形数据，且可以经由外部存储器控制器150将由GPU 190处理的图形数据传输到SoC 100外部的源。事务单元170可以监视功能块之间的数据事务，且PMIC 180可以通过控制事务单元170来控制待供应到功能块中的每一个的电源。显示器控制器130可以控制SoC 100外部的显示器(或显示器设备)，借此将SoC 100中生成的数据传输到显示器。
存储器140可以包含非易失性存储器，例如电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory；EEPROM)、闪存存储器、相变随机存取存储器(Phase Change Random Access Memory；PRAM)、电阻式随机存取存储器(Resistance Random Access Memory；RRAM)、纳米浮置栅极存储器(Nano Floating GateMemory；NFGM)、聚合物随机存取存储器(Polymer Random Access Memory；PoRAM)、磁性随机存取存储器(Magnetic Random Access Memory；MRAM)、铁电随机存取存储器(Ferroelectric Random Access Memory；MRAM)等，且可以包含易失性存储器，例如动态随机存取存储器(Dynamic Random Access Memory；DRAM)、静态随机存取存储器(StaticRandom Access Memory；SRAM)、移动DRAM、双数据速率同步动态随机存取存储器(DoubleData Rate Synchronous Dynamic Random Access Memory；DDR SDRAM)、低功率DDR(LowPower DDR；LPDDR)SDRAM、图形DDR(Graphic DDR；GDDR)SDRAM、Rambus动态随机存取存储器(Rambus Dynamic Random Access Memory；RDRAM)等。
虽然已参考本发明概念的具体示范性实施例特定示出且描述本发明概念，但所属领域的一般技术人员将理解，可以在不脱离如由所附权利要求书界定的本发明概念的精神和范围的情况下进行形式和细节上的各种改变。应仅在描述性意义上而非出于限制目的考虑示范性实施例。

Claims (18)

1.一种集成电路，包括：
第一有源区域，在衬底上在第一水平方向上延伸；
栅极线，在所述第一有源区域上在第二水平方向上延伸，所述第二水平方向与所述第一水平方向交叉；
源极/漏极区域，在所述第一有源区域上形成于所述栅极线的一侧处；
多个导电线，在与所述栅极线分离的平面上在所述第一水平方向上延伸，且包括第一导电线和第二导电线；
源极/漏极接触件，具有连接到所述源极/漏极区域的底部表面，且包括在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及
栅极接触件，具有连接到所述栅极线的底部表面，且在所述竖直方向上延伸，
其中所述上部源极/漏极接触件放置在所述第一导电线下方，
所述栅极接触件放置在所述第二导电线下方，以及
所述栅极接触件包括在所述竖直方向上彼此连接的下部栅极接触件和上部栅极接触件，所述栅极接触件的所述下部栅极接触件在所述第一水平方向上延伸，且连接所述多个导电线中的至少两个。
2.根据权利要求1所述的集成电路，其中
所述上部源极/漏极接触件连接到所述第一导电线，以及
所述栅极接触件连接到所述第二导电线。
3.根据权利要求1所述的集成电路，更包括：
第一通孔，将所述上部源极/漏极接触件连接到所述第一导电线；以及
第二通孔，将所述栅极接触件连接到所述第二导电线。
4.根据权利要求1所述的集成电路，其中所述第二导电线放置在所述第一有源区域上方。
5.根据权利要求1所述的集成电路，更包括：
第二有源区域，在所述衬底上在所述第一水平方向上延伸，具有不同于所述第一有源区域的第一导电类型的第二导电类型，且与所述栅极线交叉，
其中所述第一有源区域和所述第二有源区域在所述衬底上彼此分离由设计规则界定的有源至有源最小空间。
6.根据权利要求5所述的集成电路，其中所述第二导电线放置在所述第一有源区域与所述第二有源区域之间的区域上。
7.根据权利要求6所述的集成电路，其中所述多个导电线包括设置成邻近于所述第二导电线且放置在所述第一有源区域与所述第二有源区域之间的第三导电线，以及
所述集成电路更包括放置在所述栅极线或另一栅极线与所述第三导电线交叉的点处的另一栅极接触件。
8.根据权利要求1所述的集成电路，其中所述下部源极/漏极接触件的顶部表面大于所述上部源极/漏极接触件的底部表面。
9.一种集成电路，其包括：
第一有源区域和第二有源区域，在衬底上在第一水平方向上彼此平行地延伸；
多个栅极线，在所述第一有源区域和所述第二有源区域上在第二水平方向上延伸，所述第二水平方向与所述第一水平方向交叉；
多个源极/漏极区域，在所述第一有源区域和所述第二有源区域上形成于所述多个栅极线的相应侧处；
多个导电线，在与所述多个栅极线分离的平面上在所述第一水平方向上彼此平行地延伸；
多个源极/漏极接触件，各自具有连接到所述多个源极/漏极区域中的一个的底部表面，且各自在竖直方向上延伸；以及
多个栅极接触件，各自具有连接到所述多个栅极线中的一个的底部表面，且各自包括在所述竖直方向上彼此连接的下部栅极接触件和上部栅极接触件，
其中所述多个源极/漏极接触件和所述多个栅极接触件的所述上部栅极接触件分别放置在所述多个导电线下方，以及
所述多个栅极接触件的至少一个所述下部栅极接触件在所述第一水平方向上延伸，且连接所述多个导电线中的至少两个。
10.根据权利要求9所述的集成电路，其中所述多个源极/漏极接触件中的每一个包括在所述竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件。
11.根据权利要求9所述的集成电路，其中所述多个源极/漏极接触件中的每一个和所述多个栅极接触件的所述上部栅极接触件中的每一个连接到所述多个导电线中的至少一个。
12.根据权利要求9所述的集成电路，更包括：
多个第一通孔，分别将所述多个源极/漏极接触件连接到所述多个导电线中的一个或多个；以及
多个第二通孔，分别将所述多个栅极接触件的所述上部栅极接触件连接到所述多个导电线中的一个或多个。
13.根据权利要求9所述的集成电路，其中所述多个栅极接触件的所述上部栅极接触件中的至少一个放置在所述第一有源区域上。
14.根据权利要求9所述的集成电路，其中所述第一有源区域和所述第二有源区域在所述衬底上彼此分离由设计规则界定的有源至有源最小空间。
15.根据权利要求9所述的集成电路，其中所述下部栅极接触件的顶部表面大于所述上部栅极接触件的底部表面。
16.一种集成电路，包括：
第一有源区域和第二有源区域，在衬底上在第一水平方向上彼此平行地延伸；
多个栅极线，设置在所述第一有源区域和所述第二有源区域上，且在与所述第一水平方向交叉的第二水平方向上延伸；
多个源极/漏极区域，在所述第一有源区域和所述第二有源区域上形成于所述多个栅极线的相应侧处；
多个导电线，在所述多个栅极线上方且与所述多个栅极线分离的平面上在所述第一水平方向上彼此平行地延伸；
多个源极/漏极接触件，各自具有连接到所述多个源极/漏极区域中的一个的底部表面，且各自在竖直方向上延伸；以及
多个栅极接触件，各自具有连接到所述多个栅极线中的一个的底部表面，且在所述竖直方向上延伸，
其中所述集成电路更包括以下中的至少一个：
所述多个栅极接触件中的每一个包括在所述竖直方向上彼此连接的下部栅极接触件和上部栅极接触件；
所述多个源极/漏极接触件中的每一个包括在所述竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件，以及
所述多个栅极接触件的至少一个所述下部栅极接触件在所述第一水平方向上延伸，且连接所述多个导电线中的至少两个。
17.根据权利要求16所述的集成电路，其中所述下部源极/漏极接触件的顶部表面大于所述上部源极/漏极接触件的底部表面。
18.根据权利要求16所述的集成电路，其中所述下部栅极接触件的顶部表面大于所述上部栅极接触件的底部表面。
CN201810315561.9A 2017-04-10 2018-04-10 具有异质接触件的集成电路 Active CN108695319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311388943.1A CN117423698A (zh) 2017-04-10 2018-04-10 具有异质接触件的集成电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170046296A KR102308779B1 (ko) 2017-04-10 2017-04-10 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
KR10-2017-0046296 2017-04-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311388943.1A Division CN117423698A (zh) 2017-04-10 2018-04-10 具有异质接触件的集成电路

Publications (2)

Publication Number Publication Date
CN108695319A CN108695319A (zh) 2018-10-23
CN108695319B true CN108695319B (zh) 2023-11-14

Family

ID=63588116

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810315561.9A Active CN108695319B (zh) 2017-04-10 2018-04-10 具有异质接触件的集成电路
CN202311388943.1A Pending CN117423698A (zh) 2017-04-10 2018-04-10 具有异质接触件的集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311388943.1A Pending CN117423698A (zh) 2017-04-10 2018-04-10 具有异质接触件的集成电路

Country Status (6)

Country Link
US (2) US10580733B2 (zh)
JP (1) JP7071195B2 (zh)
KR (1) KR102308779B1 (zh)
CN (2) CN108695319B (zh)
DE (1) DE102018108199B4 (zh)
TW (1) TWI763823B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308779B1 (ko) 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10319826B2 (en) * 2017-04-12 2019-06-11 International Business Machines Corporation Replacement metal gate stack with oxygen and nitrogen scavenging layers
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10672770B2 (en) * 2018-08-14 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
KR102565822B1 (ko) * 2018-12-04 2023-08-11 에스케이하이닉스 주식회사 반도체 장치
CN112234077B (zh) * 2019-07-15 2024-03-22 联华电子股份有限公司 磁性存储单元及其制作方法
US10854604B1 (en) * 2019-09-20 2020-12-01 Qualcomm Incorporated Offset gate contact
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
KR20220132139A (ko) * 2021-03-23 2022-09-30 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402354A (zh) * 2001-08-16 2003-03-12 三菱电机株式会社 半导体存储装置
JP2007027666A (ja) * 2005-07-21 2007-02-01 Toshiba Corp 不揮発性半導体記憶装置
CN101246873A (zh) * 2007-02-13 2008-08-20 台湾积体电路制造股份有限公司 集成电路的结构
CN102005451A (zh) * 2009-08-28 2011-04-06 索尼公司 半导体集成电路
CN103548125A (zh) * 2012-05-18 2014-01-29 新加坡优尼山帝斯电子私人有限公司 半导体装置的制造方法以及半导体装置
CN103579175A (zh) * 2012-07-25 2014-02-12 台湾积体电路制造股份有限公司 具有阻挡层的铜接触插塞
CN104425509A (zh) * 2013-08-30 2015-03-18 三星电子株式会社 半导体器件及其制造方法
CN105870167A (zh) * 2015-02-10 2016-08-17 三星电子株式会社 集成电路器件
CN106057887A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 半导体装置和用于制造半导体装置的方法
CN106549042A (zh) * 2015-09-16 2017-03-29 三星电子株式会社 具有第一栅极电极和第二栅极电极的半导体器件

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280471A (ja) * 1991-03-08 1992-10-06 Matsushita Electron Corp マスタースライス方式の半導体集積回路装置
US5420447A (en) * 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
JP2008091898A (ja) * 2006-09-07 2008-04-17 Nec Electronics Corp 半導体装置
US7936001B2 (en) 2006-09-07 2011-05-03 Renesas Electronics Corporation Semiconductor device
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
JP5230251B2 (ja) 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
TW201304133A (zh) * 2011-03-10 2013-01-16 Sumitomo Chemical Co 主動矩陣型顯示裝置及其製造方法
JP5847549B2 (ja) * 2011-11-16 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置
US8809184B2 (en) * 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
KR101382422B1 (ko) * 2012-11-05 2014-04-08 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US9245076B2 (en) 2013-06-03 2016-01-26 International Business Machines Corporation Orthogonal circuit element routing
KR20150033998A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9443851B2 (en) 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
US9147576B2 (en) 2014-01-23 2015-09-29 International Business Machines Corporation Gate contact with vertical isolation from source-drain
US9379058B2 (en) * 2014-02-14 2016-06-28 Qualcomm Incorporated Grounding dummy gate in scaled layout design
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9553028B2 (en) 2014-03-19 2017-01-24 Globalfoundries Inc. Methods of forming reduced resistance local interconnect structures and the resulting devices
US10177133B2 (en) * 2014-05-16 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including source/drain contact having height below gate stack
KR102310122B1 (ko) * 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
US9640444B2 (en) * 2014-07-23 2017-05-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9449970B2 (en) * 2014-08-22 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of forming the same
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP5917738B2 (ja) * 2015-02-24 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体チップ
KR102352153B1 (ko) * 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102316247B1 (ko) * 2015-04-14 2021-10-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9761572B2 (en) * 2015-04-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device layout, semiconductor device, and method of manufacturing memory device
US9780178B2 (en) * 2015-06-05 2017-10-03 Globalfoundries Inc. Methods of forming a gate contact above an active region of a semiconductor device
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
US9431300B1 (en) * 2015-08-27 2016-08-30 Globalfoundries Inc. MOL architecture enabling ultra-regular cross couple
US9887210B2 (en) * 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
US9691897B2 (en) * 2015-09-28 2017-06-27 Globalfoundries Inc. Three-dimensional semiconductor transistor with gate contact in active region
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
US10424574B2 (en) * 2017-01-23 2019-09-24 International Business Machines Corporation Standard cell architecture with at least one gate contact over an active area
KR102308779B1 (ko) 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US9947589B1 (en) * 2017-05-22 2018-04-17 Globalfoundries Inc. Methods of forming a gate contact for a transistor above an active region and the resulting device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402354A (zh) * 2001-08-16 2003-03-12 三菱电机株式会社 半导体存储装置
JP2007027666A (ja) * 2005-07-21 2007-02-01 Toshiba Corp 不揮発性半導体記憶装置
CN101246873A (zh) * 2007-02-13 2008-08-20 台湾积体电路制造股份有限公司 集成电路的结构
CN102005451A (zh) * 2009-08-28 2011-04-06 索尼公司 半导体集成电路
CN103548125A (zh) * 2012-05-18 2014-01-29 新加坡优尼山帝斯电子私人有限公司 半导体装置的制造方法以及半导体装置
CN103579175A (zh) * 2012-07-25 2014-02-12 台湾积体电路制造股份有限公司 具有阻挡层的铜接触插塞
CN104425509A (zh) * 2013-08-30 2015-03-18 三星电子株式会社 半导体器件及其制造方法
CN105870167A (zh) * 2015-02-10 2016-08-17 三星电子株式会社 集成电路器件
CN106057887A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 半导体装置和用于制造半导体装置的方法
CN106549042A (zh) * 2015-09-16 2017-03-29 三星电子株式会社 具有第一栅极电极和第二栅极电极的半导体器件

Also Published As

Publication number Publication date
US11437315B2 (en) 2022-09-06
DE102018108199A1 (de) 2018-10-11
CN108695319A (zh) 2018-10-23
JP7071195B2 (ja) 2022-05-18
US20180294219A1 (en) 2018-10-11
CN117423698A (zh) 2024-01-19
KR102308779B1 (ko) 2021-10-05
JP2018182316A (ja) 2018-11-15
KR20180114478A (ko) 2018-10-18
DE102018108199B4 (de) 2022-07-14
TWI763823B (zh) 2022-05-11
TW201904006A (zh) 2019-01-16
US20200168542A1 (en) 2020-05-28
US10580733B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
CN108695319B (zh) 具有异质接触件的集成电路
CN108172571B (zh) 集成电路器件
US11955471B2 (en) Integrated circuits having cross-couple constructs and semiconductor devices including integrated circuits
US11121155B2 (en) Integrated circuit including multiple height cell and method of fabricating the integrated circuit
CN110838484B (zh) 包括标准单元的集成电路
US20090020784A1 (en) Method for designing semiconductor device and semiconductor device
US10204895B2 (en) Integrated circuit having spare circuit cells
CN108695314B (zh) 集成电路及其制造方法以及集成电路的导电层
KR20140074673A (ko) 반도체 소자
US20200342158A1 (en) Integrated circuit including standard cells, method of manufacturing the integrated circuit, and computing system for performing the method
CN116344533A (zh) 集成电路系统及形成集成电路的方法
CN113675184A (zh) 包括标准单元的集成电路及其制造方法
US10505541B2 (en) High-voltage tolerant level shifter using thin-oxide transistors and a middle-of-the-line (MOL) capacitor
US20190181153A1 (en) Digital blocks with electrically insulated and orthogonal polysilicon layers
CN116913888A (zh) 局部互连电源轨和上部电源轨

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant