CN105870167A - 集成电路器件 - Google Patents

集成电路器件 Download PDF

Info

Publication number
CN105870167A
CN105870167A CN201610083064.1A CN201610083064A CN105870167A CN 105870167 A CN105870167 A CN 105870167A CN 201610083064 A CN201610083064 A CN 201610083064A CN 105870167 A CN105870167 A CN 105870167A
Authority
CN
China
Prior art keywords
silicide layer
metal silicide
layer
components
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610083064.1A
Other languages
English (en)
Other versions
CN105870167B (zh
Inventor
崔正宪
严大耳
李宣姃
张星旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105870167A publication Critical patent/CN105870167A/zh
Application granted granted Critical
Publication of CN105870167B publication Critical patent/CN105870167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供集成电路器件。一种集成电路器件包括：源极/漏极区域，其具有在其顶部中的凹陷；接触插塞，其在源极/漏极区域上从凹陷内部延伸；以及金属硅化物层，其用作凹陷的衬里，并具有覆盖接触插塞的底面的第一部分和与第一部分成一体并覆盖接触插塞的侧面的下部的第二部分。硅化物层的第二部分可以具有与硅化物层的第一部分的厚度不同的厚度。硅化物层在相对低的温度形成，以在源极/漏极区域与接触插塞之间提供改善的电阻特性。

Description

集成电路器件
技术领域
本发明构思涉及集成电路器件以及制造该集成电路器件的方法。更具体地，本发明构思涉及包括鳍场效应晶体管的集成电路器件以及制造该集成电路器件的方法。
背景技术
提高包括场效应晶体管(FET)的集成电路器件的集成密度(包括通过减小场效应晶体管(FET)的栅极长度)可以危害该器件的某些性能特性，特别是在水平(平面)金属氧化物半导体FET(MOSFET)的情况下。为了克服这些限制，正在发展具有三维沟道的器件诸如鳍FET(FinFET)。然而，FinFET的按比例缩小造成自身的挑战。例如，FinFET的源极和漏极区与连接到所述源极和漏极区的导电接触插塞之间的接触电阻可以随着FinFET的特征的尺寸被减小而增大。在这种情况下的接触电阻可以充当集成电路器件的寄生电阻的主要来源。
发明内容
根据本发明构思的一方面，提供一种集成电路器件，其包括：衬底，具有主表面以及鳍型有源区，该鳍型有源区竖直地突出在主表面上并在平行于主表面的第一方向上纵向地延伸；栅线，在与鳍型有源区交叉的第二方向上延伸；源极/漏极区域，位于鳍型有源区的上部，被设置在栅线旁边，源极/漏极区域在其上部具有凹陷；接触插塞，在垂直于衬底的主表面的第三方向上从凹陷内延伸，从而被设置在源极/漏极区域上；以及金属硅化物层，沿源极/漏极区域的限定凹陷的表面延伸，其中金属硅化物层具有覆盖接触插塞的底表面的第一部分和与第一部分成一体并覆盖接触插塞的下部的侧面的第二部分，第一部分在第三方向上的厚度不同于第二部分在平行于衬底的主表面的方向上的厚度。
根据本发明构思的另一个方面，提供一种集成电路器件，其包括：衬底，横跨该器件的第一器件区域和第二器件区域；第一器件区域中的第一沟道类型晶体管；以及第二器件区域中的第二沟道类型晶体管，其中第一沟道类型晶体管和第二沟道类型晶体管每个包括：衬底的在第一方向上纵向地延伸的鳍型有源区；栅线，在与鳍型有源区交叉的第二方向上延伸；源极/漏极区域，位于鳍型有源区的上部并被设置在栅线旁边，源极/漏极区域在其上部中具有凹陷；接触插塞，在垂直于衬底的主表面的第三方向上从凹陷内延伸，从而被设置在源极/漏极区域上；以及金属硅化物层，其沿源极/漏极区域的限定凹陷的表面延伸，其中金属硅化物层具有覆盖接触插塞的底表面的第一部分和与第一部分成一体并覆盖接触插塞的下部的侧面的第二部分，第一部分在第三方向上的厚度不同于第二部分在平行于衬底的主表面的方向上的厚度，以及其中第一沟道类型晶体管的金属硅化物层的底面位于该器件中的一高度，该高度与第二沟道类型晶体管的金属硅化物层的底面所在的高度不同。
根据本发明构思的另一个方面，提供一种集成电路器件，其包括：衬底的有源区；栅线，其延伸而与有源区交叉；源极/漏极区域，其被设置在有源区的上部在栅线旁并具有在其上部中的凹陷；金属硅化物层，其沿源极/漏极区域的限定凹陷的底面和侧面的表面延伸；接触插塞，其设置在金属硅化物层上，在垂直于衬底的主表面的方向上自凹陷内延伸，并且其中金属硅化物层的第一部分覆盖接触插塞的底表面，金属硅化物层的与第一部分成一体的第二部分覆盖接触插塞的下部的侧面，并且其中金属硅化物层通过以下工艺制造，所述工艺包括：在15℃至40℃的范围内的温度在凹陷中形成局部金属层；以及使局部金属层硅化。
根据本发明构思的另一个方面，提供一种制造集成电路器件的方法，该方法包括：形成鳍型有源区；在鳍型有源区中形成源极/漏极区域；形成覆盖源极/漏极区域的至少一个绝缘层；在源极/漏极区域上形成穿过所述至少一个绝缘层的接触孔；通过经由接触孔除去源极/漏极区域的一部分而在源极/漏极区域的顶表面上形成凹陷区；形成金属硅化物层，该金属硅化物层具有第一部分和第二部分，该第一部分以第一厚度覆盖接触插塞的底表面，该第二部分被一体地连接到第一部分并以不同于第一厚度的第二厚度覆盖接触插塞的在凹陷区的侧面处的侧壁；以及形成接触插塞，该接触插塞从凹陷区的内部沿接触孔延伸并通过金属硅化物层连接到源极/漏极区域。
根据本发明构思的另一个方面，提供一种制造集成电路器件的方法，该方法包括：形成鳍型有源区；在鳍型有源区中形成半导体层；通过除去半导体层的一部分而形成具有底表面和侧壁的凹陷区；通过经由凹陷区的底表面和侧壁注入掺杂剂到半导体层中而在半导体层中形成非晶半导体层；形成邻接凹陷区的底表面和侧壁处的非晶半导体层的金属层；在金属层上形成导电阻挡层；通过在导电阻挡层覆盖金属层的同时使金属层与非晶半导体层反应，形成金属硅化物层，该金属硅化物层具有第一部分和第二部分，该第一部分以第一厚度覆盖凹陷区的底表面处的非晶半导体层，该第二部分被一体地连接到第一部分并以不同于第一厚度的第二厚度覆盖凹陷区的侧壁处的非晶半导体层；以及在凹陷区中且在金属硅化物层上形成导电层。
附图说明
从以下结合附图做出的对其示例的详细说明，本发明构思将被更清楚地理解，附图中：
图1A至图1D示出根据本发明构思的集成电路器件的示例，其中图1A是集成电路器件的布局图，图1B是沿图1A的线B-B'截取的集成电路器件的截面图；图1C是沿图1A的线C-C'截取的集成电路器件的截面图，图1D是图1C中示出的集成电路器件的主要元件的局部切除透视图；
图2A至图15B示出根据本发明构思的制造集成电路器件的方法，其中图2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A和15A是沿图1A的线B-B'的方向截取的集成电路器件在其制造的过程中的截面图，图2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B和15B是沿图1A的线C-C'的方向截取的集成电路器件在其制造的过程中的截面图；
图16是根据本发明构思的集成电路器件的另一个示例的截面图，示出该器件的与图1A所示的集成电路器件的横截面相对应的横截面；
图17是根据本发明构思的集成电路器件的又一个示例的截面图，也示出该器件的与图1A所示的集成电路器件的横截面相对应的横截面；
图18是根据本发明构思的集成电路器件的又一个示例的截面图，再次示出该器件的与图1A所示的集成电路器件的横截面相对应的横截面；
图19A是根据本发明构思的集成电路器件的另一个示例的布局图；
图19B是沿图19A的线B-B'截取的集成电路器件的截面图；
图19C是沿图19A的线C-C'截取的集成电路器件的截面图；
图20是根据本发明构思的集成电路器件的另一个示例的截面图；
图21是根据本发明构思的集成电路器件的又一个示例的截面图；
图22是根据本发明构思的集成电路器件的又一个示例的截面图；
图23A和23B均是曲线图，所述曲线图示出利用根据本发明构思的制造集成电路器件的方法形成的源极/漏极区域上形成的金属硅化物层以及金属硅化物层周围的层的成分分析的结果；
图24是根据本发明构思的存储器模块的平面图；
图25是包括根据本发明构思的显示驱动器IC(DDI)的示例的显示装置的框图；
图26是根据本发明构思的互补金属氧化物半导体(CMOS)反相器的电路图；
图27是根据本发明构思的CMOS静态随机存取存储器(SRAM)器件的电路图；
图28是根据本发明构思的CMOS NAND电路的电路图；
图29是根据本发明构思的电子系统的一个示例的框图；以及
图30是根据本发明构思的电子系统的另一个示例的框图。
具体实施方式
在下文，将参照附图更充分地描述本发明构思的示例。在附图中，同样的元件用同样的附图标记标注，将省略其重复的描述。
然而，本发明构思可以以许多不同的形式实施，而不应被解释为限于这里描述的示例。而是，这些示例被提供使得本公开将透彻和完整，并且会将本发明构思的范围充分传达给本领域普通技术人员。
在本说明书中，诸如“第一”、“第二”等的术语用来描述各种构件、区、层、区域和/或部件。然而，显然的是，所述构件、区、层、区域和/或部件不应受到这些术语限制。所述术语不应被解释为表示任何特定的顺序或元件是在上侧或下侧或者上级的或下级的，并仅用于将一个构件、区、层、区域或部件与另一构件、区、层、区域或部件区别开。因此，将被描述的第一构件、区、层、区域或部件也可以指第二构件、区、层、区域或部件，而不脱离本发明构思的教导。例如，不脱离本发明构思的范围，第一部件可以被称为第二部件，类似地，第二部件可以被称为第一部件。
除非被不同地限定，否则说明书中使用的包括技术术语和科学术语的所有术语具有与本领域技术人员通常理解的相同的含义。词典中通常使用并定义的术语应当被解释为具有与相关的技术背景下相同的含义，并且除非在说明书中被明显地限定，所述术语不被理想化地或过度地解释为具有形式化的含义。例如，元件的术语“侧面”或“侧表面”不必然意味着所述元件具有在边缘或角落相会的多个侧面，而是仅用来将该元件的竖立部分与例如其底表面区别开，所以可以涉及具有圆形或椭圆形水平截面的元件。术语“延伸”通常会指元件的纵长或纵向方向，尤其是线形元件。
这里为了描述本发明构思的特定示例的目的而使用的其他术语也将在上下文中被理解。例如，当在本说明书中被使用时，术语“包括”或“包含”指明所述及的特征或步骤的存在，但不排除额外特征或步骤的存在。
当以另一方式，一示例是可实施的时，预定的步骤顺序可以不同于描述的顺序。例如，被相继描述的两个步骤可以被基本上同时进行，或可以以与所描述的顺序相反的顺序进行。
在附图中，例如，根据制造技术和/或公差，示出的元件的形状可以改变。因此，本发明构思不应当被解释为限于这里示出的示例，应该包括例如在制造期间引起的形状的变化。当在这里使用时，术语“和/或”包括相关所列项目中的一个或多个项目的任意和所有组合。诸如“……中的至少一个”的表述，当位于一列组元之后时，修饰整列组元，而不修饰该列中的单个组元。
现在将参照图1A至1D详细描述根据本发明构思的集成电路器件100。
集成电路器件100包括具有在第一方向(X方向)上延伸的鳍型有源区FA的衬底110。鳍型有源区FA的底BL在图1B中用虚线来表示。
衬底110可以包括诸如Si或Ge的半导体或诸如SiGe、SiC、GaAs、InAs或InP的化合物半导体。作为另一示例，衬底110可以具有绝缘体上硅(SOI)结构。衬底110可以包括诸如掺杂阱或掺杂结构的导电区域。
鳍型有源区FA的底部的侧表面被衬底110上的器件隔离层112覆盖，鳍型有源区FA在垂直于衬底110的主表面(X-Y平面)的方向(Z方向)上从器件隔离层112突出。
多个界面层116、多个栅电介质层118和多个栅线GL在与第一方向(X方向)交叉的第二方向(Y方向)上在衬底110的鳍型有源区FA上延伸。
多个栅电介质层118和多个栅线GL可以覆盖鳍型有源区FA的顶表面和侧表面以及器件隔离层112的顶表面。多个MOS晶体管可以形成在鳍型有源区FA和多个栅线GL彼此交叉的点处。多个MOS晶体管可以是具有沿鳍型有源区FA的顶表面和两个侧表面形成的沟道的三维MOS晶体管。
多个界面层116和多个栅电介质层118的每个的两个侧表面被绝缘间隔物124覆盖。
多个界面层116可以通过氧化鳍型有源区FA的暴露表面制造，并可以防止鳍型有源区FA与栅电介质层118之间的界面缺陷。多个界面层116的每个可以包括具有9或更小的介电常数的低k电介质材料，例如硅氧化物层、硅氮氧化物层或其组合。或者，多个界面层116可以由硅酸盐或硅酸盐与上述硅氧化物层和硅氮氧化物层中的至少一个的组合形成。
多个栅电介质层118的每个可以是硅氧化物层、高k电介质层或其组合。高k电介质层具有比硅氧化物层高的介电常数。例如，栅电介质层118可以具有约10至约25的介电常数。高k电介质层可以是从由铪氧化物、铪氮氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌锌酸铅构成的组中选出的至少一种材料，但是不限于此。栅电介质层118可以利用原子层沉积(ALD)方法、化学气相沉积(CVD)方法或物理气相沉积(PVD)方法形成。
多个栅线GL在覆盖鳍型有源区FA的顶表面和两个侧表面的同时，在横跨鳍型有源区FA的方向上在栅电介质层118上延伸。
每个栅线GL可以包括第一含金属层MGA和第二含金属层MGB。第一含金属层MGA可以调整功函数。第二含金属层MGB可以填充形成在第一含金属层MGA中的空间。第一含金属层MGA可以包括TiN、TaN、TiC和TaC中的至少一个。第二含金属层MGB可以包括W或Al。
或者，栅线GL可以具有其中金属氮化物层、金属层、导电盖层和间隙填充金属层被顺序堆叠的结构。金属氮化物层和金属层两者可以包括从由Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd组成的组中选出的至少一种金属。金属氮化物层和金属层可以利用ALD方法、金属有机ALD(MOALD)方法或金属有机CVD(MOCVD)方法形成。导电盖层可以用作防止金属层的表面氧化的保护层。此外，当另一导电层沉积在金属层上时，导电盖层可以用作促进沉积的粘合层(润湿层)。导电盖层可以包括金属氮化物诸如TiN、TaN或其组合，但是不限于此。间隙填充金属层可以在导电盖层上延伸。间隙填充金属层可以是W层。间隙填充金属层可以用ALD、CVD或PVD方法形成。间隙填充金属层可以被埋在导电盖层的上表面中的凹陷内，使得盖层中不留空隙。
源极/漏极区域120在栅线GL的两侧在鳍型有源区FA中形成。源极/漏极区域120可以包括从鳍型有源区FA外延生长的半导体层。源极/漏极区域120的每个具有其中形成凹陷120R的顶表面120T。
源极/漏极区域120可以具有包括多个外延生长的SiGe层的嵌入SiGe结构。多个SiGe层可以具有彼此不同的Ge含量。
在另一些示例中，源极/漏极区域120是外延生长的Si层或外延生长的SiC层。
栅间绝缘层132插设在栅线GL之间。栅间绝缘层132可以形成为覆盖每两个相邻栅线GL之间的源极/漏极区域120。栅间绝缘层132可以是硅氧化物层，但是不限于此。
阻挡绝缘层134形成在多个栅线GL和栅间绝缘层132上。阻挡绝缘层134防止不希望的异物诸如氧渗透到多个栅线GL中，从而防止栅线GL中阈值电压的不期望的变化或者在其它情况下可能在栅线GL和接触插塞160之间发生的短路。通过形成阻挡绝缘层134，阈值电压可以在栅线GL中保持恒定，并可以防止包括栅线GL的晶体管的电特性的恶化。阻挡绝缘层134可以包括硅和氮。例如，阻挡绝缘层134可以包括硅氮化物层(Si3N4)、硅氮氧化物层(SiON)、包含碳的硅氮氧化物层(SiCON)或其组合。阻挡绝缘层134可以具有约至约的厚度。
层间绝缘层136形成在阻挡绝缘层134上。层间绝缘层136可以是硅氧化物层，但是不限于此。
栅间绝缘层132和层间绝缘层136中的至少一个可以是正硅酸乙酯(TEOS)层。或者，栅间绝缘层132和层间绝缘层136中的至少一个可以包括具有约2.2至约2.4的超低介电常数K的超低K(ULK)层，例如SiOC层和SiCOH层中的至少一个。
接触插塞160在源极/漏极区域120上从凹陷120R的内部在垂直于衬底110的主表面(X-Y平面)的第三方向(Z方向)上延伸。接触插塞160可以穿过层间绝缘层136、阻挡绝缘层134和栅间绝缘层132，并电连接到源极/漏极区域120。
接触插塞160可以被栅间绝缘层132、阻挡绝缘层134和层间绝缘层136围绕以与其他邻近的导电层绝缘。接触插塞160可以由W、Cu、Al、其合金或其组合形成，但是本发明构思不限于以上描述的材料。
金属硅化物层140插设在源极/漏极区域120和接触插塞160之间。金属硅化物层140用作凹陷120R的衬里，即沿界定凹陷120R的表面延伸。
接触插塞160的底表面和侧表面由导电阻挡层150围绕。导电阻挡层150包括面对金属硅化物层140的下阻挡层150L和在下阻挡层150L上围绕接触插塞160的侧表面的上阻挡层150U。
由与构成金属硅化物层140的金属相同的金属形成的金属层130可以插设在金属硅化物层140和下阻挡层150L之间。例如，当金属硅化物层140为钛的硅化物时，金属层130为钛。在某些示例中，金属层130被省略。在这些示例中，金属硅化物层140和下阻挡层150L可以彼此接触。
导电阻挡层150可以包括导电的金属氮化物层。例如，导电阻挡层150可以由TiN、TaN、AlN、WN或其组合形成。
金属硅化物层140包括第一部分140A和第二部分140B，第一部分140A具有第一厚度TH1并覆盖接触插塞160的底表面，第二部分140B与第一部分140A成一体，具有不同于第一厚度TH1的第二厚度TH2，并覆盖接触插塞160的侧表面。第二厚度TH2可以小于第一厚度TH1。具体地，金属硅化物层140的第二部分140B在第一方向(X方向)上的厚度TH2可以小于金属硅化物层140的第一部分140A在第三方向(Z方向)上的厚度TH1。或者，第二厚度TH2可以与第一厚度TH1大致相同。
金属硅化物层140的第二部分140B可以具有围绕接触插塞160的侧表面的环形。例如，接触插塞160在X-Y平面中的形状可以是圆形、椭圆形或多边形。金属硅化物层140的第二部分140B在X-Y平面中也可以具有与接触插塞160的截面形状类似的圆形、椭圆形或多边形横截面。
金属硅化物层140的第二部分140B可以具有随着远离衬底110而减小的厚度。
金属硅化物层140可以包括掺杂剂。掺杂剂可以包括从碳族元素和惰性元素选出的至少一种元素。
例如，金属硅化物层140可以具有由MSixDy表示的成分，其中M是金属，D是不同于M和Si的元素，0<x≤3，并且0<y≤1。更具体地，M可以是Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er或Pd，D可以是Ge、C、Ar、Kr或Xe。
金属硅化物层140的离衬底110最远的最高表面140T可以位于与源极/漏极区域120的离衬底110最远的最上表面或顶表面120T相同的平面中。
源极/漏极区域120可以具有抬高的源极/漏极(RSD)结构，其中源极/漏极区域120的顶表面120T比鳍型有源区FA的顶表面FT更高。此外，金属硅化物层140的第二部分140B可以从鳍型有源区FA的顶表面FT远离衬底110地突出。
源极/漏极区域120可以包括晶态半导体区域120A和局部非晶半导体区域120B。局部非晶半导体区域120B可以插设在金属硅化物层140和晶态半导体区域120A之间。局部非晶半导体区域120B可以插设在金属硅化物层140的第一部分140A和晶态半导体区域120A之间。在另一些示例中，局部非晶半导体区域120B插设在金属硅化物层140的第一部分140A和晶态半导体区域120A之间以及金属硅化物层140的第二部分140B和晶态半导体区域120A之间。
金属硅化物层140的第一部分140A可以在比栅线GL的最低表面GLB(见图1D)高的高度处并在比鳍型有源区FA的顶表面FT低的高度处。也就是说，金属硅化物层140的第一部分140A可以位于栅线GL的最低表面GLB(见图1D)和鳍型有源区FA的顶表面FT之间的高度处。
接触插塞160可以相对于源极/漏极区域120中的凹陷120R的底面具有第一高度H1，即可以具有在第三方向(Z方向)上的尺寸H1，金属硅化物层140的第二部分140B可以相对于源极/漏极区域120中的凹陷120R的底面具有第二高度H2。第一高度H1可以为第二高度H2的至少四倍，但是不限于此。
图1A至1D中示出的集成电路器件100包括用作源极/漏极区域120中的凹陷120R的底面和侧面的衬里的金属硅化物层140。由于金属硅化物层140形成为在从凹陷120R的底面到侧面的相对宽的区域上延伸，所以可以增大源极/漏极区域120和接触插塞160之间的接触面积。因此，可以改善源极/漏极区域120和接触插塞160之间的接触电阻。
现在将参照图2A至15B描述根据本发明构思的制造集成电路器件的方法。
首先参照图2A和2B，制备衬底110。
衬底110可以具有预定的MOS区域。例如，衬底110可以具有PMOS区域或NMOS区域。
部分衬底110被蚀刻以形成从衬底110的主表面(X-Y平面)向上(在Z方向上)突出并在预定方向(例如X方向)上纵向地延伸的鳍型有源区FA。
注意，在这里，图2A和2B中示出的衬底110的部分可以用于形成PMOS晶体管或NMOS晶体管。为了这些目的中的任一个，鳍型有源区FA可以根据将由鳍型有源区FA构成的MOS晶体管的沟道类型包括P型或N型杂质扩散区域(未示出)。
接下来，绝缘层形成在衬底110上，因此覆盖鳍型有源区FA，且绝缘层被回蚀刻以形成器件隔离层112。鳍型有源区FA从器件隔离层112的顶表面突出以被暴露。
器件隔离层112可以形成为硅氧化物层、硅氮化物层、硅氮氧化物层或其组合。器件隔离层112可以包括形成为热氧化物层的绝缘衬层(未示出)和形成在绝缘衬层上的掩埋绝缘层(未示出)。
参照图3A和3B，多个虚设栅极结构DGS横跨鳍型有源区FA形成在鳍型有源区FA上。
多个虚设栅极结构DGS可以每个都包括顺序地堆叠在鳍型有源区FA上的虚设栅电介质层D114、虚设栅线D116和虚设栅盖层D118。虚设栅电介质层D114可以是硅氧化物层。虚设栅线D116可以包括多晶硅。虚设栅盖层D118可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一个。
接下来，绝缘间隔物124形成在虚设栅极结构DGS的两个侧表面上。绝缘间隔物124可以由硅氮化物、硅氮氧化物或其组合形成。
接下来，鳍型有源区FA的暴露在虚设栅极结构DGS的两侧的部分被去除以在虚设栅极结构DGS的两侧形成凹陷，并且半导体层利用外延生长工艺形成在每个凹陷内，以形成包括晶态半导体区域120A的源极/漏极区域120。
源极/漏极区域120可以具有在比鳍型有源区FA的顶表面FT高的高度处的顶表面120T。
注意，源极/漏极区域120的横截面不限于图3A和3B中示出的横截面。例如，源极/漏极区域120可以具有为多边形(例如正方形、五边形或六边形)、圆形或椭圆形的横截面，即在Y-Z平面中的形状。
源极/漏极区域120可以形成为用杂质掺杂的半导体层。源极/漏极区域120可以由用杂质掺杂的Si、SiGe或SiC形成。
栅间绝缘层132被形成为覆盖源极/漏极区域120、多个虚设栅极结构DGS和绝缘间隔物124。
在此方法的一个示例中，为了形成栅间绝缘层132，形成具有足够的厚度以覆盖源极/漏极区域120、多个虚设栅极结构DGS和绝缘间隔物124的绝缘层。然后，其上形成了绝缘层的所得产物被平坦化使得多个虚设栅极结构DGS被暴露，从而形成具有平坦的顶表面的栅间绝缘层132。
参照图4A和4B，通过栅间绝缘层132暴露的虚设栅极结构DGS可以被除去以形成多个栅极空间GH。
绝缘间隔物124和鳍型有源区FA可以通过多个栅极空间GH暴露。
参照图5A和5B，多个界面层116、栅电介质层118和栅线GL被顺序地形成在多个栅极空间GH(见图4A)中。
界面层116可以通过氧化鳍型有源区FA的暴露在多个栅极空间GH(见图4A)中的部分的工艺来形成。多个界面层116可以防止形成在界面层116上的多个栅电介质层118和形成在界面层116下面的鳍型有源区FA之间的界面缺陷。多个界面层116可以形成为硅氧化物层、硅氮氧化物层、硅酸盐层或其组合。
栅电介质层118和栅线GL可以形成为填充多个栅极空间GH(见图4A)并覆盖栅间绝缘层132的顶表面。
栅电介质层118可以形成为硅氧化物层、高k电介质层或其组合。高k电介质层可以由具有比硅氧化物层的介电常数大的介电常数的材料形成。例如，栅电介质层118可以具有约10至约25的介电常数。
栅线GL可以包括第一含金属层MGA和第二含金属层MGB。第一含金属层MGA可以调整功函数。第二含金属层MGB可以填充由第一含金属层MGA形成的空间。第一含金属层MGA可以包括TiN、TaN、TiC和TaC中的至少一种。第二含金属层MGB可以包括W或Al。
在另一个示例中，栅线GL可以通过按下述次序一个在另一个上地顺序形成金属氮化物层、金属层、导电盖层和间隙填充金属层来形成。金属氮化物层和金属层每个可以包括从由Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd组成的组中选出的至少一种金属。金属氮化物层和金属层可以用ALD方法、MOALD方法或MOCVD方法形成。导电盖层可以用作防止金属层的表面的氧化的保护层。此外，导电盖层可以用作促进另一导电层在金属层上的沉积的粘合层(润湿层)。导电盖层可以由金属氮化物诸如TiN、TaN或其组合形成，但是不限于此。间隙填充金属层可以填充鳍型有源区FA之间的空间并在导电盖层上延伸。间隙填充金属层可以形成为W层。间隙填充金属层可以通过ALD方法、CVD方法或PVD方法形成。间隙填充金属层可以被埋入在由导电盖层的顶表面中的台阶限定的凹陷中，从而防止空隙留在鳍型有源区FA之间的空间中。
参照图6A和6B，图5A和5B中示出的所得产物的多余部分通过平坦化工艺除去，从而将栅线GL分离成保留在多个栅极空间GH(见图4A)中的多个栅线GL并将栅电介质层118分离成保留在多个栅极空间GH(见图4A)中的多个栅电介质层118。
作为平坦化工艺的结果，预定量的绝缘间隔物124和栅间绝缘层132被从其顶表面消耗掉，使得在Z方向上绝缘间隔物124和栅间绝缘层132的厚度可以减小。也就是说，绝缘间隔物124和栅间绝缘层132的厚度可以减小，并且多个栅电介质层118的顶表面、多个绝缘间隔物124的顶表面以及栅间绝缘层132的顶表面可以在多个栅线GL的顶表面周围被暴露。
参照图7A和7B，阻挡绝缘层134和层间绝缘层136顺序地形成在多个栅线GL和栅间绝缘层132上。层间绝缘层136可以具有平坦化的顶表面。尽管此示例的阻挡绝缘层134为覆盖多个栅线GL的顶表面的平坦的层，但是本发明构思不限于此。而是，例如，阻挡绝缘层134可以被形成为覆盖栅线GL的顶表面和栅线GL的两个侧表面的至少一部分，根据下面的结构可以在阻挡绝缘层134的至少一部分中形成台阶。
参照图8A和8B，掩模图案(未示出)形成在层间绝缘层136上，然后层间绝缘层136、阻挡绝缘层134和栅间绝缘层132通过利用掩模图案作为蚀刻掩模被顺序地蚀刻，从而形成穿过层间绝缘层136、阻挡绝缘层134和栅间绝缘层132的接触孔CH。
源极/漏极区域120可以通过接触孔CH暴露。
参照图9A和9B，源极/漏极区域120的暴露部分的一部分通过经由接触孔CH引入蚀刻剂而被除去，从而形成在源极/漏极区域120的顶表面120T中的凹陷120R。
凹陷120R于是可以与接触孔CH相连。在形成凹陷120R时，凹陷120R的深度RD可以通过蚀刻工艺控制，使得凹陷120R具有在比鳍型有源区FA的顶表面FT低的高度处的底表面RB。
由凹陷120R和所述接触孔构成的孔的长径比可以为至少2，优选地为约4或更大。例如，总深度TD(其是凹陷120R和接触孔CH沿Z方向的深度之和)可以为凹陷120R的底面RB在X方向上的宽度RX和/或凹陷120R沿Y方向的宽度RY的至少两倍，优选地为约4倍或更大，但是本发明构思不限于此。
参照图10A和10B，源极/漏极区域120的从凹陷120R的底面RB和侧面RS起的部分通过接触孔CH被非晶化以形成非晶源极/漏极区域120B。
例如，非晶化元素离子NCE可以通过凹陷120R的底面RB和侧面RS被注入到源极/漏极区域120中。
当通过注入非晶化元素离子NCE到源极/漏极区域120中来形成局部非晶半导体区域120B时，可以使用倾斜注入方法，从而非晶化元素离子NCE不仅通过凹陷120R的底面RB而且通过凹陷120R的侧面RS被注入到源极/漏极区域120中。在倾斜注入方法中，非晶化元素离子NCE可以不仅在如例如图10A和10B中的箭头V1和V2所示的垂直于衬底110的主表面(X-Y平面)的方向(Z方向)上，还在如图10A和10B中的箭头S1、S2、S3和S4所示的倾斜方向上被注入。
相对于衬底110的主表面(X-Y平面)的垂直方向和倾斜方向之间的倾斜角可以大于0度并且等于或小于70度。然而，根据本发明构思的此方法不限于此范围的倾斜角；而是，该倾斜角可以根据由凹陷120R和接触孔CH形成的孔的长径比设定。
非晶化元素离子NCE可以是从由Ge、Si、C、Ar、Kr和Xe离子组成的组中选出的至少一种离子的掺杂剂，但是本发明构思不限于此。
非晶化元素离子NCE的注入方法可以用约10至约35KeV的离子注入能量(例如约10至约15KeV的离子注入能量)来进行，但是不限于此。此外，离子注入剂量可以是约1E14至约5E15atom/cm2(原子/厘米2)，以防止注入的非晶化元素离子NCE的活化，但是该方法不限于在这样的剂量范围内注入离子。
被注入到局部非晶半导体区域120B中的非晶化元素离子NCE的浓度可以在整个非晶源极/漏极区域120B上是均匀的。或者，被注入到局部非晶半导体区域120B中的非晶化元素离子NCE的浓度在非晶源极/漏极区域120B上可以变化。例如，在局部非晶半导体区域120B中在朝向凹陷120R的底面RB和侧面RS的方向上，非晶化元素离子NCE的浓度可以增大。或者，在朝向凹陷120R的底面RB和侧面RS的方向上，非晶化元素离子NCE的浓度可以减小。
此外，非晶化元素离子NCE的注入方法可以在约-100℃至约-20℃的非常低的温度被进行，但是不限于此。
非晶化元素离子NCE在源极/漏极区域120中扩散的距离可以在源极/漏极区域120中的横向方向(X方向和/或Y方向)上比在垂直方向(Z方向)上更小。因此，局部非晶半导体区域120B的通过凹陷120R的底面RB暴露的部分的厚度(在Z方向上)可以大于局部非晶半导体区域120B的通过凹陷120R的侧面RS暴露的部分的厚度(在X方向和/或Y方向上)。
参照图11A和11B，形成局部金属层130L，局部金属层130L覆盖限定凹陷120R的底面RB的底表面。
局部金属层130L可以由Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er、Pd或其组合形成。
局部金属层130L可以用PVD方法形成。局部金属层130L可以形成在凹陷120R的底面RB上以及在层间绝缘层136的顶表面上。局部金属层130L可以不沿凹陷120R的侧面RS的上部也不沿接触孔CH的侧面沉积。因此，限定凹陷120R的在局部金属层130L之上的侧面RS和限定接触孔CH的侧面的表面可以被暴露。或者，仅可忽略厚度的少量局部金属层130L可以沿凹陷120R的侧面RS的上部和接触孔CH的侧面沉积。
局部金属层130L可以在在室温形成。局部金属层130L可以在约15℃至40℃的环境中形成。因此，形成局部金属层130L的工艺的热预算是最小的，且作为结果，由局部金属层130L制造的接触结构中的接触电阻可以被保持为最小值。
在此示例中，在如以上参照图10A和10B所述那样形成局部非晶半导体区域120B之后，并且在如以上参照图11A和11B所述那样形成局部金属层130L之前，局部非晶半导体区域120B的暴露表面可以被干式清洁以从局部非晶半导体区域120B的暴露表面去除不希望的材料诸如自然氧化物层。在局部非晶半导体区域120B的干式清洁工艺之后，形成局部金属层130L的工艺可以如参照图11A和11B所述那样无真空中断地且以原位方式被进行。
参照图12A和12B，局部金属层130L的形成在凹陷120R中的部分可以分布在凹陷120R的侧面RS上，从而形成作为衬里覆盖凹陷120R的底表面RB和侧面RS的金属层130。
在此方法的一个示例中，可以在局部金属层130L上进行再溅射工艺，以将局部金属层130L的形成在凹陷120R中的部分分布在凹陷120R的侧面RS上。例如，Ar溅射工艺可以在形成在凹陷120R中的局部金属层130L上进行。
当在局部金属层130L上进行再溅射工艺的同时，可能保留在局部金属层130L的表面上的异物诸如自然氧化物层可以从图11A和11B所示的所得产物去除。
参照图11A和11B描述的形成局部金属层130L的工艺和参照图12A和12B描述的在局部金属层130L上进行的再溅射工艺可以以原位方式进行，而没有各工艺间的真空中断。
作为在局部金属层130L上进行再溅射工艺的结果，为衬里形式的金属层130被留在凹陷120R中，局部金属层130L的在层间绝缘层136的顶表面上的部分的厚度可以被减小。因此，金属层130可以具有足够的高度以完全地覆盖凹陷120R的底面RB和侧面RS。
参照图13A和13B，覆盖金属层130的暴露表面和接触孔CH的侧面的导电阻挡层150形成在包括凹陷120R中的金属层130的所得产物上。
导电阻挡层150可以被形成为共形地覆盖金属层130的暴露表面和限定接触孔CH的表面。
导电阻挡层150可以包括导电的金属氮化物层。例如，导电阻挡层150可以由TiN、TaN、AlN、WN或其组合形成，但是本发明构思不限于此。
导电阻挡层150可以用PVD方法、CVD方法或ALD方法形成，但是本发明构思不限于此。
参照图11A和11B描述的形成局部金属层130L的工艺、参照图12A和12B描述的在局部金属层130L上进行的再溅射工艺、以及参照图13A和13B描述的形成导电阻挡层150的工艺可以以原位方式进行，而没有各工艺间的真空中断。
参照图14A和14B，图13A和13B中示出的其上形成有金属层130和覆盖金属层130的导电阻挡层150的所得产物被退火，以引起源极/漏极区域120的半导体材料与金属层130的金属之间的反应，从而在凹陷120R的底面RB和侧面RS之上形成覆盖源极/漏极区域120的金属硅化物层140。
当形成金属硅化物层140时，源极/漏极区域120的局部非晶半导体区域120B和金属层130可以彼此反应。局部非晶半导体区域120B的沿凹陷120R的侧面RS形成并具有相对小的厚度的整个部分可以被用于硅化反应。另一方面，沿凹陷120R的底面RB形成并具有相对大的厚度的局部非晶半导体区域120B的仅一部分可以用于硅化反应，从而此局部非晶半导体区域120B的一些在金属硅化物层140下面保持未反应。
形成金属硅化物层140的上述退火工艺可以用激光来进行，但是本发明构思不限于此。
金属硅化物层140可以包括覆盖凹陷120R的底面RB处的源极/漏极区域120的厚度TH1(见图1B)的第一部分140A。此外，金属硅化物层140可以包括与第一部分140A成一体并覆盖凹陷120R的侧面RS处的源极/漏极区域120的第二厚度TH2(见图1B)的第二部分140B。第二厚度TH2可以不同于第一厚度TH1，例如小于第一厚度TH1。例如，在金属硅化物层140中，第二部分140B在第一方向(X方向)上的厚度TH2可以小于第一部分140A在第三方向(Z方向)上的厚度TH1。在另一些示例中，金属硅化物层140被形成为使得第二厚度TH2与第一厚度TH1基本上相同。金属硅化物层140的第二部分140B可以具有随着远离衬底110而减小的厚度。
在形成金属硅化物层140之后，金属层130的一部分可以保留在金属硅化物层140和导电阻挡层150之间，如图14A和14B所示。在某些示例中，与图14A和14B中示出的不同，整个金属层130可以用于形成金属硅化物层140，使得没有金属层130留在金属硅化物层140和导电阻挡层150之间。在这种情况下，金属硅化物层140和导电阻挡层150彼此直接接触。这将参照图16和18被进一步详细描述。
参照图15A和15B，具有足以填充接触孔CH和凹陷120R的厚度的导电层160P形成在图14A和14B所示的所得产物上。
导电层160P可以由W、Cu、Al、这样的金属之一的合金、或者其组合形成。
导电层160P可以形成为填充接触孔CH和凹陷120R的剩余部分并在层间绝缘层136的顶表面之上延伸以覆盖导电阻挡层150。局部金属层130L、导电阻挡层150和导电层160P的多余部分可以被除去使得层间绝缘层136的顶表面被暴露，并且导电阻挡层150和导电层160P仅留在接触孔CH和凹陷120R中。可以进行平坦化工艺诸如化学机械抛光(CMP)工艺以去除局部金属层130L、导电阻挡层150和导电层160P的多余部分。
结果，如图1B至1D所示，由导电层160P的填充接触孔CH和凹陷120R的部分形成的接触插塞160以及围绕接触孔CH中的接触插塞160的导电阻挡层150可以被保留。
如参照图2A至15B所述，覆盖集成电路器件100的源极/漏极区域120中的凹陷120R的底面RB和侧面RS的金属硅化物层140可以用相对低温的工艺制造，例如在室温进行的PVD工艺，而不是要求约400℃或以上的高温的CVD工艺。因此，可以最小化源极/漏极区域120和接触插塞160之间的接触电阻。
图16示出根据本发明构思的集成电路器件200。
集成电路器件200可以具有与图1A中示出的集成电路器件100的布局大致相同的布局。在图16中，与图1A至1D中的元件类似的元件由相同的附图标记表示，将省略其详细说明。
参照图16，集成电路器件200具有与图1A至1D中示出的集成电路器件100的结构大致相同的结构，除了导电阻挡层150的下阻挡层150L和金属硅化物层140之间的金属层130(见图1A至1D)被省略外。
在集成电路器件200中，导电阻挡层150的下阻挡层150L接触金属硅化物层140。
在制造图16中示出的集成电路器件200的方法的示例中，金属层130通过参照图11A至12B描述的方法被形成至相对小的厚度。此外，在其中相对薄的金属层130的所有部分被硅化的退火工艺中，金属硅化物层140如参照图14A和14B所述那样被形成。
图17示出根据本发明构思的集成电路器件300。
集成电路器件300可以具有与图1A中示出的集成电路器件100的布局大致相同的布局。在图17中，与图1A至1D中的元件类似的元件由相同的附图标记表示，将省略其详细说明。
参照图17，集成电路器件300具有与图1A至1D中示出的集成电路器件100的结构大致相同的结构，除了集成电路器件300还包括围绕导电阻挡层150的上部150U的额外阻挡层170之外。
在集成电路器件300中，额外阻挡层170可以在接触孔CH中竖直地延伸，从而被插设在导电阻挡层150的上部150U和栅间绝缘层132之间、在导电阻挡层150的上部150U和阻挡绝缘层134之间、以及在导电阻挡层150的上部150U和层间绝缘层136之间。
额外阻挡层170可以由不同于导电阻挡层150的组成材料的材料形成。额外阻挡层170可以由导电材料或绝缘材料形成。例如，额外阻挡层170可以由硅氮化物、铝氮化物或其组合形成，但是本发明构思不限于此。额外阻挡层170可以是单层或多个层的叠层。
在制造图17中示出的包括额外阻挡层170的集成电路器件300的工艺中，在金属层130如参照图12A和12B描述那样形成之后，并且在导电阻挡层150如参照图13A和13B描述那样形成之前，用作接触孔CH的衬里的额外阻挡材料层可以被形成，然后额外阻挡材料层的一部分可以用回蚀刻工艺除去，从而形成覆盖接触孔CH的侧面的额外阻挡层170。接下来，可以在其上形成有额外阻挡层170的所得产物上进行参照图13A至15B描述的系列工艺，从而完成图17中示出的集成电路器件300。
图18示出根据本发明构思的集成电路器件400。
图18中示出的集成电路器件400可以具有与图1A中示出的集成电路器件100的布局大致相同的布局。在图18中，与图1A至1D和图16中示出的元件类似的元件由相同的附图标记表示，将省略其详细说明。
参照图18，集成电路器件400具有与图16中示出的集成电路器件200的结构大致相同的结构，除了集成电路器件400还包括围绕导电阻挡层150的上部150U和下部150L的额外阻挡层170A之外。
在集成电路器件400中，额外阻挡层170A可以在接触孔CH中竖直地延伸，从而被插设在阻挡层150的上部150U和栅间绝缘层132之间、在上阻挡层150U和阻挡绝缘层134之间、在阻挡层150的上部150U和层间绝缘层136之间、以及在阻挡层150的下部150L和金属硅化物层140之间。此外，导电阻挡层150的下部150L可以接触金属硅化物层140的第一部分140A。
额外阻挡层170A的组成材料与参照图17描述的额外阻挡层170的组成材料相同。
在制造图18中示出的包括额外阻挡层170A的集成电路器件400的工艺中，金属层130如参照图11A至12B所述那样被形成至相对小的厚度。此外，在金属硅化物层140形成在金属层130上之前，可以形成作为接触孔CH的衬里的额外阻挡材料层，然后额外阻挡材料层的一部分可以用回蚀刻工艺除去，从而形成沿接触孔CH的侧面的额外阻挡层170A。接下来，导电阻挡层150通过与参照图13A和13B描述的方法类似的方法形成在其上形成有额外阻挡层170A的所得产物上，并且其上形成有导电阻挡层150的所得产物可以根据参照图14A和14B描述的方法退火直到相对薄的金属层130的所有部分被硅化。接下来，进行与参照图15A和15B描述的工艺类似的工艺，从而获得图18中示出的集成电路器件400。
图19A至19C示出根据本发明构思的集成电路器件500的另一示例。在图19A至19C中，与图1A至1D中的元件类似的元件由相同的附图标记表示，将省略其详细说明。
图19A至19C中示出的集成电路器件500具有与参照图1A至1D描述的集成电路器件100的结构大致相同的结构。然而，集成电路器件500包括在衬底110的主表面(X-Y平面)上彼此平行地延伸的多个鳍型有源区FA。多个栅线GL彼此平行地在第二方向(Y方向)上横跨多个鳍型有源区FA延伸。
源极/漏极区域220在多个鳍型有源区FA的上部形成在栅线GL的每侧。
接触插塞260在第二方向(Y方向)上在鳍型有源区FA中的两个相邻鳍型有源区FA之上延伸。接触插塞260经由两个鳍型有源区FA的上部处的源极/漏极区域220被电连接到两个相邻的鳍型有源区FA。
接触插塞260在垂直于衬底110的主表面(X-Y平面)的第三方向(Z方向)上自源极/漏极区域220的顶表面中形成的凹陷220R内部延伸。接触插塞260可以通过穿过层间绝缘层136、阻挡绝缘层134和栅间绝缘层132被电连接到两个相邻的源极/漏极区域220。
接触插塞260可以被栅间绝缘层132、阻挡绝缘层134和层间绝缘层136围绕从而与其他邻近的导电层绝缘。接触插塞260可以由W、Cu、Al、这样的金属之一的合金、或其组合形成，但是本发明构思不限于此。
金属硅化物层240被插设在源极/漏极区域220和接触插塞260之间。金属硅化物层240在限定凹陷220R的表面之上延伸。
接触插塞260的底表面和侧面被导电阻挡层250围绕。导电阻挡层250具有面对金属硅化物层240的下部250L和设置在下部250L上并围绕接触插塞260的上部250U。
由与构成金属硅化物层240的金属相同的金属形成的金属层230可以插设在金属硅化物层240和下阻挡层250L之间。然而，在另一个示例中，金属层230被省略。在这种情况下，金属硅化物层240和下阻挡层250L彼此接触。
金属硅化物层240包括覆盖接触插塞260的底表面的第一部分240A和与第一部分240A成一体并覆盖接触插塞260的侧面的第二部分240B。金属硅化物层240的第二部分240B可以具有比第一部分240A小的厚度。金属硅化物层240的第二部分240B可以完全地围绕接触插塞延伸。金属硅化物层240的第二部分240B可以具有在远离衬底110的方向上减小的厚度。
金属硅化物层240的其他的特征和方面与参照图1A至1D针对金属硅化物层140描述的那些相同。
类似于参照图1A至1D描述的源极/漏极区域120，源极/漏极区域220可以包括晶态半导体区域220A和局部非晶半导体区域220B。局部非晶半导体区域220B可以插设在金属硅化物层240和晶态半导体区域220A之间。局部非晶半导体区域220B可以插设在金属硅化物层240的第一部分240A和晶态半导体区域220A之间。在另一个示例中，局部非晶半导体区域220B插设在金属硅化物层240的第一部分240A和晶态半导体区域220A之间以及金属硅化物层240的第二部分240B和晶态半导体区域220A之间。
总的说来，源极/漏极区域220、金属层230、金属硅化物层240、导电阻挡层250和接触插塞260与参照图1A至1D描述的源极/漏极区域120、金属层130、金属硅化物层140、导电阻挡层150和接触插塞160相同。
为了制造图19A至19C中示出的集成电路器件500，可以进行与参照图2A至15B描述的那些类似的工艺。然而，当进行与如参照图8A和8B描述那样形成接触孔CH的工艺相对应的工艺时，取代形成仅暴露一个源极/漏极区域120的接触孔CH，在Y方向上具有相对大的宽度的一个接触孔CH2被形成，使得两个相邻的源极/漏极区域220通过接触孔CH2的底表面暴露。此外，在与参照图9A和9B描述的凹陷120R的形成对应的工艺中，两个源极/漏极区域220以及两个源极/漏极区域220之间的通过接触孔CH2的底面暴露的栅间绝缘层132可以被一起蚀刻。源极/漏极区域220的蚀刻速度可以比栅间绝缘层132的蚀刻速度高。因此，凹槽132G可以在两个相邻的源极/漏极区域220之间的栅间绝缘层132的顶表面中形成。然后，集成电路器件500可以通过进行与参照图10A至15B描述的那些工艺类似的工艺来制造。
图20示出根据本发明构思的集成电路器件600。
在图20中，类似于图1A至1D中的那些元件的元件由相同的附图标记表示，将省略其详细说明。
参照图20，衬底110跨越集成电路器件600的第一器件区域I和第二器件区域II。
第一器件区域I和第二器件区域II可以具有不同的电特性。第一器件区域I和第二器件区域II可以是其中形成不同沟道类型的晶体管的区域。例如，第一器件区域I可以是包括PMOS晶体管TR1的区域，第二器件区域II可以是包括NMOS晶体管TR2的区域。
第一器件区域I和第二器件区域II可以每个都具有与参照图1A至1D描述的结构类似的结构。然而，第一高度L1可以不同于第二高度L2，第一高度L1是形成在第一器件区域I中的PMOS晶体管TR1的金属硅化物层140的底面高度，第二高度L2是形成在第二区域II中的NMOS晶体管TR2的金属硅化物层140的底面高度。例如，如图20所示，第一高度L1可以在第二高度L2之下，因此第一高度L1可以比第二高度L2更靠近鳍型有源区FA的底面。此外，第一高度L1和第二高度L2可以每个都低于第三高度L3(其是鳍型有源区FA的顶表面FT的高度)，因此第二高度L2可以比第一高度L1更靠近鳍型有源区FA的顶表面FT。
第一器件区域I中的源极/漏极区域120中形成的凹陷120R的底面可以位于第一高度L1处。此外，第二器件区域II中的源极/漏极区域120中形成的凹陷320R的底面可以位于第二高度L2处。另一方面，第一器件区域I和第二器件区域II的每个中形成的源极/漏极区域120的顶表面可以位于相同高度，即可以是共平面的。因此，第一器件区域I中的金属硅化物层140的第二部分140B在第三方向(Z方向)上的高度HT1可以大于第二器件区域II中的金属硅化物层140的第二部分140B在第三方向(Z方向)上的高度HT2。
在第一器件区域I和第二器件区域II中，金属硅化物层140的第二部分140B可以具有在远离衬底110的方向上减小的厚度。
此外，在第一器件区域I和第二器件区域II中，金属硅化物层140的第一部分140A和第二部分140B可以每个都包含掺杂剂。掺杂剂可以是从由Ge、C、Ar、Kr和Xe组成的组中选出的至少一种元素。
为了制造图20中示出的集成电路器件600，可以进行与参照图2A至15B描述的那些工艺类似的工艺。然而，参照图8A和8B描述的接触孔CH的形成和参照图9A和9B描述的凹陷120R的形成的工艺可以相对于第一器件区域I和第二器件区域II的每个被独立地进行。更具体地，具有相对大的深度的凹陷120R可以形成在第一器件区域I中，具有比形成在第一器件区域I中的凹陷120R的深度小的深度的凹陷120R可以通过进行参照图8A至9B描述的各组工艺而形成在第二器件区域II中。接下来，参照图10A至15B描述的工艺可以在第一器件区域I和第二器件区域II上同时进行，从而完成图20中示出的集成电路器件600。
图21示出根据本发明构思的集成电路器件700。在图21中，与图1A至1D的示例的那些元件类似的元件由相同附图标记表示，将省略其详细说明。
参照图21，衬底110跨越器件的各区域，器件的各区域在这里分别被任意地称为第三器件区域III和第四器件区域IV。
第三器件区域III和第四器件区域IV可以是器件的执行不同功能的区域。例如，第三器件区域III可以是以低功率模式操作的器件所在的区域，第四器件区域IV可以是以高功率模式操作的器件所在的区域。在一个示例中，第三器件区域III是设置存储器器件或逻辑电路的区域，第四器件区域IV是设置外围电路诸如输入/输出(I/O)器件的区域。
在图21的所示示例中，第三器件区域III和第四器件区域IV具有大致相同的结构。然而，第四器件区域IV中的图案密度可以低于第三器件区域III中的图案密度。在这方面，第四器件区域IV中的源极/漏极区域420的宽度可以大于第三器件区域III中的源极/漏极区域120的宽度。第四器件区域IV中的源极/漏极区域420可以包括晶态半导体区域420A和局部非晶半导体区域420B。
第四器件区域IV中的源极/漏极区域420的凹陷420R中的金属硅化物层140的宽度W2可以大于第三器件区域III中的源极/漏极区域120的凹陷120R中的金属硅化物层140的宽度W1。类似地，第四器件区域IV中的顺序地在金属硅化物层140上的金属层130、导电阻挡层150和接触插塞160的宽度可以分别大于第三器件区域III中的对应元件的宽度。
图22示出根据本发明构思的集成电路器件800。在图22中，与图21中示出的那些元件类似的元件由相同附图标记表示，将省略其详细说明。
参照图22，集成电路器件800具有与图21中示出的集成电路器件700大致相同的结构。然而，在第四器件区域IV中，至少一个气隙AG在源极/漏极区域420中的局部非晶半导体区域420B中局部地形成，邻近于与金属硅化物层140的界面。
尽管图22示出沿局部非晶半导体区域420B和金属硅化物层140之间的界面的多个间隔开的或离散的气隙AG，但是本发明构思不被如此限制。而是，各种形状的一个或更多个气隙AG可以被限定在局部非晶半导体区域420B的邻近凹陷420R的底面和/或侧面的选定部分中。例如，集成电路器件800可以包括在局部非晶半导体区域420B的在其与金属硅化物层140的界面处的部分中延伸的一个长的连续气隙AG。
所述至少一个气隙AG可以作为利用局部非晶半导体区域420B形成金属硅化物层140的结果而形成，局部非晶半导体区域420B在第四器件区域IV中相对宽的区域上延伸。例如，在第四器件区域IV被退火以硅化金属层130的同时，气隙可以由于硅原子的运动而在第四器件区域IV中较宽的局部非晶半导体区域420B中形成。
参照图1A至22描述的根据本发明构思的集成电路器件100、200、300、400、500、600、700和800的示例每个均包括金属硅化物层140或240，金属硅化物层140或240不仅用作分别形成在源极/漏极区域120、220和420中的凹陷120R、220R和420R的底面的衬里，还用作其侧面的衬里。此外，当形成用作凹陷120R、220R和420R的底面和侧面的衬里的金属硅化物层140或240时，不使用要求约400℃或更高的高温的CVD工艺。而是，可以使用相对低温的工艺，例如在室温进行的PVD工艺。因此，可以改善源极/漏极区域120、220和420与接触插塞160之间的接触电阻特性。
此外，尽管已经参照如图1A至22中示出的包括具有三维沟道的FinFET的集成电路器件以及制造该集成电路器件的方法描述了本发明构思，但是本发明构思不限于此。例如，对本领域普通技术人员将显然的，是可以对本发明构思的这些示例进行各种变化和变型，还可以提供包括水平的(平面的)MOSFET的集成电路器件以及制造该集成电路器件的方法。
图23A和23B是曲线图，其示出利用根据本发明构思的方法形成的形成在源极/漏极区域上的金属硅化物层以及该金属硅化物层周围的层的成分分析的结果。
更具体地，图23A与23B示出其中钛硅化物(TiSix)层用作SiGe源极/漏极区域中形成的凹陷的底面和侧面的衬里的结构的分析结果，其中图23A示出金属硅化物层的用作源极/漏极区域中凹陷的底面的衬里的部分的分析结果，图23B示出金属硅化物层的用作源极/漏极区域中形成的凹陷的侧面的衬里的部分的分析结果。
在其结果在图23A和23B中示出的示例中，金属硅化物层的用作凹陷的底面的衬里的部分具有约8nm的厚度，金属硅化物层的用作该凹陷的侧面的衬里的部分具有约2nm的厚度。
图24是根据本发明构思的存储器模块1400的一个示例的平面图。
存储器模块1400包括模块衬底1410和贴附到模块衬底1410的多个半导体芯片1420。
每个半导体芯片1420可以包括根据本发明构思的集成电路器件，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
能够被插入主机板的插座中的连接部分1430设置在模块衬底1410的一侧。陶瓷去耦电容器1440设置在模块衬底1410上。
图25示出根据本发明构思的显示驱动器IC(DDI)1500，其在包括DDI1500的显示装置1520的背景下。
参照图25，DDI 1500可以包括控制器1502、电源电路1504、驱动器块1506和存储器块1508。控制器1502从主处理单元(MPU)1522接收命令以解码该命令，并控制DDI 1500的每个块以根据命令执行操作。电源电路1504响应于控制器1502的控制产生驱动电压。驱动器块1506通过利用响应于控制器1502的控制由电源电路1504产生的驱动电压来驱动显示面板1524。显示面板1524可以是液晶显示面板或等离子体显示面板。存储器块1508可以是临时地存储输入到控制器1502的命令或从控制器1502输出的控制信号或存储必要的数据的块，并可以包括诸如RAM或只读存储器(ROM)的存储器。电源电路1504和驱动器块1506中的至少一个包括根据本发明构思的至少一种集成电路器件，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
图26是示出根据本发明构思的CMOS反相器1600的电路图。
CMOS反相器1600包括CMOS晶体管1610。CMOS晶体管1610由连接在电源端子Vdd和接地端子之间的PMOS晶体管1620和NMOS晶体管1630形成。CMOS晶体管1610包括根据本发明构思的至少一种集成电路器件，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
图27是示出根据本发明构思的CMOS SRAM器件1700的电路图。
CMOS SRAM器件1700包括一对驱动晶体管1710。该对驱动晶体管1710由连接在电源端子Vdd和接地端子之间的PMOS晶体管1720和NMOS晶体管1730形成。CMOS SRAM器件1700还包括一对传输晶体管1740。传输晶体管1740的源极被交叉连接到驱动晶体管1710的PMOS晶体管1720和NMOS晶体管1730。电源端子Vdd连接到PMOS晶体管1720的源极，接地端子连接到NMOS晶体管1730的源极。字线WL连接到该对传输晶体管1740的栅极，位线BTL和反位线分别连接到该对传输晶体管1740的漏极。
CMOS SRAM器件1700以及驱动晶体管1710和传输晶体管1740中的至少一个包括根据本发明构思的集成电路器件中的至少一种，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
图28是示出根据本发明构思的CMOS NAND电路1800的电路图。
CMOS NAND电路1800包括一对CMOS晶体管，不同的输入信号被传输到该对CMOS晶体管。CMOS NAND电路1800包括根据本发明构思的至少一种集成电路器件，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
图29是示出根据本发明构思的电子系统1900的框图。
电子系统1900包括存储器1910和存储器控制器1920。存储器控制器1920控制存储器1910以响应主机1930的请求从存储器1910读取数据和/或写数据到存储器1910。存储器1910和存储器控制器1920中的至少一个包括根据本发明构思的至少一种集成电路器件，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
图30是示出根据本发明构思的电子系统2000的框图。
电子系统2000包括经由总线2050彼此连接的控制器2010、输入/输出(I/O)装置2020、存储器2030和接口2040。
控制器2010可以包括微处理器、数字信号处理器等。I/O装置2020可以包括小键盘、键盘和显示器中的至少一个。存储器2030可以用于存储由控制器2010执行的命令。例如，存储器2030可以用于存储用户数据。
电子系统2000可以用作无线通信装置或能够在无线通信环境下发送和/或接收信息的装置。为了电子系统2000经由无线通信网络发送或接收数据，接口2040可以是无线接口。接口2040可以包括天线和/或无线收发器。电子系统2000可以提供第三代通信系统的通信接口协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、北美数字蜂窝通信系统(NADC)、扩展时分多址E-TDMA和/或宽带码分多址(WCDMA)。电子系统2000包括根据本发明构思的至少一种集成电路器件，例如参照图1A至22描述的集成电路器件100、200、300、400、500、600、700和800中的至少一种。
尽管已经参照其示例具体示出和描述了本发明构思，但是将理解，可以对其进行形式和细节上的各种变化，而不背离权利要求书的精神和范围。
本申请要求2015年2月10日在韩国知识产权局提交的韩国专利申请第10-2015-0020290号的权益，其公开内容通过引用被全文合并于此。

Claims (25)

1.一种集成电路器件，包括：
衬底，其具有主表面、以及在所述主表面上竖直地突出并在平行于所述主表面的第一方向上纵向地延伸的鳍型有源区；
栅线，其在与所述鳍型有源区交叉的第二方向上延伸；
设置在所述栅线旁处于所述鳍型有源区的上部的源极/漏极区域，所述源极/漏极区域具有在其上部中的凹陷；
接触插塞，其在垂直于所述衬底的所述主表面的第三方向上自所述凹陷内延伸，从而被设置在所述源极/漏极区域上；以及
金属硅化物层，其沿所述源极/漏极区域的限定所述凹陷的表面延伸，所述金属硅化物层具有覆盖所述接触插塞的底表面的第一部分和与所述第一部分成一体并覆盖所述接触插塞的下部的侧面的第二部分，所述第一部分在所述第三方向上的厚度不同于所述第二部分在平行于所述衬底的所述主表面的方向上的厚度。
2.如权利要求1所述的集成电路器件，其中所述金属硅化物层的所述第二部分的所述厚度小于所述金属硅化物层的所述第一部分的所述厚度。
3.如权利要求1所述的集成电路器件，其中所述金属硅化物层的所述第二部分在所述第一方向上的厚度小于所述金属硅化物层的所述第一部分在所述第三方向上的所述厚度。
4.如权利要求1所述的集成电路器件，其中所述金属硅化物层的所述第二部分围绕所述接触插塞延伸。
5.如权利要求1所述的集成电路器件，其中所述金属硅化物层的所述第二部分具有在所述第三方向上远离所述衬底而减小的厚度。
6.如权利要求1所述的集成电路器件，其中所述金属硅化物层包含掺杂剂。
7.如权利要求6所述的集成电路器件，其中所述掺杂剂包括从碳族元素和惰性元素中选出的至少一种元素。
8.如权利要求1所述的集成电路器件，其中所述金属硅化物层具有由MSixDy表示的成分，其中M是至少一种金属，D是不同于每个金属M和Si的至少一种元素，0<x≤3且0<y≤1。
9.如权利要求8所述的集成电路器件，其中M是从由Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd组成的组中选出的至少一种金属，以及
D是从由Ge、C、Ar、Kr和Xe组成的组中选出的至少一种元素。
10.如权利要求1所述的集成电路器件，其中所述源极/漏极区域具有在所述第三方向上离所述衬底的所述主表面最远的最上表面，
所述金属硅化物层具有最上部分，以及
所述最上表面和所述金属硅化物层的所述最上部分位于共同的平面中。
11.如权利要求1所述的集成电路器件，其中所述金属硅化物层的所述第二部分从所述鳍型有源区的顶表面在所述第三方向上远离所述衬底地突出。
12.如权利要求1所述的集成电路器件，其中所述金属硅化物层的所述第一部分位于所述栅线的最低表面的高度和所述鳍型有源区的顶表面的高度之间的高度。
13.如权利要求1所述的集成电路器件，其中当每个都被从所述源极/漏极区域的所述上部中的所述凹陷的底面测量时，所述接触插塞的高度为所述金属硅化物层的所述第二部分的高度的至少四倍。
14.如权利要求1所述的集成电路器件，其中所述源极/漏极区域包括晶态半导体区域和插设在所述金属硅化物层与所述晶态半导体区域之间的局部非晶半导体区域。
15.如权利要求14所述的集成电路器件，其中所述局部非晶半导体区域插设在所述晶态半导体区域和所述金属硅化物层的所述第一部分之间。
16.如权利要求1所述的集成电路器件，还包括：
导电阻挡层，其具有面对所述金属硅化物层并围绕所述接触插塞的下部延伸的下部以及围绕所述接触插塞的上部延伸的上部；以及
金属层，其插设在所述金属硅化物层和所述阻挡层的所述下部之间并且是与构成所述金属硅化物层的金属相同的材料。
17.一种集成电路器件，包括：
衬底，其跨越所述集成电路器件的第一器件区域和第二器件区域；
第一沟道类型晶体管，其在所述第一器件区域中；以及
第二沟道类型晶体管，其在所述第二器件区域中，
其中所述第一沟道类型晶体管和所述第二沟道类型晶体管每个包括：
所述衬底的鳍型有源区，其在第一方向上纵向地延伸，
栅线，其在与所述鳍型有源区交叉的第二方向上延伸，
源极/漏极区域，其处于所述鳍型有源区的上部，并被设置在所述栅线旁，所述源极/漏极区域具有在其上部中的凹陷，
接触插塞，其在垂直于所述衬底的所述主表面的第三方向上从所述凹陷内延伸，从而被设置在所述源极/漏极区域上，以及
金属硅化物层，其沿所述源极/漏极区域的限定所述凹陷的表面延伸，
其中所述金属硅化物层具有覆盖所述接触插塞的底表面的第一部分和与所述第一部分成一体并覆盖所述接触插塞的下部的侧面的第二部分，所述第一部分在所述第三方向上的厚度不同于所述第二部分在平行于所述衬底的所述主表面的方向上的厚度，以及
其中所述第一沟道类型晶体管的所述金属硅化物层的底面位于所述集成电路器件中的与所述第二沟道类型晶体管的所述金属硅化物层的底面所处的高度不同的高度处。
18.如权利要求17所述的集成电路器件，其中当在所述第三方向上测量时，所述第一沟道类型晶体管的所述金属硅化物层的所述第二部分的高度不同于所述第二沟道类型晶体管的所述金属硅化物层的所述第二部分的高度。
19.如权利要求17所述的集成电路器件，其中在所述第一沟道类型晶体管和所述第二沟道类型晶体管中的每个中，所述金属硅化物层的所述第二部分具有在所述第三方向上远离所述衬底而减小的厚度。
20.如权利要求17所述的集成电路器件，其中在所述第一沟道类型晶体管和所述第二沟道类型晶体管中的每个中，
所述金属硅化物层的所述第一部分和所述第二部分每个包含从由Ge、C、Ar、Kr和Xe组成的组选出的至少一种元素的掺杂剂。
21.一种集成电路器件，包括：
衬底的有源区；
栅线，其延伸从而与所述有源区交叉；
源极/漏极区域，其被设置在所述栅线旁位于所述有源区的上部；
所述源极/漏极区域的上部中的凹陷；
金属硅化物层，其沿所述源极/漏极区域的限定所述凹陷的底面和侧面的表面延伸，通过包括在15℃至40℃的范围内的温度在所述凹陷中形成局部金属层以及使所述局部金属层硅化的工艺制造；以及
接触插塞，其设置在所述金属硅化物层上，以及其在垂直于所述衬底的主表面的方向上从所述凹陷内延伸，
其中所述金属硅化物层的第一部分覆盖所述接触插塞的底表面，所述金属硅化物层的与所述第一部分成一体的第二部分覆盖所述接触插塞的下部的侧面。
22.如权利要求21所述的集成电路器件，其中所述有源区包括在所述衬底的所述主表面上竖直地突出并在平行于所述主表面的第一方向上纵向地延伸的鳍型有源区，
所述栅线在第二方向上延伸从而与所述鳍型有源区交叉，以及
所述源极/漏极区域被设置在所述栅线旁位于所述鳍型有源区的上部，以及
其中所述金属硅化物层的第一部分覆盖所述接触插塞的底表面，所述金属硅化物层的与所述第一部分成一体的第二部分覆盖所述接触插塞的侧面。
23.如权利要求21所述的集成电路器件，其中所述金属硅化物层的所述第一部分在垂直于所述衬底的所述主表面的第三方向上的厚度不同于所述金属硅化物层的所述第二部分在平行于所述衬底的所述主表面的方向上的厚度。
24.如权利要求21所述的集成电路器件，其中所述金属硅化物层通过包括所述局部金属层的物理气相沉积(PVD)的所述工艺形成。
25.如权利要求24所述的集成电路器件，其中所述金属硅化物层通过还包括一旦所述局部金属层已经形成在所述凹陷中就再溅射所述局部金属层的所述工艺形成。
CN201610083064.1A 2015-02-10 2016-02-06 集成电路器件 Active CN105870167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150020290A KR102246880B1 (ko) 2015-02-10 2015-02-10 집적회로 소자 및 그 제조 방법
KR10-2015-0020290 2015-02-10

Publications (2)

Publication Number Publication Date
CN105870167A true CN105870167A (zh) 2016-08-17
CN105870167B CN105870167B (zh) 2021-06-29

Family

ID=56566167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610083064.1A Active CN105870167B (zh) 2015-02-10 2016-02-06 集成电路器件

Country Status (3)

Country Link
US (2) US9972692B2 (zh)
KR (1) KR102246880B1 (zh)
CN (1) CN105870167B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469756A (zh) * 2015-08-21 2017-03-01 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN107919357A (zh) * 2016-10-05 2018-04-17 三星电子株式会社 半导体装置及制造半导体装置的方法
CN108695319A (zh) * 2017-04-10 2018-10-23 三星电子株式会社 具有异质接触件的集成电路
CN109087892A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN109390337A (zh) * 2017-08-01 2019-02-26 三星电子株式会社 集成电路装置
CN109599360A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109801912A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 集成电路器件及其制造方法
CN112151607A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114823345A (zh) * 2022-06-29 2022-07-29 广州粤芯半导体技术有限公司 一种ldmos晶体管及其制作方法
WO2024055389A1 (zh) * 2022-09-15 2024-03-21 长鑫存储技术有限公司 半导体结构/栅极结构制备方法、半导体结构及栅极结构

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US9691804B2 (en) * 2015-04-17 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
KR102291062B1 (ko) * 2015-06-18 2021-08-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN108028277B (zh) * 2015-09-25 2021-12-21 英特尔公司 具有增大的接触面积的半导体器件接触
US9755047B2 (en) * 2015-10-27 2017-09-05 United Microelectronics Corp. Semiconductor process and semiconductor device
US9653604B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN109314137B (zh) * 2016-07-02 2023-06-02 太浩研究有限公司 带有释放的源极和漏极的半导体装置
CN107731753B (zh) * 2016-08-12 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9805983B1 (en) * 2016-08-19 2017-10-31 International Business Machines Corporation Multi-layer filled gate cut to prevent power rail shorting to gate structure
US9911804B1 (en) * 2016-08-22 2018-03-06 International Business Machines Corporation Vertical fin field effect transistor with air gap spacers
US9741615B1 (en) * 2016-08-22 2017-08-22 Globalfoundries Inc. Contacts for a fin-type field-effect transistor
KR102600998B1 (ko) * 2016-09-28 2023-11-13 삼성전자주식회사 반도체 장치
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10872960B2 (en) * 2016-12-30 2020-12-22 Intel Corporation Contact architecture for capacitance reduction and satisfactory contact resistance
US10084065B1 (en) * 2017-03-13 2018-09-25 International Business Machines Corporation Reducing resistance of bottom source/drain in vertical channel devices
KR102262024B1 (ko) * 2017-04-03 2021-06-09 삼성전자주식회사 반도체 장치
KR102276650B1 (ko) 2017-04-03 2021-07-15 삼성전자주식회사 반도체 소자의 제조 방법
US10177037B2 (en) * 2017-04-25 2019-01-08 Globalfoundries Inc. Methods of forming a CT pillar between gate structures in a semiconductor
US10115728B1 (en) * 2017-04-27 2018-10-30 International Business Machines Corporation Laser spike annealing for solid phase epitaxy and low contact resistance in an SRAM with a shared PFET and NFET trench
US10043713B1 (en) * 2017-05-10 2018-08-07 Globalfoundries Inc. Method to reduce FinFET short channel gate height
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
TWI736644B (zh) * 2017-06-29 2021-08-21 聯華電子股份有限公司 場效電晶體及元件
KR102283024B1 (ko) * 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10651085B2 (en) * 2017-09-28 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
CN109599366B (zh) * 2017-09-30 2023-03-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10199260B1 (en) 2017-10-05 2019-02-05 United Microelectronics Corp. Contact hole structure and method of fabricating the same
CN109786248B (zh) * 2017-11-13 2022-02-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10629693B2 (en) * 2017-11-17 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with barrier layer and method for forming the same
KR102432894B1 (ko) 2017-11-17 2022-08-17 삼성전자주식회사 반도체 소자
US10714475B2 (en) * 2017-11-27 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102018102448B4 (de) 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale
US10796968B2 (en) 2017-11-30 2020-10-06 Intel Corporation Dual metal silicide structures for advanced integrated circuit structure fabrication
US10361120B2 (en) 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
WO2019132904A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Source electrode and drain electrode protection for nanowire transistors
US11309217B2 (en) * 2018-03-01 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug and method of formation
KR20190110845A (ko) * 2018-03-21 2019-10-01 삼성전자주식회사 반도체 소자
US10714578B2 (en) * 2018-05-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming recesses in source/drain regions and devices formed thereof
US11367683B2 (en) * 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
KR102662765B1 (ko) * 2018-08-02 2024-05-02 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
KR20200022147A (ko) * 2018-08-22 2020-03-03 삼성전자주식회사 반도체 장치 및 제조방법
KR102609372B1 (ko) 2018-08-31 2023-12-06 삼성전자주식회사 반도체 소자
KR20200081284A (ko) * 2018-12-26 2020-07-07 충남대학교산학협력단 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
DE102020112695A1 (de) 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Optimiertes näheprofil für verspanntes source/drain-merkmal und verfahren zu dessen herstellung
US11094788B2 (en) * 2019-08-21 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11443980B2 (en) * 2019-09-27 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with metal pad extending into top metal layer
CN112582347A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 半导体装置的形成方法
US11177180B2 (en) * 2020-02-11 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Profile control of a gap fill structure
US11349005B2 (en) 2020-05-22 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide structures in transistors and methods of forming
US11923290B2 (en) * 2020-06-26 2024-03-05 Intel Corporation Halogen treatment for NMOS contact resistance improvement
US11502000B2 (en) * 2020-08-24 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom lateral expansion of contact plugs through implantation
KR20220124426A (ko) 2021-03-03 2022-09-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11810919B2 (en) * 2021-06-17 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure with conductive via structure and method for forming the same
US11973124B2 (en) 2021-11-04 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device
KR20240059135A (ko) * 2022-10-27 2024-05-07 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437088A (zh) * 2010-09-29 2012-05-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US20130175606A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same
CN103426739A (zh) * 2012-05-24 2013-12-04 三星电子株式会社 使用预非晶化注入形成半导体装置的方法以及形成的装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468785B1 (ko) 2003-02-19 2005-01-29 삼성전자주식회사 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법
JP4515305B2 (ja) 2005-03-29 2010-07-28 富士通セミコンダクター株式会社 ｐチャネルＭＯＳトランジスタおよびその製造方法、半導体集積回路装置の製造方法
US7696019B2 (en) 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
US7410875B2 (en) 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
US7569896B2 (en) 2006-05-22 2009-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with stressed channels
US20080190760A1 (en) 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
US7790529B2 (en) * 2007-05-08 2010-09-07 Micron Technology, Inc. Methods of forming memory arrays and semiconductor constructions
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
JP5221112B2 (ja) 2007-11-29 2013-06-26 株式会社東芝 半導体装置の製造方法および半導体装置
US8822293B2 (en) 2008-03-13 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices
US8358012B2 (en) 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
JP2011176372A (ja) * 2011-06-09 2011-09-08 Renesas Electronics Corp 半導体装置およびその製造方法
US9059096B2 (en) 2012-01-23 2015-06-16 International Business Machines Corporation Method to form silicide contact in trenches
US9048317B2 (en) * 2013-07-31 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9620601B2 (en) * 2014-07-01 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structures and methods of forming the same
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR20160141034A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9721896B2 (en) * 2015-09-11 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
US9905663B2 (en) * 2016-06-24 2018-02-27 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with a reduced contact resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437088A (zh) * 2010-09-29 2012-05-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US20130175606A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same
CN103426739A (zh) * 2012-05-24 2013-12-04 三星电子株式会社 使用预非晶化注入形成半导体装置的方法以及形成的装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469756A (zh) * 2015-08-21 2017-03-01 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN106469756B (zh) * 2015-08-21 2020-03-17 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US11335637B2 (en) 2016-10-05 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN107919357A (zh) * 2016-10-05 2018-04-17 三星电子株式会社 半导体装置及制造半导体装置的方法
US11804438B2 (en) 2016-10-05 2023-10-31 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN108695319A (zh) * 2017-04-10 2018-10-23 三星电子株式会社 具有异质接触件的集成电路
CN108695319B (zh) * 2017-04-10 2023-11-14 三星电子株式会社 具有异质接触件的集成电路
CN109087892A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN109390337B (zh) * 2017-08-01 2023-07-07 三星电子株式会社 集成电路装置
CN109390337A (zh) * 2017-08-01 2019-02-26 三星电子株式会社 集成电路装置
CN109599360A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109801912A (zh) * 2017-11-16 2019-05-24 三星电子株式会社 集成电路器件及其制造方法
CN112151607A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112151607B (zh) * 2019-06-28 2023-08-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114823345A (zh) * 2022-06-29 2022-07-29 广州粤芯半导体技术有限公司 一种ldmos晶体管及其制作方法
CN114823345B (zh) * 2022-06-29 2022-09-09 广州粤芯半导体技术有限公司 一种ldmos晶体管及其制作方法
WO2024055389A1 (zh) * 2022-09-15 2024-03-21 长鑫存储技术有限公司 半导体结构/栅极结构制备方法、半导体结构及栅极结构

Also Published As

Publication number Publication date
US20180233567A1 (en) 2018-08-16
CN105870167B (zh) 2021-06-29
KR20160097869A (ko) 2016-08-18
US20160233164A1 (en) 2016-08-11
KR102246880B1 (ko) 2021-04-30
US10276675B2 (en) 2019-04-30
US9972692B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
CN105870167A (zh) 集成电路器件
US10256342B2 (en) Methods of manufacturing fin field effect transistors (FinFETs) comprising reduced gate thicknesses overlying deep trenches
US10074572B2 (en) Integrated circuit devices and methods of manufacturing the same
US9876094B2 (en) Method for fabricating semiconductor device having a silicide layer
CN110047743B (zh) 制造半导体器件的方法
US10403754B2 (en) Semiconductor devices and methods of manufacturing the same
US9911851B2 (en) Integrated circuit devices having air-gap spacers above gate electrodes
US9755050B2 (en) Semiconductor device
US9634144B2 (en) Semiconductor devices and methods of fabricating the same
US9318335B2 (en) Method for fabricating semiconductor device including nitrided gate insulator
CN105047715B (zh) 半导体器件
US9853111B2 (en) Method of manufacturing a semiconductor device
KR101669470B1 (ko) 금속 실리사이드층을 포함하는 반도체 소자
US10141312B2 (en) Semiconductor devices including insulating materials in fins
TWI688019B (zh) 含有源極/汲極上導電接觸的半導體元件的形成方法
CN104241369A (zh) 半导体器件
US10204983B2 (en) Semiconductor device and method for fabricating the same
CN104218085A (zh) 半导体器件及其制造方法
KR101932532B1 (ko) 반도체 장치 및 그 제조 방법
US9653572B2 (en) Method for fabricating semiconductor device
KR102114345B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant