CN109314137B - 带有释放的源极和漏极的半导体装置 - Google Patents

带有释放的源极和漏极的半导体装置 Download PDF

Info

Publication number
CN109314137B
CN109314137B CN201680086334.2A CN201680086334A CN109314137B CN 109314137 B CN109314137 B CN 109314137B CN 201680086334 A CN201680086334 A CN 201680086334A CN 109314137 B CN109314137 B CN 109314137B
Authority
CN
China
Prior art keywords
source
drain
layer
channel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680086334.2A
Other languages
English (en)
Other versions
CN109314137A (zh
Inventor
W.拉克马迪
S.K.加德纳
C.S.莫哈帕特拉
M.V.梅茨
G.德韦
S.T.马
J.T.卡瓦利罗斯
A.S.墨菲
T.加尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taihao Research Co ltd
Original Assignee
Taihao Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taihao Research Co ltd filed Critical Taihao Research Co ltd
Publication of CN109314137A publication Critical patent/CN109314137A/zh
Application granted granted Critical
Publication of CN109314137B publication Critical patent/CN109314137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Abstract

实施例大体上针对带有释放的源极和漏极的半导体装置。方法的实施例包括：蚀刻半导体装置的缓冲层，以在装置的沟道层的栅极沟道部分的底下形成栅极沟槽；用氧化物材料填充栅极沟槽，以形成氧化物隔离层；在装置的源极和漏极区的层间介电（ILD）层中蚀刻一个或多个源极/漏极接触件沟槽；在一个或多个源极/漏极接触件沟槽内蚀刻氧化物隔离层，以在源极和漏极区中的源极/漏极沟道的底下形成一个或多个腔，其中，每个接触件沟槽的蚀刻将使源极/漏极沟道的所有侧面都暴露；以及使接触件金属沉积于一个或多个接触件沟槽中，包括使接触件金属沉积于源极/漏极沟道底下的腔中。

Description

带有释放的源极和漏极的半导体装置
技术领域
本文中所描述的实施例通常涉及半导体装置的领域，且更具体地，涉及带有释放的（released）源极和漏极的半导体装置。
背景技术
将集成电路中的特征定标（scaling）为越来越小的大小延续为半导体设计和制备的基本要素，其中构件的密度持续上升。尤其，在半导体设计中，继续需要减小晶体管大小。
然而，随着晶体管特征大小减小为越来越小的尺寸，外电阻成为装置操作中的主导因素，且可能严重地限制晶体管性能。在最近的晶体管技术中，外电阻可能占总装置电阻的一半以上，其中外电阻随栅极间距和晶体管密度定标而不良地定标，主要因为随着装置大小的减小，源极/漏极中的金属半导体接触件的物理大小/面积迅速地减小。
附图说明
在附图的图中，在此描述的实施例通过示例的方式而非通过限制的方式来图示，在附图中，同样的参考标号指类似的元件。
图1图示根据实施例的包括形成在衬底上的多个鳍的装置的透视图；
图2图示根据实施例的在浅沟槽隔离（STI）层形成于衬底和鳍的顶部上之后的装置的透视图；
图3图示根据实施例的在鳍被凹陷以形成沟槽之后的装置的透视图；
图4图示根据实施例的在多层式堆叠件形成于沟槽中之后的装置的透视图；
图5图示根据实施例的在盖层被抛光成与STI层相同的高度之后的装置的透视图；
图6图示根据实施例的在STI层被凹陷以使多层式堆叠件内的沟道层暴露之后的装置的透视图；
图7图示根据实施例的在牺牲栅极电极和侧壁间隔物形成遍于盖层和STI层上之后的装置的透视图；
图8是根据实施例的半导体装置的图示；
图9A-9C图示根据实施例的在介电材料被涂敷之后的装置的视图；
图10A-10C图示根据实施例的继去除牺牲栅极电极和虚设氧化物之后的装置的视图；
图11A-11C图示继蚀刻副鳍层之后的装置的视图；
图12A-12C图示根据实施例的带有副鳍氧化物层的装置的视图；
图13A-13C图示根据实施例的带有栅极电极以及源极和漏极沟槽的装置的视图；
图14A-14C图示根据实施例的带有副鳍腔的装置的视图；
图15A-15C图示根据实施例的带有释放的源极和漏极的装置的视图；
图16A和图16B是图示根据实施例用于制备带有释放的源极/漏极的半导体装置的过程的流程图；以及
图17是根据实施例的包括半导体元件的设备或系统的实施例的图示。
具体实施方式
本文中所描述的实施例大体上针对带有释放的源极和漏极的半导体装置。
出于本描述的目的：
“三栅极晶体管”指具有包括从鳍结构中的表面突出的沟道的非平面型晶体管，其中鳍的三个侧面与重叠的栅极接触。晶体管可以被称为FinFET或鳍式场效应晶体管。
在半导体晶体管制备中，III-V InGaAs（砷化铟镓，其中，铟和镓是第III族元素，并且，砷化物是第V族元素）晶体管是提供定标为较小尺寸的优点的技术。然而，对于很可能在越来越紧密栅极间距的电路布局中实现的高度定标的晶体管（尤其包括III-V InGaAs晶体管），外电阻的瓶颈很成问题并且能够大大地降低装置性能。
在一些实施例中，在带有副鳍氧化物隔离的双层式鳍结构中，提供“环绕式”释放的源极/漏极接触件金属结构，接触件金属结构提供缓解外电阻问题的手段。在一些实施例中，下文的元件通过设备或过程而提供：
（1）包括带有在硅衬底上的ART（纵横比捕获）沟槽中增长的牺牲副鳍层的InGaAs鳍的设备。
（2）包括氧化物副鳍层的半导体装置。
（3）包括环绕源极/漏极的金属接触件的半导体。
在一些实施例中，源极/漏极接触件的表面面积通过使环绕式金属接触件一体化而增大。以此方式，接触件面积增大，而不使栅极间距定标受到妥协，并且，标准ALD/CVD（原子层沉积/化学汽相沉积）金属沉积过程仍然可以用于形成接触件。在一些实施例中，外电阻在无需必须改变接触件材料的物理组成的情况下被减小。
图1图示根据实施例的包括形成于衬底上的多个鳍的装置的透视图。如图1中所图示的，图示带有多个鳍101的衬底100。如本领域技术人员所理解的，形成于衬底100上的鳍101的数量能够调整为适当的数量。在实施例中，鳍101使用蚀刻过程来形成。图案化的蚀刻掩模放置于衬底100上。此后，衬底100被蚀刻，并且，衬底的受掩模保护的部分形成鳍101。蚀刻掩模然后被去除。
在实施例中，衬底100可以由任何适当的材料形成。在实施例中，衬底100可以是使用块体硅或绝缘体上硅（SOI）子结构来形成的晶体衬底。在其它实施例中，半导体衬底100可以使用备选的材料（其可能或可能不与硅组合）来形成。这样的材料可以包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或第III-V族或第IV族材料的其它组合。在另一实施例中，衬底100包含锗衬底、绝缘体上锗（germanium-on-insulator）衬底（GeOI）或空无上锗（germanium-on-nothing）衬底（GeON）。虽然在此描述可以从其中形成衬底100的材料的一些示例，但可以利用可充当在其上可以构建半导体装置的基底的任何材料。
在实施例中，鳍101由与衬底100相同的材料形成。在实施例中，鳍101是高纵横比的鳍。在实施例中，高纵横比的鳍可以具有2:1或更大的高度与宽度之比。附加的实施例可以包括具有10:1或更大的高度与宽度之比的鳍101。在实施例中，鳍101的宽度WF选取为具有与随后将被形成且在下文中更详细地解释的纳米线沟道的期望宽度基本上相等的宽度。通过示例方式，鳍101的宽度WF可以在10-20 nm（纳米）之间。
图2图示根据实施例的在浅沟槽隔离（STI）层形成于衬底和鳍的顶部上之后的装置的透视图。如图2中所示出的，浅沟槽隔离（STI）层102可以形成遍于衬底100和鳍101的顶面上。在实施例中，任何适当的沉积过程（诸如，化学汽相沉积（CVD）过程）都能够用于使STI层沉积遍于衬底100和鳍101上。STI层可以沉积到比鳍101的顶面更高的高度。然后，如图2中所示出的，STI层102被平面化，以使鳍101的顶面暴露。例如，STI层102可以利用化学-机械抛光（CMP）操作来被平面化。
在实施例中，STI层102可以由任何适当的绝缘材料形成。例如，STI层102可以是氧化物（诸如，氧化硅）。根据附加的实施例，STI层102可以包括多种介电材料。例如，第一介电材料可以是共形材料，并且第二介电材料可以是填充材料。
图3图示根据实施例的在鳍凹陷以形成沟槽之后的装置的透视图。如图3中所示出的，鳍101可以被去除，以形成沟槽103。鳍101可以通过任何已知的蚀刻技术（包括但不限于干法蚀刻、湿法蚀刻或这些技术的组合）而被去除。在实施例中，沟槽103是纵横比捕获（ART）沟槽。如本文中所使用的，ART通常指引起缺陷（defect）而终止于非晶体（例如，介电侧壁）处的缺陷捕获技术，其中侧壁相对于增长区域的大小而足够高，以便于捕获大部分（即使并非全部）的缺陷。ART利用高纵横比的开口（诸如，沟槽或孔）来捕获位错，从而防止位错到达外延表面，且大大地减小ART开口内的表面位错密度。
根据实施例，鳍101在蚀刻操作的期间未被完全地去除。在这样的实施例中，鳍101的残余材料可能残存于沟槽103的底部处。在一个实施例中，沟槽103的底部部分103a可以具有{111}小平面（faceting），这可以促进III-V材料的增长。在一个实施例中，{111}小平面可以通过在沿着期望的结晶平面选择性地蚀刻鳍101的蚀刻操作期间使用的蚀刻化学过程而形成。在另一实施例中，在去除鳍101的期间或此后，沟槽103的底部部分103a可以延伸到衬底100中。在这样的实施例中，沟槽的底部部分可以具有形成于衬底100中的{111}小平面。
图4图示根据实施例的在多层式堆叠件形成于沟槽中之后的装置的透视图。如图4中所示出的，多层式堆叠件110形成于沟槽103中。多层式堆叠件110包括多个个体层。在实施例中，多层式堆叠件110包括两个截然不同的层。多层式堆叠件110的底层是缓冲层111。缓冲层111可以形成遍于残存于上文中所解释的沟槽103的底部上的残余材料上。沟道层可以形成遍于缓冲层111上。如图9A中所示出的，沟道层将包括装置的源极/漏极部分底下的源极/漏极沟道112和栅极部分底下的栅极沟道114，其中源极/漏极沟道部分112在图4-7中可见。虽然两个层在图4中图示，但将意识到，更多个层可以包括在多层式堆叠件110中。例如，多层式堆叠件110还可以包括衬底100与缓冲层111之间的晶种层。晶种层可以是用于使缓冲层增长的基层。在实施例中，附加的分级缓冲层可以形成于衬底100与沟道层112之间。
返回参考图4A，缓冲层111可以外延增长遍于沟槽103的底部部分103a上。在实施例中，缓冲层111由与沟槽103的底部部分103a中的残余材料不同的材料构成。在实施例中，缓冲层111可以通过任何已知的形成过程（包括原子层沉积（ALD）、有机金属化学汽相沉积（MOCVD）或化学汽相沉积（CVD）过程）而外延增长。在实施例中，沟槽103的ART特征防止缓冲层111内的缺陷到达其表面。
在实施例中，缓冲层111能够由提供针对于沟道层112的良好蚀刻选择性且使如下文中所解释的沟道层112能够进行赝晶增长的任何适当材料构成。缓冲层111能够由高带隙的III-V材料构成。出于本描述的目的，高带隙的材料可以定义为具有比硅更大的带隙的材料。此外，沟槽103的高纵横比可以防止使用具有不良填充特性的材料。例如，当材料沉积于高纵横比的沟槽中时，所得到的层可以具有相当大数量的空隙和/或其它缺陷。因此，实施例可以包括可以外延增长于沟槽103的底部部分103a上而不形成相当大数量的空隙或其它缺陷的用于缓冲层111的材料。例如，缓冲层111可以由砷化铝铟（AlInAs）、磷化铟（InP）、磷化镓（GaP）、砷化镓（GaAs）、砷锑化镓（GaAsSb）、砷锑化铝（AlAsSb）、砷化铝镓铟（InAlGaAs）、磷化铝镓铟（InGaAlP）、砷化铝镓（AlGaAs）以及类似材料构成。缓冲层111可以增长到比沟槽103的深度的一半更高的高度（例如，在50-150 nm之间）。
在一些实施例中，沟道层112可以形成遍于缓冲层111的顶面上。通过示例方式，沟道层112可以利用ALD、MOCVD、CVD或MBE过程来形成。在实施例中，沟道层112的顶面112a比STI层102的顶面102a更低。在一个实施例中，沟道层112的宽度由沟槽103的侧壁限定。在实施例中，沟道层112的宽度笔直地且与缓冲层111的宽度平行地延伸。
沟道层112优选地具有接近于下面的缓冲层111中的晶格参数的晶格参数。沟道层112可以由任何适当的材料（诸如，低带隙的III-V外延材料）形成。出于本描述的目的，低带隙的材料可以定义为具有比硅更低带隙的材料。例如，沟道层112可以由砷化铟镓、砷化铟、锑化铟以及类似材料形成。
在一些实施例中，沟道层112赝晶增长遍于缓冲层111上。虽然异质外延系统中的晶格失配造成相对较厚的外延增长层中的缺陷生成，但即使当在极度晶格失配的衬底上增长时，薄的应变外延层也能够增长而不具有晶体缺陷，这样的增长被称为赝晶增长。晶体缺陷的避免通过对外延层施加厚度限制（其被称为临界厚度）而实现。如此，沟道层112可以增长到比其临界厚度更薄的厚度TC。例如，虽然砷化铟镓（InGaAs）的晶格常数大于砷化镓（GaAs）的晶格常数，但只要InGaAs层比由于晶格失配而开始发生位错的临界厚度更薄，就有可能通过赝晶增长（即，通过强制地将平行于GaAs衬底表面的方向上的InGaAs层的晶格常数与GaAs衬底的晶格常数匹配）而使高质量的InGaAs层外延增长于GaAs衬底上。
沟道层112的临界厚度取决于缓冲层111与沟道层112之间的晶格失配。一般来说，两个晶格常数之间的差越大，沟道层的临界厚度就越小。典型地，大约1-5%的失配要求大约1-100 nm的临界厚度。例如，在实施例中，缓冲层111由GaAs形成并且沟道层由InGaAs形成（伴随4%的晶格失配），而沟道层具有10-12 nm的厚度。
图5图示根据实施例的在沟道层抛光成与STI层相同的高度之后的装置的透视图。
参考图5，实施例可以包括平面化。平面化过程可以去除已延伸超出沟槽103之外且在STI层102的顶面102a上方的沟道层112的任何过度增长。例如，盖层113和STI层102的顶面可以利用CMP过程来被平面化。
图6图示根据实施例的在STI层被凹陷以使多层式堆叠件内的沟道层暴露之后的装置的透视图。参考图6，STI层102可以被凹陷。在实施例中，蚀刻过程用于使STI层102凹陷，而无需蚀刻沟道层112。如此，沟道层112的至少一部分在STI层102的顶面102a上方延伸。
图7图示根据实施例的在牺牲栅极电极和侧壁间隔物形成遍于盖层和STI层上之后的装置的透视图。参考图7，栅极120形成遍于沟道层112和STI层102的中心部分上。栅极120垂直于沟道层112而延伸。栅极120通过首先遍于沟道层112的延伸在顶面102a上方的中心部分和STI层的一部分上形成牺牲栅极电极121而制备。用于形成牺牲栅极电极121的一层材料可以是沉积遍于暴露的表面上且被图案化以形成牺牲栅极电极121的敷层。牺牲栅极电极121可以由任何适当的材料（包括多晶硅、锗、锗化硅、氮化硅、氧化硅或以上的材料的组合之一）形成。在实施例中，硬质掩模123形成于牺牲栅极电极121的顶部上。在实施例中，硬质掩模123保护牺牲栅极电极121免于在正在进行的过程期间被暴露。
参考图7，一对侧壁间隔物122可以形成于牺牲栅极电极121的相对侧壁上。两个侧壁间隔物122之间的区域在本文中被称为栅极区。这一对侧壁间隔物122可以使用本领域中已知的形成侧壁间隔物的常规方法来形成。在实施例中，共形介电间隔物层（诸如但不限于氧化硅、氮化硅、氮氧化硅以及以上的材料的组合）是沉积于所有结构（包括沟道层112和牺牲栅极电极121）上的第一敷层。介电间隔物层可以使用常规的CVD方法（诸如，低压化学汽相沉积（LPCVD）、等离子体增强型化学汽相沉积（PECVD）以及原子层沉积（ALD））来沉积。在实施例中，介电间隔物层沉积到大约2与10 nm之间的厚度。此后，通常已知的间隔物-蚀刻过程可以用于去除过量的介电材料且留下侧壁间隔物122。在实施例中，硬质掩模123和侧壁间隔物122完全地封装牺牲栅极电极121。
图8是根据实施例的半导体装置的图示。为了图示在关键过程点在晶体管结构上的改变，如图9A至15C中所图示的，示出晶体管的三个不同的视图，其中在图8中示出这样的视图。这些视图表示鳍上的栅极剖面810、栅极下的鳍剖面820以及源极/漏极上的鳍剖面830。
图8和以下的图大体上图示其中栅极部分在三个侧面上闸控的三栅极晶体管。然而，实施例不限于三栅极晶体管。在一些实施例中，实施例还可以包括其中纳米线在所有侧面上闸控的纳米线半导体装置。
图9A-9C图示根据实施例的在介电材料涂敷之后的装置的视图。如图9A中所图示的，牺牲栅极电极121存在于侧壁间隔物122之间和虚设氧化物层124上方。在一些实施例中，继栅极和间隔物被图案化之后，ILD（层间介电）层（其具体地可以是ILD0（无空隙的层间电介质）160）被沉积且然后使用CMP（化学机械平面化）来被平面化，以展开虚设多晶栅。通过示例方式，ILD0层160可以使用常规的技术（诸如，CVD）来沉积。在实施例中，ILD0层160可以是任何介电材料（诸如但不限于无掺杂的氧化硅、掺杂的氧化硅（例如，BPSG，PSG）、氮化硅以及氮氧化硅）。在ILD0层160沉积之后，任何上部沉积（overburden）然后都可以使用常规的化学机械平面化方法来抛光回去，以使牺牲栅极电极121的顶面和这一对侧壁间隔物122的顶面暴露（如图9A中所示出的）。
如图9A中所示出的，沟道层包括源极/漏极部分底下的源极/漏极沟道112和栅极部分底下的栅极沟道114。
图10A-10C图示根据实施例的继去除牺牲栅极电极和虚设氧化物之后的装置的视图。在一些实施例中，如图9A中所图示的牺牲栅极电极121和虚设氧化物层124被去除，以形成栅极腔161。在一些实施例中，如提供栅极下的鳍剖面的视图的图10B中所图示的，牺牲栅极电极121和虚设氧化物层124的去除留下栅极腔内的暴露的InGaAs 112/GaAs 111鳍。
图11A-11C图示继蚀刻副鳍层之后的装置的视图。在一些实施例中，副鳍GaAs缓冲层111使用选择性蚀刻来蚀刻出。在一些实施例中，蚀刻出GaAs层111导致在栅极沟道底下造出一直延伸到源极和漏极的栅极沟槽162。在一些实施例中，蚀刻一般接近装置的栅极而执行。
图12A-12C图示根据实施例的带有副鳍氧化物层的装置的视图。在一些实施例中，如图11A中所图示的位于栅极沟道114下方的栅极沟槽162用氧化物180回填，以造出局部副鳍氧化物隔离层。在一些实施例中，应用回流氧化物沉积过程，以通过栅极沟槽内侧的开口而填充该腔。在一些实施例中，氧化物180可以填满整个栅极沟槽。在一些实施例中，氧化物蚀刻过程然后用于使氧化物向下凹陷到InGaAs沟道的底部。
图13A-13C图示根据实施例的带有栅极电极以及源极和漏极沟槽的装置的视图。在一些实施例中，高K介电材料衬垫170和金属栅极175沉积于栅极腔161中且被平面化以形成金属栅极。该过程随后可以是标准介电栅极盖177的形成。图13A-13C中的具体图示是在三个侧面上闸控的三栅极装置。然而，在其它实施例中，纳米线装置可以备选地在所有侧面上被闸控。
在一些实施例中，装置的源极/漏极区中的氧化物然后使用高度地各向异性的等离子体蚀刻剂来蚀刻，以形成源极/漏极接触件沟槽182。
图14A-14C图示根据实施例的带有副鳍腔的装置的视图。在一些实施例中，使用各向同性氧化物蚀刻剂（诸如，稀释的HF（氢氟酸））或干法蚀刻来蚀刻出源极/漏极接触件沟槽182内侧的副鳍氧化物层182，以在InGaAs源极漏极沟道112的底下造出腔184。在一些实施例中，各向同性或干法蚀刻将在沟槽182的底下蚀刻，以造出腔184，其中过程导致InGaAs源极/漏极沟道112的所有侧面都暴露的结构，这在图14C中所提供的源极/漏极上的鳍剖面的视图中可见。
图15A-15C图示根据实施例的带有释放的源极/漏极结构的装置的视图。在一些实施例中，如图14A中所图示的，接触件金属186然后沉积到源极/漏极接触件沟槽182-184中。
在一些实施例中，接触件材料186的沉积将形成InGaAs源极/漏极沟道112的完全环绕式接触件结构，从而提供与漏极沟道的所有侧面的接触。相反，常规的过程将受限于源极/漏极上方的容积，且因而仅源极/漏极沟道的顶侧将由接触件金属接触。通过围绕源极/漏极沟道112的接触件金属186而提供的环绕式接触件在图15C中可见。
在一些实施例中，装置用释放的源极/漏极制备，以通过利用源极/漏极增大接触件面积来解决对于高度地定标的半导体装置的外电阻问题。在一些实施例中，释放的源极/漏极的实现使晶体管大小能够进一步定标，而无需要求晶体管的材料性质上的改变。例如，装置可以利用例如相同的接触件金属材料来制备，同时通过装置内的增大的接触件面积而提供在外电阻上的显著减小。
在一些实施例中，用于制备半导体装置的方法包括：将牺牲栅极电极和氧化物层涂敷遍于沟道层的一部分上，以形成栅极区，沟道层位于衬底上的缓冲层的上方；将层间介电（ILD）层形成遍于沟道层的不属于栅极区内的部分上；去除牺牲栅极电极和氧化物层，以形成栅极腔；蚀刻缓冲层，以形成栅极沟槽；用氧化物材料填充栅极沟槽，以形成氧化物隔离层；在ILD中蚀刻一个或多个源极/漏极接触件沟槽；在一个或多个源极/漏极接触件沟槽的下方蚀刻氧化物隔离层，以在源极/漏极沟道底下形成一个或多个腔，其中，每个接触件沟槽的蚀刻将使源极/漏极沟道的所有侧面都暴露；以及使接触件金属沉积于一个或多个源极/漏极接触件沟槽中（包括使接触件金属沉积于源极/漏极沟道底下的一个或多个腔中），从而产生接触源极/漏极沟道的所有侧面的环绕式接触件。
图16A和图16B是图示根据实施例的用于制备带有释放的源极/漏极的半导体装置的过程的流程图。在一些实施例中，过程1600可以包括但不限于以下的步骤：
1604：诸如图1中所图示的，用至少一个鳍制备衬底。
1608：诸如图2中所图示的，将STI层涂敷于衬底和鳍上。
1612：诸如图3中所图示的，去除鳍以形成沟槽。
1616：诸如图4中所图示的，将缓冲层（诸如，GaAs）形成于沟槽中。
1620：诸如图4中所图示的，将沟道层（诸如，InGaAs）形成于沟槽中。在一些实施例中，沟道层将包括源极/漏极部分底下的源极/漏极沟道和栅极部分底下的栅极沟道。
1624：诸如图6中所图示的，使用例如蚀刻过程来使STI层凹陷。
1628：诸如图7中所图示的，涂敷牺牲栅极电极和侧壁间隔物。
1632：诸如图9A至9C中所图示的，使ILD材料沉积且平面化。
1636：诸如图10A至10C中所图示的，去除牺牲栅极电极和氧化物层。
1640：诸如图11A至11C中所图示的，使用选择性蚀刻来蚀刻副鳍层。
1644：诸如图12A至12C中所图示的，填充腔以形成副鳍氧化物隔离层。
1648：诸如图13A至13C中所图示的，将介电衬垫和金属栅极涂敷到栅极腔。
1652：诸如图13A至13C中所图示的，在源极/漏极中蚀刻氧化物以形成源极/漏极接触件沟槽。
1656：诸如图14A至14C中所图示的，在源极/漏极沟道层底下蚀刻腔。
1660：诸如图15A至15C中所图示的，使接触件金属沉积于源极/漏极接触件沟槽中。
1664：诸如图15A至15C中所图示的，通过使接触件金属沉积而形成InGaAs源极/漏极沟道层的环绕式接触件结构，以提供与源极/漏极沟道的所有侧面的接触，从而减小半导体装置的外电阻。
1668：完成半导体装置的制备过程中的任何附加过程。
图17是根据实施例的包括带有释放的源极/漏极的一个或多个半导体装置的设备或系统的实施例的图示。在该图示中，与本描述无密切关系的某些标准和众所周知的构件未被示出。示出为单独元件的元件可以组合（包括例如使多个元件在单个芯片上组合的SoC（芯片上系统）。在一些实施例中，诸如图1至15C中所图示的，元件可以包括一个或多个带有释放的源极和漏极的半导体装置。在一些实施例中，一个或多个半导体装置根据图16A和16B中所图示的过程而制备。
在一些实施例中，设备或系统1700可以包括处理部件（诸如，耦合到一个或多个总线或互连件（通常示出为总线1705）的一个或多个处理器1710）。处理器1710可以包含一个或多个物理处理器和一个或多个逻辑处理器。在一些实施例中，处理器可以包括一个或多个通用处理器或专用处理器。
总线1705是用于传输数据的通信部件。总线1705为了简单起见而图示为单个总线，但可以表示多个不同的互连件或总线，并且，到这样的互连件或总线的构件连接件可以改变。图17中所示出的总线1705是表示通过适当的桥接器、适配器或控制器而连接的任何一个或多个单独的物理总线、点对点连接件或两者的抽象概念。
在一些实施例中，设备或系统1700还包含随机存取存储器（RAM）或其它动态存储装置或作为用于存储将由处理器1710执行的信息和指令的主存储器1715的元件。主存储器1715可以包括但不限于动态随机存取存储器（DRAM）。
设备或系统1700还可以包含非易失性存储器1720；存储装置（诸如，固态驱动器（SSD）1730）；以及只读存储器（ROM）1735或用于为处理器1710存储静态信息和指令的其它静态存储装置。
在一些实施例中，设备或系统1700包括耦合到总线1705的一个或多个发射机或接收机1740。在一些实施例中，设备或系统1700可以包括用于使用无线发射机、接收机或两者来经由无线通信而传输和接收数据的一个或多个天线1744（诸如，偶极或单极天线）和用于经由有线通信而传输和接收数据的一个或多个端口1742。无线通信包括但不限于Wi-Fi、蓝牙™、近场通信以及其它无线通信标准。
在一些实施例中，设备或系统1700包括用于输入数据的一个或多个输入装置1750（包括硬质和软质按钮、操纵杆、鼠标或其它指向装置、键盘、语音命令系统或手势识别系统）。
在一些实施例中，设备或系统1700包括输出显示器1755，其中，显示器1755可以包括液晶显示器（LCD）或用于对用户显示信息或内容的任何其它显示技术。在一些环境下，显示器1755可以包括同样地被利用作为输入装置1750的至少一部分的触摸屏。输出显示器1755还可以包括音频输出（包括一个或多个扬声器、音频输出插孔或其它音频以及对用户的其它输出。
设备或系统1700还可以包含蓄电池或其它电源1760（其可以包括太阳能电池、燃料电池、充电的电容器、近场电感耦合）或用于在设备或系统1700中提供或生成电力的其它系统或装置。由电源1760提供的电力可以如要求那样分配给设备或系统1700的元件。
在上文的描述中，出于解释的目的，陈述许多具体细节，以便提供对所描述的实施例的透彻理解。然而，将对本领域技术人员明显的是，可以在没有这些具体细节中的某些的情况下实践实施例。在其它实例中，众所周知的结构和装置以框图的形式示出。可在所图示的构件之间存在中间结构。本文中所描述或图示的构件可能具有未图示或描述的附加的输入或输出。
各种实施例可以包括各种过程。这些过程可以由硬件构件执行或可以在计算机程序或机器可执行指令中体现，这些计算机程序或机器可执行指令可以用于促使用指令编程的通用或专用处理器或逻辑电路执行过程。备选地，过程可以通过硬件和软件的组合而执行。
各种实施例的部分可以作为计算机程序产品而提供，该计算机程序产品可以包括已在上面存储计算机程序指令的计算机可读介质，这些计算机程序指令可以用于对计算机（或其它电子装置）进行编程，以便由一个或多个处理器执行，从而执行根据某些实施例的过程。计算机可读介质可以包括但不限于磁盘、光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡、闪速存储器或适合于存储电子指令的其它类型的计算机可读介质。此外，实施例还可以作为计算机程序产品而下载，其中，程序可以从远程计算机转移到请求的计算机。
许多方法以其最基本的形式描述，但在不脱离本实施例的基本范围的情况下，过程能够添加到任何方法或从任何方法删除，并且，信息能够添加到所描述的消息中的任一个或从所描述的消息中的任一个删减。将对本领域技术人员明显的是，能够作出许多另外的修改和适应。具体的实施例并非被提供成限制概念，而是图示概念。实施例的范围将并非由上文中所提供的特定示例确定，而是仅由下文中的权利要求确定。
如果说元件“A”耦合到元件“B”或与元件“B”耦合，则元件A可以直接地耦合到元件B或通过例如元件C而间接地耦合。当说明书或权利要求陈述构件、特征、结构、过程或特性A“促使”构件、特征、结构、过程或特性B时，意味着“A”至少是“B”的部分动因，但还可能存在帮助促使“B”的至少一个其它构件、特征、结构、过程或特性。如果说明书指示“可”、“可以”或“能够”包括构件、特征、结构、过程或特性，则不要求包括该具体的构件、特征、结构、过程或特性。如果说明书或权利要求指“一”或“一个”元件，则这并不意味着仅存在所描述的元件中的一个。
实施例是实现或示例。说明书中的对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的引用意味着与实施例结合而描述的具体的特征、结构或特性包括在至少一些实施例中，但不一定包括在所有的实施例中。 “实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指相同的实施例。应当意识到，在示范性的实施例的前文描述中，出于使本公开合理化且帮助理解各种新型方面中的一个或多个的目的，各种特征有时被一起分组在其单个实施例、附图或描述中。然而，本公开的该方法将不被解释为反映出要求保护的实施例与在每个权利要求中所明确地叙述那样相比要求更多特征的意图。更确切地说，如下文中的权利要求所反映出的，新型方面在于少于单个前文中公开的实施例的全部特征。因而，权利要求由此明确地合并到本描述中，其中每个权利要求独自作为单独的实施例。
在一些实施例中，用于制备半导体装置的方法包括：蚀刻半导体装置的缓冲层，以在半导体装置的沟道层的栅极沟道部分的底下形成栅极沟槽；用氧化物材料填充栅极沟槽，以形成氧化物隔离层；在半导体装置的源极和漏极区的层间介电（ILD）层中蚀刻一个或多个源极/漏极接触件沟槽；在一个或多个源极/漏极接触件沟槽内蚀刻氧化物隔离层，以在源极和漏极区中的源极/漏极沟道的底下形成一个或多个腔，其中，蚀刻每个源极/漏极接触件沟槽将使源极/漏极沟道的所有侧面都暴露；以及使接触件金属沉积于一个或多个源极/漏极接触件沟槽中，包括使接触件金属沉积于源极/漏极沟道的底下的一个或多个腔中。
在一些实施例中，接触件金属围绕源极/漏极沟道形成一个或多个环绕式接触件结构。
在一些实施例中，方法还包括：涂敷牺牲栅极电极和氧化物层，以形成半导体装置的栅极腔；以及将层间介电（ILD）层形成遍于沟道层的不属于栅极区内的部分上。
在一些实施例中，方法还包括将介电衬垫和金属栅极材料涂敷到栅极腔。
在一些实施例中，方法还包括使侧壁间隔物沿着牺牲栅极电极的侧壁沉积，以在侧壁间隔物之间形成栅极区。
在一些实施例中，缓冲层是第一III-V半导体材料，并且，沟道层是第二III-V半导体材料。
在一些实施例中，沟道层包含砷化铟镓（InGaAs）。
在一些实施例中，缓冲层包含砷化镓（GaAs）。
在一些实施例中，在ILD中蚀刻一个或多个源极/漏极接触件沟槽包括使用高度地各向异性的等离子体蚀刻剂来蚀刻。
在一些实施例中，在源极/漏极接触件沟槽的下方蚀刻氧化物隔离层，以在源极/漏极沟道层的底下形成一个或多个腔包括各向同性氧化物蚀刻或干法蚀刻。
在一些实施例中，缓冲层和沟道层是形成于衬底上的沟槽内的多层式堆叠件的层。
在一些实施例中，半导体装置是三栅极晶体管或纳米线装置之一。
在一些实施例中，半导体装置包括：装置的栅极接触件的下方的栅极沟道；装置的源极/漏极部分的下方的源极/漏极沟道；以及围绕源极/漏极沟道的一个或多个金属接触件，其中，一个或多个金属接触件围绕在源极/漏极沟道周围蚀刻的一个或多个腔中的源极/漏极沟道形成。
在一些实施例中，一个或多个金属接触件是提供与源极/漏极的所有侧面的接触的源极/漏极沟道的环绕式接触件。
在一些实施例中，装置还包括形成于沟道层的下方的缓冲层。
在一些实施例中，缓冲层是第一III-V半导体材料，并且，沟道层是第二III-V半导体材料。
在一些实施例中，沟道层包含砷化铟镓（InGaAs）。
在一些实施例中，缓冲层包含砷化镓（GaAs）。
在一些实施例中，半导体装置是三栅极晶体管或纳米线装置之一。
在一些实施例中，系统包括：处理数据的一个或多个处理器；用于传输或接收数据的发射机或接收机和天线；以及一个或多个半导体装置，第一半导体装置包括：装置的栅极接触件的下方的栅极沟道；装置的源极/漏极部分的下方的源极/漏极沟道；以及围绕源极/漏极沟道的一个或多个金属接触件，其中，一个或多个金属接触件围绕在源极/漏极沟道周围蚀刻的一个或多个腔中的源极/漏极沟道形成。
在一些实施例中，一个或多个金属接触件是提供与第一半导体装置的源极/漏极的所有侧面的接触的源极/漏极沟道的环绕式接触件。
在一些实施例中，第一半导体装置是三栅极晶体管或纳米线装置之一。

Claims (22)

1.一种用于制备半导体装置的方法，包含：
蚀刻半导体装置的缓冲层，以在所述半导体装置的沟道层的栅极沟道部分底下形成栅极沟槽；
用氧化物材料填充所述栅极沟槽，以形成氧化物隔离层；
在所述半导体装置的源极和漏极区的层间介电(ILD)层中蚀刻一个或多个源极/漏极接触件沟槽；
在所述一个或多个源极/漏极接触件沟槽内蚀刻所述氧化物隔离层，以在所述源极和漏极区中的源极/漏极沟道底下形成一个或多个腔，其中，每个源极/漏极接触件沟槽的所述蚀刻将使所述源极/漏极沟道的所有侧面都暴露；以及
使接触件金属沉积于所述一个或多个源极/漏极接触件沟槽中，包括使所述接触件金属沉积于所述源极/漏极沟道底下的所述一个或多个腔中。
2.根据权利要求1所述的方法，其中，所述接触件金属围绕所述源极/漏极沟道形成一个或多个环绕式接触件结构。
3.根据权利要求1所述的方法，还包含：
涂敷牺牲栅极电极和氧化物层，以形成所述半导体装置的栅极腔；以及
将层间介电(ILD)层形成于所述沟道层的不属于栅极区内的部分上。
4.根据权利要求3所述的方法，还包含将介电衬垫和金属栅极材料涂敷到所述栅极腔。
5.根据权利要求4所述的方法，还包含使侧壁间隔物沿着所述牺牲栅极电极的侧壁沉积，以在所述侧壁间隔物之间形成所述栅极区。
6.根据权利要求1所述的方法，其中，所述缓冲层是第一III-V半导体材料，并且所述沟道层是第二III-V半导体材料。
7.根据权利要求6所述的方法，其中，所述沟道层包含砷化铟镓(InGaAs)。
8.根据权利要求6所述的方法，其中，所述缓冲层包含砷化镓(GaAs)。
9.根据权利要求1所述的方法，其中，在所述层间介电(ILD)层中蚀刻所述一个或多个源极/漏极接触件沟槽包括使用高度地各向异性的等离子体蚀刻来蚀刻。
10.根据权利要求1所述的方法，其中，在所述源极/漏极接触件沟槽下方蚀刻所述氧化物隔离层以在所述源极/漏极沟道层底下形成所述一个或多个腔包括各向同性氧化物蚀刻或干法蚀刻。
11.根据权利要求1所述的方法，其中，所述缓冲层和所述沟道层是形成于衬底上的沟槽内的多层式堆叠件的层。
12.根据权利要求1所述的方法，其中，所述半导体装置是三栅极晶体管或纳米线装置之一。
13.一种半导体装置，包含：
半导体衬底；
栅极沟道，其在所述半导体衬底上并且布置在所述半导体装置的栅极接触件下方；
源极/漏极沟道，其在所述半导体衬底上并且布置在所述半导体装置的源极/漏极部分下方；以及
围绕所述源极/漏极沟道的一个或多个金属接触件；
其中，所述一个或多个金属接触件围绕在所述源极/漏极沟道周围蚀刻的一个或多个腔中的所述源极/漏极沟道而形成，以及
进一步其中，所述源极/漏极沟道的至少一部分利用第一半导体材料与所述半导体衬底连接。
14.根据权利要求13所述的装置，其中，所述一个或多个金属接触件是提供与所述源极/漏极的所有侧面的接触的用于所述源极/漏极沟道的环绕式接触件。
15.根据权利要求13所述的装置，还包含形成于包括所述栅极沟道和所述源极/漏极沟道的沟道层下方的缓冲层。
16.根据权利要求15所述的装置，其中，所述缓冲层是第一III-V半导体材料，并且所述沟道层是第二III-V半导体材料。
17.根据权利要求16所述的装置，其中，所述沟道层包含砷化铟镓(InGaAs)。
18.根据权利要求16所述的装置，其中，所述缓冲层包含砷化镓(GaAs)。
19.根据权利要求13所述的装置，其中，所述半导体装置是三栅极晶体管或纳米线装置之一。
20.一种系统，包含：
处理数据的一个或多个处理器；
用于传输或接收数据的发射机或接收机和天线；以及
一个或多个半导体装置，第一半导体装置包括：
半导体衬底；
栅极沟道，其在所述半导体衬底上并且布置在所述半导体装置的栅极接触件下方；
源极/漏极沟道，其在所述半导体衬底上并且布置在所述半导体装置的源极/漏极部分下方；以及
围绕所述源极/漏极沟道的一个或多个金属接触件；
其中，所述一个或多个金属接触件围绕在所述源极/漏极沟道周围蚀刻的一个或多个腔中的所述源极/漏极沟道而形成，以及
进一步其中，所述源极/漏极沟道的至少一部分利用第一半导体材料与所述半导体衬底连接。
21.根据权利要求20所述的系统，其中，所述一个或多个金属接触件是提供与所述第一半导体装置的所述源极/漏极的所有侧面的接触的用于所述源极/漏极沟道的环绕式接触件。
22.根据权利要求20所述的系统，其中，所述第一半导体装置是三栅极晶体管或纳米线装置之一。
CN201680086334.2A 2016-07-02 2016-07-02 带有释放的源极和漏极的半导体装置 Active CN109314137B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/040900 WO2018009162A1 (en) 2016-07-02 2016-07-02 Semiconductor device with released source and drain

Publications (2)

Publication Number Publication Date
CN109314137A CN109314137A (zh) 2019-02-05
CN109314137B true CN109314137B (zh) 2023-06-02

Family

ID=60912998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680086334.2A Active CN109314137B (zh) 2016-07-02 2016-07-02 带有释放的源极和漏极的半导体装置

Country Status (4)

Country Link
US (1) US10903364B2 (zh)
CN (1) CN109314137B (zh)
TW (1) TW201810394A (zh)
WO (1) WO2018009162A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586853B2 (en) * 2017-11-27 2020-03-10 International Business Machines Corporation Non-planar field effect transistor devices with wrap-around source/drain contacts
US11495672B2 (en) * 2018-06-29 2022-11-08 Intel Corporation Increased transistor source/drain contact area using sacrificial source/drain layer
US11011422B2 (en) * 2018-10-11 2021-05-18 International Business Machines Corporation Self-aligned wrap-around trench contacts
US10868142B2 (en) 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacer structure and method of forming same
CN113363145B (zh) * 2020-03-05 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346092A (zh) * 2013-07-22 2013-10-09 中国科学院半导体研究所 硅基高迁移率InGaAs沟道的环栅MOSFET制备方法
US20140017890A1 (en) * 2012-07-12 2014-01-16 International Business Machines Corporation Replacement Contacts for All-Around Contacts
CN104081506A (zh) * 2012-01-20 2014-10-01 国际商业机器公司 具有低k间隔物的半导体器件及其形成方法
CN104167357A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件及其制造方法
US20150263137A1 (en) * 2013-01-10 2015-09-17 United Microelectronics Corp. Method of manufacturing a semiconductor device
WO2016105426A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Ingaas epi structure and wet etch process for enabling iii-v gaa in art trench

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334184B2 (en) * 2009-12-23 2012-12-18 Intel Corporation Polish to remove topography in sacrificial gate layer prior to gate patterning
US9484432B2 (en) * 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8896066B2 (en) * 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
US9000522B2 (en) 2013-01-09 2015-04-07 International Business Machines Corporation FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9159794B2 (en) 2014-01-16 2015-10-13 Globalfoundries Inc. Method to form wrap-around contact for finFET
US9324830B2 (en) * 2014-03-27 2016-04-26 International Business Machines Corporation Self-aligned contact process enabled by low temperature
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US10297673B2 (en) * 2014-10-08 2019-05-21 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices including conductive contacts on source/drains
US9953979B2 (en) * 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102399027B1 (ko) * 2015-06-24 2022-05-16 삼성전자주식회사 반도체 장치
DE112015006945T5 (de) * 2015-09-25 2018-06-21 Intel Corporation Transistoren mit hoher Elektronenbeweglichkeit mit Heteroübergang-Dotierstoffdiffusionsbarriere
CN106847685A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 高k金属栅晶体管的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081506A (zh) * 2012-01-20 2014-10-01 国际商业机器公司 具有低k间隔物的半导体器件及其形成方法
US20140017890A1 (en) * 2012-07-12 2014-01-16 International Business Machines Corporation Replacement Contacts for All-Around Contacts
US20150263137A1 (en) * 2013-01-10 2015-09-17 United Microelectronics Corp. Method of manufacturing a semiconductor device
CN104167357A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件及其制造方法
CN103346092A (zh) * 2013-07-22 2013-10-09 中国科学院半导体研究所 硅基高迁移率InGaAs沟道的环栅MOSFET制备方法
WO2016105426A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Ingaas epi structure and wet etch process for enabling iii-v gaa in art trench

Also Published As

Publication number Publication date
US20190172941A1 (en) 2019-06-06
CN109314137A (zh) 2019-02-05
US10903364B2 (en) 2021-01-26
TW201810394A (zh) 2018-03-16
WO2018009162A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
US10998423B2 (en) Fabrication of multi-channel nanowire devices with self-aligned internal spacers and SOI FinFETs using selective silicon nitride capping
US10868005B2 (en) FinFETs and methods of forming finFETs
CN109314137B (zh) 带有释放的源极和漏极的半导体装置
CN107275331B (zh) 沟槽限定的外延生长器件层
KR102375846B1 (ko) 게이트-올-어라운드 트랜지스터들을 위한 gaas 상의 부정형 ingaas
US10032867B1 (en) Forming bottom isolation layer for nanosheet technology
KR102349897B1 (ko) Ingaas epi 구조체 및 art 트렌치에서 iii-v gaa를 가능하게 하는 습식 에치 공정
KR102168969B1 (ko) 반도체 장치 및 그 제조 방법
KR102234118B1 (ko) 비등각성 산화물 라이너 및 그 제조 방법
CN108695382B (zh) 半导体装置及其制造方法
TWI706476B (zh) 蝕刻鰭片核心以提供加倍鰭片
TW202113941A (zh) 半導體結構的形成方法
CN106972020B (zh) 一种半导体器件及其制作方法、电子装置
KR102639002B1 (ko) 강유전체 메모리를 포함하는 반도체 디바이스들 및 그 형성 방법들
CN113380712A (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221027

Address after: Irish Dublin

Applicant after: Taihao Research Co.,Ltd.

Address before: California, USA

Applicant before: INTEL Corp.

GR01 Patent grant
GR01 Patent grant