CN109786248B - 半导体器件及其形成方法 - Google Patents

Abstract

一种半导体器件及其形成方法，所述方法包括以下步骤：提供半导体衬底，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；形成鳍侧墙，所述鳍侧墙覆盖所述第一上部的顶部表面和侧壁；去除位于所述第一上部的顶部表面的鳍侧墙，并去除所述第一上部的一部分，所述鳍侧墙和保留的第一上部包围形成第一鳍开口；在所述第一鳍开口内填充金属，以和所述第一鳍开口周围的第一鳍部反应形成第一金属硅化物层。本发明方案可以形成更多的金属硅化物层，有助于提高半导体器件的性能。

Description

半导体器件及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

金属-氧化物-半导体(MOS)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，可以形成更多的金属硅化物层，有助于提高半导体器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；形成鳍侧墙，所述鳍侧墙覆盖所述第一上部的顶部表面和侧壁；去除位于所述第一上部的顶部表面的鳍侧墙，并去除所述第一上部的一部分，所述鳍侧墙和保留的第一上部包围形成第一鳍开口；在所述第一鳍开口内填充金属，以和所述第一鳍开口周围的第一鳍部反应形成第一金属硅化物层。

可选的，所述鳍侧墙的材料为SiN、SiCN、SiBN或SiON。

可选的，在形成鳍侧墙之前，所述半导体器件的形成方法还包括：在所述半导体衬底上形成横跨所述第一鳍部的栅极结构，所述栅极结构覆盖所述第一上部的顶部表面和侧壁。

可选的，在去除位于所述第一上部的顶部表面的鳍侧墙之后，所述半导体器件的形成方法还包括：形成底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；在所述底层介质层中形成贯穿所述底层介质层的介质开口，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

可选的，形成所述第一金属硅化物层后，所述半导体器件的形成方法还包括：在所述介质开口中形成插塞。

可选的，所述半导体衬底包括并列的第一区和第二区，所述第一鳍部位于所述第一区上，所述第二区上具有第二鳍部，所述第二鳍部包括内嵌于所述隔离层的第二下部和凸出于所述隔离层的表面的第二上部；所述形成鳍侧墙包括：形成第一鳍侧墙，所述第一鳍侧墙覆盖所述第一上部与第二上部的顶部表面和侧壁；去除所述第二上部的顶部表面的第一鳍侧墙，并去除所述第二上部的一部分，所述第一鳍侧墙和保留的第二上部包围形成第二鳍开口；对所述第二鳍开口两侧的第一鳍侧墙进行减薄；在所述第二鳍开口内形成源漏掺杂区；形成第二鳍侧墙，所述第二鳍侧墙覆盖所述第一鳍侧墙以及源漏掺杂区的顶部表面。

可选的，所述第一鳍侧墙的厚度为2nm～8nm。

可选的，在去除位于所述第一上部的顶部表面的鳍侧墙之后，所述半导体器件的形成方法还包括：形成底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；在所述底层介质层中形成贯穿所述底层介质层的介质开口，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

可选的，在所述第一鳍开口内填充金属之前，所述半导体器件的形成方法还包括：对所述介质开口中的鳍侧墙进行刻蚀，以去除所述第二鳍部上的鳍侧墙，所述第一鳍开口两侧保留有所述鳍侧墙。

可选的，所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管。

为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体器件，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；第一鳍开口，形成于所述第一上部内；鳍侧墙，在所述第一鳍开口宽度方向上的两侧包围所述第一鳍开口；第一金属硅化物层，位于所述第一鳍开口的底部和长度方向上的内壁；其中，所述第一鳍开口的宽度方向平行于所述第一鳍部的宽度方向，所述鳍开口的长度方向平行于所述第一鳍部的长度方向。

可选的，所述半导体器件还包括：栅极结构，所述栅极结构位于所述半导体衬底上且横跨所述第一鳍部，并且覆盖所述第一上部的顶部表面和侧壁。

可选的，所述半导体器件还包括：底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；介质开口，所述介质开口位于所述底层介质层中，并且贯穿所述底层介质层，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

可选的，所述半导体器件还包括：插塞，所述插塞位于所述介质开口中。

可选的，所述半导体衬底包括并列的第一区和第二区，所述第一鳍部位于所述第一区上，所述第二区上具有第二鳍部，所述第二鳍部包括内嵌于所述隔离层的第二下部和凸出于所述隔离层的表面的第二上部；所述半导体器件还包括：第二鳍开口，形成于所述第二上部内；源漏掺杂区，位于所述第二鳍开口内。

可选的，所述半导体器件还包括：底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；介质开口，所述介质开口位于所述底层介质层中，并且贯穿所述底层介质层，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

可选的，所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，提供半导体衬底，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；形成鳍侧墙，所述鳍侧墙覆盖所述第一上部的顶部表面和侧壁；去除位于所述第一上部的顶部表面的鳍侧墙，并去除所述第一上部的一部分，所述鳍侧墙和保留的第一上部包围形成第一鳍开口；在所述第一鳍开口内填充金属，以和所述第一鳍开口周围的第一鳍部反应形成第一金属硅化物层。采用本发明实施例的方案，通过形成鳍侧墙以及在所述鳍侧墙内形成第一鳍开口，进而在所述第一鳍开口周围的第一鳍部形成第一金属硅化物层，形成的第一金属硅化物层位于第一鳍开口的底部以及长度方向上的内壁，从而使得第一金属硅化物层具有更大的面积，有助于提高半导体器件的性能。

附图说明

图1和图2是一种半导体器件沿不同剖面的剖面结构示意图；

图3是本发明实施例中一种半导体器件的形成方法的流程图；

图4至图21是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。

具体实施方式

如背景技术所述，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

结合参照图1和图2示出的一种半导体器件沿不同剖面的剖面结构示意图，其中，图2是图1沿切割线L1-L2的剖面图。

如图1和图2所示，所述半导体结构包括：衬底100，所述衬底100上具有鳍部111；位于所述衬底100上的隔离层103，所述隔离层103覆盖所述鳍部111的部分侧壁，所述隔离层103的表面低于所述鳍部111的顶部表面；横跨所述鳍部111的栅极结构121，所述栅极结构121覆盖所述鳍部111部分侧壁和顶部表面；位于所述栅极结构121两侧鳍部111中的源漏掺杂区182；覆盖所述栅极结构121、源漏掺杂区182和隔离层103的介质层161；位于所述介质层161中的介质开口163(又称为接触孔)，所述介质开口163底部暴露出所述源漏掺杂区182的顶部；位于接触孔底部暴露出的源漏掺杂区182表面的金属硅化物193；位于所述接触孔中的插塞130，所述金属硅化物193位于所述插塞130与源漏掺杂区182之间。

其中，所述源漏掺杂区182位于所述鳍部111中，也即所述金属硅化物193位于所述源漏掺杂区182的顶部表面与侧壁。

需要指出的是，图1是图2沿切割线K1-K2的剖面图

本发明的发明人经过研究发现，所述金属硅化物层的作用为降低源漏掺杂层和插塞之间的接触势垒，源漏掺杂区和金属硅化物层接触的总面积对于源漏掺杂区和金属硅化物层之间的接触电阻具有重要作用，所述金属硅化物与源漏掺杂区的接触面积越小，所述金属硅化物与源漏掺杂区之间的接触电阻越大。

具体而言，在现有技术中，随着半导体器件的特征尺寸的不断减小，相邻栅极结构之间的距离不断减小，相应的，介质开口的宽度也不断减小。由于所述源漏掺杂区的侧壁的宽度即为介质开口的宽度，因此在所述源漏掺杂区的顶部表面与侧壁高度的尺寸保持不变的情况下，源漏掺杂区和金属硅化物层接触的总面积减小，进而导致源漏掺杂区和金属硅化物层之间的接触电阻较大。因此，如何获得更大的源漏掺杂区和金属硅化物层接触的总面积，成为亟需解决的问题。

在本发明实施例中，提供半导体衬底，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；形成鳍侧墙，所述鳍侧墙覆盖所述第一上部的顶部表面和侧壁；去除位于所述第一上部的顶部表面的鳍侧墙，并去除所述第一上部的一部分，所述鳍侧墙和保留的第一上部包围形成第一鳍开口；在所述第一鳍开口内填充金属，以和所述第一鳍开口周围的第一鳍部反应形成第一金属硅化物层。采用本发明实施例的方案，通过形成鳍侧墙以及在所述鳍侧墙内形成第一鳍开口，进而在所述第一鳍开口周围的第一鳍部形成第一金属硅化物层，形成的第一金属硅化物层位于第一鳍开口的底部以及长度方向上的内壁，从而使得第一金属硅化物层具有更大的面积，有助于提高半导体器件的性能。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参照图3，图3是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S31至步骤S34：

步骤S31：提供半导体衬底，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；

步骤S32：形成鳍侧墙，所述鳍侧墙覆盖所述第一上部的顶部表面和侧壁；

步骤S33：去除位于所述第一上部的顶部表面的鳍侧墙，并去除所述第一上部的一部分，所述鳍侧墙和保留的第一上部包围形成第一鳍开口；

步骤S34：在所述第一鳍开口内填充金属，以和所述第一鳍开口周围的第一鳍部反应形成第一金属硅化物层。

下面结合图4至图21对上述各个步骤进行说明。

图4至图21是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。

结合参照图4和图5，图5中第一区A的示图为沿图4中切割线M1-M2的剖面图，图5中第二区B的示图为沿图4中切割线N1-N2的剖面图。

具体地，提供半导体衬底200，所述半导体衬底200包括并列的第一区A以及第二区B，所述第一区A上具有第一鳍部211，所述第二区B上具有第二鳍部212。

需要指出的是，在本发明实施例的另一具体实施方式中，所述半导体衬底200可以仅包括第一区A而不包括第二区B。

在本发明实施例中，以半导体器件为鳍式场效应晶体管，半导体衬底200为硅衬底作为示例。需要指出的是，本发明实施例的方案并不限于此。

所述半导体衬底200为硅衬底。在其他实施例中，所述半导体衬底200的材料还可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。

进一步地，在所述半导体衬底200上具有覆盖第一鳍部211部分侧壁和第二鳍部212部分侧壁的隔离层203，隔离层203的顶部表面低于第一鳍部211的顶部表面和第二鳍部212的顶部表面。其中，所述隔离层203的材料包括氧化硅。

具体地，所述第一鳍部211包括内嵌于所述隔离层203的第一下部214和凸出于所述隔离层的表面的第一上部213；所述第二鳍部212包括内嵌于所述隔离层203的第二下部216和凸出于所述隔离层203的表面的第二上部215。

进一步地，在所述第一区A上形成横跨所述第一鳍部211的第一栅极结构221，所述第一栅极结构221覆盖所述第一上部213的顶部表面和侧壁；在所述第二区B上形成横跨所述第二鳍部212的第二栅极结构222，所述第二栅极结构222覆盖所述第二上部215的顶部表面和侧壁。

其中，所述第一栅极结构221与第二栅极结构222的材料可以包括多晶硅。由于多晶硅与半导体衬底200的热胀冷缩系数的差值较小，在后续形成源漏掺杂区的过程中，在栅极结构与半导体衬底200之间不容易产生应力，有利于改善所形成的半导体结构的性能。

进一步地，所述隔离层203可以用于实现相邻鳍部之间的电隔离，所述隔离层203还可以用于实现后续形成的栅极结构与半导体衬底之间的电隔离。

在本发明实施例的一种具体实施方式中，所述隔离层203的材料可以为氧化硅。在本发明实施例的另一种具体实施方式中，所述隔离层203的材料还可以为氮化硅或氮氧化硅。

进一步地，在本发明实施例的一种具体实施方式中，形成所述隔离层203的工艺可以包括化学气相沉积工艺。在本发明实施例的另一种具体实施方式中，形成所述隔离层203的工艺还可以为物理气相沉积工艺或原子层沉积工艺。

需要指出的是，在本发明实施例中，还可以包括形成栅介质层(GateOxide，GOX)的步骤。具体地，在第一鳍部211和第二鳍部212的顶部和侧壁表面形成栅介质层。

所述栅介质层可以在后续形成栅极结构的过程中，用于起到刻蚀停止的作用。

所述栅介质层的材料可以为氧化硅，进一步地，形成所述栅介质层的工艺可以包括：热氧化工艺或原位水汽生成工艺。

参照图6，形成第一鳍侧墙240，所述第一鳍侧墙240覆盖所述第一上部213与第二上部215(参照图5)的顶部表面和侧壁。

其中，所述第一鳍侧墙240的材料可以包括SiN、SiCN、SiBN或SiON。所述第一鳍侧墙240可以用于确定后续形成的源漏掺杂区的位置，并且防止所述源漏掺杂区距离半导体器件的沟道过近，从而有助于够防止源漏穿通。此外，所述第一鳍侧墙240能够在后续形成介质开口的过程中，保护所述第一栅极结构221以及第二栅极结构222，且减小栅极结构的损耗。

可以理解的是，所述第一鳍侧墙240的厚度不应当过薄，否则不利于后续改善源漏掺杂区的形貌；所述第一鳍侧墙240的厚度不应当过厚，否则会提高工艺难度。作为一个非限制性的例子，在本发明实施例中，所述第一鳍侧墙240的厚度可以设置为2nm～8nm。

需要指出的是，在形成第一鳍侧墙240的过程中，还可以在所述第一栅极结构221与第二栅极结构222的侧壁表面形成栅侧墙。

进一步地，去除所述第二上部215的顶部表面的第一鳍侧墙240，并去除所述第二上部215的一部分，所述第一鳍侧墙240和保留的第二上部215包围形成第二鳍开口252。

需要指出的是，在本发明实施例的另一种具体实施方式中，可以去除所述第二上部215，则所述第一鳍侧墙240和所述第二下部216包围形成第二鳍开口252。在下文中，若未作特别说明，以去除所述第二上部215为例进行描述。

在本发明实施例中，在去除所述第二区B的第二上部215的顶部表面的第一鳍侧墙240之前，还可以在第一区A上形成第一掩膜层206。

具体地，所述第一掩膜层206覆盖第一区A的第一鳍侧墙240，且第一掩膜层206未覆盖第二区B的第一鳍侧墙240；以所述第一掩膜层206为掩膜，刻蚀第二区B的第一鳍侧墙240。

其中，在去除所述第二上部215的顶部表面的第一鳍侧墙240的过程中，覆盖在第二区B隔离层203表面的第一鳍侧墙240也会被去除。

参照图7，对所述第二鳍开口252(参照图6)两侧的第一鳍侧墙240进行减薄，以形成第一减薄鳍侧墙243，进而在所述第二鳍开口252内形成源漏掺杂区282。

具体地，通过回刻蚀(Etch-back)工艺对所述第二鳍开口252两侧的第一鳍侧墙240进行减薄，以增加后续形成的源漏掺杂区282的宽度。所述宽度的方向平行于半导体器件的载流子的流动方向。

具体地，形成所述源漏掺杂区282的工艺包括外延生长工艺。所述源漏掺杂区282的材料为掺杂第一离子的硅，所述第一离子的导电类型可以为N型或P型。

在本发明实施例中，所述第一区A可以用于形成N型晶体管，例如N型鳍式场效应晶体管；第二区B可以用于形成P型晶体管，例如P型鳍式场效应晶体管。

需要指出的是，在形成所述源漏掺杂区282之前，还可以包括在第一区A的栅极结构221两侧的第一鳍部211内形成轻掺杂漏区(Lightly Doped Drain，LDD)的步骤，以及在第二区B的栅极结构222两侧的第二鳍部212内形成轻掺杂漏区的步骤，所述轻掺杂漏区(图未示)位于所述半导体器件的沟道中并与源区域或漏区域的位置邻接，所述源区域及漏区域位于栅极结构两侧的鳍部内。

参照图8，形成第二鳍侧墙244。

其中，所述第二鳍侧墙244覆盖所述第一区A的第一鳍侧墙240、第二区B的第一减薄鳍侧墙243以及源漏掺杂区282的顶部表面。

由于所述第一区A的第一鳍侧墙240在之前的鳍侧墙刻蚀步骤中被第一掩膜层206覆盖，未经过刻蚀以及回刻蚀，因此第一区A的两层鳍侧墙的厚度之和厚于第二区B的两层鳍侧墙的厚度之和。

在下文中，若未作特别说明，将第一区A的第一鳍侧墙240与第二鳍侧墙244合并称为鳍侧墙246。

参照图9，去除位于所述第一区A第一上部213的顶部表面的鳍侧墙246，并去除所述第一上部213的一部分，所述鳍侧墙246和保留的第一上部213包围形成第一鳍开口251。

需要指出的是，在本发明实施例的另一种具体实施方式中，可以去除所述第一上部213，则所述鳍侧墙246和所述第一下部214包围形成第一鳍开口251。在下文中，若未作特别说明，以去除所述第一上部213为例进行描述。

在本发明实施例中，在去除所述第一区A的第一上部213的顶部表面的鳍侧墙246之前，还可以在第二区B上形成第二掩膜层208。

具体地，所述第二掩膜层208覆盖第二区B的第二鳍侧墙244，且第一掩膜层206未覆盖第一区A的鳍侧墙246；以所述第二掩膜层208为掩膜，刻蚀第一区A的鳍侧墙246。

其中，在去除所述第一上部213的顶部表面的鳍侧墙246的过程中，覆盖在第一区A隔离层203表面的鳍侧墙246也会被去除。

参照图10，形成底层介质层261。

其中，所述底层介质层261覆盖第一区A的所述隔离层203和鳍侧墙246，并填充所述第一鳍开口251，所述底层介质层261覆盖第二区B的第二鳍侧墙244。

其中，所述底层介质层261用于实现衬底与外部电路的电隔离。

在本发明实施例的一种具体实施方式中，所述底层介质层261的材料可以为氧化硅。在本发明实施例的领一种具体实施方式中，所述底层介质层261的材料还可以为低K介质层，其中，K可以小于3.9。所述低K介质层的材料包括：碳掺杂的氧化硅、氮掺杂的碳化硅、氟硅玻璃、聚酰亚胺多孔材料或聚乙烯多孔材料。

需要指出的是，在本发明实施例的另一具体实施方式中，所述半导体衬底200可以仅包括第一区A而不包括第二区B。

结合参照图11和图12，图12中第一区A的示图为沿图11中切割线M1-M2的剖面图，图12中第二区B的示图为沿图11中切割线N1-N2的剖面图。

具体地，在所述底层介质层261中形成贯穿所述底层介质层261的介质开口。

具体地，所述介质开口包括第一介质开口263以及第二介质开口264。

其中，所述第一介质开口263包含所述第一鳍开口251，所述第一介质开口263的延伸方向与所述第一鳍部211的延伸方向垂直，并且所述第一介质开口263位于轻掺杂漏区282(图未示)的上方。

所述第二介质开口264的延伸方向与所述第二鳍部212的延伸方向垂直，并且所述第二介质开口264位于源漏掺杂区282的上方。

如图11所示，所述半导体器件还可以包括上层介质层266、第一栅侧墙271以及第二栅侧墙272。

其中，在第一栅极结构221、第一栅侧墙271、第二栅极结构222、第二栅侧墙272和底层介质层261上形成上层介质层266。所述上层介质层266和底层介质层261共同构成层间介质层。

需要指出的是，在本发明实施例的另一具体实施方式中，还可以包括形成金属栅极结构的步骤。具体而言，去除第一栅极结构221以在第一区A底层介质层261中形成第一栅开口，进而在所述第一栅开口中形成第一金属栅极结构；去除第二栅极结构222以在第二区B底层介质层261中形成第二栅开口，进而在所述第二栅开口中形成第二金属栅极结构，并且所述上层介质层266覆盖所述第一金属栅极结构以及第二金属栅极结构。

进一步地，所述第一栅侧墙271以及第二栅侧墙272是在形成第一鳍侧墙240(参照图10)、第二鳍侧墙244的过程中形成的。

需要指出的是，在本发明实施例的另一具体实施方式中，所述半导体衬底200可以仅包括第一区A而不包括第二区B。

在具体实施中，所述第一金属栅极结构以及所述第二金属栅极结构可以包括：位于所述第一栅开口以及第二栅开口的底部和侧壁表面的栅介质层；位于所述栅介质层上的覆盖层；位于所述覆盖层上的功函数层；位于所述功函数层上的栅极。

需要指出的是，在本发明实施例中，对于第一金属栅极结构以及所述第二金属栅极结构的具体构造不作限制。

结合参照图13、图14和图15，图14中第一区A的示图为沿图13中切割线M1-M2的剖面图，图14中第二区B的示图为沿图13中切割线N1-N2的剖面图，图15中第一区A的示图为图14中第一区A的示图的顶视图，图15中第二区B的示图为图14中第二区B的示图的顶视图。

具体地，对所述第一介质开口263中的鳍侧墙246进行刻蚀，且对第二介质开口264中的第二鳍侧墙244和第一减薄鳍侧墙243进行刻蚀，以去除所述第二鳍部212上的第二鳍侧墙244和第一减薄鳍侧墙243，所述第一鳍开口251两侧的鳍侧墙246保留至少一部分。

如前所述，第一区A的两层鳍侧墙的厚度之和厚于第二区B的两层鳍侧墙的厚度之和，因此采用相同的刻蚀工艺对所述鳍侧墙246、第二鳍侧墙244和第一减薄鳍侧墙243进行刻蚀，可以在去除第二鳍侧墙244和第一减薄鳍侧墙243之后，保留部分厚度的鳍侧墙246。在图14至图15中，所述部分厚度的鳍侧墙246可以被标记为第二减薄鳍侧墙248。

如图15所示，在第一区A中，所述第一鳍部211的延伸方向与第一介质开口263的延伸方向垂直，所述第二减薄鳍侧墙248与所述第一下部214包围形成第一鳍开口251；在第二区B中，所述第二鳍部212的延伸方向与第二介质开口264的延伸方向垂直，在第二下部216的上方形成源漏掺杂区282。

结合参照图16和图17，图17中第一区A的示图为沿图16中切割线M1-M2的剖面图，图17中第二区B的示图为沿图16中切割线N1-N2的剖面图。

具体地，在所述第一鳍开口内填充金属。

在本发明实施例中，通过在第一区A的第一介质开口263内填充金属，以形成金属层291，所述金属层291填充所述第一鳍开口251；通过在第二区B的第二介质开口264内填充金属，以形成金属层291，所述金属层291覆盖所述源漏掺杂区282。

结合参照图18和图19，图19中第一区A的示图为图18中第一区A的示图的顶视图，图19中第二区B的示图为图18中第二区B的示图的顶视图。

具体地，所述金属层291与所述第一鳍开口251周围的第一鳍部211反应形成第一金属硅化物层293。

由于仅金属与硅衬底接触的位置可以反应形成金属硅化物，因此通过确定第一鳍部211、第二鳍部212与所述金属层291的接触位置，可以确定形成金属硅化物的位置。

在本发明实施例中，第一区A第一鳍部211与所述金属层291接触的位置可以包括：所述第一鳍开口251的底部表面(也即第一下部214的顶部表面)、所述第一鳍开口251与第一鳍部211接触的第一内侧壁2511、所述第一鳍开口251与第一鳍部211接触的第二内侧壁2512。

第二区B第二鳍部212与所述金属层291接触的位置可以包括：所述源漏掺杂区282的顶部表面、所述源漏掺杂区282在所述第二介质开口264内的第一外侧壁2821、所述源漏掺杂区282在所述第二介质开口264内的第二外侧壁2822。

以下对第一区A和第二区B内形成金属硅化物的面积进行比较。

具体而言，所述第一鳍开口251的底部表面与所述源漏掺杂区282的顶部表面的面积均受到鳍部宽度与介质开口宽度的影响，面积相近。所述第一鳍开口251与第一鳍部211接触的第一内侧壁2511以及第二内侧壁2512的宽度与所述第一鳍部211的宽度相近，其中，所述第一内侧壁2511以及第二内侧壁2512的宽度方向平行于所述第一介质开口263的延伸方向。所述源漏掺杂区282在所述第二介质开口264内的第一外侧壁2821以及第二外侧壁2822的宽度与所述第二介质开口264的宽度相近，其中，第一外侧壁2821以及第二外侧壁2822的宽度方向平行于所述第二鳍部212的延伸方向。

在具体实施中，由于第二介质开口264的宽度通常窄于所述第一鳍部211的宽度，因此在形成的第一金属硅化物293及第二金属硅化物294的厚度相近，且所述第一内侧壁2511、第二内侧壁2512、第一外侧壁2821以及第二外侧壁2822的高度相近的情况下，与所述第一外侧壁2821与第二外侧壁2822的宽度相比，所述第一内侧壁2511与第二内侧壁2512的宽度更宽。其中，所述高度的方向垂直于所述半导体衬底200表面的方向。

在本发明实施例中，通过形成鳍侧墙246以及在所述鳍侧墙246内形成第一鳍开口251，进而在所述第一鳍开口251周围的第一鳍部211形成第一金属硅化物层293，相当于在所述第一鳍开口251的底部表面、所述第一鳍开口251与第一鳍部211接触的内侧壁2511以及第二内侧壁2512形成第一金属硅化物层293。相比于现有技术中，在所述源漏掺杂区282的顶部表面、所述源漏掺杂区282在所述第二介质开口264内的第一外侧壁2821以及第二外侧壁2822形成第二金属硅化物层294，采用本发明实施例的方案，由于所述第一内侧壁2511与第二内侧壁2512的宽度更宽，形成的第一金属硅化物层293位于第一鳍开口251的底部以及长度方向上的内壁，从而使得第一金属硅化物层293具有更大的面积，有助于降低所述第一金属硅化物层293与源区域及漏区域的接触电阻，从而提高半导体器件的性能。

其中，所述第一鳍开口251的长度为所述第一内侧壁2511以及第二内侧壁2512的宽度。

结合参照图20和图21，图21中第一区A的示图为沿图20中切割线M1-M2的剖面图，图21中第二区B的示图为沿图20中切割线N1-N2的剖面图。

具体地，在形成第一金属硅化物层293和第二金属硅化物层294后，在所述第一介质开口263中形成第一插塞230，在所述第二介质开口264中形成第二插塞231。

进一步地，所述第一插塞230以及第二插塞231的材料可以为金属，例如钨。形成所述第一插塞230以及第二插塞231的工艺可以为沉积工艺。

接下来，可以实施常规的半导体器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。

在本发明实施例中，还提供了一种半导体器件，包括：半导体器件，所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；第一鳍开口，形成于所述第一上部内；鳍侧墙，在所述第一鳍开口宽度方向上的两侧包围所述第一鳍开口；第一金属硅化物层，位于所述第一鳍开口的底部和长度方向上的内壁；其中，所述第一鳍开口的宽度方向平行于所述第一鳍部的宽度方向，所述鳍开口的长度方向平行于所述第一鳍部的长度方向。

进一步地，所述半导体器件还可以包括：栅极结构，所述栅极结构位于所述半导体衬底上且横跨所述第一鳍部，并且覆盖所述第一上部的顶部表面和侧壁。

进一步地，所述半导体器件还可以包括：底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；介质开口，所述介质开口位于所述底层介质层中，并且贯穿所述底层介质层，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

进一步地，所述半导体器件还可以包括：插塞，所述插塞位于所述介质开口中。

进一步地，所述半导体衬底包括并列的第一区和第二区，所述第一鳍部位于所述第一区上，所述第二区上具有第二鳍部，所述第二鳍部包括内嵌于所述隔离层的第二下部和凸出于所述隔离层的表面的第二上部；所述半导体器件还可以包括：第二鳍开口，形成于所述第二上部内；源漏掺杂区，位于所述第二鳍开口内。

进一步地，所述半导体器件还可以包括：底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；介质开口，所述介质开口位于所述底层介质层中，并且贯穿所述底层介质层，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管。

关于该半导体器件的原理、具体实现和有益效果请参照前文及图3至图21示出的关于半导体器件的形成方法的相关描述，此处不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种半导体器件的形成方法，其特征在于，包括以下步骤：

提供半导体衬底，所述半导体衬底包括并列的第一区和第二区；所述半导体衬底上具有第一鳍部和覆盖所述半导体衬底表面的隔离层，所述第一鳍部包括内嵌于所述隔离层的第一下部和凸出于所述隔离层的表面的第一上部；所述第一鳍部位于所述第一区上，所述第二区上具有第二鳍部，所述第二鳍部包括内嵌于所述隔离层的第二下部和凸出于所述隔离层的表面的第二上部；

形成第一鳍侧墙，所述第一鳍侧墙覆盖所述第一上部与第二上部的顶部表面和侧壁；

去除所述第二上部的顶部表面的第一鳍侧墙，并去除所述第二上部的一部分，所述第一鳍侧墙和保留的第二上部包围形成第二鳍开口；

对所述第二鳍开口两侧的第一鳍侧墙进行减薄；在所述第二鳍开口内形成源漏掺杂区；

形成第二鳍侧墙，所述第二鳍侧墙覆盖所述第一鳍侧墙以及源漏掺杂区的顶部表面；

采用相同的刻蚀工艺，去除位于所述第一上部的顶部表面的部分鳍侧墙和所述第一上部的一部分，以及去除所述第二鳍部上的鳍侧墙；所述第一鳍部上剩余的鳍侧墙和保留的第一上部包围形成第一鳍开口；

在所述第一鳍开口内填充金属，以和所述第一鳍开口周围的第一鳍部反应形成第一金属硅化物层；

第一金属硅化物层位于：所述第一鳍开口的底部表面，所述第一鳍开口与第一鳍部接触的第一内侧壁、所述第一鳍开口与第一鳍部接触的第二内侧壁。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述鳍侧墙的材料为SiN、SiCN、SiBN或SiON。

3.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成第一鳍侧墙之前，还包括：

在所述半导体衬底上形成横跨所述第一鳍部的栅极结构，所述栅极结构覆盖所述第一上部的顶部表面和侧壁。

4.根据权利要求1所述的半导体器件的形成方法，其特征在于，在去除位于所述第一上部的顶部表面的第一鳍侧墙之后，还包括：

形成底层介质层，所述底层介质层覆盖所述隔离层和鳍侧墙，并填充所述第一鳍开口；

在所述底层介质层中形成贯穿所述底层介质层的介质开口，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

5.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述第一金属硅化物层后，还包括：在所述介质开口中形成插塞。

6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一鳍侧墙的厚度为2nm～8nm。

7.根据权利要求1所述的半导体器件的形成方法，其特征在于，在去除位于所述第一上部的顶部表面的第一鳍侧墙之后，还包括：

形成底层介质层，所述底层介质层覆盖所述隔离层和第一鳍侧墙，并填充所述第一鳍开口；

在所述底层介质层中形成贯穿所述底层介质层的介质开口，所述介质开口包含所述第一鳍开口，所述介质开口的延伸方向与所述第一鳍部的延伸方向垂直。

8.根据权利要求6至7任一项所述的半导体器件的形成方法，其特征在于，所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管。

Images