JP2023520028A - ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器 - Google Patents

ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器 Download PDF

Info

Publication number
JP2023520028A
JP2023520028A JP2022559835A JP2022559835A JP2023520028A JP 2023520028 A JP2023520028 A JP 2023520028A JP 2022559835 A JP2022559835 A JP 2022559835A JP 2022559835 A JP2022559835 A JP 2022559835A JP 2023520028 A JP2023520028 A JP 2023520028A
Authority
JP
Japan
Prior art keywords
conductive
transistor amplifier
drain
iii
nitride based
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022559835A
Other languages
English (en)
Inventor
ノーリ、バシム
マーベル、マーヴィン
ムー、チャンリー
クリス リム、クワンモ
イー． ワッツ、マイケル
ボカティウス、マリオ
キム、ジャンジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2023520028A publication Critical patent/JP2023520028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ＲＦトランジスタ増幅器は、半導体層構造を含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのソース領域に接続された導電性ソース・ビアであって、半導体層構造を貫いて延在する導電性ソース・ビアと、半導体層構造を貫いて延在する追加の導電性ビアと、を含む。追加の導電性ビアの第１の端部は、第１の外部回路に接続され、第１の端部の反対側の追加の導電性ビアの第２の端部は、第１の整合回路に接続される。

Description

本出願は、２０２０年４月３日に出願された米国仮特許出願第６３／００４，９８５号に対する３５Ｕ．Ｓ．Ｃ．§１１９の下での優先権を主張し、その全内容は、参照により本明細書に組み込まれる。
本発明は、マイクロ電子デバイスに関し、より詳細には、高出力、高周波トランジスタ増幅器に関する。
Ｒバンド（０．５～１ＧＨｚ）、Ｓバンド（３ＧＨｚ）、及びＸバンド（１０ＧＨｚ）などの高周波で動作しながら高い電力処理能力を必要とする電気回路が、近年、ますます普及してきている。特に、現在、高周波（マイクロ波を含む）においてＲＦ信号を増幅するために使用される高周波（「ＲＦ」）トランジスタ増幅器に対する需要が高い。これらのＲＦトランジスタ増幅器は、高い信頼性、良好な線形性を示し、高い出力電力レベルを処理する必要がある場合がある。
ほとんどのＲＦトランジスタ増幅器は、シリコンで、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料を使用して実装されている。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と、周期律表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元化合物及び四元化合物も指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合した実験式を有する。
シリコンベースのＲＦトランジスタ増幅器は、典型的には、横方向拡散金属酸化膜半導体（「ＬＤＭＯＳ」）トランジスタを使用して実装されている。シリコンＬＤＭＯＳ ＲＦトランジスタ増幅器は、高レベルの線形性を示すことができ、製造するのに比較的安価な場合がある。ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、典型的には、高電子移動度トランジスタ（「ＨＥＭＴ」）を使用して実装され、主に、ＬＤＭＯＳ ＲＦトランジスタ増幅器が固有の性能限界を有する場合がある高出力及び／又は高周波動作を必要とする用途で使用されている。
ＲＦトランジスタ増幅器は、１つ又は複数の増幅段を含むことができ、各段は、典型的には、トランジスタ増幅器として実装される。出力電力及び電流処理能力を向上させるために、ＲＦトランジスタ増幅器は、典型的には、多数の個々の「単位セル」トランジスタが電気的に並列に配置された「単位セル」構成で実装される。ＲＦトランジスタ増幅器は、単一の集積回路チップ又は「ダイ」として実装されてもよく、又は複数のダイを含んでもよい。複数のＲＦトランジスタ増幅器ダイが使用される場合、これらのダイは、直列及び／又は並列に接続されてもよい。
ＲＦトランジスタ増幅器は、多くの場合、基本波動作周波数のＲＦ信号に対してＲＦ増幅器ダイとそれに接続された伝送線路との間のインピーダンス整合を改善するように設計されたインピーダンス整合回路などの整合回路と、２次及び３次高調波などの、デバイス動作中に生成されることがある高調波を少なくとも部分的に終端するように設計された高調波終端回路と、を含む。高調波の終端は、相互変調歪み積にも影響を及ぼす。ＲＦトランジスタ増幅器ダイ並びにインピーダンス整合及び高調波終端回路は、パッケージ内に封入されることがある。電気的リードがパッケージから延在してもよく、ＲＦトランジスタ増幅器を入力及び出力ＲＦ伝送線路並びにバイアス電圧源などの外部回路素子に電気的に接続するために使用される。
上述したように、多くの場合、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、高出力及び／又は高周波用途で使用される。典型的には、動作中にＩＩＩ族窒化物ベースのＲＦ増幅器ダイ内で高レベルの熱が生成される。ＲＦトランジスタ増幅器ダイが熱くなりすぎると、ＲＦトランジスタ増幅器の性能（例えば、出力電力、効率、線形性、利得など）が劣化する可能性があり、及び／又はＲＦトランジスタ増幅器ダイが損傷する可能性がある。したがって、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、典型的には、熱除去のために最適化することができるパッケージ内に取り付けられる。図１Ａ及び図１Ｂは、従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器を示す。特に、図１Ａは、従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００の概略側面図であり、図１Ｂは、パッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００に含まれるＲＦトランジスタ増幅器ダイの概略断面図であり、断面は、図１Ａの線１Ｂ－１Ｂに沿って取られている。図１Ａ～図１Ｂ（及び他の様々な図）は非常に簡略化された図であり、実際のＲＦトランジスタ増幅器は、本明細書の簡略化された図には示されていないより多くの単位セル並びに様々な回路及び素子を含み得ることが理解されよう。
図１Ａに示すように、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００は、オープン・キャビティ・パッケージ１７０内に取り付けられたＲＦトランジスタ増幅器ダイ１１０を含む。パッケージ１７０は、ゲート・リード１７２と、ドレイン・リード１７４と、金属フランジ１７６と、セラミック側壁及び蓋１７８と、を含む。ＲＦトランジスタ増幅器ダイ１１０は、金属フランジ１７６と、セラミック側壁及び蓋１７８とによって形成されたキャビティ内で金属フランジ１７６の上面に取り付けられている。ＲＦトランジスタ増幅器ダイ１１０は、頂部側１１２及び底部側１１４を有する。ＲＦトランジスタ増幅器ダイ１１０は、順次積層された、底部側（「裏」面とも呼ばれる）メタライゼーション構造１２０と、半導体層構造１３０と、頂部側メタライゼーション構造１４０と、を含む。裏面メタライゼーション構造１２０は、金属ソース端子１２６を含む。ＲＦトランジスタ増幅器１００は、ＨＥＭＴベースのＲＦトランジスタ増幅器であってもよく、この場合、半導体層構造１３０は、少なくともチャネル層及びバリア層を含むことができ、これらは、典型的には、半導体又は絶縁性成長基板（ＳｉＣ又はサファイア基板など）上に形成される。成長基板は、非半導体材料で形成されている場合であっても、半導体層構造１３０の一部と考えることができる。頂部側メタライゼーション構造１４０は、とりわけ、金属ゲート端子１４２及び金属ドレイン端子１４４を含む。
入力整合回路１９０及び／又は出力整合回路１９２も、ハウジング１７０内に取り付けられてもよい。整合回路１９０、１９２は、ＲＦトランジスタ増幅器１００に入力される又はＲＦトランジスタ増幅器１００から出力されるＲＦ信号の基本波成分のインピーダンスを、ＲＦトランジスタ増幅器ダイ１１０の入力又は出力のインピーダンスにそれぞれ整合させるインピーダンス整合回路、及び／或いはＲＦトランジスタ増幅器ダイ１１０の入力又は出力に存在し得る基本波ＲＦ信号の２次若しくは３次高調波などの高調波を接地に短絡させるように構成された高調波終端回路であってもよい。図１Ａに概略的に示すように、入力整合回路１９０及び出力整合回路１９２は、金属フランジ１７６上に取り付けられてもよい。ゲート・リード１７２は、１つ又は複数の第１のボンド・ワイヤ１８２によって入力整合回路１９０に接続されてもよく、入力整合回路１９０は、１つ又は複数の第２のボンド・ワイヤ１８３によってＲＦ増幅器ダイ１１０のゲート端子１４２に接続されてもよい。同様に、ドレイン・リード１７４は、１つ又は複数の第４のボンド・ワイヤ１８５によって出力整合回路１９２に接続されてもよく、出力整合回路１９２は、１つ又は複数の第３のボンド・ワイヤ１８４によってＲＦ増幅器ダイ１１０のドレイン端子１４４に接続されてもよい。ＲＦトランジスタ増幅器ダイ１１０のソース端子１２６は、金属フランジ１７６上に直接取り付けられてもよい。金属フランジ１７６は、ソース端子１２６への電気的接続を提供することができ、放熱構造として機能することもできる。第１～第４のボンド・ワイヤ１８２～１８５は、入力及び／又は出力整合回路の一部を形成することがある。ハウジング１７０は、セラミック・ハウジングを含むことができ、ゲート・リード１７２及びドレイン・リード１７４は、ハウジング１７０を貫いて延在することができる。ハウジング１７０は、側壁の下方部分を形成し、ゲート及びドレイン・リード１７２、１７４を支持するフレーム、並びにフレームの上に配置される蓋などの複数の部品を備えることができる。デバイスの内部は、空気が充填されたキャビティを備えることができる。
図１Ｂは、頂部側メタライゼーション構造１４０の一部を通って取られたＲＦトランジスタ増幅器ダイ１１０の概略断面図である。頂部側メタライゼーション構造１４０の様々な導電性要素を互いに絶縁する誘電体層は、図面を簡略化するために図１Ｂには示されていない。
図１Ｂに示すように、ＲＦトランジスタ増幅器ダイ１１０は、それぞれが、ゲート・フィンガ１５２、ドレイン・フィンガ１５４、及びソース・フィンガ１５６を含む複数の単位セル・トランジスタ１１６を有するＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦトランジスタ増幅器を備える。ゲート・フィンガ１５２は、共通ゲート・バス１４６に電気的に接続され、ドレイン・フィンガ１５４は、共通ドレイン・バス１４８に電気的に接続されている。ゲート・バス１４６は、ゲート・ボンド・パッド（図１Ａ参照）として実装されるゲート端子１４２に（例えば、ゲート・バス１４６から上方に延在する導電性ビアを介して）電気的に接続され、ドレイン・バス１４８は、ドレイン・ボンド・パッド（図１Ａ参照）として実装されるドレイン端子１４４に（例えば、ドレイン・バス１４８から上方に延在する導電性ビアを介して）電気的に接続されている。ソース・フィンガ１５６は、半導体層構造１３０を貫いて延在する複数の導電性ソース・ビア１６６を介してソース端子１２６に電気的に接続されている。導電性ソース・ビア１６６は、半導体層構造１３０を完全に貫いて延在する金属めっきビアを含むことができる。
再び図１Ａを参照すると、金属フランジ１７６は、ＲＦトランジスタ増幅器ダイ１１０で生成される熱を放散させるヒート・シンクとして機能することができる。熱は、比較的高い電流密度が、例えば、単位セル・トランジスタ１１６のチャネル領域で生成されるＲＦトランジスタ増幅器ダイ１１０の上部で主に生成される。この熱は、ソース・ビア１６６及び半導体層構造１３０を通って金属フランジ１７６に伝達され得る。
図１Ｃは、図１Ａを参照して上述したＲＦトランジスタ増幅器と同様の従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１００’の概略側面図である。ＲＦトランジスタ増幅器１００’は、異なるパッケージ１７０’を含むという点でＲＦトランジスタ増幅器１００と異なる。パッケージ１７０’は、金属サブマウント１７６（金属ヒート・シンクとして機能し、金属スラグとして実装することができる）、並びにゲート・リード１７２’及びドレイン・リード１７４’を含む。一部の実施例では、金属サブマウント１７６並びに／又はゲート・リード１７２’及びドレイン・リード１７４’を提供するように処理される金属リード・フレームが形成されてもよい。ＲＦトランジスタ増幅器１００’は、ＲＦトランジスタ増幅器ダイ１１０、リード１７２’、１７４’、及び金属サブマウント１７６’を少なくとも部分的に取り囲むプラスチック・オーバモールド１７８’も含む。実施例によっては、パッケージングされたトランジスタ増幅器１００’は、例えば、ＲＦトランジスタ増幅器ダイ１１０としてモノリシック・マイクロ波集積回路（ＭＭＩＣ）を含むことができ、この場合、入力整合回路１９０及び／又は出力整合回路１９２は（これらは代わりにＲＦトランジスタ増幅器ダイ１１０内に実装され得るため）省略されてもよく、ボンド・ワイヤ１８２及び／又は１８５は、ゲート・リード１７２’及びドレイン・リード１７４’からゲート端子１４２及びドレイン端子１４４に直接延在することができる。一部の実施例では、パッケージングされたＲＦトランジスタ増幅器１００は、直列に接続されて多段ＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができ、並びに／又は、複数の経路に（例えば、並列に）配置されて、ドハティ増幅器構成などの複数のＲＦトランジスタ増幅器ダイ及び複数の経路を有するＲＦトランジスタ増幅器を形成する複数のトランジスタ・ダイを含むことができる。
米国特許出願公開第２００２／００６６９０８Ａ１号 米国特許出願公開第２００２／０１６７０２３Ａ１号 米国特許出願公開第２００４／００６１１２９号 米国特許出願公開第７，９０６，７９９号 米国特許第６，３１６，７９３号 米国特許出願公開第２００３／０１０２４８２Ａ１号
本発明の実施例によると、半導体層構造と、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのソース領域に接続された導電性ソース・ビアであって、半導体層構造を貫いて延在する、導電性ソース・ビアと、半導体層構造を貫いて延在する追加の導電性ビアと、を含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを含むＲＦトランジスタ増幅器が提供される。追加の導電性ビアの第１の端部は、第１の外部回路に接続され、第１の端部の反対側の追加の導電性ビアの第２の端部は、第１の整合回路に接続される。
一部の実施例では、追加の導電性ビアは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのゲート電極に接続された導電性ゲート・ビアであってもよく、第１の整合回路は、第１の入力整合回路であってもよい。このような実施例では、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン・フィンガに接続された導電性ドレイン・ビアをさらに含むことができ、導電性ドレイン・ビアの第１の端部は、第２の外部回路に接続され、導電性ドレイン・ビアの第１の端部の反対側の導電性ドレイン・ビアの第２の端部は、第１の出力整合回路に接続される。
一部の実施例では、追加の導電性ビアは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン・フィンガに接続された導電性ドレイン・ビアであってもよく、第１の整合回路は、第１の出力整合回路であってもよい。
一部の実施例では、ＲＦトランジスタ増幅器は、相互接続構造をさらに含むことができ、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、相互接続構造の上面に取り付けられてもよい。一部のこのような実施例では、導電性ゲート・ビアの第１の端部は、上端部であってよく、導電性ゲート・ビアの第２の端部は、導電性バンプ又はダイ・アタッチ材料などの第１のコンタクトを介して相互接続構造上の第１の導電性パッドに電気的に接続された底端部であってよい。第１の入力整合回路は、導電性ゲート・ビアの底端部と電気的接地との間に結合されたコンデンサを備えることができる。第１の入力整合回路は、高調波終端回路を備えることができ、ＲＦトランジスタ増幅器は、導電性ゲート・ビアの上端部に接続する基本波整合回路を備える第２の入力インピーダンス整合回路をさらに含むことができる。
他の実施例では、導電性ゲート・ビアの第１の端部は、第１のコンタクトを介して相互接続構造上の第１の導電性パッドに電気的に接続された底端部であってもよく、導電性ゲート・ビアの第２の端部は、上端部であってもよい。このような実施例では、第１の入力整合回路は、導電性ゲート・ビアの上端部と電気的接地との間に結合されたコンデンサを備えることができる。第１の入力整合回路は、例えば、高調波終端回路を備えることができる。
一部の実施例では、導電性ドレイン・ビアの第１の端部は、上端部であってもよく、導電性ドレイン・ビアの第２の端部は、第２のコンタクトを介して相互接続構造上の第２の導電性パッドに電気的に接続された底端部であってもよい。
一部の実施例では、第１の出力整合回路は、導電性ドレイン・ビアの底端部と電気的接地との間に結合されたコンデンサを備えることができる。
一部の実施例では、第１の出力整合回路は、基本波インピーダンス整合回路を備えてもよく、ＲＦトランジスタ増幅器は、導電性ドレイン・ビアの上端部に接続する高調波終端整合回路を備える第２の出力整合回路をさらに含んでもよい。
一部の実施例では、導電性ドレイン・ビアの第１の端部は、第１のコンタクトを介して相互接続構造上の第１の導電性パッドに電気的に接続された底端部であってもよく、導電性ドレイン・ビアの第２の端部は、上端部であってもよい。
一部の実施例では、第１の出力整合回路は、導電性ドレイン・ビアの上端部と電気的接地との間に結合されたコンデンサを備えてもよい。
一部の実施例では、第１の入力整合回路は、基本波インピーダンス整合回路を備えることができる。
一部の実施例では、ＲＦトランジスタ増幅器は、相互接続構造をさらに含むことができ、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、相互接続構造の上面に取り付けられてもよい。ＲＦトランジスタ増幅器は、相互接続構造上に取り付けられ、相互接続構造を介して追加の導電性ビアに電気的に接続されたコンデンサを含む受動ＲＦ構成要素も含むことができる。
一部の実施例では、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、複数の平行なドレイン・フィンガを含み、導電性ドレイン・ビアは、複数のドレイン・ビアのうちの１つであり、少なくとも２つの導電性ドレイン・ビアが導電性ドレイン・フィンガのそれぞれの下に配置される。このような実施例では、第１の導電性ドレイン・フィンガの下に配置された少なくとも２つの導電性ドレイン・ビアは、第１の軸を規定することができ、第１の導電性ドレイン・ビアに隣接する第２の導電性ドレイン・フィンガの下に配置された少なくとも２つの導電性ドレイン・ビアは、第２の軸を規定することができ、導電性ゲート・ビアは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを上から見たときに、第１の軸と第２の軸との間に配置されてもよい。
一部の実施例では、半導体層構造は、成長基板と、チャネル層と、バリア層とを備えてもよく、チャネル層は、成長基板とバリア層との間にあり、導電性ゲート・ビア及び導電性ドレイン・ビアは、成長基板、チャネル層、及びバリア層の３つすべてを貫いて延在する金属めっきビアである。
一部の実施例では、導電性ゲート・ビア、導電性ドレイン・ビア、及び導電性ソース・ビアはすべて、実質的に同じ形状及び実質的に同じ断面積を有することができる。
一部の実施例では、追加の導電性ビアは、第１の整合回路の一部を含むことができる。
本発明のさらなる実施例によると、半導体層構造及び半導体層構造を貫いて延在する導電性ビアを含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、導電性ビアの第１の端部と第１の外部電気的接続との間に結合された第１のインピーダンス整合回路と、導電性ビアの反対側の第２の端部と第２の外部電気的接続との間に結合された第１の高調波終端回路と、を含むＲＦトランジスタ増幅器が提供される。
一部の実施例では、導電性ビアは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのゲート電極に接続された導電性ゲート・ビアであってもよく、導電性ゲート・ビアの第１の端部は、ゲート電極に隣接する上端部であってもよく、導電性ゲート・ビアの第２の端部は、底端部であってもよい。
一部の実施例では、導電性ビアは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン電極に接続された導電性ドレイン・ビアであってもよく、導電性ドレイン・ビアの第１の端部は、底端部であってもよく、導電性ドレイン・ビアの第２の端部は、ドレイン電極に隣接する上端部であってもよい。
一部の実施例では、ＲＦ増幅器は、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン電極に接続された導電性ドレイン・ビアをさらに備えてもよい。
一部の実施例では、ＲＦ増幅器は、導電性ドレイン・ビアの第１の端部と第３の外部電気的接続との間に結合された第２のインピーダンス整合回路をさらに備えてもよい。
一部の実施例では、導電性ドレイン・ビアの第１の端部は、上端部であってもよい。
一部の実施例では、導電性ドレイン・ビアの第１の端部は、底端部であってもよい。
一部の実施例では、ＲＦ増幅器は、再配線層（「ＲＤＬ」）積層基板をさらに備えてもよく、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、ＲＤＬ積層基板の上面に取り付けられてもよい。
一部の実施例では、導電性ビアの第１の端部は、上端部であってもよく、導電性ビアの第２の端部は、コンタクトを介してＲＤＬ積層基板上の第１の導電性パッドに電気的に接続された底端部であってもよい。
一部の実施例では、第１の高調波終端回路は、導電性ビアの底端部と電気的接地との間に結合されたコンデンサを備えることができる。
一部の実施例では、コンデンサは、ＲＤＬ積層基板上に取り付けられ、ＲＤＬ積層基板を貫く導電性ビアに電気的に接続された受動ＲＦ構成要素の一部であってもよい。
一部の実施例では、半導体層構造は、成長基板と、チャネル層と、バリア層とを備えてもよく、チャネル層は、成長基板とバリア層との間にあり、導電性ゲート・ビア及び導電性ドレイン・ビアは、成長基板、チャネル層、及びバリア層の３つすべてを貫いて延在する金属めっきビアである。
一部の実施例では、導電性ゲート・ビア、導電性ドレイン・ビア、及び導電性ソース・ビアはすべて、実質的に同じ形状及び実質的に同じ断面積を有することができる。
本発明のさらなる実施例によると、ＲＤＬ積層基板と、ＲＤＬ積層基板の頂面上のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、を含むＲＦトランジスタ増幅器が提供され、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、上部に複数の単位セル・トランジスタを有する半導体層構造と、それぞれが、半導体層構造を貫いて延在する導電性ソース・ビア、導電性ゲート・ビア、及び導電性ドレイン・ビアと、ＲＤＬ積層基板の底面上の複数のコンタクトと、を含む。
一部の実施例では、コンタクトは、ファンイン構成又はファンアウト構成で配置されてもよい。
一部の実施例では、ＲＤＬ積層基板は、導電性ゲート・ビアに電気的に接続された上部ゲート・パッドと、導電性ドレイン・ビアに電気的に接続された上部ドレイン・パッドと、導電性ソース・ビアに電気的に接続された上部ソース・パッドと、を含むことができる。
一部の実施例では、ＲＤＬ積層基板は、上部ゲート・パッドに電気的に接続された下部ゲート・パッドと、上部ドレイン・パッドに電気的に接続された下部ドレイン・パッドと、上部ソース・パッドに電気的に接続された下部ソース・パッドと、をさらに含むことができ、コンタクトは、下部ゲート・パッド上に取り付けられたゲート・コンタクトと、下部ドレイン・パッド上に取り付けられたドレイン・コンタクトと、下部ソース・パッド上に取り付けられたソース・コンタクトと、を含むことができる。
一部の実施例では、ゲート・コンタクトのうちの少なくとも１つは、ＲＦ増幅器を上から見たときに、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのフットプリントの外側に位置してもよい。
一部の実施例では、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、複数の平行なドレイン・フィンガを含むことができ、導電性ドレイン・ビアは、複数のドレイン・ビアのうちの１つであり、少なくとも２つの導電性ドレイン・ビアが導電性ドレイン・フィンガのそれぞれの下に配置されてもよい。このような実施例では、第１の導電性ドレイン・フィンガの下に配置された少なくとも２つの導電性ドレイン・ビアは、第１の軸を規定することができ、第１の導電性ドレイン・ビアに隣接する第２の導電性ドレイン・フィンガの下に配置された少なくとも２つの導電性ドレイン・ビアは、第２の軸を規定することができ、導電性ゲート・ビアは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを上から見たときに、第１の軸と第２の軸との間に配置されてもよい。
従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 図１Ａの線１Ｂ－１Ｂに沿って取られた概略断面図であり、図１ＡのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの頂部メタライゼーションの構造を示す。 別の従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 本発明の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の概略側面図である。 図２Ａの線２Ｂ－２Ｂに沿って取られた概略断面図であり、図２ＡのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの頂部メタライゼーションの構造を示す。 図２Ｂの線２Ｃ－２Ｃに沿って取られた断面図である。 図２Ｂの線２Ｄ－２Ｄに沿って取られた断面図である。 図２Ｂの線２Ｅ－２Ｅに沿って取られた断面図である。 図２Ｂの線２Ｆ－２Ｆに沿って取られた断面図である。 図２ＡのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器に含まれるＲＦトランジスタ増幅器ダイの概略裏面図である。 図２Ａ～図２ＧのＲＦトランジスタ増幅器で使用され得る相互接続構造の一実施例の平面図である。 複数のＲＦトランジスタ増幅器ダイが上に形成されたウエハの概略平面図である。 相互接続構造に取り付けるためにはんだバンプが貼り付けられた本発明の実施例によるＲＦトランジスタ増幅器ダイの概略断面図である。 セラミック・パッケージ内に図４ＢのＲＦトランジスタ増幅器ダイを含むパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 オーバモールド・プラスチック・パッケージ内に図４ＢのＲＦトランジスタ増幅器ダイを含むパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 プリント回路板ベースのパッケージ内に図４ＢのＲＦトランジスタ増幅器ダイを含むパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 ファンイン・トポロジで再配線層基板上に取り付けられた、本発明の実施例によるＲＦトランジスタ増幅器ダイの概略断面図である。 ファンアウト・トポロジで再配線層基板上に取り付けられた、本発明の実施例によるＲＦトランジスタ増幅器ダイの概略断面図である。 ファンアウト・トポロジでカスタム・インタポーザ上に取り付けられた、本発明の実施例によるＲＦトランジスタ増幅器ダイの概略断面図である。 本発明の実施例によるＲＦトランジスタ増幅器ダイの回路図であり、インピーダンス整合回路及び／又は高調波終端回路をＲＦトランジスタ増幅器ダイに接続するための柔軟性を向上させることができるゲート接続及びドレイン接続の両方に対して複数の接続点がどのように利用可能であるかを示す。 従来のパッケージングされたＲＦトランジスタ増幅器の回路図である。 本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器の回路図である。 本発明のさらなる実施例によるパッケージングされたＲＦトランジスタ増幅器の回路図である。 本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 図８ＡのＲＦトランジスタ増幅器の回路図である。 本発明のさらに別の実施例によるＲＦトランジスタ増幅器の概略断面図である。 図９ＡのＲＦトランジスタ増幅器の回路図である。 本発明のさらなる実施例によるＲＦトランジスタ増幅器ダイの頂部メタライゼーション構造を示す概略断面図である。 本発明のさらなる実施例によるＲＦトランジスタ増幅器ダイの頂部メタライゼーション構造を示す概略断面図である。 本発明のさらに別の実施例によるＲＦトランジスタ増幅器の概略断面図である。 図１１ＡのＲＦトランジスタ増幅器の修正版の概略断面図である。 図１１ＢのＲＦトランジスタ増幅器の回路図である。 図１１ＢのＲＦトランジスタ増幅器の概略平面図である。 本発明のさらに別の実施例によるＲＦトランジスタ増幅器の概略断面図である。 図１２ＡのＲＦトランジスタ増幅器の回路図である。 本発明のさらに別の実施例によるＲＦトランジスタ増幅器の概略断面図である。 オーバモールド・パッケージを含む本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。 保護プラスチック・パッケージングを含む本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。
図１Ａ～図１ＢのＲＦトランジスタ増幅器１００などの従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、ボンド・ワイヤを使用して、ＲＦトランジスタ増幅器ダイ１１０をゲート・リード１７２及びドレイン・リード１７４に接続することができる。これらのボンド・ワイヤは、ＲＦトランジスタ増幅器のインピーダンス整合回路及び／又は高調波終端回路におけるインダクタの一部を実装するために使用されてもよい固有インダクタンスを有する。提供されるインダクタンス量は、ボンド・ワイヤが所望の量のインダクタンスを提供するように、ボンド・ワイヤの長さ及び／又は断面積（例えば、直径）を変更することによって変更することができる。残念ながら、用途がより高い周波数に移行するにつれて、ボンド・ワイヤのインダクタンスが、インピーダンス整合回路及び／又は高調波終端回路にとっての所望のインダクタンス量を超える場合がある。これが起こると、そのインダクタンスを適切なレベルまで下げようとして、非常に短い及び／又は大きな断面積を有するボンド・ワイヤが使用されることがある。しかしながら、非常に短いボンド・ワイヤは、適所にはんだ付けすることが困難な場合があり、これは、製造コストを増加させ、及び／又はデバイス故障率の上昇を招く可能性がある。大きな断面積を有するボンド・ワイヤは、ＲＦトランジスタ増幅器ダイ上により大きなゲート・ボンド・パッド及びドレイン・ボンド・パッドを必要とする場合があり、これは、ＲＦトランジスタ増幅器ダイの全体的なサイズの増加を必要とし、これも望ましくない。さらに、一部のより高い周波数用途では、断面積の大きな非常に短いボンド・ワイヤであっても、インダクタンスが大きすぎて、整合ネットワークが、例えば、２次又は３次高調波を適切に終端させることができないことがある。ＲＦトランジスタ増幅器は、ボンド・ワイヤのインダクタンスが大きすぎるという問題を回避するために、ＭＭＩＣデバイスとして実装されてもよいが、ＭＭＩＣ ＲＦ増幅器は、製造コストが高くなり、整合回路の周波数範囲でしか使用することができず、柔軟性が低下する。
本発明の実施例によると、ソース端子と、ドレイン端子及び／又はゲート端子のうちの少なくとも１つと、がすべてＲＦトランジスタ増幅器ダイの裏面に位置するＲＦトランジスタ増幅器ダイを含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器が提供される。ゲート、ドレイン、及びソース端子はすべて、例えば、導電性バンプ技術（例えば、はんだバンプ）、ダイ・アタッチ材料、導電性エポキシ、又は他の低インダクタンス電気的接続などの導電性コンタクトを使用して、相互接続構造上の対応するゲート・パッド、ドレイン・パッド、及びソース・パッドに接続されてもよい。一部の実施例では、ＲＦトランジスタ増幅器は、ボンド・ワイヤを含まなくてもよい。ＲＦ増幅器ダイは、ＲＦトランジスタ増幅器ダイの頂部側にあるゲート・バス及び／又はドレイン・バスを、ＲＦトランジスタ増幅器ダイの裏面にあるそれぞれのゲート端子及びドレイン端子に接続するために使用される１つ若しくは複数の導電性ゲート・ビア及び／又は１つ若しくは複数の導電性ドレイン・ビアを含むことができる。導電性ビアの長さは、従来のボンド・ワイヤの長さのほんの数分の一（例えば、１０～３０％）であってもよく、したがって、ゲート・バス及びドレイン・バスと相互接続構造との間の接続のインダクタンスを著しく低減することができる。その結果、ＲＦトランジスタ増幅器をＭＭＩＣデバイスとして実装しなくても、インピーダンス整合回路及び／又は高調波終端回路を所望の量のインダクタンスを有するように構成することができる。したがって、ＲＦトランジスタ増幅器ダイのサイズを、その性能を損なうことなく低減することができ、ＲＦトランジスタ増幅器ダイは、デバイスの周波数固有部分（例えば、整合回路）を別個のチップ又は回路として実装することができるため、様々な異なる周波数帯の用途に使用することができる。
さらに、大量生産に典型的には使用されるワイヤ・ボンディング装置は、＋／－０．０２５４ｍｍ（１ミル）の公差を有することがあり、これは、任意の特定のワイヤ・ボンドの長さが、０．１０１６ｍｍ（４ミル）（すなわち、ボンド・ワイヤの各端部で＋／－０．０２５４ｍｍ（１ミル））程度変動する可能性があることを意味する。高周波用途では、０．１０１６ｍｍ（４ミル）のワイヤ・ボンドに関連付けられたインダクタンスの変動はかなり大きなものとなる可能性があるため、ボンド・ワイヤが所望の公称長から０．０２５４～０．０５０８ｍｍ（１～２ミル）短すぎるか又は長すぎる場合は、整合回路の性能が劣化する可能性がある。デバイスの裏面にゲート端子及びドレイン端子を形成し、コンタクトを使用してこれらの端子を相互接続構造上の対応するパッドに接続することにより、このプロセス変動を大幅に排除することができ、その結果、性能が改善される。
本発明の一部の実施例によると、相互接続構造と、相互接続構造の上に取り付けられたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、を含むＲＦトランジスタ増幅器が提供される。ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、半導体層構造を含む。複数の単位セル・トランジスタが半導体層構造の上部に設けられ、ゲート端子、ドレイン端子、及びソース端子が、相互接続構造に隣接する半導体層構造の下面に設けられている。ゲート端子は、１つ又は複数の導電性ゲート・ビアを介して単位セル・トランジスタに電気的に接続され、ドレイン端子は、１つ又は複数の導電性ドレイン・ビアを介して単位セル・トランジスタに電気的に接続され、ソース端子は、１つ又は複数の導電性ソース・ビアを介して単位セル・トランジスタに電気的に接続されている。ゲート、ドレイン、及びソース・ビアは、半導体層構造を完全に貫いて延在することができる。
一部の実施例では、ＲＦトランジスタ増幅器は、内部にソース領域を有する半導体層構造と、それぞれが、半導体層構造を貫いて延在する導電性ソース・ビア及び追加の導電性ビアと、を有するＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを含むことができる。追加の導電性ビアの第１の端部は、第１の外部回路に接続され、追加の導電性ビアの反対側の第２の端部は、第１の整合回路に接続されている。追加の導電性ビアは、ＲＦトランジスタ増幅器ダイのゲート電極に接続された導電性ゲート・ビア、又はドレイン電極に接続された導電性ドレイン・ビアとすることができる。
他の実施例では、ＲＦトランジスタ増幅器は、半導体層構造と、半導体層構造を貫いて延在する導電性ビアと、を含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを含むことができる。第１のインピーダンス整合回路は、導電性ビアの第１の端部と第１の外部電気的接続との間に結合され、第１の高調波終端回路は、追加の導電性ビアの反対側の第２の端部と第２の外部電気的接続との間に結合されている。
さらに他の実施例では、ＲＦトランジスタ増幅器は、（１）例えば、再配線層（「ＲＤＬ」）積層基板、プリント回路板、インタポーザ、或いは表面に誘電体層又はパターンを有し、基板と反対側の誘電体パターン／層上に導電性トレースを有する基板などの相互接続構造と、（２）相互接続構造の頂面上のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、を含む。ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイは、上部に複数の単位セル・トランジスタを有する半導体層構造と、それぞれが、半導体層構造を貫いて延在する導電性ソース・ビア、導電性ゲート・ビア、及び導電性ドレイン・ビアと、ＲＤＬ積層基板の底面上の複数のコンタクトと、を含む。
以下、添付図面を参照して、本発明の実施例をさらに詳細に説明する。
図２Ａ～図２Ｇは、本発明の特定の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００を示す。特に、図２Ａは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の概略側面図である。図２Ｂは、図２Ａの線２Ｂ－２Ｂに沿って取られた、図２ＡのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の一部であるＲＦトランジスタ増幅器ダイ２１０の概略断面図である。図２Ｃ～図２Ｆは、図２Ｂの線２Ｃ－２Ｃ～線２Ｆ－２Ｆに沿ってそれぞれ取られたＲＦトランジスタ増幅器ダイ２１０の概略断面図である。最後に、図２Ｇは、ＲＦトランジスタ増幅器ダイ２１０の概略底面図である。
図２Ａに示すように、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００は、相互接続構造２７０の上面に取り付けられたＲＦトランジスタ増幅器ダイ２１０を含む。ＲＦトランジスタ増幅器ダイ２１０は、頂部側２１２及び底部側２１４を有する。ＲＦトランジスタ増幅器ダイ２１０は、順次積層された、底部側メタライゼーション構造２２０、半導体層構造２３０、及び頂部側メタライゼーション構造２４０を含む。底部側メタライゼーション構造２２０は、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６を含む。ＲＦトランジスタ増幅器２００は、ＨＥＭＴベースのＲＦトランジスタ増幅器であってもよく、この場合、図２Ｃ及び図２Ｄを参照してより詳細に説明するように、半導体層構造２３０は、少なくともチャネル層及びバリア層を含むことができる。頂部側メタライゼーション構造２４０は、図２Ｂを参照してより詳細に説明する。
相互接続構造２７０は、ＲＦトランジスタ増幅器ダイ２１０に電気的に接続された、ＲＦトランジスタ増幅器ダイ２１０に適切な実装面を提供する任意の構造を含むことができる。場合によっては、相互接続構造２７０は、ＲＤＬ積層構造を含むことができる。ＲＤＬ積層構造とは、電気的及び／又は熱的相互接続のための導電層パターン及び／又は導電性ビアを有する基板を指す。ＲＤＬ積層構造は、半導体処理技術を使用して、ベース材料上に導電層と絶縁層、及び／又はパターンを堆積させ、ＲＤＬ積層構造を通して信号を伝送するためのビア及び銅配線パターンを構造内に形成することによって製造することができる。例えば、導電性ビア及び／又はパッドを含むプリント回路板（例えば、多層プリント回路板）、メタル・コア・プリント回路板、又はセラミック基板などの他の相互接続構造２７０が代替として使用されてもよい。さらに他の実施例では、相互接続構造２７０は、頂面に絶縁パターンを有する金属フランジと、例えば、ゲート端子２２２及びドレイン端子２２４への電気的接続を提供する絶縁層上の導電性トレースと、を含むことができる。ソース端子２２６は、例えば、はんだなどの導電性ダイ・アタッチ材料を介して、金属フランジに電気的に接続されてもよい。一部の実施例では、金属フランジの頂面に形成された絶縁パターンは、はんだマスク層であってもよい。いずれにしても、相互接続構造２７０は、ＲＦトランジスタ増幅器ダイ２１０の裏面２１４への電気的接続を行うことができる、ＲＦトランジスタ増幅器ダイ２１０のための任意の適切な実装面であってよいことが理解されよう。２つ以上の相互接続構造２７０が積層様式で設けられてもよい。ＲＦトランジスタ増幅器ダイ２１０は、ダイ製造業者によって相互接続構造２７０上に（例えば、ＲＤＬ積層構造上に）取り付けられてもよい。他の場合には、ＲＦトランジスタ増幅器ダイ２１０は、金属フランジなどのパッケージ・サブマウント上のパッケージ内に直接取り付けられてもよく、金属フランジが相互接続構造２７０として機能することができるように、誘電体及びトレースが金属フランジ上に形成される。
相互接続構造２７０の頂面には、ゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６が設けられている。これらのパッド２７２、２７４、２７６のそれぞれは、例えば、露出した銅パッドを含むことができる。ゲート端子２２２は、半導体層構造２３０の頂面に垂直に延在する第１の垂直軸に沿ってゲート・パッド２７２と重なり合ってもよく、ドレイン端子２２４は、半導体層構造２３０の頂面に垂直に延在する第２の垂直軸に沿ってドレイン・パッド２７４と重なり合ってもよく、ソース端子２２６は、半導体層構造２３０の頂面に垂直に延在する第３の垂直軸に沿ってソース・パッド２７６と重なり合ってもよい。「重なり合う」とは、軸が端子とその対応するパッドの両方を貫いて延在することを意味し、「垂直」とは、半導体層構造２３０の主面に垂直な方向を指す。重なり合う各端子及びパッド（例えば、ゲート端子２２２及びゲート・パッド２７２）は、例えば、導電性バンプ（例えば、はんだバンプ又は導電性エポキシ）、ダイ・アタッチ材料など（図示せず）を含む任意の適切なコンタクトによって互いに物理的且つ電気的に接続されてもよい。ＲＦ増幅器ダイ２１０からの熱の放散を容易にしながら、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６をそれぞれのゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６に接続するために、任意のタイプのバンプ・グリッド・アレイ技術を使用することができることが理解されよう。相互接続構造２７０は、複数の放熱構造２９０をさらに含むことができる。図示する実施例では、放熱構造２９０は、相互接続構造２７０を貫いて延在する金属充填（又は部分的に金属で充填された）ビアを含む。ＲＦトランジスタ増幅器ダイ２１０で生成された熱は、金属充填ビア２９０を介して放散させることができる。
ＲＦトランジスタ増幅器ダイ２１０は、互いに並列に電気的に接続された複数の単位セル・トランジスタ２１６を含むＩＩＩ族窒化物ベースのＨＥＭＴ ＲＦトランジスタ増幅器を備えることができる。これは、ＲＦトランジスタ増幅器ダイ２１０の頂部側メタライゼーション構造２４０を通る切り口を概略的に示す図２Ｂにおいて最もよく見ることができる。図２Ｂに示すように、頂部側メタライゼーション構造２４０は、ゲート・バス２４２及びドレイン・バス２４４と、複数のゲート・フィンガ２５２と、複数のドレイン・フィンガ２５４と、複数のソース・フィンガ２５６とを含み、これらはすべて、半導体層構造２３０の上面に形成されてもよい。ゲート・バス２４２及びゲート・フィンガ２５２は、ＲＦトランジスタ増幅器ダイ２１０のゲート電極の一部である。ゲート・バス２４２及びゲート・フィンガ２５２は、第１のモノリシック金属パターンとして実装されてもよい。ドレイン・バス２４４及びドレイン・フィンガ２５４は、ＲＦトランジスタ増幅器ダイ２１０のドレイン電極の一部であり、第２のモノリシック金属パターンとして実装されてもよい。ゲート・フィンガ２５２は、Ｎｉ、Ｐｔ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどのＩＩＩ族窒化物ベースの半導体材料にショットキー・コンタクトを行うことができる材料から形成されてもよい。ドレイン・フィンガ２５４及びソース・フィンガ２５６は、ＩＩＩ族窒化物ベースの材料にオーミック・コンタクトを行うことができるＴｉＡｌＮなどの金属を含むことができる。ゲート・メタライゼーション２４２、２５２、ドレイン・メタライゼーション２４４、２５４、及びソース・メタライゼーション２５６を互いに分離するのに役立つ誘電体層（又は一連の誘電体層）は、頂部側メタライゼーション構造２４０の要素をより良く図示するために図２Ｂには示されていない。導電性ゲート・ボンド・パッド２４３及び／又は導電性ドレイン・ボンド・パッド２５３は、任意選択で、ＲＦトランジスタ増幅器ダイ２１０の上面に設けられてもよい。ゲート・ボンド・パッド２４３は、ゲート端子２２２に電気的に接続されてもよく、ドレイン・ボンド・パッド２５３は、ドレイン端子２２４に電気的に接続されてもよい。
単位セル・トランジスタ２１６のうちの１つが図２Ｂにも示されている。図示するように、単位セル・トランジスタ２１６は、半導体層構造２３０の下にある部分とともに、ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２５６を含む。ゲート・フィンガ２５２のすべてが共通ゲート・バス２４２に電気的に接続され、ドレイン・フィンガ２５４のすべてが共通ドレイン・バス２４４に電気的に接続され、ソース・フィンガ２５６のすべてが導電性ソース・ビア２６６（以下で論じる）及びソース端子２２６を介して互いに電気的に接続されているため、単位セル・トランジスタ２１６はすべて互いに並列に電気的に接続されていることが分かる。
単位セル・トランジスタ２１６は、ＨＥＭＴデバイスであってもよい。本発明の実施例を利用することができるＩＩＩ族窒化物ベースのＨＥＭＴデバイスに適した構造は、例えば、本願の譲受人に譲渡された２００２年６月６日に公開された「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」と題する米国特許出願公開第２００２／００６６９０８Ａ１号、２００２年１１月１４日に公開された「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ） Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」と題する米国特許出願公開第２００２／０１６７０２３Ａ１号、２００４年４月１日に公開された「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」と題する米国特許出願公開第２００４／００６１１２９号、２０１１年３月１５日に発行された「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」と題する米国特許出願公開第７，９０６，７９９号、及び２００１年１１月１３日に発行された「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｔｅｓ」と題する米国特許第６，３１６，７９３号に記載されており、これらの開示は、その全体が参照により本明細書に組み込まれる。
図２Ｂにさらに示すように、頂部メタライゼーション構造２４０から半導体層構造２３０を貫いて延在する複数の金属めっきビアが設けられている。金属めっきビアは、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６を含む。金属めっきゲート・ビア２６２は、ゲート・バス２４２をゲート端子２２２に物理的且つ電気的に接続し、金属めっきドレイン・ビア２６４は、ドレイン・バス２４４をドレイン端子２２４に物理的且つ電気的に接続し、金属めっきソース・ビア２６２は、ソース・フィンガ２５６をソース端子２２６に物理的且つ電気的に接続する。
図２Ｂにさらに示すように、導電性ゲート・ビア２６２及び／又は導電性ドレイン・ビア２６４は、導電性ソース・ビア２６６から（図２ＢのＹ方向に）オフセットされていてもよい。特に、２つ以上の導電性ソース・ビア２６６が各ソース・フィンガ２５６に形成されてもよく、特定のソース・フィンガ２５６に形成された導電性ソース・ビア２６６は、水平（Ｘ方向）軸に沿って（少なくとも全体的に）広がっていてもよい。したがって、各ソース・フィンガ２５６に含まれる導電性ソース・ビア２６６は、図２Ｂの図においてそれぞれの水平軸を規定することができ、図２Ｂの線２Ｃ－２Ｃは、１つのそのような水平軸を示す。図２Ｂに示すように、導電性ゲート・ビア２６２及び／又は導電性ドレイン・ビア２６４は、（例えば、これらの水平軸に沿って一列に並ぶのではなく）これらの水平軸の間に配置されてもよい。場合によっては、導電性ゲート・ビア２６２及び／又は導電性ドレイン・ビア２６４は、それぞれのドレイン・フィンガ２５４によって規定される長手方向軸に沿って配置されてもよい。導電性ゲート・ビア２６２及び導電性ドレイン・ビア２６４を導電性ソース・ビア２６６からオフセットさせることにより、導電性ビア２６２、２６４、２６６間の距離を増加させることができ、これにより、ウエハ又はダイが機械的脆弱性に起因して亀裂する可能性を低減することができる。この配置は、様々なビア２６２、２６４、２６６間に生じ得る寄生ゲート－ソース間及び／又は寄生ソース－ドレイン間結合も低減する。このような寄生結合は、利得損失及び／又は不安定性につながることがある。
図２Ｃ及び図２Ｄを参照すると、半導体層構造２３０は、複数の半導体層を含む。図示する実施例では、合計２つの半導体層、すなわち、チャネル層２３４と、チャネル層２３４の頂部側にあるバリア層２３６とが示されている。半導体層構造２３０は、追加の半導体層及び／又は非半導体層を含むことができる。例えば、半導体層構造２３０は、他の半導体層を成長させる成長基板２３２を含むことができる。成長基板２３２は、例えば、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣ基板を含むことができる。他の実施例では、成長基板は、異なる半導体材料（例えば、シリコン又はＩＩＩ族窒化物ベースの材料、ＧａＡｓ、ＺｎＯ、ＩｎＰ）或いは非半導体材料（例えば、サファイア）を含むことができる。
ＳｉＣは、ＩＩＩ族窒化物デバイス用の非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりもＩＩＩ族窒化物にはるかに近い結晶格子整合を有する。ＳｉＣのより近い格子整合は、サファイア上で一般的に入手可能なものよりも高品質のＩＩＩ族窒化物膜をもたらす可能性がある。ＳｉＣは、非常に高い熱伝導率も有するため、炭化ケイ素上のＩＩＩ族窒化物デバイスの総出力電力は、典型的には、サファイア上に形成された同じデバイスの場合ほどには、基板の放熱によって制限されない。また、半絶縁性ＳｉＣ基板の利用可能性は、デバイスの絶縁及び寄生容量の低減をもたらすことができる。
任意選択のバッファ層、核形成層、及び／又は遷移層（図示せず）が、チャネル層２３４の下の成長基板２３２上に設けられてもよい。例えば、ＳｉＣ成長基板２３２と半導体層構造２３０の残りの部分との間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が含まれてもよい。さらに、例えば、２００３年６月５日に公開され、「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」と題された本願の譲受人に譲渡された米国特許出願公開第２００３／０１０２４８２Ａ１号に記載されているように、歪み平衡遷移層を設けることもでき、その開示内容は、本明細書に完全に記載されているかのように参照により本明細書に組み込まれる。
一部の実施例では、チャネル層２３４は、チャネル層２３４の伝導帯端のエネルギーがチャネル層２３４とバリア層２３６との界面においてバリア層２３６の伝導帯端のエネルギーよりも小さいという条件で、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）などのＩＩＩ族窒化物材料である。本発明の特定の実施例では、ｘ＝０であり、これは、チャネル層２３４が窒化ガリウム（「ＧａＮ」）であることを示す。チャネル層２３４は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層２３４は、ドープされていなくても、又は意図せずにドープされていてもよく、例えば、約２０Åを上回る厚さまで成長させることができる。チャネル層２３４はまた、ＧａＮ、ＡｌＧａＮなどの超格子又は組合せなどの多層構造であってもよい。
チャネル層２３４は、バリア層２３６の少なくとも一部のバンドギャップよりも小さいバンドギャップを有することができ、チャネル層２３４は、バリア層２３６よりも大きい電子親和力を有することもできる。特定の実施例では、バリア層２３６は、約０．１ｎｍ～約１０ｎｍ以上の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮである。特定の実施例では、バリア層２３６は、チャネル層２３４とバリア層２３６との界面において有意なキャリア濃度を誘起するのに十分に厚く、十分に高いＡｌ組成及びドーピングを有する。
バリア層２３６は、ＩＩＩ族窒化物であってもよく、チャネル層２３４よりもバンドギャップが大きく、チャネル層２３４よりも電子親和力が小さくてもよい。特定の実施例では、バリア層２３６は、ドープされていないか、又は約１０１９ｃｍ－３未満の濃度にｎ型ドーパントでドープされている。本発明の一部の実施例では、バリア層２３６は、ＡｌｘＧａ１－ｘＮ（０＜ｘ＜１）である。特定の実施例では、アルミニウム濃度は、約２５％である。しかしながら、本発明の他の実施例では、バリア層２３６は、約５％～約１００％のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施例では、アルミニウム濃度は、約１０％よりも大きい。
バリア層２３６とチャネル層２３４との間のバンドギャップの差と、バリア層２３６とチャネル層２３４との界面での圧電効果とに起因して、チャネル層２３４とバリア層２３６との接合部においてチャネル層２３４に２次元電子ガス（２ＤＥＧ）が誘起される。２ＤＥＧは、各単位セル・トランジスタ２１６のソース領域とその関連付けられたドレイン領域との間の導通を可能にする高導電性層として機能し、ソース領域は、ソース・フィンガ２５６の直下にある半導体層構造２３０の部分であり、ドレイン領域は、対応するドレイン・フィンガ２５４の直下にある半導体層構造２３０の部分である。
ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２５６の上に層間絶縁層２３８が形成されている。層間絶縁層２３８は、ＳｉＮ、ＳｉＯ２などの誘電体材料を含むことができる。
図２Ｃ～図２Ｇは、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６をより詳細に示す。図２Ｃ～図２Ｆに示すように、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６は、ゲート・バス２４２をゲート端子２２２に、ドレイン・バス２４４をドレイン端子２２４に、ソース・フィンガ２５６をソース端子２２６に物理的且つ電気的に接続するために、半導体層構造２３０を完全に貫いて延在することができる。
一部の実施例では、金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６はすべて、同じ形状及び水平断面（すなわち、半導体層構造２３０の主面に平行な平面においてビアを通って取られた断面）を有してもよい。例えば、ビア２６２、２６４、２６６のすべては、同じ直径を有する実質的に円筒形又は楕円形のビアであってもよく、或いはすべて、ＲＦ増幅器ダイ２１０の底面２１４の上方の同じ高さで測定したときに同じ直径を有する切頭円錐台形ビアであってもよい。このような構成により、ビア２６２、２６４、２６６のすべてを単一の製造ステップで容易に形成することができる可能性がある。他の実施例では、金属めっきゲート・ビア２６２及び／又は金属めっきドレイン・ビア２６４は、金属めっきソース・ビア２６６と比較してより大きな断面積を有してもよい。この技術は、特定の用途に必要な場合は、金属めっきゲート・ビア２６２及び／又は金属めっきドレイン・ビア２６４の固有インダクタンスをさらに低減するために使用することができる。
金属めっきゲート・ビア２６２、金属めっきドレイン・ビア２６４、及び金属めっきソース・ビア２６６はそれぞれ、（例えば、異方性エッチングによって）半導体層構造を貫く開口部を形成し、次いで、開口部の側壁をコーティングする金属めっきを堆積させることによって実装されてもよい。用途によっては、金属めっきビアが金属充填ビアとなるように、金属が開口部を完全に充填してもよい。しかしながら、多くの用途では、ＲＦトランジスタ増幅器ダイ２１０は、（屋外用途及び／又はデバイス動作中にＲＦトランジスタ増幅器ダイ内で生成され得る高レベルの熱に起因して）広い温度範囲にわたって動作することがあり、これは、金属と半導体材料が著しく異なる熱膨張係数を有することに起因して、デバイス内の高い応力レベルにつながる可能性がある。このような場合、熱サイクルに起因して生じる応力の量を低減するために、金属めっきビア２６２、２６４、２６６の中央部を開けたまま（すなわち、空気で充填されたまま）にしておくことができる。
ビア２６２、２６４、２６６の断面積は、例えば、放熱の考慮事項及び／又は所望の量の直列インダクタンスに基づいて選択されてもよい。金属めっきビアが、金属めっきビアが貫く半導体材料と同程度の熱を放散するかどうかは、半導体材料及び使用される金属の放熱品質、金属めっきの厚さ、ビアの断面積などを含む様々な考慮事項に依存する。一般的に言えば、銅などの金属は、ＩＩＩ族窒化物ベースの半導体材料及び炭化ケイ素半導体材料よりも効率的に熱を放散するが、ビアの中央の空気充填された開口部は、半導体材料ほどには効率的に熱を放散しない。
図２Ｇに示すように、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６はそれぞれ、半導体層構造２３０の下面にメタライゼーション・パターンを含むことができる。ゲート端子２２２とドレイン端子２２４との間、及びドレイン端子２２４とソース端子２２６との間には、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６を互いに電気的に絶縁するために間隙が設けられてもよい。これらの間隙は、ＲＦトランジスタ増幅器ダイ２１０を裏面から見たときに、成長基板２３２を露出させる可能性がある。一部の実施例では、絶縁パターン（図示せず）を間隙に堆積させてもよい。ゲート・ビア２６２、ドレイン・ビア２６４、及びソース・ビア２６６はそれぞれ、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６に物理的且つ電気的に接続されている。
図３は、図２Ａ～図２ＧのＲＦ増幅器２００に含まれる相互接続構造２７０の例示的な実施例の概略上面図である。上述したように、相互接続構造２７０は、例えば、ＲＤＬ積層構造又は多層プリント回路板を含むことができる。ゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６は、相互接続構造２７０の上面に実装されている。これらのパッド２７２、２７４、２７６のそれぞれは、それぞれの金属パターン（例えば、銅パターン）を含むことができる。ゲート・パッド２７２、ドレイン・パッド２７４、及びソース・パッド２７６は、ＲＦ増幅器ダイ２１０上のそれぞれのゲート端子２２２、ドレイン端子２２４、及びソース端子２２６と同じ又は同様のサイズ及び形状を有してもよい。ソース・パッド２７６の下には、相互接続構造２７０を貫いて延在する複数の金属充填ビア２９０（又は代替として、固体導電性スラグ）が設けられてもよい。金属充填ビア（又は導電性スラグ）２９０は、ＲＦ増幅器ダイ２１０で生成され、相互接続構造２７０に渡された熱を相互接続構造２７０の底部側に運び、そこで熱を周囲環境に放出するか、又はプリント回路板などの下にある構造内のヒート・シンクに渡すヒート・シンクとして機能することができる。図３にも示されるように、一部の実施例では、追加の金属充填ビア２９０が、ゲート・パッド２７２の下及び／又はソース・パッド２７６の下に設けられ、追加の放熱を提供することができる。
図３にさらに示すように、複数の追加の構成要素２８１を相互接続構造２７０上に取り付けることができる。これらの構成要素２８１は、例えば、集積受動デバイスなどの受動ＲＦ構成要素、或いは抵抗器、コンデンサ、及び／又はインダクタを含むプリント回路板を含むことができる。これらの受動構成要素は、（１）ＲＦトランジスタ増幅器ダイ２１０の入力及び／又は出力のインピーダンスを、それぞれの入力及び出力ＲＦ伝送線路の基本波周波数におけるインピーダンスに整合させるために、或いは（２）ＲＦトランジスタ増幅器ダイ２１０の入力若しくは出力のいずれかに存在し得る基本波周波数の高調波を終端させるために使用される入力及び／又は出力整合回路を形成することができる。整合回路の一部は、相互接続構造２７０に実装されてもよい。例えば、相互接続構造２７０は、入力及び／又は出力整合回路に含まれるインダクタを実装する蛇行又は螺旋トレース・パターン（図示せず）を含んでもよい。送信／受信スイッチ、サーキュレータ、フィルタなどの他のＲＦ回路も相互接続構造２７０上に取り付けられてもよい。
ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６をすべてＲＦ増幅器ダイ２１０の同じ側に有することの１つの利点は、より多くのウエハ・レベル処理が可能になり、より効率的な製造につながる可能性があることである。図４Ａに示すように、多くの用途において、複数のＲＦトランジスタ増幅器ダイ２１０は、単一の半導体ウエハ２０１から製造される。半導体ウエハ２０１は、例えば、炭化ケイ素ウエハを含むことができ、半導体エピタキシャル成長技術を使用して、複数の窒化ガリウム・ベースのエピタキシャル層を炭化ケイ素ウエハ２０１上に成長させることができる。次いで、炭化ケイ素ウエハ２０１に複数のＲＦトランジスタ増幅器ダイ２１０を形成するために（炭化ケイ素ウエハ２０１の一部が個々のＲＦトランジスタ増幅器ダイ２１０それぞれの成長基板２３２を形成する）、金属及び絶縁材料の堆積、フォトリソグラフィ、マスキング及び／又はエッチングなどの従来の半導体処理技術を実行して、底部側及び頂部側メタライゼーション構造２２０、２４０、並びに導電性ゲート・ビア２６２、導電性ドレイン・ビア２６４、及び導電性ソース・ビア２６６を形成することができる。最終的に、ウエハ２０１は、個々のＲＦトランジスタ増幅器ダイ２１０を個片化するために、水平及び垂直「スクライブ」線（図示せず）に沿って切断される。図４Ａは、例示の目的で提供されている図であり、典型的には、はるかに多数のＲＦトランジスタ・ダイ２１０がウエハ上に形成され、ＲＦトランジスタ・ダイ２１０は、典型的には、より密集して配置されていることに留意されたい。
図４Ｂは、図４Ａのウエハ２０１に含まれるＲＦ増幅器ダイ２１０のうちの１つの概略断面図である。図４Ｂに示すように、コンタクト２８０（例えば、はんだバンプ）が、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６のそれぞれに取り付けられている。これらのコンタクト２８０は、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造２７０などの相互接続構造（図示せず）に機械的且つ電気的に取り付けるために使用されてもよい。図４Ａ及び図４Ｂには示されていないが、コンタクト２８０は、ウエハ・レベル処理ステップの一部として（すなわち、半導体ウエハ２０１が複数の個々のＲＦトランジスタ増幅器ダイ２１０にダイシングされる前に）施されてもよい。このようなウエハ・レベル処理は、個々のＲＦトランジスタ増幅器ダイ２１０それぞれにコンタクト２８０を施すよりも高速且つ効率的である。さらに、ゲート端子２２２及びドレイン端子２２４は、ソース端子２２６を相互接続構造２７０上のソース・パッド２７６に接続するために使用されるのと同じ処理ステップで、相互接続構造２７０上の対応するゲート・パッド２７２及びドレイン・パッド２７４（図２Ａ及び図３参照）に電気的に接続され得るため、ＲＦトランジスタ増幅器ダイ２１０へのすべての電気的接続は、潜在的に単一の処理ステップで確立することができる。対照的に、従来のＲＦトランジスタ増幅器ダイ（例えば、図１Ａ～図１ＢのＲＦトランジスタ増幅器ダイ１１０）を用いる場合、ゲート端子１４２及びドレイン端子１４４への電気的接続を行うために、追加の、時間のかかるワイヤ・ボンディング・プロセスが用いられる。これらの処理ステップを排除することにより、製造プロセスを大幅に簡略化することができる。
上述したように、導電性ゲート・ビア２６２及び導電性ドレイン・ビア２６４を設けることにより、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２、ドレイン端子２２４、及びソース端子２２６の３つすべてがダイの同じ表面上にあり、したがって同じ平面内にあることになる。これにより、例えば、様々なファンイン、ファンアウト、及びインタポーザのトポロジなどの様々な異なるタイプのウエハ・レベル・パッケージング技術を用いることが可能になる。本発明の実施例によるＲＦトランジスタ増幅器ダイは、例えば、導電性バンプ又は導電性ダイ取り付け材料などのコンタクトを使用して、相互接続構造上に直接、又はＲＤＬ積層構造若しくはインタポーザ（カスタムＲＤＬ積層構造であってもよい）などの介在構造上に取り付けることができる。本発明の実施例によるＲＦトランジスタ増幅器ダイを、例えば、ＲＤＬ積層構造又はインタポーザ上に取り付ける場合、ＲＤＬ積層構造／インタポーザの底面にコンタクトが予め取り付けられてもよく、これにより、エンド・ユーザがＲＦ増幅器ダイを他の構造上に容易に取り付けることが可能になる。さらに、上述したように、導電性ゲート・ビア２６２及び導電性ドレイン・ビア２６４を設けることにより、電気経路長の変動が減少し、これにより性能が改善され、コスト及び時間のかかるワイヤ・ボンディング・プロセスの必要性を低減又は排除することができる。ワイヤ・ボンドの必要性を低減又は排除することにより、一部の用途（ワイヤ・ボンド・パッドのサイズがダイ・サイズを左右する）ではダイ・サイズの低減も可能になり、したがって、本発明の実施例によるＲＦトランジスタ増幅器ダイは、集積密度の向上も示すことができる。したがって、本発明の実施例によるＲＦ増幅器ダイは、特にミリ波周波数などの高周波で動作する製品に対して、製品アセンブリ一貫性の改善、歩留まりの向上、製品集積度の向上、コストの低減、及びＲＦ性能の改善を示すことができる。
本明細書に開示される技術は、整合回路で必要とされるインダクタンスが高周波用途ではるかに小さくなる可能性があり、したがって、従来のボンド・ワイヤを使用すると、あまりにも多くのインダクタンスが導入される可能性があるため、そのような用途で特に有益である場合がある。さらに、ボンド・ワイヤ長の公差は、周波数が高いほどより大きな影響を与える可能性があり、高周波用途では（特に、低電力の場合）、ボンド・パッドのサイズは、ダイのサイズを左右する可能性がある。一部の実施例では、本明細書に開示されるＲＦトランジスタ増幅器ダイのいずれかは、１ＧＨｚを上回る周波数で動作するように構成されてもよい。他の実施例では、これらのＲＦトランジスタ増幅器ダイは、２．５ＧＨｚを上回る周波数で動作するように構成されてもよい。さらに他の実施例では、これらのＲＦトランジスタ増幅器ダイは、３．１ＧＨｚを上回る周波数で動作するように構成されてもよい。さらに追加の実施例では、これらのＲＦトランジスタ増幅器ダイは、５ＧＨｚを上回る周波数で動作するように構成されてもよい。一部の実施例では、これらのＲＦトランジスタ増幅器ダイは、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、若しくは５．１～５．８ＧＨｚの周波数帯のうちの少なくとも１つ、又はそれらのサブ部分において動作するように構成されてもよい。
図４Ｃ～図４Ｅは、それぞれが本発明の実施例によるＲＦトランジスタ増幅器ダイを含む例示的なパッケージングされたＲＦトランジスタ増幅器を示す。次いで、図５Ａ～図５Ｃは、本発明の実施例によるＲＦトランジスタ増幅器ダイの平坦化された端子構成が、どのようにして、ＲＦトランジスタ増幅器ダイを様々な異なるウエハ・レベル・パッケージング・トポロジにおいて使用することも可能にするかを示す。
図４Ｃは、オープン・キャビティ・パッケージ内に図４ＢのＲＦトランジスタ増幅器ダイ２１０を含むパッケージングされたＲＦトランジスタ増幅器３００の概略断面図である。図４Ｃに示すように、オープン・キャビティ・パッケージ３１０は、金属フランジなどのベース３２０と、例えば側壁３３２及び蓋３３４を含むことができる上部ハウジング３３０と、を含む。例示的な実施例では、ベース３２０は、両方の主面に銅クラッド層を有するコア・モリブデン層を含む多層の銅／モリブデン／銅の金属フランジであってもよい。セラミック側壁３３２及び蓋３３４は、例えば、Ａｌ２Ｏ３で形成されてもよい。セラミック蓋３３４は、エポキシ接着剤を使用してセラミック側壁３３２に接着されてもよい。セラミック側壁３３２は、ろう付けを介して金属ベース３２０に取り付けられてもよい。ＲＦトランジスタ増幅器ダイ２１０は、例えば、図４Ｂに示されるバンプ２８０などの導電性コンタクトを使用して、例えば、相互接続構造２７０上に取り付けられてもよく、相互接続構造２７０は、例えば、導電性ダイ・アタッチ材料を使用して、ベース３２０上に取り付けられる。ベース３２０は、相互接続構造２７０の放熱構造２９０を通って運ばれた熱をセラミック・パッケージ３１０の外部に放散させることができる。
追加の構成要素３５０、３６０が相互接続構造２７０上に取り付けられている。これらの追加の構成要素は、例えば、基本波周波数においてインピーダンス整合を行うために、及び／又は相互変調積を接地に終端するために使用される入力整合構成要素３５０及び出力整合構成要素３６０を含むことができる。上述したように、これらの整合構成要素３５０、３６０は、例えば、集積受動デバイス又はプリント回路板に（少なくとも部分的に）実装される抵抗器、コンデンサ、及び／又はインダクタを含む受動ＲＦ構成要素であってもよい。導電性リード３４０は、ハウジング３１０を貫いて延在し、ＲＦトランジスタ増幅器３００を外部デバイス／回路／電源に接続できるようにする。図示する実施例では、導電性リード３４０を相互接続構造２７０上の受動ＲＦ構成要素３５０、３６０に接続するために、ワイヤ・ボンド３７０が使用されている。しかしながら、ワイヤ・ボンド３７０は、他の実施例では省略されてもよく、異なる電気的接続が使用されてもよいことが理解されるであろう。第１のリード３４０－１上でＲＦトランジスタ増幅器３００に入力されたＲＦ信号は、ワイヤ・ボンド３７０－１を介して入力整合回路３５０に渡され、そこからＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２（図４Ｂ参照）に渡されてもよく、増幅された出力ＲＦ信号は、ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４から出力整合回路３６０に渡され、そこからボンド・ワイヤ３７０－２に渡されてもよく、ＲＦ信号は、リード３４０－２を介して出力される。
図４Ｄは、オーバモールド・プラスチック・パッケージ内に図４ＢのＲＦトランジスタ増幅器ダイ２１０を含むパッケージングされたＲＦトランジスタ増幅器４００の概略断面図である。図４Ｄに示すように、パッケージングされたＲＦトランジスタ増幅器４００は、プラスチック・オーバモールド４１０によって少なくとも部分的に取り囲まれた、リード・フレーム又は金属スラグの一部である金属ヒート・シンクなどのベース４２０を含む。ＲＦトランジスタ増幅器ダイ２１０は、例えば、図４Ｂに示される導電性バンプ２８０を使用して相互接続構造２７０上に取り付けられ、相互接続構造２７０は、ベース４２０上に取り付けられている。ベース４２０は、例えば、相互接続構造２７０の放熱構造２９０を通って運ばれる熱を放散させることができる金属ベースを含むことができる。追加の構成要素４５０、４６０が相互接続構造２７０上に取り付けられている。これらの追加の構成要素は、例えば、基本波周波数においてインピーダンス整合を行うために、及び／又は相互変調積を接地に終端するために使用される入力整合構成要素４５０及び出力整合構成要素４６０を含むことができる。上述したように、これらの整合構成要素は、例えば、集積受動デバイス又はプリント回路板に（少なくとも部分的に）実装された抵抗器、コンデンサ、及び／又はインダクタを含む受動ＲＦ構成要素であってもよい。導電性リード４４０は、プラスチック・オーバモールド４１０を貫いて延在し、ＲＦトランジスタ増幅器４００を外部デバイス／回路／電源に接続できるようにする。図示する実施例では、導電性リード４４０を相互接続構造２７０上の受動ＲＦ構成要素４５０、４６０に接続するためにワイヤ・ボンド４７０が使用されているが、ワイヤ・ボンド４７０は、他の実施例では省略されてもよい。
図４Ｅは、プリント回路板ベースのパッケージ内に図４ＢのＲＦトランジスタ増幅器ダイを含むパッケージングされたＲＦトランジスタ増幅器３００Ａの概略断面図である。パッケージングされたＲＦトランジスタ増幅器３００Ａは、パッケージングされたＲＦトランジスタ増幅器３００のリード３４０－１、３４０－２が、入力及び出力リードとして機能するトレース３４２－１、３４２－２を含むプリント回路板３２２で置き換えられていることを除いては、図４Ｃを参照して上述したパッケージングされたＲＦトランジスタ増幅器３００と非常に類似している。プリント回路板３２２は、例えば導電性接着剤を介して金属ベース３２０に取り付けられてもよい。プリント回路板３２２は、中央開口部を含み、相互接続構造２７０は、ベース（例えば、金属フランジ）３２０上のこの開口部内に取り付けられている。ＲＦトランジスタ・ダイ２１０及び整合ネットワーク３５０－１、３５０－２、３６０－１、３６０－２は、相互接続構造２７０上に取り付けられている。
本明細書で論じる本発明の実施例によるＲＦトランジスタ増幅器のいずれも、図４Ｃ～図４Ｅに示すオープン・キャビティ・パッケージ及びオーバモールド・パッケージなどのパッケージ内に取り付けることができることが理解されよう。したがって、図４Ｃ～図４Ｅに示されるＲＦトランジスタ・ダイ２１０及び相互接続構造２７０は、本明細書で論じる本発明の実施例のいずれかによるＲＦトランジスタ・ダイ及び相互接続構造で置き換えられ、パッケージングされたＲＦトランジスタ増幅器の多くのさらなる実施例を提供することができる。実施例によっては、パッケージングされたＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイとしてモノリシック・マイクロ波集積回路（ＭＭＩＣ）を含むことができ、ＲＦトランジスタ増幅器ダイは、単一の集積ダイに複数のディスクリート回路を組み込む。さらに及び／又は代替として、パッケージは、直列に接続されて多段ＲＦトランジスタ増幅器を形成する経路内の複数のＲＦトランジスタ増幅器ダイ、及び／又は、複数の経路に（例えば、並列に）配置されて、ドハティ増幅器構成などの複数のトランジスタ増幅器ダイ及び複数の経路を有するＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができる。一部の実施例では、パッケージングされたＲＦトランジスタ増幅器は、裏面相互接続構造への電気的接続を提供する導電性ゲート・ビア及び／又は導電性ドレイン・ビアを有する本発明の実施例によるＲＦトランジスタ増幅器ダイ、並びにワイヤ・ボンドを介して他の構造に接続されるゲート端子及びドレイン端子を有する図１ＡのＲＦトランジスタ・ダイ１１０などの従来のＲＦトランジスタ増幅器ダイを含むことができる。
図５Ａは、ファンイン・トポロジでＲＤＬ積層構造５１０上に取り付けられたＲＦトランジスタ増幅器ダイ２１０を含む、本発明の実施例によるＲＦトランジスタ増幅器５００の概略断面図である。当技術分野で知られているように、集積回路チップは、導電性バンプ又は他の導電性取り付け機構などのコンタクトを使用して、様々な下にある基板上に取り付けられ、電気的に接続されることがある。コンタクトは、集積回路チップ上の端子と基板上の対応する電気的接続点（例えば、導電性パッド）との間の電気的接続を提供することができる。基板を使用して、ゲート、ドレイン、及びソース端子の構成を再構成して、例えば、別の基板上の端子と位置合わせすることができる。
図５Ａに示すように、ＲＦトランジスタ増幅器ダイ２１０は、ＲＤＬ積層構造５１０上に取り付けられてもよい。ＲＤＬ積層構造５１０は、ＲＦトランジスタ増幅器ダイ２１０上のそれぞれのゲート端子２２２、ドレイン端子２２４、及びソース端子２２６と位置合わせされ得る上部ゲート端子５２２、上部ドレイン端子５２４、及び上部ソース端子５２６を含むことができ、それにより、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６が、例えば導電性エポキシ又はバンプ（図示せず）を使用して、それぞれの上部ゲート端子５２２、上部ドレイン端子５２４、及び上部ソース端子５２６に物理的且つ電気的に接続され得るようにする。ＲＤＬ積層構造５１０は、下部ゲート端子５３２、下部ドレイン端子５３４、及び下部ソース端子５３６をさらに含む。図５Ａに示すように、上部ゲート端子５２２を下部ゲート端子５３２に、上部ドレイン端子５２４を下部ドレイン端子５３４に、上部ソース端子５２６を下部ソース端子５３６に電気的に接続する１つ又は複数の導電性ゲート・ビア５４２、導電性ドレイン・ビア５４４、及び導電性ソース・ビア５４６が設けられている。導電性ゲート・ビア５４２及び導電性ドレイン・ビア５４４は、ＲＦトランジスタ増幅器ダイ２１０の底面において、それぞれのゲート端子２２２及びドレイン端子２２４の内側に位置する。ＲＦトランジスタ増幅器５００を顧客のプリント回路板などの別の基板に取り付けるために、下部ゲート端子５３２、下部ドレイン端子５３４、及び下部ソース端子５３６に導電性バンプ２８０が取り付けられている。ＲＦトランジスタ増幅器５００は、ＲＤＬ積層構造５１０が、ゲート、ドレイン、及びソース用の電気的接続（ここでは導電性バンプ２８０）を、ＲＦトランジスタ増幅器ダイ２１０の底面の中心に向かって全体的に内側に再配置するファンイン・トポロジを有する。
導電性バンプ２８０はすべて、ＲＦトランジスタ増幅器ダイ２１０の「フットプリント」内にあるため、導電性バンプ２８０は、ウエハ・レベル処理中に図４Ａに示されるウエハ２０１の底部側に施されてもよく、次いで、ウエハ２０１は、導電性バンプ２８０が個々のＲＦトランジスタ増幅器ダイ２１０に施された後にダイシングされてもよい。典型的には、個々のＲＦトランジスタ増幅器ダイ２１０は、後でダイシングされて図５Ａの複数のＲＦトランジスタ増幅器５００を提供する大きなＲＤＬ積層構造（又は他の相互接続構造）上に取り付けられる。しかしながら、他の実施例では、ＲＤＬ積層構造は、ウエハ２０１に接合されてもよく、その後ウエハ２０１がダイシングされて図５Ａの複数のＲＦトランジスタ増幅器５００を提供することができることが理解されるであろう。
図５Ｂは、ファンアウト・トポロジで再配線層基板５１０’上に取り付けられたＲＦトランジスタ増幅器ダイ２１０を含む、本発明の実施例によるＲＦトランジスタ増幅器５００’の概略断面図である。ＲＦトランジスタ増幅器５００’は、それに含まれるＲＤＬ積層構造５１０’が、下部ゲート端子５３２及び下部ドレイン端子５３４がそれぞれのゲート端子２２２及びドレイン端子２２４の外側に（ＲＦトランジスタ増幅器ダイ２１０を下から見たときに）位置するファンアウト・トポロジを有することを除いては、上述のＲＦトランジスタ増幅器５００と非常に類似している。ＲＦトランジスタ増幅器５００’を顧客のプリント回路板などの別の基板に取り付けるために、下部ゲート端子５３２、下部ドレイン端子５３４、及び下部ソース端子５３６に導電性バンプ（又は他のコンタクト）２８０が取り付けられている。
図５Ｃは、ファンアウト・トポロジでカスタム・インタポーザ５１０’’上に取り付けられたＲＦトランジスタ増幅器ダイ２１０を含む、本発明の実施例によるＲＦトランジスタ増幅器５００’’の概略断面図である。インタポーザは、コンタクト２８０の位置に関して柔軟性を向上させることができるカスタムＲＤＬ積層構造設計であってもよい。さらに、場合によっては、コンデンサ又はインダクタ（図示せず）などの受動回路をインタポーザ５１０’’内に実装して、追加の構成要素２８０（図３参照）の必要性を低減することができる。
上述したように、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、多くの場合、入力インピーダンス整合ネットワーク、入力高調波終端回路、出力高調波終端回路、及び出力インピーダンス整合ネットワークのうちの１つ又は複数を含む。これらの整合回路のそれぞれは、１つ又は複数のコンデンサ及び／又はインダクタを含んでもよい。従来のＲＦトランジスタ増幅器では、インダクタンスは、多くの場合、ＲＦトランジスタ増幅器ダイと、様々な受動ＲＦ構成要素と、増幅器の入力／出力リードとの間の接続を形成するボンド・ワイヤを使用して少なくとも部分的に実装されている。
用途がより高い周波数に移行するにつれて、基本波周波数において適切にインピーダンス整合を行うために、並びに／或いは２次及び／又は３次高調波などの特定の高調波を終端させるために必要なインダクタンス量は、典型的には、減少する。一部の用途では、非常に短く、太いボンド・ワイヤを使用したとしても、ボンド・ワイヤのインダクタンスは、整合回路のうちの１つ又は複数によって必要とされる最適なインダクタンス量を超えることがある。インダクタンスが、インピーダンス整合回路に最適なインダクタンス量よりも大きい場合、ＲＦトランジスタ増幅器の反射減衰量が増加する可能性があり、及び／又は動作帯域幅が減少する可能性がある。インダクタンスが、高調波終端回路に最適なインダクタンス量よりも大きい場合、問題の高調波の低減があまり達成されない可能性があり、そのため、ＲＦトランジスタ増幅器の効率、電力、及び／又は利得性能が劣化し、受動相互変調歪みレベルの上昇をもたらす可能性があり、これにより、ＲＦトランジスタ増幅器が使用される通信システムの他の態様が劣化することがある。
本発明の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、最適なインピーダンス整合をもたらす直列インダクタンス量よりも多くの直列インダクタンスを有するという上述の問題を回避することができる。特に、本発明の実施例によるＲＦトランジスタ増幅器で使用される導電性ゲート・ビア及び導電性ドレイン・ビアは、例示的な実施例では、０．２０３２ｍｍ（８ミル）未満、しばしば０．１２７ｍｍ（５ミル）未満、０．１０１６ｍｍ（４ミル）未満、又はさらに０．０７６２ｍｍ（３ミル）未満の長さを有することができる。対照的に、従来のＲＦトランジスタ増幅器で使用されるゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤは、典型的には、長さが少なくとも０．５０８ｍｍ（２０ミル）であり、０．７６２ｍｍ（３０ミル）以上の長さが一般的である。したがって、ゲート・ビア及びドレイン・ビアによって導入されるインダクタンスは、同等のゲート・ボンド・ワイヤ及びドレイン・ボンド・ワイヤによって導入されるインダクタンスのほんの数分の一（例えば、おそらくインダクタンスの１５～２０％程度）である可能性があり、これにより、インダクタンスが、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器の様々な整合回路によって必要とされる最適なインダクタンス量以下であることが保証され得る。整合ネットワークに対する最適なインダクタンス量を得るために必要な任意の追加のインダクタンスは、相互接続構造、ＲＦ受動構成要素などに取り付けられ若しくは実装されるインダクタ・チップ及び／又は誘導性トレース（又は他の構造）を使用して追加されてもよい。
ＲＦトランジスタ増幅器ダイ上のゲート端子及びドレイン端子にボンド・ワイヤをはんだ付けするために使用されるボール・ボンダは、典型的には＋／－０．０２５４ｍｍ（１ミル）の公差を有し、潜在的に各ボンド・ワイヤの長さに０．１０１６ｍｍ（４ミル）もの変動をもたらすため、デバイスの底部側にゲート端子及びドレイン端子を取り付けることで、大量生産中のプロセス変動を低減することもできる。このようなボンド・ワイヤの長さの変動に関連付けられたインダクタンス量は、特に、より高い周波数においてかなり大きくなる可能性があり、インピーダンス整合回路の性能、したがって、ＲＦトランジスタ増幅器の性能を劣化させる可能性がある。さらに、導電性バンプ、ダイ・アタッチ材料などを使用する表面実装プロセスを通して、ゲート及びドレイン端子を相互接続構造上の対応するゲート・パッド及びドレイン・パッドに接続することで、ボンド・ワイヤ接続が必要とされる場合に使用される可能性があるものよりも小さいゲート端子及びドレイン端子の使用が可能となり、したがって、本発明の実施例によるＲＦトランジスタ増幅器ダイは、ゲート端子サイズ及びドレイン端子サイズがダイのサイズに影響を及ぼす用途においてより小さくなる可能性がある。さらに、ワイヤ・ボンドではなくボール・ボンディング技術を使用することにより、製造コストを低減することができる。
本発明の実施例によるＲＦトランジスタ増幅器に含まれる導電性ゲート・ビア及び導電性ドレイン・ビアによって提供される別の利点は、導電性ゲート・ビア及び導電性ドレイン・ビアの上部及び底部の両方に接続を行うことができるため、整合ネットワークを実装するためのより多くの柔軟性が提供されることである。本発明の実施例によるＲＦトランジスタ増幅器のこの特徴は、図６の回路図に概略的に示されている。図６に示すように、ＲＦトランジスタ増幅器２００は、一対のＲＦ入力、すなわち、ＲＦトランジスタ増幅器ダイ２１０のゲート（すなわち、ゲート・バスに直接接続する上部ゲート端子）に直接接続する第１の「頂部」ＲＦ入力と、導電性ゲート・ビア２６２の底部に接続する「底部」ＲＦ入力とを有する。これらのＲＦ入力は、導電性ゲート・ビア２６２の固有インダクタンスを表すインダクタンスＬｇａｔｅ－ｖｉａを介して互いに電気的に接続されている。同様に、ＲＦトランジスタ増幅器２００は、一対のＲＦ出力、すなわち、ＲＦトランジスタ増幅器ダイ２１０のドレイン（すなわち、ドレイン・バスに直接接続する上部ドレイン端子）に直接接続する第１の「頂部」ＲＦ出力と、導電性ドレイン・ビア２６４の底部に接続する「底部」ＲＦ出力とを有する。これらのＲＦ出力は、導電性ドレイン・ビア２６４の固有インダクタンスを表すインダクタンスＬｄｒａｉｎ－ｖｉａを介して互いに電気的に接続されている。この構成により、特定の整合トポロジを実装するための柔軟性を向上させることができる。
例えば、図７Ａは、入力直列インピーダンス整合回路と、高調波周波数（例えば、第２高調波又は「２ｆ０」）の終端のための入力高調波終端回路と、出力シャント－Ｌインピーダンス整合回路とを有する従来のＲＦトランジスタ増幅器６００の回路図である。入力及び出力直列伝送線路６１０－１、６１０－２は、ＲＦトランジスタ増幅器ダイ１１０とＲＦ入力（例えば、ゲート・リード）及び出力（例えば、ドレイン・リード）との間の適切なインピーダンス変換を提供するように選択されてもよい。これらの直列伝送線路６１０－１、６１０－２は、例えば顧客プリント回路板などの下にある基板（図示せず）上の伝送線路整合ネットワークの延長として扱うことができ、電気的幅は、インピーダンス整合のための所望の特性インピーダンスを達成するように選択又は構成することができる。従来の設計では、これらの整合回路は、ボンド・ワイヤ（インダクタンス用）及びＲＦ受動構成要素（容量用）を介して実装されている。この構成は、ＲＦ性能を損なうことがある入力側ボンド・ワイヤと出力側ボンド・ワイヤとの間の寄生結合をもたらす可能性があり、上述したように、より高い周波数では、ボンド・ワイヤは、インピーダンス整合及び／又は高調波終端を損なうことがある過剰なインダクタンスを導入する可能性がある。
図７Ｂ及び図７Ｃは、本発明の実施例による、ＲＦトランジスタ増幅器ダイを使用する図７Ａに示される整合トポロジの２つの可能な実施態様を示す。図７Ｂに示すように、ＲＦ入力及び入力インピーダンス整合ネットワークは、上部ゲート端子に接続されているが、入力高調波終端回路は、下部ゲート端子に結合されてもよい。出力側では、出力インピーダンス整合ネットワークは、シャント回路として下部ドレイン端子に接続されているが、ＲＦ出力は、上部ドレイン端子に接続されている。図７Ｃに示すように、代替の実施例では、ＲＦ入力及び入力インピーダンス整合ネットワークは、下部ゲート端子に接続されているが、入力高調波終端回路は、シャント回路として上部ゲート端子に結合されてもよい。出力側では、出力インピーダンス整合ネットワークは、シャント回路として上部ドレイン端子に接続されているが、ＲＦ出力は、下部ドレイン端子に接続されている。
図８Ａ及び図８Ｂは、本発明のさらなる実施例によるＲＦトランジスタ増幅器７００を示す。特に、図８Ａは、ＲＦトランジスタ増幅器７００の概略断面図であり、そこに含まれる回路構成要素及びそれらの間の電気的相互接続を示し、図８Ｂは、ＲＦトランジスタ増幅器７００の回路図である。
図８Ａに示すように、ＲＦトランジスタ増幅器７００は、例えば、上述したＲＦトランジスタ増幅器ダイ２１０、又は本発明の実施例による他のＲＦトランジスタ増幅器ダイのいずれかを使用して実装されてもよいＲＦトランジスタ・ダイを含む。ＲＦトランジスタ増幅器ダイ２１０は、ＲＤＬ積層構造７１０上に取り付けられているが、半導体処理技術を使用してシリコン、アルミナ、若しくはガラスなどの薄膜基板上に形成されたコンデンサ（及びおそらくインダクタなどの他の受動デバイス）を備える多層プリント回路板又は集積受動デバイスすなわち「ＩＰＤ」などの他の実施例では、他の取り付け構造が使用されてもよい。ＲＤＬ積層構造７１０は、導電性領域７１２及び誘電体領域７１４を含む。複数のＲＦ受動構成要素７２０－１～７２０－４は、ＲＤＬ積層構造７１０上に取り付けられている。ＲＦトランジスタ増幅器ダイ２１０とＲＦ受動構成要素７２０－１～７２０－４との間の相互接続は、ボンド・ワイヤ７３０を使用して、且つＲＤＬ積層構造７１０の電気的接続を介して行われている。
特に、ＲＦ入力７４０及びＲＦ出力７４２は、ＲＤＬ積層構造７１０の導電性構造として形成されている。ＲＦ入力７４０は、第１の外部回路に接続されてもよく、ＲＦ出力７４２は、第２の外部回路に接続されてもよい。最初に図８Ａの入力（左）側に注目すると、第１のボンド・ワイヤ７３０－１は、ＲＦ入力７４０を、接地へのシャント・コンデンサを含むＲＦ受動構成要素７２０－１の上部端子に接続する。ＲＦ受動構成要素７２０－１は、例えば、コンデンサＩＰＤ又は表面実装コンデンサ・チップとして実装されてもよい。ＲＦ受動構成要素７２０－１の下部端子は、ＲＤＬ積層構造７１０の接地領域に接続されている。第１のボンド・ワイヤ７３０－１は、図８Ｂに示されるインダクタンス「Ｉｎｐｕｔ＿Ｌ２」を実装し、ＲＦ受動構成要素７２０－１は、図８Ｂに示されるシャント容量「Ｉｎｐｕｔ＿Ｃ１」を実装する。第２のボンド・ワイヤ７３０－２は、ＲＦ受動構成要素７２０－１の上部端子をＲＦトランジスタ増幅器ダイ２１０の上部ゲート端子２４３に接続する。第２のボンド・ワイヤ７３０－２は、図８Ｂに示される直列インダクタンス「Ｉｎｐｕｔ＿Ｌ１」を実装する。ＲＦトランジスタ増幅器ダイ２１０の導電性ゲート・ビア２６２の固有インダクタンスは、インダクタンス「Ｌｖｉａ＿Ｇ」として図８Ｂに示されている。導電性ゲート・ビア２６２の下端に接続されたＲＦトランジスタ増幅器ダイ２１０の下部ゲート端子２２２は、コンタクト２８０を介してＲＤＬ積層構造７１０上の導電性トレース７１６－１に接続されている。導電性トレース７１６－１は、コンデンサ及び／又はインダクタを含むことができるＲＦ受動構成要素７２０－２に接続されている。ＲＦ受動構成要素７２０－２は、例えば、ＩＰＤとして、又は表面実装チップとして実装されてもよい。導電性トレース７１６－１とＲＦ受動構成要素７２０－２との組合せは、図８Ｂに示される直列Ｃ－Ｌ回路「Ｉｎｐｕｔ＿２ｆ」を実装することができる。
次に図８Ａの出力（右）側に注目すると、第３のボンド・ワイヤ７３０－３は、ＲＦトランジスタ増幅器ダイ２１０の上部ドレイン端子２５３を、接地へのシャント・コンデンサを形成するＲＦ受動構成要素７２０－４の上部端子に接続する。ＲＦ受動構成要素７２０－４は、例えば、コンデンサＩＰＤとして、又は表面実装コンデンサ・チップとして実装されてもよい。ＲＦ受動構成要素７２０－４の下部端子は、コンタクト２８０を介してＲＤＬ積層構造７１０の接地領域に接続されている。第３のボンド・ワイヤ７３０－３は、図８Ｂに示される直列インダクタンス「Ｏｕｔｐｕｔ＿Ｌ１」を実装し、ＲＦ受動構成要素７２０－４は、図８Ｂに示されるシャント容量「Ｏｕｔｐｕｔ＿Ｃ１」を実装する。第４のボンド・ワイヤ７３０－４は、ＲＦ受動構成要素７２０－４の上部端子をＲＤＬ積層構造７１０のＲＦ出力７４２に接続する。第４のボンド・ワイヤ７３０－４は、図８Ｂに示される直列インダクタンス「Ｏｕｔｐｕｔ＿Ｌ２」を実装する。ＲＦトランジスタ増幅器ダイ２１０の導電性ドレイン・ビア２６４の固有インダクタンスは、インダクタンス「Ｌｖｉａ＿Ｄ」として図８Ｂに示されている。導電性ドレイン・ビア２６４の下端に接続されたＲＦトランジスタ増幅器ダイ２１０の下部ドレイン端子２２４は、コンタクト２８０を介してＲＤＬ積層構造７１０上の導電性トレース７１６－２に接続されている。導電性トレース７１６－２は、コンデンサ及び／又はインダクタを含むことができるＲＦ受動構成要素７２０－３に接続されている。ＲＦ受動構成要素７２０－３は、例えば、ＩＰＤ又は表面実装チップとして実装されてもよい。導電性トレース７１６－２とＲＦ受動構成要素７２０－３との組合せは、図８Ｂに示される直列Ｃ－Ｌ回路「Ｏｕｔｐｕｔ＿ｆ０」を実装することができる。
図８Ａ～図８Ｂから分かるように、ＲＦトランジスタ増幅器７００において、ＲＦ入力及びＲＦ出力は、上部ゲート端子及び上部ドレイン端子を介してそれぞれ配線され、入力高調波終端回路及び出力インピーダンス整合回路は、下部ゲート端子及び下部ドレイン端子を介してそれぞれ配線されている。図９Ａ及び図９Ｂは、ＲＦ入力及びＲＦ出力が下部ゲート端子及び下部ドレイン端子を介してそれぞれ配線され、入力高調波終端回路及び出力インピーダンス整合回路がそれぞれの上部ゲート端子及び上部ドレイン端子を介して配線されたＲＦトランジスタ増幅器８００の概略断面図及び回路図である。
図９Ａに示すように、ＲＦトランジスタ増幅器８００は、ＲＤＬ積層構造８１０（代替として、多層プリント回路板又はＩＰＤなどの別の取り付け構造であってもよい）に取り付けられたＲＦトランジスタ増幅器ダイ２１０（本発明の実施例による他のＲＦトランジスタ増幅器ダイのいずれかとして実装されてもよい）を含む。ＲＤＬ積層構造８１０は、導電性領域８１２及び誘電体領域８１４を含む。一対のＲＦ受動構成要素８２０－１、８２０－２がＲＤＬ積層構造８１０上に取り付けられている。ＲＦ入力８４０は、ＲＤＬ積層構造８１０の導電性構造として実装されている。このＲＦ入力８４０は、第１の外部回路に接続されてもよい。ＲＦ入力８４０は、コンタクト２８０によってＲＦトランジスタ増幅器ダイ２１０の下部ゲート端子２２２に接続され、導電性ゲート・ビア２６２を介してＲＦトランジスタ増幅器ダイ２１０のゲートに接続されている。ＲＦトランジスタ増幅器ダイ２１０の導電性ゲート・ビア２６２の固有インダクタンスは、インダクタンス「Ｌｖｉａ＿Ｇ」として図９Ｂに示されている。第１のボンド・ワイヤ８３０－１は、ＲＦトランジスタ増幅器ダイ２１０の上部ゲート端子２４３をＲＦ受動構成要素８２０－１の上部端子に接続する。ＲＦ受動構成要素８２０－１は、ランプ容量を含んでもよく、例えば、コンデンサＩＰＤ又は表面実装コンデンサ・チップとして実装されてもよい。ＲＦ受動構成要素８２０－１の下部端子は、ＲＤＬ積層構造８１０の接地領域に接続されている。第１のボンド・ワイヤ８３０－１は、図９Ｂに示される回路「Ｉｎｐｕｔ＿２ｆ」に含まれるインダクタンスを実装し、ＲＦ受動構成要素８２０－１は、回路「Ｉｎｐｕｔ＿２ｆ」に含まれる容量を実装する。
第２のボンド・ワイヤ８３０－２は、ＲＦトランジスタ増幅器ダイ２１０の上部ドレイン端子２５３を、接地へのシャント・コンデンサを形成するＲＦ受動構成要素８２０－２の上部端子に接続する。ＲＦ受動構成要素８２０－２は、例えば、コンデンサＩＰＤとして、又は表面実装コンデンサ・チップとして実装されてもよい。ＲＦ受動構成要素８２０－２の下部端子は、コンタクト２８０を介してＲＤＬ積層構造８１０の接地領域に接続されている。
第２のボンド・ワイヤ８３０－２及びＲＦ受動構成要素８２０－２に実装されたランプ容量は、一緒になって、図９Ｂの「Ｏｕｔｐｕｔ＿ｆ０」とラベル付けされた直列Ｌ－Ｃ回路を実装する。ＲＦ出力８４２は、ＲＤＬ積層構造８１０の導電性構造として実装され、第２の外部回路に接続されてもよい。ＲＦ出力８４２は、コンタクト２８０によってＲＦトランジスタ増幅器ダイ２１０の下部ドレイン端子２２４に接続され、導電性ドレイン・ビア２６４を介してＲＦトランジスタ増幅器ダイ２１０のドレインに接続されている。ＲＦトランジスタ増幅器ダイ２１０の導電性ドレイン・ビア２６４の固有インダクタンスは、インダクタンス「Ｌｖｉａ＿Ｄ」として図９Ｂに示されている。
図１０Ａ及び図１０Ｂは、本発明のさらなる実施例による２つのＲＦトランジスタ増幅器ダイの頂部メタライゼーションの構造を示す概略断面図である。
図１０Ａに示すように、本発明の実施例によるＲＦトランジスタ増幅器ダイ２１０’は、ＲＦトランジスタ増幅器ダイ３１０がドレイン・ビア２６４を含まないことを除いては、ＲＦトランジスタ増幅器ダイ２１０と非常に類似しており、ＲＦトランジスタ増幅器ダイ２１０’のドレイン端子は、図１Ａ～図１ＢのＲＦトランジスタ増幅器１００を参照して上述したやり方で、半導体層構造２３０の頂部側に実装され、例えば、ボンド・ワイヤを介してドレイン・リードに接続されてもよい。ＲＦトランジスタ増幅器ダイ２１０’は、例えば、ボンド・ワイヤが出力整合ネットワークのいずれにもあまり大きなインダクタンスをもたらさない場合に使用することができる。ＲＦトランジスタ増幅器ダイ２１０’の残りの部分は、ＲＦトランジスタ増幅器２１０と同一であってもよく、したがって、そのさらなる説明は省略する。
図１０Ｂに示すように、本発明の実施例によるＲＦトランジスタ増幅器ダイ２１０’’も、ＲＦトランジスタ増幅器ダイ２１０’’がゲート・ビア２６２を含まないことを除いては、ＲＦトランジスタ増幅器ダイ２１０と非常に類似しており、ＲＦトランジスタ増幅器ダイ２１０’’のゲート端子は、図１Ａ～図１ＢのＲＦトランジスタ増幅器１００を参照して上述したやり方で、半導体層構造２３０の頂部側に実装され、例えば、ボンド・ワイヤを介してゲート・リードに接続されてもよい。ＲＦトランジスタ増幅器ダイ２１０’’は、例えば、ボンド・ワイヤが入力整合ネットワークのいずれにもあまり大きなインダクタンスをもたらさない場合に使用することができる。ＲＦトランジスタ増幅器ダイ２１０’’の残りの部分は、ＲＦトランジスタ増幅器２１０と同一であってもよく、したがって、そのさらなる説明は省略する。ＲＦトランジスタ増幅器ダイ２１０’、２１０’’は、本発明の上述の実施例のいずれかにおいて、ＲＦトランジスタ増幅器ダイ２１０の代わりに使用されてもよい。
図８Ａ～図９Ｂを参照して上述したように、本発明の実施例によるＲＦトランジスタ増幅器は、ＲＤＬ積層構造又は他の基板上に取り付けられたＩＰＤの形態のＲＦ受動構成要素を含むことができる。図８Ａ～図９Ｂの実施例では、ＲＦ受動構成要素７２０、８２０への接地接続はコンタクト２８０を使用して形成され、ＩＰＤへの他の接続はボンド・ワイヤを使用して形成されている。本発明のさらなる実施例によると、ＲＦ受動構成要素への電気的接続のすべてを、導電性バンプ、又はワイヤ・ボンディング接続以外の他の電気的接続を使用して形成することができる。これにより、製造作業がさらに簡略化され、（大きなワイヤ・ボンド・パッドがもはや不要となるため）デバイスのフットプリントを小さくすることができ、（ボンド・ワイヤの長さの変動に起因する）インダクタンスの変動、寄生インダクタンス、及び特に高周波用途での過剰なインダクタンスの問題など、ワイヤ・ボンド接続を使用する際に生じることがあるＲＦ性能の問題の一部を取り除くことができる。
図１１Ａは、本発明の実施例による１つのそのようなＲＦトランジスタ増幅器９００の概略断面図である。図１１Ａに示すように、ＲＦトランジスタ増幅器９００は、ＲＦトランジスタ増幅器ダイ２１０（又は本発明の実施例による他のＲＦトランジスタ増幅器ダイのいずれか）及びＲＦ受動構成要素９２０－１を含み、これらは両方ともＲＤＬ積層構造９１０上に取り付けられている。図１１Ａの実施例では、ＲＦトランジスタ増幅器９００は、入力インピーダンス整合回路及び入力高調波終端回路を含むが、出力整合回路を含まない。入力整合回路は、主にＲＦ受動構成要素９２０－１に実装されている。
ＲＤＬ積層構造９１０は、誘電体ベース９１６内に形成された複数の導電性トレース９１２及び導電性ビア９１４を含む。導電性トレース９１２及び導電性ビア９１４は、ＲＦトランジスタ増幅器ダイ２１０及びＲＦ受動構成要素９２０－１上の様々な端子を電気的に接続するために使用される。ＲＤＬ積層構造９１０は、ゲート・リード９４０、ドレイン・リード９４２、及びソース接続９４４への接続を含む、外部回路への電気的接続をさらに含む。ソース接続９４４は、一部の実施例では、電気的接地に接続されてもよい。ＲＤＬ積層構造９１０は、ＲＦトランジスタ増幅器ダイ９００で生成された熱をＲＦトランジスタ増幅器２１０のパッケージ（図示せず）の外部に放散させる金属スラグ９４６（又は、代替として、金属充填された又は大部分充填された、例えば、銅充填されたビアなどの少なくとも７５％充填又は少なくとも８５％充填されたビアの高密度アレイ）をさらに含む。
ＲＦトランジスタ増幅器ダイ２１０への電気的接続は、導電性ゲート・ビア、ドレイン・ビア、及びソース・ビア２６２、２６４、２６６の下端においてダイ２１０の裏面に対して行われる。ＲＦトランジスタ増幅器ダイ２１０は、共晶材料、プレコート（例えば、金－スズ・プレコート）、はんだプリフォーム、焼結（例えば、Ａｇ焼結）などの典型的なダイ取り付け技術を使用して、ＲＤＬ積層構造９１０に直接取り付けられてもよい。
例えばＩＰＤであってもよいＲＦ受動構成要素９２０－１は、ＲＤＬ積層構造９１０にフリップチップで取り付けられている。ＲＦ受動構成要素９２０－１は、その「上」側に複数の端子を有することができ、これらの端子には導電性バンプ２８０などの複数のコンタクトが予め取り付けられていてもよい。次いで、ＲＦ受動構成要素９２０－１を上下逆さまにすることができ、導電性バンプ２８０をＲＤＬ積層構造９１０上の対応する導電性パッド上に取り付けて、ＲＦ受動構成要素９２０－１をＲＤＬ積層構造に物理的且つ電気的に取り付けることができる。
ＲＦ受動構成要素９２０－１は、入力整合ネットワークの少なくとも一部を実装するために使用され得る１つ若しくは複数のコンデンサ及び／又は１つ若しくは複数のインダクタを含むことができきる。図１１Ａに示される実施例では、ＲＦ受動構成要素９２０－１は、図１１Ａに概略的に示される一対のコンデンサ９２２－１、９２２－２及び一対のインダクタ９２４－１、９２４－２を含む。インダクタ９２４は、例えば、所望の量のインダクタンスを生成するように、狭められ、細長くされ、螺旋状にされてもよい導電性トレースとして実装することができる。０．１０１６ｍｍ（４ミル）程度のワイヤ長の変動を有することがある前述のワイヤ・ボンディング・プロセスによって生成されるインダクタンスとは異なり、このような各導電性トレースによって生成されるインダクタンスの量は、注意深く制御することが可能である。
図１１Ａに示すように、ＲＤＬ積層構造９１０上のゲート・リード９４０は、導電性ビアによってＲＤＬ積層構造９１０の上側の導電性パッド９１２に接続されている。第１のコンタクト２８０は、導電性パッド９１２をＲＦ受動構成要素９２０－１の第１の端子９２６－１に電気的に接続する。第１の端子９２６－１は、第１のコンデンサ９２２－１の第１の電極に電気的に接続されている。第１のコンデンサ９２２－１の第２の電極は、ＲＦ受動構成要素９２０－１の第２の端子９２６－２に接続されてもよく、この第２の端子は、第２のコンタクト２８０によってＲＤＬ積層構造９１０上の対応するパッドに接続されている。第２のコンタクト２８０は、電気的接地に接続されてもよいＲＤＬ積層構造９１０上のソース接続に電気的に接続されてもよい。第１のコンデンサ９２２－１の第１の電極は、第１の誘導性トレース・セグメント９２４－１によって第２のコンデンサ９２２－２の第１の電極に接続されている。第２のコンデンサ９２２－２の第２の電極は、ＲＦ受動構成要素９２０－１の第３の端子９２６－３に接続されてもよく、この第３の端子は、第３のコンタクト２８０によってＲＤＬ積層構造９１０上の対応するパッドに接続されている。第３のコンタクト２８０は、ＲＤＬ積層構造９１０上のソース接続に電気的に接続されてよい。第２のコンデンサ９２２－２の第１の電極は、第２の誘導性トレース・セグメント９２４－２によって、ＲＦ受動構成要素９２０－１の第４の端子９２６－４に接続され、この第４の端子は、第４のコンタクト２８０によって、ＲＤＬ積層構造９１０上の対応するパッドに接続されている。ＲＦトランジスタ増幅器ダイ２１０上のゲート端子２２２は、第５のコンタクト２８０を介してＲＤＬ積層構造９１０上の同じパッド９１２に接続され、それにより、ＲＤＬ積層構造９１０上のゲート・リード９４０において入力されたＲＦ信号は、ＲＦ受動構成要素９２０－１を通ってＲＦトランジスタ増幅器ダイ２１０のゲートに渡され得る。ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４は、コンタクト２８０及びＲＤＬ積層構造９１０の導電性ビアによってＲＤＬ積層構造９１０上のドレイン・リード９４２に接続されている。
図１１Ｂは、本発明のさらなる実施例によるＲＦトランジスタ増幅器９００’の概略断面図である。ＲＦトランジスタ増幅器９００’は、図１１ＡのＲＦトランジスタ増幅器９００と同様であるが、出力整合ネットワークをさらに含む。ＲＦトランジスタ増幅器９００’の説明は、ＲＦトランジスタ増幅器９００’の残りの部分がＲＦトランジスタ増幅器９００と同一であるため、出力整合ネットワークに焦点を当てる。
図１１Ｂに示すように、ＲＦトランジスタ増幅器９００’は、ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４とＲＤＬ積層構造９１０上のドレイン・リード９４２との間に電気的に挿入された第２のＲＦ受動構成要素９２０－２を含む。ＲＦ受動構成要素９２０－２も、例えば、ＲＤＬ積層構造９１０にフリップチップで取り付けられたＩＰＤであってもよい。ＲＦ受動構成要素９２０－２は、その「上」側に複数の端子を有することができ、これらの端子には複数のコンタクト２８０が予め取り付けられていてもよい。図示する実施例では、ＲＦ受動構成要素９２０－２は、インピーダンス整合のためのコンデンサ９２２－３及びインダクタ９２４－３を含むシャントＬ－Ｃネットワークを含み、直列伝送線路は、ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４をＲＤＬ積層構造９１０のドレイン・リード９４２に接続する。直列伝送線路のインピーダンスは、例えば、導電性トレースの幅（又は厚さ）を調整することによって調整することができ、ＲＦトランジスタ増幅器９００’の出力におけるインピーダンス整合をさらに強化する。
図１１Ｃは、図１１ＢのＲＦトランジスタ増幅器９００’の概略回路図である。図１１Ｂには、ＲＦトランジスタ増幅器ダイ２１０、ＲＦ受動構成要素９２０－１、９２０－２、及びＲＤＬ積層構造９１０に含まれる回路素子が示されている。
図１１Ｄは、図１１Ｂ～図１１ＣのＲＦトランジスタ増幅器９００’と同様のＲＦトランジスタ増幅器９００’’の概略上面図である。図１１Ｄに示すように、ＲＦトランジスタ増幅器９００’’は、ＲＤＬ積層構造９１０と、ＲＦトランジスタ増幅器ダイ２１０と、ＲＦトランジスタ増幅器９００’のＲＦ受動構成要素９２０－１、９２０－２と、を含む。これらの構成要素及びそれらの間の電気的接続については既に上述したため、さらなる説明は省略する。ＲＦトランジスタ増幅器９００’’は、高密度（すなわち、高容量）コンデンサ・チップの形態の２つの追加のＲＦ受動構成要素９２０－３、９２０－４をさらに含む。ＲＦ受動構成要素９２０－３は、ＲＦ受動構成要素９２０－１のコンデンサ９２２に誘導接続され、ＲＦ受動構成要素９２０－４は、ＲＦ受動構成要素９２０－２のコンデンサ９２２に誘導接続されている。ＲＦ受動構成要素９２０－３、９２０－４の容量は、ＲＦトランジスタ増幅器９００’と比較して、ＲＦトランジスタ増幅器９００’’のビデオ帯域幅性能を改善することができる。ＲＦ信号経路を高密度コンデンサ・チップ９２０－３、９２０－４の抵抗損失から分離するために、ＲＦ受動構成要素９２０－１と９２０－３との間の接続、及びＲＦ受動構成要素９２０－２と９２０－４との間の接続において、最小量のインダクタンスが必要とされる場合がある。一部の実施例では、必要なインダクタンスは、ＲＦ受動デバイス９２０－１、９２０－２に実装されてもよい。
図１１Ｄは、ＲＤＬ積層構造９１０に実装されたゲート・リード９４０、ドレイン・リード９４２、及びソース・リード９４４も示す。ゲート・リード９４０及びドレイン・リード９４２は、ソース・リード９４４を間に挟んでＲＤＬ積層構造９１０の両側に実装されてもよい。ソース・リード９４４は、ソース・リード９４４を電気的接地に電気的に接続し、相互接続構造を通る放熱経路を提供するために、ＲＦトランジスタ増幅器９００’’を含む端末装置のプリント回路板などの相互接続構造上の対応する導電性パッド／スラグ上に位置し得る導電性ビアの高密度アレイとして、及び／又は大きな導電性パッドとして実装されてもよい。ゲート・リード及びドレイン・リード９４０、９４２は、同様に、相互接続構造上の対応するパッドに電気的に接続されてもよい。
図１２Ａ～図１２Ｂは、本発明のさらなる実施例によるＲＦトランジスタ増幅器１０００を示す。ＲＦトランジスタ増幅器１０００は、ＲＦトランジスタ増幅器９００’’と同様であるが、異なる出力整合回路を有する。特に、図１２Ａに示すように、ドレイン・リード９４２は、ＲＦトランジスタ増幅器ダイ２１０上のドレイン端子２２４に直接接続し、シャントＬ－Ｃ回路９２２－３、９２４－３も同様にドレイン端子２２４に結合されている。図１２Ｂは、図１２ＡのＲＦトランジスタ増幅器の等価回路図である。
図１３は、本発明のさらに別の実施例によるＲＦトランジスタ増幅器１３００の概略断面図である。図１３のＲＦトランジスタ増幅器１３００は、図１１ＡのＲＦトランジスタ増幅器９００に類似しており、主な違いは、ＲＦトランジスタ増幅器１３００が、ＲＤＬ積層構造１１１０上に取り付けられた２つのＲＦトランジスタ増幅器ダイ２１０－１、２１０－２を含む多段増幅器であり、ＲＦトランジスタ増幅器１３００が、ＲＦ受動構成要素１１２０－２に実装された段間インピーダンス整合回路も含むことである。入力インピーダンス整合ＲＦ受動構成要素１１２０－１も、図１１Ａの対応するＲＦ受動構成要素９２０－１とはわずかに異なる設計を有する。
一部の実施例では、２つのＲＦトランジスタ増幅器ダイ２１０－１、２１０－２のそれぞれは同一であってもよいが、そうである必要はないことが理解されよう。例えば、他の実施例では、ＲＦトランジスタ増幅器ダイ２１０－１、２１０－２の一方は、他方より小さくてもよく、又は異なる構成を有してもよい。また、２つのＲＦトランジスタ増幅器ダイ２１０－１、２１０－２の一方は、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器を含むことができ、他方は、例えばシリコンＬＤＭＯＳ ＲＦトランジスタ増幅器などの異なる技術で実装されてもよいことが理解されよう。さらに、図１３に示されるＲＦトランジスタ増幅器ダイ２１０－１、２１０－２はそれぞれ、導電性ゲート・ビア及び導電性ドレイン・ビアの両方を有するが、さらなる実施例では、一方又は両方が導電性ゲート・ビアのみを有してもよく、導電性ドレイン・ビアのみを有してもよく、又は導電性ゲート・ビアも導電性ドレイン・ビアも有さなくてもよいことが理解されるであろう。
ＲＤＬ積層構造上に取り付けられたＲＦトランジスタ増幅器ダイを含む本発明の実施例によるＲＦトランジスタ増幅器は、オーバモールド・パッケージングに特に適している場合がある。図１４は、そのようなオーバモールド・パッケージングを含む本発明の実施例によるパッケージングされたＲＦトランジスタ増幅器１２００の概略断面図である。図１４に示すように、図８ＡのＲＦ増幅器ダイ７００の頂面にプラスチック・オーバモールド１２１０が形成されてもよい。プラスチック・オーバモールド１２１０は、複数のＲＦ増幅器ダイ７００が大きなＲＤＬ積層構造（図示せず）上に取り付けられたウエハ・レベル・パッケージング・プロセスの一部として形成されてもよい。大きなＲＤＬ積層構造上及び個々のＲＦトランジスタ増幅器ダイ７００上にプラスチック・オーバモールドが形成された後、ＲＦトランジスタ増幅器ダイ７００が取り付けられた大きなＲＤＬ積層構造は、図１４に示す複数のパッケージングされたＲＦトランジスタ増幅器１２００を提供するためにダイシングされてもよい。他の実施例では、プラスチック・オーバモールド１２１０は、図８Ａに示すＲＦトランジスタ増幅器構造に直接施されてもよい。その場合、プラスチック・オーバモールドは、ＲＤＬ積層構造７１０の側壁を覆うように形成することもできる。この技術は、例えば、ウエハをダイシングした後に、ＲＦトランジスタ増幅器ダイを相互接続構造に貼り付けることができ、ＲＦトランジスタ増幅器ダイを相互接続構造上に取り付けた後にプラスチック・オーバモールドを施すことができるため、ファンアウト構成を使用する場合に適用することができる。本明細書に開示されるＲＤＬ積層構造上に取り付けられたＲＦトランジスタ増幅器ダイを含む本発明の実施例によるＲＦトランジスタ増幅器のいずれも、上述のプラスチック・オーバモールド・パッケージング構成のいずれかにパッケージングされ得ることが理解されるであろう。本明細書では、「オーバモールド」という用語は、例えば図１４に示すように、ウエハが個々のダイにダイシングされる前にウエハの上に堆積させる保護プラスチック・コーティングなどを包含するように広く使用されていることに留意されたい。
上述した本発明の実施例によるＲＦトランジスタ増幅器のいずれも、顧客に容易に出荷することができるパッケージングされたＲＦトランジスタ増幅器を提供するために、図４Ｃ及び図４Ｄにそれぞれ示すオープン・キャビティ・パッケージ及びオーバモールド・パッケージなどのパッケージに取り付けることができることが理解されよう。したがって、図４Ｃ～図４Ｄに示されるＲＦトランジスタ・ダイ２１０及び相互接続構造２７０は、本明細書で論じる本発明の実施例のいずれかによるＲＦトランジスタ・ダイ及び相互接続構造で置き換えられ、パッケージングされたＲＦトランジスタ増幅器の多くのさらなる実施例を提供することができる。
保護プラスチック・パッケージングは、本明細書に開示された本発明の実施例によるＲＦトランジスタ増幅器のいずれにも施すことができることも理解されるであろう。図１５Ａ～図１５Ｃは、保護プラスチック・パッケージングを含む本発明の実施例によるＲＦトランジスタ増幅器の追加の例を示す。図１５Ａに示すように、図４Ａのウエハ２０１（図１５Ａではその一部のみが見える）は、その上に形成された複数のＲＦトランジスタ・ダイ２１０を有する。ウエハ２０１は、複合ＲＤＬ積層基板１３１０上に取り付けられている。複合ＲＤＬ積層基板１３１０は、それぞれのＲＦトランジスタ増幅器ダイ２１０の下に配置された複数の個々のＲＤＬ積層基板１３１２を含む。各個々のＲＤＬ積層基板１３１２は、複合ＲＤＬ積層基板１３１０の誘電体内に設けられた金属ゲート・スラグ１３４２、金属ドレイン・スラグ１３４４、及び金属ソース・スラグ１３４６を含む。ウエハ２０１は、コンタクト（例えば、導電性はんだ又はダイ・アタッチ材料）を使用するなど、任意の適切な手段によって複合ＲＤＬ積層基板１３１０上に取り付けられてもよい。
各個々のＲＤＬ積層基板１３１２の金属ゲート・スラグ１３４２は、その関連付けられたＲＦトランジスタ増幅器ダイ２１０の導電性ゲート・ビア２６２に電気的に接続され、各個々のＲＤＬ積層基板１３１２の金属ドレイン・スラグ１３４４は、その関連付けられたＲＦトランジスタ増幅器ダイ２１０の導電性ドレイン・ビア２６４に電気的に接続され、各個々のＲＤＬ積層基板１３１２の金属ソース・スラグ１３４６は、その関連付けられたＲＦトランジスタ増幅器ダイ２１０の導電性ソース・ビア２６６に電気的に接続されている。保護プラスチック・コーティング１３０１は、（ウエハ２０１が複合ＲＤＬ基板１３１０上に取り付けられる前又は後のいずれかに）ウエハ２０１の頂面に施されてもよい。次いで、保護プラスチック・コーティング１３０１を上に有するウエハ２０１を、図１５Ａに示す垂直破線スクライブ線に沿ってダイシングして、それぞれが、個々のＲＤＬ積層基板１３１２上に取り付けられたＲＦトランジスタ・ダイ２１０を含む個々のＲＦトランジスタ増幅器１３００を形成することができる。１つのこのような個々のＲＦトランジスタ増幅器１３００が、図１５Ｂに概略的に示されている。図１５Ａ～図１５Ｂの例は、個々のＲＦトランジスタ増幅器１３００を形成するために、ウエハ・レベル処理が使用され得る１つの例示的な仕方を示す。
図１５Ａ～図１５Ｂを参照して上述したウエハ・レベル処理技術は、個々のＲＤＬ積層基板１３１２がその関連付けられたＲＦトランジスタ増幅器ダイ２１０とほぼ同じ「フットプリント」（すなわち、上から見たときの面積）を有するため、ファンイン設計を有する個々のＲＤＬ積層基板１３１２とともに使用するのに特に適している場合がある。
個々のＲＤＬ積層基板１３１２がファンアウト・トポロジを有し、したがって個々のＲＤＬ積層基板１３１２よりも大きいフットプリントを有する場合、上述の複合ＲＤＬ積層構造１３１０をウエハ２０１に取り付け、次いで両方を一緒にダイシングすることは、ＲＦトランジスタ増幅器ダイ２１０が各個々のＲＤＬ積層構造１３１２の上方に配置されるように個々のＲＦトランジスタ・ダイ２１０をウエハ２０１上でさらに離間させる必要があるため、必ずしも現実的ではない場合がある。したがって、このようなファンアウトＲＤＬ積層基板１３１２の場合、プラスチック・コーティング１３０１は、ウエハ・レベル処理ステップとして施されてもよく、次いで、ウエハ２０１が、個々のＲＦ増幅器ダイ２１０（それぞれがその頂面にプラスチック・コーティングを有する）にダイシングされてもよい。その後、個々のＲＦトランジスタ増幅器ダイ２１０が複合ＲＤＬ積層基板１３１０上に取り付けられてもよく、次いでダイシングされてもよい。代替として、各ＲＦトランジスタ増幅器ダイ２１０は、それぞれの個々のＲＤＬ積層基板１３１２上に取り付けられてもよい。
次に図１５Ｃを参照すると、さらに他の実施例では、保護プラスチック・パッケージングは、図４Ａのウエハ２０１が個々のＲＦトランジスタ増幅器ダイ２１０にダイシングされた後に施されてもよい。保護プラスチック・パッケージングをダイシング後に施す場合、これは、各ＲＦ増幅器ダイ２１０の頂面及び側壁を覆うプラスチック・オーバモールド１４０２として施されてもよい。図１５Ｃの実施例において、プラスチック・オーバモールド１４０２を上に有するＲＦ増幅器ダイ２１０は、ＲＦトランジスタ増幅器１４００を提供するために、例えば、ダイ・アタッチ材料などの任意の適切なコンタクトを使用して、個々のＲＤＬ積層基板１４１０上に取り付けられる。
さらに別の例として、保護プラスチック・コーティングは、カスタム・インタポーザ上に取り付けられた本発明の実施例によるＲＦトランジスタ増幅器ダイに施されてもよい。図１６Ａは、ウエハ・レベル処理ステップの一部として、ＲＦトランジスタ・ダイ２１０が保護プラスチック・コーティング１５０１でコーティングされた１つのそのような例示的な実施例を示す。次いで、コーティングされたＲＦトランジスタ増幅器ダイ２１０は、図１６Ａに示すように、ＲＦトランジスタ増幅器１５００を提供するためにカスタム・インタポーザ１５１０上に取り付けられる。ＲＦトランジスタ増幅器１５００に含まれるインタポーザ１５１０は、大きな金属スラグとして実装された導電性ゲート接続１５４２、ドレイン接続１５４４、及びソース接続１５４６を含む。他の実施例では、図４Ａのウエハ２０１が個々のＲＦトランジスタ増幅器ダイ２１０にダイシングされた後に、保護プラスチック・オーバモールド１５０２が施されてもよい。保護プラスチック・オーバモールド１５０２がダイシング後に施される場合、このオーバモールドは、図１６Ｂに示すように、ＲＦトランジスタ増幅器１５００’を提供するために、ＲＦトランジスタ増幅器ダイ２１０の上面及び側壁の両方を覆うことができる。図１６Ａ及び図１６Ｂの実施例では、インタポーザ１５１０、１５１０’は、ファンイン又はファンアウトのいずれのトポロジも有することができることが理解されよう。これを説明するために、インタポーザ１５１０は、ファンイン・トポロジを有するように示され、インタポーザ１５１０’は、ファンアウト・トポロジを有するように示されている。
代替として、ＲＦトランジスタ増幅器ダイは、顧客が顧客プリント回路板などの相互接続構造上に取り付けることができる独立したパーツとして提供されてもよい。独立したＲＦトランジスタ増幅器ダイは、保護プラスチック・パッケージを含むことができる。一部の実施例では、保護プラスチック・パッケージは、ウエハ・レベル・パッケージングの一部として施されてもよい。一例として図４Ａ及び図４ＢのＲＦトランジスタ・ダイ２１０を使用して、保護プラスチック・コーティング２１１を、ウエハ・レベル・パッケージング・ステップの一部として図４Ａのウエハ２０１の頂面に施すことができる。保護プラスチック・コーティング２１１を上に有するウエハ２０１は、個々のＲＦトランジスタ・ダイ２１０を個片化するためにダイシングされてもよい。図１７Ａに示すように、これにより、それぞれが上面に保護プラスチック・コーティング２１１を有するＲＦトランジスタ増幅器ダイ２１０Ａが提供される。次いで、顧客は、ＲＦトランジスタ増幅器ダイ２１０Ａを、例えば、顧客プリント回路板又は他の相互接続構造上に取り付けることができる。
他の状況では、ダイ・レベル・プロセスとして保護プラスチック・パッケージングを施すことが有利な場合がある。再び、一例として図４Ａのウエハ２０１を使用して、ウエハ２０１は、上述したように、また図４Ｂに示すように、個々のＲＦトランジスタ増幅器ダイ２１０に個片化されてもよい。その後、保護プラスチック・オーバモールド２１３が個々のＲＦトランジスタ増幅器ダイ２１０に施されてもよい。保護プラスチック・オーバモールド２１３が個片化後に施される場合、保護プラスチック・オーバモールド２１３は、ＲＦトランジスタ増幅器ダイ２１０Ｂを提供するために、ＲＦトランジスタ増幅器ダイ２１０の上面及び側面の両方を覆うことができる。これを図１７Ｂに概略的に示す。次いで、顧客は、ＲＦトランジスタ増幅器ダイ２１０Ｂを、例えば、顧客プリント回路板又は他の相互接続構造上に取り付けることができる。
実施例によっては、パッケージングされたＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイとしてモノリシック・マイクロ波集積回路（ＭＭＩＣ）を含むことができ、ＲＦトランジスタ増幅器ダイは、単一の集積ダイに複数のディスクリート・デバイスを組み込む。さらに又は代替として、パッケージは、直列に接続されて多段ＲＦトランジスタ増幅器を形成する経路内の複数のＲＦトランジスタ増幅器ダイ、及び／又は、複数の経路に（例えば、並列に）配置されて、ドハティ増幅器構成などの複数のＲＦトランジスタ増幅器ダイ及び複数の経路を有するＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができる。これらの複数のＲＦトランジスタ増幅器ダイの実施例のいずれにおいても、ＲＦトランジスタ増幅器ダイのすべてを含む１つ又は複数は、上述の実施例のいずれかによるＲＦトランジスタ増幅器ダイであってもよい。
上述した例示的な実施例は、単一段の増幅器を有する単一のＲＦ増幅器ダイを含むが、本発明の実施例はこれに限定されないことが理解されよう。他の実施例では、増幅器は、複数の段を含んでもよく、ドハティ構成などを有してもよい。
本発明の実施例によるＲＦトランジスタ増幅器は、従来のＲＦトランジスタ増幅器と比較していくつかの利点を有することができる。ＲＦトランジスタ増幅器ダイに導電性ゲート・ビア及びドレイン・ビアを設けることにより、ボンド・ワイヤの必要性を低減又は排除することができる。ボンド・ワイヤ接続を排除することで、コストを低減し、製造を簡略化することができ、またインピーダンス整合ネットワークにおけるインダクタンス量を厳密に制御することができ、整合ネットワークにおけるインダクタンスが大きすぎるという問題を回避することができるため、デバイスのＲＦ性能を改善することができる。加えて、ボンド・ワイヤを排除することで、デバイスのサイズを低減することができる。さらに、本発明の実施例によるＲＦトランジスタ増幅器を用いることで、ウエハ・レベル・パッケージングを増加させることが可能になり、これにより、製造がさらに簡略化され、及び／又は生産コストの低減が可能になる。
本開示の実施例は、例えば、５ＧのためのＲＦ電力製品、並びに基地局及び／又はハンドセット用途、並びにレーダ用途において使用することができる。
本発明の概念の実施例は、本発明の実施例が示される添付の図面を参照して上述された。しかしながら、本発明の概念は、多くの異なる形態で具現化されてもよく、本明細書に述べられた実施例に限定されると解釈されるべきでない。むしろ、これらの実施例は、本開示が完璧且つ完全であり、本発明の概念の範囲を当業者に完全に伝えるように提供されている。同様の番号は、全体を通して同様の要素を指す。
第１、第２などの用語は、様々な要素を説明するために本明細書で使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「及び／又は」という用語は、関連付けられた列挙された項目の１つ又は複数の任意の及びすべての組合せを含む。
本明細書で使用される用語は、特定の実施例を説明するためだけのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しない。
層、領域、又は基板などの要素が、別の要素の「上に（ｏｎ）」又は「上に（ｏｎｔｏ）」延在すると言及される場合、それは、他の要素のすぐ上に（ｄｉｒｅｃｔｌｙ ｏｎ）若しくは直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）延在することができ、又は介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「すぐ上に」ある、又は「直接上に」延在すると言及される場合、介在する要素は存在しない。ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、その要素は、他の要素に直接接続又は結合されてもよく、又は介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続される」又は「直接結合される」と言及される場合、介在する要素は存在しない。
「下（ｂｅｌｏｗ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「横方向（ｌａｔｅｒａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」などの相対的な用語は、本明細書では、図に示すように、１つの要素、層、又は領域と別の要素、層、又は領域との関係を説明するために使用されることがある。これらの用語は、図に示される向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が用いられているが、それらは、限定を目的としたものではなく、一般的且つ説明的な意味でのみ使用されており、本発明の範囲は以下の特許請求の範囲に記載されている。

Claims (74)

  1. 少なくとも第１及び第２の導電性構造を上面に有する相互接続構造と、
    前記相互接続構造の前記上面に取り付けられたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイであって、半導体層構造、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのソース領域に接続され、前記半導体層構造を貫いて延在する少なくとも１つの導電性ソース・ビア、及び前記半導体層構造を貫いて延在する追加の導電性ビアを含む、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、
    を備え、
    前記追加の導電性ビアの下端が、前記相互接続構造と前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイとの間に介在するコンタクトを介して前記第１の導電性構造に接続され、
    前記追加の導電性ビアが導電性ゲート・ビア及び導電性ドレイン・ビアのうちの少なくとも１つである、
    高周波（「ＲＦ」）トランジスタ増幅器。
  2. 前記第１の端部の反対側にある前記追加の導電性ビアの第２の端部が第１の外部回路に接続されている、請求項１に記載のＲＦトランジスタ増幅器。
  3. 前記追加の導電性ビアの前記第２の端部がボンド・ワイヤによって第１の外部回路に接続されている、請求項２に記載のＲＦトランジスタ増幅器。
  4. 前記追加の導電性ビアが導電性ゲート・ビアである、請求項１から３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  5. 前記追加の導電性ビアが導電性ドレイン・ビアである、請求項１から３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  6. 第２の追加の導電性ビアをさらに備え、前記第２の追加の導電性ビアが導電性ゲート・ビアである、請求項５に記載のＲＦトランジスタ増幅器。
  7. 前記相互接続構造上に取り付けられ、前記相互接続構造を介して前記追加の導電性ビアに電気的に接続されたコンデンサを含む受動ＲＦ構成要素をさらに備える、請求項１から６までのいずれか一項に記載のＲＦトランジスタ増幅器。
  8. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが複数の平行なソース・フィンガを含み、少なくとも２つの導電性ソース・ビアが前記導電性ソース・フィンガのそれぞれの下に配置されている、請求項１から７までのいずれか一項に記載のＲＦトランジスタ増幅器。
  9. 前記導電性ソース・フィンガのうちの第１の導電性ソース・フィンガの下に配置された前記少なくとも２つの導電性ソース・ビアが第１の軸を規定し、前記導電性ソース・ビアのうちの前記第１の導電性ソース・ビアに隣接する、前記導電性ソース・フィンガのうちの第２の導電性ソース・フィンガの下に配置された前記少なくとも２つの導電性ソース・ビアが第２の軸を規定し、前記追加の導電性ゲート・ビアが、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを上から見たときに、前記第１の軸と前記第２の軸との間に配置されている、請求項８に記載のＲＦトランジスタ増幅器。
  10. 前記半導体層構造が、成長基板と、チャネル層と、バリア層とを備え、前記チャネル層が前記成長基板と前記バリア層との間にあり、前記導電性ゲート・ビア及び前記導電性ドレイン・ビアが前記成長基板、前記チャネル層、及び前記バリア層の３つすべてを貫いて延在する金属めっきビアである、請求項６に記載のＲＦトランジスタ増幅器。
  11. 前記導電性ゲート・ビア、前記導電性ドレイン・ビア、及び前記導電性ソース・ビアがすべて、実質的に同じ形状及び実質的に同じ断面積を有する、請求項６に記載のＲＦトランジスタ増幅器。
  12. 前記導電性ゲート・ビア及び前記導電性ドレイン・ビアのうちの少なくとも１つが、前記導電性ソース・ビアのうちの少なくとも１つとは異なる形状を有する、請求項６に記載のＲＦトランジスタ増幅器。
  13. 前記導電性ゲート・ビア及び前記導電性ドレイン・ビアのうちの少なくとも１つが、前記導電性ソース・ビアのうちの少なくとも１つとは異なる断面積を有する、請求項６に記載のＲＦトランジスタ増幅器。
  14. 半導体層構造及び前記半導体層構造を貫いて延在する導電性ビアを含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、
    前記導電性ビアの第１の端部と第１の外部電気的接続との間に結合された第１のインピーダンス整合回路と、
    前記導電性ビアの第２の端部と第２の外部電気的接続との間に結合された第１の高調波終端回路と、
    を備え、
    前記導電性ビアの前記第２の端部が前記第１の端部の反対側にある、
    高周波（「ＲＦ」）トランジスタ増幅器。
  15. 前記導電性ビアが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのゲート電極に接続された導電性ゲート・ビアであり、前記導電性ゲート・ビアの前記第１の端部が前記ゲート電極に隣接する上端部であり、前記導電性ゲート・ビアの前記第２の端部が底端部である、請求項１４に記載のＲＦトランジスタ増幅器。
  16. 前記導電性ビアが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン電極に接続された導電性ドレイン・ビアであり、前記導電性ドレイン・ビアの前記第１の端部が底端部であり、前記導電性ドレイン・ビアの前記第２の端部が前記ドレイン電極に隣接する上端部である、請求項１４に記載のＲＦトランジスタ増幅器。
  17. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン電極に接続された導電性ドレイン・ビアをさらに備える、請求項１５に記載のＲＦトランジスタ増幅器。
  18. 前記導電性ドレイン・ビアの第１の端部と第３の外部電気的接続との間に結合された第２のインピーダンス整合回路をさらに備える、請求項１７に記載のＲＦトランジスタ増幅器。
  19. 前記導電性ドレイン・ビアの前記第１の端部が上端部である、請求項１８に記載のＲＦトランジスタ増幅器。
  20. 前記導電性ドレイン・ビアの前記第１の端部が底端部である、請求項１８に記載のＲＦトランジスタ増幅器。
  21. 再配線層（「ＲＤＬ」）積層基板をさらに備え、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが前記ＲＤＬ積層基板の上面に取り付けられている、請求項１４から２０までのいずれか一項に記載のＲＦトランジスタ増幅器。
  22. 前記導電性ビアの前記第１の端部が上端部であり、前記導電性ビアの前記第２の端部が第１のコンタクトを介して前記ＲＤＬ積層基板上の第１の導電性パッドに電気的に接続されている底端部である、請求項２１に記載のＲＦトランジスタ増幅器。
  23. 前記第１の高調波終端回路が、前記導電性ビアの前記底端部と電気的接地との間に結合されたコンデンサを備える、請求項１４から２２までのいずれか一項に記載のＲＦトランジスタ増幅器。
  24. 前記コンデンサが、前記ＲＤＬ積層基板上に取り付けられ、前記ＲＤＬ積層基板を貫く前記導電性ビアに電気的に接続された受動ＲＦ構成要素の一部である、請求項２３に記載のＲＦトランジスタ増幅器。
  25. 前記半導体層構造が、成長基板と、チャネル層と、バリア層とを備え、前記チャネル層が前記成長基板と前記バリア層との間にあり、前記導電性ゲート・ビア及び前記導電性ドレイン・ビアが前記成長基板、前記チャネル層、及び前記バリア層の３つすべてを貫いて延在する金属めっきビアである、請求項１７から２４までのいずれか一項に記載のＲＦトランジスタ増幅器。
  26. 前記導電性ゲート・ビア、前記導電性ドレイン・ビア、及び前記導電性ソース・ビアがすべて、実質的に同じ形状及び実質的に同じ断面積を有する、請求項１７から２５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  27. 相互接続構造と、
    前記相互接続構造の頂面上のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイであって、上部に複数の単位セル・トランジスタを有する半導体層構造と、それぞれが前記半導体層構造を貫いて延在する導電性ソース・ビア、導電性ゲート・ビア、及び導電性ドレイン・ビアと、を含む前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、
    前記相互接続構造の底面上の複数の導電性コンタクトと、
    を備える、高周波（「ＲＦ」）トランジスタ増幅器。
  28. 前記相互接続構造がファンイン構成で配置されている、請求項２７に記載のＲＦトランジスタ増幅器。
  29. 前記相互接続構造がファンアウト構成で配置されている、請求項２７に記載のＲＦトランジスタ増幅器。
  30. 前記相互接続構造が、前記導電性ゲート・ビアに電気的に接続された上部ゲート・パッドと、前記導電性ドレイン・ビアに電気的に接続された上部ドレイン・パッドと、前記導電性ソース・ビアに電気的に接続された上部ソース・パッドと、を含む再配線層（「ＲＤＬ」）積層基板を備える、請求項２７から２９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  31. 前記ＲＤＬ積層基板が、前記上部ゲート・パッドに電気的に接続された下部ゲート・パッドと、前記上部ドレイン・パッドに電気的に接続された下部ドレイン・パッドと、前記上部ソース・パッドに電気的に接続された下部ソース・パッドと、をさらに含み、前記コンタクトが、前記下部ゲート・パッド上に取り付けられたゲート・コンタクトと、前記下部ドレイン・パッド上に取り付けられたドレイン・コンタクトと、前記下部ソース・パッド上に取り付けられたソース・コンタクトと、を含む、請求項３０に記載のＲＦトランジスタ増幅器。
  32. 前記ＲＦ増幅器を上から見たときに、前記ゲート・コンタクトのうちの少なくとも１つが、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのフットプリントの外側に位置する、請求項３１に記載のＲＦトランジスタ増幅器。
  33. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが複数の平行なソース・フィンガを含み、前記導電性ソース・ビアが複数のソース・ビアのうちの１つであり、少なくとも２つの導電性ソース・ビアが前記導電性ソース・フィンガのそれぞれの下に配置されている、請求項２７から３２までのいずれか一項に記載のＲＦトランジスタ増幅器。
  34. 前記導電性ソース・フィンガのうちの第１の導電性ソース・フィンガの下に配置された前記少なくとも２つの導電性ソース・ビアが第１の軸を規定し、前記導電性ソース・ビアのうちの前記第１の導電性ソース・ビアに隣接する、前記導電性ソース・フィンガのうちの第２の導電性ソース・フィンガの下に配置された前記少なくとも２つの導電性ソース・ビアが第２の軸を規定し、前記導電性ゲート・ビアが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを上から見たときに、前記第１の軸と前記第２の軸との間に配置されている、請求項３３に記載のＲＦトランジスタ増幅器。
  35. 前記半導体層構造が、成長基板と、チャネル層と、バリア層とを備え、前記チャネル層が前記成長基板と前記バリア層との間にあり、前記導電性ゲート・ビア及び前記導電性ドレイン・ビアが前記成長基板、前記チャネル層、及び前記バリア層の３つすべてを貫いて延在する金属めっきビアである、請求項２７から３４までのいずれか一項に記載のＲＦトランジスタ増幅器。
  36. 半導体層構造を含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイと、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのソース領域に接続された導電性ソース・ビアであって、前記半導体層構造を貫いて延在する、導電性ソース・ビアと、前記半導体層構造を貫いて延在する追加の導電性ビアと、を備え、
    前記追加の導電性ビアの第１の端部が第１の外部回路に接続され、前記第１の端部の反対側の前記追加の導電性ビアの第２の端部が第１の整合回路に接続されている、
    高周波（「ＲＦ」）トランジスタ増幅器。
  37. 前記追加の導電性ビアが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのゲート電極に接続された導電性ゲート・ビアであり、前記第１の整合回路が第１の入力整合回路である、請求項３６に記載のＲＦトランジスタ増幅器。
  38. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン・フィンガに接続された導電性ドレイン・ビアをさらに備え、前記導電性ドレイン・ビアの第１の端部が第２の外部回路に接続され、前記導電性ドレイン・ビアの前記第１の端部の反対側の前記導電性ドレイン・ビアの第２の端部が第１の出力整合回路に接続されている、請求項３７に記載のＲＦトランジスタ増幅器。
  39. 前記追加の導電性ビアが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイのドレイン・フィンガに接続された導電性ドレイン・ビアであり、前記第１の整合回路が第１の出力整合回路である、請求項３６に記載のＲＦトランジスタ増幅器。
  40. 相互接続構造をさらに備え、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが前記相互接続構造の上面に取り付けられている、請求項３７から３９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  41. 前記導電性ゲート・ビアの前記第１の端部が上端部であり、前記導電性ゲート・ビアの前記第２の端部が第１のコンタクトを介して前記相互接続構造上の第１の導電性パッドに電気的に接続された底端部である、請求項４０に記載のＲＦトランジスタ増幅器。
  42. 前記第１の入力整合回路が前記導電性ゲート・ビアの前記底端部と電気的接地との間に結合されたコンデンサを備える、請求項４１に記載のＲＦトランジスタ増幅器。
  43. 前記第１の入力整合回路が高調波終端回路を備え、前記ＲＦトランジスタ増幅器が前記導電性ゲート・ビアの前記上端部に接続する基本波整合回路を備える第２の入力インピーダンス整合回路をさらに備える、請求項３７から４１までのいずれか一項に記載のＲＦトランジスタ増幅器。
  44. 前記追加の導電性ビアの前記第１の端部が、第１のコンタクトを介して前記相互接続構造上の第１の導電性パッドに電気的に接続された底端部であり、前記追加の導電性ビアの前記第２の端部が上端部である、請求項４０に記載のＲＦトランジスタ増幅器。
  45. 前記第１の入力整合回路が前記追加の導電性ビアの前記上端部と電気的接地との間に結合されたコンデンサを備える、請求項４４に記載のＲＦトランジスタ増幅器。
  46. 前記第１の入力整合回路が高調波終端回路を備える、請求項３７から４４までのいずれか一項に記載のＲＦトランジスタ増幅器。
  47. 前記導電性ドレイン・ビアの前記第１の端部が上端部であり、前記導電性ドレイン・ビアの前記第２の端部が第２のコンタクトを介して前記相互接続構造上の第２の導電性パッドに電気的に接続された底端部である、請求項４０に記載のＲＦトランジスタ増幅器。
  48. 前記第１の出力整合回路が前記導電性ドレイン・ビアの前記底端部と電気的接地との間に結合されたコンデンサを備える、請求項４７に記載のＲＦトランジスタ増幅器。
  49. 前記第１の出力整合回路が基本波インピーダンス整合回路を備え、前記ＲＦトランジスタ増幅器が前記導電性ドレイン・ビアの前記上端部に接続する高調波終端整合回路を備える第２の出力整合回路をさらに備える、請求項４７に記載のＲＦトランジスタ増幅器。
  50. 前記導電性ドレイン・ビアの前記第１の端部が第１のコンタクトを介して前記相互接続構造上の第１の導電性パッドに電気的に接続された底端部であり、前記導電性ドレイン・ビアの前記第２の端部が上端部である、請求項４０に記載のＲＦトランジスタ増幅器。
  51. 前記第１の出力整合回路が前記導電性ドレイン・ビアの前記上端部と電気的接地との間に結合されたコンデンサを備える、請求項５０に記載のＲＦトランジスタ増幅器。
  52. 前記第１の入力整合回路が基本波インピーダンス整合回路を備える、請求項３６から５１までのいずれか一項に記載のＲＦトランジスタ増幅器。
  53. 相互接続構造であって、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが前記相互接続構造の上面に取り付けられている、相互接続構造と、前記相互接続構造上に取り付けられ、前記相互接続構造を介して前記追加の導電性ビアに電気的に接続されたコンデンサを含む受動ＲＦ構成要素と、をさらに備える、請求項３６から３９までのいずれか一項に記載のＲＦトランジスタ増幅器。
  54. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが複数の平行なソース・フィンガを含み、少なくとも２つの導電性ソース・ビアが前記導電性ソース・フィンガのそれぞれの下に配置されている、請求項３６から５３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  55. 前記導電性ソース・フィンガのうちの第１の導電性ソース・フィンガの下に配置された前記少なくとも２つの導電性ソース・ビアが第１の軸を規定し、前記導電性ソース・ビアのうちの前記第１の導電性ソース・ビアに隣接する、前記導電性ソース・フィンガのうちの第２の導電性ソース・フィンガの下に配置された前記少なくとも２つの導電性ソース・ビアが第２の軸を規定し、前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを上から見たときに、前記追加の導電性ビアが前記第１の軸と前記第２の軸との間に配置されている、請求項５４に記載のＲＦトランジスタ増幅器。
  56. 前記半導体層構造が、成長基板と、チャネル層と、バリア層とを備え、前記チャネル層が前記成長基板と前記バリア層との間にあり、前記導電性ゲート・ビア及び前記導電性ドレイン・ビアが前記成長基板、前記チャネル層、及び前記バリア層の３つすべてを貫いて延在する金属めっきビアである、請求項３８から５５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  57. 前記導電性ゲート・ビア、前記導電性ドレイン・ビア、及び前記導電性ソース・ビアがすべて、実質的に同じ形状及び実質的に同じ断面積を有する、請求項３８から５６までのいずれか一項に記載のＲＦトランジスタ増幅器。
  58. 前記追加の導電性ビアが前記第１の整合回路の一部を含む、請求項３６から５７までのいずれか一項に記載のＲＦトランジスタ増幅器。
  59. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの少なくとも頂面にプラスチック保護材料が設けられている、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  60. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの少なくとも頂面にプラスチック保護材料が設けられている、請求項２７から３５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  61. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが、２．５ＧＨｚを上回る周波数を有するＲＦ信号で動作するように構成されている、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  62. 前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイが、２．５ＧＨｚを上回る周波数を有するＲＦ信号で動作するように構成されている、請求項２７から３５までのいずれか一項に記載のＲＦトランジスタ増幅器。
  63. プラスチック・コーティングが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  64. プラスチック・オーバモールドが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面及び側壁を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  65. 前記相互接続構造がファンアウト・トポロジを有し、プラスチック・コーティングが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  66. 前記相互接続構造がファンイン・トポロジを有し、プラスチック・オーバモールドが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面及び側壁を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  67. 前記相互接続構造がファンアウト・トポロジを有するＲＤＬ積層構造を備え、プラスチック・コーティングが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  68. 前記相互接続構造がファンイン・トポロジを有するＲＤＬ積層構造を備え、プラスチック・オーバモールドが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面及び側壁を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  69. 前記相互接続構造がファンアウト・トポロジを有するインタポーザを備え、プラスチック・コーティングが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  70. 前記相互接続構造がファンイン・トポロジを有するインタポーザを備え、プラスチック・オーバモールドが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面及び側壁を覆う、請求項１から１３までのいずれか一項に記載のＲＦトランジスタ増幅器。
  71. プラスチック・コーティングが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面を覆う、請求項２８に記載のＲＦトランジスタ増幅器。
  72. 前記相互接続構造がＲＤＬ積層基板又はインタポーザを備える、請求項７１に記載のＲＦトランジスタ増幅器。
  73. プラスチック・コーティングが前記ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの上面及び側壁をオーバモールドする、請求項２９に記載のＲＦトランジスタ増幅器。
  74. 前記相互接続構造がＲＤＬ積層基板又はインタポーザを備える、請求項７３に記載のＲＦトランジスタ増幅器。
JP2022559835A 2020-04-03 2021-03-29 ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器 Pending JP2023520028A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063004985P 2020-04-03 2020-04-03
US63/004,985 2020-04-03
PCT/US2021/024623 WO2021202358A1 (en) 2020-04-03 2021-03-29 Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias

Publications (1)

Publication Number Publication Date
JP2023520028A true JP2023520028A (ja) 2023-05-15

Family

ID=75581661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022559835A Pending JP2023520028A (ja) 2020-04-03 2021-03-29 ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器

Country Status (7)

Country Link
US (2) US11863130B2 (ja)
EP (1) EP4128360A1 (ja)
JP (1) JP2023520028A (ja)
KR (1) KR20220158261A (ja)
CN (1) CN115699326A (ja)
TW (1) TWI804840B (ja)
WO (1) WO2021202358A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
US20230253299A1 (en) * 2022-02-10 2023-08-10 Advanced Semiconductor Engineering, Inc. Electronic package
US20230291367A1 (en) * 2022-03-08 2023-09-14 Wolfspeed, Inc. Group iii nitride-based monolithic microwave integrated circuits having multi-layer metal-insulator-metal capacitors
EP4297274A1 (en) * 2022-06-24 2023-12-27 Wolfspeed, Inc. Flip chip doherty amplifier devices
US20240106397A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6649975B2 (en) 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
EP1693891B1 (en) 2005-01-31 2019-07-31 IMEC vzw Method of manufacturing a semiconductor device
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
US7528062B2 (en) 2006-10-25 2009-05-05 Freescale Semiconductor, Inc. Integrated matching network and method for manufacturing integrated matching networks
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
CN102087995A (zh) 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 集成电路电感及其制作方法
US8368121B2 (en) 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
US20120018892A1 (en) 2010-07-22 2012-01-26 Mehdi Frederik Soltan Semiconductor device with inductor and flip-chip
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
JP5640892B2 (ja) 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
EP2741324B1 (en) 2012-12-10 2018-10-31 IMEC vzw III nitride transistor with source connected heat-spreading plate and method of making the same
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US10312358B2 (en) 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9666523B2 (en) 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
KR102049724B1 (ko) 2015-08-18 2019-11-28 미쓰비시덴키 가부시키가이샤 반도체 장치
US9685438B2 (en) 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
US9691695B2 (en) 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US9780090B2 (en) 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
US20220020874A1 (en) 2016-03-17 2022-01-20 Cree, Inc. Bypassed gate transistors having improved stability
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US20210167199A1 (en) * 2016-06-24 2021-06-03 Cree, Inc. Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
WO2018004537A1 (en) 2016-06-28 2018-01-04 Intel Corporation Integration of single crystalline transistors in back end of line (beol)
US9807882B1 (en) 2016-08-17 2017-10-31 Qualcomm Incorporated Density-optimized module-level inductor ground structure
US10535632B2 (en) 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US20190097001A1 (en) 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10763239B2 (en) 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US11177201B2 (en) 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US10608588B2 (en) 2017-12-26 2020-03-31 Nxp Usa, Inc. Amplifiers and related integrated circuits
WO2019132941A1 (en) 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
US10872862B2 (en) 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US10541653B2 (en) 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10438894B1 (en) 2018-05-30 2019-10-08 Globalfoundries Inc. Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
US20200043946A1 (en) 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
WO2020059322A1 (ja) 2018-09-21 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 半導体素子および電子回路
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US11139290B2 (en) 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US10629526B1 (en) 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US10855244B2 (en) * 2018-10-19 2020-12-01 Cree, Inc. Transistor level input and output harmonic terminations
US20200135766A1 (en) 2018-10-30 2020-04-30 Qualcomm Incorporated Monolithic integration of gan hemt and si cmos
KR102149388B1 (ko) 2018-11-27 2020-08-28 삼성전기주식회사 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스
US11114988B2 (en) * 2019-05-24 2021-09-07 Cree, Inc. Doherty amplifier circuit with integrated harmonic termination
EP3783663A1 (en) 2019-08-21 2021-02-24 Infineon Technologies AG Semiconductor device and method
US20210151428A1 (en) 2019-11-18 2021-05-20 Qualcomm Incorporated Integration of heterogeneous transistors on diamond substrate by layer transfer
US11444044B2 (en) 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US11735538B2 (en) * 2020-02-17 2023-08-22 Wolfspeed, Inc. Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
US11417644B2 (en) 2020-06-17 2022-08-16 Macom Technology Solutions Holdings, Inc. Integration of multiple discrete GaN devices
US11387169B2 (en) 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11430874B2 (en) 2020-12-16 2022-08-30 Nxp Usa, Inc. Semiconductor device with a crossing region
US11521957B1 (en) 2021-07-08 2022-12-06 Rfhic Corporation Semiconductor device and method of manufacture
WO2023121644A1 (en) 2021-12-20 2023-06-29 Monde Wireless Inc. Semiconductor device for rf integrated circuit

Also Published As

Publication number Publication date
TW202201785A (zh) 2022-01-01
WO2021202358A1 (en) 2021-10-07
KR20220158261A (ko) 2022-11-30
US11863130B2 (en) 2024-01-02
US20210313935A1 (en) 2021-10-07
EP4128360A1 (en) 2023-02-08
TWI804840B (zh) 2023-06-11
CN115699326A (zh) 2023-02-03
US20240088838A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
TWI798670B (zh) 堆疊式射頻電路拓撲
EP4250356A2 (en) Rf amplifier devices and methods of manufacturing
JP2023520028A (ja) ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器
TWI770908B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11837457B2 (en) Packaging for RF transistor amplifiers
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
TWI833160B (zh) 具有均勻組件之裝置封裝及其形成方法
US12034419B2 (en) RF amplifiers having shielded transmission line structures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240701