CN115699326A - 具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器 - Google Patents

具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器 Download PDF

Info

Publication number
CN115699326A
CN115699326A CN202180025995.5A CN202180025995A CN115699326A CN 115699326 A CN115699326 A CN 115699326A CN 202180025995 A CN202180025995 A CN 202180025995A CN 115699326 A CN115699326 A CN 115699326A
Authority
CN
China
Prior art keywords
transistor amplifier
conductive
drain
nitride based
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180025995.5A
Other languages
English (en)
Inventor
B·努里
M·玛贝尔
母千里
林广模
M·E·沃兹
M·博卡蒂斯
J·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN115699326A publication Critical patent/CN115699326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

RF晶体管放大器包括基于III族氮化物的RF晶体管放大器管芯，该管芯包括半导体层结构、连接到基于III族氮化物的RF晶体管放大器管芯的源极区域的导电源极通孔以及延伸穿过半导体层结构的附加导电通孔，该导电源极通孔延伸穿过半导体层结构。附加导电通孔的第一端连接到第一外部电路并且附加导电通孔的与第一端相反的第二端连接到第一匹配电路。

Description

具有源极、栅极和/或漏极导电通孔的基于III族氮化物的射 频晶体管放大器
相关申请的交叉引用
本申请根据35 U.S.C.§119要求于2020年4月3日提交的美国临时专利申请序列No.63/004,985的优先权，该专利申请的整体内容通过引用并入本文。
技术领域
本发明涉及微电子装置，并且更具体地涉及高功率、高频晶体管放大器。
背景技术
近年来，要求高功率处置能力同时在诸如R频带(0.5-1GHz)、S频带(3GHz)和X频带(10GHz)之类的高频下操作的电气电路变得越来越流行。特别地，现在对用于放大无线电(包括微波)频率处的RF信号的射频(“RF”)晶体管放大器有高度需求。这些RF晶体管放大器可能需要表现出高可靠性、良好的线性度并处置高输出功率水平。
大多数RF晶体管放大器在硅中实现或使用宽带隙半导体材料，该宽带隙半导体材料诸如是碳化硅(“SiC”)和III族氮化物材料。如本文所使用的，术语“III族氮化物”是指在氮与元素周期表的III族中的元素之间形成的那些半导体化合物，该III族中的元素通常是铝(Al)、镓(Ga)和/或铟(In)。该术语还指三元和四元化合物，诸如AlGaN和AlInGaN。这些化合物具有经验式，其中一摩尔氮与总共一摩尔III族元素结合。
基于硅的RF晶体管放大器通常使用横向扩散金属氧化物半导体(“LDMOS”)晶体管来实现。硅LDMOS RF晶体管放大器可以表现出高水平的线性度，并且制造起来可能相对便宜。基于III族氮化物的RF晶体管放大器通常使用高电子迁移率晶体管(“HEMT”)实现，并且主要用在其中LDMOS RF晶体管放大器可能具有固有的性能限制的要求高功率和/或高频操作的应用中。
RF晶体管放大器可以包括一个或多个放大级，每个放大级通常被实现为晶体管放大器。为了增加输出功率和电流处置能力，RF晶体管放大器通常以“单位单元”构造实现，其中大量个体“单位单元”晶体管电并联布置。RF晶体管放大器可以被实现为单个集成电路芯片或“管芯”，或者可以包括多个管芯。当使用多个RF晶体管放大器管芯时，它们可以串联和/或并联连接。
RF晶体管放大器常常包括匹配电路，该匹配电路诸如是被设计为改善RF放大器管芯与连接到其的传输线之间的阻抗匹配的用于在基波操作频率处的RF信号的阻抗匹配电路以及是被设计为至少部分地终止在装置操作期间可能生成的诸如二阶和三阶谐波之类的谐波的谐波终止电路。谐波的终止也影响互调失真产物。(一个或多个)RF晶体管放大器管芯以及阻抗匹配和谐波终止电路可以封在包装中。电气引线可以从包装延伸并且被用于将RF晶体管放大器电连接到外部电路元件，该外部电路元件诸如是输入和输出RF传输线和偏置电压源。
如上所述，基于III族氮化物的RF晶体管放大器常常用在高功率和/或高频应用中。通常，在操作期间，(一个或多个)基于III族氮化物的RF放大器管芯内生成大量热量。如果(一个或多个)RF晶体管放大器管芯变得太热，那么RF晶体管放大器的性能(例如，输出功率、效率、线性度、增益等)可能劣化和/或(一个或多个)RF晶体管放大器管芯可能损坏。照此，基于III族氮化物的RF晶体管放大器通常安装在可以针对热移除进行优化的包装中。图1A和图1B图示了常规包装的基于III族氮化物的RF晶体管放大器。特别地，图1A是常规封装的基于III族氮化物的RF晶体管放大器100的示意性侧视图，并且图1B是包括在包装的基于III族氮化物的RF晶体管放大器100中的RF晶体管放大器管芯的示意性截面图，其中截面沿着图1A的线1B-1B截取。应该认识到的是，图1A-图1B(以及各种其它图)是高度简化的图并且实际的RF晶体管放大器可以包括未在本文的简化图中示出的更多的单位单元以及各种电路系统和元件。
如图1A中所示，基于III族氮化物的RF晶体管放大器100包括安装在开腔包装170内的RF晶体管放大器管芯110。包装170包括栅极引线172、漏极引线174、金属凸缘176以及陶瓷侧壁和盖178。RF晶体管放大器管芯110在由金属凸缘176以及陶瓷侧壁和盖178形成的腔体中安装在金属凸缘176的上表面上。RF晶体管放大器管芯110具有顶侧112和底侧114。RF晶体管放大器管芯110包括顺序堆叠的底侧(也称为“背”侧)金属化结构120、半导体层结构130和顶侧金属化结构140。背侧金属化结构120包括金属源极端子126。RF晶体管放大器100可以是基于HEMT的RF晶体管放大器，在这种情况下，半导体层结构130可以至少包括沟道层和势垒层，它们通常形成在半导体或绝缘生长基板(诸如SiC或蓝宝石基板)上。即使由非半导体材料形成，生长基板也可以被认为是半导体层结构130的一部分。顶侧金属化结构140尤其包括金属栅极端子142和金属漏极端子144。
输入匹配电路190和/或输出匹配电路192也可以安装在壳体170内。匹配电路190、192可以是将输入到RF晶体管放大器100或从RF晶体管放大器100输出的RF信号的基波分量的阻抗分别与RF晶体管放大器管芯110的输入端或输出端处的阻抗进行匹配的阻抗匹配电路和/或是被构造为将可能存在于RF晶体管放大器管芯110的输入端或输出端处的基波RF信号的诸如二阶或三阶谐波之类的谐波短路到地的谐波终止电路。如图1A中示意性所示的，输入和输出匹配电路190、192可以安装在金属凸缘176上。栅极引线172可以通过一根或多根第一接合线182连接到输入匹配电路190，并且输入匹配电路190可以通过一根或多根第二接合线183连接到RF放大器管芯110的栅极端子142。类似地，漏极引线174可以通过一根或多根第四接合线185连接到输出匹配电路192，并且输出匹配电路192可以通过一根或多根第三接合线184连接到RF放大器管芯110的漏极端子144。RF晶体管放大器管芯110的源极端子126可以直接安装在金属凸缘176上。金属凸缘176可以提供到源极端子126的电气连接并且还可以充当散热结构。第一至第四接合线182-185可以形成输入和/或输出匹配电路的一部分。壳体170可以包括陶瓷壳体，并且栅极引线172和漏极引线174可以延伸穿过壳体170。壳体170可以包括多个部件，诸如形成侧壁的下部并支撑栅极和漏极引线172、174的框架以及放置在框架顶部的盖。装置的内部可以包括充气的腔体。
图1B是通过顶侧金属化结构140的一部分截取的RF晶体管放大器管芯110的示意性截面图。将顶侧金属化结构140的各种导电元件彼此隔离的电介质层未在图1B中示出以简化绘图。
如图1B中所示，RF晶体管放大器管芯110包括基于III族氮化物的HEMT RF晶体管放大器，该放大器具有多个单位单元晶体管116，每个单位单元晶体管116包括栅极指152、漏极指154和源极指156。栅极指152电连接到共用栅极总线146，并且漏极指154电连接到共用漏极总线148。栅极总线146电连接到被实现为栅极接合焊盘(参见图1A)的栅极端子142(例如，通过从栅极总线146向上延伸的导电通孔)，并且漏极总线148电连接到被实现为漏极接合焊盘(参见图1A)的漏极端子144(例如，通过从漏极总线148向上延伸的导电通孔)。源极指156经由延伸穿过半导体层结构130的多个导电源极通孔166电连接到源极端子126。导电源极通孔166可以包括完全延伸穿过半导体层结构130的镀金属的通孔。
再次参考图1A，金属凸缘176可以充当散热器，用于消散在RF晶体管放大器管芯110中生成的热量。热量主要在RF晶体管放大器管芯110的上部中生成，在那里在例如单位单元晶体管116的沟道区域中生成相对高的电流密度。这个热量可以通过源极通孔166和半导体层结构130传递到金属凸缘176。
图1C是常规包装的基于III族氮化物的RF晶体管放大器100'的示意性侧视图，该RF晶体管放大器100'类似于上面参考图1A讨论的RF晶体管放大器。RF晶体管放大器100'与RF晶体管放大器100的不同之处在于它包括不同的包装170'。包装170'包括金属底座176(其充当金属散热器并且可以被实现为金属块)以及栅极和漏极引线172'、174'。在一些实施例中，可以形成金属引线框架，然后对其进行处理以提供金属底座176和/或栅极和漏极引线172'、174'。RF晶体管放大器100'还包括至少部分地围绕RF晶体管放大器管芯110、引线172'、174'和金属底座176'的塑料包覆成型件178'。取决于实施例，包装的晶体管放大器100'可以包括例如单片微波集成电路(MMIC)作为RF晶体管放大器管芯110，在这种情况下可以省略输入匹配电路190和/或输出匹配电路192(因为它们可以代替地在RF晶体管放大器管芯110内实现)并且接合线182和/或185可以直接从栅极和漏极引线172'、174'延伸到栅极和漏极端子142、144。在一些实施例中，包装的RF晶体管放大器100可以包括串联连接以形成多级RF晶体管放大器的多个RF晶体管放大器管芯和/或可以包括诸如在Doherty放大器构造中部署在多条路径中(例如，并联)以形成具有多个RF晶体管放大器管芯和多条路径的RF晶体管放大器的多个晶体管管芯。
发明内容
依据本发明的实施例，提供了RF晶体管放大器，该RF晶体管放大器包括基于III族氮化物的RF晶体管放大器管芯，该RF晶体管放大器管芯包括半导体层结构、连接到基于III族氮化物的RF晶体管放大器管芯的源极区域的导电源极通孔以及延伸穿过半导体层结构的附加导电通孔，该导电源极通孔延伸穿过半导体层结构。附加导电通孔的第一端连接到第一外部电路，并且附加导电通孔的与第一端相反的第二端连接到第一匹配电路。
在一些实施例中，附加导电通孔可以是连接到基于III族氮化物的RF晶体管放大器管芯的栅极电极的导电栅极通孔，并且第一匹配电路可以是第一输入匹配电路。在此类实施例中，基于III族氮化物的RF晶体管放大器管芯还可以包括连接到基于III族氮化物的RF晶体管放大器管芯的漏极指的导电漏极通孔，其中导电漏极通孔的第一端连接到第二外部电路，并且导电漏极通孔的与导电漏极通孔的第一端相反的第二端连接到第一输出匹配电路。
在一些实施例中，附加导电通孔可以是连接到基于III族氮化物的RF晶体管放大器管芯的漏极指的导电漏极通孔，并且第一匹配电路可以是第一输出匹配电路。
在一些实施例中，RF晶体管放大器还可以包括互连结构，并且基于III族氮化物的RF晶体管放大器管芯可以安装在互连结构的上表面上。在一些此类实施例中，导电栅极通孔的第一端可以是顶端并且导电栅极通孔的第二端可以是底端，该底端通过诸如导电凸块或管芯附接材料之类的第一接触件电连接到互连结构上的第一导电焊盘。第一输入匹配电路可以包括耦接在导电栅极通孔的底端与电气地之间的电容器。第一输入匹配电路可以包括谐波终止电路，并且RF晶体管放大器还可以包括第二输入阻抗匹配电路，该第二输入阻抗匹配电路包括连接到导电栅极通孔的顶端的基波匹配电路。
在其它实施例中，导电栅极通孔的第一端可以是通过第一接触件电连接到互连结构上的第一导电焊盘的底端，并且导电栅极通孔的第二端可以是顶端。在此类实施例中，第一输入匹配电路可以包括耦接在导电栅极通孔的顶端与电气地之间的电容器。第一输入匹配电路可以包括例如谐波终止电路。
在一些实施例中，导电漏极通孔的第一端可以是顶端并且导电漏极通孔的第二端可以是底端，该底端通过第二接触件电连接到互连结构上的第二导电焊盘。
在一些实施例中，第一输出匹配电路可以包括耦接在导电漏极通孔的底端与电气地之间的电容器。
在一些实施例中，第一输出匹配电路可以包括基波阻抗匹配电路，并且RF晶体管放大器还可以包括第二输出匹配电路，该第二输出匹配电路包括连接到导电漏极通孔的顶端的谐波终止匹配电路。
在一些实施例中，导电漏极通孔的第一端可以是底端，该底端通过第一接触件电连接到互连结构上的第一导电焊盘，并且导电漏极通孔的第二端可以是顶端。
在一些实施例中，第一输出匹配电路可以包括耦接在导电漏极通孔的顶端与电气地之间的电容器。
在一些实施例中，第一输入匹配电路可以包括基波阻抗匹配电路。
在一些实施例中，RF晶体管放大器还可以包括互连结构，并且基于III族氮化物的RF晶体管放大器管芯可以安装在互连结构的上表面上。RF晶体管放大器还可以包括无源RF组件，该无源RF组件包括安装在互连结构上并通过互连结构电连接到附加导电通孔的电容器。
在一些实施例中，基于III族氮化物的RF晶体管放大器管芯包括多个平行的漏极指，并且导电漏极通孔是多个漏极通孔之一，其中至少两个导电漏极通孔定位在每个导电漏极指的下方。在此类实施例中，定位在导电漏极指中的第一导电漏极指下方的至少两个导电漏极通孔可以定义第一轴，并且定位在导电漏极指中的与导电漏极通孔中的第一导电漏极通孔相邻的第二导电漏极指下方的至少两个导电漏极通孔可以定义第二轴，并且当从上方查看基于III族氮化物的RF晶体管放大器管芯时，导电栅极通孔可以定位在第一轴与第二轴之间。
在一些实施例中，半导体层结构可以包括生长基板、沟道层和势垒层，其中沟道层位于生长基板与势垒层之间，其中导电栅极通孔和导电漏极通孔是延伸穿过生长基板、沟道层和势垒层这全部三个层的镀金属的通孔。
在一些实施例中，导电栅极通孔、导电漏极通孔和导电源极通孔都可以具有基本相同的形状和基本相同的截面面积。
在一些实施例中，附加导电通孔可以包括第一匹配电路的一部分。
依据本发明的进一步的实施例，提供了RF晶体管放大器，该RF晶体管放大器包括：基于III族氮化物的RF晶体管放大器管芯，包括半导体层结构和延伸穿过半导体层结构的导电通孔；第一阻抗匹配电路，耦接在导电通孔的第一端与第一外部电连接件之间；以及第一谐波终止电路，耦接在导电通孔的相反的第二端与第二外部电连接件之间。
在一些实施例中，导电通孔可以是连接到基于III族氮化物的RF晶体管放大器管芯的栅极电极的导电栅极通孔，并且导电栅极通孔的第一端可以是与栅极电极相邻的顶端，并且导电栅极通孔的第二端可以是底端。
在一些实施例中，导电通孔可以是连接到基于III族氮化物的RF晶体管放大器管芯的漏极电极的导电漏极通孔，并且导电漏极通孔的第一端可以是底端并且导电漏极通孔的第二端可以是与漏极电极相邻的顶端。
在一些实施例中，RF放大器还可以包括连接到基于III族氮化物的RF晶体管放大器管芯的漏极电极的导电漏极通孔。
在一些实施例中，RF放大器还可以包括耦接在导电漏极通孔的第一端与第三外部电连接件之间的第二阻抗匹配电路。
在一些实施例中，导电漏极通孔的第一端可以是顶端。
在一些实施例中，导电漏极通孔的第一端可以是底端。
在一些实施例中，RF放大器还可以包括再分布层(“RDL”)层叠基板，并且基于III族氮化物的RF晶体管放大器管芯可以安装在RDL层叠基板的上表面上。
在一些实施例中，导电通孔的第一端可以是顶端并且导电通孔的第二端可以是通过接触件电连接到RDL层叠基板上的第一导电焊盘的底端。
在一些实施例中，第一谐波终止电路可以包括耦接在导电通孔的底端与电气地之间的电容器。
在一些实施例中，电容器可以是安装在RDL层叠基板上并通过RDL层叠基板电连接到导电通孔的无源RF组件的一部分。
在一些实施例中，半导体层结构可以包括生长基板、沟道层和势垒层，其中沟道层位于生长基板与势垒层之间，并且导电栅极通孔和导电漏极通孔是延伸穿过生长基板、沟道层和势垒层这全部三个层的镀金属的通孔。
在一些实施例中，导电栅极通孔、导电漏极通孔和导电源极通孔都可以具有基本相同的形状和基本相同的截面面积。
依据本发明的进一步的实施例，提供了RF晶体管放大器，该RF晶体管放大器包括：RDL层叠基板；在RDL层叠基板的顶表面上的基于III族氮化物的RF晶体管放大器管芯，该基于III族氮化物的RF晶体管放大器管芯包括半导体层结构、导电源极通孔、导电栅极通孔和导电漏极通孔，该半导体层结构在其上部中具有多个单位单元晶体管，导电源极通孔、导电栅极通孔和导电漏极通孔中的每一个都延伸穿过半导体层结构；以及RDL层叠基板的底表面上的多个接触件。
在一些实施例中，接触件被布置为可以是扇入布置或扇出布置。
在一些实施例中，RDL层叠基板可以包括电连接到导电栅极通孔的上部栅极焊盘、电连接到导电漏极通孔的上部漏极焊盘和电连接到导电源极通孔的上部源极焊盘。
在一些实施例中，RDL层叠基板还可以包括电连接到上部栅极焊盘的下部栅极焊盘、电连接到上部漏极焊盘的下部漏极焊盘以及电连接到上部源极焊盘的下部源极焊盘，并且接触件可以包括安装在下部栅极焊盘上的栅极接触件、安装在下部漏极焊盘上的漏极接触件和安装在下部源极焊盘上的源极接触件。
在一些实施例中，当从上方查看RF放大器时，栅极接触件中的至少一个可以位于基于III族氮化物的RF晶体管放大器管芯的覆盖区之外。
在一些实施例中，基于III族氮化物的RF晶体管放大器管芯可以包括多个平行的漏极指并且导电漏极通孔是多个漏极通孔之一，至少两个导电漏极通孔可以定位在每个导电漏极指的下方。在此类实施例中，定位在导电漏极指中的第一导电漏极指下方的至少两个导电漏极通孔可以定义第一轴，并且定位在导电漏极指中的与导电漏极通孔中的第一导电漏极通孔相邻的第二导电漏极指下方的至少两个导电漏极通孔可以定义第二轴，并且当从上方查看基于III族氮化物的RF晶体管放大器管芯时，导电栅极通孔可以定位在第一轴与第二轴之间。
附图说明
图1A是常规的基于III族氮化物的RF晶体管放大器的示意性侧视图。图1B是沿着图1A的线1B-1B截取的示意性截面图，其示出了包括在图1A的RF晶体管放大器中的RF晶体管放大器管芯的顶部金属化的结构。
图1C是另一个常规的基于III族氮化物的RF晶体管放大器的示意性侧视图。
图2A是根据本发明的实施例的基于III族氮化物的RF晶体管放大器的示意性侧视图。
图2B是沿着图2A的线2B-2B截取的示意性截面图，其示出了包括在图2A的RF晶体管放大器中的RF晶体管放大器管芯的顶部金属化的结构。
图2C是沿着图2B的线2C-2C截取的截面图。
图2D是沿着图2B的线2D-2D截取的截面图。
图2E是沿着图2B的线2E-2E截取的截面图。
图2F是沿着图2B的线2F-2F截取的截面图。
图2G是包括在图2A的基于III族氮化物的RF晶体管放大器中的RF晶体管放大器管芯的示意性背侧视图。
图3是可以在图2A-图2G的RF晶体管放大器中使用的互连结构的实施例的平面图。
图4A是其上形成有多个RF晶体管放大器管芯的晶片的示意性平面图。
图4B是根据本发明的实施例的RF晶体管放大器管芯的示意性截面图，其中焊料凸块固定在其上以附接到互连结构。
图4C是包装的RF晶体管放大器的示意性截面图，该包装的RF晶体管放大器包括陶瓷包装中的图4B的RF晶体管放大器管芯。
图4D是包装的RF晶体管放大器的示意性截面图，该包装的RF晶体管放大器包括包覆成型塑料包装中的图4B的RF晶体管放大器管芯。
图4E是包装的RF晶体管放大器的示意性截面图，该包装的RF晶体管放大器包括基于印刷电路板的包装中的图4B的RF晶体管放大器管芯。
图5A是根据本发明的实施例的RF晶体管放大器管芯的示意性截面图，该RF晶体管放大器管芯以扇入拓扑安装在再分布层基板上。
图5B是根据本发明的实施例的RF晶体管放大器管芯的示意性截面图，该RF晶体管放大器管芯以扇出拓扑安装在再分布层基板上。
图5C是根据本发明的实施例的RF晶体管放大器管芯的示意性截面图，该RF晶体管放大器管芯以扇出拓扑安装在自定义中介层上。
图6是根据本发明的实施例的RF晶体管放大器管芯的电路图，其图示了多个连接点如何可用于栅极和漏极连接两者，这可以为连接RF晶体管放大器管芯的阻抗匹配和/或谐波终止电路提供增加的灵活性。
图7A是常规包装的RF晶体管放大器的电路图。
图7B是根据本发明的实施例的包装的RF晶体管放大器的电路图。
图7C是根据本发明的进一步实施例的包装的RF晶体管放大器的电路图。
图8A是根据本发明的进一步实施例的RF晶体管放大器的示意性截面图。
图8B是图8A的RF晶体管放大器的电路图。
图9A是根据本发明的还有进一步实施例的RF晶体管放大器的示意性截面图。
图9B是图9A的RF晶体管放大器的电路图。
图10A和图10B是示出根据本发明的进一步实施例的两个RF晶体管放大器管芯的顶部金属化结构的示意性截面图。
图11A是根据本发明的还有进一步实施例的RF晶体管放大器的示意性截面图。
图11B是图11A的RF晶体管放大器的修改后的版本的示意性截面图。
图11C是图11B的RF晶体管放大器的电路图。
图11D是图11B的RF晶体管放大器的示意性平面图。
图12A是根据本发明的还有附加实施例的RF晶体管放大器的示意性截面图。
图12B是图12A的RF晶体管放大器的电路图。
图13是根据本发明的还有进一步实施例的RF晶体管放大器的示意性截面图。
图14是根据本发明的实施例的包括包覆成型包装的包装的RF晶体管放大器的示意性截面图。
图15A-图17B是根据本发明的进一步实施例的包括保护性塑料包装的RF晶体管放大器的示意性截面图。
具体实施方式
诸如图1A-图1B的RF晶体管放大器100之类的常规的基于III族氮化物的RF晶体管放大器可以使用接合线将RF晶体管放大器管芯110连接到栅极和漏极引线172、174。这些接合线具有可以被用于实现RF晶体管放大器的阻抗匹配和/或谐波终止电路中的电感器中的一些的固有电感。可以通过改变接合线的长度和/或截面面积(例如，直径)来使所提供的电感的量变化，使得接合线提供期望的电感量。遗憾的是，随着应用移向更高的频率，接合线的电感可能超过用于阻抗匹配和/或谐波终止电路的期望电感量。当这种情况发生时，可以使用非常短和/或具有大截面面积的接合线来努力将其电感降低到合适的水平。但是，非常短的接合线可能难以焊接到位，这可能增加制造成本，和/或可能导致更高的装置故障率。具有大截面面积的接合线可能要求RF晶体管放大器管芯上更大的栅极和漏极接合焊盘，这要求增加RF晶体管放大器管芯的整体尺寸，这也是不期望的。而且，在一些较高频率的应用中，即使是具有大截面面积的非常短的接合线也可能具有太大的电感，使得匹配网络例如不能正确地终止二阶或三阶谐波。虽然RF晶体管放大器可以被实现为MMIC装置以避免接合线中电感过大的问题，但MMIC RF晶体管放大器的制造成本更高，并且只能在匹配电路的频率范围内使用，从而降低了灵活性。
依据本发明的实施例，提供了基于III族氮化物的RF晶体管放大器，该RF晶体管放大器包括RF晶体管放大器管芯，该RF晶体管放大器管芯使源极端子以及它们的漏极端子和/或它们的栅极端子中的至少一个都位于RF晶体管放大器管芯的背侧。栅极、漏极和源极端子可以都使用导电接触件连接到互连结构上的对应栅极、漏极和源极焊盘，导电接触件诸如是导电凸块技术(例如，焊料凸块)、管芯附接材料、导电环氧树脂或其它低电感电连接件。在一些实施例中，RF晶体管放大器可以不包括任何接合线。RF放大器管芯可以包括用于将RF晶体管放大器管芯的顶侧的栅极总线和/或漏极总线连接到RF晶体管放大器管芯的背侧的相应栅极和漏极端子的一个或多个导电栅极通孔和/或一个或多个导电漏极通孔。导电通孔的长度可以是常规接合线的长度的一小部分(例如，10-30％)，因此可以显著降低栅极和漏极总线与互连结构之间的连接的电感。结果，阻抗匹配和/或谐波终止电路可以被构造为具有期望的电感量，而不需要将RF晶体管放大器实现为MMIC装置。因此，RF晶体管放大器管芯的尺寸可以在不影响其性能的情况下减小，并且RF晶体管放大器管芯可以被用于各种不同频带中的应用，因为装置(例如，匹配电路)的特定于频率的部分可以被实现为分离的芯片或电路。
而且，通常用于大批量制造的线接合装备可能具有+/-1mil的容差，这意味着任何特定线接合的长度可能变化多达4mil(即，接合线的每一端+/-1mil)。对于高频应用，与4mil的线接合相关联的电感的变化可能是显著的，因此如果接合线距离期望的标称长度太短或太长1-2mil，那么匹配电路的性能可能降低。在装置的背侧形成栅极和漏极端子并使用接触件将这些端子连接到互连结构上的对应焊盘可以大大消除这种工艺变化，从而导致改善的性能。
依据本发明的一些实施例，提供了包括互连结构和安装在互连结构顶部的基于III族氮化物的RF晶体管放大器管芯的RF晶体管放大器。基于III族氮化物的RF晶体管放大器管芯包括半导体层结构。多个单位单元晶体管设置在半导体层结构的上部中，并且栅极端子、漏极端子和源极端子设置在半导体层结构的与互连结构相邻的下表面上。栅极端子通过一个或多个导电栅极通孔电连接到单位单元晶体管，漏极端子通过一个或多个导电漏极通孔电连接到单位单元晶体管，并且源极端子通过一个或多个导电源极通孔电连接到单位单元晶体管。栅极、漏极和源极通孔可以完全延伸穿过半导体层结构。
在一些实施例中，RF晶体管放大器可以包括基于III族氮化物的RF晶体管放大器管芯，该管芯具有其中具有源极区域的半导体层结构、各自延伸穿过半导体层结构的导电源极通孔和附加导电通孔。附加导电通孔的第一端连接到第一外部电路，并且附加导电通孔的第二相反端连接到第一匹配电路。附加导电通孔可以是连接到栅极电极的导电栅极通孔或连接到RF晶体管放大器管芯的漏极电极的导电漏极通孔。
在其它实施例中，RF晶体管放大器可以包括基于III族氮化物的RF晶体管放大器管芯，该管芯包括半导体层结构和延伸穿过半导体层结构的导电通孔。第一阻抗匹配电路耦接在导电通孔的第一端与第一外部电连接件之间，并且第一谐波终止电路耦接在附加导电通孔的第二相反端与第二外部电连接件之间。
在还有其它实施例中，RF晶体管放大器包括(1)互连结构，诸如例如再分布层(“RDL”)层叠基板、印刷电路板、中介层或其表面上具有电介质层或图案的基板，与基板相反地在电介质图案/层上带有导电迹线，以及(2)在互连结构的顶表面上的基于III族氮化物的RF晶体管放大器管芯。基于III族氮化物的RF晶体管放大器管芯包括半导体层结构、导电源极通孔、导电栅极通孔和导电漏极通孔以及位于RDL层叠基板的底表面上的多个接触件，该半导体层结构在其上部中具有多个单位单元晶体管，导电源极通孔、导电栅极通孔和导电漏极通孔中的每一个都延伸穿过半导体层结构。
现在将参考附图更详细地讨论本发明的实施例。
图2A-图2G描绘了根据本发明的某些实施例的基于III族氮化物的RF晶体管放大器200。特别地，图2A是基于III族氮化物的RF晶体管放大器200的示意性侧视图。图2B是沿着图2A的线2B-2B截取的作为图2A的基于III族氮化物的RF晶体管放大器200的一部分的RF晶体管放大器管芯210的示意性截面图。图2C至图2F是分别沿着图2B的线2C-2C至2F-2F截取的RF晶体管放大器管芯210的示意性截面图。最后，图2G是RF晶体管放大器管芯210的示意性底视图。
如图2A中所示，基于III族氮化物的RF晶体管放大器200包括安装在互连结构270的上表面上的RF晶体管放大器管芯210。RF晶体管放大器管芯210具有顶侧212和底侧214。RF晶体管放大器管芯210包括顺序堆叠的底侧金属化结构220、半导体层结构230和顶侧金属化结构240。底侧金属化结构220包括栅极端子222、漏极端子224和源极端子226。RF晶体管放大器200可以是基于HEMT的RF晶体管放大器，在这种情况下，半导体层结构230可以包括至少沟道层和势垒层，如将参考图2C和图2D更详细地讨论的。将参考图2B更详细地讨论顶侧金属化结构240。
互连结构270可以包括电连接到RF晶体管放大器管芯210的任何结构，以为RF晶体管放大器管芯210提供合适的安装表面。在一些情况下，互连结构270可以包括RDL层叠结构。RDL层叠结构是指具有用于电和/或热互连的导电层图案和/或导电通孔的基板。可以使用半导体处理技术通过在基底材料上沉积导电和绝缘层和/或图案以及通过在结构内形成用于通过RDL层叠结构传输信号的通孔和铜布线图案来制造RDL层叠结构。可替代地，可以使用其它互连结构270，诸如例如印刷电路板(例如，多层印刷电路板)、金属芯印刷电路板或包括导电通孔和/或焊盘的陶瓷基板。在还有其它实施例中，互连结构270可以包括金属凸缘，该金属凸缘在其顶表面上具有绝缘图案以及在绝缘层上的导电迹线，例如，该导电迹线提供到栅极端子222和漏极端子224的电气连接。源极端子226可以经由例如诸如焊料之类的导电管芯附接材料电连接到金属凸缘。在一些实施例中，形成在金属凸缘的顶表面上的绝缘图案可以是阻焊层。在任何情况下，将认识到的是，互连结构270可以是可以与RF晶体管放大器管芯210的背侧214进行电气连接的用于RF晶体管放大器管芯210的任何合适的安装表面。可以以堆叠方式设置多于一个互连结构270。RF晶体管放大器管芯210可以由管芯制造商安装在互连结构270上(例如，在RDL层叠结构上)。在其它情况下，RF晶体管放大器管芯210可以在包装中直接安装在诸如金属凸缘之类的包装底座上，其中电介质和迹线形成在金属凸缘上，使得金属凸缘可以充当互连结构270。
栅极焊盘272、漏极焊盘274和源极焊盘276设置在互连结构270的顶表面上。这些焊盘272、274、276中的每一个可以包括例如暴露的铜焊盘。栅极端子222可以沿着垂直于半导体层结构230的顶表面延伸的第一垂直轴与栅极焊盘272重叠，漏极端子224可以沿着垂直于半导体层结构230的顶表面延伸的第二垂直轴与漏极焊盘274重叠，并且源极端子226可以沿着垂直于半导体层结构230的顶表面延伸的第三垂直轴与源极焊盘276重叠。“重叠”意指轴延伸穿过端子及其对应的焊盘两者，并且“垂直”是指垂直于半导体层结构230的主表面的方向。每个重叠的端子和焊盘(例如，栅极端子222和栅极焊盘272)可以通过任何合适的接触件彼此物理和电连接，任何合适的接触件包括例如导电凸块(例如，焊料凸块或导电环氧树脂)、管芯附接材料等(未示出)。应该认识到的是，任何类型的凸块网格阵列技术可以用于将栅极、漏极和源极端子222、224、226连接到相应的栅极、漏极和源极焊盘272、274、276，同时促进热量从RF放大器管芯210的消散。互连结构270还可以包括多个散热结构290。在所描绘的实施例中，散热结构290包括延伸穿过互连结构270的金属填充(或部分金属填充)的通孔。在RF晶体管放大器管芯210中生成的热量可以通过金属填充的通孔290消散。
RF晶体管放大器管芯210可以包括基于III族氮化物的HEMT RF晶体管放大器，该HEMT RF晶体管放大器包括彼此并联电连接的多个单位单元晶体管216。这可以在图2B中最好地看到，图2B示意性地描绘了通过RF晶体管放大器管芯210的顶侧金属化结构240的切口。如图2B中所示，顶侧金属化结构240包括栅极总线242和漏极总线244、多个栅极指252、多个漏极指254和多个源极指256，所有这些都可以形成在半导体层结构230的上表面上。栅极总线242和栅极指252是RF晶体管放大器管芯210的栅极电极的一部分。栅极总线242和栅极指252可以被实现为第一单片金属图案。漏极总线244和漏极指254是RF晶体管放大器管芯210的漏极电极的一部分，并且可以被实现为第二单片金属图案。栅极指252可以由能够与基于III族氮化物的半导体材料形成肖特基接触的材料形成，诸如由Ni、Pt、Cu、Pd、Cr、W和/或WSiN形成。漏极指254和源极指256可以包括金属，诸如TiAlN，其可以与基于III族氮化物的材料形成欧姆接触。有助于将栅极金属化242、252、漏极金属化244、254和源极金属化256彼此隔离的电介质层(或一系列电介质层)未在图2B中示出以更好地图示顶侧金属化结构240的元件。导电栅极接合焊盘243和/或导电漏极接合焊盘253可以可选地设置在RF晶体管放大器管芯210的上表面上。栅极接合焊盘243可以电连接到栅极端子222，并且漏极接合焊盘253可以电连接到漏极端子224。
单位单元晶体管216之一也在图2B中示出。如图所示，单位单元晶体管216包括栅极指252、漏极指254和源极指256以及半导体层结构230的下层部分。由于所有栅极指252都电连接到共用栅极总线242，所有漏极指254都电连接到共用漏极总线244，并且所有源极指256都经由导电源极通孔266(下文讨论)和源极端子226电连接在一起，可以看出单位单元晶体管216全部并联电连接在一起。
单位单元晶体管216可以是HEMT装置。在例如2002年6月6日公开的共同受让的标题为“Aluminum Gallium Nitride/Gallium Nitride High Electron MobilityTransistors Having A Gate Contact On A Gallium Nitride Based Cap Segment AndMethods Of Fabricating Same”的美国专利公开No.2002/0066908A1、2002年11月14日公开的标题为“Group-III Nitride Based High Electron Mobility Transistor(HEMT)With Barrier/Spacer Layer”的美国专利公开No.2002/0167023A1、2004年4月1日公开的标题为“Nitride-Based Transistors And Methods Of Fabrication Thereof UsingNon-Etched Contact Recesses”的美国专利公开No.2004/0061129、2011年3月15日发布的标题为“Nitride-Based Transistors With A Protective Layer And A Low-DamageRecess”的美国专利No.7,906,799以及2001年11月13日发布的标题为“Nitride BasedTransistors On Semi-Insulating Silicon Carbide Substrates”的美国专利No.6,316,793中描述了可以利用本发明的实施例的基于III族氮化物的HEMT装置的合适结构，这些的公开内容在此通过引用整体并入本文。
如图2B中进一步所示的，设置了从顶部金属化结构240延伸穿过半导体层结构230的多个镀金属的通孔。镀金属的通孔包括镀金属的栅极通孔262、镀金属的漏极通孔264和镀金属的源极通孔266。镀金属的栅极通孔262将栅极总线242物理和电连接到栅极端子222，镀金属的漏极通孔264将漏极总线244物理和电连接到漏极端子224，并且镀金属的源极通孔262将源极指256物理和电连接到源极端子226。
如图2B中进一步所示的，导电栅极通孔262和/或导电漏极通孔264可以从导电源极通孔266偏移(在图2B的Y方向上)。特别地，两个或更多个导电源极通孔266可以形成在每个源极指256中，并且在特定源极指256中形成的导电源极通孔266可以(至少一般地)沿着水平(X方向)轴延伸。因此，包括在每个源极指256中的导电源极通孔266可以在图2B的视图中定义相应的水平轴，图2B中的线2C-2C图示了一个这样的水平轴。如图2B中所示，导电栅极通孔262和/或导电漏极通孔264可以定位在这些水平轴之间(与例如沿着这些水平轴对准相反)。在一些情况下，导电栅极通孔262和/或导电漏极通孔264可以沿着由相应漏极指254定义的纵轴定位。使导电栅极通孔262和导电漏极通孔264从导电源极通孔266偏移可以增加导电通孔262、264、266之间的距离，这可以降低晶片或管芯由于机械弱点而破裂的可能性。这种布置还减少了可能发生在各种通孔262、264、266之间的寄生栅极到源极和/或寄生源极到漏极耦合。这种寄生耦合可能导致增益损失和/或不稳定。
参考图2C和图2D，半导体层结构230包括多个半导体层。在所描绘的实施例中，示出了总共两个半导体层，即沟道层234和位于沟道层234的顶侧的势垒层236。半导体层结构230可以包括附加半导体和/或非半导体层。例如，半导体层结构230可以包括生长基板232，其它半导体层在该生长基板232上生长。生长基板232可以包括例如4H-SiC或6H-SiC基板。在其它实施例中，生长基板可以包括不同的半导体材料(例如，硅或基于III族氮化物的材料、GaAs、ZnO、InP)或非半导体材料(例如，蓝宝石)。
SiC与III族氮化物的晶格匹配比蓝宝石(Al2O3)更接近，蓝宝石(Al2O3)是用于III族氮化物装置的非常常见的基板材料。SiC更接近的晶格匹配可以导致III族氮化物膜的质量高于蓝宝石上一般可用的膜的质量。SiC还具有非常高的热导率，因此在碳化硅上的III族氮化物装置的总输出功率通常不像在蓝宝石上形成相同装置的情况那样受基板热耗散的限制。而且，半绝缘SiC基板的可用性可以提供装置隔离和降低的寄生电容。
可以在沟道层234下方的生长基板232上设置可选的缓冲层、成核层和/或过渡层(未示出)。例如，可以包括AlN缓冲层以在SiC生长基板232与半导体层结构230的其余部分之间提供适当的晶体结构过渡。此外，还可以提供(一个或多个)应变平衡过渡层，例如，如在2003年6月5日公布且标题为“Strain Balanced Nitride Heterojunction TransistorsAnd Methods Of Fabricating Strain Balanced Nitride HeterojunctionTransistors”的共同转让的美国专利公开2003/0102482A1中所描述的，该美国专利公开的公开内容通过引用并入本文，如同在本文中完整阐述一样。
在一些实施例中，沟道层234是III族氮化物材料，诸如AlxGa1-xN，其中0≤x<1，条件是沟道层234的导带边缘的能量小于在沟道和势垒层234、236之间的界面处势垒层236的导带边缘的能量。在本发明的某些实施例中，x＝0，指示沟道层234是氮化镓(“GaN”)。沟道层234也可以是其它III族氮化物，诸如InGaN、AlInGaN等。沟道层234可以是未掺杂的或无意掺杂的，并且可以生长到例如大于约
Figure BDA0003871442300000201
的厚度。沟道层234也可以是多层结构，诸如超晶格或GaN、AlGaN等的组合。
沟道层234的带隙可以小于势垒层236的至少一部分的带隙，并且沟道层234也可以具有比势垒层236更大的电子亲和力。在某些实施例中，势垒层236为AlN、AlInN、AlGaN或AlInGaN，其厚度介于约0.1nm与约10nm或更大之间。在特定实施例中，势垒层236足够厚并且具有足够高的Al组成和掺杂以在沟道层234与势垒层236之间的界面处引起显著的载流子浓度。
势垒层236可以是III族氮化物并且可以具有比沟道层234的带隙大的带隙和比沟道层234小的电子亲和力。在某些实施例中，势垒层236未掺杂或掺杂有n型掺杂剂至小于约1019cm-3的浓度。在本发明的一些实施例中，势垒层236是AlxGa1-xN，其中0<x<1。在特定实施例中，铝浓度是大约25％。但是，在本发明的其它实施例中，势垒层236包括铝浓度介于大约5％与大约100％之间的AlGaN。在本发明的具体实施例中，铝浓度大于大约10％。
由于势垒层236与沟道层234之间的带隙差异以及势垒层236与沟道层234之间的界面处的压电效应，在沟道层234与势垒层236之间的结处在沟道层234中感应出二维电子气(2DEG)。2DEG充当高导电层，其允许每个单位单元晶体管216的源极区域与其相关联的漏极区域之间导电，其中源极区域是半导体层结构230的直接位于源极指256下方的部分并且漏极区域是半导体层结构230的直接位于对应的漏极指254下方的部分。
在栅极指252、漏极指254和源极指256之上形成层间绝缘层238。层间绝缘层238可以包括电介质材料，诸如SiN、SiO2等。
图2C-图2G更详细地图示了镀金属的栅极通孔262、镀金属的漏极通孔264和镀金属的源极通孔266。如图2C至图2F中所示，镀金属的栅极通孔262、镀金属的漏极通孔264和镀金属的源极通孔266可以延伸贯穿通过半导体层结构230，以便将栅极总线242物理和电连接到栅极端子222，将漏极总线244物理和电连接到漏极端子224，并将源极指256物理和电连接到源极端子226。
在一些实施例中，镀金属的栅极通孔262、镀金属的漏极通孔264和镀金属的源极通孔266都可以具有相同的形状和水平截面(即，通过在平行于半导体层结构230的主表面的平面中的通孔的截面)。例如，所有的通孔262、264、266都可以是具有相同直径的基本圆柱形或椭圆形通孔，或者全都可以是当在RF放大器管芯210的底表面214上方的相同高度处测量时具有相同直径的截头圆锥形通孔。这种布置可以允许在单个制造步骤中容易地形成所有通孔262、264、266。在其它实施例中，与镀金属的源极通孔266相比，镀金属的栅极通孔262和/或镀金属的漏极通孔264可以具有更大的截面面积。对于某些应用，如果需要，这种技术可以用于进一步减少镀金属的栅极通孔262和/或镀金属的漏极通孔264的固有电感。
镀金属的栅极通孔262、镀金属的漏极通孔264和镀金属的源极通孔266可以各自通过形成穿过半导体层结构的开口(例如，通过各向异性蚀刻)然后通过沉积覆盖开口的侧壁的金属镀层来实现。在一些应用中，金属可以完全填充开口，使得镀金属的通孔是金属填充的通孔。但是，在许多应用中，RF晶体管放大器管芯210可以在宽温度范围内操作(由于室外应用和/或在装置操作期间可能在RF晶体管放大器管芯内生成的高水平热量)，这可能由于金属和半导体材料具有显著不同的热膨胀系数而导致装置中高应力水平。在此类情况下，镀金属的通孔262、264、266的中心可以保持打开(即，充气)以便减少由于热循环而发生的应力量。
通孔262、264、266的截面面积可以例如基于散热考虑和/或期望的串联电感量来选择。镀金属的通孔将比镀金属的通孔所穿透的半导体材料散热更多还是更少，这将取决于多种考虑因素，包括半导体材料和所用金属的散热质量、金属镀层的厚度、通孔的(一个或多个)截面面积等。一般而言，诸如铜之类的金属比基于III族氮化物和碳化硅的半导体材料更有效地散热，但通孔中的任何中央充气开口的散热效率低于半导体材料。
如图2G中所示，栅极端子222、漏极端子224和源极端子226可以各自包括在半导体层结构230的下表面上的金属化图案。可以在栅极端子222与漏极端子224之间以及在漏极端子224与源极端子226之间设置间隙，以便使栅极、漏极和源极端子222、224、226彼此电绝缘。当从背侧查看RF晶体管放大器管芯210时，这些间隙可以暴露生长基板232。在一些实施例中，绝缘图案(未示出)可以沉积在间隙中。栅极通孔262、漏极通孔264和源极通孔266各自物理和电连接到相应的栅极端子222、漏极端子224和源极端子226。
图3是包括在图2A-图2G的RF放大器200中的互连结构270的示例实施例的示意性顶视图。如上面所讨论的，互连结构270可以包括例如RDL层叠结构或多层印刷电路板。栅极焊盘272、漏极焊盘274和源极焊盘276在互连结构270的上表面上实现。这些焊盘272、274、276中的每一个可以包括相应的金属图案(例如，铜图案)。栅极焊盘272、漏极焊盘274和源极焊盘276可以具有与RF放大器管芯210上的相应栅极端子222、漏极端子224和源极端子226相同或类似的尺寸和形状。多个金属填充的通孔290(或者可替代地，固体导电块)可以设置在源极焊盘276下方，通孔290延伸穿过互连结构270。金属填充的通孔(或导电块)290可以充当将在RF放大器管芯210中生成并传递到互连结构270的热量携带到互连结构270的底侧的散热器，在底侧处热量被排放到周围环境中或传递到诸如印刷电路板之类的下层结构中的散热器。还如图3中所示，在一些实施例中，可以在栅极焊盘272下方和/或源极焊盘276下方提供附加的金属填充的通孔290以提供附加的散热。
如图3中进一步所示的，多个附加组件281可以安装在互连结构270上。这些组件281可以包括例如无源RF组件，诸如包括电阻器、电容器和/或电感器的集成无源装置或印刷电路板。这些无源组件可以形成输入和/或输出匹配电路，用于(1)将RF晶体管放大器管芯210的输入端和/或输出端的阻抗与相应输入和输出RF传输线的基频处的阻抗相匹配或(2)终止可能存在于RF晶体管放大器管芯210的输入端或输出端处的基频谐波。匹配电路系统中的一些也可以在互连结构270中实现。例如，互连结构270可以包括实现包括在输入和/或输出匹配电路中的电感器的曲折的或螺旋的迹线图案(未示出)。其它RF电路系统也可以安装在互连结构270上，诸如发送/接收开关、循环器、滤波器等。
栅极端子222、漏极端子224和源极端子226都在RF放大器管芯210的同一侧的一个优点是它可以实现更多的晶片级处理，这可以导致更高效的制造。如图4A中所示，在许多应用中，多个RF晶体管放大器管芯210由单个半导体晶片201制造。半导体晶片201可以包括例如碳化硅晶片，并且多个基于氮化镓的外延层可以使用半导体外延生长技术在碳化硅晶片201上生长。然后，可以执行诸如金属和绝缘材料沉积、光刻、掩蔽和/或蚀刻之类的常规半导体处理技术以形成底侧和顶侧金属化结构220、240以及导电栅极通孔262、导电漏极通孔264和导电源极通孔266，以便在碳化硅晶片210中形成多个RF晶体管放大器管芯210(碳化硅晶片201的一部分形成每个单独的RF晶体管放大器管芯210的生长基板232)。最终，晶片201沿着水平和垂直“划线”(未示出)被切割，以将个体RF晶体管放大器管芯210切单。应当注意的是，图4A是为说明目的而提供的图，并且通常在晶片上形成更多数量的RF晶体管管芯210并且RF晶体管管芯210通常以更密集的方式定位。
图4B是包括在图4A的晶片201中的RF放大器管芯210之一的示意性截面图。如图4B中所示，接触件280(例如，焊料凸块)被固定到栅极端子222、漏极端子224和源极端子226中的每一个。这些接触件280可以被用于将RF晶体管放大器管芯210机械和电附接到诸如互连结构270之类的互连结构(未示出)。虽然在图4A和图4B中未示出，但接触件280可以被应用作为晶片级处理步骤的一部分(即，在半导体晶片201被切割为多个个体RF晶体管放大器管芯210之前)。这种晶片级处理比将接触件280应用于每个个体RF晶体管放大器管芯210更快和更高效。此外，因为可以在用于将源极端子226连接到互连结构270上的源极焊盘276的同一处理步骤中将栅极端子222和漏极端子224电连接到互连结构270上的对应的栅极和漏极焊盘272、274(参见图2A和图3)，所以所有到RF晶体管放大器管芯210的电气连接都可以可能在单个处理步骤中建立。相比之下，当采用常规RF晶体管放大器管芯(例如，图1A-图1B的RF晶体管放大器管芯110)时，采用附加的、耗时的线接合工艺来形成与栅极和漏极端子142、144的电气连接。消除这些处理步骤可以显著简化制造工艺。
如上所述，提供导电栅极通孔262和导电漏极通孔264导致用于RF晶体管放大器管芯210的栅极、漏极和源极端子222、224、226这所有三种都在管芯的同一表面上，因此在同一平面中。这使得可以采用各种不同类型的晶片级包装技术，诸如例如各种扇入、扇出和中介层拓扑。根据本发明的实施例的RF晶体管放大器管芯可以直接安装在互连结构上或使用诸如例如导电凸块或导电管芯附接材料之类的接触件安装在诸如RDL层叠结构或中介层(其可以是自定义RDL层叠结构)之类的中间结构上。当根据本发明的实施例的RF晶体管放大器管芯安装在例如RDL层叠结构或中介层上时，接触件可以预先安装在RDL层叠结构/中介层的底表面上，这可以允许最终用户容易地将RF放大器管芯安装在或其它结构上。而且，如上所述，导电栅极通孔262和导电漏极通孔264的提供减少了电气路径长度的变化，这改善了性能，并且可以减少或消除对昂贵且耗时的线接合工艺的需要。减少或消除对线接合的需要还可以允许在一些应用中减小管芯尺寸(其中线接合焊盘的尺寸驱动管芯尺寸)，因此根据本发明的实施例的RF晶体管放大器管芯也可以表现出增加的集成密度。因此，根据本发明的实施例的RF放大器管芯可以表现出改善的产品组装一致性、更高的产量、增加的产品集成度、降低的成本和改善的RF性能，尤其是对于在诸如毫米波频率之类的高频下操作的产品。
本文公开的技术在较高频率应用中可以特别有益，因为匹配电路中所需的电感在此类应用中可能低得多，因此使用传统的接合线可能注入过多的电感。此外，接合线长度的容差在较高频率下可能具有更大的影响，并且在高频应用中(特别是在较低功率下)接合焊盘的尺寸可以驱动管芯的尺寸。在一些实施例中，本文公开的任何RF晶体管放大器管芯可以被构造为在大于1GHz的频率下操作。在其它实施例中，这些RF晶体管放大器管芯可以被构造为在大于2.5GHz的频率下操作。在还有其它实施例中，这些RF晶体管放大器管芯可以被构造为在大于3.1GHz的频率下操作。在还有附加的实施例中，这些RF晶体管放大器管芯可以被构造为在大于5GHz的频率下操作。在一些实施例中，这些RF晶体管放大器管芯可以被构造为在2.5-2.7GHz、3.4-4.2GHz或5.1-5.8GHz频带或其子部分中的至少一个中操作。
图4C至图4E图示了示例包装的RF晶体管放大器，每个都包括根据本发明的实施例的RF晶体管放大器管芯。然后图5A-图5C图示了根据本发明的实施例的RF晶体管放大器管芯的平面化的端子构造如何还允许RF晶体管放大器管芯用在各种不同的晶片级包装拓扑中。
图4C是包装的RF晶体管放大器300的示意性截面图，该包装的RF晶体管放大器300包括在开腔包装中的图4B的RF晶体管放大器管芯210。如图4C中所示，开腔包装310包括诸如金属凸缘之类的基座320以及可以包括例如侧壁332和盖334的上壳体330。在示例实施例中，基座320可以是多层铜/钼/铜金属凸缘，该金属凸缘包括核心钼层以及在其任一主表面上具有铜覆层。陶瓷侧壁332和盖334可以由例如Al2O3形成。陶瓷盖334可以使用环氧树脂胶水胶粘到陶瓷侧壁332。陶瓷侧壁332可以经由钎焊附接到金属基座320。RF晶体管放大器管芯210可以例如使用例如图4B中所示的诸如凸块280之类的导电接触件安装在互连结构270上，并且互连结构270使用例如导电管芯附接材料安装在基座320上。基座320可以将通过互连结构270中的散热结构290携带的热量消散到陶瓷包装310外部。
附加组件350、360安装在互连结构270上。这些附加组件可以包括例如用于在基频下进行阻抗匹配和/或终止互调产物接地的输入匹配组件350和输出匹配组件360。如上面所讨论的，例如，这些匹配组件350、360可以是包括(至少部分地)在集成无源装置或印刷电路板中实现的电阻器、电容器和/或电感器的无源RF组件。导电引线340延伸穿过壳体310以允许RF晶体管放大器300连接到外部装置/电路/电源。在所描绘的实施例中，线接合370用于将导电引线340连接到互连结构270上的无源RF组件350、360。但是，将认识到的是，在其它实施例中可以省略线接合370并且可以使用不同的电气连接。在第一引线340-1上输入到RF晶体管放大器300的RF信号可以通过线接合370-1传递到输入匹配电路350并从那里传递到RF晶体管放大器管芯210的栅极端子222(参见图4B)，并且放大的输出RF信号可以从RF晶体管放大器管芯210的漏极端子224传递到输出匹配电路360并从那里传递到接合线370-2，在接合线370-2处通过引线340-2输出RF信号。
图4D是包装的RF晶体管放大器400的示意性截面图，该包装的RF晶体管放大器400包括在包覆成型塑料包装中的图4B的RF晶体管放大器管芯210。如图4D中所示，包装的RF晶体管放大器400包括至少部分地被塑料包覆成型件410围绕的基座420，该基座420诸如是作为引线框架或金属块的一部分的金属散热器。RF晶体管放大器管芯210使用例如图4B中所示的导电凸块280安装在互连结构270上，并且互连结构270安装在基座420上。基座420可以包括例如可以消散通过互连结构270中的散热结构290携带的热量的金属基座。附加组件450、460安装在互连结构270上。这些附加组件可以包括例如用于在基频下进行阻抗匹配和/或终止互调产物接地的输入匹配组件450和输出匹配组件460。如上面所讨论的，例如，这些匹配组件可以是包括(至少部分地)在集成无源装置或印刷电路板中实现的电阻器、电容器和/或电感器的无源RF组件。导电引线440延伸穿过塑料包覆成型件410以允许RF晶体管放大器400连接到外部装置/电路/电源。在所描绘的实施例中，线接合470用于将导电引线440连接到互连结构270上的无源RF组件450、460，但是在其它实施例中可以省略线接合470。
图4E是包装的RF晶体管放大器300A的示意性截面图，该包装的RF晶体管放大器300A包括在基于印刷电路板的包装中的图4B的RF晶体管放大器管芯。除了包装的RF晶体管放大器300的引线340-1、340-2被替换为包括充当输入和输出引线的迹线342-1、342-2的印刷电路板322以外，包装的RF晶体管放大器300A非常类似于上面参考图4C讨论的包装的RF晶体管放大器300。印刷电路板322可以经由例如导电胶水附接到金属基座320。印刷电路板322包括中央开口并且互连结构270安装在基座(例如，金属凸缘)320上的这个开口内。RF晶体管管芯210和匹配网络350-1、350-2、360-1、360-2安装在互连结构270上。
将认识到的是，本文讨论的根据本发明的实施例的任何RF晶体管放大器可以安装在诸如图4C至图4E中示出的开腔和包覆成型包装之类的包装中。因此，图4C-图4E中所示的RF晶体管管芯210和互连结构270可以用本文讨论的根据本发明的任何实施例的RF晶体管管芯和互连结构替换，以提供包装的RF晶体管放大器的许多进一步的实施例。取决于实施例，包装的RF晶体管放大器可以包括单片微波集成电路(MMIC)作为RF晶体管放大器管芯，其中RF晶体管放大器管芯将多个分立电路并入在单个集成管芯中。附加地和/或可替代地，包装可以包括在路径中串联连接以形成多级RF晶体管放大器的多个RF晶体管放大器管芯和/或诸如在Doherty放大器构造中部署在多条路径中(例如，并联)以形成具有多个晶体管放大器管芯和多条路径的RF晶体管放大器的多个RF晶体管放大器管芯。在一些实施例中，包装的RF晶体管放大器可以包括具有提供与背侧互连结构的电气连接的导电栅极通孔和/或导电漏极通孔的根据本发明的实施例的RF晶体管放大器管芯以及具有经由线接合连接到其它结构的栅极和漏极端子的诸如图1A的RF晶体管管芯110之类的传统RF晶体管放大器管芯。
图5A是根据本发明的实施例的RF晶体管放大器500的示意性截面图，该RF晶体管放大器500包括以扇入拓扑安装在RDL层叠结构510上的RF晶体管放大器管芯210。如本领域已知的，集成电路芯片可以使用诸如导电凸块或其它导电附接机构之类的接触件安装在各种下层基板上并电连接到各种下层基板。接触件可以在集成电路芯片上的端子与基板上的对应电连接点(例如，导电焊盘)之间提供电气连接。基板可以用于重新布置栅极、漏极和源极端子的构造，以例如与另一个基板上的端子对准。
如图5A中所示，RF晶体管放大器管芯210可以安装在RDL层叠结构510上。RDL层叠结构510可以包括上部栅极端子522、上部漏极端子524和上部源极端子526，这些端子可以与RF晶体管放大器管芯210上的相应栅极端子222、漏极端子224和源极端子226对准，使得栅极端子222、漏极端子224和源极端子226可以使用例如导电环氧树脂或凸块(未示出)物理和电连接到相应的上部栅极端子522、上部漏极端子524和上部源极端子526。RDL层叠结构510还包括下部栅极端子532、下部漏极端子534和下部源极端子536。如图5A中所示，设置了一个或多个导电栅极通孔542、导电漏极通孔544和导电源极通孔546，以将上部栅极端子522电连接到下部栅极端子532，将上部漏极端子524电连接到下部漏极端子534，并且将上部源极端子526电连接到下部源极端子536。导电栅极通孔542和导电漏极通孔544向内位于相应的栅极端子222和漏极端子224的RF晶体管放大器管芯210的底表面上。导电凸块280附接到下部栅极端子532、下部漏极端子534和下部源极端子536，用于将RF晶体管放大器500附接到诸如客户印刷电路板之类的另一个基板。RF晶体管放大器500具有扇入拓扑，其中RDL层叠结构510将用于栅极、漏极和源极的电气连接(此处为导电凸块280)大体向内朝着RF晶体管放大器管芯210的底表面的中心重新定位。
由于导电凸块280都在RF晶体管放大器管芯210的“覆盖区”内，因此导电凸块280可以在晶片级处理期间施加到图4A中所示的晶片201的底侧，并且然后可以在将导电凸块280施加到个体RF晶体管放大器管芯210中之后切割晶片201。通常，个体RF晶体管放大器管芯210安装在大的RDL层叠结构(或其它互连结构)上，随后将其切割以提供图5A的多个RF晶体管放大器500。但是，将认识到的是，在其它实施例中，RDL层叠结构可以接合到晶片201，然后晶片201可以被切割以提供图5A的多个RF晶体管放大器500。
图5B是根据本发明的实施例的RF晶体管放大器500'的示意性截面图，该RF晶体管放大器500'包括以扇出拓扑安装在再分布层基板510'上的RF晶体管放大器管芯210。除了其中包括的RDL层叠结构510'具有其中下部栅极端子532和下部漏极端子534从相应的栅极端子222和漏极端子224向外定位(当从下方查看RF晶体管放大器管芯210时)的扇出拓扑以外，RF晶体管放大器500'与上面讨论的RF晶体管放大器500非常类似。导电凸块(或其它接触件)280附接到下部栅极端子532、下部漏极端子534和下部源极端子536，用于将RF晶体管放大器500'附接到诸如客户印刷电路板之类的另一个基板。
图5C是根据本发明的实施例的RF晶体管放大器500”的示意性截面图，该RF晶体管放大器500”包括以扇出拓扑安装在自定义中介层510”上的RF晶体管放大器管芯210。中介层可以是自定义RDL层叠结构设计，以允许在接触件280的位置方面增加灵活性。此外，在一些情况下，可以在中介层510"内实现无源电路，诸如电容器或电感器(未示出)，从而减少对附加组件280的需要(参见图3)。
如上面所讨论的，基于III族氮化物的RF晶体管放大器常常包括输入阻抗匹配网络、输入谐波终止电路、输出谐波终止电路和输出阻抗匹配网络中的一个或多个。这些匹配电路中的每一个可以包括一个或多个电容器和/或电感器。在常规的RF晶体管放大器中，电感常常至少部分地使用在RF晶体管放大器管芯、各种无源RF组件和放大器的输入/输出引线之间形成连接的接合线来实现。
随着应用向更高频率移动，在基频下适当地阻抗匹配和/或终止诸如二阶和/或三阶谐波之类的某些谐波所需的电感量通常会减少。在一些应用中，即使使用非常短、粗的接合线，接合线的电感也可能超过匹配电路中的一个或多个所需的最优电感量。如果电感大于用于阻抗匹配电路的最优电感量，那么RF晶体管放大器的回波损耗可能增加，和/或操作带宽可能减小。如果电感大于用于谐波终止电路的最优电感量，那么可以实现所讨论的谐波减少会减少，这可能降低RF晶体管放大器的效率、功率和/或增益性能，并导致无源互调失真水平的增加，这可能降低在其中使用RF晶体管放大器的通信系统的其它方面。
根据本发明的实施例的基于III族氮化物的RF晶体管放大器可以避免具有比提供最优阻抗匹配的串联电感量更多的串联电感的上面讨论的问题。特别地，在示例实施例中，在根据本发明的实施例的RF晶体管放大器中使用的导电栅极和漏极通孔的长度可以小于8mil，并且常常小于5mil、小于4mil或者甚至小于3mil。相比之下，在常规RF晶体管放大器中使用的栅极和漏极接合线的长度通常至少为20mil，通常长度为30mil或更长。照此，由栅极和漏极通孔注入的电感可以是由可比较的栅极和漏极接合线注入的电感的一小部分(例如，可能约为电感的15-20％)，这可以确保电感小于或等于基于III族氮化物的RF晶体管放大器的各种匹配电路所需的最优电感量。为匹配网络获得最优电感量所需的任何附加电感可以使用安装在互连结构、RF无源组件等中或在其中实现的电感器芯片和/或电感迹线(或其它结构)来添加。
将栅极和漏极端子安装在装置的底侧还可以减少大批量制造期间的工艺变化，因为用于将接合线焊接到RF晶体管放大器管芯上的栅极和漏极端子的球焊机通常容差为+/-1mil，导致每根接合线的长度可能有多达4mil的变化。与接合线长度的这种变化相关联的电感量可能是显著的，特别是在较高频率下，并且可能降低阻抗匹配电路的性能，从而降低RF晶体管放大器的性能。此外，通过使用导电凸块、管芯附接材料等的表面安装工艺将栅极和漏极端子连接到互连结构上的对应栅极和漏极焊盘可以允许使用比当要求接合线连接时可能使用的更小的栅极和漏极端子，因此根据本发明的实施例的RF晶体管放大器管芯在栅极和漏极端子尺寸影响管芯尺寸的应用中可以更小。此外，与线接合相反，使用球接合技术可以降低制造成本。
由根据本发明的实施例的RF晶体管放大器中包括的导电栅极和漏极通孔提供的另一个优点是为实现匹配网络提供更大的灵活性，因为可以对导电栅极和漏极通孔的顶部和底部两者进行连接。根据本发明的实施例的RF晶体管放大器的这个特征示意性地在图6的电路图中示出。如图6中所示，RF晶体管放大器200具有一对RF输入端，即，直接连接到RF晶体管放大器管芯210的栅极(即，直接连接到栅极总线的上部栅极端子)的第一“顶部”RF输入端以及连接到导电栅极通孔262的底部的“底部”RF输入端。这些RF输入端通过电感L栅极通孔彼此电连接，该电感L栅极通孔表示导电栅极通孔262的固有电感。同样，RF晶体管放大器200具有一对RF输出端，即，直接连接到RF晶体管放大器管芯210的漏极(即，直接连接到漏极总线的上部漏极端子)的第一“顶部”RF输出端以及连接到导电漏极通孔264的底部的“底部”RF输出端。这些RF输出端通过电感L漏极通孔彼此电连接，该电感L漏极通孔表示导电漏极通孔264的固有电感。这种布置可以提供增加的灵活性以实现某些匹配拓扑。
例如，图7A是具有输入串联阻抗匹配电路、用于终止谐波频率(例如，二次谐波或“2f0”)的输入谐波终止电路以及输出分流-L阻抗匹配电路的常规RF晶体管放大器600的电路图。可以选择输入和输出串联传输线610-1、610-2以在RF晶体管放大器管芯110与RF输入端(例如，栅极引线)和输出端(例如，漏极引线)之间提供适当的阻抗变换。这些串联传输线610-1、610-2可以被视为传输线匹配网络在下层基板(未示出)上的延伸，下层基板诸如是客户印刷电路板，并且电气宽度可以被选择或构造为实现阻抗匹配的期望的特征阻抗。在常规设计中，这些匹配电路是通过接合线(用于电感)和RF无源组件(用于电容)实现的。这种布置可能导致输入和输出侧接合线之间的寄生耦合，这可能损害RF性能，并且如上所述，在较高频率下，接合线可能注入过多的电感，这可能损害阻抗匹配和/或谐波终止。
图7B和图7C图示了使用根据本发明的实施例的RF晶体管放大器管芯的图7A中所示的匹配拓扑的两种可能的实施方式。如图7B中所示，RF输入端和输入阻抗匹配网络连接到上部栅极端子，而输入谐波终止电路可以耦接到下部栅极端子。在输出端侧，输出阻抗匹配网络连接到作为分流电路的下部漏极端子，而RF输出端连接到上部漏极端子。如图7C中所示，在替代实施例中，RF输入端和输入阻抗匹配网络连接到下部栅极端子，而输入谐波终止电路可以耦接到作为分流电路的上部栅极端子。在输出端侧，输出阻抗匹配网络连接到作为分流电路的上部漏极端子，而RF输出端连接到下部漏极端子。
图8A和图8B图示了根据本发明的进一步实施例的RF晶体管放大器700。特别地，图8A是RF晶体管放大器700的示意性截面图，图示了其中包括的电路组件和它们之间的电气互连，而图8B是RF晶体管放大器700的电路图。
如图8A中所示，RF晶体管放大器700包括RF晶体管管芯，该RF晶体管管芯可以例如使用上述RF晶体管放大器管芯210或根据本发明的实施例的任何其它RF晶体管放大器管芯来实现。RF晶体管放大器管芯210安装在RDL层叠结构710上，但是在其它实施例中可以使用其它安装结构，诸如包括使用半导体处理技术在诸如硅、氧化铝或玻璃之类的薄膜基板上形成的电容器(可能还有其它无源装置，诸如电感器)的多层印刷电路板或集成无源装置或“IPD”。RDL层叠结构710包括导电区域712和电介质区域714。多个RF无源组件720-1至720-4安装在RDL层叠结构710上。RF晶体管放大器管芯210和RF无源组件720-1至720-4当中和之间的互连是使用接合线730并通过RDL层叠结构710中的电气连接制成的。
特别地，RF输入端740和RF输出端742被形成为RDL层叠结构710中的导电结构。RF输入端740可以连接到第一外部电路并且RF输出端742可以连接到第二外部电路。首先关注图8A的输入(左)侧，第一接合线730-1将RF输入端740连接到RF无源组件720-1的上部端子，该RF无源组件720-1包括接地的分流电容器。RF无源组件720-1可以被实现为例如电容器IPD或表面安装电容器芯片。RF无源组件720-1的下部端子连接到RDL层叠结构710中的接地区域。第一接合线730-1实现图8B中所示的电感“Input_L2”，并且RF无源组件720-1实现图8B中所示的分流电容“Input_C1”。第二接合线730-2将RF无源组件720-1的上部端子连接到RF晶体管放大器管芯210的上部栅极端子243。第二接合线730-2实现图8B中所示的串联电感“Input_L1”。RF晶体管放大器管芯210中的导电栅极通孔262的固有电感在图8B中被示为电感“Lvia_G”。RF晶体管放大器管芯210的连接到导电栅极通孔262的下端的下部栅极端子222经由接触件280连接到RDL层叠结构710上的导电迹线716-1。导电迹线716-1连接到RF无源组件720-2，该RF无源组件720-2可以包括电容器和/或电感器。RF无源组件720-2可以例如被实现为IPD或表面安装芯片。导电迹线716-1和RF无源组件720-2的组合可以实现图8B中所示的串联C-L电路“Input_2f”。
接下来关注图8A的输出(右)侧，第三接合线730-3将RF晶体管放大器管芯210的上部漏极端子253连接到RF无源组件720-4的上部端子，这形成接地的分流电容器。RF无源组件720-4可以被实现为例如电容器IPD或表面安装电容器芯片。RF无源组件720-4的下部端子经由接触件280连接到RDL层叠结构710中的接地区域。第三接合线730-3实现图8B中所示的串联电感“Output_L1”，并且RF无源组件720-4实现图8B中所示的分流电容“Output_C1”。第四接合线730-4将RF无源组件720-4的上部端子连接到RDL层叠结构710中的RF输出端742。第四接合线730-4实现图8B中所示的串联电感“Output_L2”。RF晶体管放大器管芯210中的导电漏极通孔264的固有电感在图8B中被示为电感“Lvia_D”。RF晶体管放大器管芯210的下部漏极端子224连接到导电漏极通孔264的下端，经由接触件280连接到RDL层叠结构710上的导电迹线716-2。导电迹线716-2连接到RF无源组件720-3，该RF无源组件720-3可以包括电容器和/或电感器。RF无源组件720-3可以例如被实现为IPD或表面安装芯片。导电迹线716-2和RF无源元件720-3的组合可以实现图8B中所示的串联C-L电路“Output_f0”。
如从图8A-图8B可以看出的，在RF晶体管放大器700中，RF输入端和RF输出端分别通过上部栅极和漏极端子被路由，并且输入谐波终止电路和输出阻抗匹配电路分别通过下部栅极和漏极端子被路由。图9A和图9B分别是RF晶体管放大器800的示意性截面图和电路图，其中RF输入端和RF输出端分别通过下部栅极和漏极端子被路由，并且输入谐波终止电路和输出阻抗匹配电路通过相应的上部栅极和漏极端子被路由。
如图9A中所示，RF晶体管放大器800包括安装在RDL层叠结构810(可以可替代地是另一种安装结构，诸如多层印刷电路板或IPD)上的RF晶体管放大器管芯210(可以被实现为根据本发明的实施例的任何其它RF晶体管放大器管芯)。RDL层叠结构810包括导电区域812和电介质区域814。一对RF无源组件820-1、820-2安装在RDL层叠结构810上。RF输入端840被实现为RDL层叠结构810中的导电结构。这个RF输入端840可以连接到第一外部电路。RF输入端840通过接触件280连接到RF晶体管放大器管芯210的下部栅极端子222，并通过导电栅极通孔262连接到RF晶体管放大器管芯210的栅极。RF晶体管放大器管芯210中的导电栅极通孔262的固有电感在图9B中被示为电感“Lvia_G”。第一接合线830-1将RF晶体管放大器管芯210的上部栅极端子243连接到RF无源组件820-1的上部端子。RF无源组件820-1可以包括集总电容并且可以被实现为例如电容器IPD或表面安装电容器芯片。RF无源组件820-1的下部端子连接到RDL层叠结构810中的接地区域。第一接合线830-1实现图9B中所示的电路“Input_2f”中包括的电感，并且RF无源组件820-1实现电路“Input_2f”中包括的电容。
第二接合线830-2将RF晶体管放大器管芯210的上部漏极端子253连接到RF无源组件820-2的上部端子，这形成接地的分流电容器。RF无源组件820-2可以被实现为例如电容器IPD或表面安装电容器芯片。RF无源组件820-2的下部端子经由接触件280连接到RDL层叠结构810中的接地区域。
第二接合线830-2和在RF无源组件820-2中实现的集总电容一起实现图9B中标注为“Output_f0”的串联L-C电路。RF输出端842被实现为RDL层叠结构810中的导电结构，并且可以连接到第二外部电路。RF输出端842通过接触件280连接到RF晶体管放大器管芯210的下部漏极端子224，并通过导电漏极通孔264连接到RF晶体管放大器管芯210的漏极。RF晶体管放大器管芯210中的导电漏极通孔264的固有电感在图9B中被示为电感“Lvia_D”。
图10A和图10B是图示根据本发明的进一步实施例的两个RF晶体管放大器管芯的顶部金属化的结构的示意性截面图。
如图10A中所示，除了RF晶体管放大器管芯310不包括漏极通孔264并且RF晶体管放大器管芯210'中的漏极端子可以在半导体层结构230的顶侧上实现并且例如以上面参考图1A-图1B的RF晶体管放大器100所讨论的方式经由(一根或多根)接合线连接到例如漏极引线以外，根据本发明的实施例的RF晶体管放大器管芯210'与RF晶体管放大器管芯210非常类似。例如，当接合线不为任何输出匹配网络提供太多电感时，可以使用RF晶体管放大器管芯210'。RF晶体管放大器管芯210'的其余部分可以与RF晶体管放大器210相同，因此将省略对其的进一步描述。
如图10B中所示，除了RF晶体管放大器管芯210"不包括栅极通孔262并且RF晶体管放大器管芯210"中的栅极端子可以在半导体层结构230的顶侧上实现并以上面参考图1A-图1B的RF晶体管放大器100讨论的方式经由(一根或多根)接合线连接到例如栅极引线以外，根据本发明的实施例的RF晶体管放大器管芯210"也与RF晶体管放大器管芯210非常类似。例如，当接合线不为任何输入匹配网络提供太多电感时，可以使用RF晶体管放大器管芯210"。RF晶体管放大器管芯210"的其余部分可以与RF晶体管放大器210相同，因此将省略对其的进一步描述。RF晶体管放大器管芯210'、210"可以用于在本发明的上述实施例中的任何一个中代替RF晶体管放大器管芯210。
如上面参考图8A-图9B所描述的，根据本发明的实施例的RF晶体管放大器可以包括安装在RDL层叠结构或其它基板上的IPD形式的RF无源组件。在图8A-图9B的实施例中，到RF无源组件720、820的接地连接是使用接触件280形成的，而到IPD的其它连接是使用接合线形成的。依据本发明的进一步实施例，到RF无源组件的所有电气连接可以使用导电凸块或除线接合连接以外的其它电气连接来形成。这可以进一步简化制造操作，允许更小的装置覆盖区(因为不再要求大的线接合焊盘)，并移除在使用线接合连接时可能出现的RF性能问题中的一些，诸如电感的变化(由于接合线的长度的变化)、寄生电感和电感过多的问题，特别是在高频应用中。
图11A是根据本发明的实施例的一个这种RF晶体管放大器900的示意性截面图。如图11A中所示，RF晶体管放大器900包括RF晶体管放大器管芯210(或根据本发明的实施例的任何其它RF晶体管放大器管芯)和RF无源组件920-1，它们都安装在RDL层叠结构910上。在图11A的实施例中，RF晶体管放大器900包括输入阻抗匹配电路和输入谐波终止电路，但不包括任何输出匹配电路。输入匹配电路主要在RF无源组件920-1中实现。
RDL层叠结构910包括形成在电介质基座916内的多个导电迹线912和导电通孔914。导电迹线912和导电通孔914被用于电连接RF晶体管放大器管芯210上的各个端子和RF无源组件920-1。RDL层叠结构910还包括到外部电路的电气连接，包括到栅极引线940、漏极引线942和源极连接件944的连接。在一些实施例中，源极连接件944可以连接到电气地。RDL层叠结构910还包括金属块946(或者，可替代地，金属填充的或大部分填充的密集阵列，例如，至少75％填充或至少85％填充的通孔，诸如铜填充的通孔)，该金属块946将RF晶体管放大器管芯210中生成的热量消散到RF晶体管放大器900的包装(未示出)外部。
在导电栅极、漏极和源极通孔262、264、266的下端处对管芯210的背侧进行到RF晶体管放大器管芯210的电气连接。可以使用诸如共晶材料、预涂层(例如，金锡预涂层)、焊料预成型件、烧结(例如，Ag-烧结)等的典型管芯附接技术将RF晶体管放大器管芯210直接附接到RDL层叠结构910。
可以是例如IPD的RF无源组件920-1倒装芯片附接到RDL层叠结构910。RF无源组件920-1可以在其“上”侧具有多个端子，并且诸如导电凸块280之类的多个接触件可以预先附接到这些端子。然后可以将RF无源组件920-1上下颠倒，并且可以将导电凸块280安装在RDL层叠结构910上的对应导电焊盘上，以将RF无源组件920-1物理和电附接到RDL层叠结构。
RF无源组件920-1可以包括可以被用于实现输入匹配网络的至少一部分的一个或多个电容器和/或一个或多个电感器。在图11A中所示的实施例中，RF无源组件920-1包括一对电容器922-1、922-2和一对电感器924-1、924-2，它们在图11A中示意性地示出。电感器924可以例如被实现为可以缩窄、拉长、螺旋等的导电迹线，从而它们将生成期望的电感量。由每个这样的导电迹线生成的电感量可以被仔细地控制，这与上面提到的线接合工艺生成的电感不同，线接合工艺的线长度的变化可能高达4mil。
如图11A中所示，RDL层叠结构910上的栅极引线940通过导电通孔连接到RDL层叠结构910的上侧的导电焊盘912。第一接触件280将导电焊盘912电连接到RF无源组件920-1的第一端子926-1。第一端子926-1电连接到第一电容器922-1的第一电极。第一电容器922-1的第二电极可以连接到RF无源组件920-1的第二端子926-2，第二端子926-2进而通过第二接触件280连接到RDL层叠结构910上的对应焊盘。第二接触件280可以电连接到RDL层叠结构910上的源极连接件，该源极连接件可以连接到电气地。第一电容器922-1的第一电极通过第一电感迹线片段924-1连接到第二电容器922-2的第一电极。第二电容器922-2的第二电极可以连接到RF无源组件920-1的第三端子926-3，第三端子926-3进而通过第三接触件280连接到RDL层叠结构910上的对应焊盘。第三接触件280可以电连接到RDL层叠结构910上的源极连接件。第二电容器922-2的第一电极通过第二电感迹线片段924-2连接到RF无源组件920-1的第四端子926-4，第四端子926-4进而通过第四接触件280连接到RDL层叠结构910上的对应焊盘。RF晶体管放大器管芯210上的栅极端子222经由第五接触件280连接到RDL层叠结构910上的相同焊盘912，使得在RDL层叠结构910上的栅极引线940处输入的RF信号可以通过RF无源组件920-1传递到RF晶体管放大器管芯210的栅极。RF晶体管放大器管芯210的漏极端子224通过接触件280和RDL层叠结构910中的导电通孔连接到RDL层叠结构910上的漏极引线942。
图11B是根据本发明的进一步实施例的RF晶体管放大器900'的示意性截面图。RF晶体管放大器900'与图11A的RF晶体管放大器900类似，但还包括输出匹配网络。RF晶体管放大器900'的描述将集中在输出匹配网络上，因为RF晶体管放大器900'的其余部分与RF晶体管放大器900相同。
如图11B中所示，RF晶体管放大器900'包括电插入在RF晶体管放大器管芯210的漏极端子224与RDL层叠结构910上的漏极引线942之间的第二RF无源组件920-2。RF无源组件920-2也可以是例如倒装芯片附接到RDL层叠结构910的IPD。RF无源组件920-2可以在其“上”侧具有多个端子，并且多个接触件280可以预先附接到端子。在所描绘的实施例中，RF无源组件920-2包括用于阻抗匹配的包括电容器922-3和电感器924-3的分流L-C网络，并且串联传输线将RF晶体管放大器管芯210的漏极端子224连接到RDL层叠结构910的漏极引线942。可以通过例如调整导电迹线的宽度(或厚度)来调整串联传输线的阻抗以进一步增强RF晶体管放大器900'的输出端处的阻抗匹配。
图11C是图11B的RF晶体管放大器900'的示意性电路图。在图11B中，示出了包括在RF晶体管放大器管芯210、RF无源组件920-1、920-2和RDL层叠结构910中的电路元件。
图11D是与图11B-图11C的RF晶体管放大器900'类似的RF晶体管放大器900"的示意性顶视图。如图11D中所示，RF晶体管放大器900"包括RF晶体管放大器900'的RDL层叠结构910、RF晶体管放大器管芯210和RF无源组件920-1、920-2。由于这些组件和它们之间的电气连接已经在上面进行了描述，因此将省略对其的进一步描述。RF晶体管放大器900"还包括高密度(即，高电容)电容器芯片形式的两个附加的RF无源组件920-3、920-4。RF无源组件920-3感应性地连接到RF无源组件920-1中的电容器922，并且RF无源组件920-4感应性地连接到RF无源组件920-2中的电容器922。与RF晶体管放大器900'相比，RF无源组件920-3、920-4中的电容可以改善RF晶体管放大器900"的视频带宽性能。在RF无源组件920-1和920-3之间的连接中以及在RF无源组件920-2和920-4之间的连接中可以要求最小量的电感，以便将RF信号路径与高密度电容器芯片920-3、920-4中的电阻损耗隔离。在一些实施例中，可以在RF无源装置920-1、920-2中实现必要的电感。
图11D还图示了在RDL层叠结构910中实现的栅极引线940、漏极引线942和源极引线944。栅极和漏极引线940、942可以在RDL层叠结构910的相反侧实现，其中源极引线944位于其间。源极引线944可以被实现为导电通孔的密集阵列和/或实现为可以位于互连结构上的对应导电焊盘/块上的大导电焊盘，互连结构诸如是包括RF晶体管放大器900"的端装置的印刷电路板，以便将源极引线944电连接到电气地并提供通过互连结构的散热路径。栅极和漏极引线940、942可以类似地电连接到互连结构上的对应焊盘。
图12A-图12B图示了根据本发明的进一步实施例的RF晶体管放大器1000。RF晶体管放大器1000与RF晶体管放大器900"类似，但具有不同的输出匹配电路。特别地，如图12A中所示，漏极引线942直接连接到RF晶体管放大器管芯210上的漏极端子224，并且分流L-C电路922-3、924-3同样耦接到漏极端子224。图12B是图12A的RF晶体管放大器的等效电路图。
图13是根据本发明的还有进一步实施例的RF晶体管放大器1300的示意性截面图。图13的RF晶体管放大器1300与图11A的RF晶体管放大器900类似，主要区别在于RF晶体管放大器1300是包括安装在RDL层叠结构1110上的两个RF晶体管放大器管芯210-1、210-2的多级放大器，并且RF晶体管放大器1300还包括在RF无源组件1120-2中实现的级间阻抗匹配电路。输入阻抗匹配RF无源组件1120-1也具有与图11A中的对应RF无源组件920-1稍有不同的设计。
将认识到的是，虽然在一些实施例中，两个RF晶体管放大器管芯210-1、210-2中的每一个可以是相同的，但不需要是这种情况。例如，在其它实施例中，RF晶体管放大器管芯210-1、210-2中的一个可以小于另一个或者可以具有不同的构造。还将认识到的是，两个RF晶体管放大器管芯210-1、210-2中的一个可以包括基于III族氮化物的RF晶体管放大器，而另一个可以以不同的技术实现，诸如例如是硅LDMOS RF晶体管放大器。而且，虽然图13中所示的RF晶体管放大器管芯210-1、210-2各自具有导电栅极通孔和导电漏极通孔两者，但是将认识到的是，其中一者或两者可以仅具有导电栅极通孔或仅具有导电漏极通孔，或者在进一步的实施例中既没有导电栅极通孔也没有导电漏极通孔。
包括安装在RDL层叠结构上的RF晶体管放大器管芯的根据本发明的实施例的RF晶体管放大器可以特别适用于包覆成型包装。图14是包括这种包覆成型包装的根据本发明的实施例的包装的RF晶体管放大器1200的示意性截面图。如图14中所示，塑料包覆成型件1210可以形成在图8A的RF放大器管芯700的顶表面上。塑料包覆成型件1210可以被形成为晶片级包装工艺的一部分，其中多个RF放大器管芯700安装在大的RDL层叠结构(未示出)上。在大RDL层叠结构和个体RF晶体管放大器管芯700上形成塑料包覆成型件之后，其上安装有RF晶体管放大器管芯700的大RDL层叠结构可以被切割以提供图14中所示的多个包装的RF晶体管放大器1200。在其它实施例中，塑料包覆成型件1210可以直接应用于图8A中所示的RF晶体管放大器结构。在那种情况下，塑料包覆成型件也可以被形成为覆盖RDL层叠结构710的侧壁。例如，当使用扇出构造时，可以应用这种技术，因为在晶片被切割之后可以将RF晶体管放大器管芯应用于互连结构并且可以在RF晶体管放大器管芯安装在互连结构上之后应用塑料包覆成型件。将认识到的是，包括安装在本文公开的RDL层叠结构上的RF晶体管放大器管芯的根据本发明的实施例的任何RF晶体管放大器可以被包装在上述塑料包覆成型包装构造中的任一种中。注意的是，在本文中术语“包覆成型件”被广泛用于涵盖在晶片被切割成单个管芯之前沉积在晶片顶部的保护性塑料涂层等，例如如图14中所示。
将认识到的是，以上讨论的根据本发明的实施例的任何RF晶体管放大器可以安装在包装中，诸如分别在图4C和图4D中所示的开腔和包覆成型包装中，以提供可以容易地运送给客户的包装的RF晶体管放大器。因此，可以用本文讨论的根据本发明的任何实施例的RF晶体管管芯和互连结构来替换图4C-图4D中所示的RF晶体管管芯210和互连结构270，以提供包装的RF晶体管放大器的许多进一步的实施例。
还将认识到的是，保护性塑料包装可以应用于本文公开的根据本发明的实施例的任何RF晶体管放大器。图15A至图15C图示了包括保护性塑料包装的根据本发明的实施例的RF晶体管放大器的附加示例。如图15A中所示，图4A的晶片201(在图15A中仅可见其一部分)具有形成在其上的多个RF晶体管管芯210。晶片201安装在复合RDL层叠基板1310上。复合RDL层叠基板1310包括定位在相应RF晶体管放大器管芯210下方的多个个体RDL层叠基板1312。每个个体RDL层叠基板1312包括设置在复合RDL层叠基板1310的电介质内的金属栅极块1342、金属漏极块1344和金属源极块1346。晶片201可以通过任何合适的手段、诸如使用接触件(例如，导电焊料或管芯附接材料)安装在复合RDL层叠基板1310上。
每个个体RDL层叠基板1312中的金属栅极块1342电连接到其相关联的RF晶体管放大器管芯210的导电栅极通孔262，每个个体RDL层叠基板1312中的金属漏极块1344电连接到其相关联的RF晶体管放大器管芯210的导电漏极通孔264，并且每个个体RDL层叠基板1312中的金属源极块1346电连接到其相关联的RF晶体管放大器管芯210的导电源极通孔266。保护性塑料涂层1301可以施加到晶片201的顶表面(在晶片201安装在复合RDL基板1310上之前或者之后)。其上具有保护性塑料涂层1301的晶片201然后可以沿着图15A中所示的垂直虚划线切割以形成个体RF晶体管放大器1300，每个RF晶体管放大器1300包括安装在个体RDL层叠基板1312上的RF晶体管管芯210。这样的一个个体RF晶体管放大器1300在图15B中示意性地描绘出。图15A-图15B的示例图示了可以使用晶片级处理来形成个体RF晶体管放大器1300的一种示例方式。
上面参考图15A-图15B描述的晶片级处理技术可以特别适用于具有扇入设计的个体RDL层叠基板1312，因为每个个体RDL层叠基板1312将具有大约相同的“覆盖区”(即，从上方查看时的面积)作为其相关联的RF晶体管放大器管芯210。
当个体RDL层叠基板1312具有扇出拓扑并因此具有比个体RDL层叠基板1312更大的覆盖区时，将以上讨论的复合RDL层叠结构1310附接到晶片201然后一起切割这两者可能并不总是切实可行的，因为这将要求将个体RF晶体管管芯210在晶片201上间隔得更远，以便RF晶体管放大器管芯210将定位在每个个体RDL层叠结构1312上方。因此，对于这样的扇出RDL层叠基板1312，塑料涂层1301可以应用作为晶片级处理步骤，然后可以将晶片201切割成个体RF放大器管芯210(每个在其顶表面上具有塑料涂层)。此后，可以将个体RF晶体管放大器管芯210安装在复合RDL层叠基板1310上，然后可以将其切割。可替代地，每个RF晶体管放大器管芯210可以安装在相应的个体RDL层叠基板1312上。
接下来参考图15C，在还有其它实施例中，可以在将图4A的晶片201切割成个体RF晶体管放大器管芯210之后施加保护性塑料包装。当在切割之后施加保护性塑料包装时，它可以施加为覆盖每个RF放大器管芯210的顶表面和侧壁的塑料包覆成型件1402。在图15C的实施例中，其上具有塑料包覆成型件1402的RF放大器管芯210使用诸如管芯附接材料之类的任何合适的接触件安装在个体RDL层叠基板1410上，以提供RF晶体管放大器1400。
作为又另一个示例，可以将保护性塑料涂层施加到根据本发明的实施例的安装在自定义中介层上的RF晶体管放大器管芯。图16A图示了一个这样的示例实施例，其中RF晶体管管芯210被涂覆有保护性塑料涂层1501作为晶片级处理步骤的一部分。然后将涂覆的RF晶体管放大器管芯210安装在自定义中介层1510上以提供RF晶体管放大器1500，如图16A中所示。RF晶体管放大器1500中包括的中介层1510包括导电栅极、漏极和源极连接件1542、1544、1546，它们被实现为大金属块。在其它实施例中，可以在将图4A的晶片201切割成个体RF晶体管放大器管芯210之后施加保护性塑料包覆成型件1502。当在切割之后施加保护性塑料包覆成型件1502时，它可以覆盖RF晶体管放大器管芯210的上表面和侧壁两者以提供RF晶体管放大器1500'，如图16B中所示。将认识到的是，在图16A和图16B的实施例中，中介层1510、1510'可以具有扇入或者扇出拓扑。为了图示这一点，中介层1510被示为具有扇入拓扑，而中介层1510'被示为具有扇出拓扑。
可替代地，RF晶体管放大器管芯可以作为独立零件提供，其可以由客户安装在诸如客户印刷电路板之类的互连结构上。独立的RF晶体管放大器管芯可以包括保护性塑料包装。在一些实施例中，保护性塑料包装可以应用为晶片级包装的一部分。使用图4A和图4B的RF晶体管管芯210作为示例，可以将保护性塑料涂层211施加到图4A的晶片201的顶表面作为晶片级包装步骤的一部分。可以切割其上具有保护性塑料涂层211的晶片201以将个体RF晶体管管芯210切单。如图17A中所示，这将提供RF晶体管放大器管芯210A，每个RF晶体管放大器管芯210A在其上表面上具有保护性塑料涂层211。客户然后可以将RF晶体管放大器管芯210A安装在例如客户印刷电路板或其它互连结构上。
在其它情况下，将保护性塑料包装应用为管芯级工艺可以是有利的。再一次，使用图4A的晶片201作为示例，晶片201可以被切单成个体RF晶体管放大器管芯210，如上文所讨论并且如图4B中所示的。此后，可以将保护性塑料包覆成型件213施加到个体RF晶体管放大器管芯210。当在切单之后施加保护性塑料包覆成型件213时，保护性塑料包覆成型件213可以覆盖RF晶体管放大器管芯210的上表面和侧表面两者以提供RF晶体管放大器管芯210B。这在图17B中示意性地示出。客户然后可以将RF晶体管放大器管芯210B安装在例如客户印刷电路板或其它互连结构上。
取决于实施例，包装的RF晶体管放大器可以包括单片微波集成电路(MMIC)作为RF晶体管放大器管芯，其中RF晶体管放大器管芯将多个分立装置并入在单个集成管芯中。附加地或可替代地，包装可以包括在路径中串联连接以形成多级RF晶体管放大器的多个RF晶体管放大器管芯和/或诸如在Doherty放大器构造中部署在多条路径中(例如，并联)以形成具有多个RF晶体管放大器管芯和多条路径的RF晶体管放大器的多个RF晶体管放大器管芯。在这些多个RF晶体管放大器管芯实施例中的任何一个中，一个或多个、包括所有、RF晶体管放大器管芯可以是根据上述任何实施例的RF晶体管放大器管芯。
虽然上面讨论的示例实施例包括具有单级放大器的单个RF放大器管芯，但是将认识到的是，本发明的实施例不限于此。在其它实施例中，放大器可以包括多级，可以具有Doherty构造等。
与常规的RF晶体管放大器相比，根据本发明的实施例的RF晶体管放大器可以具有多个优点。在RF晶体管放大器管芯中提供导电栅极和漏极通孔可以减少或消除对接合线的需要。消除接合线连接可以降低成本并简化制造，并且可以改善装置的RF性能，因为可以严格控制阻抗匹配网络中的电感量，并且可以避免匹配网络中电感过多的问题。此外，消除接合线可以减小装置的尺寸。而且，利用根据本发明的实施例的RF晶体管放大器，可以增加晶片级包装，这可以进一步简化制造和/或降低生产成本。
本公开的实施例可以用在例如用于5G和基站和/或手持电话应用以及雷达应用中的RF功率产品中。
以上已经参考附图描述了本发明构思的实施例，其中示出了本发明的实施例。但是，本发明构思可以以许多不同的形式来实施并且不应当被解释为限于本文阐述的实施例。更确切地说，提供这些实施例是为了使本公开将彻底和完整，并将本发明构思的范围充分传达给本领域技术人员。相同的标号始终指相同的元件。
将理解的是，虽然本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应当受到这些术语的限制。这些术语仅被用于区分一个元件与另一个元件。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本发明的范围。如本文所使用的，术语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。
本文使用的术语仅出于描述特定实施例的目的并且不旨在限制本发明。如本文所使用的，术语“包括”、“包括有”、“包含”和/或“包含有”指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
将理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件上”或“延伸到另一个元件上”时，它可以直接在另一个元件上或直接延伸到另一个元件上或者也可以存在中间元件。相反，当元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解的是，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在中间元件。
诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语可以被用于描述一个元件、层或区域与另一个元件、层或区域的关系，如图所示。将理解的是，这些术语旨在涵盖除了图中描绘的取向之外的装置的不同取向。
在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制的目的，本发明的范围在所附权利要求书中阐述。

Claims (74)

1.一种射频RF晶体管放大器，包括：
互连结构，在其上表面上具有至少第一导电结构和第二导电结构；以及
安装在所述互连结构的上表面上的基于III族氮化物的RF晶体管放大器管芯，所述基于III族氮化物的RF晶体管放大器管芯包括半导体层结构、连接到所述基于III族氮化物的RF晶体管放大器管芯的源极区域的至少一个导电源极通孔以及延伸穿过所述半导体层结构的附加导电通孔，所述至少一个导电源极通孔延伸穿过所述半导体层结构，
其中，所述附加导电通孔的下端通过插入在所述互连结构与所述基于III族氮化物的RF晶体管放大器管芯之间的接触件连接到所述第一导电结构，
其中，所述附加导电通孔是导电栅极通孔和导电漏极通孔中的至少一种。
2.如权利要求1所述的RF晶体管放大器，其中，所述附加导电通孔的与所述第一端相反的第二端连接到第一外部电路。
3.如权利要求2所述的RF晶体管放大器，其中，所述附加导电通孔的第二端通过接合线连接到第一外部电路。
4.如权利要求1-3中的任一项所述的RF晶体管放大器，其中，所述附加导电通孔是导电栅极通孔。
5.如权利要求1-3中的任一项所述的RF晶体管放大器，其中，所述附加导电通孔是导电漏极通孔。
6.如权利要求5所述的RF晶体管放大器，还包括第二附加导电通孔，其中所述第二附加导电通孔是导电栅极通孔。
7.如权利要求1-6中的任一项所述的RF晶体管放大器，还包括：
无源RF组件，包括安装在所述互连结构上并通过所述互连结构电连接到所述附加导电通孔的电容器。
8.如权利要求1-7中的任一项所述的RF晶体管放大器，其中，所述基于III族氮化物的RF晶体管放大器管芯包括多个平行的源极指，并且其中至少两个导电源极通孔定位在导电源极指中的每一个导电源极指的下方。
9.如权利要求8所述的RF晶体管放大器，其中，定位在导电源极指中的第一导电源极指下方的所述至少两个导电源极通孔定义第一轴，并且定位在导电源极指中的与导电源极通孔中的第一导电源极通孔相邻的第二导电源极指下方的所述至少两个导电源极通孔定义第二轴，并且其中当从上方查看所述基于III族氮化物的RF晶体管放大器管芯时，所述附加导电栅极通孔定位在所述第一轴与所述第二轴之间。
10.如权利要求6所述的RF晶体管放大器，其中，所述半导体层结构包括生长基板、沟道层和势垒层，其中所述沟道层位于所述生长基板与所述势垒层之间，其中所述导电栅极通孔和所述导电漏极通孔是延伸穿过所述生长基板、所述沟道层和所述势垒层这全部三个层的镀金属的通孔。
11.如权利要求6所述的RF晶体管放大器，其中，所述导电栅极通孔、所述导电漏极通孔和所述导电源极通孔都具有基本相同的形状和基本相同的截面面积。
12.如权利要求6所述的RF晶体管放大器，其中，所述导电栅极通孔和所述导电漏极通孔中的至少一个具有与所述导电源极通孔中的至少一个不同的形状。
13.如权利要求6所述的RF晶体管放大器，其中，所述导电栅极通孔和所述导电漏极通孔中的至少一个具有与所述导电源极通孔中的至少一个不同的截面面积。
14.一种射频RF晶体管放大器，包括：
基于III族氮化物的RF晶体管放大器管芯，包括半导体层结构和延伸穿过所述半导体层结构的导电通孔；
第一阻抗匹配电路，耦接在所述导电通孔的第一端与第一外部电连接件之间；以及
第一谐波终止电路，耦接在所述导电通孔的第二端与第二外部电连接件之间，
其中，所述导电通孔的所述第二端与所述第一端相反。
15.如权利要求14所述的RF晶体管放大器，其中，所述导电通孔是连接到所述基于III族氮化物的RF晶体管放大器管芯的栅极电极的导电栅极通孔，并且所述导电栅极通孔的第一端是与所述栅极电极相邻的顶端并且所述导电栅极通孔的第二端是底端。
16.如权利要求14所述的RF晶体管放大器，其中，所述导电通孔是连接到所述基于III族氮化物的RF晶体管放大器管芯的漏极电极的导电漏极通孔，并且所述导电漏极通孔的第一端是底端并且所述导电漏极通孔的第二端是与所述漏极电极相邻的顶端。
17.如权利要求15所述的RF晶体管放大器，还包括连接到所述基于III族氮化物的RF晶体管放大器管芯的漏极电极的导电漏极通孔。
18.如权利要求17所述的RF晶体管放大器，还包括：
第二阻抗匹配电路，耦接在所述导电漏极通孔的第一端与第三外部电连接件之间。
19.如权利要求18所述的RF晶体管放大器，其中，所述导电漏极通孔的第一端是顶端。
20.如权利要求18所述的RF晶体管放大器，其中，所述导电漏极通孔的第一端是底端。
21.如权利要求14-20中的任一项所述的RF晶体管放大器，还包括再分布层RDL层叠基板，其中所述基于III族氮化物的RF晶体管放大器管芯安装在所述RDL层叠基板的上表面上。
22.如权利要求21所述的RF晶体管放大器，其中，所述导电通孔的第一端是顶端并且所述导电通孔的第二端是底端，所述底端通过第一接触件电连接到所述RDL层叠基板上的第一导电焊盘。
23.如权利要求14-22中的任一项所述的RF晶体管放大器，其中，所述第一谐波终止电路包括耦接在所述导电通孔的底端与电气地之间的电容器。
24.如权利要求23所述的RF晶体管放大器，其中，所述电容器是安装在所述RDL层叠基板上并通过所述RDL层叠基板电连接到所述导电通孔的无源RF组件的一部分。
25.如权利要求17-24中的任一项所述的RF晶体管放大器，其中，所述半导体层结构包括生长基板、沟道层和势垒层，其中所述沟道层位于所述生长基板与所述势垒层之间，其中所述导电栅极通孔和所述导电漏极通孔是延伸穿过所述生长基板、所述沟道层和所述势垒层这所有三个层的镀金属的通孔。
26.如权利要求17-25中的任一项所述的RF晶体管放大器，其中，所述导电栅极通孔、所述导电漏极通孔和所述导电源极通孔都具有基本相同的形状和基本相同的截面面积。
27.一种射频RF晶体管放大器，包括：
互连结构；
在所述互连结构的顶表面上的基于III族氮化物的RF晶体管放大器管芯，所述基于III族氮化物的RF晶体管放大器管芯包括半导体层结构、导电源极通孔、导电栅极通孔和导电漏极通孔，所述半导体层结构在其上部中具有多个单位单元晶体管，所述导电源极通孔、所述导电栅极通孔和所述导电漏极通孔中的每一个都延伸穿过所述半导体层结构；以及
在所述互连结构的底表面上的多个导电接触件。
28.如权利要求27所述的RF晶体管放大器，其中，所述互连结构被布置为扇入布置。
29.如权利要求27所述的RF晶体管放大器，其中，所述互连结构被布置为扇出布置。
30.如权利要求27-29中的任一项所述的RF晶体管放大器，其中，所述互连结构包括再分布层RDL层叠基板，该RDL层叠基板包括电连接到所述导电栅极通孔的上部栅极焊盘、电连接到所述导电漏极通孔的上部漏极焊盘以及电连接到所述导电源极通孔的上部源极焊盘。
31.如权利要求30所述的RF晶体管放大器，其中，所述RDL层叠基板还包括电连接到所述上部栅极焊盘的下部栅极焊盘、电连接到所述上部漏极焊盘的下部漏极焊盘以及电连接到所述上部源极焊盘的下部源极焊盘，并且其中所述接触件包括安装在所述下部栅极焊盘上的栅极接触件、安装在所述下部漏极焊盘上的漏极接触件以及安装在所述下部源极焊盘上的源极接触件。
32.如权利要求31所述的RF晶体管放大器，其中，当从上方查看所述RF放大器时，所述栅极接触件中的至少一个栅极接触件位于所述基于III族氮化物的RF晶体管放大器管芯的覆盖区之外。
33.如权利要求27-32中的任一项所述的RF晶体管放大器，其中，所述基于III族氮化物的RF晶体管放大器管芯包括多个平行的源极指，并且所述导电源极通孔是多个源极通孔之一，其中至少两个导电源极通孔定位在所述导电源极指中的每个导电源极指的下方。
34.如权利要求33所述的RF晶体管放大器，其中，定位在所述导电源极指中的第一导电源极指下方的所述至少两个导电源极通孔定义第一轴，并且定位在所述导电源极指中的与所述导电源极通孔中的第一导电源极通孔相邻的第二导电源极指下方的所述至少两个导电源极通孔定义第二轴，并且其中当从上方查看所述基于III族氮化物的RF晶体管放大器管芯时，所述导电栅极通孔定位在所述第一轴与所述第二轴之间。
35.如权利要求27-34中的任一项所述的RF晶体管放大器，其中，所述半导体层结构包括生长基板、沟道层和势垒层，其中所述沟道层位于所述生长基板与所述势垒层之间，其中所述导电栅极通孔和所述导电漏极通孔是延伸穿过所述生长基板、所述沟道层和所述势垒层这所有三个层的镀金属的通孔。
36.一种射频RF晶体管放大器，包括：
基于III族氮化物的RF晶体管放大器管芯，包括半导体层结构、连接到所述基于III族氮化物的RF晶体管放大器管芯的源极区域的导电源极通孔以及延伸穿过所述半导体层结构的附加导电通孔，所述导电源极通孔延伸穿过所述半导体层结构，
其中，所述附加导电通孔的第一端连接到第一外部电路并且所述附加导电通孔的与所述第一端相反的第二端连接到第一匹配电路。
37.如权利要求36所述的RF晶体管放大器，其中，所述附加导电通孔是连接到所述基于III族氮化物的RF晶体管放大器管芯的栅极电极的导电栅极通孔，并且所述第一匹配电路是第一输入匹配电路。
38.如权利要求37所述的RF晶体管放大器，所述基于III族氮化物的RF晶体管放大器管芯还包括连接到所述基于III族氮化物的RF晶体管放大器管芯的漏极指的导电漏极通孔，其中所述导电漏极通孔的第一端连接到第二外部电路并且所述导电漏极通孔的与所述导电漏极通孔的第一端相反的第二端连接到第一输出匹配电路。
39.如权利要求36所述的RF晶体管放大器，其中，所述附加导电通孔是连接到所述基于III族氮化物的RF晶体管放大器管芯的漏极指的导电漏极通孔，并且所述第一匹配电路是第一输出匹配电路。
40.如权利要求37-39中的任一项所述的RF晶体管放大器，还包括互连结构，其中所述基于III族氮化物的RF晶体管放大器管芯安装在所述互连结构的上表面上。
41.如权利要求40所述的RF晶体管放大器，其中，所述导电栅极通孔的第一端是顶端并且所述导电栅极通孔的第二端是底端，该底端通过第一接触件电连接到所述互连结构上的第一导电焊盘。
42.如权利要求41所述的RF晶体管放大器，其中，所述第一输入匹配电路包括耦接在所述导电栅极通孔的底端与电气地之间的电容器。
43.如权利要求37-41中的任一项所述的RF晶体管放大器，其中，所述第一输入匹配电路包括谐波终止电路，所述RF晶体管放大器还包括第二输入阻抗匹配电路，所述第二输入阻抗匹配电路包括连接到所述导电栅极通孔的顶端的基波匹配电路。
44.如权利要求40所述的RF晶体管放大器，其中，所述附加导电通孔的第一端是通过第一接触件电连接到所述互连结构上的第一导电焊盘的底端，并且所述附加导电通孔的第二端是顶端。
45.如权利要求44所述的RF晶体管放大器，其中，所述第一输入匹配电路包括耦接在所述附加导电通孔的顶端与电气地之间的电容器。
46.如权利要求37-44中的任一项所述的RF晶体管放大器，其中，所述第一输入匹配电路包括谐波终止电路。
47.如权利要求40所述的RF晶体管放大器，其中，所述导电漏极通孔的第一端是顶端并且所述导电漏极通孔的第二端是底端，该底端通过第二接触件电连接到所述互连结构上的第二导电焊盘。
48.如权利要求47所述的RF晶体管放大器，其中，所述第一输出匹配电路包括耦接在所述导电漏极通孔的底端与电气地之间的电容器。
49.如权利要求47所述的RF晶体管放大器，其中，所述第一输出匹配电路包括基波阻抗匹配电路，所述RF晶体管放大器还包括第二输出匹配电路，所述第二输出匹配电路包括连接到所述导电漏极通孔的顶端的谐波终止匹配电路。
50.如权利要求40所述的RF晶体管放大器，其中，所述导电漏极通孔的第一端是通过第一接触件电连接到所述互连结构上的第一导电焊盘的底端并且所述导电漏极通孔的第二端是顶端。
51.如权利要求50所述的RF晶体管放大器，其中，所述第一输出匹配电路包括耦接在所述导电漏极通孔的顶端与电气地之间的电容器。
52.如权利要求36-51中的任一项所述的RF晶体管放大器，其中，所述第一输入匹配电路包括基波阻抗匹配电路。
53.如权利要求36-39中的任一项所述的RF晶体管放大器，还包括：
互连结构，其中所述基于III族氮化物的RF晶体管放大器管芯安装在所述互连结构的上表面上；以及
无源RF组件，包括安装在所述互连结构上并通过所述互连结构电连接到所述附加导电通孔的电容器。
54.如权利要求36-53中的任一项所述的RF晶体管放大器，其中，所述基于III族氮化物的RF晶体管放大器管芯包括多个平行的源极指，其中至少两个导电源极通孔定位在所述导电源极指中的每一个导电源极指的下方。
55.如权利要求54所述的RF晶体管放大器，其中，定位在所述导电源极指中的第一导电源极指下方的所述至少两个导电源极通孔定义第一轴，并且定位在所述导电源极指中的与所述导电源极通孔中的第一导电源极通孔相邻的第二导电源极指下方的所述至少两个导电源极通孔定义第二轴，并且其中当从上方查看所述基于III族氮化物的RF晶体管放大器管芯时，所述附加导电通孔定位在所述第一轴与所述第二轴之间。
56.如权利要求38-55中的任一项所述的RF晶体管放大器，其中，所述半导体层结构包括生长基板、沟道层和势垒层，其中所述沟道层位于所述生长基板与所述势垒层之间，其中所述导电栅极通孔和所述导电漏极通孔是延伸穿过所述生长基板、所述沟道层和所述势垒层这全部三个层的镀金属的通孔。
57.如权利要求38-56中的任一项所述的RF晶体管放大器，其中，所述导电栅极通孔、所述导电漏极通孔和所述导电源极通孔都具有基本相同的形状和基本相同的截面面积。
58.如权利要求36-57中的任一项所述的RF晶体管放大器，其中，所述附加导电通孔包括所述第一匹配电路的一部分。
59.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，塑料保护性材料设置在所述基于III族氮化物的RF晶体管放大器管芯的至少顶表面上。
60.如权利要求27-35中的任一项所述的RF晶体管放大器，其中，塑料保护性材料设置在所述基于III族氮化物的RF晶体管放大器管芯的至少顶表面上。
61.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述基于III族氮化物的RF晶体管放大器管芯被构造为对具有大于2.5GHz的频率的RF信号进行操作。
62.如权利要求27-35中的任一项所述的RF晶体管放大器，其中，所述基于III族氮化物的RF晶体管放大器管芯被构造为对具有大于2.5GHz的频率的RF信号进行操作。
63.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，塑料涂层覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面。
64.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，塑料包覆成型件覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面和侧壁。
65.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述互连结构具有扇出拓扑，并且其中塑料涂层覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面。
66.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述互连结构具有扇入拓扑，并且其中塑料包覆成型件覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面和侧壁。
67.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述互连结构包括具有扇出拓扑的RDL层叠结构，并且其中塑料涂层覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面。
68.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述互连结构包括具有扇入拓扑的RDL层叠结构，并且其中塑料包覆成型件覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面和侧壁。
69.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述互连结构包括具有扇出拓扑的中介层，并且其中塑料涂层覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面。
70.如权利要求1-13中的任一项所述的RF晶体管放大器，其中，所述互连结构包括具有扇入拓扑的中介层，并且其中塑料包覆成型件覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面和侧壁。
71.如权利要求28所述的RF晶体管放大器，其中，塑料涂层覆盖所述基于III族氮化物的RF晶体管放大器管芯的上表面。
72.如权利要求71所述的RF晶体管放大器，其中，所述互连结构包括RDL层叠基板或中介层。
73.如权利要求29所述的RF晶体管放大器，其中，塑料涂层包覆成型所述基于III族氮化物的RF晶体管放大器管芯的上表面和侧壁。
74.如权利要求73所述的RF晶体管放大器，其中，所述互连结构包括RDL层叠基板或中介层。
CN202180025995.5A 2020-04-03 2021-03-29 具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器 Pending CN115699326A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063004985P 2020-04-03 2020-04-03
US63/004,985 2020-04-03
PCT/US2021/024623 WO2021202358A1 (en) 2020-04-03 2021-03-29 Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias

Publications (1)

Publication Number Publication Date
CN115699326A true CN115699326A (zh) 2023-02-03

Family

ID=75581661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180025995.5A Pending CN115699326A (zh) 2020-04-03 2021-03-29 具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器

Country Status (7)

Country Link
US (2) US11863130B2 (zh)
EP (1) EP4128360A1 (zh)
JP (1) JP2023520028A (zh)
KR (1) KR20220158261A (zh)
CN (1) CN115699326A (zh)
TW (1) TWI804840B (zh)
WO (1) WO2021202358A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
US20230253299A1 (en) * 2022-02-10 2023-08-10 Advanced Semiconductor Engineering, Inc. Electronic package
US20230291367A1 (en) * 2022-03-08 2023-09-14 Wolfspeed, Inc. Group iii nitride-based monolithic microwave integrated circuits having multi-layer metal-insulator-metal capacitors
EP4297274A1 (en) * 2022-06-24 2023-12-27 Wolfspeed, Inc. Flip chip doherty amplifier devices
US20240106397A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6653691B2 (en) 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
EP1693891B1 (en) 2005-01-31 2019-07-31 IMEC vzw Method of manufacturing a semiconductor device
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
US7528062B2 (en) 2006-10-25 2009-05-05 Freescale Semiconductor, Inc. Integrated matching network and method for manufacturing integrated matching networks
JP2009016686A (ja) 2007-07-06 2009-01-22 Toshiba Corp 高周波用トランジスタ
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
CN102087995A (zh) 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 集成电路电感及其制作方法
US8368121B2 (en) 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
US20120018892A1 (en) * 2010-07-22 2012-01-26 Mehdi Frederik Soltan Semiconductor device with inductor and flip-chip
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
JP5983117B2 (ja) 2012-07-11 2016-08-31 三菱電機株式会社 半導体装置
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
EP2741324B1 (en) 2012-12-10 2018-10-31 IMEC vzw III nitride transistor with source connected heat-spreading plate and method of making the same
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
WO2016054545A1 (en) 2014-10-02 2016-04-07 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9666523B2 (en) 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
DE112016003737T5 (de) 2015-08-18 2018-05-03 Mitsubishi Electric Corporation Halbleitervorrichtung
US9685438B2 (en) 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
US9691695B2 (en) 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US9780090B2 (en) 2015-10-19 2017-10-03 Nxp Usa, Inc. Integrated circuits and devices with interleaved transistor elements, and methods of their fabrication
US20220020874A1 (en) 2016-03-17 2022-01-20 Cree, Inc. Bypassed gate transistors having improved stability
US9786660B1 (en) 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US20210167199A1 (en) * 2016-06-24 2021-06-03 Cree, Inc. Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
WO2018004537A1 (en) 2016-06-28 2018-01-04 Intel Corporation Integration of single crystalline transistors in back end of line (beol)
US9807882B1 (en) 2016-08-17 2017-10-31 Qualcomm Incorporated Density-optimized module-level inductor ground structure
US10535632B2 (en) 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US20190097001A1 (en) 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10763239B2 (en) 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US10867954B2 (en) 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect chips
US11177201B2 (en) 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10608588B2 (en) 2017-12-26 2020-03-31 Nxp Usa, Inc. Amplifiers and related integrated circuits
WO2019132941A1 (en) 2017-12-28 2019-07-04 Intel Corporation Hybrid filter having an acoustic wave resonator embedded in a cavity of a package substrate
US10872862B2 (en) 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US10541653B2 (en) 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10438894B1 (en) 2018-05-30 2019-10-08 Globalfoundries Inc. Chip-to-chip and chip-to-substrate interconnections in multi-chip semiconductor devices
US20200043946A1 (en) 2018-07-31 2020-02-06 Psemi Corporation Low Parasitic Capacitance RF Transistors
US20210257472A1 (en) 2018-09-21 2021-08-19 Sony Semiconductor Solutions Corporation Semiconductor device and electronic circuit
DE102018130035B4 (de) 2018-09-28 2020-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package und verfahren
US11139290B2 (en) 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
US10629526B1 (en) 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US10855244B2 (en) * 2018-10-19 2020-12-01 Cree, Inc. Transistor level input and output harmonic terminations
US20200135766A1 (en) 2018-10-30 2020-04-30 Qualcomm Incorporated Monolithic integration of gan hemt and si cmos
KR102149388B1 (ko) 2018-11-27 2020-08-28 삼성전기주식회사 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스
US11114988B2 (en) * 2019-05-24 2021-09-07 Cree, Inc. Doherty amplifier circuit with integrated harmonic termination
EP3783663A1 (en) 2019-08-21 2021-02-24 Infineon Technologies AG Semiconductor device and method
US20210151428A1 (en) 2019-11-18 2021-05-20 Qualcomm Incorporated Integration of heterogeneous transistors on diamond substrate by layer transfer
US11444044B2 (en) 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
US11735538B2 (en) * 2020-02-17 2023-08-22 Wolfspeed, Inc. Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
US11417644B2 (en) 2020-06-17 2022-08-16 Macom Technology Solutions Holdings, Inc. Integration of multiple discrete GaN devices
US11387169B2 (en) 2020-08-04 2022-07-12 Nxp Usa, Inc. Transistor with I/O ports in an active area of the transistor
US11587852B2 (en) 2020-10-12 2023-02-21 Nxp Usa, Inc. Power amplifier modules with flip-chip and non-flip-chip power transistor dies
US11430874B2 (en) 2020-12-16 2022-08-30 Nxp Usa, Inc. Semiconductor device with a crossing region
US11521957B1 (en) 2021-07-08 2022-12-06 Rfhic Corporation Semiconductor device and method of manufacture
WO2023121644A1 (en) 2021-12-20 2023-06-29 Monde Wireless Inc. Semiconductor device for rf integrated circuit

Also Published As

Publication number Publication date
JP2023520028A (ja) 2023-05-15
US11863130B2 (en) 2024-01-02
KR20220158261A (ko) 2022-11-30
TW202201785A (zh) 2022-01-01
US20210313935A1 (en) 2021-10-07
US20240088838A1 (en) 2024-03-14
WO2021202358A1 (en) 2021-10-07
TWI804840B (zh) 2023-06-11
EP4128360A1 (en) 2023-02-08

Similar Documents

Publication Publication Date Title
EP4250356A2 (en) Rf amplifier devices and methods of manufacturing
TWI804840B (zh) 具有源極、柵極及/或汲極導電通路之基於第三族氮化物之射頻電晶體放大器
TWI770908B (zh) 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲
US11356070B2 (en) RF amplifiers having shielded transmission line structures
US11837457B2 (en) Packaging for RF transistor amplifiers
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US20210408976A1 (en) Multi-zone radio frequency transistor amplifiers
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
TWI833160B (zh) 具有均勻組件之裝置封裝及其形成方法
JP7505037B2 (ja) シールドされた伝送線路構造を有するｒｆ増幅器
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination