DE112017007856T5 - Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten - Google Patents

Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten Download PDF

Info

Publication number
DE112017007856T5
DE112017007856T5 DE112017007856.3T DE112017007856T DE112017007856T5 DE 112017007856 T5 DE112017007856 T5 DE 112017007856T5 DE 112017007856 T DE112017007856 T DE 112017007856T DE 112017007856 T5 DE112017007856 T5 DE 112017007856T5
Authority
DE
Germany
Prior art keywords
material layer
work
work function
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017007856.3T
Other languages
English (en)
Inventor
Ying Pang
Florian Gstrein
Dan S. Lavric
Ashish Agarwal
Robert Niffenegger
Padmanava Sadhukhan
Robert W. Heussner
Joel M. Gregie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017007856T5 publication Critical patent/DE112017007856T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

Es sind Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten beschrieben. In einem Beispiel beinhaltet eine Struktur integrierter Schaltungen eine erste Gate-Elektrode über einem Substrat. Die erste Gate-Elektrode beinhaltet eine erste Arbeitsfunktionsmaterial-Schicht. Eine zweite Gate-Elektrode befindet sich über dem Substrat. Die zweite Gate-Elektrode beinhaltet eine zweite Arbeitsfunktionsmaterial-Schicht, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht unterscheidet. Die zweite Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht und die erste Gate-Elektrode beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht. Eine dritte Gate-Elektrode befindet sich über dem Substrat. Die dritte Gate-Elektrode beinhaltet eine dritte Arbeitsfunktionsmaterial-Schicht, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht und der zweiten Arbeitsfunktionsmaterial-Schicht unterscheidet. Die dritte Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht und beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der Offenbarung liegen auf dem Gebiet von Strukturen integrierter Schaltungen und insbesondere von Strukturen integrierter Schaltungen, die differenzierte Arbeitsfunktionsschichten aufweisen.
  • STAND DER TECHNIK
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltungen eine treibende Kraft in einer stets wachsenden Halbleiterindustrie. Die Skalierung auf immer kleinere Merkmale ermöglicht erhöhte Dichten von funktionalen Einheiten auf der begrenzten Grundfläche von Halbleiterchips.
  • Zum Beispiel ermöglicht eine schrumpfende Transistorgröße das Einbinden einer erhöhten Anzahl von Speicher- oder Logikbauelementen auf einem Chip, was der Herstellung von Produkten mit erhöhter Kapazität förderlich ist. Der Antrieb zu immer mehr Kapazität ist jedoch nicht ohne Probleme. Die Notwendigkeit, die Leistung jedes Bauelements zu optimieren, gewinnt zunehmend an Bedeutung. Bei der Herstellung von Bauelementen mit integrierten Schaltungen wurden Multigate-Transistoren, wie beispielsweise Trigate-Transistoren, vorherrschender, da die Abmessungen von Bauelementen fortgesetzt kleiner wurden. In herkömmlichen Prozessen werden Trigate-Transistoren im Allgemeinen entweder auf Bulk-Silizium-Substraten oder Silizium-auf-Isolator-Substraten gefertigt. In einigen Fällen sind Bulk-Silizium-Substrate infolge ihrer geringeren Kosten und ihrer Kompatibilität mit der bestehenden ertragreichen Bulk-SiliziumSubstrat-Infrastruktur bevorzugt. Die Skalierung von Multigate-Transistoren blieb jedoch nicht ohne Konsequenzen. Weil die Abmessungen dieser wesentlichen Bausteine von Mikroelektronikschaltungen verringert wurden und weil die schiere Anzahl an wesentlichen Bausteinen, die in einem gegebenen Bereich gefertigt werden, erhöht wurde, wurden die Beschränkungen für die Halbleiterprozesse, die beim Fertigen dieser Bausteine angewandt werden, überwältigend.
  • Die Variabilität bei herkömmlichen Herstellungsprozessen und denen des Standes der Technik kann die Möglichkeit beschränken, diese weiter in z. B. den 10-nm- oder unter 10-nm-Bereich zu erweitern. Demzufolge kann die Herstellung der funktionalen Komponenten, die für zukünftige Technologieknoten verwendet werden, das Einführen neuer Methodologien oder das Integrieren neuer Technologien in gegenwärtige Herstellungsprozesse oder anstelle gegenwärtiger Herstellungsprozesse erfordern.
  • Figurenliste
    • 1A-1D veranschaulichen Querschnittsansichten verschiedener Operationen in einem Verfahren zur Herstellung einer Struktur integrierter Schaltungen.
    • 2A-2E veranschaulichen Querschnittsansichten verschiedener Operationen in einem Verfahren zur Herstellung einer Struktur integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten gemäß einer Ausführungsform der vorliegenden Erfindung.
    • 3 veranschaulicht eine Querschnittsansicht einer Struktur integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 veranschaulicht eine Draufsicht auf mehrere Gate-Leitungen über einem Paar Halbleiterfinnen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5 veranschaulicht eine Querschnittsansicht, die an der a-a'-Achse von 4 genommen wurde, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6 veranschaulicht eine Draufsicht und eine entsprechende Querschnittsansicht einer Metallisierungsschicht einer Struktur integrierter Schaltungen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7A veranschaulicht eine Querschnittsansicht eines nicht-ebenen Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7B veranschaulicht eine Draufsicht, die an der a-a'-Achse des Halbleiterbauelements von 7A genommen wurde, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 8 veranschaulicht eine Rechenvorrichtung gemäß einer Umsetzung einer Ausführungsform der Offenbarung.
    • 9 ist ein Interposer, der eine oder mehrere Ausführungsformen der Offenbarung umsetzt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es werden Strukturen integrierter Schaltungen mit unterschiedlichen Arbeitsfunktionsschichten beschrieben. In der folgenden Beschreibung sind zahlreiche spezielle Details aufgeführt, wie beispielsweise spezielle Material- und Werkzeugbereitstellungsregelungen, um ein umfassendes Verständnis der Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Für Fachleute wird ersichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Details in die Praxis umgesetzt werden können. In anderen Fällen sind allgemein bekannte Merkmale, wie beispielsweise der Single- oder Dual-Damascene-Prozess, nicht im Detail beschrieben, um die Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verundeutlichen. Darüber hinaus versteht es sich, dass die in den Figuren gezeigten verschiedenen Ausführungsformen veranschaulichende Darstellungen sind und nicht notwendigerweise maßstabsgerecht gezeichnet sind. In einigen Fällen werden wiederum, auf eine Weise, die beim Verstehen der vorliegenden Offenbarung am hilfreichsten ist, verschiedene Operationen als mehrere einzelne Operationen beschrieben, wobei die Reihenfolge der Beschreibung jedoch nicht implizieren soll, dass diese Operationen unbedingt reihenfolgenabhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt werden.
  • In der folgenden Beschreibung kann lediglich zum Zweck der Bezugnahme auch eine bestimmte Terminologie verwendet sein, die somit nicht beschränken soll. Begriffe wie zum Beispiel „obere“, „untere“, „darüber“, „darunter“, „unten“ und „oben“ bezeichnen Richtungen in den Zeichnungen, auf die Bezug genommen wird. Begriffe, wie beispielsweise „vorn“, „hinten“, „rückwärtig“ und „seitlich“ beschreiben die Ausrichtung und/oder die Position von Abschnitten der Komponente in einem beständigen aber willkürlichen Bezugsrahmen, der durch Bezug auf den Text und die zugehörigen Zeichnungen, welche die beschriebene Komponente erläutern, verdeutlicht ist. Diese Terminologie kann die Wörter beinhalten, die oben speziell benannt sind, deren Ableitungen und Wörter ähnlicher Bedeutung.
  • Im Vorliegenden beschriebene Ausführungsformen können auf die FEOL(Front-End-Of-Line)-Halbleiterfertigung und -strukturen gerichtet sein. FEOL ist der erste Abschnitt bei der Herstellung integrierter Schaltungen (IC), in dem die einzelnen Bauelemente (z. B. Transistoren, Kondensatoren, Widerstände usw.) in dem Halbleitersubstrat oder der Halbleiterschicht strukturiert werden. FEOL deckt im Allgemeinen alles bis (aber nicht einschließlich) zum Abscheiden von Metallverbindungsschichten ab. Nach der letzten FEOL-Operation ist das Ergebnis typischerweise ein Wafer mit isolierten Transistoren (z. B. ohne Drähte).
  • Im Vorliegenden beschriebene Ausführungsformen können auf BEOL(Back-End-Of-Line)-Halbleiterfertigung und -strukturen gerichtet sein. BEOL ist der zweite Abschnitt der IC-Herstellung, in dem die einzelnen Bauelemente (z. B. Transistoren, Kondensatoren, Widerstände usw.) mittels Verdrahtung auf dem Wafer miteinander verbunden werden, z. B. mit der Metallisierungsschicht oder den Metallisierungsschichten. BEOL beinhaltet Kontakte, Isolationsschichten (Dielektrika), Metallebenen und Bondierstellen für Chip-zu-Gehäuse(Package)-Verbindungen. Im BEOL-Teil des Herstellungsschrittes werden Kontakte (Pads), Verbindungsdrähte, Durchkontaktierungen und dielektrische Strukturen gebildet. Bei modernen IC-Prozessen können im BEOL mehr als 10 Metallschichten hinzugefügt werden.
  • Im Weiteren beschriebene Ausführungsformen können auf FEOL-Fertigung und - strukturen, BEOL-Fertigung und -strukturen oder sowohl FEOL- als auch BEOL-Fertigung und -strukturen anwendbar sein. Insbesondere können derartige Ansätze, obwohl ein beispielhaftes Fertigungsschema unter Verwendung eines FEOL-Fertigungsschemas dargestellt werden kann, auch auf eine BEOL-Fertigung angewandt werden. Desgleichen können derartige Ansätze, obwohl ein beispielhaftes Fertigungsschema unter Verwendung eines BEOL-Fertigungsschemas dargestellt werden kann, auch auf eine FEOL-Fertigung angewandt werden.
  • Eine oder mehrere im Vorliegenden beschriebene Ausführungsformen sind auf Prozessintegrationsansätze für kundenspezifische Bauelemente gerichtet. Ausführungsformen können auf die Herstellung von Strukturen integrierter Schaltungen mit Gate-Elektroden mit differenzierten Arbeitsfunktionswerten gerichtet sein. Ausführungsformen können auf die Komplementäre-Metalloxid-Halbleiter(CMOS)-Integration gerichtet sein. Ausführungsformen können auf 7-Nanometer-Technologieknoten und kleiner anwendbar sein. Ausführungsformen können auf die Metall-Gate-Fertigung gerichtet sein.
  • Um Kontext bereitzustellen: VLSI(Very Large Scale Integrated)-Chips mit komplexen integrierten Schaltungen werden heutzutage häufig als System auf einem Chip (SoC) bezeichnet. SoCs können numerische Klassen von analogen, digitalen und Mischsignalfunktionen auf einem einzelnen Silizium(Si)-Substrat beinhalten. Um derartige komplizierte Schaltungen mit Si-CMOS-Transistortechnologie herzustellen, sind oft viele Fertigungsoperationen einbezogen, einschließlich Fotolithografie, Abscheiden mittels chemischer Reaktion und Dünnfilmabscheiden. Ansätze des Standes der Technik zum Erstellen derartiger Schaltungen basieren typischerweise auf herkömmlichen Ansätzen, die zuvor für sehr viel einfachere Schaltungsgestaltungen angewandt wurden, und können die Verwendung von Mantel-Einzelmaterialien oder Dünnfilmen einbeziehen, die auf einem Si-Substrat abgeschieden sind, um eine Transistorstruktur zu bilden. Herkömmliche Ansätze beziehen typischerweise das Entfernen nicht erwünschter Materialien durch Fotolithografie, gefolgt von zusätzlichen Operationen, die zum Füllen mit einem gewünschten Material verwendet werden, ein.
  • In einer oder mehreren im Vorliegenden beschriebenen Ausführungsformen wird eine Hochtemperatur-Hartmaske auf Kohlenstoffbasis (HTCHM - High Temperature Carbon-based HardMask) für das lithografische Strukturieren verwendet, die das Abscheiden von Materialien oder Dünnfilmen nach dem Strukturieren jedes Bauelements ermöglicht. Mit Hilfe dieses Ansatzes erfährt jedes Bauelement effektiv seine eigene exklusive Fertigung. Da das Erfordernis des Entfernens unerwünschter Dünnfilme und des erneuten Abscheidens erwünschter Dünnfilme beseitigt ist, können im Vorliegenden beschriebene Ansätze als eine reinere Fertigungstechnologie für das Herstellen von Transistorstrukturen betrachtet werden.
  • Im Vorliegenden beschriebene Ausführungsformen können für eine oder mehrere der folgenden Anwendungen umgesetzt sein: (a) die Möglichkeit, verschiedene Arten von Arbeitsfunktionsmetall(WTM)-Filmen abzuscheiden, um verschiedene Arten von Transistoren zu erstellen, (b) die Möglichkeit, verschiedene Dicken von Gate-WFM-Filmen abzuscheiden, um verschiedene Schwellenspannungen zu erreichen, (c) die Möglichkeit, verschiedene Materialien in Isolationsgräben von Metall-Gates oder Metallkontakten zu füllen, oder (d) die Möglichkeit, verschiedene dielektrische Materialien in Transistor-MOS-Kondensatoren für verschiedene Bauelemente abzuscheiden, die unterschiedliche Anforderungen an Kriechströme stellen.
  • Um weiteren Kontext bereitzustellen: Bei herkömmlichen Mehr-VT-Integrationsschemata ist das verbleibende PMOS-WFM in einem NMOS-Bauelement enthalten oder umgekehrt. Dies kann zu deutlicher VT-Erhöhung führen. In einer oder mehreren im Vorliegenden beschriebenen Ausführungsformen ist ein PMOS-WFM-Film nicht in einem NMOS-Gate-Graben abgeschieden. Das heißt, die VT jedes Bauelements ist durch ihr eigenes WFM einzigartig eingestellt. In einer oder mehreren Ausführungsformen sind neue Architekturen für Multi-VT-CMOS-Bauelemente erreichbar Derartige Bauelemente können, basierend auf dem Anwendungserfordernis, aus verschiedenen WFM-Materialien bestehen. Jedes Bauelement kann andere Gate-Stapel aufweisen, die sogar unterschiedliche Gate-Dielektrikummaterialien oder -dicken beinhalten können. In einer oder mehreren Ausführungsformen wird ein Gate mit poly-kritischer Abmessung konserviert, da Abstandshaltererosion gemildert wird, da das HTCHM nicht ausgewählte Gate-Stellen bedeckt, während das WFM für ausgewählte Gate-Stellen vertieft wird.
  • Es versteht sich, dass gewöhnlich genutzte Integrationsschemata, die verwendet werden, um Multi-VT-Bauelemente zu erzeugen, das Abscheiden eines Mantel-PMOS-WFM-Films über alle Bauelemente und das nachfolgende Entfernen des PMOS-WFM von den NMOS-Bauelementen durch Lithografiestrukturierung einbezieht. Um veranschaulichenden Kontext eines herkömmlichen Fertigungsschemas bereitzustellen, stellen 1A-1D Querschnittsansichten verschiedener Operationen in einem Verfahren zur Herstellung einer Struktur integrierter Schaltungen dar.
  • Bezugnehmend auf 1A wird in mehreren Gate-Gräben 102 in einer dielektrischen Schicht 100 eine erste Arbeitsfunktionsmaterial-Schicht 104 gebildet.
  • Bezugnehmend auf 1B wird über der ersten Arbeitsfunktionsmaterial-Schicht 104 in den mehreren Gate-Gräben 102 eine Maske gebildet. Die Maske 106 lässt einen ersten der mehreren Gate-Gräben 102 frei (den Graben ganz links) und bedeckt die verbleibenden der mehreren Gate-Gräben 102.
  • Bezugnehmend auf 1C wird die Arbeitsfunktionsmaterial-Schicht 104 in und nahe dem ersten der mehreren Gate-Gräben entfernt, z. B. durch einen Ätzprozess, um einen freigelegten Graben 108 und einen verbleibenden Abschnitt 104' der Arbeitsfunktionsmaterial-Schicht 104 zurückzulassen.
  • Bezugnehmend auf 1D wird die Maske 106 entfernt und der verbleibende Abschnitt 104' der Arbeitsfunktionsmaterial-Schicht 104 ist in den Gräben 102 vertieft, um Arbeitsfunktionsschichten 104" zu bilden. Dann wird eine zweite Arbeitsfunktionsmaterial-Schicht 110 in den mehreren Gate-Gräben 102 gebildet. Die darauf folgende Fertigung kann dann das Begrenzen der zweiten Arbeitsfunktionsmaterial-Schicht 110 in den Gräben 102 einbeziehen. Bemerkenswert bei einem solchen Fertigungsschema ist, dass alle Gate-Gräben 102 letztlich einen Abschnitt der zweiten Arbeitsfunktionsmaterial-Schicht 110 enthalten.
  • Im Gegensatz zu 1A-1D ermöglichen die im Vorliegenden beschriebenen Integrationsschemata für jede Gate-Stelle das Empfangen ihrer eigenen Fertigung. Der Prozess kann wiederholt werden, bis jede Art von Bauelement mit einem entsprechenden WFM gefüllt ist. Für ein derartiges beispielhaftes Fertigungsschema stellen die 2A-2E Querschnittsansichten verschiedener Operationen in einem Verfahren zur Herstellung einer Struktur integrierter Schaltungen mit unterschiedlichen Arbeitsfunktionsschichten gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Bezugnehmend auf 2A beinhaltet ein Verfahren zur Herstellung einer Struktur integrierter Schaltungen das Bilden mehrerer Gate-Gräben 202 in einer dielektrischen Schicht 200 über einem Substrat. Über den mehreren Gate-Gräben 202 ist eine erste Maske 206 gebildet. Die erste Maske 206 lässt einen ersten der mehreren Gate-Gräben 202 frei (den Graben ganz links) und bedeckt die verbleibenden der mehreren Gate-Gräben 202. In einer Ausführungsform ist die erste Maske 206 eine Hartmaske auf Kohlenstoffbasis. Obwohl nicht abgebildet, wird in einer Ausführungsform vor dem Bilden der ersten Maske 206 eine Gate-Dieleketrikumschicht in den mehren Gate-Gräben 202 gebildet.
  • Bezugnehmend auf 2B wird in dem ersten (ganz linken) der mehreren Gate-Gräben 202 und über der ersten Maske 206 eine erste Arbeitsfunktionsmaterial-Schicht 204 gebildet.
  • Bezugnehmend auf 2C wird ein Opferabschnitt der ersten Arbeitsfunktionsmaterial-Schicht 204 entfernt und die erste Maske 206 wird entfernt, um einen verbleibenden Abschnitt 204' der ersten Arbeitsfunktionsmaterial-Schicht 204 in dem ersten 202A der mehreren Gate-Gräben 202 zurückzulassen.
  • Bezugnehmend auf 2D wird dann über den mehreren Gate-Gräben 202 eine zweite Maske 216 gebildet. Die zweite Maske 216 lässt einen zweiten (den nächsten von ganz links) der mehreren Gate-Gräben 202 frei und bedeckt die verbleibenden der mehreren Gate-Gräben 202, einschließlich des bereits gefertigten Gate-Grabens 202A. In einer Ausführungsform ist die zweite Maske 206 eine Hartmaske auf Kohlenstoffbasis.
  • Bezugnehmend auf 2E wird in dem zweiten der mehreren Gate-Gräben 202 und über der zweiten Maske 216 eine zweite Arbeitsfunktionsmaterial-Schicht 214 gebildet. Wie für den Graben 202B von 3 gezeigt, wird dann ein Opferabschnitt der zweiten Arbeitsfunktionsmaterial-Schicht 214 entfernt und die zweite Maske 216 wird entfernt, um einen verbleibenden Abschnitt 214' der zweiten Arbeitsfunktionsmaterial-Schicht 214 in dem zweiten 214B der mehreren Gate-Gräben 202 zurückzulassen. In einer Ausführungsform wird, obwohl nicht abgebildet, nach dem Entfernen des Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht 214 und dem Entfernen der zweiten Maske 216 in den mehreren Gate-Gräben 202 ein leitendes Füllmaterial gebildet.
  • In einer Ausführungsform, die in 3 beispielhaft dargestellt ist, wird nach dem Entfernen des Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht 214 und dem Entfernen der zweiten Maske 216 über den mehreren Gate-Gräben 202 eine dritte Maske gebildet. Die dritte Maske lässt einen dritten (202C) der mehreren Gate-Gräben frei und bedeckt die verbleibenden der mehreren Gate-Gräben 202. In dem dritten 202C der mehreren Gate-Gräben 202 und über der dritten Maske wird eine dritte Arbeitsfunktionsmaterial-Schicht gebildet. Ein Opferabschnitt der dritten Arbeitsfunktionsmaterial-Schicht und die dritte Maske werden entfernt, um in dem dritten (202C) der mehreren Gate-Gräben 202 einen verbleibenden Abschnitt (z. B. 224) der dritten Arbeitsfunktionsmaterial-Schicht zurückzulassen.
  • 3 veranschaulicht eine Querschnittsansicht einer Struktur integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Bezugnehmend auf 3 beinhaltet eine Struktur integrierter Schaltungen eine erste Gate-Elektrode (z. B. im Graben 202A) über einem Substrat. Die erste Gate-Elektrode beinhaltet eine erste Arbeitsfunktionsmaterial-Schicht 204'. Eine zweite Gate-Elektrode (z. B. im Graben 202B) liegt über dem Substrat. Die zweite Gate-Elektrode beinhaltet eine zweite Arbeitsfunktionsmaterial-Schicht 214', die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht 204' unterscheidet. Die zweite Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht 204' und die erste Gate-Elektrode beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht 214'. Eine dritte Gate-Elektrode (z. B. im Graben 202C) darüber ist das Substrat. Die dritte Gate-Elektrode beinhaltet eine dritte Arbeitsfunktionsmaterial-Schicht 224, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht 204' und der zweiten Arbeitsfunktionsmaterial-Schicht 214' unterscheidet. Die dritte Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht 204' und beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht 214. Die erste und die zweite Gate-Elektrode beinhalten nicht die dritte Arbeitsfunktionsmaterial-Schicht 224.
  • In einer Ausführungsform ist die erste Arbeitsfunktionsmaterial-Schicht 204' eine p-leitende Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht 214' ist eine n-leitende Arbeitsfunktionsmaterial-Schicht und die dritte Arbeitsfunktionsmaterial-Schicht 224 ist eine n-leitende Arbeitsfunktionsmaterial-Schicht, wie abgebildet. In einer anderen Ausführungsform ist die erste Arbeitsfunktionsmaterial-Schicht 204' eine p-leitende Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht 214' ist eine p-leitende Arbeitsfunktionsmaterial-Schicht und die dritte Arbeitsfunktionsmaterial-Schicht 224 ist eine n-leitende Arbeitsfunktionsmaterial-Schicht. In einer anderen Ausführungsform sind die Arbeitsfunktionsmaterial-Schicht 204', die zweite Arbeitsfunktionsmaterial-Schicht 214' und die dritte Arbeitsfunktionsmaterial-Schicht 224 alle n-leitende Arbeitsfunktionsmaterial-Schichten. In noch einer anderen Ausführungsform sind die Arbeitsfunktionsmaterial-Schicht 204', die zweite Arbeitsfunktionsmaterial-Schicht 214' und die dritte Arbeitsfunktionsmaterial-Schicht 224 alle p-leitende Arbeitsfunktionsmaterial-Schichten.
  • In einer Ausführungsform ist, wie im Weiteren detaillierter beschrieben, ein allgemeines leitendes Füllmaterial über der ersten Arbeitsfunktionsmaterial-Schicht 204', über der zweiten Arbeitsfunktionsmaterial-Schicht 214' und über der dritten Arbeitsfunktionsmaterial-Schicht 224 enthalten. In einer Ausführungsform ist, wie ebenfalls im Weiteren detaillierter beschrieben, eine gemeinsame Gate-Dielektrikumschicht unter der ersten Arbeitsfunktionsmaterial-Schicht 204', unter der zweiten Arbeitsfunktionsmaterial-Schicht 214' und unter der dritten Arbeitsfunktionsmaterial-Schicht 224 enthalten.
  • Wiederum bezugnehmend auf 3 beinhaltet die Struktur integrierter Schaltungen ferner eine vierte Gate-Elektrode (z. B. im Graben 202D) über dem Substrat. Die vierte Gate-Elektrode weist eine vierte Arbeitsfunktionsmaterial-Schicht 234 auf, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht 204', der zweiten Arbeitsfunktionsmaterial-Schicht 214' und der dritten Arbeitsfunktionsmaterial-Schicht 224 unterscheidet. Die vierte Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht 204', beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht 214' und beinhaltet nicht die dritte Arbeitsfunktionsmaterial-Schicht 224.
  • 4 stellt eine Draufsicht auf mehrere Gate-Leitungen über einem Paar Halbleiterfinnen gemäß einer Ausführungsform der vorliegenden Offenbarung dar.
  • Bezugnehmend auf 4 sind mehrere aktive Gate-Leitungen 404 über mehreren Halbleiterfinnen 400 gebildet. An den Enden der mehreren Halbleiterfinnen 400 befinden sich Blind-Gate-Leitungen 406. Abstandshalter 408 zwischen den Gate-Leitungen 404/406 sind Stellen, an denen Grabenkontakte angeordnet sein können, um leitende Kontakte zu Source/Drain-Bereichen bereitzustellen, wie beispielsweise die Source/Drain-Bereiche 451, 452, 453 und 454.
  • In einer Ausführungsform ist die Struktur der mehreren Gate-Leitungen 404/406 und/oder die Struktur der mehreren Halbleiterfinnen 400 als eine Gitterstruktur beschrieben. In einer Ausführungsform wird der Begriff „Gitter“ für die mehreren Gate-Leitungen 404/406 und/oder die Struktur der mehreren Halbleiterfinnen 400 im Vorliegenden verwendet, um eine Gitterstruktur mit knappem Pitch (Abstand) zu bezeichnen. In einer derartigen Ausführungsform ist der knappe Pitch nicht direkt durch herkömmliche Lithografie zu erzielen. Zum Beispiel kann zuerst eine Struktur basierend auf herkömmlicher Lithografie gebildet werden, jedoch kann der Pitch durch die Verwendung von Abstandshaltermaskenstrukturierung halbiert werden, wie auf dem Fachgebiet bekannt ist. Des Weiteren kann der ursprüngliche Pitch durch einen zweiten Durchgang von Abstandshaltermaskenstrukturierung geviertelt werden. Dementsprechend können die gitterartigen Strukturen, die im Vorliegenden beschrieben sind, die mehreren Gate-Leitungen 404/406 und/oder die Strukturen der mehreren Halbleiterfinnen 400 aufweisen, die mit einem konstanten Pitch beabstandet sind und eine konstante Breite aufweisen. Die Struktur kann durch einen Pitch-Halbierungs- oder einen Pitch-Viertelungs- oder einen anderen Pitch-Teilungsansatz hergestellt werden.
  • 5 veranschaulicht eine Querschnittsansicht, die an der a-a'-Achse von 4 genommen wurde, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Bezugnehmend auf 5 sind über einer Halbleiterfinne 502, die über einem Substrat 500 gebildet ist, aktive Gate-Leitungen 504A, 504B, 504C gebildet. An den Enden der Halbleiterfinne 502 sind Blind-Gate-Leitungen 506 gebildet. Außerhalb der Blind-Gate-Leitungen 506 liegt eine dielektrische Schicht 510. Zwischen den aktiven Gate-Leitungen 504A, 504B, 504C und zwischen den Blind-Gate-Leitungen 506 und den aktiven Gate-Leitungen 504A, 504B, 504C befindet sich ein Grabenkontaktmaterial 597. Eingebettete Source/Drain-Strukturen 508 befinden sich in der Halbleiterfinne 502 zwischen den aktiven Gate-Leitungen 504A, 504B, 504C und zwischen den Blind-Gate-Leitungen 506 und den aktiven Gate-Leitungen 504A, 504B, 504C.
  • Die aktiven Gate-Leitungen 504 beinhalten eine Gate-Dielektrikumstruktur 512, einen Arbeitsfunktions-Gate-Elektroden-Abschnitt 514A, 514B oder 514C und einen Füll-Gate-Elektroden-Abschnitt 516 (wobei die Füll-Gate-Elektrode allen aktiven Gate-Leitungen 504A, 504B, 504C gemeinsam sein kann) und eine dielektrische Deckschicht 518 Dielektrische Abstandshalter 520 verkleiden die Seitenwände der aktiven Gate-Leitungen 504A, 504B, 504C und der Blind-Gate-Leitungen 506. In einer Ausführungsform beinhaltet die Gate-Dielektrikumstruktur 512 eine High-k-Dielektrikumschicht 598, die allen aktiven Gate-Leitungen 504A, 504B, 504C gemeinsam sein kann. In einer Ausführungsform beinhaltet die Gate-Dielektrikumstruktur 512 ferner eine amorphe Oxidschicht 599.
  • Mit allgemeinem Bezug auf 4 und 5 beinhaltet eine Struktur integrierter Schaltungen gemäß einer Ausführungsform der vorliegenden Offenbarung eine erste Gate-Elektrode 504A über einer Oberseite und Seitenwänden eine Halbleiterfinne 502. Die erste Gate-Elektrode 504A beinhaltet eine erste Arbeitsfunktionsmaterial-Schicht 514A. Eine zweite Gate-Elektrode 504B befindet sich über der Oberseite und den Seitenwänden der Halbleiterfinne 502. Die zweite Gate-Elektrode 504B beinhaltet eine zweite Arbeitsfunktionsmaterial-Schicht 514B, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht 514A unterscheidet. Die zweite Gate-Elektrode 504B beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht 514A und die erste Gate-Elektrode 504A beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht 514B.
  • In einer Ausführungsform sind die erste Arbeitsfunktionsmaterial-Schicht 514A und die zweite Arbeitsfunktionsmaterial-Schicht 514B n-leitende Arbeitsfunktionsmaterial-Schichten. In einer anderen Ausführungsform sind die erste Arbeitsfunktionsmaterial-Schicht 514A und die zweite Arbeitsfunktionsmaterial-Schicht 514B p-leitende Arbeitsfunktionsmaterial-Schichten. In einer anderen Ausführungsform ist die erste Arbeitsfunktionsmaterial-Schicht 514A eine p-leitende Arbeitsfunktionsmaterial-Schicht und die zweite Arbeitsfunktionsmaterial-Schicht 514B eine n-leitende Arbeitsfunktionsmaterial-Schicht.
  • In einer Ausführungsform beinhaltet die Struktur integrierter Schaltungen über der ersten Arbeitsfunktionsmaterial-Schicht 514A und über der zweiten Arbeitsfunktionsmaterial-Schicht 514B ein gemeinsames leitendes Füllmaterial 516. In einer Ausführungsform beinhaltet die Struktur integrierter Schaltungen ferner unter der ersten Arbeitsfunktionsmaterial-Schicht 514A und unter der zweiten Arbeitsfunktionsmaterial-Schicht 514B eine allgemeine Gate-Dielektrikumschicht 588 (oder 598/599).
  • In einer Ausführungsform beinhaltet die Struktur integrierter Schaltungen über der Oberseite und den Seitenwänden der Halbleiterfinne 502 eine dritte Gate-Elektrode 504C. Die dritte Gate-Elektrode 504C beinhaltet eine dritte Arbeitsfunktionsmaterial-Schicht 514C, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht 514A und der zweiten Arbeitsfunktionsmaterial-Schicht 514B unterscheidet. In einer Ausführungsform beinhaltet die dritte Gate-Elektrode 504A nicht die erste Arbeitsfunktionsmaterial-Schicht 514A und nicht die zweite Arbeitsfunktionsmaterial-Schicht 514B.
  • 6 veranschaulicht eine Draufsicht und eine entsprechende Querschnittsansicht einer Metallisierungsschicht einer Struktur integrierter Schaltungen, die darüber hergestellt sein und Strukturen integrierter Schaltungen miteinander verbinden kann, die differenzierte Arbeitsfunktionsschichten aufweisen, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Bezugnehmend auf 6 beinhaltet eine Metallisierungsschicht 600 eine Struktur aus leitenden Leitungen 602 und Zwischenschichtdielektrikum(ILD)-Leitungen 604. Die Metallisierungsschicht 600 kann in einer gitterartigen Struktur strukturiert sein, wobei die leitenden Leitungen 602 mit einem konstanten Pitch beabstandet sind und eine konstante Breite aufweisen, wie in 6 abgebildet. Obwohl nicht gezeigt, können die leitenden Leitungen 602 an verschiedenen Stellen entlang der Leitungen Unterbrechungen aufweisen (d. h. Einschnitte oder Stecker). Einige der leitenden Leitungen können darunterliegenden Durchkontaktierungen zugeordnet sein, wie beispielsweise die Leitung 602', die als ein Beispiel in der Querschnittsansicht gezeigt ist.
  • In einer Ausführungsform wird der Begriff „Gitter“ im Vorliegenden für leitende Leitungen 602 und ILD-Leitungen 604 zur Bezeichnung einer Gitterstruktur mit engem Pitch verwendet. In einer derartigen Ausführungsform ist der enge Pitch nicht direkt durch herkömmliche Lithografie zu erzielen. Zum Beispiel kann zuerst eine Struktur basierend auf herkömmlicher Lithografie gebildet werden, jedoch kann der Pitch durch die Verwendung von Abstandshaltermaskenstrukturierung halbiert werden, wie auf dem Fachgebiet bekannt ist. Des Weiteren kann der ursprüngliche Pitch durch einen zweiten Durchgang der Abstandshaltermaskenstrukturierung geviertelt werden. Dementsprechend können die gitterartigen Strukturen, die im Vorliegenden beschrieben sind, mehrere leitende Leitungen 602 und/oder ILD-Leitungen 604 aufweisen, die mit einem konstanten Pitch beabstandet sind und eine konstante Breite aufweisen. Die Struktur kann durch einen Pitch-Halbierungs- oder einen Pitch-Viertelungs- oder einen anderen Pitch-Teilungsansatz hergestellt werden.
  • In einer Ausführungsform bestehen die leitenden Leitungen 602 (und möglicherweise die darunterliegenden Durchkontaktierungsstrukturen) aus einer oder mehreren Metall- oder anderen leitenden Strukturen. Die leitenden Leitungen 602 werden auf dem Fachgebiet manchmal auch als Traces, Drähte, Leitungen, Metall oder Zwischenverbindungsleitungen oder einfach als Zwischenverbindungen bezeichnet. In einer besonderen Ausführungsform beinhaltet jede der leitenden Leitungen 602 eine Sperrschicht 612 und ein leitendes Füllmaterial 610. In einer Ausführungsform ist die Sperrschicht 612 eine Titannitrid- oder Tantalnitrid-Sperrschicht. In einer Ausführungsform besteht das leitende Füllmaterial 610 aus einem leitenden Material wie beispielsweise Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au oder Legierungen daraus, ohne Beschränkung darauf.
  • In einer Ausführungsform bestehen die ILD-Leitungen 604 aus einer Schicht eines dielektrischen oder isolierenden Materials oder beinhalten selbiges. Beispiele für geeignete dielektrische Materialen sind - ohne Beschränkung darauf - Oxide von Silizium (z. B. Siliziumdioxid(Si02)), dotierte Oxide von Silizium, fluorierte Oxide von Silizium, kohlenstoffdotierte Oxide von Silizium, verschiedene auf dem Fachgebiet bekannte Low-k-Dielektrikummaterialien und Kombinationen daraus. Das Zwischenschicht-Dielektrikummaterial kann durch herkömmliche Techniken gebildet werden, wie beispielsweise chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD) oder durch andere Abscheidungsverfahren.
  • Es versteht sich, dass die in Verbindung mit 6 beschriebenen Schichten und Materialien typischerweise auf oder über einem darunterliegenden Halbleitersubstrat oder einer darunterliegenden Halbleiterstruktur gebildet sind, wie beispielsweise die darunterliegende(n) Bauelementschicht(en) einer integrierten Schaltung. In einer Ausführungsform stellt ein darunterliegendes Halbleitersubstrat ein gewöhnliches Arbeitsstückobjekt dar, das zur Herstellung integrierter Schaltungen verwendet wird. Das Halbleitersubstrat beinhaltet häufig einen Wafer oder ein anderes Stück aus Silizium oder einem anderen Halbleitermaterial. Geeignete Halbleitersubstrate beinhalten - ohne Beschränkung darauf - monokristallines Silizium, polykristallines Silizium und Silizium auf einem Isolator (SOI) sowie ähnliche Substrate, die aus anderen Halbleitermaterialien gebildet sind. Das Halbleitersubstrat beinhaltet, abhängig vom Herstellungsschritt, häufig Transistoren, integrierte Schaltungen und dergleichen. Das Substrat kann außerdem Halbleitermaterialien, Metalle, Dielektrika, Dotierstoffe und andere Materialien beinhalten, die gewöhnlich in Halbleitersubstraten zu finden sind. Darüber hinaus kann die in 6 abgebildete Struktur, obwohl dies nicht abgebildet ist, auf darunterliegenden BEOL(Back-End-Of-Line)-Zwischenverbindungsschichten einer tieferen Ebene hergestellt sein.
  • Eine oder mehrere im Vorliegenden beschriebene Ausführungsformen sind auf die Herstellung von Halbleiterbauelementen gerichtet, wie beispielsweise Metalloxidhalbleiter(MOS)-Bauelementherstellung. Als ein Bespiel veranschaulicht 7A eine Querschnittsansicht eines nicht-ebenen Halbleiterbauelements. 7B veranschaulicht eine Draufsicht, die an der a-a'-Achse des Halbleiterbauelements von 7A genommen wurde, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Bezugnehmend auf 7A beinhaltet eine Halbleiterstruktur oder Vorrichtung 700 einen nicht-ebenen aktiven Bereich (z. B. eine Finnenstruktur, die einen hervorstehenden Finnenabschnitt 704 und einen Unterfinnenbereich 705 beinhaltet), der auf einem Substrat 702 und in einem Isolationsbereich 706 gebildet ist. Über den hervorstehenden Abschnitten 704 des nicht-ebenen aktiven Bereichs wie auch über einem Abschnitt des Isolationsbereichs 706 ist eine Gate-Leitung 708 angeordnet. Wie gezeigt, beinhaltet die Gate-Leitung 708 eine Gate-Elektrode 750/799 und eine Gate-Dielektrikumstruktur 752/753. In einer Ausführungsform kann die Gate-Leitung 708 auch eine dielektrische Deckschicht 754 beinhalten. In dieser Ansicht sind außerdem ein Gate-Kontakt 714 und eine darüberliegende Gate-Kontakt-Durchkontaktierung 716 zusammen mit einer darüberliegenden Metallzwischenverbindung 760 zu sehen, die alle in Zwischenschichtdielektrikumstapeln oder -schichten 770 angeordnet sind. Wie in der Ansicht von 7A ebenfalls zu sehen ist, ist der Gate-Kontakt 714 in einer Ausführungsform über dem Isolationsbereich 706, aber nicht über den nicht-ebenen aktiven Bereichen angeordnet.
  • Bezugnehmend auf 7B ist die Gate-Leitung 708 über den hervorstehenden Finnenabschnitten 704 angeordnet gezeigt. Source- und Drain-Bereiche 704A und 704B der hervorstehenden Finnenabschnitte 704 sind in dieser Ansicht zu sehen. In einer Ausführungsform sind die Source- und Drain-Bereiche 704A und 704B dotierte Abschnitte aus ursprünglichem Material der hervorstehenden Finnenabschnitte 704. In einer anderen Ausführungsform ist das Material der hervorstehenden Finnenabschnitte 704 entfernt und durch ein anderes Halbleitermaterial ersetzt, z. B. durch Epitaxialwachstum. In jedem Fall können sich die Source- und Drain-Bereiche 704A und 704B unter die Höhe der dielektrischen Schicht 706 erstrecken, d. h. in den Unterfinnenbereich 705 hinein erstrecken.
  • In einer Ausführungsform ist die Halbleiterstruktur oder das Halbleiterbauelement 700 ein nicht-ebenes Bauelement, wie beispielsweise insbesondere ein FinFET oder ein Trigate-Bauelement. In einer derartigen Ausführungsform besteht ein entsprechender halbleitender Kanalbereich aus einem dreidimensionalen Körper oder ist aus einem solchen gebildet. In einer derartigen Ausführungsform umgeben die Gate-Elektrode und die Gate-Elektroden-Materialien der Gate-Leitungen 708 mindestens eine obere Fläche und ein Paar der Seitenwände des dreidimensionalen Körpers.
  • Das Substrat 702 kann aus einem Halbleitermaterial bestehen, das einem Fertigungsprozess standhält und in dem eine Ladung migrieren kann. In einer Ausführungsform ist das Substrat 702 ein Bulk-Substrat, das aus einer Schicht kristallinen Siliziums, Siliziumgermaniums oder Germaniums besteht, das mit einem Ladungsträger dotiert ist, wie etwa - ohne Beschränkung darauf - Phosphor, Arsen, Antimon, Bor, Gallium oder einer Kombination daraus, um den aktiven Bereich 704 zu bilden. In einer Ausführungsform ist die Konzentration von Siliziumatomen im Bulk-Substrat 702 größer als 97 %. In einer anderen Ausführungsform besteht das Bulk-Substrat 702 aus einer Epitaxialschicht, die oben auf einem eigenständigen kristallinen Substrat aufgewachsen ist, z. B. eine Siliziumepitaxialschicht, die oben auf einem bordotierten monokristallinen Silizium-Bulk-Substrat aufgewachsen ist. Das Bulk-Substrat 702 kann alternativ aus einem Material der Gruppen III-V bestehen. In einer Ausführungsform besteht das Bulk-Substrat 702 aus einem Material der Gruppen III-V, wie beispielsweise insbesondere Galliumnitrid, Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, Indiumgalliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumphosphid oder einer Kombination daraus. In einer Ausführungsform besteht das Bulk-Substrat 702 aus einem Material der Gruppen III-V und die Ladungsträger-Dotierstoff-Fremdatome sind beispielsweise Magnesium, Beryllium, Zink, Kohlenstoff, Silizium, Germanium, Sauerstoff, Schwefel, Selen oder Tellur ohne Beschränkung darauf.
  • Der Isolationsbereich 706 kann aus einem Material bestehen, das geeignet ist, Abschnitte einer dauerhaften Gate-Struktur von einem darunterliegenden Bulk-Substrat ultimativ elektrisch zu isolieren oder zur Isolation davon beizutragen oder aktive Bereiche zu isolieren, die in einem darunterliegenden Bulk-Substrat gebildet sind, wie beispielsweise aktive Bereiche isolierender Finnen. In einer Ausführungsform besteht der Isolationsbereich 706 zum Beispiel aus einem dielektrischen Material wie Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid oder kohlenstoffdotiertem Siliziumnitrid ohne Beschränkung darauf.
  • In einer Ausführungsform besteht die Gate-Dielektrikumschicht 752 aus einem High-k-Material. In einer Ausführungsform besteht die Gate-Dielektrikumschicht 752 zum Beispiel aus einem Material wie beispielsweise - ohne Beschränkung darauf - Hafniumoxid, Hafniumoxynitrid, Hafniumsilikat, Lanthanoxid, Zirkoniumoxid, Zirkoniumsilikat, Tantaloxid, Bariumstrontiumtitanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminumoxid, Bleiscandiumtantaloxid, Bleizinkniobat oder einer Kombination daraus. Darüber hinaus kann ein Abschnitt der Gate-Dielektrikumschicht eine Schicht aus einem nativen Oxid 753 beinhalten, die aus den oberen Schichten des Substrats 702 gebildet sind. In einer Ausführungsform besteht die Gate-Dielektrikumschicht aus einem oberen High-k-Abschnitt und einem unteren Abschnitt, der aus einem Oxid eines Halbleitermaterials besteht. In einer Ausführungsform besteht die Gate-Dielektrikumschicht aus einem oberen Abschnitt 753 aus Hafniumoxid und einem unteren Abschnitt 753 aus Siliziumdioxid oder Siliziumoxynitrid. In einigen Umsetzungen kann die Gate-Dielektrikumschicht 752 aus einer U-förmigen Struktur bestehen, die einen unteren Abschnitt beinhaltet, der im Wesentlichen parallel zur Oberfläche des Substrats liegt, und zwei Seitenwandabschnitte, die im Wesentlichen senkrecht zur Oberseite des Substrats liegen.
  • In einer Ausführungsform besteht die Schicht 750 der Gate-Elektrode 750/799 aus einem nicht-arbeitsfunktionseinstellenden leitenden Füllmaterial, das über einer Arbeitsfunktion-Einstellungsschicht 799 gebildet ist. In einer derartigen Ausführungsform beinhaltet das leitende Füllmaterial 750 ein Material wie beispielsweise Wolfram (W), Aluminium (Al) oder Kupfer (Cu) ohne Beschränkung darauf. Für einen PMOS-Transistor sind die Metalle, die für die Arbeitsfunktion-Einstellungsschicht 799 verwendet werden können, Ruthenium, Palladium, Platinum, Cobalt, Nickel und leitende Metalloxide, z. B. Rutheniumoxid, ohne Beschränkung darauf. Eine p-leitende Metallschicht wird das Bilden einer PMOS-Gate-Elektrode mit einer Arbeitsfunktion ermöglichen, die zwischen etwa 4,9 eV und etwa 5,2 eV liegt. Für einen NMOS-Transistor sind die Metalle, die für die Arbeitsfunktion-Einstellungsschicht 799 verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle, wie beispielsweise Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid ohne Beschränkung darauf. Eine n-leitende Metallschicht wird das Bilden einer NMOS-Gate-Elektrode mit einer Arbeitsfunktion ermöglichen, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt.
  • In einigen Umsetzungen kann die Arbeitsfunktion-Einstellungsschicht 799 aus einer U-förmigen Struktur bestehen, die einen unteren Abschnitt beinhaltet, der im Wesentlichen parallel zur Oberfläche des Substrats ist, und zwei Seitenwandabschnitte, die im Wesentlichen senkrecht zur Oberseite des Substrats sind. In anderen Umsetzungen kann mindestens eine der Metallschichten, welche die Gate-Elektrode bilden, einfach eine ebene Schicht sein, die im Wesentlichen parallel zur Oberseite des Substrats liegt und keine Seitenwandabschnitte beinhaltet, die im Wesentlichen senkrecht zur Oberseite des Substrats liegen. In weiteren Umsetzungen der Offenbarung kann die Gate-Elektrode aus einer Kombination U-förmiger Strukturen und ebener, nicht-U-förmiger Strukturen bestehen. Die Gate-Elektrode kann zum Beispiel aus einer oder mehreren U-förmigen Metallschichten bestehen, die auf einer Oberseite einer oder mehrerer ebener, nicht-U-förmiger Schichten gebildet sind.
  • In einer Ausführungsform können die dielektrische Deckschicht 754 und/oder dielektrische Abstandshalter, die den Gate-Elektroden-Stapeln zugeordnet sind, aus einem Material bestehen, das geeignet ist, eine dauerhafte Gate-Struktur von benachbarten oder darüberliegenden leitenden Kontakten, wie beispielsweise selbstausgerichteten Kontakten, ultimativ elektrisch zu isolieren oder zur Isolation davon beizutragen. Zum Beispiel bestehen die dielektrische Deckschicht 754 und/oder die dielektrischen Abstandshalter in einer Ausführungsform aus einem dielektrischen Material wie beispielsweise Siliziumdioxid, Siliziumoxynitrid, Siliziumnitrid oder kohlenstoff-dotiertes Siliziumnitrid ohne Beschränkung darauf.
  • Der Gate-Kontakt 714, die darüberliegende Gate-Kontakt-Durchkontaktierung 716 und/oder die darüberliegende Metallzwischenverbindung 760 können aus einem leitenden Material bestehen. In einer Ausführungsform bestehen ein oder mehrere der Kontakte, Zwischenverbindungen oder Durchkontaktierungen aus einer Metallspezies. Die Metallspezies kann ein reines Metall wie beispielsweise Wolfram, Nickel oder Cobalt sein, oder kann eine Legierung sein, wie beispielsweise eine Metall-Metall-Legierung oder eine Metall-Halbleiter-Legierung (wie z. B. ein Silicidmaterial). In einer bestimmten Ausführungsform beinhalten der Kontakt 714 und/oder, die darüberliegende Gate-Kontakt-Durchkontaktierung 716 und/oder die darüberliegende Metallzwischenverbindung 760 eine Sperrschicht und ein leitendes Füllmaterial. In einer derartigen Ausführungsform ist die Sperrschicht eine Tantalnitridschicht oder eine Titannitridschicht. In einer Ausführungsform besteht das leitende Füllmaterial aus einem leitenden Material wie beispielsweise - ohne Beschränkung darauf - Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au oder Legierungen daraus.
  • In einer Ausführungsform (obwohl nicht gezeigt) bindet das Bereitstellen der Struktur 700 das Bilden einer Kontaktstruktur ein, die im Wesentlichen perfekt an einer bestehenden Gate-Struktur ausgerichtet ist, während die Anwendung eines Lithografieschrittes mit extrem enger Passertoleranz vermieden wird. In einer derartigen Ausführungsform ermöglicht dieser Ansatz die Anwendung eines inhärent hochselektiven Nassätzens (z. B. gegenüber herkömmlich umgesetztem Trocken- oder Plasmaätzen), um Kontaktöffnungen zu erzeugen. In einer Ausführungsform wird unter Verwendung einer bestehenden Gate-Struktur in Kombination mit einer Kontaktstecker-Lithografieoperation eine Kontaktstruktur gebildet. In einer derartigen Ausführungsform ermöglicht der Ansatz das Vermeiden des Erfordernisses einer ansonsten kritischen Lithografieoperation, um eine Kontaktstruktur zu erzeugen, wie sie bei herkömmlichen Ansätzen verwendet wird. In einer Ausführungsform wird ein Grabenkontaktgitter nicht separat strukturiert, sondern stattdessen zwischen mehreren (Gate-)Leitungen gebildet. In einer derartigen Ausführungsform wird zum Beispiel ein Grabenkontaktgitter nach der Gate-Gitter-Strukturierung, aber vor Gate-Gitter-Schneidevorgängen gebildet.
  • Darüber hinaus kann die Gate-Stapel-Struktur 708 durch einen Ersetzungs-Gate-Prozess hergestellt werden. In einem derartigen Schema kann ein Blind-Gate-Material wie beispielsweise ein Polysilizium- oder ein Siliziumnitrid-Säulenmaterial entfernt und durch ein dauerhaftes Gate-Elektroden-Material ersetzt werden. In einer derartigen Ausführungsform wird in diesem Prozess außerdem eine dauerhafte Gate-Dielektrikumschicht gebildet, im Gegensatz zu deren Durchbringen von einer früheren Fertigung. In einer Ausführungsform werden Blind-Gates durch einen Trocken- oder einen Nassätzprozess entfernt. In einer Ausführungsform bestehen die Blind-Gates aus polykristallinem Silizium oder amorphem Silizium und werden durch einen Trockenätzprozess entfernt, der die Verwendung von SF6 einschließt. In einer anderen Ausführungsform bestehen die Blind-Gates aus polykristallinem Silizium oder amorphem Silizium und werden durch einen Nassätzprozess entfernt, der die Verwendung von wässrigem NH4OH oder von Tetramethylammoniumhydroxid einschließt. In einer Ausführungsform bestehen die Blind-Gates aus Siliziumnitrid und werden mit einem Nassätzen entfernt, das wässrige Phosphorsäure beinhaltet.
  • In einer Ausführungsform ziehen ein oder mehrere im Vorliegenden beschriebene Ansätze einen Blind- und Ersetzungs-Gate-Prozess in Kombination mit einem Blind- und Ersetzungskontaktprozess zum Erzielen der Struktur 700 in Betracht. In einer derartigen Ausführungsform wird der Ersetzungskontaktprozess nach dem Ersetzungs-Gate-Prozess ausgeführt, um ein Hochtemperaturausheilen von mindestens einem Abschnitt des dauerhaften Gate-Stapels zu ermöglichen. In einer speziellen Ausführungsform zum Beispiel wird bei einer Temperatur von mehr als ungefähr 600 °C ein Ausheilen von mindestens einem Abschnitt der dauerhaften Gate-Struktur, z. B. nachdem eine Gate-Dielektrikumschicht gebildet wurde, ausgeführt. Das Ausheilen wird vor dem Bilden der dauerhaften Kontakte ausgeführt.
  • Wiederum bezugnehmend auf 7A platziert das Anordnen der Halbleiterstruktur oder des Halbleiterbauelements 700 den Gate-Kontakt über Isolationsbereichen. Eine derartige Anordnung kann als in bestimmten Anwendungen als ineffiziente Verwendung von Anordnungsraum betrachtet werden. In einer anderen Ausführungsform weist ein Halbleiterbauelement jedoch Kontaktstrukturen auf, die Abschnitte einer Gate-Elektrode kontaktieren, die über einem aktiven Bereich gebildet ist. Im Allgemeinen beinhalten eine oder mehrere Ausführungsformen der vorliegenden Offenbarung vor (z. B. zusätzlich zu) dem Bilden einer Gate-Kontakt-Struktur (wie beispielsweise einer Durchkontaktierung) über einem aktiven Abschnitt eines Gate und in einer gleichen Schicht wie eine Grabenkontakt-Durchkontaktierung zunächst ein Anwenden eines am Gate ausgerichteten Grabenkontaktprozesses. Ein derartiger Prozess kann umgesetzt werden, um Grabenkontaktstrukturen für die Halbleiterstrukturherstellung zu bilden, z. B. für die Herstellung integrierter Schaltungen. In einer Ausführungsform wird eine Grabenkontaktstruktur als an einer bestehenden Gate-Struktur ausgerichtet gebildet. Im Gegensatz dazu beziehen herkömmliche Ansätze typischerweise einen zusätzlichen Lithografieprozess mit enger Passung einer Lithografiekontaktstruktur auf eine bestehende Gate-Struktur in Kombination mit selektiven Kontaktätzen ein. Ein herkömmlicher Prozess kann zum Beispiel das Strukturieren eines Poly-(Gate)Gitters mit separatem Strukturieren von Kontaktmerkmalen beinhalten.
  • Es versteht sich, dass nicht alle Aspekte der vorstehend beschriebenen Prozesse in die Praxis umgesetzt werden müssen, um unter den Geist und Geltungsbereich von Ausführungsformen der vorliegenden Offenbarung zu fallen. Zum Beispiel müssen in einer Ausführungsform nicht immer Blind-Gates vor dem Herstellen von Gate-Kontakten über aktiven Abschnitten des Gate-Stapels gebildet werden. Die vorstehend beschriebenen Gate-Stapel können tatsächlich dauerhafte Gate-Stapel sein, wie anfänglich gebildet. Auch kann der im Vorliegenden beschriebene Prozess angewandt werden, um ein oder mehrere Halbleiterbauelemente herzustellen. Die Halbleiterbauelemente können Transistoren oder ähnliche Bauelemente sein. In einer Ausführungsform sind die Halbleiterbauelemente zum Beispiel Metall-Oxid-Halbleiter(MOS)-Transistoren für Logik oder Speicher oder bipolare Transistoren. Außerdem weisen die Halbleiterbauelemente in einer Ausführungsform eine dreidimensionale Architektur auf, wie beispielsweise eine Trigate-Struktur, ein unabhängig zugängliches Doppelgate-Bauelement oder ein FIN-FET. Eine oder mehrere Ausführungsformen können besonders nützlich bei der Herstellung von Halbleiterbauelementen an einem 10-Nanometer(10-nm)-Technologieknoten oder kleiner sein.
  • In einer Ausführungsform und wie auch die gesamte vorliegende Beschreibung hindurch verwendet, werden Lithografieoperationen unter Anwendung von 193-nm-Tauchlithografie (i193), Extrem-Ultraviolett (EUV)- und/oder Elektronenstrahldirektschreibe(EBDW)-Lithografie oder dergleichen ausgeführt. Es kann ein Positivresist oder ein Negativresist verwendet werden. In einer Ausführungsform ist eine Lithografiemaske eine dreischichtige Maske, die aus einem Topografiemaskierungsabschnitt, einer antireflektierenden Beschichtungs(ARC)-Schicht und einer Fotoresistschicht besteht. In einer bestimmten dieser Ausführungsformen ist der Topografiemaskierungsabschnitt eine Kohlenstoff-Hartmasken(CHM)-Schicht und die antireflektierende Beschichtung eine Silizium-ARC-Schicht.
  • Die im Vorliegenden offenbarten Ausführungsformen können verwendet werden, um eine breite Vielfalt verschiedener Arten integrierter Schaltungen und/oder mikroelektronischer Bauelemente herzustellen. Beispiele für derartige integrierte Schaltungen sind insbesondere Prozessoren, Chipsatzkomponenten, Grafikprozessoren, Digitalsignalprozessoren, Mikrocontroller und dergleichen. In anderen Ausführungsformen kann ein Halbleiterspeicher hergestellt werden. Des Weiteren können die integrierten Schaltungen oder anderen mikroelektronischen Bauelemente in einer breiten Vielfalt auf dem Fachgebiet bekannter elektronischer Bauelemente verwendet werden, zum Beispiel in Computersystemen (z. B. Desktop, Laptop, Server), Mobiltelefonen, persönlicher Elektronik usw. Die integrierten Schaltungen können mit einem Bus oder anderen Komponenten in den Systemen gekoppelt sein. Zum Beispiel kann ein Prozessor durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz usw. gekoppelt sein. Der Prozessor, der Speicher und der Chipsatz können jeweils möglicherweise unter Anwendung der im Vorliegenden offenbarten Ansätze hergestellt werden.
  • 8 veranschaulicht eine Rechenvorrichtung 800 gemäß einer Umsetzung der Offenbarung. Die Rechenvorrichtung 800 beherbergt eine Leiterplatte 802. Die Leiterplatte 802 kann eine Anzahl an Komponenten beinhalten, einschließlich - ohne Beschränkung darauf - eines Prozessors 804 und mindestens eines Kommunikationschips 806. Der Prozessor 804 ist physisch und elektrisch mit der Leiterplatte 802 gekoppelt. In einigen Umsetzungen ist der mindestens eine Kommunikationschip 806 ebenfalls physisch und elektrisch mit der Leiterplatte 802 gekoppelt. In weiteren Umsetzungen ist der Kommunikationschip 806 Teil des Prozessors 804.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 800 andere Komponenten beinhalten, die physisch und elektrisch mit der Leiterplatte 802 gekoppelt sein können oder nicht. Diese anderen Komponenten sind - ohne Beschränkung darauf - flüchtige Speicher (z. B. DRAM), nicht-flüchtige Speicher (z. B. ROM), Flash-Speicher, ein Grafikprozessor, ein Digitalsignalprozessor, ein Kryptoprozessor, ein Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, ein Touchscreen-Controller, eine Batterie, ein Audiocodec, ein Videocodec, ein Leistungsverstärker, eine GPS(Global Positioning System)-Bauelement, ein Kompass, ein Beschleunigungsmesser, ein Gyroskop, ein Lautsprecher, eine Kamera, ein Massenspeicherbauelement (wie beispielsweise ein Festplattenlaufwerk, eine CD (Compact Disk), eine DVD (Digital Versatile Disk) und so weiter).
  • Der Kommunikationschip 806 ermöglicht die drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 800. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung über ein nicht-festes Medium übermitteln können. Der Begriff impliziert nicht, dass die zugehörigen Geräte nicht einige Drähte enthalten, obwohl sie in einigen Ausführungsformen tatsächlich keine enthalten können. Der Kommunikationschip 806 kann einen oder mehrere einer Anzahl drahtloser Standards oder Protokolle umsetzen, einschließlich - ohne Beschränkung darauf - Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16 -Familie), IEEE 802.20, LTE (Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie beliebige andere drahtlose Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 800 kann mehrere Kommunikationschips 806 beinhalten. Zum Beispiel kann ein erster Kommunikationschip 806 der drahtlosen Kommunikation mit kürzerer Reichweite, wie beispielsweise Wi-Fi und Bluetooth, zugewiesen sein und ein zweiter Kommunikationschip 806 kann der drahtlosen Kommunikation mit längerer Reichweite zugewiesen sein, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • Der Prozessor 804 der Rechenvorrichtung 800 beinhaltet einen Nacktchip mit integrierten Schaltungen, der in dem Prozessor 804 gehäust ist. In einigen Umsetzungen der Offenbarung beinhaltet der Nacktchip mit integrierten Schaltungen des Prozessors Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten, gemäß einigen Umsetzungen von Ausführungsformen der Offenbarung. Der Begriff „Prozessor“ kann ein beliebiges Bauelement oder einen beliebigen Abschnitt eines Bauelements bezeichnen, das elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 806 beinhaltet außerdem Nacktchip mit integrierten Schaltungen, der in dem Kommunikationschip 806 gehäust ist. Gemäß anderen Umsetzungen von Ausführungsformen der Offenbarung beinhaltet der Kommunikationschip Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten gemäß Umsetzungen von Ausführungsformen der Offenbarung
  • In weiteren Umsetzungen können andere Komponenten, die in der Rechenvorrichtung 800 untergebracht sind, Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten gemäß Umsetzungen von Ausführungsformen der Offenbarung beinhalten.
  • In verschiedenen Umsetzungen kann die Rechenvorrichtung 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (Personal Digital Assistant), ein ultra-mobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, ein Beistellgerät, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorekorder sein. In weiteren Umsetzungen kann die Rechenvorrichtung 800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 9 veranschaulicht einen Interposer 900, der eine oder mehrere Ausführungsformen der Offenbarung umsetzt. Der Interposer 900 ist ein dazwischentretendes Substrat, das verwendet wird, um ein erstes Substrat 902 zu einem zweiten Substrat 904 zu überbrücken. Das erste Substrat 902 kann zum Beispiel ein Nacktchip mit integrierten Schaltungen sein. Das zweite Substrat 904 kann zum Beispiel ein Speichermodul, eine Computerhauptplatine oder ein anderer Nacktchip mit integrierten Schaltungen sein. Im Allgemeinen liegt der Zweck eines Interposers 900 darin, eine Verbindung über einen breiteren Pitch auszubreiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann ein Interposer 900 einen Nacktchip mit integrierten Schaltungen an eine Kugelgitteranordnung (BGA - Ball Grid Array) 906 koppeln, die dann an das zweite Substrat 904 gekoppelt werden kann. In einigen Ausführungsformen sind das erste und das zweite Substrat 902/904 an gegenüberliegenden Seiten des Interposers 900 angebracht. In anderen Ausführungsformen sind das erste und das zweite Substrat 902/904 an der gleichen Seite des Interposers 900 angebracht. Und in weiteren Ausführungsformen sind drei oder mehr Substrate mit Hilfe des Interposers 900 miteinander verbunden.
  • Der Interposer 900 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial wie beispielsweise Polyimid gebildet sein. In weiteren Umsetzungen kann der Interposer aus einander abwechselnden starren und flexiblen Materialien gebildet sein, welche die gleichen Materialien beinhalten können, wie sie vorstehend für die Verwendung in einem Halbleitersubstrat beschrieben sind, wie beispielsweise Silizium, Germanium und andere Materialien der Gruppen III-V und der Gruppe IV.
  • Der Interposer kann Metallzwischenverbindungen 908 und Durchkontaktierungen 910 beinhalten, einschließlich - ohne Beschränkung darauf - Durch-Silizium-Durchkontaktierungen (TSVs) 912. Der Interposer 900 kann ferner eingebettete Bauelemente 914 beinhalten, einschließlich sowohl passiver als auch aktiver Bauelemente. Derartige Bauelemente beinhalten - ohne Beschränkung darauf - Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren und Bauelemente zur elektrostatischen Entladung (ESD - Electrostatic Discharge). Komplexere Bauelemente, wie beispielsweise Hochfrequenzbauelemente, Leistungsverstärker, Leistungsverwaltungsbauelemente, Antennen, Anordnungen, Sensoren und MEMS-Bauelemente, können ebenfalls auf dem Interposer 900 gebildet sein. Gemäß Ausführungsformen der Offenbarung können im Vorliegenden offenbarte Einrichtungen oder Prozesse bei der Herstellung des Interposers 900 verwendet werden.
  • Somit beinhalten im Vorliegenden beschriebene Ausführungsformen Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten.
  • Die vorstehende Beschreibung veranschaulichter Umsetzungen von Ausführungsformen der Offenbarung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Offenbarung auf die genauen offenbarten Formen beschränken. Obwohl im Vorliegenden spezielle Umsetzungen der und Beispiele für die Offenbarung zu Veranschaulichungszwecken beschrieben sind, sind verschiedene äquivalente Modifizierungen im Geltungsbereich der Offenbarung möglich, wie die Fachleute des entsprechenden Gebiets erkennen werden.
  • Diese Modifizierungen können angesichts der vorstehenden detaillierten Beschreibung an der Offenbarung vorgenommen werden. Die Begriffe, die in den folgenden Ansprüchen verwendet sind, sollen nicht dahingehend ausgelegt werden, dass sie die Offenbarung auf die speziellen Umsetzungen beschränken, die in der Beschreibung und den Ansprüchen offenbart sind. Stattdessen ist der Geltungsbereich der Offenbarung gänzlich durch die folgenden Ansprüche zu bestimmen, die gemäß etablierten Lehren der Anspruchsinterpretation auszulegen sind.
  • Beispielhafte Ausführungsform 1: Eine Struktur integrierter Schaltungen beinhaltet eine erste Gate-Elektrode über einem Substrat. Die erste Gate-Elektrode beinhaltet eine erste Arbeitsfunktionsmaterial-Schicht. Eine zweite Gate-Elektrode befindet sich über dem Substrat. Die zweite Gate-Elektrode beinhaltet eine zweite Arbeitsfunktionsmaterial-Schicht, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht unterscheidet. Die zweite Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht und die erste Gate-Elektrode beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht. Eine dritte Gate-Elektrode befindet sich über dem Substrat. Die dritte Gate-Elektrode beinhaltet eine dritte Arbeitsfunktionsmaterial-Schicht, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht und der zweiten Arbeitsfunktionsmaterial-Schicht unterscheidet. Die dritte Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht und beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht und die erste und die zweite Gate-Elektrode beinhalten nicht die dritte Arbeitsfunktionsmaterial-Schicht.
  • Beispielhafte Ausführungsform 2: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 1, wobei die erste Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist, die zweite Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist und die dritte Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist.
  • Beispielhafte Ausführungsform 3: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 1, wobei die erste Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist und die dritte Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist.
  • Beispielhafte Ausführungsform 4: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 1, wobei die erste Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht und die dritte Arbeitsfunktionsmaterial-Schicht alle n-leitende Arbeitsfunktionsmaterial-Schichten sind.
  • Beispielhafte Ausführungsform 5: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 1, wobei die erste Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht und die dritte Arbeitsfunktionsmaterial-Schicht alle p-leitende Arbeitsfunktionsmaterial-Schichten sind.
  • Beispielhafte Ausführungsform 6: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsformen 1, 2, 3, 4 oder 5, ferner eine vierte Gate-Elektrode über dem Substrat beinhaltend, wobei die vierte Gate-Elektrode eine vierte Arbeitsfunktionsmaterial-Schicht aufweist, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht, der zweiten Arbeitsfunktionsmaterial-Schicht und der dritten Arbeitsfunktionsmaterial-Schicht unterscheidet, wobei die vierte Gate-Elektrode nicht die erste Arbeitsfunktionsmaterial-Schicht beinhaltet, nicht die zweite Arbeitsfunktionsmaterial-Schicht beinhaltet und nicht die dritte Arbeitsfunktionsmaterial-Schicht beinhaltet.
  • Beispielhafte Ausführungsform 7: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsformen 1, 2, 3, 4, 5 oder 6, ferner ein gemeinsames leitendes Füllmaterial über der ersten Arbeitsfunktionsmaterial-Schicht, über der zweiten Arbeitsfunktionsmaterial-Schicht und über der dritten Arbeitsfunktionsmaterial-Schicht beinhaltend.
  • Beispielhafte Ausführungsform 8: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsformen 1, 2, 3, 4, 5, 6 oder 7, ferner eine gemeinsame Gate-Dielektrikumschicht unter der ersten Arbeitsfunktionsmaterial-Schicht, unter der zweiten Arbeitsfunktionsmaterial-Schicht und unter der dritten Arbeitsfunktionsmaterial-Schicht beinhaltend.
  • Beispielhafte Ausführungsform 9: Ein Verfahren zur Herstellung einer Struktur integrierter Schaltungen beinhaltet das Bilden mehrerer Gate-Gräben in einer dielektrischen Schicht über einem Substrat. Eine erste Maske wird über den mehreren Gate-Gräben gebildet, wobei die erste Maske einen ersten der mehreren Gate-Gräben freilässt und die verbleibenden der mehreren Gate-Gräben bedeckt. Eine erste Arbeitsfunktionsmaterial-Schicht wird in dem ersten der mehreren Gate-Gräben und über der ersten Maske gebildet. Ein Opferabschnitt der ersten Arbeitsfunktionsmaterial-Schicht wird entfernt und die erste Maske wird entfernt, um einen verbleibenden Abschnitt der ersten Arbeitsfunktionsmaterial-Schicht in dem ersten der mehreren Gate-Gräben zurückzulassen. Eine zweite Maske wird über den mehreren Gate-Gräben gebildet, wobei die zweite Maske einen zweiten der mehreren Gate-Gräben freilässt und die verbleibenden der mehreren Gate-Gräben bedeckt. Eine zweite Arbeitsfunktionsmaterial-Schicht wird in dem zweiten der mehreren Gate-Gräben und über der zweiten Maske gebildet. Ein Opferabschnitt der zweiten Arbeitsfunktionsmaterial-Schicht wird entfernt und die zweite Maske wird entfernt, um einen verbleibenden Abschnitt der zweiten Arbeitsfunktionsmaterial-Schicht in dem zweiten der mehreren Gate-Gräben zurückzulassen.
  • Beispielhafte Ausführungsform 10: Das Verfahren der beispielhaften Ausführungsform 9, wobei das Bilden der ersten und der zweiten Maske das Bilden einer ersten und einer zweiten Hartmaske auf Kohlenstoffbasis einbezieht.
  • Beispielhafte Ausführungsform 11: Das Verfahren der beispielhaften Ausführungsform 9 oder 10, vor dem Bilden der ersten Maske ferner das Bilden einer Gate-Dielektrikumschicht in den mehreren Gate-Gräben beinhaltend.
  • Beispielhafte Ausführungsform 12: Das Verfahren der beispielhaften Ausführungsform 9, 10 oder 11, nach dem Entfernen des Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht und dem Entfernen der zweiten Maske ferner das Bilden eines leitenden Füllmaterials in den mehreren Gate-Gräben beinhaltend.
  • Beispielhafte Ausführungsform 13: Das Verfahren der beispielhaften Ausführungsform 9, 10, 11 oder 12, nach dem Entfernen des Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht und dem Entfernen der zweiten Maske ferner das Bilden einer dritten Maske über den mehreren Gate-Gräben, wobei die dritte Maske einen dritten der mehreren Gate-Gräben freilässt und die verbleibenden der mehreren Gate-Gräben bedeckt, das Bilden einer dritten Arbeitsfunktionsmaterial-Schicht in dem dritten der mehreren Gate-Gräben und über der dritten Maske und das Entfernen eines Opferabschnitts der dritten Arbeitsfunktionsmaterial-Schicht und das Entfernen der dritten Maske, um einen verbleibenden Abschnitt der dritten Arbeitsfunktionsmaterial-Schicht in dem dritten der mehreren Gate-Gräben zurückzulassen, beinhaltend.
  • Beispielhafte Ausführungsform 14: Eine Struktur integrierter Schaltungen beinhaltet eine erste Gate-Elektrode über einer Oberseite und Seitenwänden einer Halbleiterfinne, wobei die erste Gate-Elektrode eine erste Arbeitsfunktionsmaterial-Schicht beinhaltet. Eine zweite Gate-Elektrode befindet sich über der Oberseite und Seitenwänden der Halbleiterfinne, wobei die zweite Gate-Elektrode eine zweite Arbeitsfunktionsmaterial-Schicht beinhaltet, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht unterscheidet. Die zweite Gate-Elektrode beinhaltet nicht die erste Arbeitsfunktionsmaterial-Schicht und die erste Gate-Elektrode beinhaltet nicht die zweite Arbeitsfunktionsmaterial-Schicht.
  • Beispielhafte Ausführungsform 15: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 14, wobei die erste Arbeitsfunktionsmaterial-Schicht und die zweite Arbeitsfunktionsmaterial-Schicht n-leitende Arbeitsfunktionsmaterial-Schichten sind.
  • Beispielhafte Ausführungsform 16: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 14, wobei die erste Arbeitsfunktionsmaterial-Schicht und die zweite Arbeitsfunktionsmaterial-Schicht p-leitende Arbeitsfunktionsmaterial-Schichten sind.
  • Beispielhafte Ausführungsform 17: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 14, wobei die erste Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist und die zweite Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist.
  • Beispielhafte Ausführungsform 18: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 14, 15, 16 oder 17, ferner eine dritte Gate-Elektrode über der Oberseite und Seitenwänden einer Halbleiterfinne beinhaltend, wobei die dritte Gate-Elektrode eine dritte Arbeitsfunktionsmaterial-Schicht beinhaltet, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht und der zweiten Arbeitsfunktionsmaterial-Schicht unterscheidet.
  • Beispielhafte Ausführungsform 19: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 14, 15, 16, 17 oder 18, ferner ein gemeinsames leitendes Füllmaterial über der ersten Arbeitsfunktionsmaterial-Schicht und über der zweiten Arbeitsfunktionsmaterial-Schicht beinhaltend.
  • Beispielhafte Ausführungsform 20: Die Struktur integrierter Schaltungen der beispielhaften Ausführungsform 14, 15, 16, 17, 18 oder 19, ferner eine gemeinsame Gate-Dielektrikumschicht unter der ersten Arbeitsfunktionsmaterial-Schicht und unter der zweiten Arbeitsfunktionsmaterial-Schicht beinhaltend.

Claims (21)

  1. Beansprucht wird:
  2. Struktur integrierter Schaltungen, Folgendes umfassend: eine erste Gate-Elektrode über einem Substrat, wobei die erste Gate-Elektrode eine erste Arbeitsfunktionsmaterial-Schicht umfasst, eine zweite Gate-Elektrode über dem Substrat, wobei die zweite Gate-Elektrode eine zweite Arbeitsfunktionsmaterial-Schicht umfasst, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht unterscheidet, wobei die zweite Gate-Elektrode nicht die erste Arbeitsfunktionsmaterial-Schicht beinhaltet und wobei die erste Gate-Elektrode nicht die zweite Arbeitsfunktionsmaterial-Schicht beinhaltet, und eine dritte Gate-Elektrode über dem Substrat, wobei die dritte Gate-Elektrode eine dritte Arbeitsfunktionsmaterial-Schicht umfasst, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht und der zweiten Arbeitsfunktionsmaterial-Schicht unterscheidet, wobei die dritte Gate-Elektrode nicht die erste Arbeitsfunktionsmaterial-Schicht beinhaltet und nicht die zweite Arbeitsfunktionsmaterial-Schicht beinhaltet und wobei die erste und die zweite Gate-Elektrode nicht die dritte Arbeitsfunktionsmaterial-Schicht beinhalten.
  3. Struktur integrierter Schaltungen nach Anspruch 1, wobei die erste Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist, die zweite Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist und die dritte Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist.
  4. Struktur integrierter Schaltungen nach Anspruch 1, wobei die erste Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist, die zweite Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist und die dritte Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist.
  5. Struktur integrierter Schaltungen nach Anspruch 1, wobei die erste Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht und die dritte Arbeitsfunktionsmaterial-Schicht alle n-leitende Arbeitsfunktionsmaterial-Schichten sind.
  6. Struktur integrierter Schaltungen nach Anspruch 1, wobei die erste Arbeitsfunktionsmaterial-Schicht, die zweite Arbeitsfunktionsmaterial-Schicht und die dritte Arbeitsfunktionsmaterial-Schicht alle p-leitende Arbeitsfunktionsmaterial-Schichten sind.
  7. Struktur integrierter Schaltungen nach Anspruch 1, ferner Folgendes umfassend: eine vierte Gate-Elektrode über dem Substrat, wobei die vierte Gate-Elektrode eine vierte Arbeitsfunktionsmaterial-Schicht aufweist, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht, der zweiten Arbeitsfunktionsmaterial-Schicht und der dritten Arbeitsfunktionsmaterial-Schicht unterscheidet, wobei die vierte Gate-Elektrode nicht die erste Arbeitsfunktionsmaterial-Schicht beinhaltet, nicht die zweite Arbeitsfunktionsmaterial-Schicht beinhaltet und nicht die dritte Arbeitsfunktionsmaterial-Schicht beinhaltet.
  8. Struktur integrierter Schaltungen nach Anspruch 1, ferner Folgendes umfassend: ein gemeinsames leitendes Füllmaterial über der ersten Arbeitsfunktionsmaterial-Schicht, über der zweiten Arbeitsfunktionsmaterial-Schicht und über der dritten Arbeitsfunktionsmaterial-Schicht.
  9. Struktur integrierter Schaltungen nach Anspruch 1, ferner Folgendes umfassend: eine gemeinsame Gate-Dielektrikumschicht unter der ersten Arbeitsfunktionsmaterial-Schicht, unter der zweiten Arbeitsfunktionsmaterial-Schicht und unter der dritten Arbei tsfunktionsmaterial- Schicht.
  10. Verfahren zur Herstellung einer Struktur integrierter Schaltungen, wobei das Verfahren Folgendes umfasst: Bilden mehrerer Gate-Gräben in einer dielektrischen Schicht über einem Substrat, Bilden einer ersten Maske über den mehreren Gate-Gräben, wobei die erste Maske einen ersten der mehreren Gate-Gräben freilässt und die verbleibenden der mehreren Gate-Gräben bedeckt, Bilden einer ersten Arbeitsfunktionsmaterial-Schicht in dem ersten der mehreren Gate-Gräben und über der ersten Maske, Entfernen eines Opferabschnitts der ersten Arbeitsfunktionsmaterial-Schicht und Entfernen der ersten Maske, um einen verbleibenden Abschnitt der ersten Arbeitsfunktionsmaterial-Schicht in dem ersten der mehreren Gate-Gräben zurückzulassen, Bilden einer zweiten Maske über den mehreren Gate-Gräben, wobei die zweite Maske einen zweiten der mehreren Gate-Gräben freilässt und die verbleibenden der mehreren Gate-Gräben bedeckt, Bilden einer zweiten Arbeitsfunktionsmaterial-Schicht in dem zweiten der mehrere Gate-Gräben und über der zweiten Maske und Entfernen eines Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht und Entfernen der zweiten Maske, um einen verbleibenden Abschnitt der zweiten Arbeitsfunktionsmaterial-Schicht in dem zweiten der mehreren Gate-Gräben zurückzulassen.
  11. Verfahren nach Anspruch 9, wobei das Bilden der ersten und der zweiten Maske das Bilden einer ersten und einer zweiten Hartmaske auf Kohlenstoffbasis umfasst.
  12. Verfahren nach Anspruch 9, ferner Folgendes umfassend: Bilden einer Gate-Dielektrikumschicht in den mehreren Gate-Gräben vor dem Bilden der ersten Maske.
  13. Verfahren nach Anspruch 9, ferner Folgendes umfassend: Bilden eines leitenden Füllmaterials in den mehreren Gate-Gräben nach dem Entfernen des Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht und dem Entfernen der zweiten Maske.
  14. Verfahren nach Anspruch 9, ferner Folgendes umfassend: Bilden einer dritten Maske über den mehreren Gate-Gräben nach dem Entfernen des Opferabschnitts der zweiten Arbeitsfunktionsmaterial-Schicht und dem Entfernen der zweiten Maske, wobei die dritte Maske einen dritten der mehreren Gate-Gräben freilässt und die verbleibenden der mehreren Gate-Gräben bedeckt, Bilden einer dritten Arbeitsfunktionsmaterial-Schicht in dem dritten der mehreren Gate-Gräben und über der dritten Maske und Entfernen eines Opferabschnitts der dritten Arbeitsfunktionsmaterial-Schicht und Entfernen der dritten Maske, um einen verbleibenden Abschnitt der dritten Arbeitsfunktionsmaterial-Schicht in dem dritten der mehreren Gate-Gräben zurückzulassen.
  15. Struktur integrierter Schaltungen, Folgendes umfassend: eine erste Gate-Elektrode über einer Oberseite und Seitenwänden einer Halbleiterfinne, wobei die erste Gate-Elektrode eine erste Arbeitsfunktionsmaterial-Schicht beinhaltet, und eine zweite Gate-Elektrode über der Oberseite und Seitenwänden der Halbleiterfinne, wobei die zweite Gate-Elektrode eine zweite Arbeitsfunktionsmaterial-Schicht beinhaltet, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht unterscheidet, wobei die zweite Gate-Elektrode nicht die erste Arbeitsfunktionsmaterial-Schicht beinhaltet und wobei die erste Gate-Elektrode nicht die zweite Arbeitsfunktionsmaterial-Schicht beinhaltet.
  16. Struktur integrierter Schaltungen nach Anspruch 14, wobei die erste Arbeitsfunktionsmaterial-Schicht und die zweite Arbeitsfunktionsmaterial-Schicht n-leitende Arbeitsfunktionsmaterial-Schichten sind.
  17. Struktur integrierter Schaltungen nach Anspruch 14, wobei die erste Arbeitsfunktionsmaterial-Schicht und die zweite Arbeitsfunktionsmaterial-Schicht p-leitende Arbeitsfunktionsmaterial-Schichten sind.
  18. Struktur integrierter Schaltungen nach Anspruch 14, wobei die erste Arbeitsfunktionsmaterial-Schicht eine p-leitende Arbeitsfunktionsmaterial-Schicht ist und die zweite Arbeitsfunktionsmaterial-Schicht eine n-leitende Arbeitsfunktionsmaterial-Schicht ist.
  19. Struktur integrierter Schaltungen nach Anspruch 14, ferner Folgendes umfassend: eine dritte Gate-Elektrode über der Oberseite und Seitenwänden der Halbleiterfinne, wobei die dritte Gate-Elektrode eine dritte Arbeitsfunktionsmaterial-Schicht beinhaltet, die sich in der Zusammensetzung von der ersten Arbeitsfunktionsmaterial-Schicht und sich von der zweiten Arbeitsfunktionsmaterial-Schicht unterscheidet.
  20. Struktur integrierter Schaltungen nach Anspruch 14, ferner Folgendes umfassend: ein gemeinsames leitendes Füllmaterial über der ersten Arbeitsfunktionsmaterial-Schicht und über der zweiten Arbeitsfunktionsmaterial-Schicht.
  21. Struktur integrierter Schaltungen nach Anspruch 14, ferner Folgendes umfassend: eine gemeinsame Gate-Dielektrikumschicht unter der ersten Arbeitsfunktionsmaterial-Schicht und unter der zweiten Arbeitsfunktionsmaterial-Schicht.
DE112017007856.3T 2017-09-26 2017-09-26 Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten Pending DE112017007856T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/053430 WO2019066775A1 (en) 2017-09-26 2017-09-26 INTEGRATED CIRCUIT STRUCTURES COMPRISING DIFFERENTIATED WORKING FUNCTION LAYERS

Publications (1)

Publication Number Publication Date
DE112017007856T5 true DE112017007856T5 (de) 2020-04-30

Family

ID=65902241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007856.3T Pending DE112017007856T5 (de) 2017-09-26 2017-09-26 Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten

Country Status (3)

Country Link
US (1) US11476164B2 (de)
DE (1) DE112017007856T5 (de)
WO (1) WO2019066775A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111566809A (zh) * 2018-03-30 2020-08-21 英特尔公司 过孔的电介质填充沟槽隔离
CN112420831A (zh) * 2019-08-23 2021-02-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20220036132A (ko) * 2020-09-15 2022-03-22 삼성전자주식회사 게이트 전극을 가지는 반도체 소자 및 이를 포함하는 전자 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794252B2 (en) 2001-09-28 2004-09-21 Texas Instruments Incorporated Method and system for forming dual work function gate electrodes in a semiconductor device
US8304841B2 (en) * 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US9337303B2 (en) 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TiAICN as work function layer and/or blocking/wetting layer
CN105514105B (zh) 2014-09-26 2019-08-06 联华电子股份有限公司 集成电路与其形成方法
KR102358318B1 (ko) * 2015-06-04 2022-02-04 삼성전자주식회사 멀티 일함수 게이트 패턴들을 갖는 반도체 소자
US9698241B1 (en) 2016-03-16 2017-07-04 GlobalFoundries, Inc. Integrated circuits with replacement metal gates and methods for fabricating the same

Also Published As

Publication number Publication date
US20200219775A1 (en) 2020-07-09
US11476164B2 (en) 2022-10-18
WO2019066775A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE102019121697A1 (de) Integrierte Gate-Rundum-Schaltungsstrukturen mit asymmetrischen Source- und Drain-Kontaktstrukturen
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102015114790A1 (de) Verfahren und Struktur für eine Halbleitervorrichtung mit einer Gatespacer-Schutzschicht
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE112011100948T5 (de) Integrierte Schaltung mit Finfets und MIM-FIN-Kondensator
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE102021121273A1 (de) Herstellung von gate-all-around-integrierte-schaltung-strukturen mit vor-abstandshalter-abscheidung-geschnittenen gates
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE112018007362T5 (de) Gestapelte transistoren mit si pmos und hochmobilitäts-dünnfilmtransistor-nmos
DE102020107045A1 (de) Source- oder drain-strukturen mit phosphor- und arsen-co-dotierstoffen
DE112017008331T5 (de) Vertikal gestapelte Transistorbauelemente mit Isolationswandstrukturen, die einen elektrischen Leiter umfassen
DE102020134411A1 (de) Integrierte gate-all-around-strukturen mit germaniumdotierten nanoband-kanalstrukturen
DE102020104178A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit eingebetteten gesnb-source- oder drainstrukturen
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102020107015A1 (de) Source- oder drain-strukturen mit vertikalen gräben
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE102019122644A1 (de) Integrierte gate-all-around-schaltungsstrkturen mit dezimierten kanalstrukturen unter verwendung eines von unten nach oben wirkenden ansatzes
DE112017007856T5 (de) Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten
DE102021121941A1 (de) Ansätze mit geringem widerstand für die herstellung von kontakten und der sich daraus ergebenden strukturen

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)