JP2005243928A - トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 - Google Patents
トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 Download PDFInfo
- Publication number
- JP2005243928A JP2005243928A JP2004051832A JP2004051832A JP2005243928A JP 2005243928 A JP2005243928 A JP 2005243928A JP 2004051832 A JP2004051832 A JP 2004051832A JP 2004051832 A JP2004051832 A JP 2004051832A JP 2005243928 A JP2005243928 A JP 2005243928A
- Authority
- JP
- Japan
- Prior art keywords
- region
- active region
- gate electrode
- transistor
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 title claims abstract description 30
- 238000010586 diagram Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】トレンチアイソレーション領域で分離された活性領域(22)に形成されたトランジスタ(P1,P10,P11)を有する半導体装置において、対称的または相対的特性を必要とする第1及び第2のトランジスタ(P10,P11)を含む所定の回路を有する。そして、第1及び第2のトランジスタにおける活性領域の一端とゲート電極との間の距離(S1,D1)が、ソース領域とドレイン領域それぞれにおいて、第1及び第2のトランジスタの間でほぼ等しい。上記所定の回路は、たとえば、ゲートが共通に接続されたトランジスタ対を有するカレントミラー回路と、ソースが共通接続されゲートに入力信号が供給されドレインに出力信号が生成される差動回路を含む。
【選択図】 図11
Description
対称的または相対的特性を必要とする第1及び第2のトランジスタを含む所定の回路を有し、
当該第1及び第2のトランジスタにおける前記活性領域の一端とゲート電極との間の距離が、ソース領域とドレイン領域それぞれにおいて、前記第1及び第2のトランジスタの間でほぼ等しいことを特徴とする。
各活性領域内には少なくとも平行な第1及び第2のゲート電極が形成され、前記活性領域の第1端から前記第1のゲート電極までの距離と、前記活性領域の前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、それぞれの活性領域内の第1及び第2のゲート電極を組み合わせて構成されることを特徴とする。
対称的または相対的特性を必要とする第1及び第2のトランジスタを含む所定の回路を有し、
当該第1及び第2のトランジスタにおける前記活性領域の一端とゲート電極との間の距離が、ソース領域とドレイン領域それぞれにおいて、前記第1及び第2のトランジスタの間でほぼ等しいことを特徴とする半導体装置。
前記所定の回路は、ゲートが共通に接続されたトランジスタ対を有するカレントミラー回路と、ソースが共通接続されゲートに入力信号が供給されドレインに出力信号が生成される差動回路のいずれかを含むことを特徴とする半導体回路。
前記所定の回路は、前記カレントミラー回路と差動回路とを有する差動増幅回路と、前記カレントミラー回路とデジタル信号がゲートに供給される差動回路とを複数組有するデジタル・アナログ変換回路のいずれかを含むことを特徴とする半導体回路。
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた第1及び第2の活性領域内にそれぞれ形成され、当該第1及び第2の活性領域にはそれぞれ単一のゲート電極が設けられ、前記第1のトランジスタのソース領域側の前記距離と前記第2のトランジスタのソース領域側の前記距離とがほぼ等しく、前記第1のトランジスタのドレイン領域側の前記距離と前記第2のトランジスタのドレイン領域側の前記距離とがほぼ等しく形成されていることを特徴とする半導体装置。
前記ドレイン側の前記等しい距離と、前記ソース側の前記等しい距離とが異なる長さであることを特徴とする半導体装置。
前記第1及び第2のトランジスタは、トレンチアイソレーション領域で囲まれた共通の活性領域内に形成され、
当該共通の活性領域内には第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記活性領域の第1端から前記第1のゲート電極までの距離と、前記活性領域の前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、前記活性領域の前記第1及び第2のゲート電極との間の領域が、前記第1及び第2のトランジスタの共通のソースまたはドレイン領域であることを特徴とする半導体装置。
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた複数の活性領域内に形成され、
各活性領域内には第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記活性領域の第1端から前記第1のゲート電極までの距離と、前記活性領域の前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、前記第1及び第2のゲート電極を組み合わせて構成されることを特徴とする半導体装置。
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた複数の活性領域内に形成され、
各活性領域は、第1の方向に伸びる第1のサブ活性領域と、前記第1のサブ活性領域の交差領域で交差し前記第1の方向と交差する第2の方向に伸びる第2のサブ活性領域とを有し、当該第1及び第2のサブ活性領域により十文字形状をなし、
前記第1のサブ活性領域において、当該第1のサブ活性領域の第1端と前記交差領域との間及び前記第1端とは反対側の第2端と前記交差領域との間に第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記第1端から前記第1のゲート電極までの距離と前記第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第2のサブ活性領域において、当該第2のサブ活性領域の第1端と前記交差領域との間及び前記第1端とは反対側の第2端と前記交差領域との間に第3及び第4のゲート電極からなる単一のゲート電極対が形成され、前記第1端から前記第3のゲート電極までの距離と前記第2端から前記第4のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、前記第1乃至第4のゲート電極を組み合わせて構成されることを特徴とする半導体装置。
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた複数の活性領域内に形成され、
各活性領域は、第1の方向に伸びる第1のサブ活性領域と、前記第1のサブ活性領域の交差領域で交差し前記第1の方向と交差する第2の方向に伸びる第2のサブ活性領域とを有し、当該第1及び第2のサブ活性領域によりL字形状をなし、
前記第1のサブ活性領域において、当該第1のサブ活性領域の前記交差領域を除く領域に第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記第1のサブ活性領域の第1端から前記第1のゲート電極までの距離と前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第2のサブ活性領域において、当該第2のサブ活性領域の前記交差領域を除く領域に第3及び第4のゲート電極からなる単一のゲート電極対が形成され、前記第2のサブ活性領域の第1端から前記第3のゲート電極までの距離と前記第1端とは反対側の第2端から前記第4のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、前記第1乃至第4のゲート電極を組み合わせて構成されることを特徴とする半導体装置。
前記第1または第2の活性領域は、前記第1及び第2のサブ活性領域により構成されるL字形状を1対有し、当該1対のL字形状により矩形形状をなすことを特徴とする半導体装置。
前記第1または第2の活性領域内の複数のゲート電極がそれぞれ共通電極で構成されることを特徴とする半導体装置。
前記カレントミラー回路に含まれる前記第1及び第2のトランジスタは、前記第1乃至第4のゲート電極の使用個数が異なることを特徴とする半導体装置。
20A:活性領域の第1端、20B:活性領域の第2端、22、22A、22B:活性領域
22X:第1の方向のサブ活性領域、22Y:第2の方向のサブ活性領域
S:ソース領域、D:ドレイン領域、G:ドレイン電極
Claims (10)
- トレンチアイソレーション領域で分離された活性領域に形成されたトランジスタを有する半導体装置において、
対称的または相対的特性を必要とする第1及び第2のトランジスタを含む所定の回路を有し、
当該第1及び第2のトランジスタにおける前記活性領域の一端とゲート電極との間の距離が、ソース領域とドレイン領域それぞれにおいて、前記第1及び第2のトランジスタの間でほぼ等しいことを特徴とする半導体装置。 - 請求項1において、
前記所定の回路は、ゲートが共通に接続されたトランジスタ対を有するカレントミラー回路と、ソースが共通接続されゲートに入力信号が供給されドレインに出力信号が生成される差動回路のいずれかを含むことを特徴とする半導体回路。 - 請求項2において、
前記所定の回路は、前記カレントミラー回路と差動回路とを有する差動増幅回路と、前記カレントミラー回路とデジタル信号がゲートに供給される差動回路とを複数組有するデジタル・アナログ変換回路のいずれかを含むことを特徴とする半導体回路。 - 請求項1乃至3のいずれかにおいて、
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた第1及び第2の活性領域内にそれぞれ形成され、当該第1及び第2の活性領域にはそれぞれ単一のゲート電極が設けられ、前記第1のトランジスタのソース領域側の前記距離と前記第2のトランジスタのソース領域側の前記距離とがほぼ等しく、前記第1のトランジスタのドレイン領域側の前記距離と前記第2のトランジスタのドレイン領域側の前記距離とがほぼ等しく形成されていることを特徴とする半導体装置。 - 請求項4において、
前記ドレイン側の前記等しい距離と、前記ソース側の前記等しい距離とが異なる長さであることを特徴とする半導体装置。 - 請求項1乃至3のいずれかにおいて、
前記第1及び第2のトランジスタは、トレンチアイソレーション領域で囲まれた共通の活性領域内に形成され、
当該共通の活性領域内には第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記活性領域の第1端から前記第1のゲート電極までの距離と、前記活性領域の前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、前記活性領域の前記第1及び第2のゲート電極との間の領域が、前記第1及び第2のトランジスタの共通のソースまたはドレイン領域であることを特徴とする半導体装置。 - 請求項1乃至3のいずれかにおいて、
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた複数の活性領域内に形成され、
各活性領域内には第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記活性領域の第1端から前記第1のゲート電極までの距離と、前記活性領域の前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、前記第1及び第2のゲート電極を組み合わせて構成されることを特徴とする半導体装置。 - 請求項1乃至3のいずれかにおいて、
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた複数の活性領域内に形成され、
各活性領域は、第1の方向に伸びる第1のサブ活性領域と、前記第1のサブ活性領域の交差領域で交差し前記第1の方向と交差する第2の方向に伸びる第2のサブ活性領域とを有し、当該第1及び第2のサブ活性領域により十文字形状をなし、
前記第1のサブ活性領域において、当該第1のサブ活性領域の第1端と前記交差領域との間及び前記第1端とは反対側の第2端と前記交差領域との間に第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記第1端から前記第1のゲート電極までの距離と前記第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第2のサブ活性領域において、当該第2のサブ活性領域の第1端と前記交差領域との間及び前記第1端とは反対側の第2端と前記交差領域との間に第3及び第4のゲート電極からなる単一のゲート電極対が形成され、前記第1端から前記第3のゲート電極までの距離と前記第2端から前記第4のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、前記第1乃至第4のゲート電極を組み合わせて構成されることを特徴とする半導体装置。 - 請求項1乃至3のいずれかにおいて、
前記第1及び第2のトランジスタは、それぞれトレンチアイソレーション領域で囲まれた複数の活性領域内に形成され、
各活性領域は、第1の方向に伸びる第1のサブ活性領域と、前記第1のサブ活性領域の交差領域で交差し前記第1の方向と交差する第2の方向に伸びる第2のサブ活性領域とを有し、当該第1及び第2のサブ活性領域によりL字形状をなし、
前記第1のサブ活性領域において、当該第1のサブ活性領域の前記交差領域を除く領域に第1及び第2のゲート電極からなる単一のゲート電極対が形成され、前記第1のサブ活性領域の第1端から前記第1のゲート電極までの距離と前記第1端とは反対側の第2端から前記第2のゲート電極までの距離とがほぼ等しく、
前記第2のサブ活性領域において、当該第2のサブ活性領域の前記交差領域を除く領域に第3及び第4のゲート電極からなる単一のゲート電極対が形成され、前記第2のサブ活性領域の第1端から前記第3のゲート電極までの距離と前記第1端とは反対側の第2端から前記第4のゲート電極までの距離とがほぼ等しく、
前記第1または第2のトランジスタは、前記第1乃至第4のゲート電極を組み合わせて構成されることを特徴とする半導体装置。 - 請求項9において、
前記第1または第2の活性領域は、前記第1及び第2のサブ活性領域により構成されるL字形状を1対有し、当該1対のL字形状により矩形形状をなすことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004051832A JP2005243928A (ja) | 2004-02-26 | 2004-02-26 | トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 |
US10/920,208 US7598541B2 (en) | 2004-02-26 | 2004-08-18 | Semiconductor device comprising transistor pair isolated by trench isolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004051832A JP2005243928A (ja) | 2004-02-26 | 2004-02-26 | トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005243928A true JP2005243928A (ja) | 2005-09-08 |
Family
ID=34879633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004051832A Pending JP2005243928A (ja) | 2004-02-26 | 2004-02-26 | トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7598541B2 (ja) |
JP (1) | JP2005243928A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258418A (ja) * | 2006-03-23 | 2007-10-04 | Shindengen Electric Mfg Co Ltd | 半導体集積回路 |
JP2008091547A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 半導体装置 |
KR100892343B1 (ko) * | 2007-09-10 | 2009-04-08 | 주식회사 하이닉스반도체 | 반도체 장치 및 그의 레이아웃 방법 |
WO2010058494A1 (ja) * | 2008-11-18 | 2010-05-27 | パナソニック株式会社 | 半導体装置 |
US7910957B2 (en) | 2007-12-28 | 2011-03-22 | Fujitsu Semiconductor Limited | Semiconductor device |
JP2011108994A (ja) * | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 半導体装置 |
JP2013520000A (ja) * | 2010-02-10 | 2013-05-30 | フォルシュングスフェアブント ベルリン エー ファウ | 高い電流許容能力を有するラテラル半導体構成エレメント用のスケーラビリティを有する構造 |
JP2015141993A (ja) * | 2014-01-28 | 2015-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2019244470A1 (ja) * | 2018-06-18 | 2019-12-26 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100665850B1 (ko) * | 2005-07-22 | 2007-01-09 | 삼성전자주식회사 | 고집적 반도체 메모리 소자용 모오스 트랜지스터들의배치구조 및 그에 따른 배치방법 |
JP4984316B2 (ja) * | 2005-08-18 | 2012-07-25 | セイコーエプソン株式会社 | 半導体装置、電気光学装置及び電子機器 |
JP5091462B2 (ja) | 2006-01-19 | 2012-12-05 | パナソニック株式会社 | セルおよび半導体装置 |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US20080157081A1 (en) * | 2006-12-28 | 2008-07-03 | Samsung Electronics Co., Ltd. | Organic light emitting device and method for manufacturing the same |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
JP5438947B2 (ja) * | 2007-11-27 | 2014-03-12 | 株式会社東芝 | 半導体装置 |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US8847321B2 (en) * | 2010-03-05 | 2014-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode CMOS structure |
JP2012054502A (ja) * | 2010-09-03 | 2012-03-15 | Elpida Memory Inc | 半導体装置 |
JP2012064854A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置 |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
US20120306022A1 (en) * | 2011-05-31 | 2012-12-06 | Chia-So Chuan | Metal oxide semiconductor transistor layout with higher effective channel width and higher component density |
CN103778297B (zh) * | 2014-01-27 | 2017-04-12 | 中国科学院微电子研究所 | Mos器件的sti应力效应建模方法及装置 |
WO2016198116A1 (en) * | 2015-06-11 | 2016-12-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase locked loop arrangement, transmitter and receiver and method for adjusting the phase between oscillator signals |
KR20170024703A (ko) * | 2015-08-26 | 2017-03-08 | 에스케이하이닉스 주식회사 | 드라이버를 포함하는 반도체 장치 |
EP3352224B1 (en) * | 2017-01-24 | 2020-03-11 | Nxp B.V. | Semiconductor device comprising a switch |
US10522556B1 (en) * | 2018-07-13 | 2019-12-31 | Nanya Technology Corporation | Antifuse structure |
CN111081701B (zh) * | 2018-10-19 | 2022-04-08 | 珠海格力电器股份有限公司 | 差分电路和模拟集成电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5523193A (en) * | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
US5296891A (en) * | 1990-05-02 | 1994-03-22 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Illumination device |
JPH0449672A (ja) | 1990-06-18 | 1992-02-19 | Seiko Instr Inc | Dmosトランジスター |
US5481129A (en) * | 1991-10-30 | 1996-01-02 | Harris Corporation | Analog-to-digital converter |
US5994755A (en) * | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
US5229872A (en) * | 1992-01-21 | 1993-07-20 | Hughes Aircraft Company | Exposure device including an electrically aligned electronic mask for micropatterning |
US5995198A (en) * | 1995-06-01 | 1999-11-30 | Nikon Corporation | Exposure apparatus |
US5783846A (en) * | 1995-09-22 | 1998-07-21 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
WO1997033205A1 (en) * | 1996-03-06 | 1997-09-12 | Philips Electronics N.V. | Differential interferometer system and lithographic step-and-scan apparatus provided with such a system |
JP3523762B2 (ja) * | 1996-12-19 | 2004-04-26 | 株式会社東芝 | 半導体記憶装置 |
DE69735016T2 (de) * | 1996-12-24 | 2006-08-17 | Asml Netherlands B.V. | Lithographisches Gerät mit zwei Objekthaltern |
JP3523521B2 (ja) * | 1998-04-09 | 2004-04-26 | 松下電器産業株式会社 | Mosトランジスタ対装置 |
JP3114690B2 (ja) | 1998-04-10 | 2000-12-04 | 日本電気株式会社 | Mosfet |
JP4517413B2 (ja) | 1999-01-13 | 2010-08-04 | ソニー株式会社 | 半導体装置 |
JP3758876B2 (ja) * | 1999-02-02 | 2006-03-22 | Necマイクロシステム株式会社 | 半導体装置のレイアウト方法 |
JP4794030B2 (ja) * | 2000-07-10 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6594196B2 (en) * | 2000-11-29 | 2003-07-15 | International Business Machines Corporation | Multi-port memory device and system for addressing the multi-port memory device |
JP2003158205A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | 半導体装置及び製造方法 |
-
2004
- 2004-02-26 JP JP2004051832A patent/JP2005243928A/ja active Pending
- 2004-08-18 US US10/920,208 patent/US7598541B2/en not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258418A (ja) * | 2006-03-23 | 2007-10-04 | Shindengen Electric Mfg Co Ltd | 半導体集積回路 |
JP2008091547A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 半導体装置 |
KR100892343B1 (ko) * | 2007-09-10 | 2009-04-08 | 주식회사 하이닉스반도체 | 반도체 장치 및 그의 레이아웃 방법 |
US8400136B2 (en) | 2007-09-10 | 2013-03-19 | Hynix Semiconductor Inc. | Current mirror semiconductor device and a layout method of the same |
US7910957B2 (en) | 2007-12-28 | 2011-03-22 | Fujitsu Semiconductor Limited | Semiconductor device |
US8575703B2 (en) | 2008-11-18 | 2013-11-05 | Panasonic Corporation | Semiconductor device layout reducing imbalance characteristics of paired transistors |
US9059018B2 (en) | 2008-11-18 | 2015-06-16 | Socionext Inc. | Semiconductor device layout reducing imbalance in characteristics of paired transistors |
CN102132399A (zh) * | 2008-11-18 | 2011-07-20 | 松下电器产业株式会社 | 半导体装置 |
JP2010123687A (ja) * | 2008-11-18 | 2010-06-03 | Panasonic Corp | 半導体装置 |
WO2010058494A1 (ja) * | 2008-11-18 | 2010-05-27 | パナソニック株式会社 | 半導体装置 |
JP2011108994A (ja) * | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 半導体装置 |
US8723230B2 (en) | 2009-11-20 | 2014-05-13 | Masaki Yoshimura | Semiconductor device |
JP2013520000A (ja) * | 2010-02-10 | 2013-05-30 | フォルシュングスフェアブント ベルリン エー ファウ | 高い電流許容能力を有するラテラル半導体構成エレメント用のスケーラビリティを有する構造 |
JP2015141993A (ja) * | 2014-01-28 | 2015-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2019244470A1 (ja) * | 2018-06-18 | 2019-12-26 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
CN112236861A (zh) * | 2018-06-18 | 2021-01-15 | 日立汽车系统株式会社 | 半导体装置 |
JPWO2019244470A1 (ja) * | 2018-06-18 | 2021-03-11 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP7037649B2 (ja) | 2018-06-18 | 2022-03-16 | 日立Astemo株式会社 | 半導体装置 |
US11587951B2 (en) | 2018-06-18 | 2023-02-21 | Hitachi Astemo, Ltd. | Semiconductor device |
CN112236861B (zh) * | 2018-06-18 | 2024-08-20 | 日立安斯泰莫株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050189595A1 (en) | 2005-09-01 |
US7598541B2 (en) | 2009-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005243928A (ja) | トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置 | |
TWI587485B (zh) | 半導體裝置 | |
US7569894B2 (en) | Semiconductor device with NMOS transistors arranged continuously | |
US7291889B2 (en) | Basic cells configurable into different types of semiconductor integrated circuits | |
KR20080083802A (ko) | 래치 구조 및 그것을 포함하는 비트라인 센스앰프 구조 | |
US9716092B2 (en) | Semiconductor device with surrounding gate transistors in a NAND circuit | |
US20090096526A1 (en) | Cascoded circuit | |
JPH10313236A (ja) | 遅延回路 | |
JP5695734B2 (ja) | 半導体装置 | |
US20150070977A1 (en) | Semiconductor device | |
US20140209981A1 (en) | Semiconductor Device | |
US7723796B2 (en) | Semiconductor device with current mirror circuit having two transistors of identical characteristics | |
US20060026547A1 (en) | Circuit layout structure | |
JP2003332456A (ja) | 分割抵抗回路、及び、半導体装置 | |
JP2000036582A (ja) | Mosトランジスタ対装置 | |
KR19990044906A (ko) | 3치출력회로 | |
JP3212915B2 (ja) | 半導体集積回路装置 | |
US9646991B2 (en) | Semiconductor device with surrounding gate transistors in a NOR circuit | |
JPS62200757A (ja) | Mos型半導体装置 | |
KR20070067603A (ko) | 게이트 어레이 | |
JP5157289B2 (ja) | Mosトランジスタ及びこれを用いたmosトランジスタ回路 | |
JP5132891B2 (ja) | 半導体集積回路 | |
KR100837021B1 (ko) | 반도체기억장치 | |
KR20020085961A (ko) | 반도체 메모리 소자의 센스앰프 레이아웃 구조 | |
US11410987B2 (en) | Chip and method for manufacturing a chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |