CN102313764B - 半导体生物传感器及其制造方法 - Google Patents

Abstract

一种半导体生物传感器的制造方法，包括提供一基板，在基板上形成第一介电层，在第一介电层上形成图案化第一导电层，图案化第一导电层包括有一第一部分以及一对第二部分，于图案化第一导电层上方依序形成第二介电层、第三介电层、及第四介电层，在第四介电层中形成数个孔穴，形成贯穿此些孔穴的数个通孔，暴露出图案化第一导电层的第二部分，在第四介电层上形成图案化第二导电层，在图案化第二导电层上形成保护层，在图案化第一导电层的第一部分上方形成一开口，此开口暴露出第四介电层的一部分，并且经由此开口形成一腔室。

Description

半导体生物传感器及其制造方法

技术领域

本发明是有关于一种半导体元件的制造方法，且特别是有关于一种半导体生物传感器的制造方法。

背景技术

随着半导体产业的成长与半导体工艺的进步，计算机、通讯、以及消费性产品的越来越多地设计成紧密而微小化的尺寸。同样地，生物传感器以缩小尺寸的目标来制造以达到可携式且微小化的需求。图1A至1C绘示出现有技术的一种半导体生物传感器制造方法的剖面示意图。参照图1A，提供一基板10。第一介电层11可包括例如是二氧化硅(SiO₂)，第一介电层11可以接着形成于基板10上。第一介电层11可以当作一接垫层。

请参照图1B，接着，图案化导电层12可包括例如是多晶硅，其可形成于第一介电层11上。图案化导电层12可以当作生物传感器1的感测电阻。图案化导电层12的一部分12-1可被第一型杂质少量地注入或轻掺杂，举例来说，n-型杂质掺杂可以提供感测电阻所需的阻抗。此外，图案化导电层12的第二部分12-2可被第一型杂质大量地注入或重掺杂以形成感测电阻的电接触区域。

请参照图1C，在图案化第二导电层12及第一介电层11上，形成有第二介电层14。第二介电层14可包括例如是二氧化硅。第二介电层14可当作生物传感器1的感测电阻的绝缘层。

随着生物传感器与其它半导体元件整合的需求提高，必须使用互补金属氧化半导体(CMOS)工艺来制作生物传感器与半导体元件。然而，不幸地，生物传感器的薄绝缘层14以及导电层12如果没有被适当地保护，将可能在CMOS工艺中轻易地被破坏。因此，研发出可制造半导体生物传感器以及其它半导体元件于CMOS工艺中的制造方法为相关业者的一需求。

发明内容

本发明主要提供一种可以结合半导体生物传感器与其它CMOS元件制造于单一晶圆上的的制造方法。

本发明的实施例可以提供制造半导体生物传感器的制造方法。此方法可包括提供一基板，于基板上形成第一介电层，于第一介电层上形成图案化第一导电层，图案化第一导电层包括一个第一部分及一对第二部分，第二部分包夹第一部分，于图案化第一导电层上形成第二介电层，第二介电层的蚀刻率大于图案化第一导电层的蚀刻率，于第二介电层上形成有第三介电层，于第三介电层上形成有第四介电层，第四介电层的蚀刻率大于第三介电层的蚀刻率，利用等向性蚀刻于第四介电层形成数个孔穴，利用非等向性蚀刻形成贯穿此些孔穴的数个通孔，以暴露出图案化第一导电层的第二部分，于第四介电层上形成图案化第二导电层并填满孔穴，且在图案化第一导电层的第二部分上方形成数个接垫，于图案化第二导电层上形成保护层，利用非等性蚀刻形成开口，此开口暴露出第四介电层的一部分，经由此开口于数个接垫之间通过等向性蚀刻形成腔室。

依照本发明的一些实施例，亦提供一种半导体生物传感器的制造方法。此方法可以包括提供一基板，于基板上形成第一介电层，于第一介电层上形成图案化第一导电层，图案化第一导电层包括一个第一部分及一对第二部分，于图案化第一导电层上依序形成第二介电层、第三介电层、及第四介电层，于第四介电层中形成数个孔穴，形成贯穿此些孔穴的数个通孔，使得图案化第一导电层的第二部分暴露出来，于第四介电层上形成图案化第二导电层，于图案化第二导电层上形成有保护层，于图案化第一导电层的第一部分上方形成开口，此开口暴露出第四介电层的一部分，以及经由此开口形成腔室。

本发明的数个实施例可以进一步提供一半导体生物传感器。此半导体生物传感器包括一基板，位于基板上的第一介电层，位于第一介电层上的图案化第一导电层，图案化第一导电层包括一个第一部分及包夹第一部分的一对第二部分，位于图案化第一导电层上的第二介电层，第二介电层的蚀刻率大于图案化第一导电层的蚀刻率，位于第二介电层上的第三介电层，位于第三介电层上的第四介电层，第四介电层的蚀刻率大于第三介电层的蚀刻率，位于第二部分上的一对接垫以电性连接至第二部分、位于接垫上的图案化第二导电层、以及介于接垫间并暴露出第三介电层的通道区域。

本发明的其它特性及优点将阐明于以下说明的部分，且可以从说明部分明显得知，或者可以通过实施本发明而学习得知。通过所附的权利要求特别指明的要素及其组合，将可获知并领悟本发明的特性及优点。

前面的概述及后面的详述皆仅是阐明本发明的典型实施方式，并非用以限定本发明。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下，此些说明并非用以限制本发明至特定的实施手段。

附图说明

图1A到1C绘示现有技术中半导体生物传感器的制造方法的剖面示意图。

图2A到2M绘示依照本发明一实施例的半导体生物传感器的制造方法剖面示意图。

图3图绘示图2M中的半导体生物传感器运作方式的剖面示意图。

【主要元件符号说明】

20：基板

21：互补金属氧化半导体元件

21d：漏极

21s：源极

22：外围元件

22-1：电容

22-2：电阻

23：第一介电层

24：图案化第一导电层

24-1：第一部分

24-2：第二部分

25：感测电阻

26：第二介电层

27：第三介电层

28：第四介电层

29：图案化第一光掩膜层

30-1、30-2：第一通孔

31：图案化第二光掩膜层

32：第一孔穴

33：第二通孔

34：第一接触

35：第二接触

36：接垫

37：第二导电层

37-1：图案化第二导电层

38：图案化第三光掩膜层

39：第五介电层

40：第六介电层

41：图案化第四光掩膜层

42：第一开口

43：腔室

44：图案化第五光掩膜层

45：第二开口

46：第三开口

47：外部连接导线

48：电解液

49、50：离子

220：介电层

221：第一电极

222：第二电极

具体实施方式

以下是依照本发明的数个实施例及所附附图所作的详细说明。尽可能地，以相同的编号在所有图式中表示相同或相似的部分。必须注意到图式大部分以简化的形式表达，不应将本发明限定至附图的特定精确的尺度。

图2A到图2M是绘示依照本发明一实施例的半导体生物传感器的制造方法的剖面示意图。请参照图2A，提供一基板20，且基板20经过第一型杂质掺杂，例如是p型杂质。接着，数个互补金属氧化半导体(Complementary Metal-Oxide-Semiconductor devices，CMOS)元件21，亦即，互补且对称的一对第一型与第二型元件，例如是n型与p型金属氧化半导体场效应晶体管(metal oxide semiconductor field effect transistors，MOSFETs)，可以形成于基板20上。在一实施例中，CMOS元件21可以包括一对第一型及第二型的MOSFETs 21-1，其可以操作于较高的操作电压，例如是12伏特(V)的操作电压，另一对第一型及第二型的MOSFETs21-2，其可以操作于一般的操作电压，例如是5伏特(V)的操作电压，以及还有一对第一型及第二型的MOSFETs 21-3，其可以操作于较低的操作电压，例如是3伏特(V)的操作电压。各个MOSFETs 21-1、21-2、及21-3可以作为例如是开关元件。

此外，数个外围元件22可以形成于基板20的CMOS元件21旁边。在一实施例中，外围元件22包括电容22-1以及电阻22-2。电容22-1可以包括第一电极221、第二电极222、以及介电层220，介电层220位于第一电极221及第二电极222之间。电容22-1可以检测施加于其上方的压力，因而可当作声音传感器，例如是麦克风。电阻22-2可以具有可变电阻且可以作为热电堆传感器，热电堆传感器可以检测温度的改变。CMOS元件21及外围元件22可以在COMS工艺中形成于基板20的第一区域。

请参照图2B，通过沉积步骤可以形成第一介电层23于CMOS元件21、外围元件22、及基板20上方。在一实施例中，第一介电层23可以包括未掺杂的二氧化硅硅玻璃(USGOX)，其厚度在大约为900埃

到1100

的范围内。第一介电层可以作为接垫层。

接着，图案化的第一导电层24通过沉积步骤以及接续的光刻、蚀刻过程，在基板20的第二区域形成于外围元件22的旁边。在一实施例中，图案化第一导电层24可以包括厚度从大约为500

到700

的范围内的多晶硅。在另一实施例中，图案化第一导电层24可以包括多晶硅锗(poly-SiGe)。在又一实施例中，图案化第一导电层24可以包括单晶硅或纳米硅。图案化第一导电层24可以作为生物传感器的感测电阻。

请参照图2C，图案化第一导电层24可接着被注入第一型杂质或第二型杂质。尤其，在一实施例中，图案化第一导电层24的第一部分24-1可以少量地注入浓度大约为2.5×10¹⁴cm^-2到5×10¹⁴ cm^-2的范围内的第一型杂质。图案化第一导电层24的轻注入部分24-1，可以作为提供感测电阻所需阻抗的阻抗区域。此外，图案化第一导电层24中，包夹第一部分24-1的一对第二部分24-2，此第二部分24-2可以大量地注入浓度大约为3×10¹⁵cm^-2的第一型杂质。图案化第一导电层24的重注入部分24-2可以作为感测电阻的电接触区域。

在另一实施例中，图案化第一导电层24的第一部分24-1可少量地注入第二型杂质，注入的第二型杂质浓度大约从2.5×10¹⁴cm^-2到5×10¹⁴cm^-2的范围内，以形成感测电阻的阻抗区域，图案化第一导电层24的第二部分24-2可以大量地注入浓度范围大约为3×10¹⁵cm^-2的第二型杂质，以形成生物传感器的感测电阻的电接触区域。虽然在此实施例中的第一部分24-1比第二部分24-2先注入，然而，在本发明所属技术领域中具有通常知识者可知此注入的顺序是可以交换的。

请参照图2D，第二介电层26可以通过沉积步骤接着形成于第一介电层23、图案化第一导电层24、以及基板20上方。第二介电层26可以理想地贴附于图案化第一导电层24。在一实施例中，第二介电层26可以包括二氧化硅，较薄厚度的二氧化硅具有厚度从大约为40

到50

的范围内。在另一实施例中，第二介电层26可包括氮氧化硅(SiON)。第二介电层26可以作为第一绝缘，此第一绝缘贴附于感测电阻时可以提供理想的附着力。

此外，通过沉积步骤可以形成第三介电层27于第二介电层26上。在一实施例中，第三介电层27可以包括氮化硅(Si₃N₄)，氮化硅具有厚度从大约130到140

的范围内的较薄厚度。在另一实施例中，第三介电层27可包括氮化铝(AlN)。第三介电层27可以作为第二绝缘，用以提供电性隔离于接续形成于其上的各层与感测电阻之间。在又一实施例中，氮氧化硅(SiON)的第三绝缘(未绘示出)可选择性地形成于第一绝缘(即第二介电层26)与第二绝缘(即第二介电层27)之间。

接着，通过沉积步骤与接续的平坦化步骤，例如是化学机械研磨(CMP)步骤，可以将第四介电层28形成于第三介电层27上方。在一实施例中，第四介电层28可以包括未掺杂氧化硅玻璃(USGOX)的第一子层(未绘示出)以及硼磷硅玻璃(BPSG)的第二子层(未绘示出)。第一子层具有厚度在大约为900

到1100

的范围内，第二子层具有厚度大约为7000

第四介电层28可以作为层间介电层(Inter-Layer Dielectric，ILD)。

请参照图2E，通过涂布步骤可以接着形成图案化第一光掩膜层29于第四介电层28上。在一实施例中，图案化第一光掩膜层29可以包括光刻胶。利用图案化第一光掩膜层29当作屏蔽，通过例如是干蚀刻步骤的非等向性蚀刻，可以形成贯穿第一到第四介电层23、26、27、及28的数个第一通孔30于CMOS元件21及外围元件22上方。尤其，一些第一通孔30-1可以暴露出各个MOSFETs 21的漏极21d以及源极21s的区域。此外，其它第一通孔30-2可以暴露出电阻22-2、以及电容22-1的第一电极221与第二电极222。

请参照图2F，接着可以剥除图案化第一光掩膜层29，并且形成图案化第二光掩膜层31于第四介电层28上。使用图案化第二光掩膜层31作为屏蔽，通过例如是湿式蚀刻步骤的等向性蚀刻，于第四介电层28中形成第一孔穴32于感测电阻的电接触区域24-2上方。

请参照图2G，贯穿第一孔穴32的第二通孔33，可以以图案化第二光掩膜层31作为屏蔽并通过非等向性蚀刻步骤，贯穿第二、第三、及第四介电层26、27、及28而形成。在一实施例中，非等向性蚀刻步骤可具有对二氧化硅较高于对多晶硅的蚀刻选择比。举例来说，对二氧化硅的蚀刻率大约从每秒50埃

至每秒56埃

的范围，而多晶硅的蚀刻率大约从5

至8.5

的范围。因此，二氧化硅与多晶硅的选择比大约为5.88至11之间。于是，当第二介电层26中可包括二氧化硅的部分被完全蚀刻时，包括多晶硅的电接触区域24-2可能在非等向性蚀刻过程中轻微地被蚀刻。第二通孔33可能因而暴露出电接触区域24-2。

虽然此实施例中，第一通孔30的形成早于第二通孔33的形成，然而，本发明的技术领域中具有通常知识者可知，形成第一通孔30与第二通孔33的顺序是可以交换的。

请参照图2H，接着可以移除图案化第二光掩膜层31，并且通过例如是溅镀步骤可以形成第二导电层37于第四介电层28上。第二导电层37填充第一通孔30与第二通孔33，并在基板20的第一区域形成第一接触34，且在基板20第二区域的接触区域24-2上方形成第二接触35与接垫36。在一实施例中，第二导电层37可以包括铝铜合金(AlCu)。此外，第二导电层37具有一厚度大约为7000

请参照图2I，图案化第三光掩膜层38形成于第二导电层37上方。利用图案化第三光掩膜层38作为屏蔽，可以蚀刻第二导电层37以形成图案化第二导电层37-1。图案化第二导电层37-1可以当作互连层以电性耦合于第一接触34以及接垫36。尤其，各MOSFETs 21的漏极21d与源极21s、外围元件22、以及感测电阻的电接触区域24-2可以通过互连层(即图案化第二导电层37-1)而以电耦合至外部电路。

请参照第2J图，接着可以移除图案化第三光掩膜层38，并且通过沉积步骤形成第五介电层39于第四介电层28及图案化第二导电层37-1上。在一实施例中，第五介电层39可以包括二氧化硅，且其厚度大约为2000

此外，通过沉积步骤可以将第六介电层40形成于第五介电层上。在一实施例中，第六介电层40可以包括氮化硅(Si₃N₄)，且其厚度大约为7000第五介电层39及第六介电层40可以一起作为保护层，以提供电性绝缘给图案化第二导电层37-1。另外，第六介电层40的Si₃N₄的刚性，可以提供物理保护使图案化第二导电层37-1，免于受到后续工艺的伤害。

接着，形成图案化第四光掩膜层41于第六介电层40上。利用图案化第四光掩膜层41作为屏蔽且通过非等向性蚀刻步骤形成开口42，开口42贯穿第五至第六介电层39、及40而进入第四介电层28中。第一开口42可以因此暴露出第四介电层28。

请参照图2K，利用图案化第四光掩膜层41作为屏蔽，并且以等向性蚀刻步骤从第一开口42蚀刻第四介电层28及第五介电层39，可以接着于接垫36之间形成一腔室43。尤其，等向性蚀刻步骤可具有对于二氧化硅高于氮化硅的蚀刻选择比。例如，二氧化硅的蚀刻率可以从大约11

到12

的范围内，且氮化硅的蚀刻率大约在1.05×10^-1

到1.7×10^-1

的范围内。因此，二氧化硅与氮化硅的蚀刻选择比大约在64.7到114的范围内。于是，在等向性蚀刻步骤之后，可以包括二氧化硅的第五介电层39，以及介于接垫36之间且可以包括USGOX和BPSG的第四介电层28可以被大量地蚀刻，而环绕于第一开口42外围且可以包括氮化硅的第六介电层40以及包括氮化硅的第三介电层27(亦即第二绝缘)可以被轻微地蚀刻，因而暴露出第三介电层27的一部分27-1，第三介电层27的一部分27-1位于第一部分24-1上方。腔室43可作为生物传感器的通道区域，此部分将说明于后面参照图3的段落中。

请参照第2L图，接着可以移除图案化第四光掩膜层41，并且可形成图案化第五光掩膜层44于第六介电层40上方。利用图案化第五光掩膜层44作为屏蔽并通过干蚀刻步骤，可以形成贯穿第六介电层40且进入第五介电层39的第二开口45及第三开口46。尤其，第二开口45实质上可以暴露出图案化第二导电层37-1的数个部分37-1a，图案化第二导电层37-1的数个部分37-1a是位于数个第一接触34上方，且数个第一接触联系于MOSFETs 21的源极21s和漏极21d。暴露出的数个部分37-1a可以作为MOSFETs元件21的数个接垫，此些接垫可操作于12V、5V、以及3V的操作电压。此外，第二开口45实质上可以暴露出图案化第二导电层37-1的数个部分37-1b，金属层37-1的数个部分37-1b位于联系外围元件22的第一接触34的上方。此外，第三开口46实质上可以暴露出图案化第二导电层37-1的数个部分37-1c，图案化第二导电层37-1的数个部分37-1c位于联系感测电阻的数个电接触区域24-2的数个第二接触35的上方。暴露出的数个部分37-1c可作为生物传感器的感测电阻的接垫。

请参照图2M，接着可以移除图案化第五光掩膜层44，并耦合数条外部连接导线47至图案化第二导电层37-1暴露出的数个部分37-1a、37-1b、及37-1c。包括有CMOS元件21、外围元件22、以及生物传感器25的半导体元件200可以通过数条连接导线47装配以执行专门或客制化的功用。

图3绘示图2M中半导体元件200运作方式的剖面示意图。请参照图3，在操作时可以施加电压Vs于感测电阻25以致电流Is产生，电流Is流过图案化第二导电层37-1、接垫36、第二接触35、以及生物传感器的感测电阻25。作为生物传感器的通道区域的腔室43可以接收检测时(未绘示出)对生物体取样产生的电解液48。感测电阻25可以接着感测电解液48中的离子49。尤其，电解液48中的一些离子49可以接触第二绝缘(亦即第三介电层27)的上表面。接触第二绝缘(第三介电层27)上表面的离子49在通过较薄的第一绝缘(第二介电层26)以及第二绝缘(第三介电层27)后，更会牵引在感测电阻25中相反极性的离子50。在感测电阻25中被牵引的离子50会影响并改变少量地注入杂质于其中的掺杂浓度，且可以因而改变感测电阻25的片电阻。因此，可通过给定固定的施加电压Vs以改变流过感测电阻25的感应电流Is的大小。感应电流Is的改变量可以接着被量测，因而可通过生物传感器测得电解液48中的离子49。当异常机能的生物体受检测时，会导致脱离标准值的异常离子49的浓度，引起感测电阻25中离子50的偏离量，因而造成其中电阻值的改变。因此，通过生物传感器可以检测出生物体的机能异常的情况。此外，在半导体元件200中，电容22-1可作为声音传感器，且电阻22-2可作为热电堆传感器。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种更动与润饰。因此，本发明的保护范围当视后附的权利要求所界定的为准。

Claims (10)

1.一种半导体生物传感器的制造方法，该方法包括：

提供一基板；

形成一第一介电层于该基板上；

形成一图案化第一导电层于该第一介电层上，该图案化第一导电层包括一第一部分，及一对第二部份，该对第二部份在水平方向包夹该第一部份；

形成一第二介电层于该图案化第一导电层上，该第二介电层具有一蚀刻率大于该图案化第一导电层的一蚀刻率；

形成一第三介电层于该第二介电层上；

形成一第四介电层于该第三介电层上，该第四介电层具有一蚀刻率大于该第三介电层的一蚀刻率；

通过一等向性蚀刻形成多个孔穴于该第四介电层；

通过一非等向性蚀刻形成多个贯穿该些孔穴的通孔，暴露出该图案化第一导电层的该些第二部分；

形成一图案化第二导电层于该第四介电层上，该图案化第二导电层填补该些孔穴，并于该图案化第一导电层的该些第二部分上方形成多个接垫；

形成一保护层于该图案化第二导电层上；

通过一非等向性蚀刻形成一开口，该开口暴露出在该图案化第一导电层的该第一部分上方的该第四介电层的一部分；以及

通过一等向性蚀刻经由该开口形成一腔室于该些接垫之间。

2.如权利要求1所述的方法，其中在形成该第一介电层之前，还包括形成多个互补金属氧化半导体(CMOS)元件以及多个外围元件于该基板的一第一区域。

3.一种半导体生物传感器的制造方法，该方法包括：

提供一基板；

形成一第一介电层于该基板上；

形成一图案化第一导电层于该第一介电层上，该图案化第一导电层包括一第一部分及一对第二部分；

于该图案化第一导电层上方依序形成一第二介电层、一第三介电层、以及一第四介电层；

形成图案化第二光掩膜层于第四介电层上，使用该图案化第二光掩膜层作为屏蔽，通过等向性蚀刻于该第四介电层中形成多个孔穴；

以图案化第二光掩膜层作为屏蔽并通过非等向性蚀刻步骤，贯穿第二、第三、及第四介电层而形成贯穿所述多个空穴的多个通孔，暴露出该图案化第一导电层的该些第二部分；

形成一图案化第二导电层于该第四介电层上；

形成一保护层于该图案化第二导电层上；

形成一开口以暴露出在该图案化第一导电层的该第一部分上方的该第四介电层的一部分；以及

经由该开口形成一腔室。

4.一半导体生物传感器，其包括：

一基板；

一第一介电层，形成于该基板上；

一图案化第一导电层，形成于该第一介电层上，且该图案化第一导电层包括一第一部分及在水平方向包夹该第一部分的一对第二部分；

一第二介电层，形成于该图案化第一导电层上，该第二介电层具有一蚀刻率大于该图案化第一导电层的蚀刻率；

一第三介电层，形成于该第二介电层上；

一第四介电层，形成于该第三介电层上，该第四介电层具有一蚀刻率大于该第三介电层的蚀刻率；

于该些第二部分上方形成一对接垫，该对接垫与该些第二部分以电性连接；

一图案化第二导电层，形成于该些接垫上；以及

一通道区域，位于该些接垫之间并暴露出该第三介电层。

5.如权利要求4所述的半导体生物传感器，其中该图案化第一导电层的该第一部分包括一浓度为2.5×10¹⁴cm^-2到5×10¹⁴cm^-2的范围内的杂质且该些第二部分包括浓度为3×10¹⁵cm^-2的杂质。

6.如权利要求4所述的半导体生物传感器，其中该第二介电层包括选自二氧化硅和氮氧化硅其中之一的一材料。

7.如权利要求4所述的半导体生物传感器，其中该第三介电层包括选自氮化硅和氮化铝其中之一的一材料。

8.如权利要求4所述的半导体生物传感器，其中该第四介电层包括未掺杂氧化硅玻璃(USGOX)的一第一子层及硼磷硅玻璃(BPSG)的一第二子层。

9.如权利要求4所述的半导体生物传感器，还包括在该第四介电层上的一保护层，以暴露出该通道区域，其中该保护层包括一第五介电层以及位于该第五介电层上的一第六介电层。

10.如权利要求9所述的半导体生物传感器，其中该第五介电层包括氧化硅，且该第六介电层包括氮化硅。

Images