JP2011102775A - 半導体圧力センサおよびその製造方法 - Google Patents

Abstract

【課題】半導体圧力センサの製造工程における、貫通穴の形成を抑制し、製造歩留まりの向上を図る。
【解決手段】本発明の半導体圧力センサは、ダイヤフラム部Ｄを備えた半導体基板３と、前記ダイヤフラム部Ｄに印加される圧力を抵抗値変化として検出するピエゾ抵抗素子（２ａ、２ｂ、２ｃ、２ｄ）と、前記ダイヤフラム部表面及び前記ピエゾ抵抗素子表面を含む前記半導体基板表面を覆うアルカリ耐性を持つ第1の絶縁膜８ａと、前記第１の絶縁膜の上層に形成され、少なくとも前記第1の絶縁膜の表面を覆う導電性薄膜７と、前記導電性薄膜表面を覆うアルカリ耐性を持つ第２の絶縁膜８ｂとを具備している。
【選択図】図１

Description

本発明は、半導体圧力センサ製造およびその製造方法に係り、特に、複数のピエゾ抵抗素子により構成されるブリッジ回路を利用し、ダイヤフラム部に加えられた圧力を検出する半導体圧力センサに関する。

従来より、ダイヤフラム部表面の複数の位置にピエゾ抵抗素子を配置し、このピエゾ抵抗素子を接続してブリッジ回路を構成した半導体圧力センサが知られている。この半導体圧力センサ１０１は、一例を図９（ａ）および（ｂ）に示すように、半導体基板１０３の一部を薄肉状に加工したダイヤフラム部Ｄと該ダイヤフラム部の周囲を取り囲む肉厚のフレームがあり、前記ダイヤフラム部表面に圧力検出部としての拡散型ピエゾ抵抗１０２ａ〜１０２ｄと、拡散型抵抗配線１０４、および電極パッド１０５Ｐが形成されている。図９（ａ）は断面図、図９（ｂ）は上面図である。図１０はこの半導体圧力センサの等価回路図である。１０６は酸化シリコン膜からなる絶縁層である。

この半導体圧力センサ１０１では、圧力がダイヤフラム部Ｄの上面に加えられた際、ダイヤフラム部がたわみ、これによりピエゾ抵抗の抵抗値が変化する。
ダイヤフラム部周辺に配置されたピエゾ抵抗は、抵抗値が上昇し、ダイヤフラム部Ｄの中心付近に配置された場合は、逆に抵抗値が減少する。
このピエゾ抵抗により構成されたブリッジ回路に一定電圧を印加することで、圧力量を電圧信号として取り出すことが可能となる。
このように、半導体圧力センサは、圧力を受けた際にダイヤフラム部に生じる撓みをピエゾ抵抗素子の抵抗値の変化に伴うブリッジ回路の印加バイアスに対する出力電圧の変化として検出するものである。

このような半導体圧力センサでは、ブリッジ回路に電源を投入した際にオフセット電圧が変動する現象が起きる。オフセット電圧は、センサに圧力が印加されていない時のブリッジ回路の出力電圧値である。この現象が起きる原因として、様々考えられるが、一つにセンサ表面上に残留する可動イオンが電源投入後にピエゾ抵抗素子表面を移動することにより、ピエゾ抵抗素子の抵抗値変化が生じることが考えられる。
この可動イオンは、チップ表面の汚れ、イオンを含むもしくは分極しやすい樹脂で形成された表面保護膜などによって、何らかの影響を受け、チップ上に存在するものと考えられる。

そこで、パッシベーション膜よりも下層であって、ピエゾ抵抗素子とパッシベーション膜との間のダイヤフラム部内の領域に導電性層を設け、この導電性層をピエゾ抵抗素子に対して所定の電位にクランプしてパッシベーション膜中の可動イオンを固定化するようにした圧力センサが提案されている（特許文献１）。
この方法によれば、オフセット電圧の発生を抑制することができるとしている。

また本出願人は、図１１（ａ）および（ｂ）に示すように、ピエゾ抵抗素子表面上に、ダイヤフラム部Ｄの中心軸に対して線対称となるように導電性薄膜１０７を形成することにより、この導電性薄膜１０７が可動イオンによるピエゾ抵抗素子の抵抗値変化を抑制するシールド層として機能するようにした方法を提案している（特許文献２参照）。

この方法によれば、ダイヤフラム部表面の応力バランスを良好にし、オフセット電圧の発生を抑制することができる。

特許第２７４８０７７号公報 特開２００９−０７５０５６号公報

ところで、半導体圧力センサは、シリコン基板（シリコンウェハ）を用いた薄膜プロセスで形成され、最後に多数個のセンサチップに分断される。そしてダイヤフラム部Ｄは、シリコン基板の裏面側から強アルカリ液でエッチングを行い、シリコン基板を肉薄化することで、得られる。ここで、ダイヤフラム部を形成する際、強アルカリ液によってこの導電体層もエッチングされないように、導電体層は、アルカリ耐性のある薄膜の下に形成される（図１１（ａ）および（ｂ））。
しかし、異物やキズ等の影響によりこのアルカリ耐性のある薄膜に穴やクラックが発生した場合、その穴やクラックからアルカリ液が浸入し、導電体層を侵食した後、層下のダイヤフラム部を貫通する穴ｈを形成しまうことが深刻な問題となっていた（図１２（ａ）および（ｂ））。

センサチップ製造中にこの穴が発生した場合、ウェハを、吸着時に空気漏れが発生し、吸着するのが困難となり、搬送時におけるウェハの真空ピペットによる吸着、レジスト塗布時におけるウェハのスピンナーへの固定などに不具合が生じることがある。その結果、ウエハ搬送トラブル、レジスト塗布ムラ等が発生し易く、ウエハは廃棄となり、結果的にチップの製造コストが高くなってしまっていた。
ちなみに導電体層が形成されていない場所は、アルカリ耐性のある薄膜に穴やクラックが発生していても薬液の侵食は大きくないためダイヤフラム部を貫通するほどの穴は発生し難い。

本発明は、前記実情に鑑みてなされたもので、半導体圧力センサの製造工程における、貫通穴の形成を抑制し、製造歩留まりの向上を図ることを目的とする。

そこで本発明の半導体圧力センサは、ダイヤフラム部を備えた半導体基板と、前記ダイヤフラム部に印加される圧力を抵抗値変化として検出するピエゾ抵抗素子と、前記ダイヤフラム部表面及び前記ピエゾ抵抗素子表面を含む前記半導体基板表面を覆うアルカリ耐性を持つ第１の絶縁膜と、前記第1の絶縁膜の上層に形成され、少なくとも前記第1の絶縁膜の表面を覆う導電性薄膜と、前記導電性薄膜表面を覆うアルカリ耐性を持つ第２の絶縁膜とを具備している。
この構成によれば、導電性薄膜をアルカリ耐性のある層である第１及び第２の絶縁膜の間に形成することで、オフセット電圧に対する可動イオンの影響を抑制可能な半導体圧力センサを形成することが可能となる。そして、第２の絶縁膜で導電性薄膜を保護することができるが、保護し得ず、異物やキズ等の影響によりダイヤフラム部上に発生した穴やクラックからアルカリ液が浸入し、導電性薄膜を侵食しても、層下にはさらにアルカリ耐性のある第１の絶縁膜が形成されているため、ダイヤフラム部を貫通するような穴は、発生しない。
よって、センサチップ製造中にウェハを確実に真空吸着することができ、ウエハ搬送トラブルを抑制することができる。また、スピンナーへの固定が確実となるため、レジスト塗布ムラ等が発生せず、結果的に製造歩留まりの向上をはかることができる。望ましくは、この導電性薄膜は側壁も第１または第２の絶縁膜に被覆されるように形成することで、導電性薄膜を確実に保護することができる。

また、本発明は、上記半導体圧力センサにおいて、前記第１及び第２の絶縁膜が同一材料膜であるものを含む。
この構成によれば、第１の絶縁膜の成膜工程中に、導電性薄膜を形成する工程を挟むだけでよいため、製造作業性が向上する。

また、本発明は、上記半導体圧力センサにおいて、前記第２の絶縁膜は窒化シリコン膜であるものを含む。
この構成によれば、安定でアルカリ耐性に優れた膜であることから、エッチング耐性の向上を図ることができる。

また、本発明は、上記半導体圧力センサにおいて、前記第２の絶縁膜は酸化シリコン膜であるものを含む。
この構成によれば、半導体プロセスに一般的に使用される材料であることから製造コストを抑制することができる。

また、本発明は、上記半導体圧力センサにおいて、前記導電性薄膜は、不純物をドープした低抵抗ポリシリコン膜であるものを含む。
この構成によれば、不純物をドープしたポリシリコンとすることで、窒化シリコン膜形成の際に必要な温度（７００℃〜８００℃）にも耐え得るものとなる。また、不純物をドープしたポリシリコンも半導体プロセスに一般的に使用される材料であることから製造コストの低減をはかることができる。

また、本発明は、上記半導体圧力センサにおいて、前記導電性薄膜は、金属薄膜であるものを含む。
この構成によれば、導電性が高いため、配線層と同一工程で形成することもでき、信頼性の向上をはかることができる。

また、本発明は、上記半導体圧力センサにおいて、前記金属薄膜は、アルミニウム薄膜であるものを含む。
この構成によれば、アルミニウム薄膜は成膜が容易であり、低コスト化をはかることができる。

また、本発明は、上記半導体圧力センサにおいて、前記金属薄膜は、金薄膜であるものを含む。
この構成によれば、導電性が高く安定であるため、配線層と同一工程で形成することもでき、信頼性の向上をはかることができる。

また、本発明は、上記半導体圧力センサにおいて、前記半導体基板はシリコン基板であって、前記ピエゾ抵抗素子は、前記シリコン基板表面に形成された４つの拡散抵抗と、前記拡散抵抗を結ぶ拡散層からなる拡散配線電極とで構成された、ブリッジ回路を具備し、前記シリコン基板表面を第１の絶縁膜で被覆され、前記第１の絶縁膜に形成されたスルーホールを介して前記拡散配線電極に接続された配線層を具備したものを含む。
この構成によれば、シリコンを用いた半導体プロセスで形成し得るもので、本発明の構成を形成し易い構造となっている。

また、本発明は、上記半導体圧力センサにおいて、前記導電性薄膜は、前記配線層と同一材料層を含むものを含む。
この構成によれば、別途工数の増大を招くことなく、配線パターン形成のためのマスクパターンの変更のみで形成可能である。

また、本発明は、上記半導体圧力センサにおいて、前記導電性薄膜は、前記配線層と同一電位に接続されたものを含む。
この構成によれば、導電性薄膜と半導体基板あるいは拡散電極との間で寄生容量を形成するのを防止することができ、電位の変動を抑制することができる。

また、本発明は、上記半導体圧力センサにおいて、前記導電性薄膜は、電気的に浮遊状態にあるものを含む。
この構成によれば、電気的に接続しないように形成すればよいだけであるため、製造が容易で、導電性薄膜と半導体基板あるいは拡散電極との間で寄生容量を形成するのを防止することができ、電位の変動を抑制することができる。

また、本発明は、上記半導体圧力センサにおいて、半導体基板表面に、ピエゾ抵抗素子を形成する工程と、前記ピエゾ抵抗素子表面を含む前記半導体基板表面を、アルカリ耐性を持つ第１の絶縁膜で被覆する工程と、前記第1の絶縁膜の上層に、少なくとも前記第１の絶縁膜の表面を覆う導電性薄膜を形成する工程と、前記導電性薄膜表面を覆うアルカリ耐性を持つ第２の絶縁膜を形成する工程と、前記ピエゾ抵抗素子形成面に相対向する面から、異方性エッチングにより前記ピエゾ抵抗素子形成面の裏面側を選択的に除去し、薄肉化することでダイヤフラム部を形成する工程とを具備したものを含む。
この構成によれば、第２の絶縁膜があるため、異物や傷などの影響によりダイヤフラム部上に発生した穴やクラックから、ダイヤフラム部形成のためのエッチング工程で用いられるアルカリ液が侵入し、導電性薄膜を侵食しても、層下にはさらにアルカリ耐性のある層が形成されているため、ダイヤフラム部を貫通するような穴は発生しない。

また、本発明は、上記半導体圧力センサにおいて、前記第１の絶縁膜を形成する工程後、前記ピエゾ抵抗素子にコンタクトする配線層を形成する工程を含み、前記配線層をパターニングする工程が、前記ピエゾ抵抗素子に対向する領域を残すようにパターニングする工程であり、前記配線層と同時に前記導電性薄膜を形成する工程であるものを含む。
この構成によれば、別途工数の増大を招くことなく、配線パターン形成のためのマスクパターンの変更のみで形成可能である。

本発明に係る半導体圧力センサによれば、導電性薄膜が形成され、オフセット電圧に対する可動イオンの影響を抑制しつつも、ダイヤフラム部を貫通するような穴は、発生しないようにすることができる。これは導電性薄膜上に形成される第２の絶縁膜で、キズの発生を抑制することができるだけでなく、異物やキズ等の影響によりダイヤフラム部に相当する領域上に発生した穴やクラックからアルカリ液が浸入し、導電性薄膜を侵食しても、層下にはさらにアルカリ耐性のある第１の絶縁膜が形成されている為、ダイヤフラム部を貫通するような穴は、発生しない。
よって、センサチップ製造中にウェハを確実に真空吸着することができ、ウエハ搬送トラブルを抑制することができる。また、スピンナーへの、固定が確実となるため、レジスト塗布ムラ等が発生せず、結果的に製造歩留まりの向上をはかることができ、製造コストの上昇を抑えることができる。

本発明の実施の形態１の半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図 図１に示す半導体圧力センサのピエゾ抵抗素子により構成されるブリッジ回路の構成を示す等価回路図 本発明の実施の形態１の半導体圧力センサの製造工程中の状態を示す図であり、（ａ）は断面図、（ｂ）は上面図 本発明の実施の形態１の半導体圧力センサの製造工程を示す工程断面図 本発明の実施の形態１の半導体圧力センサの製造工程を示す工程断面図 本発明の実施の形態２の半導体圧力センサの構成を示す断面図 本発明の実施の形態３の半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図 本発明の実施の形態１の半導体圧力センサの製造工程を示す工程断面図 従来例の半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図 従来例の半導体圧力センサの等価回路図 従来例の半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図 従来例の半導体圧力センサの構成を示す図であり、（ａ）は断面図、（ｂ）は上面図

以下、本発明の実施の形態の半導体圧力センサについて図面を参照しつつ詳細に説明する。

本発明の実施の形態１の半導体圧力センサ１は、図１（ａ）および（ｂ）に示すように、矩形状のダイヤフラム部Ｄが形成された半導体基板（単結晶シリコン基板）３と、ダイヤフラム部Ｄを構成する中央付近の半導体基板３の表面に形成されたピエゾ抵抗素子Ｒａ、Ｒｂと、ダイヤフラム部Ｄ中央付近の半導体基板３の表面に形成されたピエゾ抵抗素子Ｒｃ、Ｒｄとを具備したものである。図１（ａ）は断面図、図１（ｂ）は上面図である。等価回路は図２に示すように、ブリッジ回路を構成している。この半導体圧力センサ１はピエゾ抵抗素子表面を含む前記半導体基板表面を覆う窒化シリコン膜中に導電性薄膜７として、不純物のドープされたポリシリコン層を挟み込んだことを特徴とするものである。すなわちアルカリ耐性を持つ第１の絶縁膜８ａとしての窒化シリコン膜と、第２の絶縁膜８ｂとしての窒化シリコン膜との間に導電性薄膜７を挟み込むことで、オフセット電圧に対する可動イオンの影響を抑制しつつも、穴を形成することなく、肉薄のダイヤフラム部Ｄを形成するようにしたものである。

ここでピエゾ抵抗素子Ｒａを構成する拡散抵抗２ａの一方端は拡散電極４ａと配線層５ａを介して接地端子ＧＮＤに接続され、その他方端は拡散電極４ｂと配線層５ｂを介して電圧出力端子Ｖｏｕｔ＋に接続されている。ピエゾ抵抗素子Ｒｂを構成する拡散抵抗２ｂの一方端は拡散電極４ｃと配線層５ｃを介して電圧出力端子Ｖｏｕｔ−に接続され、その他方端は拡散電極４ｄと配線層５ｄを介してバイアス電圧印加用端子Ｖｄｄに接続されている。

ピエゾ抵抗素子Ｒｃを構成する拡散抵抗２ｃの一方端は拡散電極４ｅと配線層５ｂを介して電圧出力端子Ｖｏｕｔ＋に接続され、その他方端は拡散電極４ｆと配線層５ｄを介してバイアス電圧印加用端子Ｖｄｄに接続されている。ピエゾ抵抗素子Ｒｄを構成する拡散抵抗２ｄの一方端は拡散電極４ｇと配線層５ａを介して接地端子ＧＮＤに接続され、その他方端は拡散電極４ｈと配線層５ｃを介して電圧出力端子Ｖｏｕｔ−に接続されている。

このようにしてピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄは図３に示すようなブリッジ回路を構成している。すなわち、ピエゾ抵抗素子Ｒａ及びピエゾ抵抗素子Ｒｃとピエゾ抵抗素子Ｒｂ及びピエゾ抵抗素子Ｒｄとがそれぞれ対になってブリッジ回路上で対向配置されている。このような構成を有する半導体圧力センサ１は、ダイヤフラム部Ｄの一方の表面から圧力を受けると、肉薄のダイヤフラム部Ｄの上面と下面との間に差圧が生じることによってダイヤフラム部Ｄに撓みが生じ、この撓みによってピエゾ抵抗素子を構成する結晶が歪んで抵抗値が変化する。そしてピエゾ抵抗素子の抵抗値の変化をブリッジ回路を利用してバイアス電圧印加用端子Ｖｄｄに印加されたバイアス電圧Ｂｉａｓに対する電圧変化として出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−から検出する。

次にこの、半導体圧力センサ１の製造方法について説明する。
図３（ａ）および（ｂ）は、同工程で得られた半導体圧力センサ１の一例を示す断面図及び上面図である。
図４（ａ）乃至（ｃ）および図５（ａ）乃至（ｃ）は、この半導体圧力センサ１の製造工程を示す工程断面図である。

まず、図４（ａ）に示すように、Ｎ型単結晶シリコン基板を用意し、表面を熱酸化し、酸化シリコン膜を形成する。そして、所望のマスクパターンを形成し、これを介して、Ｐ型不純物を注入し、拡散抵抗（ピエゾ抵抗）２ａ、２ｂ、２ｃ、２ｄを形成する。そしてさらに別途マスクパターンを形成しこれをマスクとして、高濃度のＮ型不純物を注入し、拡散電極４ａ、４ｂ、４ｃ、４ｄを形成する。こののちＣＶＤ法により酸化シリコン膜を形成し、先に形成した熱酸化の酸化シリコン膜と共に絶縁層６を構成する（図４（ａ））。

次いで減圧ＣＶＤ法により、第１の絶縁膜８ａとして膜厚２０乃至２００ｎｍの窒化シリコン膜を形成する（図４（ｂ））。このときの成膜温度は７００から８００℃とした。

こののち減圧ＣＶＤ法により、膜厚１００乃至５００ｎｍのポリシリコン層を形成し、Ｎ型不純物を注入して、Ｎ型に不純物ドープされたポリシリコン層からなる導電性薄膜７を形成し、これをフォトリソグラフィによりパターニングする（図４（ｃ））。

そしてさらに減圧ＣＶＤ法により、第２の絶縁膜８ｂとして膜厚２０乃至２００ｎｍの窒化シリコン膜を形成する（図５（ａ））。そしてこれらをパターニングする。

こののち、表面全体および裏面にフォトレジストのパターンを形成し、水酸化カリウムＫＯＨを用いた単結晶シリコンの異方性エッチングを行い、裏面から肉薄化を行い、ダイヤフラム部Ｄを形成する図５（ｂ））。

そして最後に、表面にコンタクト窓を形成し、アルミニウム薄膜からなる配線層５を形成する。

なお、図５（ｂ）に示したダイヤフラム部形成のためのエッチング工程について考察する。本実施の形態において、異物やごみなどに起因して、レジストに穴が形成された場合、第２の絶縁膜が窒化シリコン膜で構成されているため、エッチングはされにくい。とはいえ、第２の絶縁膜８ｂがエッチングされると、この場合、導電性薄膜７は、ドーピングされているため、特に図３（ａ）および（ｂ）に示すように、急速にエッチングが進む場合もある。
しかしながら、第１の絶縁膜が窒化シリコン膜で構成されているため、ここでエッチングの進行は停止し、ダイヤフラム部に穴があくのは防止される。

もしもウェハに穴があいた場合、ウェハ全体が、真空吸着できなくなり、後続工程である、配線層形成のためのコンタクト窓形成用のフォトリソグラフィ工程においてスピナーに固定できず、レジスト塗布が困難となる。それだけでなく、搬送、ダイシング工程などにおいて、ウェハの保持が困難となるため、後続工程に進むことが不可能となるため、穴のあいた領域だけでなく、ウェハ全体が不良となるため、歩留まりが大幅に低下する。
これに対し、本発明の半導体圧力センサによれば、レジストや窒化シリコン膜に小さな穴があいたとしても、図３（ａ）および（ｂ）に示すように、それ以上エッチングが進行することがないため、後続工程を実施することができ、歩留まりが向上する。
ちなみに従来のウェハ歩留まりが５０％程度以下であったのに対し、本実施の形態の方法を用いることにより、ウェハ歩留まりは９０％程度以上に向上した。

以上のように、この半導体圧力センサ１では、半導体基板３表面には基板全面を覆うように絶縁層６としての酸化シリコン膜が形成されている。またダイヤフラム部Ｄ表面及びピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ表面に対応する絶縁層６の表面には窒化シリコン膜が設けられ、この窒化シリコン膜内にダイヤフラム部Ｄの中心軸に対し線対称となるように導電性薄膜７が形成されている。つまり第１の絶縁層８ａとしての窒化シリコン膜と第２の絶縁膜８ｂとしての窒化シリコン膜の間に挟み込まれた導電性薄膜７として不純物のドープされたポリシリコン層によってオフセット電圧が発生するのを防止している。導電性薄膜７を線対称とすることで応力特性に起因するオフセット電圧を抑制している。

ところで、この不純物のドープされたポリシリコン層の電位は、他の電極と接続することにより固定電位としてもよいし、他の電極と接続せずにオープン電位としてもよい。
ここで固定電位とする場合は、各端子に対応する位置で４分割し、その領域の端子と同電位とするのが望ましい。これにより、導電性薄膜７と拡散抵抗あるいは拡散電極との間の寄生容量をなくすことができる。
またバイアス電圧印加用端子Ｖｄｄに印加されるバイアス電圧Ｂｉａｓと接地電位との平均値あるいは、バイアス電圧印加用端子Ｖｄｄ、出力端子Ｖｏｕｔ＋、出力端子Ｖｏｕｔ−、接地端子の平均値に固定してもよい。この場合は、寄生容量が形成されたとしてもブリッジ回路で相殺するように構成することができる。また電位差があまり大きくない場合は、所望の値に固定するようにしてもよい。

この構成によれば、電源投入時に導電性薄膜７がシールド層として機能し、半導体圧力センサ１表面に存在する可動イオンがピエゾ抵抗素子Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの抵抗値を変化させるのを抑制するため、電源導入時にブリッジ回路のオフセット電圧が変化するのを抑制することができる。また導電性薄膜７は、ダイヤフラム部Ｄの全面に形成され、またダイヤフラム部Ｄの中心軸に対して線対称形状であるので、導電性薄膜７を非局所的、非対称形状で形成した場合と比較して、ダイヤフラム部Ｄ表面の応力バランスを良好にし、オフセット電圧が発生するのを抑制することも可能である。

また、窒化シリコン膜（第１及び第２の絶縁膜８ａ、８ｂ）でポリシリコン層を挟んでいるため、応力バランスが良好である。

なお、導電性薄膜７をポリシリコンにより形成する場合、導電性薄膜７の膜厚は１０ｎｍ以上５００ｎｍ以下、窒化シリコン膜（第１及び第２の絶縁膜８ａ、８ｂ）の膜厚は５ｎｍ以上２００ｎｍ以下の大きさであることが望ましい。導電性薄膜７を形成する際、膜厚が１０ｎｍ以下及び５００ｎｍ以上であると膜厚の制御が困難になる。また窒化シリコン膜（第１及び第２の絶縁膜８ａ、８ｂ）の膜厚が５ｎｍ以下２００ｎｍ以上であると、膜厚の制御が困難になる。
特に導電性薄膜７は、１０ｎｍから５０ｎｍ程度とするのが感度の点からは望ましい。特に窒化シリコン膜を５ｎｍから３０ｎｍ程度と薄くすることで、感度も向上し、検出精度の高い半導体圧力センサを提供することができる。

（実施の形態２）
次に、本発明の実施の形態２について説明する。
本実施の形態では、図６に示すように、不純物ドープされたポリシリコン層（導電性薄膜７）の表面を酸化し、酸化シリコン膜１８を形成し、この上層に第２の絶縁膜８ｂとしての窒化シリコン膜を形成するようにしている。他は前記実施の形態１の半導体圧力センサと同様であるため、説明を省略する。
これにより、上部では酸化シリコン膜と窒化シリコン膜との２層膜となっているため、ここで、エッチングの進行を阻止することができる場合が多く、よりエッチングの進行が早い導電性薄膜までエッチング液が到達しにくいため、エッチングの進行をより確実に阻止することが可能となる。

なお、前記実施の形態では、肉薄領域となる領域の導電性薄膜の上層が酸化シリコンと窒化シリコンとの２層膜で構成したが、上層も下層も両方共、２層膜となっていればエッチングの進行をより確実に阻止することができる。また、肉薄領域となる領域の導電性薄膜の上層あるいは、下層側のいずれか一方が酸化シリコンと窒化シリコンとの２層膜となっていれば、ほぼ確実に貫通穴の形成を回避することができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。

なお、前記実施の形態では、導電性薄膜としてはポリシリコンを用いたがアルミニウムにより形成してもよい。導電性薄膜をアルミニウムにより形成した場合、アルミニウムは半導体プロセスにおいて一般的に使用される電極及び配線材料であるため、半導体圧力センサ１を安価に構成することができる。また導電性薄膜７をポリシリコンにより形成した場合には、高温化での成膜にも対応可能であり、劣化を抑制することができるだけでなく、アルミニウムを使用した場合に問題になる線膨張係数の影響を軽減することができる。
本実施の形態では、導電性薄膜７Ｓとしてアルミニウムを用いたものについて説明する。図７（ａ）および（ｂ）に、本実施の形態の方法で形成した半導体圧力センサを示す。図７（ａ）は図７（ｂ）のＡ−Ａ断面図である。本実施の形態の半導体圧力センサは、図８（ａ）乃至（ｃ）にその製造工程の一部を示すように、配線層と同一工程で、導電性薄膜７Ｓを形成するようにしたものである。ここでは導電性薄膜７Ｓとしてアルミニウム薄膜を使用し、第１及び第２の絶縁膜８ａ、１８ｂとして窒化シリコン膜、酸化シリコン膜を用いている。また、製造に際して、この導電性薄膜７Ｓは、ボンディングパッド５ｐを構成する配線層と同一工程で形成し、各拡散抵抗に対応して、４分割され、相互に電気的に分離されている。そして導電性薄膜７Ｓは、各領域毎に、各ボンディングパッドに接続されており、バイアス電圧印加用端子Ｖｄｄ、接地端子ＧＮＤ、出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−と同電位となっている。他部については前記実施の形態１と同様である。

次にこの半導体圧力センサの製造工程について説明する。

図４（ｂ）に示したのと同様に、減圧ＣＶＤ法により、第１の絶縁膜８ａとして膜厚２０乃至２００ｎｍの窒化シリコン膜を形成する。このときの成膜温度は７００から８００℃とした。そしてフォトリソグラフィによりこの第１の絶縁膜８ａにコンタクトホールを形成する。

こののちスパッタリング法により、導電性薄膜７Ｓとして膜厚１００乃至５００ｎｍのアルミニウム層を形成し、これをフォトリソグラフィによりパターニングする（図８（ａ））。

そしてさらにＣＶＤ法により、第２の絶縁膜１８ｂとして膜厚２０乃至２００ｎｍの酸化シリコン膜を形成する（図８（ｂ））。このときの成膜温度は３００から５００℃とした。そしてこれらをパターニングする。

こののち、表面全体および裏面にフォトレジストのパターンを形成し、ＴＭＡＨ（水酸化テトラメチルアンモニウム水溶液）を用いた単結晶シリコンの異方性エッチングを行い、裏面から肉薄化を行い、ダイヤフラム部Ｄを形成する（図８（ｃ））。

本実施の形態によれば、導電性薄膜の形成を配線層の形成と同一工程で行っているため、工数の増大なしに、効率よく形成することができる。

また、導電性薄膜７Ｓは、各領域毎に、各ボンディングパッドに接続されており、バイアス電圧印加用端子Ｖｄｄ、接地端子ＧＮＤ、出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−と同電位となっているため、下層の拡散抵抗とほぼ同電位であるため、拡散抵抗との間での寄生容量の生成も回避することができる。

なお、この導電性薄膜７Ｓは、電気的に浮遊電位となるように構成してもよく、この場合は導電性薄膜７Ｓを一体的に形成することで、ダイヤフラム部表面全体を覆っているため、より確実に保護することができる。

なお、導電性薄膜７Ｓがアルミニウムにより形成されている場合、導電性薄膜７Ｓの膜厚は５０ｎｍ以上１０００ｎｍ以下、第２の絶縁膜１８ｂを構成する酸化シリコン膜の膜厚は５０ｎｍ以上２００ｎｍ以下の大きさであることが望ましい。半導体プロセスにおける配線層すなわち配線パターンや電極パッドで形成されるアルミニウム膜厚は通常１０００ｎｍ以上であるが、膜厚が１０００ｎｍ以上で導電性薄膜７を形成した場合、アルミニウムの線膨張係数の影響をダイヤフラム部Ｄが大きく受けてしまう。また導電性薄膜７を形成する際、膜厚が５０ｎｍ、以下であると膜厚の制御が困難になる。また窒化シリコン膜の膜厚が５０ｎｍ以下２００ｎｍ以上であると、膜厚の制御が困難になる。

また、前記実施の形態では、第１及び第２の絶縁膜として、酸化シリコンまたは窒化シリコンを用いたが、これらに限定されることなく、他の材料を用いてもよい。
さらにまた、導電性薄膜としては、アルミニウム、不純物のドープされたポリシリコン膜のほか、タングステン膜、チタン膜などの高融点金属膜あるいはこれらのシリサイド膜、金膜など適宜変更可能である。

１ 半導体圧力センサ
２ａ〜２ｄ 拡散抵抗
Ｄ ダイヤフラム部
３ 半導体基板
４ａ〜４ｈ 拡散電極
５ａ〜５ｄ 配線層
６ 絶縁層
７、７Ｓ 導電性薄膜
８ａ、１８ａ 第１の絶縁膜
８ｂ、１８ｂ 第２の絶縁膜
ＧＮＤ：接地端子
Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ ピエゾ抵抗素子
Ｖｄｄ バイアス電圧印加用端子
Ｖｏｕｔ＋、Ｖｏｕｔ− 出力端子
１０１ 半導体圧力センサ
１０２ａ〜１０２ｄ 拡散型ピエゾ抵抗
１０３ 半導体基板
１０４ 拡散型抵抗配線
１０５Ｐ 電極パッド
１０６ 絶縁層
１０７ 導電性薄膜

Claims (12)

1. ダイヤフラム部を備えた半導体基板と、
   前記ダイヤフラム部に印加される圧力を抵抗値変化として検出するピエゾ抵抗素子と、
   前記ダイヤフラム部表面及び前記ピエゾ抵抗素子表面を含む前記半導体基板表面を覆うアルカリ耐性を持つ第１の絶縁膜と、
   前記第１の絶縁膜の上層に形成され、少なくとも前記第１の絶縁膜の表面を覆う導電性薄膜と、
   前記導電性薄膜表面を覆うアルカリ耐性を持つ第２の絶縁膜とを具備した
   半導体圧力センサ。
2. 請求項１に記載の半導体圧力センサであって、
   前記第１及び第２の絶縁膜は同一材料膜である半導体圧力センサ。
3. 請求項１または２に記載の半導体圧力センサであって、
   前記第２の絶縁膜は窒化シリコン膜である半導体圧力センサ。
4. 請求項１または２に記載の半導体圧力センサであって、
   前記第２の絶縁膜は酸化シリコン膜である半導体圧力センサ。
5. 請求項１乃至４のいずれかに記載の半導体圧力センサであって、
   前記導電性薄膜は、不純物をドープした低抵抗ポリシリコン膜である半導体圧力センサ。
6. 請求項１乃至４のいずれかに記載の半導体圧力センサであって、
   前記導電性薄膜は、金属薄膜である半導体圧力センサ。
7. 請求項１乃至６のいずれかに記載の半導体圧力センサであって、
   前記半導体基板はシリコン基板であって、
   前記ピエゾ抵抗素子は、前記シリコン基板表面に形成された４つの拡散抵抗と、
   前記拡散抵抗を結ぶ拡散層からなる拡散配線電極とで構成された、ブリッジ回路を具備し、
   前記シリコン基板表面を第１の絶縁膜で被覆され、
   前記第１の絶縁膜に形成されたスルーホールを介して前記拡散配線電極に接続された配線層を具備した半導体圧力センサ。
8. 請求項７に記載の半導体圧力センサであって、
   前記導電性薄膜は、前記配線層と同一材料層を含む半導体圧力センサ。
9. 請求項７または８に記載の半導体圧力センサであって、
   前記導電性薄膜は、前記配線層と同一電位に接続された半導体圧力センサ。
10. 請求項７または８に記載の半導体圧力センサであって、
    前記導電性薄膜は、電気的に浮遊状態にある半導体圧力センサ。
11. 半導体基板表面に、ピエゾ抵抗素子を形成する工程と、
    前記ピエゾ抵抗素子表面を含む前記半導体基板表面を、アルカリ耐性を持つ第1の絶縁膜で被覆する工程と、
    前記第１の絶縁膜の上層に、少なくとも前記第1の絶縁膜の表面を覆う導電性薄膜を形成する工程と、
    前記導電性薄膜表面を覆うアルカリ耐性を持つ第２の絶縁膜を形成する工程と、
    前記ピエゾ抵抗素子形成面に相対向する面から、異方性エッチングにより前記ピエゾ抵抗素子形成面の裏面側を選択的に除去し、薄肉化することでダイヤフラム部を形成する工程とを具備した半導体圧力センサの製造方法。
12. 請求項１１に記載の半導体圧力センサの製造方法であって、
    前記第１の絶縁膜を形成する工程後、前記ピエゾ抵抗素子にコンタクトする配線層を形成する工程を含み、
    前記配線層をパターニングする工程が、前記ピエゾ抵抗素子に対向する領域を残すようにパターニングする工程であり、前記配線層と同時に前記導電性薄膜を形成する工程である半導体圧力センサの製造方法。

Images