TW201042924A

TW201042924A - Duty cycle adjustment for a local oscillator signal

Info

Publication number: TW201042924A
Application number: TW098140250A
Authority: TW
Inventors: Vinod V Panikkath; Li Liu
Original assignee: Qualcomm Inc
Priority date: 2008-11-25
Filing date: 2009-11-25
Publication date: 2010-12-01
Also published as: JP2012510238A; EP2852061A1; US20100130139A1; EP2852061B1; WO2010068503A1; EP2371064A1; JP5922177B2; EP2371064B1; CN103825606A; CN102217197A; US8717077B2; KR20110091027A; JP5801204B2; KR101304354B1; US20130012150A1; CN103825606B; JP2014161086A; CN102217197B; US8718574B2

Description

201042924 六、發明說明：【發明所屬之技術領域】本發明大體而言係關於射頻（RF)通信。更特定言之，本發明係關於調整用於RF通信中之本端振盪器信號的工作週期。

【先前技徇J 在射頻（RF)通信應用中，RF接收器或RF收發器之接收器部分為自天線接收輸入且使用電子濾波器以將所關注之無線電信號與由天線所接收之所有其他無線電信號分開的電子電路。放大器將所關注之無線電信號放大至一適於處理之位準。本知振盪盗產生一本端振盪器信號以供混頻器將經放大之關注無線電信號轉換至一不同頻率。經轉換之頻率彳S號經進一步濾波、放大 '解調變及解碼成一可用形式，諸如聲音、圖像、數位資料、量測值、導航位置等。可而要RF接收器容忍位於對應於所關注之通信頻道的通帶中之大的干擾信號的存在。此等干擾信號可源自相鄰頻道中之使用者及/或源自發射源，該等發射源可在頻率方面離所關注頻道相對較遠但其大的發射功率仍可引起顯著干擾問題。此等干擾信號可被稱為阻斷器且其與所要信號之頻率及/或偵測功率相對的頻率及/或偵測功率可基於發射機制及/或操作條件而改變。所關注頻道中之干擾信號之效應可導致（例如）數位RF系統中之位元錯誤率（BE…降級及類比RF系統中之可聽及/或可視信雜比（SNR)降級。當二階及/或三階失真效應日益成為無線接收器所利用 144972.doc 201042924 之電路的限制時，可難以實現提供容忍干擾之尺1?接收器設計之能力。舉例而言，混頻器及/或可用以將所關注之頻率信號降頻轉換至零中頻（IF)信號或低抒信號的其他電路可由於二階及/或三階非線性而自阻斷器信號（其可為直流 (DC)或接近直流）產生頻譜分量。此等頻譜分量之效應可將一 DC偏移引入至處於零IF之所要信號，此可導致信號飽和或（如上文所提及）導致諸如由雜訊係數所表示的系統雜訊效能之顯著降級。線性及雜訊係數之概念為熟習RF接收器設計技術者所熟知。一階及/或二階非線性通常由第二及第三截點（Ip2及 IP3)表示。雜訊係數（NF)為由RF接收器中之組件所引起的信雜比（SNR)之降級的量測。雜訊係數為RF接收器之輸出雜訊功率與其可歸因於標準雜訊溫度n(通常凱氏29〇度）下輸入知令之熱雜訊之一部分的比。因此，雜訊係數為實際輪出雜訊與在RF接收器自身未引入雜訊情況下將存在的輸出雜訊之比。本端振盪器信號之工作週期影響RF接收器之雜訊係數及線性（例如，IP2)。傳統上，RF接收器之ιρ2校準係藉由在製k環J兄中使用測試設備來調整混頻器偏壓電壓而執改良RF接收器之線性。經由比較此等系統與如參看圖式在本申請案之其餘中所闡述的本發明之一些態樣，熟習RF接收器設計技術者將顯而易見習知及傳統方法之其他限制及缺點。【發明内容】 144972.doc 201042924 根據本發明之一態樣’一本端振盪器吻模組包含端振盛器及一反饋電路。經一供應電壓施偏盪器產生具有一工作调划之 ,α '-本古而振乍週期之一本端振盈器信號。該反饋雷路回應於介於一第—電壓作I卢^ 电& 琥（表不該本端振盪器信於夕電壓位準）與—第二電壓信號（表示對應於該本端振逢師说之所要工作週期的該供應電I之—部分的電壓位^ 間的-差而對該本端振盪器信號之該工作週期進行絕整0 根據本發明之其他態樣，本發明使用一裝置、—方去、一系統及一電腦可讀記憶體。本發明之此等及其他態樣將自隨附圖式及以下實施方顯而易見。【實施方式】本發明之態樣係藉由實例而說明且不限於隨附圖式之諸圖，諸圖中相同參考數字表示相應元件。以下描述及圖式係說明本發明之態樣及實例，且不應將其解釋為限制本發明。描述了眾多具體細節以提供對本發明之透徹理解。然而，在某些個例中，並未描述熟知或習知細節以便避免使本發明之描述晦澀難懂。本發明令對一個實施例或一實施例之引用未必針對同一實施例，且此等引用可包括一或多個實施例。圖1說明根據本發明之一態樣之射頻（RF)收發器100的方塊圖表示。RF收發器1〇〇包括天線1〇2、接收器模組1〇4、發射器模組106、天線切換模組丨〇8、本端振盪器（L〇)模組 144972.doc 201042924 11 〇及記憶體112。實務上，既非每一 RF收發器設計將具有圖1中所示之全部元件，也非圖1中所示之RF收發器1 〇〇傳達其他RF收發器設計之複雜性。 - 接收益模組104進一步包括接收器濾波器模組114、低雜 _ 訊放大器（LNA)116、降頻轉換模組118、濾波及增益模組 120、類比轉數位轉換器（ADC)122、數位接收器處理模組 124及資料輸出模組126。在接收器模組104中，如熟習數位RF收發器設計技術者所熟知，在adc 122之輸出處提供〇數位接收格式化資料。發射器模組106進一步包括資料輸入模組128、數位發射器處理模組130、數位轉類比轉換器（DAC)132、濾波及增益模組13 4、升頻轉換模組13 6、功率放大器（pa) 13 8及發射器濾波器模組140。在發射器模組106中，如熟習數位RF 收發态設計技術者所熟知，在D AC 132之輸入處提供數位發射格式化資料。 Q 天線切換模組108允許單一天線102在接收器模組104與發射器模組106之間切換。或者，如熟習rf收發器設計技術者所熟知’天線150及天線152可分別直接耦接至接收器 - 模組1 04及發射器模組1 06，藉此允許消除單一天線1 〇2及 . 天線切換模組108。 LO模組110產生用於接收器模組ι〇4及發射器模組1〇6之一或多個LO信號，且包括分別用於產生Rx l〇信號142及 Tx LO信號144的Rx LO模組及Tx LO模組。如熟習數位RF收發器設計技術者所熟知，接收器模組 144972.doc 201042924 I 04、發射器模組1 06及LO模組11 〇中之每一者可處理、提供或產生一或多對數位信號，諸如同相（「丨」）及正交相位 (Q)信號。如熟習RF收發器設計技術者所熟知，記憶體丨丨2提供供接收器模組104及發射器模組1〇6使用的所儲存指令及/或資料之源及/或目的地。 RF收發器100中所示之每一個別元件或區塊之設計、功能及/或目的及RF收發器100中之此等元件或區塊之間的互連為熟習RF收發器設計技術者所熟知。本發明之態樣係關於LO模組11〇，且詳言之，由L〇模組 II 〇所產生以供接收器模組1 04使用的LO信號（rx L〇) J 42。通常，LO模組110產生在一頻率接近由接收器模組⑺々所接收及偵測的信號之頻率的之信號。通常，降頻轉換模組11 8中之一或多個混頻器將由L 〇模組丨丨〇所產生之L 〇信號（Rx LO)142與存在於LNA 116之輸出處的所接收信號混頻以通常在降頻轉換模組118之輸出處提供一或多個混頻信號。、如熟習設計RF收發器及通信系統之技術者所熟知，rf 收發器1〇〇可用於通信系統中，諸如全球導航衛星系統 (GNSS)(圖中未繪示）、蜂巢式系統（圖中未繪示）、陸上電話系統（圖中未繪示）。通信系統提供行動台之無線通信，且不限於蜂巢式通m固定無線通信系統、pcs通信系統或衛星通信系統。蜂巢式系統通常包括多個蜂巢式基地台（「基地台」或 144972.doc -10- 201042924 BS」）（圖中未㈣）、行動交換中心（圖中未緣示）及位置何服益（圖中未繪示），位置健器另外被稱為位置判定實體陣）。蜂巢式系統可提供根據任何標準或協定（諸如 CDMA、TDMA、FDMA、或賺或其組合）之多個存取通信。RF收發器1〇〇可用於蜂巢式系統之基地台。可將職發器麵作或用於蜂巢式行動台（「行動台」或MS」）。發射器模組1〇6發射通信信號至耶接收器（圖 ❹ 中未緣示）。接收器模組104自則發射器（圖中未繪示）接收通信信號。行動台可為固定的（亦即，靜止的）及/或行動的（亦即，攜帶型的）。行動台可以多種形式來實施，包括（但不限於）以下内容中之-或多者：個人電腦（pc)、桌上型電腦、膝上型電腦、工作站、小型電腦、大型電腦、超級電腦、基於網路之器件、資料處理器、個人數位助理（pDA)、智慧型卡、蜂巢式電話、傳呼機及腕錶。〇圖2說明根據本發明之一態樣的可用於圖1中所示之111?收發器中之本端振盪器（L〇)模組2〇〇的方塊圖表示之第_實例。LO模組200包括電壓控制振盪器（vc〇)2〇1、除法器 202、本端振盈器（l〇)緩衝器2〇4、低通濾波器2〇6、電阻器梯形網路208、類比轉數位轉換器（ADC)210、處理器 212、資訊源214、串列匯流排介面（SBI)216、數位轉類比轉換器（〇八0)218及控制器件221、223、225及227。如熟習VCO設計技術者所熟知，vc〇產生一分別表示為 VCO_P 252及VCO_N 254的正VCO信號及負VCO信號。 144972.doc -11 - 201042924 如熟習除法器設計技術者所熟知，除法器對正vco信號 252及負VCO信號254進行除法運算。除法器可除以任何數 (諸如，除以二），且具有任何工作週期（諸如，2 5 %工作週期），藉此產生四個表示為IP—25 256、IN_25 258、QP_25 260及QN_25 262之經除法運算之信號。 LO緩衝器204進一步包括緩衝器222、224、226及228。四個LO緩衝器222、224、226及228接收並緩衝四個經除法運算之信號（分別表示為IP_25 256、IN_25 258、QP_25 260及QN_25 262)以產生四個LO輸出信號（分別表示為 IP_OUT 264、IN_OUT 266、QP_OUT 268 及 QN_OUT 270)。LO緩衝器之數目通常對應於自除法器202接收的除法器信號之數目（其中每一緩衝器接收並緩衝一經除法運算之信號），該數目在圖2中之實例中為四。如熟習RF收發器設計技術者所熟知，四個LO輸出信號（表示為IP_0UT 264、IN_OUT 266、QP_OUT 268及 QN OUT 270)通常共同表示圖1中之RF收發器100中所示的LO信號（Rx LO 142)，且藉由降頻轉換模組118來操作。四個LO緩衝器222、224、226及228中之每一者亦接收本端電壓供應（VDD_local)272以提供偏壓電壓給四個LO緩衝器中之每一者。本端電壓供應（VDD_local)272為用於LO 模組200本端的供應電壓，且通常並非為用於RF收發器100 中別處之另一功能本端的供應電壓，以提供對LO模組200 的最有利效果。在一實例中，本端電壓供應 (VDD_local)272 為 1.3 V±5%，包括 1.25 V 至 1.35 V 之電壓 144972.doc -12- 201042924 範圍。如本文將在下文進一步描述，四個LO緩衝器222、 224、226及228亦接收用於控制相應四個L0缓衝器222、 224、226及228的控制信號CS1、CS2、CS3及CS4 〇如本文將在下文進一步描述，根據本發明之態樣，回應於接收控制信號CS1、CS2、CS3及CS4而調整四個L0輸出信號（表示為 IP_OUT 264、IN OUT 266、QP_OUT 268及 QN_OUT 270)中之每一者的脈衝寬度。 ^ 如熟習濾波器設計技術者個別地熟知，當個別地結合電容器238使用時，低通濾波器206進一步包括電阻器230、 232、234及236。由電阻器230及電容器238所表示之低通濾波器判定緩衝器輸出信號（由QN_OUT 270所表示）之平均電壓位準。由電阻器232及電容器238所表示之低通濾波器判定缓衝器輸出信號（由QP_OUT 268所表示）之平均電壓位準。由電阻器234及電容器238所表示之低通濾波器判定缓衝器輸出信號（由IN_OUT 266所表示）之平均電壓位準。由電阻器236及電容器238所表示之低通濾波器判定缓衝器輸出信號（由IP_〇UT 264所表示）之平均電壓位準。每一缓 - 衝器輸出信號之電壓位準為在一週期内的高位準信號與低

. 位準信號的平均。舉例而言，對於具有25%工作週期之LO 信號，電壓在25%的時間週期中為高（例如，1.3 V)在75% 的時間週期中為低（例如，0 V)。因此，在此實例中，每一緩衝器輸出信號之平均電壓位準為約0.325 V(亦即，1.3 Vx〇.25) ° 144972.doc -13- 201042924 . 因為四個電阻器230、232、234及236各自連接至電容器 238上之同一端子，所以低通濾波器206之輸出為表示四個低通濾波器之所有平均電壓位準之平均電壓位準的共模電壓（VCM)信號276。換言之，VCM信號276為由四個LO輸出信號（表示為 IP_〇UT 264、IN_OUT 266、QP—OUT 268及 QN_OUT 270)之平均電壓位準一起相加並除以四所表示的平均電壓位準。在理想情況下，在本端電壓供應 (VDD—local)272 為 1.3 V±5% 或 1·25 V至 1.35 V的實例中， # LO輸出信號之工作週期為百分之二十五（25%)時，VCM 信號276可為約0.325 V(亦即，1.3 V除以4)。然而’因為情況通常並不理想，所以在此實例中，VCM信號276可（例如）在約0.3125 V與0.3 3 75 V之間變化。可使用用於判定LO 輸出信號之電壓位準的其他電路或方法來替代低通濾波器 206 ° 電阻器梯形網路208進一步包括電阻器240、242、244及 246。電阻器梯形網路208之頂部耦接至本端電壓供應 (VDD_local)272，其提供偏壓電壓給四個LO緩衝器222、 224、226及228中之每一者。電阻器梯形網路208之底部耦接至接地電位。本端參考電壓供應信號（VREF_local)274在電阻器244與246之間自電阻器梯形網路208中分接。在圖2 中所示的電阻器梯形網路208之實例中，電阻器240、 242、244及246中之每一者大體上具有相同電阻值。在此實例中，對於具有25%工作週期之LO信號，本端參考電壓供應信號（VREF—local)274表示本端電壓供應 144972.doc -14- 201042924 (VDD_local)272的約1/4或四分之一。在理想情況下，在本端電壓供應（VDD—local)272 為 1.3 V士 5% 或 1.25 V 至 1.35 V 的實例中，本端參考電壓供應信號（VREF_local)274可為約 0.325 V(亦即，1.3 V除以4)。在另一實例中，對於具有 50%工作週期之LO信號，當VREF_local 274在電阻器242 與244之間自電阻器梯形網路208中分接時，VREF_local 274表示本端電壓供應（VDD_local)272的約二分之一。因此，本端電壓供應272之部分的經判定之電壓位準對應於本端振盪器信號之所要工作週期。可使用用於判定本端參考電壓供應信號（VREF_local)274之分率或部分的其他電路或方法來替代電阻器梯形網路208。 ADC 210接收VCM信號276及本端參考電壓供應信號 (VREF_local)274並產生一數位電壓信號278。當ADC 210 為一或多個目的而在LO模組200及/或RF收發器100中執行八0(：功能時，八00 210可被稱為内務處理入0(：或1^八0(：。在一實例中，ADC 2 10可使用十（10)個位元以用於將VCM 信號276及本端參考電壓供應信號（VREF_local)274自類比信號轉換至數位信號。在一實例中，ADC 210可使用一切換功能以用於回應於數位選擇信號286而選擇性地接收 VCM信號276或本端參考電壓供應信號（VREF_local)274以將所選信號提供至處理器212。可使用用於轉換VCM信號 276或本端參考電壓供應信號（VREF_local)274、在其間切換或提供其的其他電路或方法來替代ADC 210。處理器212接收VCM信號276及本端參考電壓供應信號 144972.doc -15- 201042924 (VREF_local)274中之每一者。處理器212比較VCM信號 276與本端參考電壓供應信號（VREF_local)274。舉例而言，處理器212可在一次自ADC 210接收一者的情況下將所接收之VCM信號276及所接收之本端參考電壓供應信號 (VREF_local)274儲存於記憶體中，或可在自兩個獨立ADC 接收的情況下比較所接收之VCM信號276與所接收之本端參考電壓供應信號（VREF_local)274而不將其儲存於記憶體中〇處理器212判定VCM信號276與本端參考電壓供應信號 (VREF_local)274之間的差（若存在）。在理想情況下，VCM 信號276與本端參考電壓供應信號（VREF_local)274應相同，因為在所呈現之實例中，四個LO緩衝器輸出信號 264、266、268及270中之每一者的平均電壓位準以及所有四個輸出信號264、266、268及270之平均電壓位準應等於本端電壓供應（VDD_local)272之四分之一。因為在此實例中，當LO信號具有25%工作週期時，VCM信號276應等於本端電壓供應（VDD_local)272之四分之一（1/4)，所以此應為該狀況。在另一實例中，當LO信號具有50%工作週期時，VCM信號276應等於本端電壓供應（VDD_local)272之二分之一（1/2)。然而，理想情況並非總是存在，此引起四個LO缓衝器輸出信號264、266、268及270中之一或多者的脈衝寬度改變，藉此引起四個LO缓衝器輸出信號264、266、268及 2 70中之一或多者的相應工作週期改變。LO信號（由圖1中 144972.doc -16- 201042924

之Rx LO 142所表示）之工作週期的此變化可對圖i中之RF =發器ΙΟΟ中的效能參數（諸如，雜訊係數及線性）具有不利影響。在非理想條件下（諸如積體電路製程、供應電壓範圍及溫度（亦即，PVT))1L〇信號之工作週期的智慧及精確控制將允許RF收發器100在一將達成圖i中之rf收發器 _中的效能參數之所要平衡的所要工作週期下操作l〇_ 號。。〇為達成對LO信號之工作週期的智慧及精確控制，處理器調整（亦即，修改、改變、移位等）L〇信號之脈衝寬度，努力最小化VCM信號276與本端參考電壓供應信號 (VREF」〇cal)274之間的差（若存在）。換言之，處理器212 調整LO信號之脈衝寬度以將兩個信號之間的電壓差操控 (亦即’引導、調諧、修改等)至零電壓差。零電壓差將表不四個L0信號264、266、268及27〇之平均電壓位準與本端電壓供應（VDD_l〇ca丨)272之電壓位準的四分之一（或（例 Q 如）對於具有50%工作週期之LO信號而言，二分之一）相同。處理|§ 212回應於來自資訊源214之一或多個輸入而調整 L〇信號之脈衝寬度。此等輸人可包括引起非理想條件的事物，諸如，積體電路製程（例如’ CM〇s)、供應電壓範圍、溫度、操作參數（例如，頻率頻道帶）、效能參數（例如，快速或慢速晶片）等。可靜態地或動態地判定此等輪入。靜態輸入可包括（例如）實驗室中的多個積體電路之資料量測、判定或其概要’其儲存於圖丨中所示的111；收發器 144972.doc -17- 201042924 ⑽之記憶體m、接收器模組104仏〇模組㈣中。換士之’在製造RF收發器⑽之前判定靜態輪心動態輸^ 包括（例如）在好收發器⑽、接收器模組m或LO模组110 製造及操作之後所進行的判定之f料量測。可在任何時間 (f如，即時、時間上週期性地、在特定操作時間(諸如改 k頻帶或在供電時等）、輸人值改變時等）判；t動態輸入。處理器212使用（例如）軟體（亦即，儲存於記憶體中之可程式化指令）中之二分搜尋演算法（亦即，處理程序或方法）執仃調整。二分搜尋演算法為熟習進行軟_整技術者所熟知’且涉及：在資料集中間起始，#著判定向上還是向下移動-半路徑，及接著判定向上還是向下移動四分之一路徑’接著判定向上還是向下移動八分之一路徑等直至在大概五至六步(例如，對於128位元資料集m 16、8、4、2)中進行—適當判定。二分搜尋演算法有利地允坪進行迅速判定。可使用詩執行調整之其他電路或方法來替代二分搜尋演算法。 SBI 216進一步包括許多暫存器，包括暫存器i 218及暫存器2 250。處理器212(例如）以指令加之形式將脈衝寬度调整提供至SBI 216。處理器212亦將(例如)指令282提供至 21 6以用於控制本文在上文所描述的數位選擇信號 286。SBI 216接收用於脈衝寬度調整及ADc 21〇之指令， =別控㈣存248及暫存器2 25㈣分賴供數位調整k號284及數位選擇信號挪。之操作及設計個別地為熟習介面通信技術者所熟知。可使用用於提供數位調整 144972.doc 201042924 信號284及數位選擇信號286之其他電路或方法來替代SBI 216 ° DAC 21 8將數位調整信號284自數位信號轉換至類比信號以提供一類比電壓信號288。在一實例中，DAC 2 1 8可具有六個位元。類比電壓信號288提供對本端振盪器緩衝器222、224、226、228之類比或連續反饋控制。控制器件221、223、225及227(其可被表示為（例如）N型場效電晶體（FET)或P型FET)中之每一者接收同一類比電壓信號288且分別提供控制信號CS1、CS2、CS3及CS4。類比電壓信號288調整自本端電壓供應272經由每一緩衝器 222、 224、226及228以及經由每一相應控制器件221、 223、 225及227至接地電壓電位（控制器件内部未展示）所汲出之電流量。改變經由每一缓衝器222、224、226及228之電流改變四個LO輸出信號264、266、268及270中之每一者的轉換率。因此，控制器件221、223、225及227分別將控制信號CS1、CS2、CS3及CS4分別提供至LO缓衝器 222、224、226及228中之每一者以分別調整四個LO輸出信號264、266、268及270中之每一者的轉換率，其又分別調整四個LO輸出信號264、266、268及270中之每一者的脈衝寬度。信號之轉換率表示電路中任一點處的信號變化之最大速率（例如，信號脈衝之斜率）。轉換率之限制可引起電子電路中的非線性效應。調整四個LO輸出信號264、266、268 及270中之每一者的脈衝寬度允許調整相應四個LO輸出信 144972.doc •19- 201042924 號264、266、268及270中之每一者的工作週期。因此，在非理想條件下（諸如，積體電路製程、供應電壓範圍及溫度（亦即，PVT))，對四個LO輸出信號264、266、268及270 之工作週期的智慧及精確控制有利地允許RF收發器100以一達成圖1中之RF收發器1 00中的效能參數（例如，線性及雜訊係數）之所要平衡的所要之工作週期操作四個LO輸出信號264、266、268及270。可分別使用用於提供控制信號 CS1、CS2、CS3及CS4之其他電路或方法來替代控制器件 221 ' 223 ' 225及227 ° 此外，控制信號CS1、CS2、CS3及CS4可直接或間接地應用於反饋迴路中以分別調整四個LO輸出信號264、 266、268及270中之每一者的脈衝寬度。控制信號CS1、 CS2、CS3及CS4藉由分別應用於LO緩衝器222、224、226 及228而分別直接地調整四個LO輸出信號264、266、268 及270中之每一者的脈衝寬度。控制信號CS1、CS2、CS3 及CS4藉由應用於反饋迴路中之另一點（諸如，應用於除法器202或應用於LO模組200之輸入緩衝器）而分別間接地調整四個LO輸出信號264、266、268及270中之每一者的脈衝寬度。在LO模組200中，指令282、數位調整信號284、類比電壓信號288以及控制信號CS1、CS2、CS3及CS4各自以不同信號形式表示由處理器2 12判定的脈衝寬度調整。因此，此等信號中之任一者（或其他中間信號（圖中未繪示））可用以提供反饋以調整Rx LO信號142之工作週期。通常，以數 144972. doc -20- 201042924 位形式（例如，指令282、數位調整信號284)或以類比形式 (例如，類比電壓信號288以及控制信號CS1、CS2、CS3及 CS4)表示此專信號。在圖2以及圖3中所示之實例中，反饋信號自數位形式轉換至類比形式以應用於L〇緩衝器2〇4。在可用於圖2及圖3中的另一實例中，反讀信號可保持數位形式以應用於LO緩衝器204。在此狀況下，因為不再需要類比電壓信號288且控制器件221、223、225及227經調適以接收數位信號而非類比信號，所以消除DAC 21 8。舉例而言，控制器件221、223、225及227可為二進位加權控制器件（另外稱為一進位記憶體庫（binary bank))，其具有六 (6)個位兀（例如，ιχ、2χ、4χ、8χ、16χ及32χ)。控制器件中之位元的數目回應於所接收之數位信號而判定控制信號 CS1、CS2、CS3及CS4之解析度。解析度對應於反饋處理期間對Rx L◦信號之工作週期的精調（亦即，相對較小或較大的調整）。 Ο 如本文在上文中所描述，低通濾波器206提供VCM信號 276(表示四個L〇輸出信號_、_、2_27〇之平均），° 且電阻器梯形網路208提供本端參考電壓供應274(表示本端電壓供應272之一部分）。中之U)模組200中的反饋控制k路相對痛單，原因在於一平均信號276與相對精確之信號274比較，且控制信號⑶、CS2、CS3及CS4分別調整四個輪出信號264、266、268及27〇中之每一者的寬度。考慮到平均信號276與相對精確之信號Μ比較以產生控 I44972.doc 201042924 制信號CSl、CS2、CS3及CS4來分別調整四個LO輸出信號 264、266、268及270中之每一者的脈衝寬度，此反饋控制迴路（雖然經簡化）可能對於四個LO輸出信號264、266、 268及270中之每一者並不精確。舉例而言，四個LO輸出信號264、266、268及270中之一者可高於VCM信號276之平均電壓位準、低於其或與其相同。在此狀況下，用於控制信號CSl、CS2、CS3及CS4中之每一者的一類比電壓信號288可分別過多或過少地調整四個LO輸出信號264、 266、268及270之脈衝寬度。雖然圖2中所示之簡化設計可對於一些或多數設計而言係可接受的，但是一些設計可需要或有利地使用四個LO輸出信號264、266、268及270中之一者的脈衝寬度之個別調整。圖3中展示四個L0輸出信號264、266、268及270中之一者的脈衝寬度之此個別調整，圖3經說明為根據本發明之一態樣的本端振盪器（LO)模組300之方塊圖表示的第二實例，本端振盪器（L0)模組300可用於圖1中所示之RF收發器。圖3中所示之L0模組300與圖2中所示之LO模組200之間的第一差別在於圖3中之低通濾波器206現在包括提供四個 L0輸出信號之四個獨立平均電壓位準量測的四個獨立低通濾波器。舉例而言，如熟習濾波器設計技術者所個別熟知，低通濾波器206現在包括分別與電容器302、304、306 及3 08結合使用之電阻器230、232、234及236以提供四個獨立低通濾波器。由電阻器230及電容器302所表示之低通 144972.doc -22- 201042924 濾波器判定緩衝器輪出信號（由QN—〇υτ 27〇表示）之第一平均電壓位準。Φ電阻器232及電容器3〇4所表示之低通渡波器判定緩衝器輸出信號（由Qp一〇υτ 268表示）之第二平均電壓位準。由電阻器234及電容器306所表示之低通濾波器判定緩衝器輸出信號（由ΙΝ—〇υτ 266表示）之第三平均電壓位準。由電阻器236及電容器3〇8所表示之低通遽波器判定緩衝器輸出信號（由IP_〇UT 264表示）之第四平均電壓位準。〇低通濾波器206之四個輸出為共模電壓（VCM)信號31〇、 312、314及316，分別表示四個各別]：〇輸出信號264、 6 268及270之第，、第二、第三及第四平均電壓位準。可使用用於判定L〇輸出信號之四個個別平均電壓位準的其他電路或方法來替代四個個別低通濾波器2〇6。圖3中所示之L0模組3〇〇與圖2中所示之£〇模組2〇〇之間的第一差別（圖3中未詳細展示）包括ADC 2丨〇、處理器 ❹212、SBI 216、DAC 218及控制器件221、如、⑵及 227，其能夠調節四個VCM信號310、312、3 14及3 16以分別產生四個獨立類比電壓信號AVS4、AVS3、avs2及 AVS卜圖3中之一般處理程序類似於圖2中所描述之處理程序，因為處理器比較四個VCM信號中之每—者與—本端參考供應電壓信號274以判定四個VCM信號中之每一者的電壓差信號以藉此判定相應四個L〇輸出信號264、266、之“及 270中之每一者的相應脈衝寬度調整。 144972.doc •23· 201042924 DAC 218(例如，四個DAC或一個DAC加四個差量 (delta)DAC)分別產生用於四個控制器件221、223、225及 227之四個類比電壓信號（AVS 1至AVS4)以分別將四個各別及獨立控制信號（CS 1至CS4)分別提供至四個LO緩衝器 222、224、226、228。對四個 LO缓衝器 222、224、226、 228之個別控制允許對四個相應LO輸出信號264、266、 268及270的個別控制。對四個相應LO輸出信號264、 266、268及270的個別控制允許對四個相應LO輸出信號 264、266、268及270中之每一者的脈衝寬度之個別控制以調整四個相應LO輸出信號264、266、268及270中之每一者的工作週期。換言之，一個LO信號可使其脈衝寬度向上調整且另一 LO信號可使其脈衝寬度向下調整或完全不調整。獨立LO信號脈衝寬度調整可為有利之時的一實例涉及圖1中所示的接收器模組1 04之第二截點（IP2)的校準。接收器模組1 04中之IP2效能通常強烈地取決於I及Q差分LO輸出信號之工作週期的時滯或不平衡（亦即，歸因於I及Q差分 LO輸出信號之工作週期的時滯或不平衡而降級）。獨立地調整LO輸出信號264、266、268及270之脈衝寬度的能力有利地允許消除或減少藉由使用RF收發器1 00外部之耗時測試設備來調整降頻轉換模組11 8(圖1中所展示）中之混頻器偏壓電壓而執行的習知IP2校準，且（例如）「在運作中」 (亦即，如本文所解釋，即時、週期性地等）對RFIC或在行動台中執行IP2校準。可於工程實驗室中，在RFIC製造或 144972.doc -24- 201042924 生產期間，在安裝至最終產品（例如，行動台）中之後，在實地出售最終產品之後，或在使用最終產品期間等，執行此調整。換言之，LO輸出信號264、266、268及270之脈衝寬度的獨立調整有利地允許在接收器模組1〇4之操作期間進行IP2校準。如參看圖2所描述，控制信號CS1、CS2、CS3及CS4可呈圖2及圖3中所示之類比形式或呈數位形式。對於圖3中之數位實施例’消除了 DAC 218且控制器件221、223、225 及227經調適以接收數位信號，如針對圖2所描述。因此，在圖3中，四個數位調整信號284(共同而非個別地展示）將分別應用於四個控制器件221、223、225及227以分別提供對經過LO緩衝器222、224 ' 226及228中之每一者之電流的數位及獨立控制，以分別提供對L〇信號264、266、及270中之每一者之工作週期的個別控制。與相對調整相反，在L〇模組2〇〇及3〇〇中之每一者中， Q 對L〇輸出信號之工作週期的調整為絕對調整。換言之， LO輸出信號之工作週期可經調整至任何特定或所要值，且並非僅經調整以減少相位差以最小化誤差。此絕對工作 «調整有利地允許基於不同、各種及特定情況來調整工作週期。 ι 圖4說明根據本發明之—態樣的用於調整本端振盈器作請之脈衝寬度的方法4〇〇’其可分別搭配圖2或圖蚪戶; *的第-本端振盪器（L0)模組細或第二本端振盪模組300來使用。為額外清楚起見，圖4中說明方法_之 144972.doc -25- 201042924 高階步驟。參看圖2及圖3及參考相關聯之描述而明確或隱含地描述方法400之額外步驟及更多細節。在區塊401處，方法400開始。在區塊402處，方法400產生經一供應電壓272施偏壓並具有一工作週期之一本端振盪器信號264、266、268及 270 ° 在區塊403處，方法400回應於介於一第一電壓信號 276(或310、312、3 14及316)與一第二電壓信號274之間的一差而對本端振盪器信號264、266、268及270之工作週期進行絕對調整，該第一電壓信號表示本端振蘯器信號 264、266、268及270之電壓位準，該第二電壓信號表示對應於本端振盪器200(或300)之所要工作週期的供應電壓272 之一部分的一電壓位準。在區塊404處，方法400結束。總之，LO模組之第一實例200及第二實例300的一些優點包括以下内容。LO模組200及300在非理想條件下（諸如，積體電路製程、電壓供應位準及溫度變化）保持對四個LO輸出信號264、266、268及270之工作週期之精確控制。LO模組200及300允許四個LO輸出信號264、266、268 及270之工作週期（例如，約25%)的最佳選擇以達成介於接收器模組1 04中之雜訊係數與線性效能參數之間的一所要平衡。LO模組200及300使用RF收發器設計之内建式自我測試（BIST)特徵（例如，在積體電路（1C)晶片上），其不需要1C晶片外部的耗時測試設備或方法。BIST允許「在運作 144972.doc -26- 201042924 中」執行校準。因為LO模组200及300各自使用一「感測及調整」閉合迴路操作，所以L〇模組2〇〇及3〇〇可連續監視及調整L◦輸出信號264、266、268及270之工作週期。雖然已針對在降頻轉換模組丨丨8處應用於接收器模組1 〇 4 之LO杈組200及300描述本發明之態樣，但是乙〇模組2〇〇及 3〇〇亦可（例搭配發射器模組1〇6—起使用以控制升頻轉換模組136。〇 ❹ 眢代ir施例本文中所含之系統、元件、模組、方法及/或處理程序可以硬體、軟體或兩者之組合來實施，且可包括一或多個處理盗。處理器為用於執行任務之器件及/或機器可讀指 7集處理$可為能夠執行體現—處理程序之—系列指令之任何态件’ $包括(但不限於)電腦、微處理器、栌制二:特殊應用積體電路(繼)、有限狀態機、數位信：處 ^(DSP)或某—其他機構。處理器包括硬體、勒體及/或韓人：：任何組合。處理器藉由計算 '操縱、分析、修改、射所儲存及/或所接收之資訊以供可執行應用程或資訊器件使用及/或藉由將該資訊投益件而作用於該資訊。 * 可執行應用程式包含用入而實施^ (例）回應於使用者命令或輸夂1此之機器程式碼或機器可讀指♦，該等預疋功犯包括（例如）作業系理系統之功能。 &軟組應用私式或其他資訊處可執行程料❹執行-或多個特定處理料的程式碼 H4972.doc *27- 201042924 片段（亦即’機器可讀指令）、次常式，或其他獨特的程式碼區段，或可執行應用程狀部分，且可包括對所接收輸入參數（或回應於所接收輸入參數而）執行操作及提供所得輸出參數。在备種貫施例中，將可 ,,、ό -η·六子人肢彳日今、組兮使用、實把本發明。因此’該等技術既不限於硬體電路與軟體之任何特定組合，亦不限於由資料處理系統執行之指令的 ❹ 另外’貫穿此描述’將各種功能及操作描述 :由軟體程式碼執行或引起以簡化描述。然而，技術者將認識到，此等表述田 ’，、、白匕頁器執行程式碼引起。所思明的疋，該等功能由處理二:描：將顯而易見，本發明之態樣可至少部分地以軟卢理！勃即，可回應於電腦系統或其他資料處理系統之处益執仃機器可讀媒體中所含之浐入皮以. ^ Μ: η, β , 之私$序列而在電腦系統次”他貝枓處理系統中執行該等技術。機益可璜媒體包括以可 ❹ 件、個人數位助理、電腦、處哭D ’電腦、網路器 -或多個處理芎之隼人、、製造工具、具有 (亦即，儲存議發提供用以儲存當由資料處理系機S可㈣體可 ^ ^ . &、糸統執行時使該系統執行本發明之各種方法之軟體及資料 — 月之部分館存於各處。舉例。。㉚仃軟體及/或資料之不可記錄媒體(例如，唯續二：器可讀媒體包括可記錄/ 叫磁碟儲存媒：=::)、隨機存取記憶體予：存媒體、快閃記憶體器 144972.doc -28· 201042924 件、非揮發性記憶體、快取記憶體、遠端儲存器件等），以及電傳播信號、光學傳播信號、聲學傳播信號或其他形式之傳播信號（例如，載波、紅外信號、數位信號等）等。在前述說明書中’已參考本發明之特定例示性實施例描述了本發明。將顯然，在不脫離如以下申請專利範圍中閣述之本發明之更廣泛精神及範疇的情況下，可對本發明進行各種修改。因此，應按說明性意義而非限制性意義來看待本說明書及圖式。 ® 【圖式簡單說明】圖1說明根據本發明之一態樣之射頻（RF)收發器的方塊圖表示。圖2說明根據本發明之一態樣的可用於圖丨中所示之收發器中的本端振盪器（L0)模組之方塊圖表示的第一實例。圖3說明根據本發明之一態樣的可用於圖丨中所示之^^收發器中的本端振盪器（L〇)模組之方塊圖表示的第二實例。〇圖4說明根據本發明之一態樣的用於調整本端振盪器信號之脈衝寬度的方法，其可分別搭配圖2或圖3中所示之第一或第二本端振盡器（L〇)模組來使用。【主要元件符號說明】 100 射頻（RF)收發器 102 天線 104 接收器模組 106 發射器模組 108 天線切換模組 144972.doc •29- 201042924 110 112 114 116 118 120 122 124 126 128 130 132 134 136 138 140 142 144 150 152 200 201 202 204 本端振盪器（LO)模組記憶體接收器濾波器模組低雜訊放大器（LNA) 降頻轉換模組濾波及增益模組類比轉數位轉換器（ADC) 數位接收器處理模組資料輸出模組資料輸入模組數位發射器處理模組數位轉類比轉換器（DAC) 濾波及增益模組升頻轉換模組功率放大器（PA) 發射器濾波器模組 Rx LO信號 Tx LO信號天線天線本端振盪器（LO)模組電壓控制振盪器（VCO) 除法器本端振盪器（LO)緩衝器 144972.doc -30- 201042924 206 低通滤波器 208 電阻器梯形網路 210 類比轉數位轉換器（ADC) 212 處理器 214 資訊源 216 串列匯流排介面（SBI) 218 數位轉類比轉換器（DAC) 221 控制器件 Ο 222 LO缓衝器 223 控制器件 224 LO缓衝器 225 控制器件 226 LO緩衝器 227 控制器件 228 LO緩衝器 ο 230 電阻器 232 電阻器 234 電阻器 • 236 電阻器 238 電容器 240 電阻器 242 電阻器 244 電阻器 246 電阻器 144972.doc -31 · 201042924 248 暫存器1 250 暫存器2 252 正 VCO信號（VCO_P) 254 負 VCO信號（VCO_N) 256 經除法運算之信號（IP_25) 258 經除法運算之信號（IN_25) 260 經除法運算之信號（QP_25) 262 經除法運算之信號（QN_25) 264 LO輸出信號（IP_OUT) 266 LO輸出信號（IN_OUT) 268 LO輸出信號（QP_OUT) 270 LO輸出信號（QN_OUT) 272 本端電壓供應（VDD_local) 274 本端參考電壓供應信號（VREF_local) 276 共模電壓（VCM)信號 278 數位電壓信號 280 資訊信號 282 指令 284 數位調整信號 286 數位選擇信號 288 類比電壓信號 300 本端振盪器（LO)模組 302 電容器 304 電容器 144972.doc -32- 201042924 306 308 310 312 314 316 ❹ 電容器電容器共模電壓（VCM)信號共模電壓（VCM)信號共模電壓（VCM)信號共模電壓（VCM)信號 ❹ 144972.doc -33-

Claims

201042924 七、申請專利範圍： 1. 一種本端振盪器（L0)模組，其包含： ^端振盪器，其經-供應電壓施偏壓，該本端㈣ “於產生具有一工作週期之—本_器信號；及 -反饋電路，其用於回應於介於_第—電㈣號血一第二電壓信號之間的一差而對該本端_信號之該工作週期進订-絕對調整，該第_錢信號表示該本端振 Ο _號之，位準，該第二電麼信號表示對應於該本端振盪器信號之一所要工作週期的該供應電壓之一部分的一電壓位準。 2.如請求項1之l〇模組，八中忒本*而振盪器信號包括多個本端振盪器信號，及其十該反饋電路回應於一相應差而使用多個本端振蓋器信號之-平均電壓位準來調整該多個本端振盪器信號中之每一者。

如請求項1之LO模組，其中該本端振盪器信號包括多個本端振盪器信號，及其中該反饋電路回應於多個相應差而使用多個本端振盪益信號中之每一者的一電壓位準來獨立地調整該多個本端振盪器信號中之每一者。如請求項1之LO模組，其包含：一電壓控制振盪器（VC0)，其用於產生一 VC〇信號；一除法器，其用於對該VC0信號進行除法運算以產生一經除法運算之信號；及 144972.doc 201042924 一本端振盪器緩衝器，其經該供應電壓施偏壓，該本端振盪器緩衝器用於回應於接收一控制信號而缓衝該經除法運异之信號以產生表示該本端振盈器信號的一緩衝信號。 5.如請求項1之LO模組’其中該反饋電路包含：用於判定該第一電壓信號之第一構件；用於判定該第二電壓信號之第二構件；用於接收該第一電愿4古缺s β哲—雨广 »說及該第一電壓信號之第三構件；用於回應於接收該第一雷厭電昼彳5 5虎及該第二電壓信號而比較該第一電壓信號與該第-雨乂乐一电壓#唬之第四構件；用於回應於比較該第_ η ^ ^ 電堅k號與該第二電壓信號而判疋介於该第一電壓信號犰興§亥弟二電壓信號之第五構件；〜r j 差用於回應於判定介於嗲货 ^ ^ π ,,生以卓一電壓信號與該第二電 5虎之間的一差而判定一电！ 1口调整信號之第六構件；用於回應於判定該調整構件。㈣—號之第七 6. 如請求項5之LO模組’ |中 '、中5亥第一構件包含：一低通濾波器。 7. 如請求項5之L〇模組’ 1 一 φ ”中该弟二構件包含：電阻益除法器網路。 8·如請求項5之LO模組，里 _ ^ 一中該第三構件、与Γ货 , 該第五構件及該第六構件包含.再千该弟四構件、 144972.doc 201042924 一處理器。 9·如請求項5之L〇模組，其中該第七構件包含：一控制器件。 1 〇·如明求項5之LO模組，其中該反饋電路包含：韻比轉數位轉換器，其用於分別將該第一電壓信號及》亥第一電壓信號中之每一者自一類比信號格式轉換至數位“虎格式以產生一第一數位信號及一第二數位信

11. 如請求項5之LO模組，其中該反饋電路包含： -數位轉類比轉換器，其用於將該調整信號.自—數位格气轉換至類比格式以產生一類比電屋信號。 12. 如請求項1之L0模組，其中該反饋電路包含： =貝Λ源，其用於提供影響該本端振盪器信號之該工作週期的資訊， >其中該反饋電路回應於接收該資訊而對該本端振盪器 k號之该工作週期進行一絕對調整。 13. —種本端振盪器（L〇)模組，其包含：一電壓控制振盪器（vco)，其用於產生一vc〇信號；除法盗，其用於對該VCO信號進行除法運算以產生一經除法運算之信號；一本端振1器緩衝器’其經—供應電壓施偏M，該本端振盡H缓衝u於回應於接收—控號而缓衝該經除法運算之信號以產生表示—本端振Μ信號之一缓衝信號； 144972.doc 201042924 一低通遽波器，其用於判定電壓信號表示該振盪器信號之-”§號’該第- 现之—電壓位準；一電阻器除法器網路，发丹用於判定一筮-兩^ 該第二電壓信號表示一電壓信號， τ 馮於该本端振盪器信號之工作週期的該供應電壓琥之一所要一 #分的—電壓位準；類比轉數位轉換器，复 ”用於分別將該第一電壓俨號及5亥第—電壓信號中之每— 电號奴从 > 者自—類比信號格式韓梅5 一數位信號格式以產生— 飞轉換至號；第一數位信號及—第二數位信作、“Τ’原’其用於提供影響該本端振盪器信號之-工作週期的資訊； -處理器’其用於接收該第—數位信號及該第二數位信號，用於比軚該第一數位信號與該第二數位信號用於判定介於該第-數位信號與該第二數位信號之間的一差’及回應於判定該差及回應於接收該資訊而判定一調整信號；及一控制器件，其用於回應於接收該調整信號而產生該控制信號以調整該本端振盪器信號之該工作週期。 14. 15. 如請求項13之LO模組，其包含：數位轉類比轉換器’其用於將該調整信號自一數位格式轉換至一類比格式以產生一類比電壓信號，其中s亥控制器件回應於接收該類比電壓信號而產生該控制信號。一種方法，其包含： 144972.doc 201042924 16 Ο 17 18. ❹ 19. 產生經一供應電壓施偏壓並具有振盪器信號； —工作週期之一本端回應於介於一第一電壓信號與一第二電王15观之間沾差而對該本端振盪器信號之該工作週期進行一、 ^該第電壓化號表示該本端振盪器信號之一 ♦ p 5 準，^第二電壓信號表示對應於該本端振盪器之工作週期的該供應電壓之一部分的一電壓位準。 .如請求項15之方法，其包含：所要回應於一相應差而使用多個本端振盪器信號之—平岣電壓位準來調整該多個振盪器信號中之每—者。 = 如請求項15之方法，其包含：回應於多個相應差而使用多個本端振盪器信號中之每 -者之—電壓位準來獨立地調整該多個振盪器信號中之每一者0 如請求項1 5之方法，其包含：產生一VCO信號；對該VCO信號進行除法運算以產生一經除法運算之信號；及回應於接收一控制信號而緩衝該經除法運算之信號以產生表示該本端振盪器信號之一緩衝信號。如清求項15之方法’其巾對該本端振盡n信號之該工作週期進行該絕對調整包含：判定該第一電壓信號；判定該第二電壓信號； 144972.doc 201042924 接收該第一電壓信號及該第二電壓信藏；回應於接收該第-電壓信號及該第二電壓信號而比較該第一電壓信號與該第二電壓信號；回應於比較該第一電壓信號與該第二電壓信號而判定介於該第一電壓信號與該第二電壓信號之間的一差；回應於判定介於該第一電壓信號與該第二電壓信號之間的一差而判定一調整信號；及回應於判定該調整信號而產生該控制信號。 20. 21. 22. 23. 如請求項19之方法，其包含：

分別將該第一電壓信號及該第二電壓信號中之每一者自一類比信號格式轉換至一數位信號格式以產生一第一數位彳§號及一第二數位信號。如請求項19之方法，其包含：將該調整信號自-數位格式轉換至一類比格式以產生一類比電壓信號。

如清求項15之方法，其中對該本端㈣器信號之該工作週期進行該絕對調整包含：提供影響該本端振盪器信號之該工作週期的資訊；及回應於接收該資訊而對該本職信號之該工作週期進行該絕對調整。 ° 種射頻（RF)接收器，其包含：本端振盡器（LO)模組，其包含：本端振盪益，其經一供應電壓施偏壓，該本海堡器用於產生具有一工作週期 | f π瑚之一本端振盪器信號； 144972.doc -6 - 201042924 一反饋電路，其用於回應於介於一第一電壓信號與第一電壓信號之間的一差而對該本端振盪器信號之該=作週期進行一絕對調整，該第一電壓信號表示該本端振1器信號之一電壓位準，該第二電壓信號表示對應於該本端振烫器信號之一所要工作週期的該供應電壓之一部分的一電壓位準；及 ❹ ❹ -降頻轉換模組’其用於回應於接收具有'經調整之工作週期的該本端振盪器信號而將一所關自-第-頻率降頻轉換至一第二頻率。 “虎 24.如”月求項23之灯接收器，其中該降頻轉換模組包含：至少—混頻器，其用於回應於接收具有該經調整之工作週期的該本端振蘆器信號而將該所關注之接收信號自該苐一頻率混頻至該第二頻率。。儿月求項23之RF接收器，其中該本端振盈器信號之該工作週期經調整以提供該灯接收器中之所要的線所要的雜訊效能。 26. —種裝置，其包含：用於產生經一供應電壓施偏壓並具有-工作週期之一本端振盪器信號的構件；用於回應於介於一第一電壓信號與一第二電壓作號之間的一差而對該本端振Μ信號之該卫作週期進^絕對調整的構件，該第—雷 _ 壓仏唬表不该本端振盪器信號之一電壓位準’該第二電壓 %It唬表不對應於該本端振盪 B斤要工作週期的該供應電壓之—部分的一電壓位 144972.doc % 201042924 準。 27. 28. 29. 30. 如請求項26之裝置，其包含：用於回應於一相應差而使用多個本端振盪器信號之一平均電壓位準來調整該多個本端振盪器信號中之每一者的構件。如請求項26之襞置，其包含： Z於回應於多個相應差而使用多個本端振盪器信號中 :者的電壓位準來獨立地調整該多個本端振盈器 #號中之每—者的構件。如請求項26之裝置，其包含：用於產生一VCO信號之構件；用於對該VCO信號進行除法運算以產生—經除法運算之信號的構件；及用於回應於接收—控制1言號而緩衝該經除法運算之信號以產生表不該本端振盡器信號之—缓衝信號的構件。 I月求項26之裝置’其中用於對該本端振盈器信號之該工作週期進行該絕對調整的該構件包含：用於判定該第一電壓信號之構件；用於判定該第二電壓信號之構件；用於接收及第一電壓信號及該第二電壓信號之構件；用於回應於接收㈣-電壓信號及該第二㈣信號而車乂。亥第$壓被與該第二電壓信號的構件；用於回應於比較該第一雷厭;产t 斤 “ 权邊弟*壓k唬與該第二電壓信號判定介於該第一電麼作梦盥电坚彳〇就興s亥第二電壓信號之間的一 144972.doc 201042924 之構件；用於回應於判定介於該第一電壓信號與該第二電壓信號之間的一差而判定一調整信號之構件；及，用於回應於判定該調整信號而產生該控制信號的構件。

144972.doc