KR100824785B1

KR100824785B1 - 아이피투 교정기 및 아이피투 교정방법

Info

Publication number: KR100824785B1
Application number: KR1020060116009A
Authority: KR
Inventors: 김현석; 김우년
Original assignee: 삼성전자주식회사
Priority date: 2006-11-22
Filing date: 2006-11-22
Publication date: 2008-04-24
Also published as: US20080116902A1; US8000676B2

Abstract

공통 모드 피드백 루프를 이용한 IP2 교정기 및 IP2 교정 방법을 제공한다. IP2 교정기 및 IP2 교정 방법은 는 믹서의 제1 및 제2 출력 단자의 공통 모드 전압을 공통 모드 기준 전압을 비교하여 상기 믹서의 공통 모드 DC 오프셋을 제거하고, 상기 공통 모드 전압을 상기 공통 모드 기준 전압과 다를 수 있는 교정 기준 전압과 비교하여 상기 믹서의 아이피투를 교정한다.

IP2, 직접 변환 수신기, calibrator, 믹서, 공통 모드 피드백, 기준 전압

Description

아이피투 교정기 및 아이피투 교정방법{IP2 calibrator and IP2 calibrating method}

도 1은 본 발명의 일 실시예에 따른 IP2 교정기를 보여주는 도면이다.

도 2는 도 1의 기준 전압 생성기의 예를 보여주는 도면이다.

도 3은 도 1의 IP2 교정 회로의 예를 보여주는 도면이다.

도 4 내지 도 6은 도 2의 IP2 교정기를 구현하게 된 배경을 설명하기 위한 도면이다.

도 7은 종전의 IP2 교정기를 보여주는 도면이다.

본 발명은 직접 변환 수신기의 믹서에 관한 것으로서, 보다 상세하게는 믹서의 IP2(Second Intercept Point)를 교정하는 IP2 교정기에 관한 것이다.

이 경우 두 개 이상의 주파수가 비선형 시스템 또는 회로를 통과할 때 출력단에는 입력에 없던 신호가 변조되어 나타난다. 이를 상호 변조(Intermodulation, 이하 IM이라 함) 또는 혼변조라고 한다. IMD(Intermodulation Distortion)는 이러한 상호 변조 또는 혼변조 성분에 의한 왜곡을 말한다. IMD는 두 주파수가 하나의 비선형 시스템을 통과하면서 출력에서 두 주파수의 하모닉들의 합과 차에 대한 성분들에 의해 발생되며, 변조 또는 복조의 방해요소가 된다.

일반적으로 IF(Intermediate Frequency)를 사용하는 슈퍼헤테로다인 방식의 통신에서 주파수 변환 특성상 IP3(Third Intercept Point)가 중요하다. 슈퍼헤테로다인 방식의 송신기는 기저대역 신호를 IF 신호로 변환하고, IF 신호를 RF 신호로 변환한 후, RF 신호를 송신한다. 슈퍼헤테로다인 방식의 수신기는 수신된 RF 신호를IF 신호로 변환하고, IF 신호를 다시 기저대역 신호로 변환한다.

반면에 IF가 사용되지 않는 직접 변환(Direct Conversion) 방식의 통신에서 주파수 변환 특성상 IP2가 중요하다. 직접 변환 방식의 송신기는 기저대역 신호를 바로 RF 신호로 변환한 후, RF 신호를 송신한다. 직접 변환 방식의 수신기는 수신된 RF 신호를 바로 기저대역 신호로 변환한다. 이와 같은 직접 변환 통신에서 3차 IMD 항보다는 2차 IMD 항의 영향이 더 커진다. 왜냐하면 직접 변환의 경우에는 2차 IMD가 기저대역 신호에 인접되기 때문이다. 따라서 직접 변환에서는 2차 IMD항의 조절이 신호의 왜곡을 방지하는 중요한 요소가 된다.

이러한 2차 IMD항의 방해정도를 나타내는 지표가 IP2(Second Intercept Point)이다. IP2는 직접 변환 시스템의 선형성이 얼마나 좋은지를 나타내는 것으로 통신에서 매우 중요한 파라미터가 된다. 입력신호가 계속 증가하면 처음에는 작았던 2차 IMD 신호도 급격한 기울기로 인해 어느 지점에서는 원래 신호와 같은 전력 수준으로 상승하게 된다. 따라서 원래의 신호주파수 에너지와 2차 IMD가만나는 전력점을 IP2(Second Intercept Point)라고 한다. 다만, 실제로 출력전력은 2 차 IMD와 만나기 전에 포화되어 더 이상 증가되지 않기 때문에, 실제로 동등한 레벨이 되는 전력점을 의미하는 것이 아니라 증가되는 기울기로 볼 때, 동등한 레벨이 될 것이라고 예상되는 전력점이 IP2이다.

직접 변환 시스템의 선형성이 확보되기 위해서 IP2는 높아야 하는데, IP2가 높다는 것은 2차 IMD의 발생이 최소화됨을 의미한다.

일반적으로 직접 변환 수신기용 믹서는 IP2를 조절하기 위한 IP2 교정회로를 구비한다.

도 7은 종전의 IP2 교정기를 보여주는 도면이다.

IP2 교정기는 믹서 회로(10) 및 IP2 조절부(20)를 포함한다.

믹서 회로(10)는 수신된 RF 신호(VREF)가 입력되는 제1 입력단자쌍(2) 및 RF 신호(VREF)의 캐리어 주파수에 해당하는 국부 발진기의 출력신호(VLO)가 입력되는 제2 입력단자쌍(4)을 포함한다. 믹서 회로(10)는 RF 신호(VREF)의 주파수 및 국부 발진기의 출력신호(VLO)의 주파수의 차이에 해당하는 주파수를 갖는 기적대역 신호를 출력한다. 기저대역 신호는 출력단자쌍(6)으로 출력된다.

IP2 조절부(20)는 로드 저항들(RLP, RLN) 및 교정 저항(RCAL)을 포함한다. 교정 저항(RCAL)은 로드 저항(RLP) 또는 로드 저항(RLN)에 병렬로 위치한다. 교정 저항(RCAL)은 믹서 회로(10)의 부정합(mismatch)을 보상한다. 상기 믹서 회로(10)의 차동 출력신호는 VOP와 VON이다.

IM2 출력 전압을 공통 모드 및 차동 모드에서 구하여 이를 합산하면, 총 IM2 출력 전압이 얻어진다.

공통 모드에서의 IM2 출력 전압을 V_IM2,CM이라 한다면, 수학식 1과 같이 나타낼 수 있다.

[수학식 1]

V_IM2,cm = icm(R + △R - Rc) - icm(R - △R) = icm(2△R - Rc)

여기서 Rc는 삽입된 교정용 저항 RCAL에 의해 감소된 저항값을 나타낸다. 또한 icm 공통 모드에서의 전류를 나타낸다.

차동 모드에서의 IM2 출력 전압을 V_IM2,dm이라 한다면, 수학식 2와 같이 나타낼 수 있다.

[수학식 2]

V_IM2,dm = idm(R + △R - Rc) + idm(R - △R) = idm(2R - Rc)

여기서 Rc는 삽입된 교정용 저항 RCAL에 의해 감소된 저항값을 나타낸다. 또한 idm은 차동 모드에서의 전류를 나타낸다.

따라서, 총 IM2 출력 전압 V_IM2는 다음의 식으로 표현된다.

[수학식 3]

V_IM2 = V_IM2,cm + V_IM2,dm = Idm(2R - Rc) + icm(2△R - Rc)

V_IM2에서 Rc를 적절히 조절하여 V_IM2가 최소가 되도록 조절하여 IP2를 교정한다.

상술한 교정 저항을 이용하여 IP2를 교정하는 방법은 반도체 제조 공정상 그 한계를 가지고 있다. 즉 △R은 R의 약 0.1 ~ 10% 범위에 있으므로 Rc도 R의 약0.1 ~ 10% 범위에 있게 된다. 또한, 이 범위의 저항을 실현하기 위해 RCAL은 R의 약 10배에서 1,000배 정도의 값이 되고 R의 저항이 수십 KΩ이면, RCAL은 수십 MΩ 이 되므로 RCAL을 반도체 공정으로 구현하는데 무리가 따르게 된다. 매우 큰 저항을 구현하기 위해서는 반도체 기판상에서 차지하는 면적이 크게 된다. IP2 교정을 위해 저항성 로드를 사용하는 IP2 교정회로는 높은 이득과 선형성이 요구되는 구조에서는 충분한 전압 마진을 가질 수 없다는 한계점을 갖는다.

이와 같은 한계점을 극복하기 위하여 다양한 방식의 IP2 교정기들이 제안되고있다. 공통 모드 피드백 회로를 이용하여 믹서의 IP2를 교정하는 방식에 대해서는 대한민국 공개특허 2005-0080387호(미국 공개특허 20060145706호)에 개시되어 있다. 공통 모드 피드백 회로를 이용한 IP2를 교정기는 도 1의 IP2 교정기에 비해 비교적 쉽게 구현될 수 있다.

그렇지만 공통 모드 피드백 회로를 이용하여 믹서의 IP2를 교정할 때 DC 오프셋이 생길 가능성이 있고, DC 오프셋을 제거하면 IP2 특성이 저하될 가능성이 있다.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로 본 발명은 공통 모드 피드백 회로를 이용하여 믹서의 IP2 교정 및 DC 오프셋 제거를 효과적으로 수행할 수 있는 IP2 교정기 및 IP2 교정 방법을 제공하는 것을 그 목적으로 한다.

그렇지만 이상의 목적은 예시적인 것으로서 본 발명은 목적은 이에 한정되지 는 않는다.

상술한 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 아이피투 교정기는 믹서의 제1 및 제2 출력 단자의 공통 모드 전압과 공통 모드 기준 전압을 비교하여 상기 믹서의 공통 모드 DC 오프셋을 제거하는 공통 모드 피드백 회로, 상기 공통 모드 전압을 교정 기준 전압과 비교하여 상기 믹서의 아이피투를 교정하는 아이피투 교정 회로 및 상기 공통 모드 전압을 입력받고 상기 교정 기준 전압을 생성하는 기준 전압 생성기를 포함한다.

삭제

상기 기준 전압 생성기는 상기 공통 모드 전압과 상기 교정 기준 전압을 비교하는 비교기, 및 상기 비교기의 출력에 따라 상기 교정 기준 전압을 갱신하는 피드백 루프를 포함할 수 있다. 상기 기준 전압 생성기는 클럭에 동기해서 동작할 수 있다.

상기 피드백 루프는 제어 코드에 따라 상기 교정 기준 전압을 생성하는 전압원, 및 상기 비교기의 출력에 따라 상기 제어 코드를 생성하고, 상기 생성된 제어 코드를 제공하는 제어 코드 생성기를 포함할 수 있다. 상기 제어 코드 생성기는 상기 생성된 제어 코드를 저장하는 레지스터를 포함할 수 있다.

상기 아이피투 교정 회로는 상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제1 출력 단자의 부하 임피던스를 변화시키는 제1 피드백 회로, 및 상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제2 출력 단자의 부하 임피던스를 변화시키는 제2 피드백 회로를 포함할 수 있다.

상기 제1 피드백 회로는 제1 전류원, 제2 전류원, 상기 제1 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제1 NMOS 트랜지스터, 상기 제2 전류원과 소스가 연결되고 게이트로 상기 교정 기준 전압을 입력받는 제2 NMOS 트랜지스터, 상기 제1 및 제2 NMOS 트랜지스터들의 소스들간을 연결하는 제1 가변 임피던스, 상기 제1 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 전원 전압이 연결된 제1 PMOS 트랜지스터, 상기 제2 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 상기 전원 전압이 연결된 제2 PMOS 트랜지스터, 상기 제1 PMOS 트랜지스터와 미러를 이루고 상기 제1 출력 단자와 드레인이 연결된 제1 교정 트랜지스터를 포함할 수 있다.

상기 제2 피드백 회로는 제3 전류원, 제4 전류원, 상기 제3 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제3 NMOS 트랜지스터, 상기 제4 전류원과 소스가 연결되고 게이트로 상기 교정 기준 전압을 입력받는 제4 NMOS 트랜지스터, 상기 제3 및 제4 NMOS 트랜지스터들의 소스들간을 연결하는 제2 가변 임피던스, 상기 제3 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 전원 전압이 연결된 제3 PMOS 트랜지스터, 상기 제4 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 상기 전원 전압이 연결된 제4 PMOS 트랜지스터, 상기 제3 PMOS 트랜지스터와 미러를 이루고, 상기 제2 출력 단자와 드레인이 연결된 제2 교정 트랜지스터를 포함할 수 있다.

상기 공통 모드 피드백 회로는 제5 전류원, 상기 제5 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제5 NMOS 트랜지스터, 상기 제5 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제6 NMOS 트랜지스터, 상기 제5 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 전원 전압이 연결된 제5 PMOS 트랜지스터, 상기 제6 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 상기 전원 전압이 연결된 제6 PMOS 트랜지스터, 상기 제6 PMOS 트랜지스터와 미러를 이루고, 상기 제1 출력 단자와 드레인이 연결된 제1 공통 모드 피드백 트랜지스터, 상기 제6 PMOS 트랜지스터와 미러를 이루고, 상기 제2 출력 단자와 드레인이 연결된 제2 공통 모드 피드백 트랜지스터를 포함할 수 있다.

상술한 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 아이피투 교정 방법은 믹서의 제1 및 제2 출력 단자의 공통 모드 전압과 공통 모드 기준 전압을 비교하여 상기 믹서의 공통 모드 DC 오프셋을 제거하는 단계, 상기 공통 모드 전압을 교정 기준 전압과 비교하여 상기 믹서의 아이피투를 교정하는 단계 및 상기 공통 모드 전압을 입력받고 상기 교정 기준 전압을 생성하는 단계를 포함한다.

삭제

상기 교정 기준 전압을 생성하는 단계는 상기 공통 모드 전압과 상기 교정 기준 전압을 비교하는 단계, 및 상기 비교 결과에 따라 상기 교정 기준 전압을 갱신하는 단계를 포함할 수 있다.

상기 교정 기준 전압을 갱신하는 단계는 상기 비교 결과에 따라 제어 코드를 생성하는 단계, 및 상기 제어 코드에 따라 상기 교정 기준 전압을 생성하는 단계를 포함할 수 있다.

상기 믹서의 아이피투를 교정하는 단계는 상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제1 출력 단자의 부하 임피던스를 변화시키는 단계, 및 상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제2 출력 단자의 부하 임피던스를 변화시키는 단계를 포함할 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 설명의 편의상 동일한 구성요소에 대해서는 동일한 참조 번호를 부여한다.

IP2 교정기는 공통 모드 전압(Vcm)과 공통 모드 기준 전압(Vcmref)을 비교하여 믹서(110)의 공통 모드 DC 오프셋을 제거하고, 공통 모드 전압(Vcm)을 교정 기준 전압(Vcalref)과 비교하여 믹서(110)의 IP2를 교정한다.

이를 위하여 IP2 교정기는 믹서의 출력 단자들(Voutp, Voutm)의 공통 모드 전압(Vcm)과 공통 모드 기준 전압(Vcmref)을 비교하여 믹서(110)의 공통 모드 DC 오프셋을 제거하는 공통 모드 피드백 회로(120)와 공통 모드 전압(Vcm)을 교정 기준 전압(Vcalref)과 비교하여 믹서(110)의 IP2를 교정하는 IP2 교정 회로(130)를 포함한다.

공통 모드 피드백 회로(120)는 공통 모드 전압(Vcm)을 게이트로 입력받는 NMOS 트랜지스터(121)와, 공통 모드 기준 전압(Vcmref)을 게이트로 입력받는 NMOS 트랜지스터(122)와, NMOS 트랜지스터들(121, 122)의 소스와 연결되고 바이어스 전류를 제공하는 전류원(125)과, NMOS 트랜지스터(121)의 드레인과 드레인 및 소스가 연결되고 전원 전압과 연결된 PMOS 트랜지스터(123)와, NMOS 트랜지스터(122)의 드레인과 드레인 및 소스가 연결되고 전원 전압과 연결된 PMOS 트랜지스터(124)와, PMOS 트랜지스터(124)와 미러를 이루고 드레인이 제1 출력 단자(Voutp)와 연결되고 소스가 전원 전압과 연결된 제1 공통 모드 피드백 트랜지스터(126)와, PMOS 트랜지스터(124)와 미러를 이루고 드레인이 제2 출력 단자(Voutm)와 연결되고 소스가 전원 전압과 연결된 제2 공통 모드 피드백 트랜지스터(126)를 포함한다.

공통 모드 피드백 회로(120)의 동작 원리를 살펴본다.

만일 공통 모드 전압(Vcm)이 공통 모드 기준 전압(Vcmref)보다 커진다면, NMOS 트랜지스터(121)로 흐르는 전류의 크기가 NMOS 트랜지스터(122)로 흐르는 전류보다 커질 것이다. 이 경우에 PMOS 트랜지스터(124)의 게이트 전압은 높아지게 되고, PMOS 트랜지스터(124)와 미러를 이루는 공통 모드 피드백 트랜지스터들(126, 127)에 게이트 전압 또한 높아진다. 공통 모드 피드백 트랜지스터들(126, 127)의 게이트 전압이 높아지면 공통 모드 피드백 트랜지스터들(126, 127)의 임피던스가 증가하게 되고, 그 결과 출력 단자들(Voutp, Voutm)의 전압은 낮아지게 된다. 공통 모드 전압(Vcm)은 출력 단자들(Voutp, Voutm)의 전압 평균이므로 공통 모두 전압(Vcm) 또한 낮아지게 된다.

반면 공통 모드 전압(Vcm)이 공통 모드 기준 전압(Vcmref)보다 작아다면, NMOS 트랜지스터(121)로 흐르는 전류의 크기가 NMOS 트랜지스터(122)로 흐르는 전류보다 작아질 것이다. 이 경우에 PMOS 트랜지스터(124)의 게이트 전압은 낮아지게 되고, PMOS 트랜지스터(124)와 미러를 이루는 공통 모드 피드백 트랜지스터들(126, 127)에 게이트 전압 또한 낮아진다. 공통 모드 피드백 트랜지스터들(126, 127)의 게이트 전압이 낮아지면 공통 모드 피드백 트랜지스터들(126, 127)의 임피던스가 감소하게 되고, 그 결과 출력 단자들(Voutp, Voutm)의 전압은 높아지게 된다. 공통 모드 전압(Vcm)은 출력 단자들(Voutp, Voutm)의 전압 평균이므로 공통 모두 전압(Vcm) 또한 높아지게 된다.

공통 모드 피드백 회로(120)는 상술한 바와 같은 피드백 과정을 통해 공통 모드 전압(Vcm)을 공통 모드 기준 전압(Vcmref)에 근접시킨다. DC 오프셋이 발생하여 공통 모드 전압(Vcm)이 상승하게 되거나 하강하게 되더라도 공통 모드 피드백 회로(120)는 피드백 과정을 통해 공통 모드 DC 오프셋을 제거한다.

IP2 교정 회로(130)는 공통 모드 전압(Vcm)과 교정 기준 전압(Vcalref)을 비교한 후 출력 단자들(Voutp, Voutm)의 로드 임피던스를 변화시시켜 믹서(110)의 IP2를 교정한다. 이를 위하여 IP2 교정 회로(130)는 2 개의 피드백 회로를 포함한다. IP2 교정 회로(130)에 대한 보다 상세한 설명은 도 3을 참조하여 후술한다.

IP2 교정기는 교정 기준 전압(Vcalref)을 생성하는 기준 전압 생성기(140)를 더 포함할 수 있다. 기준 전압 생성기(140)는 공통 모드 전압(Vcm)을 입력받고 클럭(CLK)에 동기해서 교정 기준 전압(Vcalref)을 갱신한다. 기준 전압 생성기(140)에 대한 보다 구체적인 설명은 도 2를 참조하여 설명한다.

도 2는 도 1의 기준 전압 생성기의 예를 보여주는 도면이다.

기준 전압 생성기(140)는 공통 모드 전압(Vcm)을 입력받고 교정 기준 전압(Vcalref)를 생성한다. 구체적으로 기준 전압 생성기(140)는 공통 모드 전압(Vcm)과 교정 기준 전압(Vcalref)을 비교하고, 비교 결과에 따라 교정 기준 전압(Vcalref)을 갱신한다.

이를 위하여 기준 전압 생성기(140)는 공통 모드 전압(Vcm)과 교정 기준 전압(Vcalref)을 비교하는 비교기(210)와, 비교기의 출력에 따라 교정 기준 전압(Vcalref)을 갱신하는 피드백 루프(220)를 포함한다.

기준 전압 생성기(140)는 수신기 믹서가 오프일 때 RESET 상태를 유지하고, 수신기 믹서가 온일 때 동작하면서 교정 기준 전압(Vcalref)을 갱신한다. 기준 전압 생성기(140)는 교정 기준 전압(Vcalref)이 소정의 기준 값에 도달하면 교정 기준 전압(Vcalref)을 유지(hold)한다. 기준 전압 생성기(140)는 클럭(CLK)에 동기해서 교정 기준 전압(Vcalref)을 생성한다.

피드백 루프(220)는 비교기의 출력(비교 결과)에 따라 제어 코드를 생성하 고, 제어 코드에 상응하는 교정 기준 전압(Vcalref)을 생성한다.

피드백 루프(220)는 비교기(210)의 출력에 따라 제어 코드를 생성하는 제어 코드 생성기(222)와 제어 코드에 상응하는 교정 기준 전압(Vcalref)을 생성하는 전압원(221)을 포함한다.

제어 코드 생성기(222)는 제어 코드를 저장하기 위한 레지스터(223)를 포함하며, 비교기(210)의 출력에 따라 레지스터(223)에 저장된 제어 코드를 갱신한다. 교정 기준 전압(Vcalref)이 소정의 기준 값에 도달하면 유지 신호(HOLD)가 입력되고, 이 때 제어 코드 생성기(222)는 레지스터(223)에 저장된 제어 코드를 유지한다.

도 3은 도 1의 IP2 교정 회로의 예를 보여주는 도면이다.

IP2 교정 회로(130)는 공통 모드 전압(Vcm)과 교정 기준 전압(Vcalref)을 비교한 후 비교 결과에 대응하여 제1 및 제2 출력 단자(Voutp, Voutm)의 로드 임피던스를 변화시킨다.

이를 위하여 IP2 교정 회로(130)는 제1 출력 단자(Voutp)의 로드 임피던스를 변화시키는 제1 피드백 회로(310)와, 제2 출력 단자(Voutm)의 로드 임피던스를 변화시키는 제2 피드백 회로(320)를 포함한다.

상기 제1 피드백 회로(310)는 바이어스 전류를 제공하는 제1 및 제2 전류원들(315, 316)와, 제1 전류원(315)과 소스가 연결되고 게이트로 공통 모드 전압(Vcm)을 입력받는 제1 NMOS 트랜지스터(311)와, 제2 전류원(316)과 소스가 연결되고 교정 기준 전압(Vcalfer)을 입력받는 제2 NMOS 트랜지스터(312)와, 제1 및 제 2 NMOS 트랜지스터들(311, 312)의 소스들간을 연결하는 제1 가변 임피던스(317)와, 제1 NMOS 트랜지스터(311)와 드레인이 연결되고 소스와 전원 전압이 연결된 제1 PMOS 트랜지스터(313)와, 제2 NMOS 트랜지스터(312)와 드레인이 연결되고 소스와 전원 전압이 연결된 제2 PMOS 트랜지스터(314)와, 제1 PMOS 트랜지스터(313)와 미러를 이루고, 제1 출력 단자(Voutp)와 드레인이 연결된 제1 교정 트랜지스터(318)를 포함한다.

상기 제2 피드백 회로(320)는 바이어스 전류를 제공하는 제3 및 제4 전류원들(325, 326)와, 제3 전류원(325)과 소스가 연결되고 게이트로 공통 모드 전압(Vcm)을 입력받는 제3 NMOS 트랜지스터(321)와, 제4 전류원(326)과 소스가 연결되고 교정 기준 전압(Vcalfer)을 입력받는 제4 NMOS 트랜지스터(332)와, 제3 및 제4 NMOS 트랜지스터들(321, 322)의 소스들간을 연결하는 제2 가변 임피던스(327)와, 제3 NMOS 트랜지스터(321)와 드레인이 연결되고 소스와 전원 전압이 연결된 제3 PMOS 트랜지스터(323)와, 제4 NMOS 트랜지스터(322)와 드레인이 연결되고 소스와 전원 전압이 연결된 제4 PMOS 트랜지스터(324)와, 제3 PMOS 트랜지스터(323)와 미러를 이루고, 제2 출력 단자(Voutm)와 드레인이 연결된 제2 교정 트랜지스터(328)를 포함한다.

제1 피드백 회로(310)와 제2 피드백 회로(320)는 앞서 설명한 도 1의 공통 모드 피드백 회로(120)의 같은 방식으로 공통 모드 전압(Vcm)을 피드백시켜 제1 및 제2 출력 단자들(Voutp, Voutm)의 로드 임피던스를 변화시킨다.

한편 제1 및 제2 가변 임피던스들(317, 327)의 임피던스를 조정함으로써 제1 피드백 회로(310)의 이득과 제2 피드백 회로(320)의 이득을 다르게 할 수 있다. 제1 피드백 회로(310)와 제2 피드백 회로(320)의 이득차는 수신기 믹서의 IP2를 교정하는데 사용된다.

이하에서는 IP2 교정 회로에서 공통 모드 전압(Vcm) 대신에 교정 기준 전압(Vcalref)을 사용한 이유에 대해 설명한다.

도 3의 제2 및 제4 NMOS 트랜지스터들(312, 322)의 게이트에 교정 기준 전압(Vcalref) 대신에 공통 모드 피드백 회로에서 사용되는 공통 모드 기준 전압(Vcmref)를 사용한다고 가정하자.

이 경우에 IP2 교정 회로의 소신호 모델(400)은 도 4와 같다.

이 때 IM2 출력 전압은 수학식 4와 같이 표현될 수 있다.

[수학식 4]

단,

이고,

이다.

여기서 V_IM2,CM은 공통 모드에서 구한 IM2 출력 전압이고, V_IM2,DM은 차동 모드에서 구한 IM2 출력 전압을 의미하고, i_IM2,CM은 공통 모드 전류를 의미하고, i_IM2,DM은 차동 모드 전류를 의미한다.

이 때 제1 출력 단자(Voutp)와 제2 출력 단자(Voutm)에서 바라본 임피던스의 차이는 수학식 5에 의해 표현될 수 있다.

[수학식 5]

Gcalp와 Gcalm은 각각 제1 피드백 회로와 제2 피드백 회로를 등가적으로 표현했을 때의 트랜스컨덕턴스를 의미하고, Gcmfb은 공통 모드 피드백 회로를 등가적으로 표현했을 때의 트랜스컨덕턴스를 의미한다.

이 때 Gcalp와 Gcalm를 각각

와

로 표현하면, 임피던스의 차이는 수학식 6으로 표현될 수 있다.

[수학식 6]

수학식 6을 잘 살펴보면, 임피던스의 차이가 커지려면 공통 모드 피드백 회로의 이득은 낮추고 제1 피드백 회로 및 제2 피드백 회로의 이득 차이를 크게 해야 한다. 수학식 6에 의해 표현되는 임피던스의 차이는 교정 범위(calibration range)라고 할 수 있다.

이와 같이 IP2 교정기에 의해 믹서 부하의 불균형을 수학식 6에 표현된 정도로 교정할 수 있다. 그렇지만 도 4는 믹서의 바이어스가 균형적이라는 가정하에 계산된 것이다. 실제로 믹서의 IP2를 교정하면 차동 모드 DC 오프셋이 발생되는데 이와 같이 IP2 교정에 의해 차동 모드 DC 오프셋이 발생하는 과정에 대해서는 도 5를 참조하여 설명한다.

도 5의 소신호 모델(500)에서 믹서의 불균형은 오프셋 전류(ioffset)로 표현된다.

이와 같은 불균형이 존재할 때, 공통 모드 피드백 회로에 의해서도 공통 모드 전압(Vcm)은 공통 모드 기준 전압(Vcm_ref)와 동일하게 되지 않는다.

이 때, 공통 모드 전압(Vcm)과 공통 모드 기준 전압(Vcm_ref)의 관계는 수학식 7를 표현될 수 있다.

[수학식 7]

공통 모드 전압(Vcm)과 공통 모드 기준 전압(Vcm_ref)의 차이를 공통 전압 오프셋(Vcmoffset)이라고 정의하면, 공통 전압 오프셋은 수학식 8과 같다.

[수학식 8]

이 때, 제1 피드백 회로와 제2 피드백 회로의 출력 전류는 수학식 9로 정의될 수 있다.

[수학식 9]

제1 피드백 회로와 제2 피드백 회로의 출력 전류의 차(Icaloffset)는 수학식 10으로 표현될 수 있다.

[수학식 10]

수학식 10을 정리하면 제1 피드백 회로와 제2 피드백 회로의 출력 전류의 차(Icaloffset)는 수학식 11로 표현할 수 있다.

[수학식 11]

수학식 11을 살펴보면, 제1 피드백 회로와 제2 피드백 회로의 출력 전류의 차(Icaloffset)는 제1 피드백 회로와 제2 피드백 회로의 이득 차에 비례하고, 공통 모드 피드백 회로의 이득에 반비례한다. 따라서 제1 피드백 회로와 제2 피드백 회로의 출력 전류의 차(Icaloffset)를 줄이기 위해서는(오프셋 전류(ioffset)의 효과를 감소시키기 위해서) 제1 피드백 회로와 제2 피드백 회로의 이득차를 줄이고, 공통 모드 피드백 회로의 이득을 늘릴 필요가 있다.

그렇지만 수학식 6을 참조하면 IP2 교정 범위를 넓히려면 제1 피드백 회로와 제2 피드백 회로의 이득차를 늘리고, 공통 모드 피드백 회로의 이득을 줄일 필요가 있다.

믹서의 IP2 특성을 개선하면 차동 모드 DC 오프셋이 발생할 수 있고, 차동 모드 DC 오프셋을 제거하면 믹서의 IP 특성이 나빠질 수 있다.

본 발명의 실시예는 이와 같은 문제점을 해결하기 위하여 공통 모드 피드백 회로와 IP2 교정 회로의 기준 전압을 달리한다.

도 6의 소신호 모델(600)을 참조하면 공통 모드 피드백 회로에는 공통 모드 기준 전압(Vcmref)를 기준 전압으로 인가되지만, IP2 교정 회로에 포함된 제1 피드백 회로와 제2 피드백 회로에는 공통 모드 기준 전압(Vcmref)과 독립된 교정 기준 전압(Vcalref)을 기준 전압으로 인가된다.

따라서 공통 모드 전압(Vcm)은 공통 모드 피드백 회로에 의해 최대한 공통 모드 기준 전압(Vcmref)와 가깝게 유지하고, 믹서의 IP2 특성은 IP2 교정 회로에 의해 개선될 수 있다.

상술한 바와 같이 본 발명에 실시예에 따른 따른 본 발명의 실시예에 따른 IP2 교정기 및 IP2 교정 방법은 공통 모드 피드백 회로를 이용하여 믹서의 IP2 교정 및 차동 모드 DC 오프셋 제거한다.

IP2 교정기 및 IP2 교정 방법은 기존의 공통 모드 피드백 방식의 IP2 교정기와 달리 공통 모드 DC 오프셋 제거를 위한 공통 모드 피드백 회로와 IP2 교정을 위한 IP2 교정 회로의 기준 전압을 서로 달리한다. 이에 따라, IP2 교정기 및 IP2 교정 방법은 믹서의 차동 모드 DC 오프셋 제거와 IP2 교정을 효과적으로 수행할 수 있다.

이상에서의 실시예들은 모두 예시적인 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

믹서의 제1 및 제2 출력 단자의 공통 모드 전압과 공통 모드 기준 전압을 비교하여 상기 믹서의 공통 모드 DC 오프셋을 제거하는 공통 모드 피드백 회로;

상기 공통 모드 전압을 교정 기준 전압과 비교하여 상기 믹서의 아이피투를 교정하는 아이피투 교정 회로; 및

상기 공통 모드 전압을 입력받고 상기 교정 기준 전압을 생성하는 기준 전압 생성기를 포함하는 아이피투 교정기.
삭제
제1항에 있어서, 상기 기준 전압 생성기는

상기 공통 모드 전압과 상기 교정 기준 전압을 비교하는 비교기; 및

상기 비교기의 출력에 따라 상기 교정 기준 전압을 갱신하는 피드백 루프를 포함하는 것을 특징으로 하는 아이피투 교정기.
제3항에 있어서, 상기 기준 전압 생성기는 클럭에 동기해서 동작하는 것을 특징으로 하는 아이피투 교정기.
제4항에 있어서, 상기 피드백 루프는

제어 코드에 따라 상기 교정 기준 전압을 생성하는 전압원; 및

상기 비교기의 출력에 따라 상기 제어 코드를 생성하고, 상기 생성된 제어 코드를 제공하는 제어 코드 생성기를 포함하는 것을 특징으로 하는 아이피투 교정기.
제5항에 있어서, 상기 제어 코드 생성기는 상기 생성된 제어 코드를 저장하는 레지스터를 포함하는 것을 특징으로 하는 아이피투 교정기.
제1항에 있어서, 상기 아이피투 교정 회로는

상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제1 출력 단자의 부하 임피던스를 변화시키는 제1 피드백 회로; 및

상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제2 출력 단자의 부하 임피던스를 변화시키는 제2 피드백 회로를 포함하는 것을 특징으로 하는 아이피투 교정기.
제7항에 있어서, 상기 제1 피드백 회로는

제1 전류원;

제2 전류원;

상기 제1 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제1 NMOS 트랜지스터;

상기 제2 전류원과 소스가 연결되고 게이트로 상기 교정 기준 전압을 입력받는 제2 NMOS 트랜지스터;

상기 제1 및 제2 NMOS 트랜지스터들의 소스들간을 연결하는 제1 가변 임피던스;

상기 제1 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 전원 전압이 연결된 제1 PMOS 트랜지스터;

상기 제2 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 상기 전원 전압이 연결된 제2 PMOS 트랜지스터; 및

상기 제1 PMOS 트랜지스터와 미러를 이루고, 상기 제1 출력 단자와 드레인이 연결된 제1 교정 트랜지스터를 포함하는 것을 특징으로 아이피투 교정기.
제7항에 있어서, 상기 제2 피드백 회로는

제3 전류원;

제4 전류원;

상기 제3 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제3 NMOS 트랜지스터;

상기 제4 전류원과 소스가 연결되고 게이트로 상기 교정 기준 전압을 입력받는 제4 NMOS 트랜지스터;

상기 제3 및 제4 NMOS 트랜지스터들의 소스들간을 연결하는 제2 가변 임피던스;

상기 제3 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 전원 전압이 연결된 제3 PMOS 트랜지스터;

상기 제4 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 상기 전원 전압이 연결된 제4 PMOS 트랜지스터; 및

상기 제3 PMOS 트랜지스터와 미러를 이루고, 상기 제2 출력 단자와 드레인이 연결된 제2 교정 트랜지스터를 포함하는 것을 특징으로 아이피투 교정기.
제7항에 있어서, 상기 공통 모드 피드백 회로는

제5 전류원;

상기 제5 전류원과 소스가 연결되고 게이트로 상기 공통 모드 전압을 입력받는 제5 NMOS 트랜지스터;

상기 제5 전류원과 소스가 연결되고 게이트로 상기 공통 모드 기준 전압을 입력받는 제6 NMOS 트랜지스터;

상기 제5 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 전원 전압이 연결된 제5 PMOS 트랜지스터;

상기 제6 NMOS 트랜지스터의 드레인과 드레인 및 게이트가 연결되고 소스와 상기 전원 전압이 연결된 제6 PMOS 트랜지스터;

상기 제6 PMOS 트랜지스터와 미러를 이루고, 상기 제1 출력 단자와 드레인이 연결된 제1 공통 모드 피드백 트랜지스터; 및

상기 제6 PMOS 트랜지스터와 미러를 이루고, 상기 제2 출력 단자와 드레인이 연결된 제2 공통 모드 피드백 트랜지스터를 포함하는 것을 특징으로 아이피투 교정기.
믹서의 제1 및 제2 출력 단자의 공통 모드 전압과 공통 모드 기준 전압을 비교하여 상기 믹서의 공통 모드 DC 오프셋을 제거하는 단계;

상기 공통 모드 전압을 교정 기준 전압과 비교하여 상기 믹서의 아이피투를 교정하는 단계; 및

상기 공통 모드 전압을 입력 받고 상기 교정 기준 전압을 생성하는 단계를 포함하는 아이피투 교정 방법.
삭제
제11항에 있어서, 상기 교정 기준 전압을 생성하는 단계는

상기 공통 모드 전압과 상기 교정 기준 전압을 비교하는 단계; 및

상기 비교 결과에 따라 상기 교정 기준 전압을 갱신하는 단계를 포함하는 것을 특징으로 하는 아이피투 교정 방법.
제13항에 있어서, 상기 교정 기준 전압을 갱신하는 단계는

상기 비교 결과에 따라 제어 코드를 생성하는 단계; 및

상기 제어 코드에 따라 상기 교정 기준 전압을 생성하는 단계를 포함하는 것을 특징으로 하는 아이피투 교정 방법.
제11항에 있어서, 상기 믹서의 아이피투를 교정하는 단계는

상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제1 출력 단자의 부하 임피던스를 변화시키는 단계; 및

상기 공통 모드 전압과 상기 교정 기준 전압을 비교한 후 상기 제2 출력 단자의 부하 임피던스를 변화시키는 단계를 포함하는 것을 특징으로 하는 아이피투 교정 방법.