KR100468359B1 - 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치 - Google Patents

국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치 Download PDF

Info

Publication number
KR100468359B1
KR100468359B1 KR10-2002-0066913A KR20020066913A KR100468359B1 KR 100468359 B1 KR100468359 B1 KR 100468359B1 KR 20020066913 A KR20020066913 A KR 20020066913A KR 100468359 B1 KR100468359 B1 KR 100468359B1
Authority
KR
South Korea
Prior art keywords
local oscillation
oscillation signal
phase
quadrature
correction circuit
Prior art date
Application number
KR10-2002-0066913A
Other languages
English (en)
Other versions
KR20040038046A (ko
Inventor
김본기
김보은
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR10-2002-0066913A priority Critical patent/KR100468359B1/ko
Priority to US10/697,988 priority patent/US7116953B2/en
Publication of KR20040038046A publication Critical patent/KR20040038046A/ko
Application granted granted Critical
Publication of KR100468359B1 publication Critical patent/KR100468359B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 LO 경로를 통하여 I/Q 부정합을 보정하는 보정 회로를 이용한 국부 발진기 및 이를 이용한 수신 장치에 관한 것이다. 본 발명의 일실시예에 따른 국부 발진기는, 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 각각 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서, 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및 국부 발진부의 제1 및 제2 지연셀에 인가되는 바이어스 전류를 서로 다르게 설정함으로써, 국부 발진부에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다. 본 발명의 다른 실시예에 따라서는 보정 회로는 제1 및 제2 지연셀에 인가되는 바이어스 전압을 서로 다르게 설정하거나, 제1 및 제2 지연셀에 포함된 능동 소자의 폭, 또는 수동 소자의 임피던스 값을 서로 다르게 설정함으로써, 국부 발진부에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어한다.

Description

국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호 간 부정합 보정 회로를 이용한 국부 발진기 및 이를 이용한 수신 장치{Local Oscillator using I/Q Mismatch Compensating Circuit through LO Path and Receiver using thereof}
본 발명은 통신 시스템에 관한 것으로서, 더욱 상세하게는 수신 장치의 동 위상 신호(In-phase signal) 및 직교 위상 신호(Quadrature-phase signal) 간에 발생된 위상 부정합(phase mismatch)을 보정하기 위한 회로에 관한 것이다.
도 1은 종래의 무선 주파수 수신 장치를 개략적으로 도시한 회로도이다.
도 1에 도시된 바와 같이, 종래의 무선 주파수 수신 장치는 저잡음 증폭기(110), 제1 및 제2 믹서(120, 130), 국부 발진기(140), 및 제1 및 제2 기저 대역 회로(150, 160)로 구성된다.
저잡음 증폭기(110)는 안테나를 통해 수신된 무선 주파수 신호를 증폭시켜 제1 및 제2 믹서(120, 130)에 인가한다. 제1 및 제2 믹서(120, 130)는 증폭된 무선 주파수 신호를 각각 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ와 믹싱하여, 중간 주파수 또는 기저 대역 신호를 출력한다. 제1 및 제2 기저 대역 회로(150, 160)는 각각 제1 및 제2 믹서(120, 130)에서 출력된 신호를 증폭, 여과시켜 동 위상 신호 I 및 직교 위상 신호 Q를 출력한다.
일반적으로 무선 통신 시스템에 있어서, 무선 주파수 송신 장치는 데이터를 동 위상 채널 및 직교 위상 채널의 양 채널에 실어 송신한다. 따라서, 원하는 신호를 완전하게 복원하기 위해서는 서로 90 도의 위상차를 가지는 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ가 필요하게 되며, 이러한 동 위상 국부발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ의 위상이 정확히 90도가 되지 않게 될 경우에는, 최종적으로 신호를 복원하였을 때 비트 에러율(Bit Error Rate)이 높아지게 된다. 특히, 양 채널로의 신호 분리가 높은 주파수에서 일어나는 직접 변환 방식의 수신기나 이미지 제거 방식의 수신기의 경우, 동 위상 신호 I 및 직교 위상 신호 Q 간의 부정합은 시스템 전반에 심각한 문제를 일으킬 수 있다.
그러나, 실제 무선 주파수 수신 장치에 있어서, 절연체의 두께, 소자의 크기 또는 스페이스의 차이, 반도체 물질의 다양한 크리스탈 구조, 및 레이아웃(layout)의 부정합 등으로 인하여, 국부 발진기를 구성하는 지연셀들의 특성이 이상적으로 일치하지 않는다. 이러한 지연셀들 간의 특성 불일치는 국부 발진기에서 출력되는 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ간의 위상 부정합을 발생시키며, 이는 수신 장치의 I/Q 신호간 부정합을 발생시키는 중요 원인이 된다. 나아가, 수신 장치의 I 및 Q 경로에 있는 소자들 간에 발생된 부정합 또한 무선 주파수 수신 장치의 I/Q 부정합을 발생시키는 요인 중 하나이다.
당업자에게 자명한 바와 같이, 동 위상 신호 I 및 직교 위상 신호 Q 간에 발생된 크기 부정합은 크게 문제가 되지 않으나, 주파수가 올라감에 따라 두 신호 경로 사이의 길이나 소자 특성 등에 의하여 위상 부정합은 문제를 일으킬 소지가 있다.
동 위상 신호 I 및 직교 위상 신호 Q 사이에 발생된 위상 부정합을 보정하기 위한 종래 기술로서, 믹서를 통과한 기저 대역의 동 위상 신호 I 및 직교 위상 신호 Q를 보정하는 방법과, 무선 주파수 신호의 I 경로 및 Q 경로를 보정하는 방법이 있다. 그러나, 이러한 종래 기술은 I/Q 신호간 위상 부정합을 보정하기 위하여 신호 경로(signal path)에 보정 회로를 부가하여야 하는 단점이 있다. 즉, 작은 신호가 지나가는 경로에 보정 회로를 부가하는 것은 시스템에서 요구하는 이득, 잡음, 선형성 특성을 열화시킬 우려가 있으며, 나아가, 이미 제작된 회로에서는 응용이 어렵다는 문제가 있다.
본 발명의 목적은 수신 장치에 있어서, 동 위상 신호 및 직교 위상 신호 간 발생된 위상 부정합을 보정하기 위한 회로를 제공하는 것이다.
본 발명의 다른 목적은 국부 발진기에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 발생된 위상 부정합을 보정하기 위한 것이다.
본 발명의 다른 목적은 전체 시스템의 이득 특성, 잡음 특성 및 선형성 등에 실질적으로 영향을 미치지 않고, 동 위상 신호 및 직교 위상 신호 간에 발생된 위상 부정합을 보정하기 위한 회로를 제공하는 것이다.
본 발명의 다른 목적은 이미 제작된 회로에서도 쉽게 동 위상 신호 및 직교 위상 신호 간의 위상 부정합을 보정할 수 있는 회로를 제공하는 것이다.
도 1은 종래의 수신 장치를 개략적으로 도시한 회로도.
도 2는 본 발명의 일실시예에 따른 수신 장치를 도시한 회로도.
도 3은 도 2에 도시된 국부 발진기 및 보정 회로를 본 발명의 일실시예에 따라 도시한 회로도.
도 4는 도 3에 도시된 국부 발진기 및 보정 회로의 내부 구성을 좀 더 상세하게 도시한 회로도.
도 5는 국부 발진 신호에 따른 믹서의 이득과 잡음 특성을 도시한 파형도.
도 6은 본 발명의 다른 실시예에 따른 지연셀 및 보정 회로를 도시한 회로도.
도 7a는 본 발명의 다른 실시예에 따른 보정 회로를 도시한 회로도.
도 7b는 본 발명의 다른 실시예에 따른 보정 회로를 도시한 회로도.
도 8a는 본 발명의 다른 실시예에 따른 보정 회로를 도시한 회로도.
도 8b는 본 발명의 다른 실시예에 따른 보정 회로를 도시한 회로도.
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 국부 발진기는, 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 동 위상 국부 발진 신호 및 직교 위상 국부 발진신호를 제공하는 국부 발진기에 있어서, 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및 국부 발진부의 제1 및 제2 지연셀에 흐르는 바이어스 전류를 서로 다르게 설정함으로써, 국부 발진부에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다.
본 발명의 일실시예에 따른 국부 발진기에 있어서, 국부 발진부의 제1 지연셀은 + 및 - 입력단, + 및 - 출력단, 및 보정단을 구비하고, + 및 - 입력단에 인가된 신호의 위상을 변환하여 각각 - 및 + 출력단으로 출력하고, 국부 발진부의 제2 지연셀은 제1 지연셀의 - 및 + 출력단에 각각 접속되는 + 및 - 입력단, 제1 지연셀의 + 및 - 입력단에 각각 접속되는 - 및 + 출력단, 및 보정단을 구비하고, + 및 - 입력단에 인가된 신호를 위상을 변환하여 각각 - 및 + 출력단으로 출력하되, 보정단에 인가되는 전류에 의하여 제1 및 제2 지연셀에 흐르는 바이어스 전류가 제어된다.
본 발명의 일실시예에 따른 국부 발진기에 있어서, 보정 회로는 제1 및 제2 가변 전류 소오스를 포함하고, 제1 및 제2 가변 전류 소오스는 각각 제1 및 제2 지연셀의 보정단 및 제1 전원 간에 접속된다.
본 발명의 다른 실시예에 국부 발진기는, 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서, 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및 제1 및 제2 지연셀에 인가되는 바이어스 전압을 서로 다르게 설정함으로써, 국부 발진부에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다.
본 발명의 다른 실시예에 따른 국부 발진기는, 출력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서, 제1, 제2 및 제3 단자를 구비하고, 제3 단자에 인가되는 전압에 비례하여 제1 단자로부터 제2 단자로 흐르는 전류의 양이 제어되는 지연셀의 능동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및 능동 소자의 제1, 제2 및 제3 단자에 각각 접속되는 제1, 제2, 및 제3 터미널을 구비하고, 제1 및 제2 지연셀의 능동 소자의 폭을 다르게 설정함으로써, 국부 발진부에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다.
본 발명의 다른 실시예에 따른 국부 발진기에 있어서, 보정 회로는, 제1, 제2 및 제3 단자를 구비하고 제3 단자에 인가되는 전압에 비례하여 제1 단자로부터 제2 단자로 흐르는 전류의 양이 제어되는 보정회로의 능동 소자 및 스위치 수단을 하나 이상 포함하고, 보정회로의 능동 소자의 제1 단자는 보정 회로의 제2 터미널을 형성하고, 보정회로의 능동 소자의 제2 단자는 스위치 수단의 일단과 접속되며, 보정회로의 능동 소자의 제3 단자는 보정 회로의 제1 터미널을 형성하고, 스위치 수단의 타단은 보정 회로의 제3 터미널을 형성한다.
본 발명의 다른 실시예에 따른 국부 발진기에 있어서, 능동 소자는 nMOSFET 소자이고, 제1 단자는 드레인, 제2 단자는 소오스, 제3 단자는 게이트이다.
본 발명의 다른 실시예에 따른 국부 발진기에 있어서, 능동 소자는 pMOSFET 소자이고, 제1 단자는 소오스, 제2 단자는 드레인, 제3 단자는 게이트이다.
본 발명의 다른 실시예에 따른 국부 발진기는, 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서, 특정 임피던스를 갖는 지연셀의 수동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및 지연셀의 수동 소자의 일단 및 타단 간에 접속되는 제1 및 제2 터미널을 구비하고, 제1 및 제2 지연셀에 포함된 수동 소자의 임피던스 값을 다르게 함으로써, 국부 발진부에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다.
본 발명의 다른 실시예에 따른 국부 발진기에 있어서, 보정 회로는 특정 임피던스를 갖는 보정회로의 수동 소자 및 스위치 수단을 포함하고, 보정회로의 일단은 보정 회로의 제1 터미널을 형성하고, 타단은 스위치 수단의 일단과 접속되며, 스위치 수단의 타단은 보정 회로의 제2 터미널을 형성한다.
본 발명의 다른 실시예에 따른 국부 발진기에 있어서, 수동 소자는 인덕터이다.
본 발명의 다른 실시예에 따른 국부 발진기에 있어서, 수동 소자는 커패시터이다.
본 발명의 일실시예에 따른 수신 장치는, 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기, 입력 신호를 국부 발진기에서 출력된 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및 국부 발진기의 제1 및 제2 지연셀에 흐르는 바이어스 전류를 서로 다르게 설정함으로써, 국부 발진기에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다.
본 발명의 다른 실시예에 따른 수신 장치는, 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기, 입력 신호를 국부 발진기에서 출력된 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및 국부 발진기의 제1 및 제2 지연셀에 인가되는 바이어스 전압을 서로 다르게 설정함으로써, 국부 발진기에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로를 포함한다.
본 발명의 다른 실시예에 따른 수신 장치는, 제1, 제2 및 제3 단자를 구비하고, 제3 단자에 인가되는 전압에 비례하여 제1 단자로부터 제2 단자로 흐르는 전류의 양이 제어되는 지연셀의 능동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기, 입력 신호를 국부 발진기에서 출력된 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및 지연셀의 능동 소자의 제1, 제2 및 제3 단자에 각각 접속되는 제1, 제2, 및 제3 터미널을 구비하고, 제1 및 제2 지연셀의 능동 소자의 폭을 다르게 설정함으로써, 제1 및 제2 믹서에서 출력되는 신호간 부정합을 보정하는 보정 회로를 포함한다.
본 발명의 다른 실시예에 따른 수신 장치는, 특정 임피던스를 갖는 지연셀의 수동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기, 입력 신호를 국부 발진기에서 출력된 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및 지연셀의 수동 소자의 일단 및 타단 간에 접속되는 제1 및 제2 터미널을 구비하고, 제1 및 제2 지연셀의 수동 소자의 임피던스 값을 다르게 함으로써, 제1 및 제2 믹서에서 출력되는 신호간 부정합을 보정하는 보정 회로를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 수신 장치를 도시한 회로도이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 수신 장치는 제1 및 제2 믹서(210, 230), 국부 발진기(250), 검지 회로(270), 및 보정 회로(290)를 포함한다.
제1 및 제2 믹서(210, 230)는 입력된 신호(signal)를 각각 동 위상 및 직교위상 국부 발진 신호 LOI, LOQ와 믹싱하여, 기저 대역(base band) 또는 중간 주파수(IF) 신호를 출력한다.
국부 발진기(250)는 제1 및 제2 보정단(201, 203)을 구비하고, 크기가 실질적으로 동일하고, 위상이 실질적으로 90도의 차이를 갖는 동 위상 및 직교 위상 국부 발진 신호 LOI, LOQ를 출력한다. 나아가, 제1 및 제2 보정단(201, 203)에 인가된 보정 신호에 의하여, 출력되는 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ의 정합 특성을 제어한다.
본 발명의 일실시예에 따른 국부 발진기(250)는 후술하는 바와 같이, 2 이상의 지연셀을 포함하고, 각각의 지연셀들 간에 부정합을 유도함으로써, 출력되는 국부 발진 신호간의 위상 정합 특성을 제어한다. 즉, 국부 발진 신호간 발생된 위상 부정합을 상쇄할 수 있는 역 부정합을 미연에 발생시킴으로써, 동 위상 및 직교 위상 국부 발진 신호 LOI, LOQ간 발생될 위상 부정합을 억제하는 것이다. 본 발명의 일실시예에 따른 수신 장치에 있어서, 국부 발진기(250)는 직교 전압 제어 발진기이다.
검지 회로(270)는 제1 및 제2 믹서(210, 230)에서 각각 출력된 동 위상 신호 I 및 직교 위상 신호 Q 간의 부정합을 검지하고, 제1 및 제2 제어 신호 Sctr1, Str2를 출력한다. 본 발명의 일실시예에 따른 수신 장치에 있어서, 검지 회로(270)는 이미 당업계에서 널리 사용되고 있는 회로 또는 장치를 이용하여 구현될 수 있다. 예컨데, 오실로스코프(oscilloscope)와 같은 장비를 이용하여, 제1 및 제2 믹서(210, 230)에서 출력되는 동 위상 신호 및 직교 위상 신호 간 위상 부정합을 검지할 수 있으며, 이외의 다양한 아날로그 또는 디지털 회로를 이용하여 구현이 가능하다. 또한, 검지 회로(270)는 초기 수신 장치의 I/Q 정합 특성을 검지하여 제어 신호를 출력 한 후, 실제 수신 장치 사용 시에는 제거될 수 있으며, 이 경우에는 초기 설정된 제어 신호가 계속적으로 보정 회로에 인가될 수 있다.
보정 회로(290)는 상기 검지 회로(270)에서 출력된 제1 및 제2 제어 신호 Sctr1, Sctr2에 의하여, 국부 발진기(250)의 제1 및 제2 보정단(201, 203)으로 보정 신호를 출력한다. 도 2에서는 보정 회로(290)를 국부 발진기(250)와 별도로 표현하였으나, 보정 회로(290)를 국부 발진기(250)의 내부에 설치할 수 있음은 물론이며, 이 경우, 국부 발진기는 국부 발진부(250) 및 보정 회로(290)를 포함하는 형태를 띄게 된다.
이하, LO 경로를 통한 수신 장치의 I/Q 부정합 보정 회로에 대한 다양한 실시예를 상세히 설명한다. 그러나, 본 발명의 정신은 이하에서 설명하는 구체적인 실시예에 한정되는 것은 아니며, LO 경로를 통하여, 수신 장치의 I/Q 부정합을 보정하는 모든 개념에 적용될 수 있다.
지연셀에 제공되는 바이어스 전류를 제어함으로써, 부정합을 보정하는 실시예 .
도 3은 도 2에 도시된 국부 발진기(250) 및 보정 회로(290)를 본 발명의 일실시예에 따라 도시한 회로도이다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 국부 발진기(250)는제1 및 제2 지연셀(310, 330)을 포함하고, 보정 회로(290)는 제1 및 제2 가변 전류 소오스 I31, I32를 포함한다. 당업자에게 자명한 바와 같이, 본 발명의 본질은 국부 발진기(250)에 포함된 지연셀 및 보정 회로(290)에 포함된 가변 전류 소오스의 특정 숫자에 한정되지 않으며, 실시예에 따라 그 숫자를 증가시킬 수 있다.
이하, 도 3을 참조하여, 이들의 구성 및 접속 관계를 설명한다.
국부 발진기(250)의 제1 지연셀(310)은 + 및 - 입력단, + 및 - 출력단, 및 보정단(301)을 구비하며, + 및 - 입력단에 인가된 신호의 위상을 변환하여 각각 - 및 + 출력단으로 전송한다. 국부 발진기(250)의 제2 지연셀(330)은 + 및 - 입력단, + 및 - 출력단, 및 보정단(303)을 구비하며, + 및 - 입력단에 인가된 신호의 위상을 변환하여 - 및 + 출력단으로 각각 전송한다.
본 발명의 일실시예에 따른 국부 발진기에 있어서, 제1 및 제2 지연셀(310, 330)은 서로 링형으로 접속된다. 즉, 제1 지연셀(310)의 - 및 + 출력단은 제2 지연셀(330)의 + 및 -입력단과 접속되며, 제2 지연셀(330)의 - 및 + 출력단은 제1 지연셀(310)의 + 및 - 입력단과 접속된다. 제1 및 제2 지연셀(310, 330)의 보정단(301, 303)은 각각 국부 발진기(250)의 제1 및 제2 보정단(201, 203)을 형성한다.
보정 회로(290)의 제1 및 제2 가변 전류 소오스 I31, I32는 각각 국부 발진기(250)의 제1 및 제2 보정단(201, 203)에 접속되어, 국부 발진기(250)의 제1 및 제2 보정단(201, 203)에 전류를 공급한다.
이하, 국부 발진기(250) 및 보정 회로(290)의 동작을 설명한다.
국부 발진기(250)는 제1 및 제2 지연셀(310, 330)을 링형으로 접속시킴으로써, 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ를 출력한다. 즉, 제1 지연셀(310)의 - 및 + 출력단에는 크기가 실질적으로 동일하고, 위상이 실질적으로 90도 및 270도인 신호가 출력된다. 제2 지연셀(330)의 - 및 + 출력단에는 크기가 실질적으로 동일하고, 위상이 실질적으로 180도 및 0도인 신호가 출력된다. 따라서, 서로 90도의 위상차를 갖는 제2 지연셀(330)의 + 출력단 및 제1 지연셀(310)의 - 출력단의 신호를 이용하거나, 제2 지연셀(330)의 - 출력단 및 제1 지연셀(310)의 + 출력단의 신호를 이용하면 직교 국부 발진기(250)의 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ를 얻을 수 있다.
보정 회로(290)의 제1 및 제2 가변 전류 소오스 I31, I32는 검지 회로(270)에서 출력된 제1 및 제2 제어 신호 Sctr1, Sctr2에 의하여 전류 값이 결정되고, 제1 및 제2 지연셀(310, 330)의 보정단(301, 303)에 전류를 공급한다. 즉, 본 발명의 일실시예에 따른 보정 회로(290)는 제1 및 제2 지연셀(310, 330)에 제공되는 전류 값을 서로 다르게 함으로써, 국부 발진기에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어한다. 다시 말하면, 국부 발진 신호 간 발생될 위상 부정합을 상쇄시킬 수 있는 역 부정합을 제1 및 제2 가변 전류 소오스 I31, I32를 통해 발생시킴으로써, 국부 발진 신호간 위상 부정합을 억제한다.
나아가, 본 발명의 다른 실시예에 따라서는, 기저 대역 동 위상 신호 I 및 기저 대역 직교 위상 신호 Q 간 발생될 위상 부정합만큼 국부 발진기(250)의 제1및 제2 지연셀(310, 330)에 흐르는 전류를 서로 다르게 함으로써, 동 위상 및 직교 위상 국부 발진 신호 LOI, LOQ의 위상을 전치 왜곡(pre-distortion)시킬 수 있다. 따라서, 동 위상 신호 I 및 직교 위상 신호 Q 간 발생될 위상 부정합을 보정할 수 있다. 다만, 이 경우에, 제1 및 제2 국부 발진 신호 LOI, LOQ의 크기 부정합도 발생하게 되는데, 제1 및 제2 국부 발진 신호 LOI, LOQ의 크기 부정합은 후술하는 바와 같이, 수신 장치에 실질적인 영향을 미치지 않는다.
도 4는 도 3에 도시된 국부 발진기(250) 및 보정 회로(290)의 내부 구성을 좀 더 상세하게 도시한 회로도이다. 다만, 제1 및 제2 지연셀(310, 330) 및 제1 및 제2 가변 전류 소오스 I31, I32는 실질적으로 동일한 구조로 형성되므로, 여기서는 제1 지연셀(310) 및 제1 바이어스 전류 I31만을 도시하였다.
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 제1 지연셀(310)은 제1 내지 제6 PMOS 트랜지스터 MP41~MP46, 제1 및 제2 NMOS 트랜지스터 MN41, MN42, 인덕터 L41, 및 커패시터 C41를 포함한다.
이하, 도 4를 참조하여 본 발명의 일실시예에 따른 국부 발진기(250) 및 보정 회로(290)를 좀더 상세히 설명한다. 다만, 도 4에 도시된 제1 지연셀(310)은 이미 본 발명이 속하는 기술 분야에서 널리 알려진 것이고, 본 발명이 국부 발진기(250)의 특정 구현에 한정되는 것이 아니므로, 여기서, 본 발명의 본질과 거리가 있는 구성 및 동작에 대한 상세한 설명은 생략하기로 한다.
제1 지연셀(310)의 제1 PMOS 트랜지스터 MP41는 제1 지연셀(310)에 바이어스전류를 제공하는 소자로서, 제3 내지 제6 PMOS 트랜지스터 MP43~MP46에 흐르는 전류를 결정한다. 제1 및 제2 NMOS 트랜지스터 MN41, MN42의 게이트는 서로 크로스-커플드(cross-coupled) 되어, 상대방의 드레인에 접속되고, 소오스는 접지됨으로써, 제1 지연셀(310)의 -gm을 형성한다.
제2 PMOS 트랜지스터 MP42의 소오스는 전원에 접속되고, 게이트는 제1 PMOS 트랜지스터 MP41의 게이트에 접속된다. 따라서, 제1 PMOS 트랜지스터 MP41의 드레인에는 제2 PMOS 트랜지스터 MN42의 드레인에 흐르는 전류와 실질적으로 동일한 양의 전류가 흐르게 된다.
인덕터 L41 및 커패시터 C41는 서로 공진을 일으킴으로써, 원하는 공진 주파수에서 국부 발진기(250)가 발진하도록 한다.
보정 회로(290)의 제1 가변 전류 소오스 I31는 제2 PMOS 트랜지스터 MP42의 드레인에 전류를 공급하며, 제1 제어 신호 Sctr1에 의하여 공급되는 전류의 양이 결정된다. 따라서, 제1 PMOS 트랜지스터 MP41의 드레인에는 제1 가변 전류 소오스 I31에서 공급되는 전류의 양과 실질적으로 동일한 양의 전류가 흐르게 되고, 이로써, 제1 가변 전류 소오스 I31의 전류 양을 가변시킴으로써, 지연셀(310)에 흐르는 바이어스 전류의 양을 조절할 수 있다.
본 발명의 일실시예에 따른 수신 장치는 제1 및 제2 지연셀(310, 330)에 흐르는 바이어스 전류의 양을 서로 다르게 함으로써, 제1 및 제2 믹서(210, 230)에 각각 인가되는 국부 발진 신호간 위상 부정합을 보정한다. 즉, LO 경로를 통해 수신 장치의 I/Q 신호간 부정합을 보정함으로써, 전체 시스템의 이득 특성, 잡음 특성 및 선형성에 실질적인 영향을 미치지 않게 된다.
또한, 검지 회로(270)를 무선 주파수 수신 장치 회로의 외부에 설치하여, 보정 회로(290)의 제1 및 제2 바이어스 전류 I31, I32를 회로 외부에서 제어 가능하도록 구성할 수 있다. 따라서, 회로 내에 별도의 회로가 필요 없으며, 이미 제작된 회로에도 쉽게 응용할 수 있다.
도 5는 국부 발진 신호에 따른 믹서의 이득과 잡음 특성을 도시한 파형도이다.
도 5에 도시된 바와 같이, 국부 발진 신호의 크기가 어느 이상이 되면 믹서의 이득 및 노이즈 특성은 거의 변하지 않는다. 또한, 일반적으로 무선 주파수 수신 장치에 있어서, 국부 발진 신호는 보통 도 5에 도시된 Vc 이상의 크기를 가진 신호를 사용하므로, 국부 발진 신호에서 발생된 크기 부정합은 믹서의 이득이나 잡음 특성에 거의 영향을 주지 않는다. 따라서, 국부 발진기(250)의 제1 및 제2 지연셀(310, 330)에 서로 다른 바이어스 전류를 도통시킴으로써 발생되는 크기 부정합은, 시스템에 실질적인 영향을 미치지 않는다.
지연셀에 제공되는 바이어스 전압을 제어함으로써, 부정합을 보정하는 실시예 .
도 6은 본 발명의 다른 실시예에 따른 지연셀 및 보정 회로를 도시한 회로도이다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 보정 회로는 국부 발진기(250)의 각 지연셀에 인가되는 바이어스 전압(Vbias)을 서로 다르게 설정함으로써, 출력되는 신호의 위상을 제어한다는 점에서 도 3 및 도 4에 도시된 본 발명의 일실시예에 따른 보정 회로와 차이가 있다.
본 발명의 다른 실시예에 따른 보정 회로는 제1 PMOS 트랜지스터 MP61에 인가되는 전압을 제어함으로써, 제1 PMOS 트랜지스터 MP61의 드레인에 흐르는 전류 양을 제어한다. 즉, 제1 및 제2 지연셀(310, 330)의 바이어스 전압을 서로 다르게 설정함으로써, 각각의 지연셀에 흐르는 전류 값을 서로 다르게 조절할 수 있고, 국부 발진기(250)에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호 간의 위상 부정합을 보정할 수 있다.
지연셀에 포함된 능동 소자의 폭(width)을 제어함으로써, 부정합을 보정하는 실시예 .
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 보정 회로를 도시한 회로도이다.
도 7a는 PMOS 트랜지스터의 폭을 제어하기 위한 보정 회로이고, 도 7b는 NMOS 트랜지스터의 폭을 제어하기 위한 보정 회로이다.
일반적으로, 능동 소자를 이용하여, 지연셀을 구현함에 있어서, 각각의 능동 소자들은 여러 개의 능동 소자가 병렬로 연결되어 사용되고 있다. 즉, 병렬 접속되는 능동 소자의 개수에 따라서, 능동 소자의 실제적인 사이즈(width)가 변화하게 된다. 따라서, 도 7a 및 도 7b와 같이, 능동 소자에 스위치 수단을 접속시켜, 각각의 스위치 수단의 온-오프를 다르게 설정하면, 제1 및 제2 지연셀(310, 330)의 출력 신호간의 부정합을 유도해 낼 수 있다.
이하, 도 7a 및 도 7b에 도시된 보정 회로의 구성 및 동작을 상세히 설명한다.
도 7a는 제1 및 제2 지연셀(310, 330)에 포함된 PMOS 트랜지스터의 폭을 제어하기 위한 것으로서, 하나 이상의 PMOS 트랜지스터 MPa 및 스위치 수단 SW11을 포함한다.
보정 회로에 포함된 각각의 PMOS 트랜지스터 MPa, MPb, MPc의 게이트는 서로 접속되어 보정 회로의 제1 단자(701)를 형성하고, 소오스는 서로 접속되어 보정 회로의 제2 단자(702)를 형성한다. 또한, 각각의 PMOS 트랜지스터 MPa, MPb, MPc의 드레인은 제1 내지 제3 스위치 수단 SW11, SW12, SW13의 일단에 각각 접속되고, 제1 내지 제3 스위치 수단 SW11, SW12, SW13의 타단은 서로 접속되어 보정 회로의 제3 단자(703)를 형성한다.
도 7b는 제1 및 제2 지연셀(310, 330)에 포함된 NMOS 트랜지스터의 폭을 제어하기 위한 것으로서, 하나 이상의 NMOS 트랜지스터 MNa 및 스위치 수단 SW21을 포함한다.
보정 회로에 포함된 각각의 NMOS 트랜지스터 MNa, MNb, MNc의 게이트는 서로 접속되어 보정 회로의 제1 단자(711)를 형성하고, 드레인은 서로 접속되어 보정 회로의 제2 단자(712)를 형성한다. 또한, 각각의 NMOS 트랜지스터 MNa, MNb, MNc의 소오스는 제1 내지 제3 스위치 수단 SW21, SW22, SW23의 일단에 각각 접속되고, 제1 내지 제3 스위치 수단 SW21, SW22, SW23의 타단은 서로 접속되어 보정 회로의 제3 단자(713)를 형성한다.
본 발명의 다른 실시예에 따른 수신 장치에 있어서, 제1 및 제2 지연셀(310,330)에 포함된 어느 하나의 능동 소자에 도 7a 및 도 7b에 도시된 보정 회로를 접속시키고, 각각의 스위치의 온-오프를 다르게 설정하면, 제1 및 제2 지연셀(310, 330)의 부정합을 발생시킬 수 있다.
즉, 제1 및 제2 지연셀(310, 330)에 포함된 어느 하나의 PMOS 트랜지스터의 게이트에 도 7a에 도시된 보정 회로의 제1 단자(701)를 접속시키고, 소오스에 보정 회로의 제2 단자(702)를 접속시키며, 드레인에 보정 회로의 제3 단자(703)를 접속시킨다. 이와 동일한 방식으로, 제1 및 제2 지연셀(310, 330)에 포함된 어느 하나의 NMOS 트랜지스터에 도 7b에 도시된 보정 회로의 제1, 제2 및 제3 단자(711, 712, 713)를 접속시킨다.
보정 회로는 제1 및 제2 지연셀(310, 330)에 포함된 대칭되는 능동 소자에 접속될 수 있으며, 어느 하나의 지연셀에만 접속될 수도 있다. 또한 실시예에 따라서는 P형 보정 회로 및 N형 보정 회로 모두 접속될 수 있으며, 특정 보정 회로가 복수의 대칭 소자에 접속될 수도 있다.
대칭 되는 능동 소자에 N형 또는/및 P형 보정 회로를 접속시키고, 각각의 보정 회로에 포함된 스위치에 제어 신호를 인가함으로써, 각 능동 소자의 폭를 조절할 수 있다. 즉, 제1 및 제2 지연셀(310, 330)에 포함된 서로 대칭적인 능동 소자의 폭을 서로 다르게 함으로써, 출력 되는 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ간에 발생된 위상 부정합을 보정할 수 있다.
또한, 상기 설명한 바와 같이, 수신 장치의 기저 대역 동 위상 신호 I 및 기저 대역 직교 위상 신호 Q 간 발생될 위상 부정합 만큼 국부 발진기(250)의 제1 및 제2 지연셀(310, 330)에 포함된 능동 소자의 폭을 서로 다르게 함으로써, 동 위상 및 직교 위상 국부 발진 신호 LOI, LOQ의 위상을 전치 왜곡시킬 수 있다. 따라서, 동 위상 신호 I 및 직교 위상 신호 Q 간 발생될 위상 부정합을 보정할 수 있다.
지연셀(310, 330)에 포함된 수동 소자의 임피던스 값을 제어함으로써, 부정합을 보정하는 실시예 .
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 보정 회로를 도시한 회로도이다.
도 8a는 제1 및 제2 지연셀(310, 330)에 포함된 인덕터의 인덕턴스를 제어하기 위한 보정 회로이고, 도 8b는 제1 및 제2 지연셀(310, 330)에 포함된 커패시터의 커패시턴스를 제어하기 위한 보정 회로이다.
상기 설명한 바와 같이, 제1 및 제2 지연셀(310, 330)의 인덕터 및 커패시터는 서로 공진을 발생시켜 원하는 공진 주파수에서 국부 발진기(250)가 발진하도록 하는 소자이다. 본 발명의 다른 실시예에 따른 보정 회로는 제1 및 제2 지연셀(310, 330)에 포함된 인덕터 L 또는 커패시터 C의 임피던스 값을 서로 다르게 설정함으로써, 출력되는 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ간 부정합을 보정한다.
이하, 도 8a 및 도 8b를 참조하여, 본 발명의 다른 실시예에 따른 보정 회로의 구성 및 동작을 좀 더 상세히 설명한다.
도 8a에 도시된 본 발명의 다른 실시예에 따른 보정 회로는 하나 이상의 인덕터 및 스위치 수단을 포함한다. 각각의 인덕터 L81, L82, L83의 일단은 서로 접속되어, 보정 회로의 일단(801)을 형성하고, 타단은 각각 스위치 수단 SW31, SW32, SW33의 일단과 접속된다. 스위치 수단 SW31, SW32, SW33의 타단은 서로 접속되어, 보정 회로의 타단(802)을 형성한다.
이와 마찬가지로, 도 8b에 도시된 본 발명의 다른 실시예에 따른 보정 회로는 하나 이상의 커패시터 및 스위치 수단을 포함한다. 각각의 커패시터 C81, C82, C83의 일단은 서로 접속되어, 보정 회로의 일단(811)을 형성하고, 타단은 각각 스위치 수단 SW41, SW42, SW43의 일단과 접속된다. 스위치 수단 SW41, SW42, SW43의 타단은 서로 접속되어 보정 회로의 타단(812)을 형성한다.
도 8a 및 도 8b에 도시된 본 발명의 다른 실시예에 따른 보정 회로는 제1 및 제2 지연셀(310, 330)에 포함된 인덕터 또는 커패시터의 일단 및 타단간에 접속되어, 지연셀의 인덕턴스 값 또는 커패시턴스 값을 제어한다. 즉, 제1 및 제2 지연셀(310, 330)의 인덕턴스 값 또는 커패시턴스 값을 서로 다르게 설정함으로써, 출력되는 동 위상 국부 발진 신호 LOI및 직교 위상 국부 발진 신호 LOQ간 위상 부정합을 보정한다.
본 발명의 다른 실시예에 따른 보정 회로는 국부 발진기를 구성하는 2 이상의 지연셀에 있어서, 각각의 지연셀에 포함된 수동 소자의 임피던스 값을 서로 다르게 설정함으로써, 지연셀들 간의 부정합을 유도하는 것이다. 따라서, 실시예에따라서는, 도 8a 또는 도 8b에 도시된 보정 회로가 하나의 지연셀에만 제공될 수 있으며, 경우에 따라서는 도 8a 또는 도 8b에 도시된 보정 회로가 모든 지연셀에 제공될 수도 있다.
본 발명에 따르면, 국부 발진기에서 출력되는 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호의 위상 부정합을 보정함으로써, 수신 장치의 동 위상 신호 및 직교 위상 신호 간 위상 정합 특성을 개선할 수 있다.
또한, 수신 장치의 동 위상 신호 경로 및 직교 위상 신호 경로에서 발생될 위상 부정합만큼, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호의 위상을 왜곡시킴으로써, 기저 대역의 동 위상 신호 및 직교 위상 신호 간 위상 부정합을 보정할 수 있다.
나아가, 국부 발진 신호의 경로를 통해 위상 부정합을 보정함으로써, 전체 시스템의 이득 특성, 잡음 특성 및 선형성에 실질적인 영향을 미치지 않고, 위상 부정합 만을 보정할 수 있다.
더 나아가, 국부 발진기의 제1 및 제2 지연셀에 접속된 보정 회로를 회로 외부에서 제어함으로써, 이미 제작된 회로에서도 쉽게 동 위상 신호 I 및 직교 위상 신호 Q 간의 위상 부정합을 보정할 수 있다.

Claims (16)

  1. 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서,
    제1 및 제2 지연셀을 구비하고, 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및
    상기 국부 발진부의 상기 제1 및 제2 지연셀에 흐르는 바이어스 전류를 서로 다르게 설정함으로써, 상기 국부 발진부에서 출력되는 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로
    를 포함하는 국부 발진기.
  2. 제1항에 있어서,
    상기 국부 발진부의 제1 지연셀은 + 및 - 입력단, + 및 - 출력단, 및 보정단을 구비하고, 상기 + 및 - 입력단에 인가된 신호의 위상을 변환하여 각각 상기 - 및 + 출력단으로 출력하고,
    상기 국부 발진부의 제2 지연셀은 상기 제1 지연셀의 상기 - 및 + 출력단에 각각 접속되는 + 및 - 입력단, 상기 제1 지연셀의 상기 + 및 - 입력단에 각각 접속되는 - 및 + 출력단, 및 보정단을 구비하고, 상기 + 및 - 입력단에 인가된 신호를 위상을 변환하여 각각 상기 - 및 + 출력단으로 출력하되,
    상기 보정단에 인가되는 전류에 의하여 상기 제1 및 제2 지연셀에 흐르는 바이어스 전류가 제어되는 국부 발진기.
  3. 제1항에 있어서,
    상기 보정 회로는 제1 및 제2 가변 전류 소오스를 포함하고, 상기 제1 및 제2 가변 전류 소오스는 각각 상기 제1 및 제2 지연셀의 보정단 및 제1 전원 간에 접속되는 국부 발진기.
  4. 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서,
    제1 및 제2 지연셀을 구비하고, 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및
    상기 제1 및 제2 지연셀에 인가되는 바이어스 전압을 서로 다르게 설정함으로써, 상기 국부 발진부에서 출력되는 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로
    를 포함하는 국부 발진기.
  5. 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서,
    제1, 제2 및 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압에 비례하여 상기 제2 단자로부터 상기 제3 단자로 흐르는 전류의 양이 제어되는 지연셀의 능동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및
    상기 지연셀의 능동 소자의 상기 제1, 제2 및 제3 단자에 각각 접속되는 제1, 제2, 및 제3 터미널을 구비하고, 상기 제1 및 제2 지연셀의 능동 소자의 폭을 다르게 설정함으로써, 상기 국부 발진부에서 출력되는 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로
    를 포함하는 국부 발진기.
  6. 제5항에 있어서,
    상기 보정 회로는, 제1, 제2 및 제3 단자를 구비하고 상기 제1 단자에 인가되는 전압에 비례하여 상기 제2 단자로부터 상기 제3 단자로 흐르는 전류의 양이 제어되는 보정회로의 능동 소자 및 스위치 수단을 하나 이상 포함하고,
    상기 보정회로의 능동 소자의 제1 단자는 상기 보정 회로의 제1 터미널을 형성하고, 상기 보정회로의 능동 소자의 제2 단자는 상기 보정 회로의 제2 터미널을 형성하며, 상기 보정회로의 능동 소자의 제3 단자는 상기 스위치 수단의 일단과 접속되며, 상기 스위치 수단의 타단은 상기 보정 회로의 제3 터미널을 형성하는 국부 발진기.
  7. 제5항 또는 제6항에 있어서,
    상기 능동 소자는 nMOSFET 소자이고, 상기 제1 단자는 게이트, 상기 제2 단자는 드레인, 상기 제3 단자는 소오스인 국부 발진기.
  8. 제5항 또는 제6항에 있어서,
    상기 능동 소자는 pMOSFET 소자이고, 상기 제1 단자는 게이트, 상기 제2 단자는 소오스, 상기 제3 단자는 드레인인 국부 발진기.
  9. 입력 신호를 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호와 혼합하여 각각 출력하는 제1 및 제2 믹서에 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 제공하는 국부 발진기에 있어서,
    특정 임피던스를 갖는 지연셀의 수동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호를 출력하는 국부 발진부, 및
    상기 지연셀의 수동 소자의 일단 및 타단 간에 접속되는 제1 및 제2 터미널을 구비하고, 상기 제1 및 제2 지연셀의 수동 소자의 임피던스 값을 다르게 함으로써, 상기 국부 발진부에서 출력되는 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로
    를 포함하는 국부 발진기.
  10. 제9항에 있어서,
    상기 보정 회로는, 특정 임피던스를 갖는 보정회로의 수동 소자 및 스위치 수단을 포함하고,
    상기 보정회로의 수동 소자의 일단은 상기 보정 회로의 제1 터미널에 접속되고, 타단은 상기 스위치 수단의 일단과 접속되며, 상기 스위치 수단의 타단은 상기 보정 회로의 제2 터미널에 접속되는 국부 발진기.
  11. 제10항에 있어서,
    상기 보정회로의 수동 소자는 인덕터인 국부 발진기.
  12. 제10항에 있어서,
    상기 보정회로의 수동 소자는 커패시터인 국부 발진기.
  13. 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기,
    입력 신호를 상기 국부 발진기에서 출력된 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및
    상기 국부 발진기의 상기 제1 및 제2 지연셀에 흐르는 바이어스 전류를 서로 다르게 설정함으로써, 상기 국부 발진기에서 출력되는 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로
    를 포함하는 수신 장치.
  14. 제1 및 제2 지연셀을 구비하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기,
    입력 신호를 상기 국부 발진기에서 출력된 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및
    상기 국부 발진기의 상기 제1 및 제2 지연셀에 인가되는 바이어스 전압을 서로 다르게 설정함으로써, 상기 국부 발진기에서 출력되는 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호 간 위상 정합 특성을 제어하는 보정 회로
    를 포함하는 수신 장치.
  15. 제1, 제2 및 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압에 비례하여 상기 제2 단자로부터 상기 제3 단자로 흐르는 전류의 양이 제어되는 지연셀의 능동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기,
    입력 신호를 상기 국부 발진기에서 출력된 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및
    상기 지연셀의 능동 소자의 상기 제1, 제2 및 제3 단자에 각각 접속되는 제1, 제2, 및 제3 터미널을 구비하고, 상기 제1 및 제2 지연셀의 능동 소자의 폭을 다르게 설정함으로써, 상기 제1 및 제2 믹서에서 출력되는 신호간 부정합을 보정하는 보정 회로
    를 포함하는 수신 장치.
  16. 특정 임피던스를 갖는 지연셀의 수동 소자를 각각 포함하는 제1 및 제2 지연셀을 포함하고, 동 위상 국부 발진 신호 및 직교 위상 국부 발진 신호를 출력하는 국부 발진기,
    입력 신호를 상기 국부 발진기에서 출력된 상기 동 위상 국부 발진 신호 및 상기 직교 위상 국부 발진 신호와 각각 혼합하여 출력하는 제1 및 제2 믹서, 및
    상기 지연셀의 수동 소자의 일단 및 타단 간에 접속되는 제1 및 제2 터미널을 구비하고, 상기 제1 및 제2 지연셀의 수동 소자의 임피던스 값을 다르게 함으로써, 상기 제1 및 제2 믹서에서 출력되는 신호간 부정합을 보정하는 보정 회로
    를 포함하는 수신 장치.
KR10-2002-0066913A 2002-10-31 2002-10-31 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치 KR100468359B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0066913A KR100468359B1 (ko) 2002-10-31 2002-10-31 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치
US10/697,988 US7116953B2 (en) 2002-10-31 2003-10-31 Local oscillator using I/Q mismatch compensating circuit through LO path receiver using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066913A KR100468359B1 (ko) 2002-10-31 2002-10-31 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치

Publications (2)

Publication Number Publication Date
KR20040038046A KR20040038046A (ko) 2004-05-08
KR100468359B1 true KR100468359B1 (ko) 2005-01-27

Family

ID=32226213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0066913A KR100468359B1 (ko) 2002-10-31 2002-10-31 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치

Country Status (2)

Country Link
US (1) US7116953B2 (ko)
KR (1) KR100468359B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165678A1 (en) * 2002-08-27 2004-08-26 Zivi Nadiri Method for measuring and compensating gain and phase imbalances in quadrature modulators
FR2859055B1 (fr) * 2003-08-18 2005-12-30 St Microelectronics Sa Procede et dispositif de traitement des defauts d'appariement entre deux voies en quadrature d'une chaine d'une reception adaptee par exemple a la reception d'un signal module selon une modulation du type ofdm
US7340232B2 (en) * 2003-12-02 2008-03-04 Renesas Technology Corp. Receiving system and semiconductor integrated circuit device for processing wireless communication signal
US7075377B2 (en) * 2004-06-10 2006-07-11 Theta Microeletronics, Inc. Quadrature voltage controlled oscillators with phase shift detector
US7738572B2 (en) * 2004-10-11 2010-06-15 Realtek Semiconductor Corp. Orthogonal frequency division multiplexing (OFDM) receiver capable of correcting in-phase and quadrature-phase mismatch and method thereof
US7202740B2 (en) * 2005-01-05 2007-04-10 Broadcom Corporation Gain boosting for tuned differential LC circuits
KR100691281B1 (ko) * 2005-09-15 2007-03-12 삼성전기주식회사 쿼드러처 전압제어발진기
KR100687012B1 (ko) * 2006-02-14 2007-02-26 삼성전자주식회사 주파수 변환장치와 이를 포함하는 수신기 및 주파수 변환방법
JP4908284B2 (ja) * 2007-03-28 2012-04-04 ルネサスエレクトロニクス株式会社 電圧制御発振器
US7595700B2 (en) * 2007-09-21 2009-09-29 Samsung Electro-Mechanics LC quadrature oscillator having phase and amplitude mismatch compensator
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
US8194721B2 (en) * 2008-05-23 2012-06-05 Integrated Device Technology, Inc Signal amplitude distortion within an integrated circuit
US8179952B2 (en) * 2008-05-23 2012-05-15 Integrated Device Technology Inc. Programmable duty cycle distortion generation circuit
EP2148486A1 (fr) * 2008-07-25 2010-01-27 STMicroelectronics N.V. Procédé et système de traitement des imperfections d'une chaîne de transmission radiofréquence et appareil de communication incorporant une telle chaîne de transmission.
KR101622251B1 (ko) * 2008-10-07 2016-05-20 삼성전자주식회사 이동통신 시스템에서 아이큐 불일치를 보상하기 위한 장치 및 방법
KR101012290B1 (ko) * 2010-08-26 2011-02-08 김낙천 관상용 버섯 재배를 위한 용기, 이에 적용되는 배지 및 균종의 양산 방법 그리고 이들을 이용한 버섯 재배 방법
US11012201B2 (en) 2013-05-20 2021-05-18 Analog Devices, Inc. Wideband quadrature error detection and correction
US9300444B2 (en) * 2013-07-25 2016-03-29 Analog Devices, Inc. Wideband quadrature error correction
KR102125523B1 (ko) * 2014-02-24 2020-06-23 삼성전자주식회사 통신 장치에서 위상 차 불일치 캘리브레이션을 위한 장치 및 방법
EP3182604A1 (en) * 2015-12-14 2017-06-21 Intel IP Corporation Apparatus for reducing an amplitude imbalance and a phase imbalance between an in-phase signal and a quadrature signal
US10958217B2 (en) * 2017-12-14 2021-03-23 U-Blox Ag Methods, circuits, and apparatus for calibrating an in-phase and quadrature imbalance
US11323145B2 (en) * 2018-06-05 2022-05-03 Telefonaktiebolaget Lm Ericsson (Publ) Lo phase correction for AAS with multiple RFIC
CN112134584B (zh) * 2020-08-11 2022-05-31 南京英锐创电子科技有限公司 自动失配校准电路、方法及射频接收机
US11374803B2 (en) 2020-10-16 2022-06-28 Analog Devices, Inc. Quadrature error correction for radio transceivers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006078U (ko) * 1993-08-31 1995-03-20 유성호 자동차의 시트커버용 보조커버
KR970055817A (ko) * 1995-12-30 1997-07-31 김광호 전송수신장치의 위상 제어 장치
JPH09247228A (ja) * 1996-03-01 1997-09-19 Fujitsu Ltd 直交復調装置
KR20000005891U (ko) * 1998-09-04 2000-04-06 김영환 위상 변환 회로
KR100266640B1 (ko) * 1997-12-01 2000-10-02 김영환 반송파위상에러보상장치
KR20020072986A (ko) * 2001-03-14 2002-09-19 인티그런트 테크놀로지즈(주) 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676637A (en) * 1979-11-29 1981-06-24 Fujitsu Ltd Phase synchronizing circuit
US6313688B1 (en) * 1998-07-24 2001-11-06 Gct Semiconductor, Inc. Mixer structure and method of using same
FR2809266B1 (fr) * 2000-05-19 2002-10-11 St Microelectronics Sa Procede et dispositif de controle du dephasage entre quatre signaux mutuellement en quadrature de phase
US6760577B2 (en) * 2001-03-29 2004-07-06 Maxim Integrated Products, Inc. Alignment methods and apparatus for I/Q phase and amplitude error correction and image rejection improvement
US20030003891A1 (en) * 2001-07-02 2003-01-02 Nokia Corporation Method to improve I/Q-amplitude balance and receiver quadrature channel performance
US7356326B2 (en) * 2001-12-12 2008-04-08 Samsung Electronics Co., Ltd. Direct-conversion receiver for removing DC offset
US7158586B2 (en) * 2002-05-03 2007-01-02 Atheros Communications, Inc. Systems and methods to provide wideband magnitude and phase imbalance calibration and compensation in quadrature receivers
US6892060B2 (en) * 2002-06-28 2005-05-10 Institute Of Microelectronics Fully integrated self-tuned image rejection downconversion system
US20040038649A1 (en) * 2002-08-26 2004-02-26 Qiang Lin Zero intermediate frequency to low intermediate frequency receiver architecture
US6670900B1 (en) * 2002-10-25 2003-12-30 Koninklijke Philips Electronics N.V. Quadrature mismatch compensation
US7187916B2 (en) * 2003-02-07 2007-03-06 Broadcom Corporation Method and system for measuring receiver mixer IQ mismatch
US20050008107A1 (en) * 2003-07-10 2005-01-13 Brown James E. C. Receiver for correcting frequency dependent I/Q phase error
US7298793B2 (en) * 2003-08-21 2007-11-20 Mediatek Inc. Method and apparatus for I/Q mismatch calibration of transmitter
US7174146B2 (en) * 2003-09-02 2007-02-06 Mediatek Inc. Method and apparatus for I/Q mismatch calibration in a receiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006078U (ko) * 1993-08-31 1995-03-20 유성호 자동차의 시트커버용 보조커버
KR970055817A (ko) * 1995-12-30 1997-07-31 김광호 전송수신장치의 위상 제어 장치
JPH09247228A (ja) * 1996-03-01 1997-09-19 Fujitsu Ltd 直交復調装置
KR100266640B1 (ko) * 1997-12-01 2000-10-02 김영환 반송파위상에러보상장치
KR20000005891U (ko) * 1998-09-04 2000-04-06 김영환 위상 변환 회로
KR20020072986A (ko) * 2001-03-14 2002-09-19 인티그런트 테크놀로지즈(주) 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서

Also Published As

Publication number Publication date
KR20040038046A (ko) 2004-05-08
US7116953B2 (en) 2006-10-03
US20040092241A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
KR100468359B1 (ko) 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치
Razavi A 900-MHz/1.8-GHz CMOS transmitter for dual-band applications
US7554380B2 (en) System for reducing second order intermodulation products from differential circuits
US8019312B2 (en) DC offset calibration for a radio transceiver mixer
US8060038B2 (en) Radio transmitter using Cartesian loop
KR100824785B1 (ko) 아이피투 교정기 및 아이피투 교정방법
US7898332B2 (en) Semiconductor integrated circuit device
US20170237419A1 (en) Differential phase adjustment of clock input signals
JP5759693B2 (ja) Ｉ／ｑ不整合を補償する発振信号発生器及びそれを含む通信システム
WO2008006069A2 (en) Pre-distortion apparatus
CN102232269A (zh) 用于无线接收器的可重新配置的无源混频器
US20050277389A1 (en) Circuit arrangement for a wideband mixer with predistortion and high linearity
CN111969956B (zh) 一种Ka波段宽带上变频器
US7710185B2 (en) Tuneable circuit for canceling third order modulation
KR20070017408A (ko) 부하 임피던스를 교정하는 밸런스 믹서
KR20140101215A (ko) 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서
CN102414996A (zh) 无线通信装置和无线通信方法
KR20060080544A (ko) 신호 처리 회로와 이것을 이용한 통신 장치
US20110026638A1 (en) Positive coefficient weighted quadrature modulation method and apparatus
US7227406B2 (en) Differential amplifier for balanced/unbalanced converter
CN108039869B (zh) 一种基于跨导系数修正结构的混频器
KR100814322B1 (ko) 선형성이 개선된 능동 스위칭 주파수 혼합기
CN111404489B (zh) 混频器偏压电路
Gueorguiev et al. A 5.2 GHz CMOS I/Q modulator with integrated phase shifter for beamforming
Xia et al. A 0.1-5.7 ghz cmos phase shifter with 0.27 db/1.8° rms magnitude/phase errors and enhanced linearity

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee