JP5759693B2 - I/q不整合を補償する発振信号発生器及びそれを含む通信システム - Google Patents
I/q不整合を補償する発振信号発生器及びそれを含む通信システム Download PDFInfo
- Publication number
- JP5759693B2 JP5759693B2 JP2010206739A JP2010206739A JP5759693B2 JP 5759693 B2 JP5759693 B2 JP 5759693B2 JP 2010206739 A JP2010206739 A JP 2010206739A JP 2010206739 A JP2010206739 A JP 2010206739A JP 5759693 B2 JP5759693 B2 JP 5759693B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- quadrature
- transistor pair
- signal
- offset current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15006—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two programmable outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356043—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Description
実際、無線周波数受信装置において、絶縁体の厚さ、素子の大きさまたはスペースの差、半導体物質の多様なクリスタル構造、及びレイアウト(layout)の不整合などによって、局部発振器を構成する遅延セルの特性が理想的に一致しない。このような遅延セルの間の特性不一致は、局部発振器から出力される同位相局部発振信号及び直交位相局部発振信号の間の位相不整合を発生させ、これは、受信装置のI/Q信号間の不整合を発生させる重要な原因となる。
同位相信号及び直交位相信号の間で発生した位相不整合を補償するための技術として、ミキサを通過した基底帯域の同位相信号及び直交位相信号を補償する方法と、無線周波数信号のI経路及びQ経路を補償する方法とがある。
しかし、このような技術は、I/Q信号間の位相不整合を補償するために、付加的な位相シフト(shift)ブロックを付け加えなければならない短所があり、固有の振幅(amplitude)不整合を考慮しなければならないために、位相不整合の補償範囲に限界がある。
前記第1ラッチ部は、クロック信号CKに応答して動作する第1同位相差動トランジスタ対と、相補クロック信号CKbに応答して動作する第2同位相差動トランジスタ対と、を備える。
前記位相補償部は、前記第1同位相差動トランジスタ対及び前記第2同位相差動トランジスタ対のバイアス電流を相補的に調節し/するか、前記第1直交位相差動トランジスタ対及び前記第2直交位相差動トランジスタ対のバイアス電流を相補的に調節する。
また、付加的な位相シフトブロックなしにI/Q不整合を補償することによって、位相整合特性を改善することができる。
無線通信システム10の受信端100は、第1アンテナ105、第1低ノイズ増幅器110、第1ミキサ120、第2ミキサ130、第1発振信号発生器140、第1基底帯域回路150、第2基底帯域回路160及びI/Q不整合ディテクタ(I/Q mismatch detector)170を含む。
ラッチ回路対300は、差動の同位相発振信号IP、INを発生させる第1ラッチ部300aと、第1ラッチ部300aとクロスカップルされ、差動の直交位相発振信号QP、QNを発生させる第2ラッチ部300bとを含みうる。
第1ラッチ部300aの位相遅延部310aは、クロック信号CKに応答して動作する第1差動トランジスタ対311aと相補クロック信号CKbに応答して動作する第2差動トランジスタ対312aとを備える。相補クロック信号CKbとは、クロック信号CKと周波数は同一であり、位相は180°の差を有する信号である。
第1バイアス部340aは、第1バイアスノードBN1と接地電圧との間に接続され、バイアス電圧Vbに応答して、第1ラッチ部300aのバイアス電流IDDIを調節することができる。
第2ラッチ部300bの選択部330bは、第2バイアスノードBN2と第3共通ノードN3との間に接続されて、相補クロック信号CKbに応答して、第1差動トランジスタ対311bを選択的に動作させるためのトランジスタ及び第2バイアスノードBN2と第4共通ノードN4との間に接続されて、クロック信号CKに応答して、第2差動トランジスタ対312bを選択的に動作させるためのトランジスタを含みうる。
位相遅延部310a、310bは、I/Q波形の位相を遅延させ、選択部330a、330bは、位相遅延部310a、310bを選択的に動作させる役割を果たす。
さらに具体的に、クロック信号CKが、第1ロジックレベル(ハイレベルまたはレベル1)である場合、第1ステージAの第1差動トランジスタ対311aが動作する。第1差動トランジスタ対311aのゲート端には、差動の直交位相局部発振信号QP及びQNが印加され、この際、QPのロジックレベルは0、QNのロジックレベルは1であり得る。
この際、電圧オフセットVosは、下記のような数式1によって求められる。
Claims (9)
- I/Q不整合を補償する信号発生器において、
同位相発振信号を発生させる第1ラッチ部と、
前記第1ラッチ部とクロスカップルされ、直交位相発振信号を発生させる第2ラッチ部と、
前記第1及び第2ラッチ部のうち少なくとも一つに接続される位相補償部と、を備え、
前記第1ラッチ部は、
クロック信号に応答して動作する第1同位相差動トランジスタ対と、
相補クロック信号に応答して動作する第2同位相差動トランジスタ対と、を備え、
前記第2ラッチ部は、
前記相補クロック信号に応答して動作する第1直交位相差動トランジスタ対と、
前記クロック信号に応答して動作する第2直交位相差動トランジスタ対と、を備え、
前記位相補償部は、
前記第1及び第2同位相差動トランジスタ対及び前記第1及び第2直交位相差動トランジスタ対に第1オフセット電流ないし第4オフセット電流を提供する第1オフセット電流源ないし第4オフセット電流源を含み、
前記第1同位相差動トランジスタ対及び前記第2同位相差動トランジスタ対のバイアス電流を相補的に調節し/するか、前記第1直交位相差動トランジスタ対及び前記第2直交位相差動トランジスタ対のバイアス電流を相補的に調節する機能を有するものであり、
前記位相補償部によって調節される前記第1ないし第4オフセット電流の量に基づき前記同位相発振信号及び前記直交位相発振信号のうち少なくとも一つのデューティを変化させることによってI/Q不整合を補償する発振信号発生器。 - 前記第1オフセット電流源は、
前記第1同位相差動トランジスタ対の共通ノードである第1共通ノードに接続されて、前記第1共通ノードに前記第1オフセット電流を提供し、
前記第2オフセット電流源は、前記第2同位相差動トランジスタ対の共通ノードである第2共通ノードに接続されて、前記第2共通ノードに前記第2オフセット電流を提供することを特徴とする請求項1に記載のI/Q不整合を補償する発振信号発生器。 - 前記第3オフセット電流源は、
前記第1直交位相差動トランジスタ対の共通ノードである第3共通ノードに接続されて、前記第3共通ノードに前記第3オフセット電流を提供し、
前記第4オフセット電流源は、前記第2直交位相差動トランジスタ対の共通ノードである第4共通ノードに接続されて、前記第4共通ノードに前記第4オフセット電流を提供することを特徴とする請求項2に記載のI/Q不整合を補償する発振信号発生器。 - 前記第1オフセット電流及び前記第2オフセット電流は、その絶対量は同じであり、符号は逆であり、
前記第3オフセット電流及び前記第4オフセット電流は、その絶対量は同じであり、符号は逆であることを特徴とする請求項3に記載のI/Q不整合を補償する発振信号発生器。 - 前記第1ラッチ部は、
前記第1同位相トランジスタ対と第1電源電圧との間に接続されるロードと、
第1バイアスノードと第2電源電圧との間に接続されてバイアス電圧に応答して、前記第1ラッチ部のバイアス電流を制御する第1バイアス部と、
前記第1バイアスノードと前記第1及び第2共通ノードとの間に接続され、前記クロック信号及び前記相補クロック信号に応答して、前記第1同位相トランジスタ対と前記第2同位相トランジスタ対とを選択的に動作させる第1選択部と、を備え、
前記第2ラッチ部は、
前記第1直交位相トランジスタ対と前記第1電源電圧との間に接続されるロードと、
第2バイアスノードと第2電源電圧との間に接続され、前記バイアス電圧に応答して、前記第2ラッチ部のバイアス電流を制御する第2バイアス部と、
前記第2バイアスノードと前記第3及び第4共通ノードとの間に接続され、前記クロック信号及び前記相補クロック信号に応答して、前記第1直交位相トランジスタ対と前記第2直交位相トランジスタ対とを選択的に動作させる第2選択部と、
を備えることを特徴とする請求項3に記載のI/Q不整合を補償する発振信号発生器。 - 前記第1オフセット電流ないし前記第4オフセット電流のそれぞれは、
同位相受信信号と直交位相受信信号との間の位相不整合量によって可変されることを特徴とする請求項3に記載のI/Q不整合を補償する発振信号発生器。 - 前記第1ないし第4オフセット電流源は、それぞれは、
電圧源と相応する共通ノードとの間にそれぞれ接続され、位相不整合量によって可変される電圧またはデジタル制御信号に応答して動作する少なくとも一つのトランジスタを含むことを特徴とする請求項3に記載のI/Q不整合を補償する発振信号発生器。 - 請求項3に記載の発振信号発生器と、
前記発振信号発生器に接続されて、前記同位相発振信号及び前記直交位相発振信号の周波数の2倍に相応する発振信号を出力する局部発振器と、
前記同位相信号と前記直交位相信号との間の位相不整合量を検出する位相不整合検出器と、
を備えることを特徴とする通信システム。 - 前記通信システムは、
RF信号を前記同位相発振信号とミキシングする第1ミキサと、
前記RF信号を前記直交位相発振信号とミキシングする第2ミキサと、をさらに備え、
前記同位相受信信号は、前記第1ミキサの出力信号から生成され、
前記直交位相受信信号は、前記第2ミキサの出力信号から生成されることを特徴とする請求項8に記載の通信システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090091959A KR20110034433A (ko) | 2009-09-28 | 2009-09-28 | I/q 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템 |
KR10-2009-0091959 | 2009-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071980A JP2011071980A (ja) | 2011-04-07 |
JP5759693B2 true JP5759693B2 (ja) | 2015-08-05 |
Family
ID=43779632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206739A Expired - Fee Related JP5759693B2 (ja) | 2009-09-28 | 2010-09-15 | I/q不整合を補償する発振信号発生器及びそれを含む通信システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8248132B2 (ja) |
JP (1) | JP5759693B2 (ja) |
KR (1) | KR20110034433A (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615205B2 (en) * | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
US8847638B2 (en) | 2009-07-02 | 2014-09-30 | Qualcomm Incorporated | High speed divide-by-two circuit |
US8791740B2 (en) * | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
US8854098B2 (en) * | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
TW201506873A (zh) * | 2013-08-02 | 2015-02-16 | Integrated Solutions Technology Inc | 有機發光顯示器的驅動電路以及偏移電壓調整單元 |
JP2015159374A (ja) * | 2014-02-21 | 2015-09-03 | ソニー株式会社 | 受信回路、および、受信装置 |
US9479142B1 (en) * | 2015-02-25 | 2016-10-25 | Linear Technology Corporation | Phase error compensation circuit |
US9602082B2 (en) * | 2015-07-30 | 2017-03-21 | Xilinx, Inc. | Offset insensitive quadrature clock error correction and duty cycle calibration for high-speed clocking |
US10958217B2 (en) * | 2017-12-14 | 2021-03-23 | U-Blox Ag | Methods, circuits, and apparatus for calibrating an in-phase and quadrature imbalance |
CN114553218B (zh) * | 2022-01-12 | 2023-12-01 | 中国电子科技集团公司第十研究所 | 硅基宽带高速可重构正交分频器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6029059A (en) * | 1997-06-30 | 2000-02-22 | Lucent Technologies, Inc. | Quadrature mixer method and apparatus |
JP2006094478A (ja) | 2004-08-23 | 2006-04-06 | Sharp Corp | 分周器及びそれを備えた携帯機器 |
KR101261527B1 (ko) | 2006-10-27 | 2013-05-06 | 삼성전자주식회사 | 직접 변환 구조의 rf 쿼드러쳐 송수신기에서 부정합을보상하는 방법 및 장치 |
JP2008124647A (ja) * | 2006-11-09 | 2008-05-29 | Sanyo Electric Co Ltd | 増幅器およびそれを搭載した通信システム |
US7705650B2 (en) | 2007-08-14 | 2010-04-27 | Sony Corporation | System and method for effectively implementing an IQ generator |
-
2009
- 2009-09-28 KR KR1020090091959A patent/KR20110034433A/ko not_active Application Discontinuation
-
2010
- 2010-08-18 US US12/858,833 patent/US8248132B2/en not_active Expired - Fee Related
- 2010-09-15 JP JP2010206739A patent/JP5759693B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011071980A (ja) | 2011-04-07 |
US20110074482A1 (en) | 2011-03-31 |
US8248132B2 (en) | 2012-08-21 |
KR20110034433A (ko) | 2011-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5759693B2 (ja) | I/q不整合を補償する発振信号発生器及びそれを含む通信システム | |
KR100468359B1 (ko) | 국부 발진 신호 경로를 통한 동 위상 및 직교 위상 신호간 부정합 보정 회로를 이용한 국부 발진기 및 이를이용한 수신 장치 | |
US9444435B1 (en) | Injection locked ring oscillator circuit with an analog quadrature calibration loop | |
US20070116015A1 (en) | Switching circuit, and a modulator, demodulator or mixer including such a circuit | |
US7039382B2 (en) | DC offset calibration for a radio transceiver mixer | |
WO2013136766A1 (ja) | 電圧制御発振器、信号発生装置、及び、電子機器 | |
US20070173220A1 (en) | Second-order intermodulation distortion compensating circuit | |
US8040196B2 (en) | Digitally controlled oscillator | |
KR20090090976A (ko) | 트랜스포머의 커플링을 이용한 차동 전압 제어 발진기 및직교 전압 제어 발진기 | |
JP3971368B2 (ja) | 信号強度検波回路およびそれを用いた増幅率制御システム。 | |
KR100672030B1 (ko) | 신호발생장치, 주파수변환장치, 및 수신기 | |
US20070096835A1 (en) | Linearized charge pump having an offset | |
US7598818B2 (en) | Temperature compensation for a voltage-controlled oscillator | |
US20070002968A1 (en) | Independent LO IQ tuning for improved image rejection | |
US7403057B2 (en) | CML delay cell with linear rail-to-rail tuning range and constant output swing | |
US7397316B2 (en) | Ring oscillator for calibrating phase error and phase-error calibration method therefor | |
KR20090081450A (ko) | 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기 | |
WO2010073720A1 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
US20080051055A1 (en) | Frequency conversion circuit | |
JP5834577B2 (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
Visweswaran et al. | Fine frequency tuning using injection-control in a 1.2 V 65nm CMOS quadrature oscillator | |
KR20050065666A (ko) | 자동 전력 레벨 제어용 집적 rf 신호 레벨 검출기 | |
KR102147585B1 (ko) | 위상 변환 결합기 기반의 저전력 고정확도 다중 위상 lo 생성회로 및 이를 적용한 주파수 혼합기 | |
JP2023170816A (ja) | 周波数混合器 | |
US10382036B2 (en) | High voltage switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5759693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |